KR20190096205A - 저항 메모리 소자의 읽기 방법 - Google Patents
저항 메모리 소자의 읽기 방법 Download PDFInfo
- Publication number
- KR20190096205A KR20190096205A KR1020180015857A KR20180015857A KR20190096205A KR 20190096205 A KR20190096205 A KR 20190096205A KR 1020180015857 A KR1020180015857 A KR 1020180015857A KR 20180015857 A KR20180015857 A KR 20180015857A KR 20190096205 A KR20190096205 A KR 20190096205A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- current
- read
- memory cell
- cell
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000006399 behavior Effects 0.000 claims abstract description 15
- 230000007423 decrease Effects 0.000 claims description 28
- 238000010408 sweeping Methods 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010955 niobium Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 3
- 229910002741 Ba0.5Sr0.5Co0.8Fe0.2O3-δ Inorganic materials 0.000 description 2
- 229910002742 Ba0.5Sr0.5Co0.8Fe0.2O3−δ Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910018921 CoO 3 Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 150000003346 selenoethers Chemical class 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
일 실시 예에 따르는 저항 메모리 소자의 읽기 방법에 있어서, 선택요소 및 가변저항요소를 포함하는 메모리 셀을 준비한다. 상기 선택요소는 상기 메모리 셀에 대한 전류-전압 스윕 곡선 상에서 스냅-백 거동을 가진다. 상기 선택요소가 턴온 상태를 유지하는 전압 범위 내에서 상기 메모리 셀에 인가되는 제1 및 제2 읽기 전압을 각각 결정한다. 상기 제2 읽기 전압은 상기 제1 읽기 전압보다 크기가 작으며, 상기 제2 읽기 전압은 상기 스냅-백 거동이 발생하는 전압 범위에서 선택된다. 상기 메모리 셀에 상기 제1 읽기 전압을 인가하여 제1 셀 전류를 측정한다. 상기 메모리 셀에 상기 제2 읽기 전압을 인가하여 제2 셀 전류를 측정한다. 상기 제1 셀 전류 및 상기 제2 셀 전류에 근거하여, 상기 메모리 셀에 저장된 저항 상태를 결정한다.
Description
본 개시(disclosure)는 대체로(generally) 저항 메모리 소자에 관한 것으로서, 보다 상세하게는 저항 메모리 소자의 읽기 방법에 관한 것이다.
일반적으로, 저항 메모리 소자는 메모리 셀 내에 위치하는 비휘발성 메모리 물질층에 저항 변화를 유도하고, 상기 저항의 상태에 따라 서로 다른 데이터를 저장하는 소자를 의미한다. 일반적으로, 저항 메모리 소자는 저항 변화 메모리(Resistive RAM), 상변화 메모리(Phase Change RAM), 자기 변화 메모리(Magnetic RAM) 등을 포함할 수 있다.
최근에는, 메모리 셀의 고집적화를 위해, 상기 저항 메모리 소자의 셀 구조로서, 크로스 포인트 어레이 구조와 같은 3차원 셀 구조가 제안되고 있다. 일 예로서, 상기 크로스 포인트 어레이 구조는 서로 다른 평면 상에서 교차하는 전극 사이에서 필라(pillar) 형태의 셀을 배치하는 구조일 수 있다.
본 개시의 일 실시 예는, 크로스 포인트 어레이 구조의 저항 메모리 소자에서, 메모리 셀 내의 데이터를 보다 신뢰성 있게 판독할 수 있는 방법을 제공한다.
본 개시의 일 측면에 따르는 저항 메모리 소자의 읽기 방법에 개시된다. 상기 읽기 방법에 있어서, 선택 요소 및 가변저항요소를 포함하는 메모리 셀을 준비한다. 이때, 상기 선택 요소는 상기 메모리 셀에 대한 전류-전압 스윕 곡선 상에서 스냅-백 거동을 가진다. 상기 선택요소가 턴온 상태를 유지하는 전압 범위 내에서 상기 메모리 셀에 인가되는 제1 및 제2 읽기 전압을 각각 결정한다. 상기 제2 읽기 전압은 상기 제1 읽기 전압보다 크기가 작으며, 상기 제2 읽기 전압은 상기 스냅-백 거동이 발생하는 전압 범위에서 선택된다. 상기 메모리 셀에 상기 제1 읽기 전압을 인가하여 제1 셀 전류를 측정한다. 상기 메모리 셀에 상기 제2 읽기 전압을 인가하여 제2 셀 전류를 측정한다. 상기 제1 셀 전류 및 상기 제2 셀 전류에 근거하여, 상기 메모리 셀에 저장된 저항 상태를 결정한다.
상술한 본 개시의 실시 예에 따르면, 가변저항요소 및 선택요소를 포함하는 메모리 셀의 데이터를 효과적으로 읽는 방법을 제공할 수 있다. 상기 읽기 방법은, 상기 메모리 셀의 전류-전압 스윕 곡선을 확보하고, 상기 전류-전압 스윕 곡선 상의 서로 다른 전압 구간에서 제1 및 제2 읽기 동작을 수행하도록 진행될 수 있다. 이와 같이, 동일 메모리 셀에 대해 2회의 읽기 동작을 수행함으로써, 메모리 셀 간에 가변저항요소 내부의 온-오프 비의 산포, 셋 전압 산포 등의 오차에 따른 읽기 오류를 억제할 수 있다. 결과적으로, 상기 메모리 셀의 읽기 동작의 신뢰성을 향상시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 저항 메모리 소자를 개략적으로 나타내는 블록도이다.
도 2는 본 개시의 일 실시 예에 따르는 메모리 셀 어레이를 개략적으로 나타내는 도면이다.
도 3은 본 개시의 일 실 시 예에 따르는 메모리 셀 어레이의 구조를 개략적으로 나타내는 사시도이다.
도 4는 도 3의 메모리 셀 어레이의 일 메모리 셀을 개략적으로 나타내는 사시도이다.
도 5는 본 개시의 일 실시 예에 따르는 저항 메모리 소자의 읽기 방법을 개략적으로 나타내는 순서도이다.
도 6a는 본 개시의 일 실시 예에 따르는 선택요소의 단면도이다. 도 6b는 본 개시의 일 실시 예에 따르는 선택요소의 전류-전압 스윕 특성을 나타내는 그래프이다.
도 7a 및 도 7b는 본 개시의 일 실시 예에 따르는 메모리 셀에 있어서, 전류 스윕에 따르는 출력 전압을 개략적으로 나타내는 그래프이다.
도 8a 및 도 8b는 본 개시의 일 실시 예에 따르는 메모리 셀에 있어서, 전압 스윕에 따르는 출력 전류를 개략적으로 나타내는 그래프이다.
도 9는 본 개시의 일 실시 예에 있어서, 메모리 셀에 읽기 전압을 인가하기 위한 입력 펄스를 개략적으로 나타내는 도면이다.
도 10은 본 개시의 다른 실시 예에 있어서, 메모리 셀에 읽기 전압을 인가하기 위한 입력 펄스를 개략적으로 나타내는 도면이다.
도 11은 본 개시의 일 실시 예에 있어서, 메모리 셀로부터 측정되는 셀 전류를 이용하여 저항 상태를 결정하는 방법을 설명하는 도면이다.
도 2는 본 개시의 일 실시 예에 따르는 메모리 셀 어레이를 개략적으로 나타내는 도면이다.
도 3은 본 개시의 일 실 시 예에 따르는 메모리 셀 어레이의 구조를 개략적으로 나타내는 사시도이다.
도 4는 도 3의 메모리 셀 어레이의 일 메모리 셀을 개략적으로 나타내는 사시도이다.
도 5는 본 개시의 일 실시 예에 따르는 저항 메모리 소자의 읽기 방법을 개략적으로 나타내는 순서도이다.
도 6a는 본 개시의 일 실시 예에 따르는 선택요소의 단면도이다. 도 6b는 본 개시의 일 실시 예에 따르는 선택요소의 전류-전압 스윕 특성을 나타내는 그래프이다.
도 7a 및 도 7b는 본 개시의 일 실시 예에 따르는 메모리 셀에 있어서, 전류 스윕에 따르는 출력 전압을 개략적으로 나타내는 그래프이다.
도 8a 및 도 8b는 본 개시의 일 실시 예에 따르는 메모리 셀에 있어서, 전압 스윕에 따르는 출력 전류를 개략적으로 나타내는 그래프이다.
도 9는 본 개시의 일 실시 예에 있어서, 메모리 셀에 읽기 전압을 인가하기 위한 입력 펄스를 개략적으로 나타내는 도면이다.
도 10은 본 개시의 다른 실시 예에 있어서, 메모리 셀에 읽기 전압을 인가하기 위한 입력 펄스를 개략적으로 나타내는 도면이다.
도 11은 본 개시의 일 실시 예에 있어서, 메모리 셀로부터 측정되는 셀 전류를 이용하여 저항 상태를 결정하는 방법을 설명하는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 따라서, 본 명세서에 기재되는 '상부', 또는 '하부'의 표현은 관찰자의 시점 변화에 따라, '상부'가 '하부'로, '하부'가'상부'로 해석될 수도 있다. 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 설명하는 선택요소(selection element)의 문턱 스위칭(threshold switching) 동작이란, 선택요소에 외부 전압을 인가할 때, 상기 인가 전압이 문턱 전압 이상으로 증가하는 경우 상기 선택요소가 턴온 되고, 상기 인가 전압이 상기 문턱 전압 미만으로 감소하는 경우 상기 선택요소가 턴오프 되는 스위칭 동작을 의미할 수 있다. 다만, 상기 외부 전압이 제거될 때, 상기 선택요소는 항상 턴오프 상태를 유지할 수 있다. 즉, 문턱 스위칭 동작이란, 휘발성을 가지는 비메모리 스위칭 동작일 수 있다.
본 명세서에서 설명하는 가변저항요소란, 외부에서 인가되는 전압의 크기 또는 전압의 극성에 따라, 서로 식별되는 둘 이상의 저항을 가변적으로 가질 수 있으며, 상기 가변 저항을 논리적 데이터 값으로서 비휘발적으로 저장할 수 있는 소자를 의미할 수 있다.
본 명세서에서, 가변저항요소 또는 선택요소의"저저항 상태" 및 "고저항 상태"가 의미하는 바는, 각각 소정의 저항 값을 구비하는 저항 상태로 해석되는 것이 아니라, 서로의 저항 상태를 식별하기 위한 상대적인 개념으로 해석될 수 있다. 일 예로서, 상기 가변저항요소의 "저저항 상태" 및 "고저항 상태"는 '0' 또는 '1'의 데이터 정보에 각각 대응될 수 있다. 또한, 상기 선택요소의 '고저항 상태'는 턴오프 상태를 의미할 수 있으며, '저저항 상태’는 턴온 상태를 의미할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 저항 메모리 소자를 개략적으로 나타내는 블록도이다. 도 1을 참조하면, 저항 메모리 소자(1)는 메모리 셀 어레이(1000) 및 감지 증폭기(2000)를 포함한다.
메모리 셀 어레이(1000)는 복수의 비휘발성 메모리 셀을 포함할 수 있다. 상기 복수의 비휘발성 메모리 셀 중 소정의 메모리 셀이 선택될 때, 감지 증폭기(2000)는 상기 선택된 메모리 셀에 기록된 데이터를 감지하고, 상기 감지된 데이터를 증폭시켜 2진 논리값으로 변환할 수 있다. 또한, 감지 증폭기(2000)는 상기 변환된 2진 논리값을 후단의 버퍼로 출력할 수 있다. 일 실시 예에서, 감지 증폭기(2000)는 외부로부터 읽기 전압(Vr)과 기준 전류(Iref)를 제공받을 수 있다. 감지 증폭기(2000)는 제공받은 읽기 전압(Vr)을 메모리 셀 어레이(1000)에 인가할 수 있다. 감지 증폭기(2000)는, 읽기 전압(Vr)에 응답하여 상기 메모리 셀에서 생성된 전류를 측정하고, 상기 측정된 전류를 기준 전류(Iref)와 비교하여, 상기 메모리 셀에 저장된 데이터의 논리값을 출력할 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 메모리 셀 어레이를 개략적으로 나타내는 도면이다. 도 2를 참조하면, 메모리 셀 어레이(1000)는 크로스 포인트 어레이 구조를 가질 수 있다. 구체적으로, 메모리 셀 어레이(1000)는 제1 방향(일 예로서, x-방향)으로 연장되는 제1 전도성 라인(10) 및 상기 제1 방향과 평행하지 않은 제2 방향(일 예로서, y-방향)으로 연장되는 제2 전도성 라인(20)을 구비할 수 있다. 제1 전도성 라인(10) 및 제2 전도성 라인(20)은 복수의 제1 라인(10_1, 10_2, 10_3, 10_4)과 복수의 제2 라인(20_1, 20_2, 20_3, 20_4)을 각각 포함할 수 있다. 복수의 제1 라인(10_1, 10_2, 10_3, 10_4)과 이에 대응되는 복수의 제2 라인(20_2, 20_2, 20_3, 20_4)이 교차하는 영역에 복수의 메모리 셀(30)이 배치될 수 있다.
메모리 셀(30)은 서로 직렬 연결되는 선택요소(31) 및 가변저항요소(32)를 포함할 수 있다. 선택요소(31)는 메모리 셀(30)에 대한 읽기 동작 시에, 외부로부터 인가되는 읽기 전압에 대응하여 문턱 스위칭 동작을 수행할 수 있다. 이에 따라, 이웃하는 메모리 셀(30) 사이에 발생하는 누설 전류(sneak current)에 의한 읽기 동작 오류가 억제될 수 있다. 선택요소(31)는 일 예로서, 트랜지스터, 다이오드, 터널 장벽 소자(tunnel barrier device), 오보닉 문턱 스위치(ovonic threshold switch), 금속-절연층-금속 스위치 등을 포함할 수 있다.
가변저항요소(32)는 내부의 저항 변화 물질층의 저항 변화에 따라 변화하는논리적 신호를 비휘발적으로 저장하는 전기적 요소(element)를 통칭할 수 있다. 가변저항요소(32)는일 예로서, 저항 변화 메모리(Resistive RAM), 상변화 메모리(Phase Change RAM), 또는 자기 변화 메모리(Magnetic RAM)를 포함할 수 있다.
도 3은 본 개시의 일 실 시 예에 따르는 메모리 셀 어레이의 구조를 개략적으로 나타내는 사시도이다. 도 4는 도 3의 메모리 셀 어레이의 일 메모리 셀을 개략적으로 나타내는 사시도이다. 이하에서는, 도 3 및 도 4를 참조하여, 메모리 셀(30)의 가변저항요소가 저항 변화 메모리이며, 메모리 셀(30)의 선택요소가 제1 금속 전극-절연층-제2 금속 전극의 구조를 가지는 문턱 스위치인 일 예를 설명한다. 하지만, 본 개시의 발명 사상은 반드시 이에 한정되는 것은 아니고, 상술한 다양한 종류의 가변저항요소 및 선택요소가 적용될 수 있다.
도 3을 참조하면, 메모리 셀 어레이(1000)는 제1 방향(즉, x-방향)으로 연장되는 제1 전도성 라인(10), 제2 방향(즉, y-방향)으로 연장되는 제2 전도성 라인(20), 및 제1 및 제2 전도성 라인(10, 20) 사이의 중첩 영역에 배치되어 z-방향으로 연장되는 필라 구조물 형태의 메모리 셀(30)을 포함한다. 도 4를 참조하면, 메모리 셀(30)은 서로 직렬 연결되는 선택요소(31) 및 가변저항요소(32)를 포함할 수 있다. 선택요소(31)는 하부 전극층(110), 절연층(120) 및 중간 전극층(210)을 포함할 수 있다. 가변저항요소(32)는 중간 전극층(210), 저항 변화 메모리층(220) 및 상부 전극층(230)을 포함할 수 있다. 이때, 중간 전극층(210)은 선택요소(31)와 가변저항요소(32)가 공유할 수 있다.
메모리 셀(30)에 있어서, 하부 전극층(110), 중간 전극층(210) 및 상부 전극층(230)은 전도성 물질을 포함할 수 있다. 구체적으로 상기 전도성 물질은 일 예로서, 금속, 전도성 질화물, 전도성 산화물 등을 포함할 수 있다. 일 예로서, 하부 전극층(110), 중간 전극층(210) 및 상부 전극층(230)은 금(Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다.
선택요소(31)의 절연층(120)은 실리콘 산화물, 실리콘 질화물, 금속 산화물, 금속 질화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 일 예로서, 절연층(120)은 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 또는 철 산화물을 포함할 수 있다. 절연층(120)은 화학양론비를 만족하지 않는 조성의 화합물을 포함할 수 있다. 절연층(120)은 비정질 구조를 가질 수 있다.
일 실시 예에 있어서, 절연층(120) 내에는 전도성 캐리어를 포획할 수 있는 트랩 사이트가 분포할 수 있다. 외부에서 인가되는 전압이 소정의 문턱 전압 이상으로 증가할 때, 상기 트랩 사이트에 포획된 전도성 캐리어는 상기 외부 전압에 의해 형성되는 전계를 따라 전도할 수 있다. 이에 따라, 선택요소(31)가 턴온될 수 있다. 반면에 외부에서 인가되는 전압이 소정의 문턱 전압 이하로 감소할 때, 상기 전도성 캐리어는 상기 트랩 사이트에 포획되고 상기 전도성 캐리어에 의한 전도는 억제될 수 있다. 이에 따라, 선택요소(31)는 턴오프될 수 있다. 상기 트랩 사이트는 절연층(220) 내에 주입되는 도펀트에 의해 생성될 수 있다.
상기 도펀트로서, 절연층(120) 내에서 상기 전도성 캐리어를 수용할 수 있는 에너지 준위를 생성하는 다양한 물질이 적용될 수 있다. 일 예로서, 절연층(120)이 실리콘 산화물 또는 실리콘 질화물을 포함하는 경우, 상기 도펀트는 알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 보론(B), 질소(N), 탄소(C), 인(P), 및 비소(As) 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 단위 절연층이 알루미늄 산화물 또는 알루미늄 질화물을 포함하는 경우, 상기 도펀트는, 티타늄(Ti), 구리(Cu), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 보론(B), 질소(N), 탄소(C), 인(P), 비소(As) 중 적어도 하나를 포함할 수 있다. 일 실시 예에 있어서, 절연층(120)이 소정 농도의 상기 도펀트를 포함하는 경우, 도 6a 및 도 6b와 관련하여 후술하는 바와 같이, 선택요소(31)는 전류-전압 스윕 곡선 상에서, 스냅-백 거동을 나타낼 수 있다. 상기 스냅-백 거동은, 선택요소(31)에 대하여 입력 전류를 스윕하면서 출력 전압을 측정할 때, 상기 입력 전류가 소정의 턴온 문턱 전류에 도달할 때, 상기 출력 전압이 일시적으로 감소하는 현상을 의미할 수 있다.
가변저항요소(32)의 저항 변화 메모리층(220)은 외부에서 인가되는 전압에 따라, 고저항 상태와 저저항 상태 사이에서 저항이 가변적으로 변화하는 물질을 포함할 수 있다. 저항 변화 메모리층(220)은 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물과 같은 금속 산화물을 포함할 수 있다. 저항 변화 메모리층(220)은 다른 예로서, PCMO(Pr0.7Ca0.3MnO3), LCMO(La1-xCaxMnO3), BSCFO(Ba0.5Sr0.5Co0.8Fe0.2O3-δ), YBCO(YBa2Cu3O7-x), (Ba,Sr)TiO3(Cr, Nb-doped), SrZrO3(Cr,V-doped), (La, Sr)MnO3, Sr1-xLaxTiO3, La1-xSrxFeO3, La 1-xSrxCoO3, SrFeO2.7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 등과 같은 페로브스카이트 계 물질을 포함할 수 있다. 저항 변화 메모리층(220)은 또다른 예로서, GexSe1-x(Ag,Cu,Te-doped)와 같은 셀레나이드 계 물질 또는 Ag2S, Cu2S, CdS, ZnS 등과 같은 금속황화물을 포함할 수 있다.
도 5는 본 개시의 일 실시 예에 따르는 저항 메모리 소자의 센싱 방법을 개략적으로 나타내는 순서도이다. 도 6a는 본 개시의 일 실시 예에 따르는 선택요소의 단면도이다. 도 6b는 본 개시의 일 실시 예에 따르는 선택요소의 전류-전압 스윕 특성을 나타내는 그래프이다. 도 7a 및 도 7b는 본 개시의 일 실시 예에 따르는 메모리 셀에 있어서, 전류 스윕에 따르는 출력 전압을 개략적으로 나타내는 그래프이다. 도 8a 및 도 8b는 본 개시의 일 실시 예에 따르는 메모리 셀에 있어서, 전압 스윕에 따르는 출력 전류를 개략적으로 나타내는 그래프이다. 본 개시의 일 실시 예에 따르는 저항 메모리 소자의 읽기 방법은 도 1 내지 도 4와 관련하여 상술한 저항 메모리 소자(1)를 이용하여 설명될 수 있다.
도 5를 참조하면, 저항 메모리 소자(1)의 읽기 방법은 다음과 같이 진행될 수 있다. S110에 기재된 바와 같이 선택요소(31) 및 가변저항요소(32)를 포함하는 메모리 셀(30)을 준비한다. S120에 기재된 바와 같이, 메모리 셀(30)에 대한 전류-전압 스윕 곡선을 확보한다. S130에 기재된 바와 같이, 선택요소(31)가 턴온 상태를 유지하는 전압 범위 내에서 메모리 셀(30)에 인가되는 제1 및 제2 읽기 전압을 각각 결정한다. S140에 기재된 바와 같이, 메모리 셀(30)에 상기 제1 읽기 전압을 인가하여 제1 셀 전류를 측정한다. S150에 기재된 바와 같이, 메모리 셀(30)에 제2 읽기 전압을 인가하여 제2 셀 전류를 측정한다. S160에 기재된 바와 같이, 상기 제1 및 제2 셀 전류에 근거하여, 메모리 셀(30)에 저장된 저항 상태를 결정한다. 이하에서는, 저항 메모리 소자(1)의 읽기 방법을 도 5, 도 6a, 도 6b, 도 7a, 도 7b, 도 8a, 도 8b, 및 도 9를 이용하여 상세히 설명한다. 저항 메모리 소자(1)는 제1 방향으로 연장되는 제1 전도성 라인 및 상기 제1 방향과 평행하지 않은 제2 방향으로 연장되는 제2 전도성 라인을 포함하며, 메모리 셀(30)은 상기 제1 및 제2 전도성 라인이 서로 다른 평면 상에서 교차하는 영역에 위치한다.
메모리 셀의 준비 단계
도 5의 S110을 참조하면, 선택요소(31) 및 가변저항요소(32)를 포함하는 메모리 셀(30)을 준비한다. 선택요소(31)와 가변저항요소(32)는 전기적으로 직렬 연결될 수 있다. 선택요소(31)는 문턱 스위칭 동작을 수행할 수 있다. 가변저항요소(32)는 내부의 저항을 비휘발적으로 저장할 수 있다.
전류-전압 스윕 곡선 확보 단계
도 5의 S120을 참조하면, 메모리 셀(30)에 대한 전류-전압 스윕 곡선을 확보한다. 상기 전류-전압 스윕 곡선은 도 7a 및 도 7b에 도시되는 바와 같이, 메모리 셀(30)에 대해 입력 전류를 스윕하면서 인가하고, 메모리 셀(30)로부터 출력 전압을 측정한 곡선(70a, 70b)일 수 있다. 다르게는, 상기 전류-전압 스윕 곡선은 도 8a 및 도 8b에 도시되는 바와 같이, 메모리 셀(30)에 대해 입력 전압을 스윕하면서 인가하고, 메모리 셀(30)로부터 출력 전류를 측정한 곡선(80a, 80b)일 수 있다.
일 실시 예에 있어서, 선택요소(31)는 도 6b에 도시되는 선택요소(31)의 전류-전압 스윕 곡선(60) 및 도 7a, 도 7b에 도시되는 메모리 셀(30)의 전류-전압 스윕 곡선의 제1 스윕 그래프(70a) 상에서 스냅-백 거동을 나타낼 수 있다. 우선, 상기 스냅-백 거동은, 도 6a 및 도 6b에 도시되는 바와 같이, 선택요소(31)로부터 측정되는 전류-전압 스윕 곡선(60)을 이용하여 설명될 수 있다. 전류-전압 스윕 곡선(60)은, 도 6a에 도시되는 선택요소(31)의 하부 전극층(110)과 중간 전극층(210)사이에서 입력 전류를 스윕하면서 인가한 후에, 선택요소(31)로부터 출력되는 전압을 측정함으로써 획득할 수 있다. 일 실시 예에 있어서, 상술한 바와 같이, 절연층(120)은 실리콘 산화물, 실리콘 질화물, 금속 산화물, 금속 질화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 절연층(120)은 상기 트랩 사이트를 생성하는 소정의 도펀트를 포함할 수 있다. 상기 도펀트는 일 예로서, 알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 보론(B), 질소(N), 탄소(C), 인(P), 비소(As), 또는 이들의 둘 이상의 조합을 포함할 수 있다.
도 6a 및 도 6b를 참조하면, 하부 전극층(110)과 중간 전극층(130) 사이에 입력 전류를 인가하는 방법은, 상기 입력 전류를 O A로부터 증가시키면서 스윕하는 방법으로 수행될 수 있다. 상기 인가되는 입력 전류가 턴온 문턱 전류(Ith)에 도달할 때까지, 상기 출력 전압은 상기 입력 전류에 비례하여 증가할 수 있다. 이러한 입력 전류 범위 내에서, 선택요소(31)는 고저항 상태를 유지할 수 있다.
상기 입력 전류가 상기 턴온 문턱 전류(Ith)에 도달하는 순간, 상기 출력 전압이 급격하게 감소할 수 있다. 상기 출력 전압의 감소는 상기 입력 전류가 턴온 홀드 전류(Ih)에 도달할 때까지 연속적으로 진행될 수 있다. 이때, 상기 턴온 문턱 전류(Ith)에 대응하는 출력 전압을 턴온 문턱 전압(Vth)으로 명명할 수 있으며, 상기 턴온 홀드 전류(Ih)에 대응하는 출력 전압을 턴온 홀드 전압(Vh)로 명명할 수 있다. 이때, 상술한 바와 같이, 상기 입력 전류가 턴온 문턱 전류(Ith) 이상인 전류 범위에서, 상기 출력 전압이 상기 턴온 문턱 전압(Vth)으로부터 상기 턴온 홀드 전압(Vh)으로 감소하는 현상을 스냅-백 거동이라 명명할 수 있다.
도 6b를 참조하면, 상기 스냅-백 거동이 발생한 이후에 입력 전류를 증가시켜도, 상기 출력 전압은 상기 턴온 문턱 전압(Vth) 이상의 크기로 증가하지 않는다. 즉, 상기 입력 전류가 상기 턴온 문턱 전류(Ith)에 도달할 때, 선택요소(31)는 턴온됨으로써, 선택요소(31)의 저항은 상기 고저항 상태에서 저저항 상태로 변환될 수 있다. 또한, 상기 입력 전류가 상기 턴온 문턱 전류(Ith) 이상일 때, 선택요소(31)은 상기 저저항 상태를 유지할 수 있다.
도 6b의 전류-전압 스윕 곡선(60)에 도시되는 바와 같이, 상기 스냅-백 거동이 발생한 이후에, 선택요소(31)의 출력 전압은 인가 전류에 무관하게 일정한 전압 수준을 유지할 수 있다. 상기 턴온 홀드 전압(Vh)은 선택요소(31)가 턴온 상태를 유지할 수 있는 최소 출력 전압을 의미할 수 있다. 이 때, 전류-전압 스윕 곡선(60) 상에서, 턴온 문턱 전압(Vth)과 턴온 홀드 전압(Vh) 사이의 전압차를 스냅-백 전압(△VSB)으로 명명할 수 있다.
도 7a 및 도 7b를 참조하면, 메모리 셀(30)에 대한 전류-전압 스윕 곡선은, 메모리 셀(30)에 대해 입력 전류를 스윕하면서 인가하고 메모리 셀(30)로부터 출력 전압을 측정함으로써, 획득될 수 있다. 상기 전류-전압 스윕 곡선은 가변저항요소(32)가 저저항 상태일 때의 전류-전압 측정부(710a) 및 가변저항요소(32)가 고저항 상태일 때의 전류-전압 측정부(720a)을 포함할 수 있다. 또한, 상기 전류-전압 스윕 곡선은 제1 및 제2 스윕 그래프(70a, 70b)로 분류될 수 있다. 제1 스윕 그래프(70a)는 도 7a에 도시되는 바와 같이, 메모리 셀(30)에 대해 인가 전류의 크기를 0 A로부터 셋 전류(Iset)에 이르기까지 연속적으로 증가시키면서 출력 전압을 측정한 결과를 나타낼 수 있다. 제2 스윕 그래프(70b)는 도 7b에 도시되는 바와 같이, 메모리 셀(30)에 대해 인가 전류의 크기를 상기 셋 전류(Iset) 부근으로부터 0 A까지 연속적으로 감소시키면서 출력 전압을 측정한 결과를 나타낼 수 있다.
한편, 도 8a 및 도 8b를 참조하면, 메모리 셀(30)에 대한 전류-전압 스윕 곡선은, 메모리 셀(30)에 대해 입력 전압을 스윕하면서 인가하고 메모리 셀(30)로부터 출력 전류를 측정함으로써, 획득될 수 있다. 상기 전류-전압 스윕 곡선은 가변저항요소(32)가 저저항 상태일 때의 전류-전압 측정부(810a) 및 가변저항요소(32)가 고저항 상태일 때의 전류-전압 측정부(820a)을 포함할 수 있다. 또한, 상기 전류-전압 스윕 곡선은 제1 및 제2 스윕 그래프(80a, 80b)로 분류될 수 있다. 제1 스윕 그래프(80a)는 도 8a에 도시되는 바와 같이, 메모리 셀(30)에 대해 인가 전압의 크기를 0 V로부터 셋 전압(Vset)까지 연속적으로 증가시키면서 출력 전압을 측정한 결과를 나타낼 수 있다. 제2 스윕 그래프(80b)는 도 8b에 도시되는 바와 같이, 메모리 셀(30)에 대해 인가 전압의 크기를 셋 전압(Vset') 또는 셋 전압(Vset') 바로 아래로부터 0 V까지 연속적으로 감소시키면서 출력 전류를 측정한 결과를 나타낼 수 있다.
제1 및 제2 읽기 전압의 결정 단계
도 5의 S130을 참조하면, 선택요소(31)가 턴온 상태를 유지하는 전압 범위 내에서, 메모리 셀(30)의 읽기 동작에 적용되는 제1 및 제2 읽기 전압을 각각 결정한다. 일 실시 예에 있어서, 상기 제1 및 제2 읽기 전압을 결정하는 것은 도 7a 및 도 7b에 도시되는 전류-전압 곡선의 제1 스윕 그래프(70a) 및 제2 스윕 그래프(70b)를 이용하여 수행될 수 있다. 또는 다른 실시 예에서, 상기 제1 및 제2 읽기 전압을 결정하는 것은 도 8a 및 도 8b에 도시되는 전류-전압 곡선의 제1 스윕 그래프(80a) 및 제2 스윕 그래프(80b)를 이용하여 수행될 수 있다.
먼저, 도 7a를 참조하면, 메모리 셀(30)에 대해 인가 전류의 크기를 0 A로부터 셋 전류(Iset)까지 연속적으로 증가시키면서 출력 전압을 측정한다. 먼저, 가변저항요소(32)가 저저항 상태일 때의 전류-전압 측정부(710a)를 참조하면, 인가 전류의 크기가 턴온 문턱 전류(Ith)에 도달하면, 선택요소(31)가 턴온될 수 있다. 인가 전류의 크기가 턴온 홀드 전류(Ih)에 도달할 때까지, 출력 전압이 제1 턴온 문턱 전압(Vth1)으로부터 제1 턴온 홀드 전압(Vh1)로 감소할 수 있다. 이어서, 인가 전류의 크기를 턴온 문턱 전류(Ith) 이상으로 증가시키면, 전류-전압 측정부(710a)를 따라 측정 전압이 증가할 수 있다. 선택요소(31)가 턴온된 상태이기 때문에, 메모리 셀(30)의 전류-전압 특성은 저저항 상태를 유지하는 가변저항요소(32)의 저항에 따라 결정될 수 있다.
한편, 가변저항요소(32)가 고저항 상태일 때의 전류-전압 측정부(720a)를 참조하면, 인가 전류의 크기가 턴온 문턱 전류(Ith)에 도달하면, 선택요소(31)가 턴온될 수 있다. 계속하여, 인가 전류의 크기가 턴온 홀드 전류(Ih)에 도달할 때까지, 출력 전압이 제2 턴온 문턱 전압(Vth2)으로부터 제2 턴온 홀드 전압(Vh2)로 감소할 수 있다. 이어서, 인가 전류의 크기를 턴온 문턱 전류(Ith) 이상으로 증가시키면, 전류-전압 측정부(720a)를 따라 측정 전압이 증가할 수 있다. 선택요소(31)가 턴온된 상태이기 때문에, 메모리 셀(30)의 전류-전압 특성은 고저항 상태를 유지하는 가변저항요소(32)의 저항에 따라 결정될 수 있다. 이어서, 인가 전류의 크기가 셋 전류(Iset)에 도달하면, 가변저항요소(32)에서 셋 동작이 발생한다. 상기 셋 동작에 의해, 가변저항요소(32)의 저항 상태가 상기 고저항 상태에서 저저항 상태로 변환될 수 있다. 구체적으로, 인가 전류의 크기가 셋 전류(Iset)로부터 소정의 고 전류(Ic)에 이르기까지, 출력 전압은 전류-전압 측정부(720a) 상의 셋 전압(Vset)으로부터 전류-전압 측정부(710a) 상의 소정의 전압(Vc)으로 감소할 수 있다. 이어서, 인가 전류의 크기를 상기 소정의 전류(Ic) 이상으로 증가시키면, 저저항 상태를 나타내는 전류-전압 측정부(710a)를 따라 측정 전압이 증가할 수 있다.
본 실시 예에서, 메모리 셀(30)에 대해 인가하는 제1 읽기 전압(Vr1)은 가변저항요소(32)가 고저항 상태일 때의 선택요소(31)의 턴온 문턱 전압(Vth2)보다 크고 가변저항요소(32)의 셋 전압(Vset)보다 작은 전압 범위 내에서 선택되는 어느 하나의 전압값일 수 있다. 일 예로서, 제1 읽기 전압(Vr1)은 가변저항요소(32)가 저저항 상태인 경우, 전류-전압 측정부(710a) 상의 제1 저저항 포인트(PL1)에 대응되는 전압일 수 있으며, 가변저항요소(32)가 고저항 상태인 경우, 전류-전압 측정부(720a) 상의 제1 고저항 포인트(PH1)에 대응되는 전압일 수 있다. 이와 같이, 제1 읽기 전압(Vr1)은 선택요소(31)가 턴온된 상태에서, 가변저항요소(32)의 저항 상태가 서로 식별될 수 있는 전압 범위 내에서 선택될 수 있다.
도 7b를 참조하면, 상기 결정된 제1 읽기 전압(Vr1)에 대응되는 제1 읽기 전류(IPL, IPH)로부터, 0 A까지 인가 전류의 크기를 연속적으로 각각 감소시키면서 출력 전압을 측정한다. 그 결과, 메모리 셀(30)에 대한 전류-전압 스윕 곡선의 제2 스윕 그래프(70b)를 획득할 수 있다.
먼저, 가변저항요소(32)가 저저항 상태일 때의 전류-전압 측정부(710b)를 참조하면, 인가 전류의 크기를 제1 읽기 전류(IPL)로부터 감소시키면, 출력 전압의 크기는 상기 인가 전류에 비례하여 전류-전압 측정부(710b)를 따라 감소할 수 있다. 상기 인가 전류가 턴오프 문턱 전류(Ioff)에 도달하면, 선택요소(31)가 턴오프될 수 있다. 즉, 선택요소(31)가 저저항 상태에서 고저항 상태로 변환될 수 있다. 인가 전류가 턴오프 문턱 전류(Ioff) 이하로 감소하는 경우, 메모리 셀(30)의 저항 특성은 전류-전압 측정부(710b)를 따라 고저항 상태를 나타낼 수 있다. 이때, 상기 턴오프 문턱 전류(Ioff)에 대응되는 출력 전압을 제1 턴오프 문턱 전압(Voff1)로 명명할 수 있다. 일 실시 예에서, 도 7b의 전류-전압 측정부(710b) 상의 턴오프 문턱 전류(Ioff)은 도 7a의 전류-전압 측정부(710a) 상의 턴온 홀드 전류(Ih)와 실질적으로 동일한 전류값일 수 있다.
한편, 가변저항요소(32)가 고저항 상태일 때의 전류-전압 측정부(720b)를 참조하면, 인가 전류의 크기를 제1 읽기 전류(IPH)로부터 감소시키면, 출력 전압의 크기는 상기 인가 전류에 비례하여 전류-전압 측정부(720b)를 따라 감소할 수 있다. 다만, 상기 인가 전류가 턴오프 문턱 전류(Ioff)에 도달하면, 선택요소(31)가 턴오프될 수 있다. 즉, 선택요소(31)가 저저항 상태에서 고저항 상태로 변환될 수 있다.인가 전류가 턴오프 문턱 전류(Ioff) 이하로 감소하는 경우, 메모리 셀(30)의 저항 특성은 전류-전압 측정부(720b)를 따라 고저항 상태를 나타낼 수 있다. 이 때, 상기 턴오프 문턱 전류(Ioff)에 대응되는 출력 전압을 제2 턴오프 문턱 전압(Voff2)로 명명할 수 있다. 일 실시 예에서, 도 7b의 전류-전압 측정부(720b) 상의 턴오프 문턱 전류(Ioff)은 도 7a의 전류-전압 측정부(710a) 상의 턴온 홀드 전류(Ih)와 실질적으로 동일한 전류값일 수 있다. 또한, 도 7a 및 도 7b의 전류-전압 측정부(710b, 720b)는 동일한 크기의 턴오프 문턱 전류(Ioff)를 가질 수 있다.
본 실시 예에서, 메모리 셀(30)에 대해 인가하는 제2 읽기 전압(Vr2)은 도 7b에 도시되는 제2 스윕 그래프(70b) 상에서 가변저항요소(32)가 저저항 상태일 때의 선택요소(31)의 제1 턴오프 문턱 전압(Voff1)보다 크고, 도 7a의 제1 스윕 그래프(70a) 상에서 가변저항요소(32)가 저저항 상태일 때의 선택요소(31)의 제1 턴온 문턱 전압(Vth1)보다 작은 전압 범위 내에서 선택되는 어느 하나의 전압값일 수 있다. 설명의 편의상 도 7b에는 제1 및 제2 턴온 문턱 전압(Vth1, Vth2)을 포함하는 제1 스윕 그래프(70a)의 일부분이 점선으로 부가되고 있다. 일 예로서, 제2 읽기 전압(Vr2)은 가변저항요소(32)가 저저항 상태인 경우, 전류-전압 측정부(710b) 상의 제2 저저항 포인트(PL2)에 대응될 수 있으며, 가변저항요소(32)가 고저항 상태인 경우, 전류-전압 측정부(720b) 상의 제2 고저항 포인트(PH2)에 대응될 수 있다.
다른 실시 예에 있어서, 상기 제1 및 제2 읽기 전압을 결정하는 방법을 도 8a 및 도 8b에 도시되는 전류-전압 곡선의 제1 스윕 그래프(80a) 및 제2 스윕 그래프(80b)를 이용하여 설명한다. 도 8a를 참조하면, 메모리 셀(30)에 대해 인가 전압의 크기를 0 V로부터 셋 전압(Vset)까지 연속적으로 증가시키면서 출력 전류를 측정한다. 먼저, 가변저항요소(32)가 저저항 상태일 때의 전류-전압 측정부(810a)를 참조하면, 인가 전압의 크기가 제1 턴온 문턱 전압(Vth1')에 도달하면, 선택요소(31)가 턴온될 수 있다. 인가 전압이 제1 턴온 문턱 전압(Vth1')일 때, 출력 전류는 제1 턴온 문턱 전류(Ith1')으로부터 제1 턴온 홀드 전류(Ih1')로 급격히 증가할 수 있다. 이어서, 인가 전압의 크기를 제1 턴온 문턱 전압(Vth1') 이상으로 증가시키면, 전류-전압 측정부(810a)를 따라 측정 전류가 증가할 수 있다. 선택요소(31)가 턴온된 상태이기 때문에, 메모리 셀(30)의 전류-전압 특성은 저저항 상태를 유지하는 가변저항요소(32)의 저항에 따라 결정될 수 있다.
한편, 가변저항요소(32)가 고저항 상태일 때의 전류-전압 측정부(820a)를 참조하면, 인가 전압의 크기가 제2 턴온 문턱 전압(Vth2')에 도달하면, 선택요소(31)가 턴온될 수 있다. 인가 전압이 제2 턴온 문턱 전압(Vth2')일 때, 출력 전류는 제2 턴온 문턱 전류(Ith2')으로부터 제2 턴온 홀드 전류(Ih2')로 증가할 수 있다. 이어서, 인가 전압의 크기를 제2 턴온 문턱 전압(Vth2') 이상으로 증가시키면, 전류-전압 측정부(820a)를 따라 측정 전류가 증가할 수 있다. 선택요소(31)가 턴온된 상태이기 때문에, 메모리 셀(30)의 전류-전압 특성은 고저항 상태를 유지하는 가변저항요소(32)의 저항에 따라 결정될 수 있다. 이어서, 인가 전압의 크기가 셋 전압(Vset)에 도달하면, 가변저항요소(32)에서 셋 동작이 발생한다. 상기 셋 동작에 의해, 가변저항요소(32)의 저항 상태가 상기 고저항 상태에서 저저항 상태로 변환될 수 있다. 구체적으로, 인가 전압이 셋 전압(Vset')일 때, 출력 전류는 턴온 셋 전류(Iset')로부터 셋 전류(Is')로 증가할 수 있다. 이어서, 인가 전압의 크기를 셋 전압(Vset')이상으로 증가시키면, 전류-전압 측정부(810a)를 따라 측정 전류가 점진적으로 증가하거나, 포화될 수 있다.
본 실시 예에서, 메모리 셀(30)에 대해 인가하는 제1 읽기 전압(Vr1')은 가변저항요소(32)가 고저항 상태일 때의 선택요소(31)의 턴온 문턱 전압(Vth2')보다 크고 가변저항요소(32)의 셋 전압(Vset')보다 작은 전압값에서, 선택될 수 있다. 일 예로서, 제1 읽기 전압(Vr1')은 가변저항요소(32)가 저저항 상태인 경우, 전류-전압 측정부(810a) 상의 제1 저저항 포인트(ML1)에 대응될 수 있으며, 가변저항요소(32)가 고저항 상태인 경우, 전류-전압 측정부(820a) 상의 제1 고저항 포인트(MH1)에 대응될 수 있다.
도 8b를 참조하면, 상기 결정된 제1 읽기 전압(Vr1')으로부터, 0 V까지 인가 전압의 크기를 연속적으로 감소시키면서 출력 전류를 측정한다. 그 결과, 메모리 셀(30)에 대한 전류-전압 스윕 곡선의 제2 스윕 그래프(820b)를 획득할 수 있다.
먼저, 가변저항요소(32)가 저저항 상태일 때의 전류-전압 측정부(810b)를 참조하면, 인가 전압의 크기를 제1 읽기 전압(Vr1')로부터 감소시킬 때, 출력 전류의 크기는 상기 인가 전압에 비례하여 전류-전압 측정부(810b)를 따라 감소할 수 있다. 상기 인가 전류가 제1 턴오프 문턱 전압(Voff1')에 도달하면, 선택요소(31)가 턴오프될 수 있다. 즉, 선택요소(31)가 저저항 상태에서 고저항 상태로 변환됨에 따라, 인가 전압이 제1 턴오프 문턱 전압(Voff1') 에 도달할 때, 출력 전류가 급격히 감소할 수 있다. 그리고, 인가 전압이 제1 턴오프 문턱 전압(Voff1') 이하에서, 메모리 셀(30)의 저항 특성은 전류-전압 측정부(810b)를 따라 고저항 상태를 나타낼 수 있다. 이때, 제1 턴오프 문턱 전압(Voff1')은 도 7b와 관련하여 상술한 전류-전압 측정부(710b)의 제1 턴오프 문턱 전압(Voff1)와 실질적으로 동일한 크기를 가질 수 있다. 일 실시 예에 있어서, 제1 턴오프 문턱 전압(Voff1')은 도 7a의 제1 턴온 홀드 전압(Vh1)와 실질적으로 동일할 수 있다.
한편, 도 8b를 다시 참조하면, 메모리 셀(30)에 대한 인가 전압이 도 8a의 제1 스윕 그래프(80a) 상의 제1 턴온 문턱 전압(Vth1') 이하로 감소하더라도, 상기 인가 전압이 제1 턴오프 문턱 전압(Voff1')보다 클 경우에는, 선택요소(31)가 턴오프 되지 않을 수 있다. 설명의 편의상 도 8b에는 제1 및 제2 턴온 문턱 전압(Vth1', Vth2')을 포함하는 제1 스윕 그래프(80a)의 일부분이 점선으로 부가되고 있다.
다만, 인가 전압이 상기 제1 턴오프 문턱 전압(Voff1')과 제1 턴온 문턱 전압(Vth1') 사이인 경우의 전류-전압 측정부(810b)를 따르는 출력 전류의 감소율은, 상기 인가 전압이 제1 턴온 문턱 전압(Vth1')보다 큰 경우의 전류-전압 측정부(810b)를 따르는 출력 전류의 감소율보다 상대적으로 클 수 있다. 이와 같은 현상은 선택소자(31)가 가지는 상기 스냅-백 현상에 근거하는 것으로 판단된다. 이러한 현상을 설명하는 다양한 이론들 중의 하나는, 메모리 셀(30)에 인가 전압이 전달되는 경로에, 복수의 공지의 MOS 트랜지스터 스위치가 배치되는 것에 기인할 수 있다. 상기 인가 전압이 제1 턴오프 문턱 전압(Voff1')과 제1 턴온 문턱 전압(Vth1') 사이의 전압값을 가지는 경우, 선택요소(31) 및 가변저항요소(32)는 여전히 턴온 상태를 유지하지만, 이와 대비되어 메모리 셀(30)과 전기적으로 연결되는 상기 MOS 트랜지스터의 채널층 사이의 전류-전압 특성은 트랜지스터의 포화 동작 영역에서 선형 동작 영역으로 이동할 수 있다. 이에 따라, 상기 인가 전압이 제1 턴온 문턱 전압(Vth1') 이하로 감소하는 경우, 상기 채널층을 경유하는 소스 및 드레인 영역간 동작 전류가 감소할 수 있다. 결론적으로, 상기 인가 전압이 제1 턴온 문턱 전압(Vth1') 이하로 감소하는 경우, 메모리 셀(30)로 인가 전압을 전달하는 MOS 트랜지스터의 상기 채널 저항이 증가함으로서, 전류-전압 측정부(810b)에서 측정되는 실제 전류는 감소할 수 있다.
한편, 가변저항요소(32)가 고저항 상태일 때의 전류-전압 측정부(820b)를 참조하면, 인가 전압의 크기를 제1 읽기 전압(Vr1')로부터 감소시킬 때, 출력 전류의 크기는 상기 인가 전압에 비례하여 전류-전압 측정부(820b)를 따라 감소할 수 있다. 상기 인가 전류가 제2 턴오프 문턱 전압(Voff2')에 도달하면, 선택요소(31)가 턴오프될 수 있다. 즉, 선택요소(31)가 저저항 상태에서 고저항 상태로 변환됨에 따라, 인가 전압이 제2 턴오프 문턱 전압(Voff2') 에 도달할 때, 출력 전류가 급격히 감소할 수 있다. 그리고, 인가 전압이 제2 턴오프 문턱 전압(Voff2') 이하에서, 메모리 셀(30)의 저항 특성은 전류-전압 측정부(820b)를 따라 고저항 상태를 나타낼 수 있다. 이때, 제2 턴오프 문턱 전압(Voff2')은 도 7b와 관련하여 상술한 전류-전압 측정부(710b)의 제2 턴오프 문턱 전압(Voff2)과 실질적으로 동일한 크기를 가질 수 있다. 일 실시 예에 있어서, 제2 턴오프 문턱 전압(Voff2')은 도 7a의 제2 턴온 홀드 전압(Vh2)과 실질적으로 동일할 수 있다.
본 실시 예에서, 메모리 셀(30)에 대해 인가하는 제2 읽기 전압(Vr2')은 도 8b에 도시되는 제2 스윕 그래프(80b) 상에서 가변저항요소(32)가 저저항 상태일 때의 선택요소(31)의 턴오프 문턱 전압(Voff')보다 크고, 도 8a에 도시되는 제1 스윕 그래프(80a) 상에서 가변저항요소(32)가 저저항 상태일 때의 선택요소(31)의 턴온 문턱 전압(Vth1')보다 작은 전압값에서, 선택될 수 있다. 일 예로서, 제2 읽기 전압(Vr2')은 가변저항요소(32)가 저저항 상태인 경우, 전류-전압 측정부(810b) 상의 제2 저저항 포인트(ML2)에 대응될 수 있으며, 가변저항요소(32)가 고저항 상태인 경우, 전류-전압 측정부(820b) 상의 제2 고저항 포인트(MH2)에 대응될 수 있다.
제1 및 제2 읽기 전압을 인가하여 제1 및 제2 셀 전류를 측정하는 단계
메모리 셀(30)에 대한 읽기 동작은 상기 결정된 제1 및 제2 읽기 전압을 이용하여 다음과 같이 진행될 수 있다. 도 5의 S140을 참조하면, 메모리 셀(30)에 상기 제1 읽기 전압을 인가하여 제1 셀 전류를 측정한다. 또한, 도 5의 S150을 참조하면, 메모리 셀(30)에 상기 제2 읽기 전압을 인가하여 제2 셀 전류를 측정한다. 상기 제1 및 제2 읽기 전압은 각각 S130 단계에서 결정된 전압일 수 있다.
일 실시 예에 있어서, 상기 제1 및 제2 읽기 전압을 인가하여, 상기 제1 및 제2 셀 전류를 측정하는 과정은 다음과 같이 진행될 수 있다. 먼저, 메모리 셀(30)에 인가하는 전압을 0 V로부터 상기 제1 읽기 전압까지 증가시킨 후에, 상기 제1 읽기 전압에서 제1 셀 전류로서의 출력 전류를 측정한다. 이어서, 메모리 셀(30)에 인가하는 전압을 상기 제1 읽기 전압으로부터 상기 제2 읽기 전압까지 감소시킨 후에, 상기 제2 읽기 전압에서 제2 셀 전류로서의 출력 전류를 측정한다.
일 실시 예에서, 상기 제1 읽기 전압으로부터 상기 제2 읽기 전압까지 전압을 감소시키는 과정은 메모리 셀(30)에 전압이 인가된 상태로, 상기 전압을 연속적으로 감소시키는 과정을 포함할 수 있다.
도 9는 본 개시의 일 실시 예에 있어서, 메모리 셀에 읽기 전압을 인가하기 위한 입력 펄스를 개략적으로 나타내는 도면이다. 도 9를 참조하면, 상기 제1 및 제2 읽기 전압을 메모리 셀(30)에 인가하는 과정은 단일의 입력 펄스(3000)를 인가하는 과정으로 진행할 수 있다. 입력 펄스(3000)는 소정의 시간 폭 내에서 연속적으로 분포하는 복수의 전압 진폭을 구비할 수 있다. 입력 펄스(3000)의 전압 진폭을 도 8a 및 도 8b의 전류-전압 스윕 곡선의 전압을 이용하여 설명한다.
구체적으로, 입력 펄스(3000)는 Ta0 내지 Ta5의 시간 폭을 가지며, 상기 시간 폭 동안 제1 피크 전압(Vp1) 및 제2 피크 전압(Vp2)을 가질 수 있다. 제1 피크 전압(Vp1)은 가변저항요소(32)의 제2 턴온 문턱 전압(Vth2')보다 크고 셋 전압(Vset')보다 작을 수 있다. 제2 피크 전압(Vp2)은 제1 턴오프 문턱 전압(Voff1')보다 크고 제2읽기 전압(Vr2') 보다 작을 수 있다. 하지만, 제2 피크 전압(Vp2)의 크기는 제1 피크 전압(Vp1)의 크기와 다른 조건을 만족하는 한 제한은 없다. 몇몇 다른 예에 있어서, 제2 피크 전압(Vp2)은 존재하지 않을 수 있다.
도 9를 다시 참조하면, 입력 펄스(3000)는 Ta0 내지 Ta1 시간 동안, 0 V로부터 제1 피크 전압(Vp1)까지 연속적으로 전압의 진폭이 증가할 수 있다. 이어서, Ta1 부터 Ta5 시간까지 제1 피크 전압(Vp1)으로부터 제2 피크 전압(Vp2)을 경유하여 0 V까지 전압의 진폭이 연속적으로 감소할 수 있다. 제1 읽기 전압(Vr1')은 제2 턴온 문턱 전압(Vth2')보다 크고, 제1 피크 전압(Vp1)보다 작을 수 있다. 제1 읽기 전압(Vr1')은 전압의 진폭이 감소하는 구간인 제1 읽기 시간(Tr1)에서 메모리 셀(30)에 인가될 수 있다. 제2 읽기 전압(Vr2')은 제1 턴오프 문턱 전압(Voff1')보다 크고 제1 턴온 문턱 전압(Vth1')보다 작을 수 있다. 제2 읽기 전압(Vr2')은 전압의 진폭이 감소하는 구간인 제2 읽기 시간(Tr2)에서 메모리 셀(30)에 인가될 수 있다. 도시된 바와 같이, 제2 읽기 전압(Vr2')은 제1 읽기 전압(Vr1')이 인가된 후에, 메모리 셀(30)에 인가될 수 있다. 도 9에 도시되는 Ta2, Ta3, 및 Ta4 시간은 입력 펄스(3000) 내에서, 각각 제2 턴온 문턱 전압(Vth2'), 제1 턴온 문턱 전압(Vth2') 및 제1 턴오프 문턱 전압(Voff1')에 대응되는 시간일 수 있다.
도 10은 본 개시의 다른 실시 예에 있어서, 메모리 셀에 읽기 전압을 인가하기 위한 입력 펄스를 개략적으로 나타내는 도면이다. 도 10을 참조하면, 상기 제1 및 제2 읽기 전압을 메모리 셀(30)에 인가하는 과정은 단일의 입력 펄스(4000)를 인가하는 과정으로 진행될 수 있다. 입력 펄스(4000)는 소정의 시간 폭 내에서 연속적으로 분포하는 전압 진폭을 구비할 수 있다. 입력 펄스(4000)의 전압 진폭을 도 8a 및 도 8b의 전류-전압 스윕 곡선의 전압을 이용하여 설명한다.
구체적으로, 입력 펄스(4000)는 Tb0 내지 Tb5의 시간 폭을 가지며, 상기 시간 폭 동안 제1 및 제2 피크 전압을 가질 수 있다. 상기 제1 피크 전압은 제1 읽기 전압(Vr1')에 대응될 수 있으며, 상기 제2 피크 전압은 제2 읽기 전압(Vr2')에 대응될 수 있다.
제1 읽기 전압(Vr1')은 가변저항요소(32)의 제2 턴온 문턱 전압(Vth2')보다 크고 셋 전압(Vset')보다 작을 수 있다. 제2 읽기 전압(Vr2')은 제1 턴오프 문턱 전압(Voff1')보다 크고 제1 턴온 문턱 전압(Vth1')보다 작을 수 있다..
도 10을 다시 참조하면, 입력 펄스(4000)는 Tb0내지 Tb1 시간 동안, 0 V로부터 제1 읽기 전압(Vr1')과 실질적으로 동일한 크기의 상기 제1 피크 전압까지 연속적으로 인가 전압의 진폭이 증가할 수 있다. 이어서, Tb1 부터 Tb2 시간까지 상기 제1 피크 전압의 진폭이 일정하게 유지될 수 있다. Tb1 내지 Tb2 시간 범위 내에서 소정의 제1 읽기 시간(Vr1)에 제1 읽기 전압(Vr1')이 메모리 셀(30)에 인가될 수 있다. Tb2으로부터 Tb3 시간까지 인가 전압의 진폭이 연속적으로 감소할 수 있다. Tb3 부터 Tb4 시간까지 인가 전압의 진폭을 일정하게 유지할 수 있다. Tb3 내지 Tb4 시간 범위 내에서 소정의 제2 읽기 시간(Vr2)에 제2 읽기 전압(Vr2')이 메모리 셀(30)에 인가될 수 있다. Tb4으로부터 Tb5 시간까지 인가 전압의 진폭이 연속적으로 0 V까지 감소할 수 있다. Tb4으로부터 Tb5 시간 사이에 제1 턴오프 문턱 전압(Voff1')에 대응되는 시간이 배치될 수 있다.
상기에서는, 제1 및 제2 읽기 전압을 인가하기 위한 입력 펄스의 예를 설명하고 있으나, 반드시 이에 한정되지 않고 다른 다양한 형태의 입력 펄스가 존재할 수 있다. 다만, 이 경우에도 입력 펄스의 전압 진폭은 소정의 시간 폭 내에서 연속적으로 변화할 수 있다. 그리고, 단일의 입력 펄스 내에서 서로 다른 전압 진폭을 가지는 제1 및 제2 읽기 전압이 결정될 수 있다. 상기 제2 읽기 전압은 상기 제1 읽기 전압보다 크기가 감소된 전압일 수 있다. 상기 제2 읽기 전압은 상기 제1 읽기 전압이 인가된 후에, 이어서 인가될 수 있다.
메모리 셀에 저장된 저항 상태를 결정하는 단계
도 5의 S160을 참조하면, 상기 제1 및 제2 셀 전류에 근거하여 메모리 셀(30)에 저장된 저항 상태를 결정한다. 구체적으로, 메모리 셀(30)에 저장된 저항 상태를 결정하는 과정은, 상기 제1 및 제2 읽기 전압 (Vr1', Vr2')의 전압차에 따르는 상기 제1 및 제2 셀 전류의 증감분을 계산하여, 셀 전류의 기울기를 산출하는 과정과, 상기 셀 전류의 기울기와 소정의 기준 기울기를 비교하는 단계를 포함한다. 그 결과, 상기 셀 전류의 기울기가 소정의 기준 기울기 이상이면 상기 저항 상태를 저저항 상태로 결정하고, 상기 셀 전류의 기울기가 기울기가 상기 기준 기울기 미만이면 상기 저항 상태를 고저항 상태로 결정할 수 있다.
일 실시 예에 따르면, 도 9 또는 도 10에 도시되는 전압의 입력 펄스(3000, 4000)를 메모리 셀(30)에 인가할 수 있다. 그 결과, 제1 읽기 전압(Vr1') 및 제2 읽기 전압(Vr2')에서 각각 제1 셀 전류 및 제2 셀 전류를 측정하였다. 설명의 편의상, 도 8b의 제2 스윕 그래프(80b)의 측정 결과를 인용한다.
먼저, 가변저항요소(32)가 저저항 상태인 경우, 상기 읽기 동작의 결과, 도제1 및 제2 저저항 포인트(ML1, ML2)가 결정될 수 있다. 한편, 가변저항요소(32)가 고저항 상태인 경우, 상기 읽기 동작의 결과, 제1 및 제2 고저항 포인트(MH1, MH2)가 결정될 수 있다.
이어서, 제1 및 제2 저저항 포인트(ML1, ML2)를 서로 연결하는 기울기 라인(90a)을 확보할 수 있다. 기울기 라인(90a)으로부터, 가변저항요소(32)가 저저항 상태일 때의 셀 전류의 기울기(SL)을 구할 수 있다. 같은 방식으로, 제1 및 제2 고저항 포인트(MH1, MH2)를 서로 연결하는 기울기 라인(90b)을 확보할 수 있다. 기울기 라인(90b)으로부터, 가변저항요소(32)가 고저항 상태일 때의 셀 전류의 기울기(SH)을 구할 수 있다.
도 8b를 다시 참조하면, 제2 읽기 전압(Vr2')이 인가되는 전압 범위는 가변저항요소(32)가 저저항 상태인 경우, 출력 전류가 급격히 감소하는 전압 범위일 수 있다. 반면에, 가변저항요소(32)가 고저항 상태인 경우, 제2 읽기 전압(Vr2')이 인가되는 전압 범위는 상대적으로 출력 전류가 점진적으로 감소하는 전압 범위일 수 있다. 따라서, 도 11에서, 제1 및 제2 저저항 포인트(ML1, ML2)를 서로 연결하는 셀 전류의 기울기(SL)의 크기는 제1 및 제2 고저항 포인트(MH1, MH2)를 서로 연결하는 셀 전류의 기울기(SH)보다 클 수 있다. 따라서, 가변저항요소(32)가 저저항 상태인 경우와 고저항 상태인 경우에, 셀 전류의 기울기 크기는 효과적으로 식별될 수 있다. 결과적으로, 상기 셀 전류의 기울기가 소정의 기준 기울기 이상이면 상기 저항 상태를 저저항 상태로 결정하고, 상기 셀 전류의 기울기가 기울기가 상기 기준 기울기 미만이면 상기 저항 상태를 고저항 상태로 결정할 수 있다. 상기 기준 기울기는 저장된 저항 상태를 알고 있는 복수의 메모리 셀에 대해 상기 읽기 동작을 수행한 결과를 데이터 베이스화 하고, 이러한 데이터 베이스를 토대로 산출될 수 있다.
상술한 저항 상태의 결정 방법은, 동일한 메모리 셀에 대해 2회에 걸친 읽기 전압의 인가 및 셀 전류의 측정을 통해 진행될 수 있다. 따라서, 메모리 셀 간에 오차에 따른 변수를 배제할 수 있어, 상기 메모리 셀의 읽기 동작의 신뢰성을 향상시킬 수 있다. 다시 말하면, 메모리 셀 간에 전류-전압 특성 곡선 상에 편차가 존재하여, 동일한 읽기 전압에서도 상기 메모리 셀 간에 서로 다른 셀 전류를 나타낼 수 있다. 본 발명의 실시 예에서는 동일한 메모리 셀에 대해 2회에 걸쳐 측정된 셀 전류의 기울기를 통해 상기 메모리 셀 내부의 저항 상태를 판정함으로써, 상기 전류-전압 특성 곡선 상의 편차에 근거한 읽기 동작의 오류를 방지할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1: 저항 메모리 소자,
10: 제1 전도성 라인, 20: 제2 전도성 라인,
30: 메모리 셀, 31: 선택요소, 32: 가변저항요소,
60: 전류-전압 스윕 곡선, 70a 80a: 제1 스윕 그래프,
70b 80b: 제2 스윕 그래프, 90a 90b: 기울기 라인,
110: 하부 전극층, 120: 절연층, 210: 중간 전극층, 220: 저항 변화 메모리층, 230: 상부 전극층,
710a 710b 720a 720b 810a 810b 820a 820b: 전류-전압 측정부,
1000: 메모리 셀 어레이, 2000: 감지 증폭기, 3000 4000: 입력 펄스.
10: 제1 전도성 라인, 20: 제2 전도성 라인,
30: 메모리 셀, 31: 선택요소, 32: 가변저항요소,
60: 전류-전압 스윕 곡선, 70a 80a: 제1 스윕 그래프,
70b 80b: 제2 스윕 그래프, 90a 90b: 기울기 라인,
110: 하부 전극층, 120: 절연층, 210: 중간 전극층, 220: 저항 변화 메모리층, 230: 상부 전극층,
710a 710b 720a 720b 810a 810b 820a 820b: 전류-전압 측정부,
1000: 메모리 셀 어레이, 2000: 감지 증폭기, 3000 4000: 입력 펄스.
Claims (16)
- 선택요소 및 가변저항요소를 포함하는 메모리 셀을 준비하되, 상기 선택요소는 상기 메모리 셀에 대한 전류-전압 스윕 곡선 상에서 스냅-백 거동을 가지는 단계;
상기 선택요소가 턴온 상태를 유지하는 전압 범위 내에서 상기 메모리 셀에 인가되는 제1 및 제2 읽기 전압을 각각 결정하되, 상기 제2 읽기 전압은 상기 제1 읽기 전압보다 크기가 작으며, 상기 제2 읽기 전압은 상기 선택요소가 상기 스냅-백 거동이 발생하는 전압 범위에서 선택되는 단계;
상기 메모리 셀에 상기 제1 읽기 전압을 인가하여 제1 셀 전류를 측정하는 단계;
상기 메모리 셀에 상기 제2 읽기 전압을 인가하여 제2 셀 전류를 측정하는 단계; 및
상기 제1 셀 전류 및 상기 제2 셀 전류에 근거하여, 상기 메모리 셀에 저장된 저항 상태를 결정하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 저항 메모리 소자는
제1 방향으로 연장되는 제1 전도성 라인 및 제2 방향으로 연장되는 제2 전도성 라인을 포함하고,
상기 메모리 셀은 상기 제1 및 제2 전도성 라인이 서로 다른 평면 상에서 교차하는 영역에 위치하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 전류-전압 스윕 곡선은
상기 메모리 셀에 대해 입력 전류를 스윕하면서 인가하고, 상기 메모리 셀로부터 출력 전압을 측정한 곡선 또는 상기 메모리 셀에 대해 입력 전압을 스윕하면서 인가하고, 상기 메모리 셀로부터 출력 전류를 측정한 곡선인
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 전류-전압 스윕 곡선은
상기 가변저항요소가 저저항 상태일 때의 전류-전압 측정부 및 고저항 상태일 때의 전류-전압 측정부를 포함하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 전류-전압 스윕 곡선은 상기 메모리 셀에 대해 입력 전류를 스윕하면서 인가한 후에 출력 전압을 측정하여 획득하고,
상기 스냅-백 거동은, 상기 인가 전류가 상기 선택요소의 턴온 문턱 전류 이상인 전류 범위에서, 인가 전류의 증가에 따라 출력 전압이 감소하는 것을 의미하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 제1 읽기 전압을 결정하는 단계는
상기 메모리 셀에 대해 인가 전류의 크기를 0 A로부터 셋 전류까지 연속적으로 증가시키면서 출력 전압을 측정하여 상기 전류-전압 스윕 곡선의 제1 스윕 그래프를 획득하는 단계; 및
상기 제1 스윕 그래프 상에서 상기 가변저항요소가 고저항 상태일 때의 상기 선택요소의 턴온 문턱 전압보다 크고, 상기 가변저항요소의 셋 전압보다 작은 전압 범위 내에서 어느 하나의 전압값을 선택하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제6 항에 있어서,
상기 제2 읽기 전압을 결정하는 단계는
상기 결정된 제1 읽기 전압에 대응되는 제1 읽기 전류으로부터 0 A까지, 상기 인가 전류의 크기를 연속적으로 감소시키면서 출력 전압을 측정하여 상기 전류-전압 스윕 곡선의 제2 스윕 그래프를 획득하는 단계; 및
상기 제2 스윕 그래프 상에서 상기 가변저항요소가 저저항 상태일 때의 상기 선택요소의 턴오프 문턱 전압보다 크고, 상기 제1 스윕 그래프 상에서 상기 가변저항요소가 저저항 상태일 때의 상기 선택요소의 턴온 문턱 전압보다 작은 전압 범위 내에서 어느 하나의 전압값을 선택하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제7 항에 있어서,
상기 선택요소의 턴오프 문턱 전류는
상기 제1 스윕 그래프 상에서, 상기 가변저항요소가 저저항 상태일 때 상기 스냅-백 거동 후에 나타나는 턴온 홀드 전류와 실질적으로 동일한 크기를 가지는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 제1 읽기 전압을 결정하는 단계는
상기 메모리 셀에 대해 인가 전압의 크기를 0 V로부터 셋 전압까지 연속적으로 증가시키면서 출력 전류를 측정하여 상기 전류-전압 스윕 곡선의 제1 스윕 그래프를 획득하는 단계; 및
상기 제1 스윕 그래프 상에서 상기 가변저항요소가 고저항 상태일 때의 상기 선택요소의 턴온 문턱 전압보다 크고, 상기 가변저항요소의 셋 전압 보다 작은전압 범위 내에서 어느 하나의 전압값을 선택하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제9 항에 있어서,
상기 제2 읽기 전압을 결정하는 단계는
상기 결정된 제1 읽기 전압으로부터 0 V까지, 상기 인가 전압의 크기를 연속적으로 감소시키면서 출력 전류를 측정하여 상기 전류-전압 스윕 곡선의 제2 스윕 그래프를 획득하는 단계; 및
상기 제2 스윕 그래프 상에서 상기 가변저항요소가 저저항 상태일 때의 상기 선택요소의 턴오프 문턱 전압보다 크고, 상기 제1 스윕 그래프 상에서 상기 가변저항요소가 저저항 상태일 때의 상기 선택 요소의 턴온 문턱 전압보다 작은 전압 범위 내에서 어느 하나의 전압값을 선택하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 제1 읽기 전압을 인가하여 상기 제1 셀 전류를 측정하는 단계는, 상기 메모리 셀에 인가하는 전압을 0 V로부터 상기 제1 읽기 전압까지 증가시킨 후에, 상기 제1 읽기 전압에서 출력 전류를 측정하는 단계를 포함하고,
상기 제2 읽기 전압을 인가하여 상기 제2 셀 전류를 측정하는 단계는, 상기 메모리 셀에 인가하는 전압을 상기 제1 읽기 전압으로부터 상기 제2 읽기 전압까지 감소시킨 후에, 상기 제2 읽기 전압에서 출력 전류를 측정하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제11 항에 있어서,
상기 제1 읽기 전압으로부터 상기 제2 읽기 전압까지 전압을 감소시키는 과정은 상기 메모리 셀에 전압이 인가된 상태로, 상기 전압을 연속적으로 감소시키는 과정을 포함하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 제1 및 제2 읽기 전압을 인가하는 단계는
전압 진폭이 연속적으로 변화하는 입력 펄스를 상기 메모리 셀에 인가하는 단계를 포함하는
저항 메모리 소자의 읽기 방법
- 제13 항에 있어서,
상기 단일의 입력 펄스 내에서 상기 전압 진폭은 시간의 흐름에 따라 연속적으로 분포하는
저항 메모리 소자의 읽기 방법
- 제1 항에 있어서,
상기 제1 셀 전류 및 상기 제2 셀 전류에 근거하여, 상기 메모리 셀에 저장된 저항 상태를 결정하는 단계는
상기 제1 및 제2 읽기 전압의 전압차에 따르는 상기 제1 및 제2 셀 전류의 증감분을 계산하여, 셀 전류의 기울기를 산출하는 단계; 및
상기 셀 전류의 기울기와 소정의 기준 기울기를 비교하는 단계를 포함하는
저항 메모리 소자의 읽기 방법.
- 제15 항에 있어서,
상기 셀 전류의 기울기가 소정의 기준 기울기 이상이면 상기 저항 상태를 저저항 상태로 결정하고,
상기 셀 전류의 기울기가 기울기가 상기 기준 기울기 미만이면 상기 저항 상태를 고저항 상태로 결정하는
저항 메모리 소자의 읽기 방법
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180015857A KR102427895B1 (ko) | 2018-02-08 | 2018-02-08 | 저항 메모리 소자의 읽기 방법 |
| US16/167,051 US10460799B2 (en) | 2018-02-08 | 2018-10-22 | Method of reading resistive memory device |
| CN201811365709.6A CN110136763B (zh) | 2018-02-08 | 2018-11-16 | 读取电阻式存储器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180015857A KR102427895B1 (ko) | 2018-02-08 | 2018-02-08 | 저항 메모리 소자의 읽기 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190096205A true KR20190096205A (ko) | 2019-08-19 |
| KR102427895B1 KR102427895B1 (ko) | 2022-08-02 |
Family
ID=67477027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180015857A KR102427895B1 (ko) | 2018-02-08 | 2018-02-08 | 저항 메모리 소자의 읽기 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10460799B2 (ko) |
| KR (1) | KR102427895B1 (ko) |
| CN (1) | CN110136763B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102203953B1 (ko) * | 2019-12-20 | 2021-01-15 | 한경대학교 산학협력단 | 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190062819A (ko) * | 2017-11-29 | 2019-06-07 | 서울대학교산학협력단 | 저항변화 메모리 소자 및 그 동작방법 |
| US10916698B2 (en) * | 2019-01-29 | 2021-02-09 | Toshiba Memory Corporation | Semiconductor storage device including hexagonal insulating layer |
| KR20200104603A (ko) * | 2019-02-27 | 2020-09-04 | 에스케이하이닉스 주식회사 | 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템 |
| US11527717B2 (en) * | 2019-08-30 | 2022-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive memory cell having a low forming voltage |
| US11404638B2 (en) * | 2020-07-28 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-doped data storage structure configured to improve resistive memory cell performance |
| US11380373B1 (en) * | 2021-05-12 | 2022-07-05 | Globalfoundries U.S. Inc. | Memory with read circuit for current-to-voltage slope characteristic-based sensing and method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060108556A (ko) * | 2005-04-14 | 2006-10-18 | 오보닉스, 아이엔씨. | 리셋 셀 임계 디바이스를 트리거하지 않는 상 변화 메모리의 판독 |
| KR20080039829A (ko) * | 2005-01-19 | 2008-05-07 | 샌디스크 쓰리디 엘엘씨 | 신뢰할 수 있는 기록을 위해 위상 변경 메모리 어레이를바이어싱하기 위한 구조 및 방법 |
| US20090010051A1 (en) * | 2005-03-30 | 2009-01-08 | Parkinson Ward D | Reading a phase change memory |
| US20150206581A1 (en) * | 2008-03-31 | 2015-07-23 | Ovonyx, Inc. | Immunity of Phase Change Material to Disturb in the Amorphous Phase |
| US20160093375A1 (en) * | 2014-06-24 | 2016-03-31 | Intel Corporation | Reference architecture in a cross-point memory |
| US20160372193A1 (en) * | 2015-03-27 | 2016-12-22 | Intel Corporation | Integrated setback read with reduced snapback disturb |
| US20170309331A1 (en) * | 2014-04-11 | 2017-10-26 | Micron Technology, Inc. | Apparatuses and methods of reading memory cells based on response to a test pulse |
| KR20180001382A (ko) * | 2016-06-27 | 2018-01-04 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그 센싱 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4357161B2 (ja) * | 2002-08-22 | 2009-11-04 | 富士通株式会社 | 静電気放電保護回路のシミュレーション方法 |
| JP2011018838A (ja) * | 2009-07-10 | 2011-01-27 | Hitachi Ulsi Systems Co Ltd | メモリセル |
| GB2502553A (en) | 2012-05-30 | 2013-12-04 | Ibm | Read measurements of resistive memory cells |
| JP2014011391A (ja) * | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体記憶装置 |
| KR102187485B1 (ko) | 2014-02-21 | 2020-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 센싱 방법 |
| US9231403B2 (en) * | 2014-03-24 | 2016-01-05 | Texas Instruments Incorporated | ESD protection circuit with plural avalanche diodes |
| WO2016158430A1 (ja) * | 2015-03-31 | 2016-10-06 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置 |
| US10283197B1 (en) * | 2016-08-05 | 2019-05-07 | SK Hynix Inc. | Electronic device and method for reading data of memory cell |
| US10431267B2 (en) * | 2016-11-28 | 2019-10-01 | SK Hynix Inc. | Electronic device and method for driving the same |
| KR102300559B1 (ko) * | 2017-11-27 | 2021-09-13 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
| KR102401183B1 (ko) * | 2017-12-05 | 2022-05-24 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
-
2018
- 2018-02-08 KR KR1020180015857A patent/KR102427895B1/ko active IP Right Grant
- 2018-10-22 US US16/167,051 patent/US10460799B2/en active Active
- 2018-11-16 CN CN201811365709.6A patent/CN110136763B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080039829A (ko) * | 2005-01-19 | 2008-05-07 | 샌디스크 쓰리디 엘엘씨 | 신뢰할 수 있는 기록을 위해 위상 변경 메모리 어레이를바이어싱하기 위한 구조 및 방법 |
| US20090010051A1 (en) * | 2005-03-30 | 2009-01-08 | Parkinson Ward D | Reading a phase change memory |
| KR20060108556A (ko) * | 2005-04-14 | 2006-10-18 | 오보닉스, 아이엔씨. | 리셋 셀 임계 디바이스를 트리거하지 않는 상 변화 메모리의 판독 |
| US20150206581A1 (en) * | 2008-03-31 | 2015-07-23 | Ovonyx, Inc. | Immunity of Phase Change Material to Disturb in the Amorphous Phase |
| US20170309331A1 (en) * | 2014-04-11 | 2017-10-26 | Micron Technology, Inc. | Apparatuses and methods of reading memory cells based on response to a test pulse |
| US20160093375A1 (en) * | 2014-06-24 | 2016-03-31 | Intel Corporation | Reference architecture in a cross-point memory |
| US20160372193A1 (en) * | 2015-03-27 | 2016-12-22 | Intel Corporation | Integrated setback read with reduced snapback disturb |
| KR20180001382A (ko) * | 2016-06-27 | 2018-01-04 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그 센싱 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102203953B1 (ko) * | 2019-12-20 | 2021-01-15 | 한경대학교 산학협력단 | 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110136763A (zh) | 2019-08-16 |
| US20190244661A1 (en) | 2019-08-08 |
| US10460799B2 (en) | 2019-10-29 |
| CN110136763B (zh) | 2022-12-06 |
| KR102427895B1 (ko) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102427895B1 (ko) | 저항 메모리 소자의 읽기 방법 | |
| KR102474305B1 (ko) | 저항 변화 메모리 장치 및 그 센싱 방법 | |
| Hosoi et al. | High speed unipolar switching resistance RAM (RRAM) technology | |
| JP4972238B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法 | |
| US9620206B2 (en) | Memory array architecture with two-terminal memory cells | |
| US8665633B2 (en) | Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device | |
| KR101275800B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| EP1873832B1 (en) | Memory device and semiconductor integrated circuit | |
| KR101239962B1 (ko) | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 | |
| KR101136639B1 (ko) | 메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자 | |
| US7577022B2 (en) | Electric element, memory device, and semiconductor integrated circuit formed using a state-variable material whose resistance value varies according to an applied pulse voltage | |
| CN101371313B (zh) | 非易失性半导体存储装置 | |
| JP5291248B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置 | |
| JP4221031B2 (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| US9202565B2 (en) | Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device | |
| CN103348472B (zh) | 非易失性存储元件和非易失性存储装置 | |
| CN103250252A (zh) | 非易失性存储元件及非易失性存储装置 | |
| JP5548319B2 (ja) | 不揮発性記憶素子の駆動方法 | |
| JP5184721B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
| JP5966150B2 (ja) | 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 | |
| JP5380611B2 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
| KR20130072727A (ko) | 저항성 메모리 장치 및 그 센싱방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |