KR101136639B1 - 메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자 - Google Patents

메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자 Download PDF

Info

Publication number
KR101136639B1
KR101136639B1 KR1020107015584A KR20107015584A KR101136639B1 KR 101136639 B1 KR101136639 B1 KR 101136639B1 KR 1020107015584 A KR1020107015584 A KR 1020107015584A KR 20107015584 A KR20107015584 A KR 20107015584A KR 101136639 B1 KR101136639 B1 KR 101136639B1
Authority
KR
South Korea
Prior art keywords
memory element
voltage
diode
memory
bit line
Prior art date
Application number
KR1020107015584A
Other languages
English (en)
Other versions
KR20100103585A (ko
Inventor
준 리우
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20100103585A publication Critical patent/KR20100103585A/ko
Application granted granted Critical
Publication of KR101136639B1 publication Critical patent/KR101136639B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시예들은 메모리 셀 동작 방법, 메모리 셀 프로그래밍 방법, 메모리 셀 판독 방법, 메모리 셀, 그리고 메모리 소자들을 포함한다. 일 실시예에서는 메모리 셀이 워드라인과, 제 1 비트라인과, 제 2 비트라인과, 메모리 요소를 포함한다. 메모리 요소는 워드라인에 전기적으로 연결되어 있으며, 제 1 비트라인과 제 2 비트라인에는 선택적인 방식으로 전기적으로 연결된다. 메오리 요소는 메모리 요소의 저항 상태를 이용하여 정보를 저장한다. 메모리 셀은 제 1 비트라인으로부터 메모리 요소를 통해 워드라인으로 흐르는 제 1 전류를 이용하여, 또는, 워드라인으로부터 메모리 요소를 통해 제 2 비트라인으로 흐르는 제 2 전류를 이용하여, 메모리 요소의 저항 상태를 전달하도록 구성된다.

Description

메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자{MEMORY CELLS, MEMORY CELL PROGRAMMING METHODS, MEMORY CELL READING METHODS, MEMORY CELL OPERATING METHODS, AND MEMORY DEVICES}
본 발명은 메모리 셀, 메모리 셀 프로그래밍 방법, 메모리 셀 판독 방법, 메모리 셀 동작 방법, 그리고 메모리 소자에 관한 발명이다.
저항성 RAM은 정보 저장을 위해 두가지 저항 상태 중 한가지 상태로 구성될 수 있는 물질을 이용할 수 있다. 두 저항 상태 중 한 상태로 구성될 때, 이물질은 전류에 대해 높은 전기저항을 가질 수 있다. 반면에 나머지 한가지 상태로 구성될 때, 이 물질이 전류에 대해 낮은 전기저항을 가질 수 있다. 물질의 저항 상태는 전기 신호를 이용하여 변화할 수 있다. 예를 들어, 물질이 고저항 상태에 있을 때, 이 물질 양단에 전압을 인가함으로써 이 물질이 저저항 상태에 놓일 수 있다.
저항 상태가 지속적일 수 있다. 가령, 두가지 중 한가지 저항 상태로 구성될 경우, 이 물질에 전류나 전압을 인가하지 않았더라도 이 저항 상태를 계속 유지할 수 있다. 더우기, 물질의 저항 상태가 고저항 상태에서 저저항 상태로 또는 저저항 상태에서 고저항 상태로 반복적으로 바뀔 수 있다.
도 1은 전압/전류 관계를 나타내는 그래프.
도 2는 또다른 전압/전류 관계를 나타내는 그래프.
도 3은 메모리 셀의 개략도.
도 4는 메모리 소자의 개략도.
도 5는 전류를 나타내는 메모리 소자의 개략도.
도 6은 또다른 전류를 나타내는 메모리 소자의 개략도.
본 발명의 실시예들은 메모리 셀 동작 방법, 메모리 셀 프로그래밍 방법, 메모리 셀 판독 방법, 메모리 셀, 그리고 메모리 소자를 제시한다. 이러한 방법들과, 메모리 셀과 메모리 소자들의 일례의 실시예들이 도 1-6을 참고하여 설명된다.
RAM은 메모리 요소의 저항 상태들을 이용하여 한개 이상의 정보 비트를 저장한다. 예를 들어, 고저항 상태 또는 저저항 상태에 놓일 수 있는 하나의 메모리 요소가 "1" 비트 값을 저저항 상태에, 그리고 "0" 비트 값을 고저항 상태에 할당함으로써 1비트의 정보를 저장할 수 있다. "1" 비트 값이 고저항 상태에, 그리고 "0" 비트 값이 저저항 상태에 할당될 수도 있다.
메모리 요소가 쌍극성 메모리 물질을 포함할 수 있다. 쌍극성 메모리 물질에 인가되는 양전압은 쌍극성 메모리 물질을 고저항 상태에서 저저항 상태로 바꿀 수 있다. 더우기, 쌍극성 메모리 물질에 인가되는 음전압은 쌍극성 메모리 물질을 저저항 상태에서 고저항 상태로 변화시킬 수 있다.
또는, 쌍극성 메모리 물질에 인가되는 음전압이 쌍극성 메모리 물질을 고저항 상태에서 저저항 상태로 변화시킬 수 있고, 쌍극성 메모리 물질에 인가되는 양전압이 쌍극성 메모리 물질을 저저항 상태에서 고저항 상태로 바꿀 수 있다. 따라서, 쌍극성 메모리 물질은 제 1 극성을 가진 전압을 이용하여 제 1 저항 상태에 놓이도록 구성되고, 제 1 극성과는 반대의 극성을 가진 전압을 이용하여 제 2 저항 상태에 놓일 수 있다.
쌍극성 메모리 물질의 예로는 이온 전도 칼코게나이드, 이원금속산화물, 페로브스카이트옥사이드, 초거대 자기저항체(colossal magnetoresistives), 그리고 폴리머가 있다. 쌍극성 메모리 물질로 사용될 수 있는 이온 전도 칼코게나이드의 예로는 GeS, GeSe, 또는, Ag나 Cu로 도핑된 GeS, GeSe가 있다. 쌍극성 메모리 물질로 사용될 수 있는 일례의 이원금속산화물의 예로는 HfOx, Nb2O5, WOx, Ta2O5 , TiOx, ZrOx, CuxO, NixO가 있다. 쌍극성 메모리 물질로 사용될 수 있는 페로브스카이트옥사이드의 예로는 도핑된, 또는 도핑되지 않은 SrTiO3, SrZrO3, BaTiO3가 있다.
쌍극성 메모리 물질로 사용될 수 있는 일례의 초거대 자기저항체의 예로는 Pr1-xCaxMnO3 (PCMO), La1 - xCaxMnO3 (LCMO), Ba1 - xSrxTiO3가 있다. 쌍극성 메모리 물질로 사용될 수 있는 폴리머의 예로는 벤갈라 로즈(Bengala Rose), AlQ3Ag, Cu_TCNQ, DDQ, TAPA, 플루오르신-기반(fluorescine-based) 폴리머가 있다. 물론, 그외 다른 물질도 쌍극성 메모리 물질로 사용될 수 있다. 앞서 언급한 물질들은 쌍극성 메모리 물질의 일례로 제공된 것일 뿐이다.
도 1에서는 최초 고저항 상태에서 메모리 요소에 인가된 전압과, 이 전압에 의해 메모리 요소를 통해 흐르는 전류 간의 관계(102)의 일례의 차트(100)를 제시하고 있다. 메모리 요소는 앞서 언급한 쌍극성 메모리 물질 중 한가지 이상을 포함할 수 있다. 차트(100)는 메모리 요소에 인가되는 전압이 -0.6V에서부터 0.2V까지 상승할 경우 메모리 요소를 통해 전류가 전혀 흐르지 않거나 무시할만한 수준의 전류(가령, 1 마이크로암페아 미만의 전류)만이 메모리 요소를 통해 흐르게 된다는 것을 보여준다. 그러나, 턴-온 전압(104)에 해당하는 전압에서는 메모리 요소가 전류 전도를 시작한다. 메모리 요소 양단의 전압이 턴-온 전압(104) 너머로 증가하면 메모리 요소를 통해 전도되는 전류의 크기가 전류 클램핑없이 전압과 함께 상승한다. 도 1에 도시된 전압에 따른 전류의 평탄성은 측정 회로의 전류 클램핑으로부터 나타난 결과다.
따라서, 차트(100)는 메모리 요소의 저항 상태 변화를 나타낸다. 초기에, 턴-온 전압보다 낮은 전압이 메모리 요소에 인가될 때 메모리 요소에 전류가 흐르지 않거나 무시할만한 수준의 전류만이 흐른다는 점을 살펴볼 때, 이 메모리 요소가 고저항 상태에 있음을 알 수 있다. 이러한 고저항 상태에서는 메모리 요소가 109 옴 이상의 저항을 가질 수 있다. 그러나, 턴-온 전압 이상의 전압이 메모리 요소에 인가될 경우, 메모리 요소는 저저항 상태로 기능하게 된다. 이는 메모리 요소가 전류 전도를 시작하는 점을 살펴볼 때, 쉽게 확인가능하다. 이러한 저저항 상태에서는 메모리 요소가 고도의 전도성을 나타내며, 수천 오옴 수준의 저항을 가지게 된다.
도 2와 관련하여, 차트(200)는 앞서 언급한 바와 같은 최초 저저항 상태에서 메모리 요소에 인가되는 전압과, 이 전압들로부터 발생하여 메모리 요소에 흐르는 전류 간의 관계(202)의 한 예를 제시한다. 차트(200)는 0.25V 보다 큰 전압으로부터 발생하는 전류들이 실질적으로 동일함을 나타내고 있으며, 이는 측정 회로의 전류 클램핑으로부터 나타나는 것이다. 전류 클램핑이 없을 경우, 전류는 전압과 함께 증가한다. 전압이 0.25V 미만으로 감소하면, 메모리 요소에 흐르는 전류 역시 감소한다. 메모리 요소 양단에 인가되는 전압이 음의 값이 될 경우, 메모리 요소에 흐르는 전류 역시 음의 값을 가진다. 그러나, 메모리 요소에 인가되는 전압이 턴-오프 전압(204)과 실질적으로 같을 경우, 메모리 요소에 흐르는 전류의 크기 역시 실질적으로 0에 가깝다. 전압이 턴-오프 전압 아래로 더욱 감소할 경우, 메모리 요소에 흐르는 전류는 0으로 유지된다.
따라서, 차트(200)는 메모리 요소의 저항 상태 변화를 나타낸다. 초기에, 메모리 요소는 저저항 상태에 있다. 이는 턴-오프 전압(204)보다 큰 전압이 메모리 요소에 인가될 때 메모리 요소가 전류를 전도한다는 점에서 확인할 수 있다. 그러나, 턴-오프 전압(204) 이하의 전압이 메모리 요소에 인가될 경우, 메모리 요소는 고저항 상태에 놓이게 된다. 이는 메모리 요소가 전류 전도를 중지하거나 무시할만한 수준의 전류만을 전도한다는 점에 비추어 볼 때 쉽게 확인할 수 있다.
일부 경우에는 고저항 상태에 있을 때, 턴-온 전압(104) 이상의 전압이 메모리 요소에 인가되지 않는 한 메모리 요소가 고저항 상태에 머물 수 있다. 어떤 전압도 메모리 요소에 인가되지 않음에도 불구하고 메모리 요소가 고저항 상태를 유지할 수 있다. 따라서, 메모리 요소의 고저항 상태는 비휘발성으로 표현될 수 있다. 왜냐하면, 턴-온 전압(104) 이상의 전압이 메모리 요소에 인가되지 않는 한 이러한 고저항 상태가 시간에 따라 변하지 않을 수 있기 때문이다.
마찬가지로 일부 경우에 저저항 상태로 있을 때, 메모리 요소는 턴-오프 전압(204) 이하의 전압이 메모리 요소에 인가되지 않는 한 저저항 상태에 머무를 수 있다. 실제로, 어떤 전압도 메모리 요소에 인가되지 않음에도 불구하고, 메모리 요소가 저저항 상태에 머무를 수 있다. 따라서, 메모리 요소의 저저항 상태 역시 비휘발성으로 표현될 수 있다. 왜냐하면 턴-오프 전압(204) 이하의 전압이 메모리 요소에 인가되지 않는 한 저저항 상태가 시간에 따라 변하지 않기 때문이다.
고저항 상태 및 저저항 상태가 비휘발성이기 때문에, 메모리 요소가 1비트 정보를 저장하는 데 사용될 수 있다. 예를 들어, 메모리 요소는 고저항 상태에서 "0"의 비트 값을, 그리고, 저저항 상태에서 "1"의 비트 값을 나타낼 수 있다. 더우기, 메모리 요소의 저항 상태가 시간에 따라 반복적으로 변할 수 있다. 따라서, 메모리 요소는 시간 상의 한 순간에서 "0"의 비트 값을 나타내는 고저항 상태에 있고, 시간 상의 또다른 순간에서 "1"의 비트 값을 나타내는 저저항 상태에 있을 수 있다. 마찬가지로, 비트 값을 저항 상태로 표시하는 방식이 앞서 언급한 방식과 반대일 수 있다.
도 3과 관련하여, 메모리 셀(300)이 도시된다. 메모리 셀(300)은 전극(306, 304)들을 가진 메모리 요소(302)를 포함한다. 메모리 요소(302)는 상술한 쌍극성 메모리 물질들과 같은 쌍극성 메모리 물질을 포함할 수 있다. 메모리 셀(300)은 한개의 워드라인(308)과 두개의 비트라인(314, 316)를 또한 포함한다. 메모리 요소(302)의 전극(304)은 워드라인(308)에 연결된다.
비트라인(304)은 메모리 요소(302)에 선택적인 방식으로 전기적으로 연결될 수 있다. 예를 들어, 다이오드(310)가 비트라인(314)과 전극(306)에 연결될 수 있다. 다이오드(310)가 순방향 바이어스될 경우, 가령, 다이오드(310)의 컷-인 전압을 넘도록 순방향 바이어스될 경우, 다이오드(310)는 비트라인(314)으로부터 메모리 요소(3042)로 전류를 전도할 수 있고, 따라서, 비트라인(314)을 메모리 요소(302)에 전기적으로 연결하게 될 것이다. 이와는 달리, 다이오드(310)가 순방향 바이어스되지 않을 경우, 가령, 다이오드(310)가 역방향 바이어스될 경우, 다이오드(310)는 메모리 요소(302)로부터 비트라인(314)으로의 전류 흐름 또는 비트라인(314)으로부터 메모리 요소(302)로의 전류 흐름을 방해하여, 결과적으로 메모리 요소(3024)가 비트라인(314)에 전기적으로 연결되지 않게 된다.
마찬가지로, 비트라인(316)이 메모리 요소(302)에 선택적인 방식으로 전기적 연결될 수 있다. 예를 들어, 다이오드(312)가 비트라인(316) 및 전극(306)에 연결될 수 있다. 다이오드(312)가 순방향 바이어스될 경우, 가령, 다이오드(312)의 컷-인 전압 너머로 순방향 바이어스될 경우, 다이오드(312)는 메모리 요소(302)로부터 비트라인(316)으로 전류를 전도하여, 결과적으로 메모리 요소(302)를 비트라인(316)에 연결시키게 될 것이다. 이와 달리, 다이오드(312)가 순방향 바이어스되지 않을 경우, 가령, 다이오드(312)가 역방향 바이어스될 경우, 다이오드(312)는 비트라인(316)으로부터 메모리 요소(302)로의 전류 흐름, 또는 메모리 요소(302)로부터 비트라인(316)으로의 전류 흐름을 방해할 것이고, 따라서, 메모리 요소(302)는 비트라인(316)에 전기적으로 연결되지 않게 된다.
일부 구성에서는 다이오드 대신에 제 1 비트라인이나 제 2 비트라인에 메모리 요소를 전기적으로 연결하는 한개 이상의 소자를 메모리 셀이 포함할 수 있다. 예를 들어, 메모리 요소(300)가 다이오드(310) 대신에 제 1 트랜지스터를, 그리고 다이오드(312) 대신에 제 2 트랜지스터를 이용할 수 있다. 턴-온 시에, 제 1 트랜지스터는 비트라인(314)과 메모리 요소(302) 간에 전류 전도를 허용하여, 비트라인(314)과 메모리 요소(302)를 전기적으로 연결하게 된다. 턴-오프 시에, 제 1 트랜지스터는 비트라인(314)과 메모리 요소(302) 간의 전류 흐름을 방해하여, 비트라인(314)과 메모리 요소(302) 간을 전기적으로 차단하게 된다.
마찬가지로, 제 2 트랜지스터 역시 메모리 요소(3020)를 비트라인(316)에 선택적인 방식으로 전기적 연결시킬 수 있다. 다이오드나 트랜지스터 외의 소자들이 대안으로 사용되어, 메모리 요소(302)를 비트라인(314, 316)에 선택적인 방식으로 전기적 연결할 수 있다.
메모리 셀(300)은 메모리 요소(302)의 저항 상태를 통해 1 비트의 정보를 저장할 수 있다. 비트가 "0"의 값을 나타낼 수도 있고, "1"의 비트 값을 나타낼 수도 있다. 예를 들어, 메모리 요소(302)가 고저항 상태에 있을 경우, 메모리 셀(300)에 의해 저장되는 비트 값은 "0"일 것이고, 메모리 요소(302)가 저저항 상태에 있을 때 메모리 요소(302)에 의해 저장되는 비트 값은 "1"일 것이다. 물론, 고저항 상태가 "1"의 비트 값을 나타내고 저저항 상태가 "0"의 비트 값을 나타내는 방식도 사용될 수 있다.
메모리 셀(300)에 의해 저장된 비트 값을 결정하는 데 판독 작업이 사용될 수 있다. 한가지 판독 작업에 따르면, 워드라인(308)과 비트라인(316) 간에 제 1 양전압이 인가되어 워드라인(308)이 비트라인(316)보다 높은 전위에 놓이고 다이오드(312)가 순방향 바이어스되게 된다. 제 1 양전압이 다이오드(312)의 컷-인 전압보다는 크고 다이오드(312)의 컷-인 전압과 메모리 요소(302)의 턴-오프 전압의 합보다는 작을 경우, 메모리 요소(302)의 저항 상태가 변경되지 않는다. 이와 동시에, 워드라인(308)과 비트라인(314) 간에 제 2 양전압이 인가되는데, 워드라인(308)은 비트라인(314)보다 높은 전위에 놓이고 다이오드(310)는 역방향 바이어스된다. 제 2 양전압은 다이오드(310)의 항복 전압보다 낮다. 일부 경우에 제 1 양전압과 제 2 양전압이 동일 전압일 수 있다.
메모리 요소(302)가 저저항 상태에 있을 때, 전류는 워드라인(308)으로부터 메모리 요소(302) 및 순방향-바이어스된 다이오드(312)를 통해 비트라인(316)까지 흐르게 된다. 이 전류를 기반으로 하여, 메모리 요소(302)가 저저항 상태에 있으며, 따라서, 메모리 셀(300)에 의해 저장된 값이 "1"임을 메모리 셀(300)을 포함하는 메모리 소자가 판단할 수 있다. 예를 들어, 메모리 소자가 비트라인(316) 상의 전류를 기준 전류와 비교할 수 있고, 또는 메모리 소자가 비트라인(316) 상의 전류를 이용하여 전압을 생성한 후 이 전압을 기준 전압과 비교할 수 있다.
이와는 달리, 메모리 요소(302)가 고저항 상태에 있을 때, 메모리 요소(302)는 워드라인(308)으로부터 메모리 요소(302) 및 순방향-바이어스된 다이오드(312)를 통해 비트라인(316)으로의 전류 흐름을 방해할 수 있다. 이에 대한 대안으로, 메모리 요소(302)가 워드라인(308)으로부터 메모리 요소(302) 및 순방향-바이어스된 다이오드(312)를 통해 비트라인(316)으로 전해지는 전류의 양을 무시할만한 수준의 양으로 제한할 수 있다. 이러한 무시할만한 수준의 전류의 양은 메모리 요소(302)가 저저항 상태에 있을 때 허용되는 전류의 양과 확연하게 구분된다. 이러한 전류의 부족 또는 공백으로 인해, 메모리 셀(300)을 포함하는 메모리 소자는 메모리 요소(302)가 고저항 상태에 있어서 메모리 셀(300)에 의해 저장된 값이 "0"임을 판단할 수 있다.
대안으로, 메모리 셀(300)을 판독하는 또한가지 방법이 사용될 수 있다. 이 방법에 따르면, 비트라인(314)과 워드라인(308) 간에 제 1 양전압이 인가되어 워드라인(308)보다 비트라인(314)이 더 높은 전위에 놓이게 되고 다이오드(310)는 순방향으로 바이어스된다. 제 1 양전압은 다이오드(310)의 컷-인 전압보다 크지만, 다이오드(310)의 컷-인 전압과 메모리 요소(302)의 턴-온 전압의 합보다는 작아서, 메모리 요소(302)의 저항 상태가 변경되지 않게 된다. 이와 동시에, 비트라인(316)과 워드라인(308) 간에 제 2 양전압이 인가되어, 비트라인(316)이 워드라인(308)보다 더 높은 전위에 놓이게 되고 다이오드(312)는 역방향으로 바이어스된다. 제 2 양전압은 다이오드(312)의 항복 전압보다 낮다. 일부 경우에는 제 1 양전압과 제 2 양전압이 실질적으로 동일한 전압일 수 있다.
메모리 요소(302)가 저저항 상태로 구성되면, 비트라인(314)으로부터 순방향-바이어스 다이오드(310) 및 메모리 요소(302)를 통해 워드라인(308)으로 전류가 흐른다. 워드라인(308) 상의 전류에 기초하여, 메모리 셀(300)을 포함하는 메모리 소자는 메모리 요소(302)가 저저항 상태에 있어서 메모리 셀(300)에 의해 저장되는 값이 "1"임을 판단할 수 있다.
이와 달리, 메모리 요소(302)가 고저항 상태에 있을 경우, 메모리 요소(302)는 비트라인(314)으로부터 순방향-바이어스된 다이오드(310) 및 메모리 요소(302)를 통해 워드라인(308)으로의 전류 흐름을 방해할 수 있다. 이에 대한 대안으로, 메모리 요소(302)가 비트라인(314)으로부터 순방향-바이어스된 다이오드(310) 및 메모리 요소(302)를 통해 를 통해 워드라인(308)으로 전해지는 전류의 양을 무시할만한 수준의 양으로 제한할 수 있다. 이러한 무시할만한 수준의 전류의 양은 메모리 요소(302)가 저저항 상태에 있을 때 허용되는 전류의 양과 확연하게 구분된다. 이러한 전류의 부족 또는 공백으로 인해, 메모리 셀(300)을 포함하는 메모리 소자는 메모리 요소(302)가 고저항 상태에 있어서 메모리 셀(300)에 의해 저장된 값이 "0"임을 판단할 수 있다.
메모리 셀(30)로부터 비트 값을 판독함에 추가하여, 비트 값이 메모리 셀(300)에 기입될 수 있다. "1"의 비트 값을 메모리 셀(300)에 기입하기 위하여, 제 1 양전압이 비트라인(314) 및 워드라인(308) 간에 인가되어, 비트라인(314)이 워드라인(308)보다 높은 전위에 놓이게 되고 다이오드(310)는 순방향으로 바이어스된다. 제 1 양전압은 다이오드(310)의 컷-인 전압과 메모리 요소(302)의 턴-온 전압의 합보다 크다. 메모리 요소(302)가 고저항 상태에 있을 경우, 제 1 양전압은 메모리 요소(302)를 저저항 상태에 놓이게 할 수 있다. 메모리 요소(302)가 이미 저저항 상태에 있을 경우, 메모리 요소(302)는 저저항 상태로 유지될 수 있다. 결과적으로, 제 1 양전압으로 인해, 메모리 요소(302)가 "1"의 비트 값에 대응하는 저저항 상태에 놓이게 되는 것이다.
제 1 양전압의 인가와 동시에 제 2 양전압이 인가될 수 있다. 제 2 양전압은 비트라인(316)과 워드라인(308) 간에 인가되어 비트라인(316)이 워드라인(308)보다 더 높은 전위에 놓이게 되고 다이오드(312)는 역방향으로 바이어스된다. 제 2 양전압은 비트라인(314)으로부터 비트라인(316)으로의 전류 흐름을 방해하게 된다. 제 2 양전압은 다이오드(312)의 항복 전압보다 낮다.
제 1 양전압은 제 1 양전압 펄스로부터 발생할 수 있고 제 2 양전압은 제 2 양전압 펄스로부터 발생할 수 있다. 일부 경우에는 제 1 양전압과 제 2 양전압이 실질적으로 동일한 전압일 수 있다.
대안으로, "0"의 비트 값이 메모리 셀(300)에 기입될 수 있다. "0"의 비트 값을 메모리 셀(300)에 기입하기 위해, 워드라인(308)과 비트라인(316) 간에 제 1 양전압이 인가되어, 워드라인(308)이 비트라인(316)보다 더 높은 전위에 놓이고 다이오드(312)는 순방향으로 바이어스된다. 제 1 양전압은 다이오드(312)의 컷-인 전압과 메모리 요소(302)의 턴-오프 전압의 합보다 크다. 메모리 요소(302)가 저저항 상태에 있을 경우, 제 1 양전압은 메모리 요소(302)를 고저항 상태에 놓이게 한다. 메모리 요소(302)가 이미 고저항 상태에 있을 경우, 메모리 요소(302)는 고저항 상태를 유지하게 된다. 결과적으로, 제 1 양전압으로 인해 메모리 요소(302)가 "0"의 비트 값에 대응하는 고저항 상태로 구성될 수 있다.
제 1 양전압과 동시에 제 2 양전압이 인가될 수 있다. 제 2 양전압은 워드라인(308)과 비트라인(314) 간에 인가되어 워드라인(308)이 비트라인(314)보다 더 높은 전위에 놓이게 되고 다이오드(310)는 역방향으로 바이어스된다. 제 2 양전압은 비트라인(316)으로부터 비트라인(314)으로 향해 흐르는 전류를 방해한다. 제 2 양전압은 다이오드(310)의 항복 전압보다 낮다.
제 1 양전압은 제 1 양전압 펄스로부터 발생하고 제 2 양전압은 제 2 양전압 펄스로부터 발생할 수 있다. 일부 경우에는 제 1 양전압과 제 2 양전압이 실질적으로 동일한 전압일 수 있다.
앞서 언급한 "0"과 "1"을 메모리 셀(300)에 기입하는 방법들이 반복적으로 사용되어 메모리 셀(300)이 시간에 따라 서로 다른 비트 값들을 저장할 수 있다. 일부 경우에는 메모리 요소(302)에 손상을 입히지 않으면서 이 방법들을 이용하여 메모리 요소(302)를 수백만 회씩 다시 기입할 수 있다. 메모리 요소(302)가 도 1과 관련하여 앞서 언급한 바와 같이 메모리 요소(302)에 전압이나 전류 인가없이 한가지 저항 상태로 유지될 수 있기 때문에, 메모리 요소(302)는 비휘발성 방식으로 한가지 비트 값을 보존한다고 말할 수 있다. 따라서, 메모리 셀(300)은 자주 리프레시될 필요없이 정보 비트를 저장할 수 있고, 또는, 휘발성 메모리 셀을 리프레시하는 데 사용되는 속도보다 느린 속도로 메모리 셀(300)이 리프레시될 수 있다.
도 4와 관련하여, 메모리 소자의 일부분의 개략도(400)가 제시된다. 메모리 소자는 메모리 셀(300) 뿐 아니라, 메모리 셀(402, 404, 406, 408, 410, 412, 414, 416)들을 추가로 포함한다. 메모리 소자는 복수의 비트들을 저장할 수 있다. 예를 들어, 메모리 소자는 메모리 소자의 각 메모리 셀에 1 비트 씩을 저장할 수 있다.
메모리 소자의 메모리 셀들은 비트라인과 워드라인들을 공유하도록 배열될 수 있다. 개략도(400)에서, 메모리 셀(402, 408, 412)들은 워드라인(418)을 공유하고, 메모리 셀(404, 300, 414)들은 워드라인(308)을 공유하며, 메모리 셀(406, 410, 416)들은 워드라인(420)을 공유한다. 더우기 개략도(400)에서는 메모리 셀(402, 404, 406)들이 비트라인(424, 426)들을 공유하고, 메모리 셀(408, 300, 410)들은 비트라인(314, 316)들을 공유하며, 메모리 셀(412, 414, 416)들은 비트라인(428, 430)들을 공유한다.
도 5와 관련하여, 도 4의 메모리 소자의 구성을 나타내는 개략도(500)가 제시된다. 이 구성은 메모리 셀(300)에 "1"의 비트 값을 기입하는 데 사용되거나, 메모리 셀(300)로부터 1비트의 정보를 판독하는 데 사용될 수 있다. 이 구성에 따르면, 비트라인(314)과 워드라인(308) 간에 제 1 양전압이 인가된다. 비트라인(316)과 워드라인(308) 간에 제 2 양전압이 인가된다. 결과적으로, 비트라인(314)으로부터 메모리 셀(300)을 통해 워드라인(308)까지 전류가 흐르게 된다. 화살표 방향(502)를 참조할 수 있다. 이는 도 3과 관련하여 앞서 설명한 바와 같다. 제 1 양전압이 다이오드(310)의 컷-인 전압과 메모리 요소(302)의 턴-온 전압의 합보다 클 경우, 도 3과 관련하여 설명한 바와 같이, 메모리 셀(300)에 "1"이 기입될 수 있다.
대안으로, 제 1 양전압이 다이오드(310)의 컷-인 전압보다 크지만 다이오드의 컷-인 전압과 메모리 요소(302)의 턴-온 전압의 합보다 작을 경우, 메모리 소자는 도 3과 관련하여 설명한 바와 같이, 비트라인(314)으로부터 워드라인(308)을 향해 흐르는 전류에 기초하여 메모리 셀(300)에 의해 저장되는 비트의 값을 판단할 수 있다.
메모리 셀(300)에 기입하거나 메모리 셀(300)로부터 판독하는 동안 메모리 셀(402, 404, 406, 408, 410, 412, 414, 416)에 의해 저장된 값들이 변동되지 않음을 보장하는 것이 바람직하다. 이러한 변동을 방지하기 위해, 메모리 소자의 비트라인 및 워드라인들이 특정 전압을 가지도록 구성될 수 있다.
예를 들어, 메모리 셀(300)에 "1"을 기입할 때, 비트라인(314, 316)들은 워드라인(308)보다 높은 전위에 놓일 수 있다. 메모리 셀(408, 410)들이 비트라인(314, 316)에 또한 연결되기 때문에, 워드라인(418, 420)들이 비트라인(314, 316)과 동일한 전위에 놓이도록 구성되어, 비트라인(314, 또는, 316)으로부터 워드라인(418, 또는, 420)으로 흐르는 전류를 방해할 수 있다.
더우기, 워드라인(308) 상의 전류가 메모리 셀(300)에 정확하게 귀속되도록 메모리 셀(404, 414)로부터 워드라인(308)을 향해 흐르는 전류를 차단하는 것이 바람직할 수 있다. 이를 위해, 비트라인(424, 428)들이 워드라인(308)과 실질적으로 동일한 전위에 놓이도록 구성되어, 비트라인(424)으로부터 메모리 셀(404)을 통해 워드라인(308)으로 전류가 흘러들어가는 것을 차단할 수 있고, 비트라인(428)으로부터 메모리 셀(414)을 통해 워드라인(308)으로 전류가 흘러가는 것을 차단할 수 있다. 추가적으로, 비트라인(426, 430)들이 워드라인(308)보다 높은 전위에 놓이도록 구성되어 비트라인(426)으로부터 메모리 셀(404)을 통해 워드라인(308)으로 흐르는 전류를 차단할 수 있고 비트라인(430)으로부터 메모리 셀(414)을 통해 워드라인(308)으로 흐르는 전류를 차단할 수 있다.
워드라인(308)이나 비트라인(314, 316)에 연결되지 않은 다른 메모리 셀들, 즉, 메모리 셀(402, 406, 412, 416)은 전류 소모를 차단하도록 구성될 수 있다. 예를 들어, 비트라인(424, 426)과 워드라인(418, 420)들이, 메모리 셀(420, 406)의 다이오드들을 역방향 바이어스되게 하는 전압을 가질 수 있다. 마찬가지로, 비트라인(428, 430)과 워드라인(418, 420)들이 메모리 셀(412, 416)의 다이오드들을 역방향 바이어스시키는 전압을 가지도록 구성될 수 있다.
도 6과 관련하여, 도 4의 메모리 소자의 구성을 나타내는 개략도(600)가 도시된다. 이 구성은 메모리 셀(300)에 "0"의 비트 값을 기입하는 데 사용되거나, 메모리 셀(300)로부터 비트 정보를 판독하는 데 사용된다. 이 구성에 따르면, 워드라인(308)과 비트라인(316) 간에 제 1 양전압이 인가된다. 워드라인(308)과 비트라인(314) 간에 제 2 양전압이 인가된다. 결과적으로, 워드라인(308)으로부터 메모리 셀(300)을 통해 비트라인(316)으로 이어지는 전류가 흐르게 된다. 화살표 방향(602)을 참조할 수 있으며, 이는 도 3을 통해 앞서 설명한 바 있다. 제 1 양전압이 다이오드(312)의 컷-인 전압과 메모리 요소(302)의 턴-오프 전압의 합보다 클 경우, 도 3을 통해 앞서 설명한 바와 같이 메모리 셀(300)에 "0"이 기입될 수 있다.
대안으로, 제 1 양전압이 다이오드(312)의 컷-인 전압보다 크지만 다이오드의 컷-인 전압과 메모리 요소(302)의 턴-오프 전압의 합보다 작을 경우, 메모리 소자는 도 4과 관련하여 앞서 설명한 바와 같이, 워드라인(308)으로부터 비트라인(316)을 향해 흐르는 전류에 기초하여, 메모리 셀(300)에 의해 저장된 비트의 값을 판단할 수 있다.
메모리 셀(402, 404, 406, 408, 410, 412, 414, 416)에 의해 저장된 값들이 메모리 셀(300) 판독이나 기입 중 변동되지 않음을 보장하는 것이 바람직하다. 이러한 변동을 피하기 위해, 메모리 소자의 비트라인과 워드라인들이 특정 전압을 가지도록 구성될 수 있다.
예를 들어, 메모리 셀(300)에 "0"을 기입할 때, 비트라인(314, 316)들은 워드라인(308)보다 낮은 전위에 놓일 수 있다. 메모리 셀(408, 410)들이 비트라인(314, 316)에 또한 연결되기 때문에, 워드라인(418, 420)들은 비트라인(314, 316)들과 실질적으로 동일한 전위에 놓이도록 구성되어, 워드라인(418, 또는, 420)으로부터 비트라인(314, 또는, 316)을 향해 흐르는 전류를 차단할 수 있다.
더우기, 워드라인(308)으로부터 메모리 셀(404, 414)을 향해 흐르는 전류를 차단하는 것이 바람직할 수 있다. 이를 위해, 비트라인(426, 430)들이 워드라인(308)과 실질적으로 동일한 전위에 놓이도록 구성되어, 워드라인(308)으로부터 메모리 셀(404)을 통해 비트라인(426)을 향해 흐르는 전류를 차단할 수 있고, 워드라인(308)으로부터 메모리 셀(414)을 통해 비트라인(430)을 향해 흐르는 전류를 차단할 수 있다. 추가적으로, 비트라인(424, 428)들이 워드라인(308)보다 낮은 전위에 놓이도록 구성되어, 비트라인(424)으로부터 메모리 셀(404)을 통해 워드라인(308)을 향해 흐르는 전류를 차단할 수 있고, 비트라인(428)으로부터 메모리 셀(414)을 통해 워드라인(308)을 향해 흐르는 전류를 차단할 수 있다.
워드라인(308)이나 비트라인(314, 316)에 연결되지 않은 다른 메모리 셀들, 즉, 메모리 셀(402, 406, 412, 416)은 도 6에 도시된 바와 같이 전류 소모를 차단하도록 구성될 수 있다. 예를 들어, 비트라인(424, 428)들이 워드라인(418, 420)들과 동일한 전위에 놓이도록 구성되어, 메모리 셀(402, 406, 412, 416)의 좌측 다이오드를 통해 전류가 흐르는 것을 방해할 수 있다. 더우기, 비트라인(426, 430)과 워드라인(418, 420)들이 메모리 셀(402, 406, 412, 416)의 우측 다이오드들을 역방향으로 바이어스시키도록 구성될 수 있다.
앞서의 설명에서는 메모리 요소(302)의 턴-온 전압보다 큰 전압이 전극(306, 304) 간에 인가되어 전극(306)이 전극(304)보다 높은 전위에 놓일 때 메모리 요소(302)가 저저항 상태로 변화하는 메모리 요소(302)의 구성을 가정하였다. 마찬가지로, 메모리 요소(302)의 턴-오프 전압보다 큰 전압이 전극(304, 306) 간에 인가되어 전극(304)이 전극(306)보다 더 높은 전위에 놓일 때 메모리 요소(302)가 고저항 상태로 변화하는 메모리 요소(302)의 구성을 가정하였다.
그러나, 메모리 요소(302)의 턴-오프 전압보다 큰 전압이 전극(306, 304) 간에 인가되어 전극(306)이 전극(304)보다 높은 전위에 있을 때, 메모리 요소(302)가 고저항 상태로 변화되도록 메모리 요소(302)가 역전될 수 있다. 이러한 구성에서는 메모리 요소(302)의 턴-온 전압보다 큰 전압이 전극(304, 306) 간에 인가되어 전극(304)이 전극(306)보다 높은 전위에 놓일 때, 메모리 요소(302)가 저저항 상태로 변화할 수 있다.
더우기, 위에서는 메모리 요소(302)의 고저항 상태가 "0"의 비트 값에 해당하고 메모리 요소(302)의 저저항 상태가 "1"의 비트값에 해당한다고 가정하였다. 그러나, 앞서 언급한 바와 같이, 메모리 셀(300) 기입 및 판독의 원리에 변화를 주지 않으면서, 메모리 요소(302)의 고저항 상태가 "1"의 비트 값을, 그리고 메모리 요소(302)의 저저항 상태가 "0"의 비트 값을 가진다는 점에 기초하여 메모리 소자가 구성될 수도 있다.
앞서에서는 메모리 요소가 고저항 상태와 저저항 상태를 가지는 점을 언급하였다. 그러나 발명의 일실시예에서는 한개의 메모리 요소가 세가지 이상의 저항 상태를 가지도록 구성될 수 있다. 이러한 메모리 요소는 1비트보다 큰 정보를 저장할 수 있고, 메모리 셀(300)같은 메모리 셀에 사용될 수 있다. 여러가지 프로그래밍 전압 중 각각의 프로그래밍 전압은 메모리 요소의 여러가지 저항 상태 중 하나씩에 대응한다.
앞서 언급한 메모리 셀(300)의 프로그래밍 방법들은 인가된 프로그래밍 전압에 대응하는 저항 상태로 메모리 요소를 구성시키기 위해, 메모리 요소에 복수의 프로그래밍 전압 중 한개의 프로그래밍 전압을 인가함으로써 두가지 이상의 저항 상태를 가진 메모리 요소를 프로그래밍하도록 적응될 수 있다. 더우기, 앞서 언급한 메모리 셀(300)의 판독 방법은 메모리 요소에 인가되는 전압으로부터 발생하는 전류를, 복수의 기준 전류와 비교하여 복수의 저항 상태 중 메모리 셀이 구성되는 저항 상태를 판단하도록 메모리 요소를 판독하게 적응될 수 있다.

Claims (25)

  1. 워드라인, 제 1 비트라인, 제 2 비트라인, 제 1 다이오드, 제 2 다이오드 및 메모리 요소로 구성되는 메모리 셀에 있어서,
    상기 메모리 요소는, 워드라인에 전기적으로 연결되고, 제 1 다이오드를 통해 제 1 비트라인에 선택적인 방식으로 전기적 연결되며, 제 2 다이오드를 통해 제 2 비트라인에 선택적인 방식으로 전기적 연결되며, 상기 메모리 요소는 메모리 요소의 저항 상태를 통해 정보를 저장하고,
    제 1 다이오드가 순방향 바이어스될 때 제 1 비트라인으로부터 메모리 요소의 제 1 전극을 향해 전류를 전도하도록 제 1 다이오드가 구성되고, 제 2 다이오드가 순방향 바이어스될 때 제 1 전극으로부터 제 2 비트라인을 향해 전류를 전도하도록 제 2 다이오드가 구성되는 것을 특징으로 하는 메모리 셀.
  2. 삭제
  3. 제 1 항에 있어서, 상기 메모리 요소는 이온 전도 칼코게나이드, 이원금속산화물, 페로브스카이트옥사이드, 초거대 자기저항체(colossal magnetoresistive), 폴리머 중 한가지 이상을 포함하는 것을 특징으로 하는 메모리 셀.
  4. 제 1 항에 있어서, 상기 메모리 요소는 전압이나 전류 공급이 없을 때 비휘발성 방식으로 정보를 저장하도록 구성되는 것을 특징으로 하는 메모리 셀.
  5. 메모리 셀 프로그래밍 방법에 있어서, 상기 방법은,
    워드라인과, 제 1, 2 비트라인과, 제 1, 2 다이오드와, 메모리 요소를 포함하는 메모리 셀을 제공하는 단계로서, 상기 메모리 요소는 워드라인에 전기적으로 연결되어 있고, 제 1, 2 다이오드를 통해 제 1, 2 비트라인에는 선택적인 방식으로 전기적 연결되는 것을 특징으로 하는 단계와,
    메모리 요소를 이용하여 메모리 요소의 제 1 저항 상태를 통해 정보를 저장하는 단계와,
    제 1 다이오드를 역방향 바이어스함으로써 메모리 요소로부터 제 1 비트라인을 전기적으로 단절시키도록 워드라인과 제 1 비트라인 간에 제 1 전압을 인가하는 단계 - 상기 워드라인은 상기 제 1 전압으로 인해 상기 제 1 비트라인보다 높은 전위에 있음 - 와,
    제 1 전압을 인가하는 중에, 제 2 다이오드를 순방향 바이어스함으로써 제 2 비트라인을 메모리 요소에 전기적으로 연결시켜서 메모리 요소를 제 1 저항 상태와는 다른 제 2 저항 상태에 놓이게 하도록 워드라인과 제 2 비트라인 간에 제 2 전압을 인가하는 단계 - 상기 워드라인은 상기 제 2 전압으로 인해 상기 제 2 비트라인보다 높은 전위에 있음 -
    를 포함하는 것을 특징으로 하는 메모리 셀 프로그래밍 방법.
  6. 제 5 항에 있어서,
    제 1 다이오드는 메모리 요소의 제 1 전극에, 그리고 제 1 비트라인에 연결되고, 제 1 전압은 제 1 다이오드의 항복 전압보다 작고,
    제 2 다이오드는 메모리 요소의 제 1 전극에, 그리고, 제 2 비트라인에 연결되고,
    메모리 요소의 제 2 전극이 워드라인에 연결되고,
    메모리 요소가 제 1 저항 상태에 있을 때 제 2 전극과 제 1 전극 간의 전류에 대해 메모리 요소가 전기전도성을 띄고,
    메모리 요소가 제 2 저항 상태에 있을 때 제 2 전극과 제 1 전극 간의 전류에 대해 메모리 요소가 전기절연성을 띄는 것을 특징으로 하는 메모리 셀 프로그래밍 방법.
  7. 제 6 항에 있어서, 인가되는 제 2 전압이 메모리 요소의 턴-오프 전압과 제 2 다이오드의 컷-인 전압의 합보다 큰 것을 특징으로 하는 메모리 셀 프로그래밍 방법.
  8. 제 5 항에 있어서, 제 1 전압 및 제 2 전압 인가 이후, 상기 방법은,
    제 2 비트라인과 워드라인 간에 제 3 전압을 인가하여 메모리 요소로부터 제 2 비트라인을 전기적으로 단절시키는 단계와,
    제 1 비트라인과 워드라인 간에 제 4 전압을 인가하여 제 1 비트라인을 메모리 요소에 전기적으로 연결시켜서 메모리 요소를 제 1 저항 상태로 놓이게 하는 단계
    를 추가로 포함하는 것을 특징으로 하는 메모리 셀 프로그래밍 방법.
  9. 메모리 셀 판독 방법에 있어서, 상기 방법은,
    워드라인과, 제 1, 2 비트라인과, 제 1, 2 다이오드와, 메모리 요소를 포함하는 메모리 셀을 제공하는 단계로서, 상기 메모리 요소는 워드라인에 전기적으로 연결되어 있고, 제 1, 2 다이오드를 통해 제 1, 2 비트라인에는 선택적인 방식으로 전기적 연결되며, 상기 메모리 요소는 복수의 저항 상태 중 임의의 한 저항 상태에 선택적으로 놓일 수 있도록 배치되는 것을 특징으로 하는 단계와,
    제 1 다이오드를 역방향 바이어스함으로써 메모리 요소로부터 제 1 비트라인을 전기적으로 단절시키도록 워드라인과 제 1 비트라인 간에 제 1 전압을 인가하는 단계 - 상기 워드라인은 상기 제 1 전압으로 인해 상기 제 1 비트라인보다 높은 전위에 있음 - 와,
    워드라인으로부터 메모리 요소를 통해 제 2 비트라인까지 전류가 흐를 수 있도록 워드라인과 제 2 비트라인 간에 제 2 전압을 인가하는 단계 - 상기 제 2 전압은 상기 제 2 다이오드를 순방향 바이어스하고, 상기 워드라인은 상기 제 2 전압으로 인해 상기 제 2 비트라인보다 높은 전위에 있음 - 와,
    상기 전류에 기초하여, 복수의 저항 상태 중 특정한 하나의 저항 상태에 메모리 요소가 놓이는 것을 판단하는 단계
    를 포함하는 것을 특징으로 하는 메모리 셀 판독 방법.
  10. 제 9 항에 있어서, 메모리 요소는 고저항 상태 또는 저저항 상태에 선택적으로 놓이도록 배치되는 것을 특징으로 하는 메모리 셀 판독 방법.
  11. 제 9 항에 있어서,
    제 1 다이오드는 메모리 요소의 제 1 전극에, 그리고, 제 1 비트라인에 연결되고,
    제 2 다이오드는 메모리 요소의 제 1 전극에, 그리고 제 2 비트라인에 연결되고,
    인가된 제 2 전압은 제 2 다이오드의 컷-인 전압보다 크지만 제 2 다이오드의 컷-인 전압과 메모리 요소의 턴-오프 전압의 합보다는 작으며, 메모리 요소는 워드라인에 연결된 제 2 전극을 포함하는 것을 특징으로 하는 메모리 셀 판독 방법.
  12. 메모리 소자에 있어서,
    제 1 비트라인과,
    제 2 비트라인과,
    두개의 저항 상태 중 한가지를 선택적으로 그리고 가역적으로 가질 수 있도록 배치되는 메모리 요소와,
    제 1 비트라인과 메모리 요소의 제 1 전극 간에 연결되는 제 1 다이오드와,
    제 2 비트라인과 메모리 요소의 제 1 전극 간에 연결되는 제 2 다이오드와,
    메모리 요소의 제 2 전극에 연결되는 워드라인
    을 포함하는 것을 특징으로 하는 메모리 소자.
  13. 제 12 항에 있어서,
    제 1 다이오드가 순방향 바이어스될 때 제 1 비트라인으로부터 제 1 전극을 향해 전류를 전도하도록 제 1 다이오드가 구성되고,
    제 2 다이오드가 순방향 바이어스될 때 제 1 전극으로부터 제 2 비트라인을 향해 전류를 전도하도록 제 2 다이오드가 구성되는 것을 특징으로 하는 메모리 소자.
  14. 제 12 항에 있어서, 메모리 요소는 제 1 메모리 요소를 포함하고, 워드라인은 제 1 워드라인을 포함하며, 메모리 소자는,
    두가지 저항 상태 중 하나의 저항 상태를 선택적으로 그리고 가역적으로 지닐 수 있도록 배치되는 제 2 메모리 요소와,
    제 2 메모리 요소의 제 2 전극에 연결되는 제 2 워드라인과,
    제 2 메모리 요소의 제 1 전극과 제 1 비트라인 사이에 연결되는 제 3 다이오드와,
    제 2 메모리 요소의 제 1 전극과 제 2 비트라인 사이에 연결되는 제 4 다이오드
    를 추가로 포함하는 것을 특징으로 하는 메모리 소자.
  15. 메모리 셀 동작 방법에 있어서, 상기 방법은,
    워드라인과, 제 1, 2 비트라인과, 메모리 요소와, 제 1, 2 다이오드를 포함하는 메모리 셀을 제공하는 단계로서, 상기 메모리 요소는 워드라인에 전기적으로 연결되어 있고, 제 1 다이오드가 순방향 바이어스될 때 상기 메모리 요소가 제 1 다이오드를 통해 제 1 비트라인에 선택적인 방식으로 전기적 연결되며, 제 2 다이오드가 순방향 바이어스될 때 상기 메모리 요소가 제 2 다이오드를 통해 제 2 비트라인에 선택적인 방식으로 전기적 연결되는 것을 특징으로 하는 단계와,
    워드라인과 제 1 비트라인 간에 제 1 전압을 인가하여 제 1 비트라인을 메모리 요소로부터 전기적으로 단절시키는 단계와,
    제 1 전압이 인가 중일 때, 워드라인과 제 2 비트라인 간에 제 2 전압을 인가하여 제 2 비트라인을 메모리 요소에 전기적으로 연결시키고 메모리 요소를 고저항 상태에 놓이게 하는 단계와,
    제 1 전압이 인가 중이고 제 2 전압이 인가 중이지 않을 때, 워드라인과 제 2 비트라인 간에 제 3 전압을 인가하는 단계와,
    워드라인으로부터 메모리 요소 및 제 2 다이오드를 통해 제 2 비트라인까지 흐르는 전류의 공백에 기초하여, 메모리 요소가 고저항 상태를 지님을 판단하는 단계와,
    제 2 비트라인과 워드라인 간에 제 4 전압을 인가하여 제 2 비트라인을 메모리 요소로부터 전기적으로 단절시키는 단계와,
    제 4 전압이 인가 중일 때, 제 1 비트라인과 워드라인 간에 제 5 전압을 인가하여 제 1 비트라인을 메모리 요소에 전기적으로 연결시키고 메모리 요소를 저저항 상태에 놓이게 하는 단계와,
    제 1 전압이 인가 중이고 제 2 전압이 인가 중이지 않을 때, 메모리 요소가 저저항 상태를 지닌 이후, 워드라인과 제 2 비트라인 간에 제 3 전압을 인가하여 워드라인으로부터 메모리 요소 및 제 2 다이오드를 통해 제 2 비트라인까지 전류가 흐르게 하는 단계와,
    상기 전류에 기초하여, 메모리 요소가 저저항 상태에 있음을 판단하는 단계
    를 포함하는 것을 특징으로 하는 메모리 셀 동작 방법.

  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020107015584A 2008-01-15 2008-11-21 메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자 KR101136639B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/014,232 US7768812B2 (en) 2008-01-15 2008-01-15 Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US12/014,232 2008-01-15
PCT/US2008/084422 WO2009091445A1 (en) 2008-01-15 2008-11-21 Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices

Publications (2)

Publication Number Publication Date
KR20100103585A KR20100103585A (ko) 2010-09-27
KR101136639B1 true KR101136639B1 (ko) 2012-04-18

Family

ID=40850479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015584A KR101136639B1 (ko) 2008-01-15 2008-11-21 메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자

Country Status (6)

Country Link
US (8) US7768812B2 (ko)
EP (3) EP2243138B1 (ko)
KR (1) KR101136639B1 (ko)
CN (1) CN101911201B (ko)
TW (1) TWI420531B (ko)
WO (1) WO2009091445A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) * 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) * 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) * 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US7910407B2 (en) 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP2013069928A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US10739186B2 (en) * 2017-11-20 2020-08-11 Samsung Electronics Co., Ltd. Bi-directional weight cell
CN110619907B (zh) * 2019-08-28 2021-06-04 中国科学院上海微系统与信息技术研究所 一种突触电路、突触阵列及基于突触电路的数据处理方法
JP2021047937A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
RU2744246C1 (ru) * 2019-12-10 2021-03-04 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Устройство для переключения мемристора
RU2737794C1 (ru) * 2019-12-10 2020-12-03 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ управления работой мемристора и устройство для его осуществления

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285965A1 (en) 2007-06-11 2007-12-13 Kabushiki Kaisha Toshiba Resistance change memory device

Family Cites Families (297)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1266513A (ko) * 1969-05-19 1972-03-08
AU562641B2 (en) * 1983-01-18 1987-06-18 Energy Conversion Devices Inc. Electronic matrix array
US4715685A (en) * 1985-03-04 1987-12-29 Energy Conversion Devices, Inc. Liquid crystal display having potential source in a diode ring
JPH01130552A (ja) * 1987-11-17 1989-05-23 Sharp Corp 高抵抗素子
US4964080A (en) 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
US5057888A (en) * 1991-01-28 1991-10-15 Micron Technology, Inc. Double DRAM cell
US6432767B2 (en) 1995-12-05 2002-08-13 Hitachi, Ltd. Method of fabricating semiconductor device
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6483736B2 (en) * 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6218696B1 (en) 1999-06-07 2001-04-17 Infineon Technologies North America Corp. Layout and wiring scheme for memory cells with vertical transistors
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US7247876B2 (en) * 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
KR100451096B1 (ko) 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
EP1331671B1 (en) 2000-11-01 2007-01-24 Japan Science and Technology Agency Point contact array and electronic circuit comprising the same
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6440753B1 (en) 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US7102150B2 (en) * 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
ITMI20011150A1 (it) 2001-05-30 2002-11-30 St Microelectronics Srl Multiplatore di colonna per memorie a semiconduttore
US6825058B2 (en) 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US7193267B2 (en) 2001-06-28 2007-03-20 Sharp Laboratories Of America, Inc. Cross-point resistor memory array
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6905937B2 (en) * 2001-06-28 2005-06-14 Sharp Laboratories Of America, Inc. Methods of fabricating a cross-point resistor memory array
US6747286B2 (en) 2001-06-30 2004-06-08 Ovonyx, Inc. Pore structure for programmable device
US6567301B2 (en) 2001-08-09 2003-05-20 Hewlett-Packard Development Company, L.P. One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US6946712B2 (en) * 2001-11-07 2005-09-20 Kabushiki Kaisha Toshiba Magnetic memory device using SOI substrate
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
JP2003273252A (ja) 2002-03-12 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6687147B2 (en) 2002-04-02 2004-02-03 Hewlett-Packard Development Company, L.P. Cubic memory array with diagonal select lines
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
CN1459398A (zh) 2002-05-21 2003-12-03 日本精工股份有限公司 方向盘柱装置
US6757188B2 (en) 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
DE10223178B4 (de) 2002-05-24 2004-11-04 Infineon Technologies Ag Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung
US6952043B2 (en) * 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6834008B2 (en) 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6859382B2 (en) 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6970375B2 (en) 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6785159B2 (en) * 2002-08-29 2004-08-31 Micron Technology, Inc. Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same
US7184301B2 (en) * 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
AU2003296988A1 (en) 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
DE10261457B3 (de) * 2002-12-31 2004-03-25 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren
JP2004220740A (ja) 2003-01-17 2004-08-05 Seiko Epson Corp 強誘電体記憶装置
DE10306281B4 (de) 2003-02-14 2007-02-15 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US6958273B2 (en) 2003-03-21 2005-10-25 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby
US6753562B1 (en) 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
WO2004090984A1 (en) 2003-04-03 2004-10-21 Kabushiki Kaisha Toshiba Phase change memory device
US7459715B2 (en) 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
US6806531B1 (en) 2003-04-07 2004-10-19 Silicon Storage Technology, Inc. Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation
US7001846B2 (en) * 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
TW589753B (en) 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
US7416911B2 (en) * 2003-06-24 2008-08-26 California Institute Of Technology Electrochemical method for attaching molecular and biomolecular structures to semiconductor microstructures and nanostructures
KR100507205B1 (ko) 2003-07-15 2005-08-10 현대자동차주식회사 노킹 센서 장착 위치 설정 방법
US7050346B2 (en) * 2003-07-29 2006-05-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and electric device with the same
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US6955992B2 (en) 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
JPWO2005041303A1 (ja) * 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7098438B1 (en) * 2003-11-19 2006-08-29 Raytheon Company Method and apparatus for resetting a high speed latch circuit
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7002197B2 (en) * 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
US7138687B2 (en) 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
US7538338B2 (en) 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7050316B1 (en) * 2004-03-09 2006-05-23 Silicon Storage Technology, Inc. Differential non-volatile content addressable memory cell and array using phase changing resistor storage elements
US7476945B2 (en) 2004-03-17 2009-01-13 Sanyo Electric Co., Ltd. Memory having reduced memory cell size
DE102004020297B4 (de) 2004-04-26 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102004026003B3 (de) 2004-05-27 2006-01-19 Infineon Technologies Ag Resistive Speicherzellen-Anordnung
JP4377751B2 (ja) 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
KR100614240B1 (ko) 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US7187201B1 (en) * 2004-06-24 2007-03-06 Xilinx, Inc. Programmable logic device suitable for implementation in molecular electronics
US7091091B2 (en) 2004-06-28 2006-08-15 Promos Technologies Inc. Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
CN101010793B (zh) 2004-06-30 2011-09-28 Nxp股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法
US20060002330A1 (en) 2004-07-01 2006-01-05 Lila Madour Method and system for providing network access to protocol for carrying authentication for network access (PANA) mobile terminals and point-to-point protocol (PPP) mobile terminals packet data network
US7791141B2 (en) 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
JP2006032729A (ja) 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
JP4827074B2 (ja) 2004-07-22 2011-11-30 シャープ株式会社 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法
US7180160B2 (en) 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
JPWO2006022302A1 (ja) 2004-08-24 2008-05-08 国立大学法人大阪大学 窒化アルミニウム結晶の製造方法およびそれにより得られた窒化アルミニウム結晶
KR100568543B1 (ko) 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
KR100645044B1 (ko) 2004-09-17 2006-11-10 삼성전자주식회사 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법
FR2875995B1 (fr) 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US7205238B2 (en) 2004-10-21 2007-04-17 Sharp Laboratories Of America, Inc. Chemical mechanical polish of PCMO thin films for RRAM applications
US7189626B2 (en) 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
US7035141B1 (en) * 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7960712B2 (en) 2004-12-27 2011-06-14 Nec Corporation Switching element, switching element drive method and fabrication method, reconfigurable logic integrated circuit, and memory element
US7046550B1 (en) * 2005-01-18 2006-05-16 International Business Machines Corporation Cross-point memory architecture with improved selectivity
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
DE102005005938B4 (de) 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
JP4924419B2 (ja) 2005-02-18 2012-04-25 富士通セミコンダクター株式会社 記憶素子マトリックス、及び、その記憶素子マトリックスを用いた半導体回路装置
FR2882828B1 (fr) * 2005-03-03 2007-04-06 Saint Gobain Procede d'alimentation d'un dispositif electrocommandable a proprietes optiques et/ou energetiques variables
JP2006267411A (ja) 2005-03-23 2006-10-05 Victor Co Of Japan Ltd 液晶表示装置及び液晶表示方法。
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US8031509B2 (en) 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7323349B2 (en) * 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US9196615B2 (en) * 2005-05-09 2015-11-24 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7585724B2 (en) 2005-05-10 2009-09-08 Elite Semiconductor Memory Technology, Inc. FLASH memory device and method of manufacture
KR100655447B1 (ko) 2005-06-07 2006-12-08 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7167397B2 (en) * 2005-06-21 2007-01-23 Intel Corporation Apparatus and method for programming a memory array
US20070010082A1 (en) * 2005-07-05 2007-01-11 Cay-Uwe Pinnow Structure and method for manufacturing phase change memories with particular switching characteristics
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
KR20080040715A (ko) * 2005-07-22 2008-05-08 콸콤 인코포레이티드 Ｍｅｍｓ 장치를 위한 지지 구조물 및 그 방법들
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
JP4309877B2 (ja) 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
US20070048990A1 (en) * 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of buffer layer formation for RRAM thin film deposition
KR100630437B1 (ko) * 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7236389B2 (en) 2005-11-17 2007-06-26 Sharp Laboratories Of America, Inc. Cross-point RRAM memory array having low bit line crosstalk
US8106375B2 (en) 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
US7666526B2 (en) 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
US20070132049A1 (en) 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
PL204873B1 (pl) 2005-12-15 2010-02-26 Wagony & Sacute Widnica Spo & Mechanizm rozładowczy klap zsypowych wagonu
JP4054347B2 (ja) 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
EP1966841B1 (en) 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
KR100655082B1 (ko) 2005-12-23 2006-12-08 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
KR101186293B1 (ko) 2006-01-19 2012-09-27 삼성전자주식회사 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
JP2007201081A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc 半導体記憶装置
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
JP2007213639A (ja) * 2006-02-07 2007-08-23 Renesas Technology Corp 不揮発性半導体記憶装置
KR100723420B1 (ko) 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
KR100707212B1 (ko) 2006-03-08 2007-04-13 삼성전자주식회사 나노 와이어 메모리 소자 및 그 제조 방법
KR100745764B1 (ko) 2006-03-09 2007-08-02 삼성전자주식회사 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070246795A1 (en) 2006-04-20 2007-10-25 Micron Technology, Inc. Dual depth shallow trench isolation and methods to form same
KR101213702B1 (ko) * 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR100833903B1 (ko) 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
KR101159075B1 (ko) 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
KR100818271B1 (ko) 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
ES2357569T3 (es) 2006-07-04 2011-04-27 Basf Se Preparación electroquímica de aminas estéricamente impedidas.
US7696077B2 (en) * 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP2008028228A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
CN101496173B (zh) 2006-07-27 2010-12-22 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
KR101309111B1 (ko) * 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
KR100749740B1 (ko) * 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US7515454B2 (en) * 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
KR100755409B1 (ko) 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
JP4823316B2 (ja) 2006-09-05 2011-11-24 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
US7553758B2 (en) 2006-09-18 2009-06-30 Samsung Electronics Co., Ltd. Method of fabricating interconnections of microelectronic device using dual damascene process
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US8058643B2 (en) 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US7751163B2 (en) * 2006-09-29 2010-07-06 Qimonda Ag Electric device protection circuit and method for protecting an electric device
KR100772904B1 (ko) 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
KR100819099B1 (ko) * 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치
KR100858083B1 (ko) 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US20080102278A1 (en) * 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
KR100827661B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
KR100827697B1 (ko) * 2006-11-10 2008-05-07 삼성전자주식회사 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
KR101196392B1 (ko) 2006-11-28 2012-11-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7864568B2 (en) 2006-12-07 2011-01-04 Renesas Electronics Corporation Semiconductor storage device
US7557424B2 (en) * 2007-01-03 2009-07-07 International Business Machines Corporation Reversible electric fuse and antifuse structures for semiconductor devices
EP2168298B1 (en) 2007-01-04 2022-03-09 Nokia Technologies Oy Apparatus, methods and computer program products providing a common signaling entry for a modular control channel structure
KR100881292B1 (ko) * 2007-01-23 2009-02-04 삼성전자주식회사 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US7800093B2 (en) * 2007-02-01 2010-09-21 Qimonda North America Corp. Resistive memory including buried word lines
US20080185687A1 (en) 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
JP2008192995A (ja) 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ
KR101483318B1 (ko) 2007-02-21 2015-01-16 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 기판상에 루테늄계 막을 형성하는 방법
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR100852206B1 (ko) 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7723786B2 (en) 2007-04-11 2010-05-25 Ronald Kakoschke Apparatus of memory array using FinFETs
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7755076B2 (en) * 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
CN100521278C (zh) 2007-04-19 2009-07-29 复旦大学 以CuxO为存储介质的RRAM的制备方法
CN101542632B (zh) 2007-06-01 2012-12-26 松下电器产业株式会社 电阻变化型存储装置
WO2009001534A1 (ja) 2007-06-22 2008-12-31 Panasonic Corporation 抵抗変化型不揮発性記憶装置
US8513637B2 (en) * 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
KR101344346B1 (ko) 2007-07-25 2013-12-24 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
US7772580B2 (en) * 2007-08-10 2010-08-10 Qimonda Ag Integrated circuit having a cell with a resistivity changing layer
JP2009059735A (ja) 2007-08-29 2009-03-19 Elpida Memory Inc 半導体記憶装置
TW200913249A (en) 2007-09-04 2009-03-16 Ind Tech Res Inst Phase-change memory and fabrication method thereof
US7838861B2 (en) 2007-09-17 2010-11-23 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit and memory module
JP2009081251A (ja) 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US8665629B2 (en) * 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP2009168867A (ja) 2008-01-11 2009-07-30 Hitachi Displays Ltd 表示装置
US7768812B2 (en) * 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP5049814B2 (ja) 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
KR100978911B1 (ko) * 2008-02-28 2010-08-31 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP2009212202A (ja) 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
US7960216B2 (en) 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8343813B2 (en) 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
CN101546602B (zh) 2008-03-27 2014-05-14 三星电子株式会社 使用可变电阻元件的非易失性存储器设备
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
KR20090108804A (ko) 2008-04-14 2009-10-19 윤진수 김치 분말을 포함하는 식품 제조 방법
DE102008019860B4 (de) 2008-04-15 2010-10-07 Technische Universität Dresden Vorrichtung, Verfahren und Verwendung des Verfahrens zur Erzeugung von schaltbarem temporärem Magnetismus in oxidischen Materialien mittels elektrischer Felder
KR20090109804A (ko) 2008-04-16 2009-10-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8098520B2 (en) 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US7969806B2 (en) 2008-04-28 2011-06-28 Qimonda Ag Systems and methods for writing to a memory
JP2009267219A (ja) 2008-04-28 2009-11-12 Hitachi Ltd 半導体記憶装置およびその製造方法
US8129704B2 (en) 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8551809B2 (en) 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8053364B2 (en) 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8284596B2 (en) 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
KR101407362B1 (ko) 2008-06-23 2014-06-16 삼성전자주식회사 상 변화 메모리 장치
US7795109B2 (en) 2008-06-23 2010-09-14 Qimonda Ag Isolation trenches with conductive plates
KR20100001260A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP5100555B2 (ja) 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
CN101350360B (zh) 2008-08-29 2011-06-01 中国科学院上海微系统与信息技术研究所 一种三维堆叠非相变所致电阻转换存储装置及其制造方法
KR20100032572A (ko) * 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8355274B2 (en) 2008-09-19 2013-01-15 Panasonic Corporation Current steering element, storage element, storage device, and method for manufacturing current steering element
KR101424138B1 (ko) 2008-09-19 2014-08-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
WO2010042732A2 (en) 2008-10-08 2010-04-15 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
US8063394B2 (en) 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
KR20100041155A (ko) 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
US7897955B2 (en) * 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8022547B2 (en) 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US20100135061A1 (en) * 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
US20100140578A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Non volatile memory cells including a composite solid electrolyte layer
WO2010068221A1 (en) 2008-12-12 2010-06-17 Hewlett-Packard Development Company, L.P. Memristive device
KR20100076274A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
TWI401796B (zh) * 2008-12-30 2013-07-11 Ind Tech Res Inst 導通微通道記憶體元件及其製造方法
KR20100078808A (ko) 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
KR101583717B1 (ko) 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
WO2010082923A2 (en) 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Programmable bipolar electronic device
JP2010165803A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
WO2010085241A1 (en) 2009-01-20 2010-07-29 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8134138B2 (en) * 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
US8487291B2 (en) * 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
US8507968B2 (en) 2009-01-30 2013-08-13 Hewlett-Packard Development Company, L.P. Memristive transistor memory
TWI394231B (zh) * 2009-02-03 2013-04-21 Nanya Technology Corp 非揮發性記憶體胞元及其製造方法
JP2010192569A (ja) 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010192646A (ja) 2009-02-18 2010-09-02 Toshiba Corp 半導体装置及びその製造方法
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010101340A1 (ko) 2009-03-05 2010-09-10 광주과학기술원 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
US8773881B2 (en) 2009-03-10 2014-07-08 Contour Semiconductor, Inc. Vertical switch three-dimensional memory array
US8410559B2 (en) 2009-03-19 2013-04-02 International Business Machines Corporation Selectively self-assembling oxygen diffusion barrier
JP4810581B2 (ja) 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8199576B2 (en) 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
JP2010263211A (ja) 2009-05-04 2010-11-18 Samsung Electronics Co Ltd 積層メモリ素子
CN102026154B (zh) 2009-09-23 2014-11-05 中兴通讯股份有限公司 一种媒体修改方法及系统
WO2011051785A2 (en) 2009-10-30 2011-05-05 Synopsys, Inc. Routing method for flip chip package and apparatus using the same
KR20120120110A (ko) 2009-11-16 2012-11-01 가부시키가이샤 우에하라 오티이씨 겐큐쇼 플라스틱 처리 장치
CN101703051B (zh) 2009-12-03 2012-10-17 湖南化工研究院 含氰虫酰胺和杀虫单的杀虫组合物及其用途
TWI492432B (zh) 2009-12-17 2015-07-11 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
WO2012021168A1 (en) 2010-08-09 2012-02-16 Ck Technologies, Inc. Cable / harness test connector
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
EP2731109B1 (en) 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285965A1 (en) 2007-06-11 2007-12-13 Kabushiki Kaisha Toshiba Resistance change memory device

Also Published As

Publication number Publication date
TWI420531B (zh) 2013-12-21
EP3926632A2 (en) 2021-12-22
TW200931433A (en) 2009-07-16
US20090180309A1 (en) 2009-07-16
US11393530B2 (en) 2022-07-19
US7768812B2 (en) 2010-08-03
EP2787507B1 (en) 2022-01-19
CN101911201B (zh) 2016-04-27
US20190244664A1 (en) 2019-08-08
US10262734B2 (en) 2019-04-16
US20210005259A1 (en) 2021-01-07
WO2009091445A1 (en) 2009-07-23
US10790020B2 (en) 2020-09-29
EP3926632A3 (en) 2022-03-09
US20220351775A1 (en) 2022-11-03
US20180068724A1 (en) 2018-03-08
EP2243138A1 (en) 2010-10-27
US20120057391A1 (en) 2012-03-08
US9805792B2 (en) 2017-10-31
KR20100103585A (ko) 2010-09-27
US20160211019A1 (en) 2016-07-21
US8154906B2 (en) 2012-04-10
EP2243138A4 (en) 2011-05-25
EP2243138B1 (en) 2014-06-11
US9343145B2 (en) 2016-05-17
EP2787507A3 (en) 2015-04-29
EP2787507A2 (en) 2014-10-08
US20100271863A1 (en) 2010-10-28
CN101911201A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101136639B1 (ko) 메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
JP5250726B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP4251576B2 (ja) 不揮発性半導体記憶装置
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
KR101574055B1 (ko) 저항 변화 메모리
JP2014032724A (ja) 半導体記憶装置
US8514607B2 (en) Semiconductor memory device
JP2012064286A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2011198445A (ja) 半導体記憶装置
JP6653488B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
JP2014063549A (ja) 半導体記憶装置
JP2012064277A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7