KR20100032572A - 저항성 메모리 소자 및 그 제조 방법 - Google Patents

저항성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20100032572A
KR20100032572A KR1020080091526A KR20080091526A KR20100032572A KR 20100032572 A KR20100032572 A KR 20100032572A KR 1020080091526 A KR1020080091526 A KR 1020080091526A KR 20080091526 A KR20080091526 A KR 20080091526A KR 20100032572 A KR20100032572 A KR 20100032572A
Authority
KR
South Korea
Prior art keywords
memory device
nanowire
resistive memory
nanowires
layer
Prior art date
Application number
KR1020080091526A
Other languages
English (en)
Inventor
이유진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080091526A priority Critical patent/KR20100032572A/ko
Priority to US12/342,774 priority patent/US20100065836A1/en
Priority to TW097150658A priority patent/TW201013920A/zh
Priority to DE102008063353A priority patent/DE102008063353A1/de
Priority to CN200910135932A priority patent/CN101677121A/zh
Priority to JP2009164386A priority patent/JP2010074145A/ja
Publication of KR20100032572A publication Critical patent/KR20100032572A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

본 발명은 저항성 메모리 소자 및 그 제조 방법에 관한 것으로서, 본 발명의 저항성 메모리 소자는, 기판 상의 절연막; 상기 절연막을 관통하는 나노 와이어 하부 전극; 상기 절연막 상에 위치하면서 상기 나노 와이어 하부 전극과 접속하는 저항층; 및 상기 저항층 상의 상부 전극을 포함하고, 본 발명에 의한 저항성 메모리 소자 및 그 제조 방법은, 하부 전극으로 나노 와이어(nanowire)를 이용함으로써 메모리 소자의 균일도를 향상시키고 리셋 전류를 감소시킬 수 있다.
저항성 메모리 소자, ReRAM, 저항층, 나노 와이어

Description

저항성 메모리 소자 및 그 제조 방법{RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 비휘발성 ReRAM(Resistive Random Access Memory) 소자와 같이 저항 변화를 이용하는 저항성 메모리 소자 및 그 제조 방법에 관한 것이다.
최근 디램과 플래시 메모리를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 최근 활발히 수행되고 있다.
이러한 차세대 메모리 소자 중 하나는, 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태 사이를 스위칭(switching)할 수 있는 물질 즉, 저항층을 이용하는 저항성 메모리 소자이다. 이러한 특성을 갖는 저항층 물질로는 전이금속 산화물 등을 포함하는 이원 산화물(binary oxide)이나 페로브스카이트(perovskite) 계열의 산화물이 이용되고 있다.
이러한 저항성 메모리 소자의 구조 및 상기 스위칭 기작을 간략히 설명하면 다음과 같다.
일반적으로 저항성 메모리 소자는 상하부 전극 및 상하부 전극 사이에 개재되는 저항층을 포함하는 구조를 갖는다. 여기서, 상하부 전극은 통상적으로 메모리 소자의 전극으로 이용되는 금속 물질 등으로 이루어지고, 저항층은 전술한 바와 같이 저항 변화 특성을 갖는 이원 산화물이나 페로브스카이트 계열의 산화물로 이루어진다.
상기 상하부 전극에 소정 전압을 인가하면, 인가되는 전압에 따라서 상기 저항층 내에는 필라멘트 전류 통로(filamentary current path)가 생성되거나 또는 이미 생성된 필라멘트 전류 통로가 사라지게 된다. 이때, 저항층 내에 필라멘트 전류 통로가 생성되는 경우 상대적으로 저항이 낮은 상태 즉, 셋(set) 상태를 나타내고, 저항층 내에 필라멘트 전류 통로가 소멸되는 경우 상대적으로 저항이 높은 상태 즉, 리셋(reset) 상태를 나타낸다. 이와 같이 저항층이 쌍안정적인 셋 상태 또는 리셋 상태 사이에서 스위칭되기 때문에, 저항층의 상태에 따라 서로 다른 데이터(예컨대, 비트데이터 '0' 또는 '1')를 저장할 수 있게 된다.
그러나, 상기의 필라멘트 전류 통로는 저항층 내에서 랜덤(random)하게 형성되기 때문에, 상기 상하부 전극에 동일한 전압를 인가하더라도 생성되는 필라멘트 전류 통로의 위치나 개수가 일정하지 않고 항상 변하게 된다. 이와 같은 필라멘트 전류 통로의 불규칙한 생성 때문에 메모리 소자의 균일도(uniformity)가 저하되는 문제점 즉, 셋 전류/리셋 전류(Iset/Ireset) 또는 셋 전압/리셋 전압(Vset/Vreset)이 불균일한 문제점이 있다.
나아가, 리셋 전류가 불균일하면서 지나치게 높은 값을 갖는 경우에는 메모리 소자 자체의 신뢰도를 감소시키고 소비 전력이 증가되는 문제점이 있다.
최근 제안된 2005년 IEEE 논문 "Multi-layer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-NAND Storage Application"에서는, 하부 전극을 플러그(plug) 형태로 만들어 저항층과의 접촉 면적을 감소시킴으로써 메모리 소자의 균일도를 향상시키면서 특히 리셋 전류를 감소시키고자 하였다. 이는 하부 전극에 접하는 부분의 저항층 내에만 필라멘트 전류 통로가 생성되기 때문에 하부 전극의 면적 및 위치에 따라 생성되는 필라멘트 전류 통로를 어느 정도 제어할 수 있기 때문이다.
이 논문에서 제안된 바와 같이 플러그 형태의 하부 전극을 이용하는 경우에는, 특히 리셋 전류 감소 및 메모리 소자의 집적도 향상이라는 측면에서 저항층과 접하는 하부 전극의 크기를 감소시키는 것이 매우 중요하다.
그러나, 플러그 형태의 하부 전극의 크기를 감소시키는 것에는 한계가 있다. 일반적으로 플러그 형태의 하부 전극을 만들기 위해서는 절연막을 식각하여 홀을 형성하고 이 홀에 금속 물질을 매립하는 방식을 이용하거나, 또는, 금속 물질을 증착하고 이를 패터닝하는 방식을 이용하여야 하는데, 이러한 방식을 이용함에 있어서 필요한 공정들(예컨대, 포토리소그래피 공정, 식각 공정 등)에 한계가 있기 때문이다.
따라서, 상기의 논문에서 제안된 방법을 이용하더라도 메모리 소자의 균일도 향상 및 리셋 전류 감소를 원하는 수준까지 이르게 하는 것은 여전히 어려운 실정 이며, 메모리 소자의 집적도를 만족시키면서도 메모리 소자의 균일도 향상 및 리셋 전류 감소를 더욱 개선할 수 있는 새로운 기술의 개발이 요구되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 하부 전극으로 나노 와이어(nanowire)를 이용함으로써 메모리 소자의 균일도를 향상시키고 리셋 전류를 감소시킬 수 있는 저항성 메모리 소자 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자는, 기판 상의 절연막; 상기 절연막을 관통하는 나노 와이어 하부 전극; 상기 절연막 상에 위치하면서 상기 나노 와이어 하부 전극과 접속하는 저항층; 및 상기 저항층 상의 상부 전극을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자의 제조 방법은, 기판상에 절연막을 관통하는 나노 와이어 하부 전극을 형성하는 단계; 상기 절연막 상에 상기 나노 와이어 하부 전극과 접속하는 저항층을 형성하는 단계; 및 상기 저항층 상에 상부 전극을 형성하는 단계를 포함한다.
상술한 본 발명에 의한 저항성 메모리 소자 및 그 제조 방법은, 하부 전극으로 나노 와이어(nanowire)를 이용함으로써 메모리 소자의 균일도를 향상시키고 리 셋 전류를 감소시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 일실시예에 따른 저항성 메모리 소자를 나타내는 단면도이다.
도1에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항성 메모리 소자는, 기판(10), 기판(10) 상에 위치하는 절연막(11), 절연막(11)을 관통하는 나노 와이어(12), 절연막(11) 상에 위치하면서 나노 와이어(12)와 접속하는 저항층(13), 및 저항층(13) 상의 상부 전극(14)을 포함한다. 여기서, 상기 나노 와이어(12)는 저항성 메모리 소자의 하부 전극으로 이용된다.
이와 같이 하부 전극으로 나노 와이어(12)를 이용하는 경우 종래 기술에 비하여 다음과 같은 장점을 갖는다.
일반적으로 나노 와이어의 직경은 수nm 내지 수십nm에 불과하고 이 직경은 나노 와이어의 성장 조건에 따라 조절될 수 있다. 또한, 나노 와이어의 위치 및 개수도 나노 와이어의 성장 조건에 따라 조절될 수 있다.
따라서, 본 발명에서와 같이 하부 전극으로 나노 와이어(12)를 이용하는 경우 종래 기술에 비하여 하부 전극의 직경을 크게 감소시킬 수 있기 때문에, 저항 층(13)과 나노 와이어(12)의 접촉 면적이 감소되어 리셋 전류가 감소되는 효과가 있다.
나아가, 필라멘트 전류 통로는 나노 와이어(12)와 접하는 부분의 저항층(13) 내에서만 생성되기 때문에(도면부호 "F" 참조), 나노 와이어(12)의 위치 및 개수를 조절하여 필라멘트 전류 통로의 위치 및 개수를 조절할 수 있고 그에 따라, 메모리 소자의 균일도를 향상시킬 수 있다. 즉, 메모리 소자의 셋 전류/리셋 전류(Iset/Ireset) 또는 셋 전압/리셋 전압(Vset/Vreset) 분포를 균일하게 할 수 있다.
또한, 하부 전극 자체의 면적을 감소시킬 수 있기 때문에 메모리 소자의 집적도 향상에도 유리하다.
이러한 저항성 메모리 소자의 각 구성 요소를 좀더 상세히 설명하면 다음과 같다.
기판(10)은 요구되는 소정의 하부 구조물을 포함할 수 있다. 예컨대, 본 명세서에서는 도시되지 않았으나, 기판(10)에는 저항성 메모리 소자의 하부 전극과 연결되는 선택 소자(선택 트랜지스터 또는 선택 다이오드)가 포함될 수 있다.
절연막(11)은 산화막으로 이루어지는 것이 바람직하고, 상부 전극(14)은 금속 물질(예를 들어, Ni, Co, Ti, Al, Au, Pt, Ta, Cr 또는 Ag)로 이루어지는 것이 바람직하나, 이에 한정되는 것은 아니다.
저항층(13)은 이원 산화물(예를 들어, MgO, TiO2, NiO, SiO2, Nb2O5, HfO2, CuOX, ZnOX) 또는 페로브스카이트 계열의 산화물로 이루어진다.
하부 전극으로 이용되는 나노 와이어(12)로는 금속 나노 와이어(예를 들어, Cu 나노 와이어, Ag 나노 와이어, Au 나노 와이어, Fe 나노 와이어 등) 또는 반도체 나노 와이어(예를 들어, GaAs 나노 와이어, GaP 나노 와이어, GaN 나노 와이어 등)가 이용될 수 있다. 또는, 나노 와이어(12)이 전도성 증가를 위하여 상기의 금속 나노 와이어 또는 반도체 나노 와이어에 불순물(예를 들어, Ge)이 도핑된 나노 와이어를 이용할 수도 있다.
또한, 나노 와이어(12)의 직경, 위치 및 개수는 전술한 바와 같이 나노 와이어의 성장 조건에 따라 조절 가능한 것으로서, 저항성 메모리 소자의 크기, 요구되는 리셋 전류의 레벨, 전류의 센싱 마진 등을 고려하여 적절하게 조절되어야 한다. 예를 들어, 나노 와이어(12) 하나의 직경은 1~30nm의 범위를 갖는 것이 바람직하다. 또한, 나노 와이어(12)의 개수는 1개 또는 복수개일 수 있으며, 특히 나노 와이어(12)의 직경이 상대적으로 큰 경우(예를 들어, 20nm)에는 나노 와이어(12)의 개수가 1개인 것이 바람직하고, 나노 와이어의 직경이 상대적으로 작은 경우(예를 들어, 10nm)에는 나노 와이어(12)의 개수가 2개 또는 그 이상인 것이 바람직하나 이에 한정되는 것은 아니다.
도2a 내지 도2f는 본 발명의 일실시예에 따른 저항성 메모리 소자의 제조 방 법을 설명하기 위한 공정 단면도이다.
도2a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(20) 상에 나노 와이어 성장의 촉매로 사용되는 촉매층(21)을 형성한다. 여기서, 촉매층(21)은 Au, Pt 또는 Pd의 금속으로 이루어지는 것이 바람직하며, 10~100Å의 두께로 증착되는 것이 바람직하다.
이어서, 촉매층(21) 상에 나노 와이어의 형성 영역을 한정하기 위하여 포토레지스트 패턴(22)을 형성한다.
도2b에 도시된 바와 같이, 포토레지스트 패턴(22)을 식각 마스크로 촉매층(21)을 식각하여 나노 와이어가 형성될 영역의 기판(20) 상에 촉매층 패턴(21a)을 형성한 후, 잔류하는 포토레지스트 패턴(22)을 제거한다.
도2c에 도시된 바와 같이, 촉매층 패턴(21a)을 기초로 기판(20) 상에 나노 와이어(23)를 성장시킨다. 이 과정을 좀더 상세히 설명하면 다음과 같다.
우선, 박막 형태인 촉매층 패턴(21a)을 일정 온도에서 열처리하면, 표면 응집 현상에 따라 촉매층 패턴(21a)이 nm크기의 양자점을 형성한다. 다음으로, 이렇게 형성된 양자점 상에 원하는 물질의 소스 가스(source gas)를 주입함으로써 나노 와이어(23)를 성장시킨다. 이러한 나노 와이어(23)는 전술한 바와 같이 금속 나노 와이어 또는 반도체 나노 와이어일 수 있으며, 나노 와이어(23)를 성장시키는 과정에서 불순물(예를 들어, Ge)을 인시튜(insitu)로 도핑할 수도 있다.
도2d에 도시된 바와 같이, 나노 와이어(23)를 포함하는 결과물의 전체 구조 상에 절연막(24)을 형성한다. 이때, 절연막(24)은 산화막인 것이 바람직하다.
여기서, 도면에 도시된 바와 같이, 절연막(24)이 일반적으로 하부의 단차를 따라 형성되기 때문에, 나노 와이어(23)가 위치하는 부분에서의 절연막(24) 높이가 다른 부분에 비하여 더 높게 된다. 따라서, 후속 도2e의 공정을 수행한다.
도2e에 도시된 바와 같이, 절연막(24) 및 나노 와이어(23)의 높이가 동일하여 지도록 평탄화 공정(예를 들어, CMP(Chemical Mechanical Polishing))을 수행한다.
도2f에 도시된 바와 같이, 평탄화된 결과물 상에 저항층용 물질막(이원 산화물 또는 페로브스카이트 계열 산화물)과 상부 전극용 도전막을 순차적으로 증착하고 이를 패터닝하여, 나노 와이어(23), 저항층(25) 및 상부 전극(26)이 순차적으로 적층된 저항성 메모리 소자를 형성한다.
도3a 내지 도3d는 본 발명의 다른 일실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도3a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(30) 상에 제1 절연막(31)을 형성한다. 여기서, 제1 절연막(31)은 산화막인 것이 바람직하다.
이어서, 제1 절연막(31) 상에 나노 와이어의 형성 영역을 한정하기 위한 포토레지스트 패턴(미도시됨)을 형성한 후, 이 포토레지스트 패턴을 식각 마스크로 절연막(31)을 식각하여 개구부(32)를 형성한다. 그에 따라, 나노 와이어가 형성될 영역의 기판(30)이 노출된다.
이어서, 개구부(32) 내에 노출된 기판(30) 상에 나노 와이어 성장의 촉매로 사용되는 촉매층을 형성하고 이 촉매층을 기초로 하여 나노 와이어(33)를 성장시킨다. 이 과정을 좀더 상세히 설명하면 다음과 같다.
우선, 개구부(32) 내의 기판(30) 상에 촉매층을 형성한다. 이때, 촉매층은 Au, Pt 또는 Pd의 금속으로 이루어지는 것이 바람직하며, 10~100Å의 두께로 증착되는 것이 바람직하다. 이어서, 촉매층을 일정 온도에서 열처리하여 nm크기의 양자점을 형성한다. 이어서, 이렇게 형성된 양자점 상에 원하는 물질의 소스 가스를 주입함으로써 개구부(32) 내의 기판(30) 상에 나노 와이어(33)를 성장시킨다. 이러한 나노 와이어(33)는 전술한 바와 같이 금속 나노 와이어 또는 반도체 나노 와이어일 수 있으며, 나노 와이어(33)를 성장시키는 과정에서 불순물(예를 들어, Ge)을 인시튜(insitu)로 도핑할 수도 있다.
도3b에 도시된 바와 같이, 나노 와이어(33)를 포함하는 결과물의 전체 구조 상에 제2 절연막(34)을 형성한다. 이때, 제2 절연막(24)은 제1 절연막(31)과 동일한 물질막(예를 들어, 산화막)인 것이 바람직하다.
도3c에 도시된 바와 같이, 제1 및 제2 절연막(31, 34)과 나노 와이어(33)의 높이가 동일하여 지도록 평탄화 공정(예를 들어, CMP)을 수행한다.
도3d에 도시된 바와 같이, 평탄화된 결과물 상에 저항층용 물질막(이원 산화물 또는 페로브스카이트 계열 산화물)과 상부 전극용 도전막을 순차적으로 증착하고 이를 패터닝하여, 나노 와이어(33), 저항층(35) 및 상부 전극(36)이 순차적으로 적층된 저항성 메모리 소자를 형성한다.
도4는 본 발명의 일실시예에 따른 저항성 메모리 소자의 특성과 종래 기술에 따른 저항성 메모리 소자의 특성을 비교하기 위한 그래프이다.
공정상의 한계로 인하여 종래의 플러그형 하부 전극이 가질 수 있는 최소 직경은 50nm 정도이나, 본 발명에서 이용되는 나노 와이어 하부 전극의 직경은 그 이하가 될 수 있으며 수nm 정도까지 작아질 수 있다. 그에 따라, 본 도면에서는 50nm 직경의 플러그형 하부 전극을 이용하는 경우의 리셋 전류와, 그 이하의 직경(20nm, 30nm, 40nm)을 갖는 나노 와이어 하부 전극을 이용하는 경우의 리셋 전류를 나타내는 시뮬레이션 결과를 도시하고 있다.
도4를 참조하면, 플러그형 하부 전극을 이용하는 경우의 리셋 전류는 0.3mA 내지 1.5mA 사이 정도의 값을 가지므로, 그 분포가 넓고(즉, 리셋 전류의 값이 균일하지 않음), 리셋 전류가 1.5mA까지 커질 수 있다.
반면, 나노 와이어 하부 전극을 이용하는 경우, 나노 와이어의 직경이 감소할수록 리셋 전류의 분포가 좁아지면서(즉, 리셋 전류의 값이 균일하여 짐), 리셋 전류의 크기가 작아짐을 알 수 있다 .
따라서, 본 발명의 일실시예에서와 같이 나노 와이어의 하부 전극을 이용하는 경우 메모리 소자의 균일도를 향상시키면서 리셋 전류를 감소시킬 수 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1은 본 발명의 일실시예에 따른 저항성 메모리 소자를 나타내는 단면도.
도2a 내지 도2f는 본 발명의 일실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
도3a 내지 도3d는 본 발명의 다른 일실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
도4는 본 발명의 일실시예에 따른 저항성 메모리 소자의 특성과 종래 기술에 따른 저항성 메모리 소자의 특성을 비교하기 위한 그래프.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 절연막
12 : 나노 와이어 13 : 저항층
14 : 상부 전극

Claims (14)

  1. 기판 상의 절연막;
    상기 절연막을 관통하는 나노 와이어 하부 전극;
    상기 절연막 상에 위치하면서 상기 나노 와이어 하부 전극과 접속하는 저항층; 및
    상기 저항층 상의 상부 전극
    을 포함하는 저항성 메모리 소자.
  2. 제1항에 있어서,
    상기 저항층은,
    이원 산화물 또는 페로브스카이트 계열 산화물로 이루어지는
    저항성 메모리 소자.
  3. 제1항에 있어서,
    상기 나노 와이어 하부 전극은,
    금속 나노 와이어 또는 반도체 나노 와이어로 이루어지는
    저항성 메모리 소자.
  4. 제1항에 있어서,
    상기 나노 와이어 하부 전극은,
    불순물이 도핑된 금속 나노 와이어 또는 불순물이 도핑된 반도체 나노 와이어로 이루어지는
    저항성 메모리 소자.
  5. 제1항에 있어서,
    상기 나노 와이어 하부 전극은,
    1개의 나노 와이어 또는 복수개의 나노 와이어로 이루어지는
    저항성 메모리 소자.
  6. 제5항에 있어서,
    상기 나노 와이어의 직경은 1nm 내지 30nm인
    저항성 메모리 소자.
  7. 제1항에 있어서,
    상기 나노 와이어 하부 전극 및 상기 상부 전극에 인가되는 전압에 따라,
    상기 나노 와이어 하부 전극이 위치하는 부분의 상기 저항층 내에 필라멘트 전류 통로가 생성되거나 소멸되어 상기 저항층이 서로 다른 저항 상태를 나타내는
    저항성 메모리 소자.
  8. 제1항에 있어서,
    상기 기판은, 선택 트랜지스터 또는 선택 다이오드를 포함하고,
    상기 나노 와이어 하부 전극은 상기 선택 트랜지스터 또는 상기 선택 다이오드에 연결되는
    저항성 메모리 소자.
  9. 기판상에 절연막을 관통하는 나노 와이어 하부 전극을 형성하는 단계;
    상기 절연막 상에 상기 나노 와이어 하부 전극과 접속하는 저항층을 형성하는 단계; 및
    상기 저항층 상에 상부 전극을 형성하는 단계
    를 포함하는 저항성 메모리 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 저항층은, 이원 산화물 또는 페로브스카이트 계열 산화물로 이루어지는
    저항성 메모리 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 나노 와이어 하부 전극 형성 단계는,
    상기 기판상에 촉매층을 형성하는 단계;
    상기 나노 와이어가 형성될 영역에 상기 촉매층이 존재하도록 상기 촉매층을 패터닝하는 단계;
    패터닝된 상기 촉매층을 기초로 상기 기판상에 상기 나노 와이어를 성장시키는 단계;
    결과물의 전체 구조 상에 상기 절연막을 형성하는 단계; 및
    평탄화 공정을 수행하는 단계를 포함하는
    저항성 메모리 소자의 제조 방법.
  12. 제9항에 있어서,
    상기 나노 와이어 하부 전극 형성 단계는,
    기판상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막을 선택적으로 식각하여 상기 나노 와이어가 형성될 영역의 상기 기판을 노출시키는 단계;
    노출된 상기 기판 상에 촉매층을 형성하는 단계;
    상기 촉매층을 기초로 상기 기판상에 상기 나노 와이어를 성장시키는 단계;
    결과물의 전체 구조 상에 제2 절연막을 형성하는 단계; 및
    평탄화 공정을 수행하는 단계를 포함하는
    저항성 메모리 소자의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 촉매층 형성 단계는,
    금속층의 증착에 의하여 수행되는
    저항성 메모리 소자의 제조 방법.
  14. 제11항 또는 제12항에 있어서,
    상기 촉매층은 10~100Å의 두께를 갖는
    저항성 메모리 소자의 제조 방법.
KR1020080091526A 2008-09-18 2008-09-18 저항성 메모리 소자 및 그 제조 방법 KR20100032572A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080091526A KR20100032572A (ko) 2008-09-18 2008-09-18 저항성 메모리 소자 및 그 제조 방법
US12/342,774 US20100065836A1 (en) 2008-09-18 2008-12-23 Resistive memory device and method of fabricating the same
TW097150658A TW201013920A (en) 2008-09-18 2008-12-25 Resistive memory device and method of fabricating the same
DE102008063353A DE102008063353A1 (de) 2008-09-18 2008-12-30 Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung
CN200910135932A CN101677121A (zh) 2008-09-18 2009-04-30 电阻式存储器件及其制造方法
JP2009164386A JP2010074145A (ja) 2008-09-18 2009-07-13 抵抗性メモリ素子、抵抗性メモリ素子の製造方法、及び、抵抗性メモリ素子の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080091526A KR20100032572A (ko) 2008-09-18 2008-09-18 저항성 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100032572A true KR20100032572A (ko) 2010-03-26

Family

ID=41821361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080091526A KR20100032572A (ko) 2008-09-18 2008-09-18 저항성 메모리 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20100065836A1 (ko)
JP (1) JP2010074145A (ko)
KR (1) KR20100032572A (ko)
CN (1) CN101677121A (ko)
DE (1) DE102008063353A1 (ko)
TW (1) TW201013920A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185897A1 (en) * 2013-05-15 2014-11-20 Hewlett-Packard Development Company, L.P. Nanochannel array of nanowires for resistive memory devices
KR20220006819A (ko) * 2020-07-09 2022-01-18 울산과학기술원 나노 트렌치 스위치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US9549585B2 (en) 2008-06-13 2017-01-24 Nike, Inc. Footwear having sensor system
US9297709B2 (en) 2013-03-15 2016-03-29 Nike, Inc. System and method for analyzing athletic activity
US10070680B2 (en) 2008-06-13 2018-09-11 Nike, Inc. Footwear having sensor system
JP5925490B2 (ja) 2008-06-13 2016-05-25 ナイキ イノベイト セー． フェー． センサシステムを有するフットウェア
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
JP5847831B2 (ja) 2010-11-10 2016-01-27 ナイキ イノベイト シーブイ 時間ベースでアスレチック活動を測定し表示するシステムおよび方法
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP5841616B2 (ja) 2011-02-17 2016-01-13 ナイキ イノベイト セー． フェー． センサーシステムを有する履物
JP5805218B2 (ja) 2011-02-17 2015-11-04 ナイキ イノベイト シーブイ センサーシステムを持つ履物
CN103502987B (zh) 2011-02-17 2017-04-19 耐克创新有限合伙公司 使用图像数据选择并关联体育活动数据
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US11071344B2 (en) 2012-02-22 2021-07-27 Nike, Inc. Motorized shoe with gesture control
US20130213147A1 (en) 2012-02-22 2013-08-22 Nike, Inc. Footwear Having Sensor System
US11684111B2 (en) 2012-02-22 2023-06-27 Nike, Inc. Motorized shoe with gesture control
US9276204B2 (en) 2012-02-29 2016-03-01 Hewlett Packard Enterprise Development Lp Memristor with channel region in thermal equilibrium with containing region
US9743861B2 (en) 2013-02-01 2017-08-29 Nike, Inc. System and method for analyzing athletic activity
US11006690B2 (en) 2013-02-01 2021-05-18 Nike, Inc. System and method for analyzing athletic activity
US10926133B2 (en) 2013-02-01 2021-02-23 Nike, Inc. System and method for analyzing athletic activity
CN104347799A (zh) * 2013-07-30 2015-02-11 华邦电子股份有限公司 电阻式存储器及其制造方法
US9502649B2 (en) * 2015-03-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure for improved electric field uniformity
US10916772B2 (en) 2017-04-05 2021-02-09 Samsung Electronics Co., Ltd. High capacity sodium-ion battery positive electrode material
US10998321B1 (en) * 2019-10-28 2021-05-04 Nanya Technology Corporation Semiconductor device having a stacked nanowire structure disposed over a buried word line and method of manufacturing the same
US11508438B1 (en) * 2020-10-16 2022-11-22 International Business Machines Corporation RRAM filament location based on NIR emission
US11901002B2 (en) 2021-12-01 2024-02-13 International Business Machines Corporation RRAM filament spatial localization using a laser stimulation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
KR20080091526A (ko) 2004-02-20 2008-10-13 아리벡스, 인코포레이티드 휴대용 엑스선 기기 및 휴대형 엑스선 촬상 기기
US9231201B2 (en) * 2004-06-30 2016-01-05 Nxp B.V. Electric device with a layer of conductive material contacted by nanowires
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
US7420199B2 (en) * 2005-07-14 2008-09-02 Infineon Technologies Ag Resistivity changing memory cell having nanowire electrode
US20070105356A1 (en) * 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
WO2007093190A1 (de) * 2006-02-16 2007-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen
DE102006026949A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Ag Speicherbauelement, insbesondere Phasenwechselspeicherbauelement mit wahlfreiem Zugriff mit Transistor, und Verfahren zum Herstellen eines Speicherbauelements
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185897A1 (en) * 2013-05-15 2014-11-20 Hewlett-Packard Development Company, L.P. Nanochannel array of nanowires for resistive memory devices
US9508928B2 (en) 2013-05-15 2016-11-29 Hewlett Packard Enterprise Development Lp Nanochannel array of nanowires for resistive memory devices
KR20220006819A (ko) * 2020-07-09 2022-01-18 울산과학기술원 나노 트렌치 스위치

Also Published As

Publication number Publication date
JP2010074145A (ja) 2010-04-02
CN101677121A (zh) 2010-03-24
DE102008063353A1 (de) 2010-04-15
TW201013920A (en) 2010-04-01
US20100065836A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
KR20100032572A (ko) 저항성 메모리 소자 및 그 제조 방법
US8148708B2 (en) Resistive memory device and method of fabricating the same
US8426837B2 (en) Resistive memory device and method of manufacturing the same
JP4911037B2 (ja) 抵抗記憶素子及びその製造方法
KR100996172B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US8575586B2 (en) Resistive memory device and method for manufacturing the same
US20120235112A1 (en) Resistive switching memory and method for manufacturing the same
WO2016123881A1 (zh) 非挥发性阻变存储器件及其制备方法
KR101052875B1 (ko) 저항성 램 소자의 제조방법
CN104051615A (zh) 低形成电压的电阻式随机存取存储器（rram）
KR101009334B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US10516105B2 (en) Resistive memory device containing oxygen-modulated hafnium oxide material and methods of making thereof
KR101133392B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
KR20130107876A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR101285903B1 (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법
KR20080112609A (ko) 저항성 메모리 소자 및 그 제조 방법
KR20100136061A (ko) 메모리 소자 및 그 제조방법
KR101007562B1 (ko) 저항성 메모리 소자 및 그 제조 방법
KR20100039193A (ko) 크로스 포인트 어레이 메모리 소자 및 그 제조 방법
KR100965772B1 (ko) 저항성 메모리 소자 및 그 제조 방법
CN116157003A (zh) 电阻式随机存取存储元件、存储器件及其制备方法
KR20100020844A (ko) 저항성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application