KR100645044B1 - 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법 - Google Patents

높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100645044B1
KR100645044B1 KR1020040074674A KR20040074674A KR100645044B1 KR 100645044 B1 KR100645044 B1 KR 100645044B1 KR 1020040074674 A KR1020040074674 A KR 1020040074674A KR 20040074674 A KR20040074674 A KR 20040074674A KR 100645044 B1 KR100645044 B1 KR 100645044B1
Authority
KR
South Korea
Prior art keywords
program
data
threshold voltage
programmed
confirmation information
Prior art date
Application number
KR1020040074674A
Other languages
English (en)
Other versions
KR20060025833A (ko
Inventor
이석헌
최영준
김태균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040074674A priority Critical patent/KR100645044B1/ko
Priority to US11/009,125 priority patent/US7085167B2/en
Priority to JP2005253886A priority patent/JP4843277B2/ja
Priority to CN200510098139A priority patent/CN100576352C/zh
Priority to DE102005045031A priority patent/DE102005045031B4/de
Publication of KR20060025833A publication Critical patent/KR20060025833A/ko
Application granted granted Critical
Publication of KR100645044B1 publication Critical patent/KR100645044B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

여기에 개시된 불 휘발성 메모리 장치의 프로그램 방법은, 복수 개의 데이터들과, 상기 데이터들에 대한 프로그램 확인 정보를 동시에 프로그램한다. 그리고, 정전 등으로 인해 프로그램이 중단된 경우, 상기 데이터들 및 상기 프로그램 확인 정보(예를 들면, 컨펌 마크)가 저장되어 있는 메모리 셀들의 드레솔드 전압 분포를 근거로 하여 프로그램의 진행 상태를 파악한다. 그리고, 파악된 프로그램의 진행 상태에 따라 비정상적으로 프로그램이 중단된 데이터부터 프로그램을 재 수행한다.

Description

높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법{HIGH RELIABLE PROGRAM METHOD FOR NON-VOLATILE MEMORY DEVICE}
도 1은 일반적인 불 휘발성 메모리 장치의 어레이 구조를 보여주는 도면;
도 2는 본 발명이 적용되는 불 휘발성 메모리 장치의 어레이 구조를 보여주는 도면;
도 3은 메모리 셀들의 드레솔드 전압 분포를 보여주는 도면;
도 4는 메모리 셀들의 드레솔드 전압 분포를 근거로 하는 본 발명에 따른 프로그램의 신뢰도 판단 기준을 보여주는 도면;
도 5는 본 발명의 바람직한 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법을 보여주는 흐름도; 그리고
도 6은 도 5에 도시된 본 발명의 바람직한 실시예에 따른 프로그램의 신뢰도 판단 방법을 보여주는 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
10 : 메인 영역 20 : 스페어 영역
100 : 메모리 셀 어레이
본 발명은 반도체 메모리 장치의 프로그램 방법에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치와 같은 불 휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
일반적으로, 반도체 메모리는 위성에서 소비자 전자 기술에 이르기까지 마이크로프로세서를 기반으로 한 응용 및 컴퓨터 등의 디지털 로직 설계에서 가장 필수적으로 사용되고 있는 마이크로 전자 소자이다. 따라서, 높은 집적도 및 빠른 속도를 위한 반도체 메모리의 제조 기술의 진보는, 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다. 반면, MROM(MASK ROM), PROMPROM(Programable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM) 등과 같은 불 휘발성 메모리 장치는, 전원이 차단되어도 데이터를 저장할 수 있다.
불 휘발성 메모리의 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 메모리 장치 중 MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해, EEPROM은 전기적으로 소거 및 쓰기가 가능하기 때문에, 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시 EEPROM(이하, 플래시 메모리 장치라 칭함)은 기존의 EEPROM에 비해 집적도가 높아 대용량 보조 기억 장치로의 응용에 매우 유리하다. 플래시 메모리 장치들 중에서도 낸드형(NAND-type) 플래시 메모리 장치는 NOR 플래시 메모리 장치에 비해 집적도가 매우 높다.
도 1은 일반적인 불 휘발성 메모리 장치의 어레이 구조를 보여주는 도면으로, 낸드 플래시 메모리 장치의 어레이 구조(100)가 도시되어 있다.
도 1을 참조하면, 낸드 플래시 메모리 장치는 정보를 저장하기 위한 저장 영역으로 메모리 셀 어레이(100)를 포함하며, 메모리 셀 어레이(100)는 메인 영역(main field ; 10)과 스페어 영역(spare field ; 20)으로 구분된다. 도 1에 도시된 메모리 셀 어레이는 하나의 메모리 블록에 대응하는 것으로, 보다 많은 메모리 블록들이 메모리 셀 어레이에 제공됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 스페어 영역(20)에는 메인 영역(10) 및 플래시 메모리 장치와 관련된 정보(예를 들면, 에러 정정 코드, 디바이스 코드, 메이커 코드, 페이지 정보 등)가 저장된다. 메모리 셀 어레이(100)의 메인 및 스페어 영역들(10, 20)은, 복수 개의 셀 스트링들(1)(또는 낸드 스트링(NAND string)이라 불림)로 구성된다.
메모리 셀 어레이(100)에 데이터를 저장하거나, 그것으로부터 데이터를 읽기 위해서는 플래시 메모리 장치에 페이지 버퍼 회로(미 도시됨)가 제공된다. 잘 알려진 바와 같이, 낸드형 플래시 메모리 장치의 메모리 셀은 F-N 터널링 전류(Fowler-Nordheim tunneling current)를 이용하여 소거 및 프로그램 된다. 낸드형 플래시 EEPROM의 소거 및 프로그램 방법들은 US. Patent No. 5,473,563에 "Nonvolatile Semiconductor Memory"라는 제목으로, US. Patent No. 5,696,717에 "Nonvolatile Integrated Circuit Memory Devices Having Adjustable Erase/Program Threshold Voltage Verification Capability"라는 제목으로 각각 게재되어 있다.
데이터를 메인 영역(10)에 저장하기 위해서는, 먼저 데이터 로딩 명령이 플래시 메모리 장치에 인가된 후, 어드레스 및 데이터가 플래시 메모리 장치에 연속적으로 제공된다. 일반적으로, 프로그램될 데이터는 페이지 버퍼 회로에게 바이트 또는 워드 단위로 순차적으로 전달된다. 프로그램될 데이터, 즉 한 페이지 분량의 데이터가 모두 페이지 버퍼 회로에 로딩되면, 페이지 버퍼 회로에 보관된 데이터는 프로그램 명령의 입력에 따라 메모리 셀 어레이(즉, 선택된 페이지의 메모리 셀들)에 동시에 프로그램된다.
선택된 페이지의 메모리 셀들이 모두 프로그램된 후에는, 해당 메모리 셀들이 올바로 프로그램되었는지를 확인하는 베리파이(verify)가 수행된다. 베리파이 결과, 선택된 페이지의 메모리 셀들이 올바로 프로그램된 것으로 확인되면, 이에 대한 정보가 메모리 셀 어레이의 특정 영역(예를 들면, 스페어 영역)에 프로그램된다. 그러한 정보는 페이지 정보 또는 컨펌 마크(confirm mark)라 불린다. 페이지들(WL0-WLm) 각각의 페이지 정보는 스페어 영역(20) 내의 특정 스트링(서클로 표시된 부분 참조)에 저장된다. 예를 들면, 첫 번째 페이지(WL0)의 페이지 정보는 스페어 비트 라인(SBL0)에 연결된 스트링의 메모리 셀(M0)에 저장되고, 두 번째 페이지(WL1)의 페이지 정보는 스페어 비트 라인(SBL0)에 연결된 스트링의 메모리 셀(M1)에 저장되며, 마지막 페이지(WLm)의 페이지 정보는 스페어 비트 라인(SBL0)에 연결 된 스트링의 메모리 셀(Mm)에 각각 저장된다.
앞의 설명으로부터 알 수 있듯이, 한 페이지 분량의 데이터를 저장하기 위해서는 프로그램 동작이 2번 수행된다. 1번은 메모리 셀들에 대한 노멀 프로그램 동작이고, 나머지 1번은 상기 메모리 셀들이 정상적으로 프로그램되었다는 페이지 정보 또는 컨펌 마크(confirm mark)에 대한 프로그램 동작이다. 이와 같은 프로그램 스킴에 따르면, 결과적으로 한 페이지의 데이터 정보를 프로그램하는 데 걸리는 시간은 실제 데이터를 프로그램하는데 걸리는 시간의 약 2배가 소요된다. 이 경우, 만일 메모리 셀 어레이가 32개의 페이지들(또는 워드 라인들)을 포함한다면, 프로그램 동작이 64번 반복되어야 한다. 플래시 메모리 장치의 성능을 결정하는 데 중요한 요소들 중 하나가 프로그램 시간이라는 점을 고려하여 볼 때, 앞서 설명된 프로그램 방식은 플래시 메모리 장치의 성능(또는 동작 속도)을 저하시키는 원인이 된다. 이와 같은 문제를 방지하기 위해, 각 페이지별로 컨펌 마크를 프로그램하는 대신, 복수 개의 페이지 단위로 컨펌마크를 프로그램하는 방법이 사용되기도 한다.
그런데, 플래시 메모리 장치를 프로그램하다 보면, 프로그램 도중 의도하지 않은 정전이 발생할 수 있다. 이 경우에는 전원이 다시 공급될 때 이전에 수행되었던 프로그램 동작이 정상적으로 수행되었는지 여부를 확인하여야 한다. 프로그램의 정상 종료 여부는 컨펌 마크에 프로그램 된 값을 확인함에 의해 수행된다. 그러나, 앞에서 설명한 바와 같이 컨펌 마크는 메모리 셀에 대한 프로그램 및 베리파이가 모두 수행된 다음에서야 비로소 프로그램되기 시작한다. 따라서, 컨펌 마크를 프로그램하는 도중에 정전이 발생하게 되면, 대응되는 메모리 셀들이 정상적으로 프로 그램되었다 하더라도 해당 데이터를 모두 잃어버리게 되는 문제가 있다. 특히 이 같은 데이터의 손실은, 복수 개의 페이지마다 컨펌마크를 프로그램하는 경우 더욱 커지게 된다. 따라서, 프로그램 도중 전원이 끊겼다가 재공급될 때 발생되는 데이터의 손실을 최소화시킬 수 있는 새로운 방안이 요구된다.
본 발명의 목적은 프로그램 속도를 향상시킬 수 있는 불 휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
본 발명의 다른 목적은 프로그램의 데이터의 손실을 최소화시키고, 데이터의 신뢰성을 증진시킬 수 있는 불 휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
상기의 과제를 이루기 위하여 본 발명에 의한 불 휘발성 메모리 장치의 프로그램 방법은, (a) 메모리 셀 어레이에 복수 개의 데이터들과, 상기 데이터들에 대한 프로그램 확인 정보를 동시에 프로그램하는 단계; 및 (b) 프로그램 동작이 중단된 경우, 상기 프로그램 확인 정보 및 상기 데이터들이 프로그램된 메모리 셀들의 드레솔드 전압의 분포를 근거로 하여 상기 메모리 셀들에 대한 프로그램 신뢰도를 결정하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 (a) 단계에서는 상기 메모리 셀 어레이의 메인 영역에 상기 복수 개의 데이터를 저장하고, 상기 메모리 셀 어레이의 스페어 영역에 상기 프로그램 확인 정보를 각각 저장하는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 불 휘발성 메모리 장치의 프로그램 신뢰도 판단 방법은, (a) 블랭크 값이 아닌 페이지를 찾아내는 단계; (b) 상기 페이지의 프로그램 확인 정보가 저장된 메모리 셀의 드레솔드 전압의 분포를 근거로 하여, 상기 프로그램 확인 정보의 프로그램 신뢰도를 판단하는 단계; (c) 상기 페이지의 데이터들이 저장된 메모리 셀들의 드레솔드 전압의 분포를 근거로 하여, 상기 데이터들의 프로그램 신뢰도를 판단하는 단계; 및 (d) 상기 (b) 및 (c) 단계에서의 판단 결과, 상기 프로그램 확인 정보 및 상기 데이터들이 모두 신뢰성 있게 프로그램된 것으로 판단된 경우, 상기 페이지가 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 (b) 단계는 (b-1) 상기 프로그램 확인 정보가 저장된 상기 메모리 셀의 드레솔드 전압이 제 1 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; (b-2) 상기 (b-1) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 1 프로그램 검증 전압 보다 큰 경우, 상기 드레솔드 전압이 제 2 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; 및 (b-3) 상기 (b-2) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 2 프로그램 검증 전압 보다 큰 경우, 상기 프로그램 확인 정보가 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 (c) 단계는 (c-1) 상기 데이터들이 저장된 상기 메모리 셀들의 드레솔드 전압이 제 1 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; (c-2) 상기 (c-1) 단계에서의 판별 결과, 상기 드레솔드 전압이 상 기 제 1 프로그램 검증 전압 보다 큰 경우, 상기 드레솔드 전압이 제 2 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; 및 (c-3) 상기 (c-2) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 2 프로그램 검증 전압 보다 큰 경우, 상기 데이터들이 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 프로그램 방법은, 복수 개의 데이터들과, 상기 데이터들에 대한 프로그램 확인 정보를 동시에 프로그램한다. 그리고, 정전 등으로 인해 프로그램이 중단되면, 리커버리시 상기 데이터들 및 상기 프로그램 확인 정보가 저장되어 있는 메모리 셀들의 드레솔드 전압의 분포를 분석하고, 이를 근거로 하여 해당 메모리 셀들이 정상적으로 프로그램되었는지 여부를 판별한다. 판별 결과, 해당 메모리 셀들이 정상적으로 프로그램된 경우에는 다음의 메모리 셀부터 프로그램을 수행하고, 해당 메모리 셀들이 정상적으로 프로그램되지 않은 경우에는 해당 메모리 셀들부터 프로그램을 수행한다.
도 2는 본 발명이 적용되는 불 휘발성 메모리 장치의 어레이 구조를 보여주는 도면으로, NAND형 플래시 메모리 장치가 도시되어 있다. 그러나, 본 발명이 NAND형 플래시 메모리 장치 이외의 타 다른 반도체 메모리 장치들(예를 들면, MROM, PROM, FRAM, NOR형 플래시 메모리 장치, 등)에도 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 2를 참조하면, 본 발명에 따른 불 휘발성 메모리 장치는 데이터 정보를 저장하기 위한 메모리 셀 어레이(100)를 포함한다. 메모리 셀 어레이(100)는 메인 영역(10)과 스페어 영역(20)으로 구분된다. 메인 영역(10)과 스페어 영역(20)은 동일한 메모리 셀 구조로 구성된다. 메인 영역(10)은 실제 데이터(이하, 유저 데이터라 칭함)가 저장되는 영역으로, 페이지(11, 12, 13, …) 단위로 프로그램 된다. 그리고, 스페어 영역(20)에는 각각의 페이지(11, 12, 13, …)에 대응되는 부가 정보, 예컨대 해당 페이지에 대한 프로그램 정보를 표시하는 컨펌 마크(CM0, CM1, CM2, …) 등이 프로그램된다. 여기서, 컨펌 마크(CM0, CM1, CM2, …)의 사이즈는 고정된 값이 아니며, 설계에 따라 조절 가능하다. 도 2에 도시된 메모리 셀 어레이(100)의 구성은 도 1에 도시된 것과 실질적으로 동일하다. 따라서, 동일한 기능을 수행하는 블록에 대해서는 도 1과 동일한 참조 번호를 부가하였으며, 이에 대한 상세 설명은 생략하기로 한다.
본 발명에 따른 불 휘발성 메모리 장치는, 도 1에 도시된 셀 어레이(100)와 동일한 구성을 가지지만, 그것이 프로그램되는 방법과, 프로그램된 데이터가 올바로 수행되었는지 여부를 검증하는 방법에 있어 차이점을 가진다.
구체적으로, 본 발명에 따른 불 휘발성 메모리 장치의 프로그램 방법은, 메인 영역(10)을 프로그램한 후 메인 영역(10)에 대한 프로그램 검증 결과에 따라 스페어 영역(20)을 프로그램하는 종래 기술과 달리, 메인 영역(10)과 스페어 영역(20)을 동시에 프로그램한다. 그로 인해, 전체 프로그램 시간이 2배 가량 줄어들게 되고, NOP(Non-Operation)가 최소화 된다. 그리고, 이와 같은 프로그램 방식에 의 하면, 프로그램 도중에 전원이 끊겼다가 재 공급될 때 발생되는 데이터의 손실이 최소화 된다. 이에 대한 상세한 내용은 다음과 같다.
예를 들어, 프로그램 도중 정전이 발생하게 되면, 리커버리시 컨펌 마크를 확인하여 프로그램의 진행 상태를 파악하게 된다. 이 경우, 종래에는 메인 영역(10)이 프로그램되었다 하더라도 이에 대한 프로그램 완료 정보가 스페어 영역(20)에 프로그램 되어 있지 않으면, 해당 데이터는 리커버리시 모두 소실된다. 그러나, 본 발명에서는 메인 영역(10)과 스페어 영역(20)이 동시에 프로그램 되기 때문에, 메인 영역(10)에 대한 프로그램이 신뢰성 있게 수행된 것이라는 것만 확인되면, 해당 데이터는 보존 가능하다. 본 발명에 따른 프로그램 신뢰성 판단 방법은 다음과 같다.
프로그램 도중 정전이 되었다가 전원이 재공급되기 시작하면, 도 2에 도시된 바와 같이 블랭크(예를 들면, 'FFh' 또는 논리 '1'의 상태)가 아닌 데이터가 처음 검출될 때까지(즉, 마지막에 프로그램 수행 중이던 데이터가 검출될 때까지) 데이터를 스캔한다. 그리고 나서, 검출된 데이터가 속한 페이지의 컨펌 마크(CM2)와 유저 데이터(예를 들면, 참조번호 13)가 저장된 메모리 셀들의 드레솔드 전압을 분석하여 해당 페이지에 대한 프로그램 결과를 신뢰할 수 있는지 여부를 판별한다. 이 때, 수행되는 데이터의 스캔은 각각의 메모리 셀 단위로 수행될 수도 있고, 와이어드-오어(wired-OR) 방식과 같이 복수 개의 메모리 셀들을 한꺼번에 스캔할 수도 있다.
도 3은 유저 데이터 및 컨펌 마크가 저장된 메모리 셀들의 드레솔드 전압 분 포를 보여주는 도면이다. 그리고, 도 4는 메모리 셀들의 드레솔드 전압 분포를 근거로 하는 본 발명에 따른 프로그램의 신뢰도 판단 기준을 보여주는 도면이다.
일반적으로, 불 휘발성 메모리 장치는 절연막에 의해 완전히 둘러싸여 있고, 실리콘 기판 상에 형성된 소스(source)와 드레인(drain) 사이에 배열된 전기적 플로팅 게이트(electrically floating gate)와, 워드 라인(word line)과 연결되는 제어 게이트(control gate)를 갖는다. 셀 내에서 챠지 캐리어들(즉, 전자들)은, 프로그램 동작시 상기 절연막을 통해 상기 플로팅 게이트로 주입된다. 플로팅 게이트로 전자들이 축적됨에 따라 셀 트랜지스터의 유효 드레솔드 전압(threshold voltage)은 증가하게 되고, 이로 인해 드레솔드 전압의 분포가 좌측에서 우측으로 이동하게 된다.
이 때, 셀 트랜지스터의 제어 게이트와 드레인에 0V의 독출 전압(Vread, 도 3의 Vver1에 해당됨)을 인가하게 되면, 프로그램된 셀은 비도전 상태로 남게 되어 논리 '0'(OFF cell)의 상태를 나타내게 된다. 하지만, 프로그램이 정상적으로 완료된 이후의 드레솔드 전압은, 도 3에서 알수 있는 바와 같이, 0V에 근접해 있는 "가" 영역이 아니라 "나" 영역에 분포하기 때문에, 프로그램 도중 정전이 되었다가 전원이 재공급되기 시작할 때 앞서 설명한 데이터 독출 스킴 만을 가지고는 해당 메모리 셀이 정상적으로 프로그램 되었는지를 정확하게 판별하기 어렵다. 따라서, 본 발명에서는 상기 독출 전압을 제 1 프로그램 검증 전압(Vver1)으로 사용하고, "나" 영역의 최저치에 해당되는 약 1.2V의 전압을 제 2 프로그램 검증 전압(Vver2)으로 사용하여, 메모리 셀에 대한 프로그램의 신뢰성을 판단한다. 메모리 셀에 대 한 프로그램의 신뢰성 판단은, 컨펌 데이터가 저장된 메모리셀과, 유저 데이터가 저장된 메모리 셀들 모두에 적용된다.
데이터 스캔 과정에 의해 블랭크가 아닌 페이지(또는 데이터)가 검색되면, 먼저 컨펌 마크가 저장되어 있는 셀 트랜지스터의 게이트에 소정의 제 1 프로그램 검증 전압(Vver1)의 인가하여, 해당 셀 트랜지스터가 비 도전 상태를 유지하는지 여부를 확인한다. 확인 결과, 해당 셀 트랜지스터가 비 도전 상태를 유지하면, 상기 컨펌 마크는 프로그램이 되어 있는 것으로 판단한다. 이 때, 컨펌 마크가 저장된 셀 트랜지스터의 드레솔드 전압(Vcon)은 "가" 또는 "나" 영역에 분포하게 된다.
이어서, 소정의 제 2 프로그램 검증 전압(Vver2)을 인가하여, 해당 셀 트랜지스터가 비 도전 상태를 유지하는지 여부를 확인한다. 확인 결과, 해당 셀 트랜지스터가 비 도전 상태를 유지하면, 상기 컨펌 마크는 신뢰성 있게 프로그램이 되어 있는 것으로 판단한다. 이 때, 컨펌 마크가 저장된 셀 트랜지스터의 드레솔드 전압(Vcon)은 제 2 프로그램 검증 전압(Vver2) 보다 높은 "나" 영역에 분포하게 된다. 이와 같이, 컨펌 마크가 신뢰성 있게 프로그램된 것으로 판단되고 나면, 계속해서 유저 데이터에 대한 프로그램의 신뢰성을 판단하게 된다.
유저 데이터에 대한 프로그램의 신뢰성을 판단하기 위해서는, 먼저 유저 데이터가 저장되어 있는 셀 트랜지스터들의 게이트에 소정의 제 1 프로그램 검증 전압(Vver1)의 인가하여, 해당 셀 트랜지스터가 도전되는지, 또는 비 도전 상태를 유지하는지를 확인한다. 확인 결과, 해당 셀 트랜지스터가 도전되면, 해당 셀은 프로그램되지 않고 소거 상태를 그대로 유지하는 셀, 즉 "1"의 데이터 값을 가지는 셀 로 판단한다. 그리고, 해당 셀 트랜지스터가 도전되지 않으면, 해당 셀은 프로그램 상태의 셀, 즉 "0"의 값으로 프로그램된 셀로 판단한다. 해당 셀이 프로그램된 셀로 판정된 경우, 해당 프로그램이 정상적으로 완료되었는지의 여부에 따라 셀 트랜지스터들의 드레솔드 전압(Vuser)은 "가" 또는 "나" 영역에 분포하게 된다.
이와 같이 해당 셀이 프로그램된 것으로 판단되면, 계속해서 해당 프로그램이 정상적으로 완료되었는지의 여부를 검증한다. 이를 위해, 소정의 제 2 프로그램 검증 전압(Vver2)을 인가하여, 해당 셀 트랜지스터가 비 도전 상태를 유지하는지 여부를 확인한다. 확인 결과, 해당 셀 트랜지스터가 비 도전 상태를 유지하면, 상기 유저 데이터는 신뢰성 있게 프로그램이 되어 있는 것으로 판단한다. 이 때, 유저 데이터가 저장된 셀 트랜지스터들의 드레솔드 전압(Vuser)은 제 2 프로그램 검증 전압(Vver2) 보다 높은 "나" 영역에 분포하게 된다.
도 4에 도시되어 있는 바와 같이, 컨펌 마크 및 유저 데이터가 저장된 트랜지스터들의 드레솔드 전압들(Vcon, Vuser)이 모두 제 2 프로그램 검증 전압(Vver2) 보다 높은 "나" 영역에 분포하게 되면, 해당 컨펌 마크 및 유저 데이터는 모두 신뢰성 있게 프로그램된 것으로 판단한다. 이와 같은 프로그램 신뢰성 판단 스킴에 따르면, 정전 등으로 인해 프로그램이 중단되었을 때 발생될 수 있는 데이터 손실을 최소화시킬 수 있다. 그리고, 본 발명에서는 컨펌 마크는 물론 데이터에 대한 프로그램 신뢰성을 모두 고려하기 때문에, 데이터의 신뢰성을 더욱 높일 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법을 보여주는 흐름도이다.
도 5를 참조하면, 본 발명에 따른 불 휘발성 메모리 장치의 프로그램 방법은, 먼저 유저 데이터와, 상기 유저 데이터에 대응되는 컨펌 마크를 동시에 프로그램한다(1000 단계). 이 때, 유저 데이터는 페이지 단위로 메모리 셀 어레이의 메인 영역에 프로그램 된다. 컨펌 마크는 메모리 셀 어레이의 스페어 영역에 각각 프로그램 되며, 각 페이지에 대한 프로그램이 신뢰할 수 있게 프로그램되었는지 여부를 확인하는 정보로서 사용된다.
그리고, 프로그램이 수행되는 도중에 전원이 차단되었는지 여부가 판별된다(1100 단계). 1100 단계에서의 판별 결과 프로그램 도중 전원이 차단되었으면, 전원이 재공급될 때 메모리 셀 어레이 저장된 데이터를 스캔하여(1200 단계), 블랭크가 아닌 데이터(즉, 프로그램 된 데이터)를 검출한다(1300 단계). 1200 및 1300 단계의 동작은 블랭크가 아닌 데이터가 검출될 때까지 반복된다. 1300 단계에서 블랭크가 아닌 데이터가 처음으로 검출되었으면, 검출된 데이터가 속한 페이지의 컨펌 마크 및 유저 데이터가 저장되어 있는 메모리 셀들의 드레솔드 전압 분포를 분석하여, 해당 페이지에 대한 프로그램의 유효성을 분석한다(1400 단계).
이어서, 1400 단계에서의 분석 결과를 근거로 하여 해당 페이지에 수행되었던 프로그램이 유효한지 여부를 판별한다(1500 단계). 1500 단계에서의 판별 결과, 해당 페이지에 대한 프로그램이 유효한 것으로 판별 되었으면, 다음 페이지의 데이터부터 프로그램 동작을 재 수행 한다(1600 단계). 그리고, 1500 단계에서의 판별 결과, 해당 페이지에 대한 프로그램이 유효하지 않은 것으로 판별 되었으면, 해당 페이지의 데이터부터 프로그램 동작을 재 수행 한다(1700 단계).
도 6은 본 발명의 바람직한 실시예에 따른 프로그램의 신뢰도 판단 방법을 보여주는 흐름도이다. 도 6에는 도 5의 1400 단계에서 수행된 프로그램 신뢰도 판단 과정이 상세히 도시되어 있다.
도 6을 참조하면, 본 발명에 따른 프로그램 신뢰도 판단 방법은, 먼저 컨펌 마크에 대한 프로그램 신뢰성을 판단한다(1410 단계). 컨펌 마크에 대한 프로그램 신뢰성을 판단하기 위해서는, 컨펌 마크가 프로그램된 셀에 대한 드레솔드 전압(Vcon)이 제 1 프로그램 검증 전압(Vver1) 보다 큰지 여부를 판별한다(1412 단계).
1412 단계에서의 판별 결과, 드레솔드 전압(Vcon)이 제 1 프로그램 검증 전압(Vver1) 보다 작으면, 해당 페이지는 소거 페이지, 즉 프로그램되지 않은 페이지로 판정하고 수순은 종료된다(1450 단계). 그리고, 1412 단계에서의 판별 결과, 드레솔드 전압(Vcon)이 제 1 프로그램 검증 전압(Vver1) 보다 크면, 해당 페이지는 프로그램된 것으로 판정한다(1414 단계).
1414 단계에서 해당 페이지가 프로그램된 것으로 판정되었으면, 계속해서 상기 드레솔드 전압(Vcon)이 제 2 프로그램 검증 전압(Vver2) 보다 큰지 여부를 판별한다(1416 단계). 1416 단계에서의 판별 결과, 상기 드레솔드 전압(Vcon)이 제 2 프로그램 검증 전압(Vver2) 보다 크면, 상기 컨펌 마크는 신뢰성 있게 프로그램된 것으로 판단한다. 그리고, 1416 단계에서의 판별 결과, 상기 드레솔드 전압(Vcon)이 제 2 프로그램 검증 전압(Vver2) 보다 작으면, 해당 페이지는 신뢰성 있게 프로그램되지 않은 것으로 판단하고 수순은 종료된다(1440 단계).
1416 단계에서 컨펌 마크가 신뢰성 있게 프로그램된 것으로 판단되었으면, 계속해서 해당 페이지에 속하는 유저 데이터 각각에 대한 프로그램 신뢰성 판단이 수행된다(1420 단계). 1420 단계에 도시되어 있는 유저 데이터에 대한 프로그램 신뢰도 판단 과정은 하나의 셀을 예로 들어 설명된 것이다. 각 셀 별로 수행되는 유저 데이터에 대한 프로그램 신뢰성 판단 과정은 다음과 같다.
먼저 유저 데이터가 프로그램된 각 셀에 대한 드레솔드 전압(Vuser)이 제 1 프로그램 검증 전압(Vver1) 보다 큰지 여부를 판별한다(1422 단계). 1422 단계에서의 판별 결과, 상기 드레솔드 전압(Vuser)이 제 1 프로그램 검증 전압(Vver1) 보다 작으면, 해당 셀은 소거 셀, 즉 "1"의 데이터 값을 갖는 셀로 판정한다(1460 단계). 그리고, 1422 단계에서의 판별 결과, 상기 드레솔드 전압(Vuser)이 제 1 프로그램 검증 전압(Vver1) 보다 크면, 해당 셀은 프로그램된 셀, 즉 "0"의 데이터 값을 갖는 셀로 판정한다(1424 단계).
1424 단계에서 해당 셀이 프로그램된 셀로 판정되었으면, 상기 드레솔드 전압(Vuser)이 제 2 프로그램 검증 전압(Vver2) 보다 큰지 여부를 판별한다(1426 단계). 1426 단계에서의 판별 결과, 상기 드레솔드 전압(Vuser)이 제 2 프로그램 검증 전압(Vver2) 보다 크면, 상기 셀은 신뢰성 있게 프로그램된 것으로 판정한다(1430 단계). 그리고, 1426 단계에서의 판별 결과, 상기 드레솔드 전압(Vuser)이 제 2 프로그램 검증 전압(Vver2) 보다 작은 것으면, 해당 셀은 신뢰성 있게 프로그램되지 않은 것으로 판단한다(1440 단계).
위에서 설명된 셀에 대한 프로그램 신뢰성 판단은, 각각의 셀마다 개별적으로 수행될 수도 있고, 와이어드-오어 방식과 같이 일괄적으로 수행될 수도 있다. 이 경우, 상기 페이지에 속하는 복수개의 셀들 중 어느 하나의 셀이라도 프로그램이 신뢰할 수 없는 것으로 판명되면, 해당 페이지는 재 프로그램된다.
앞에서 설명한 바와 같이, 본 발명에 따른 불 휘발성 메모리 장치의 프로그램 방법은, 복수 개의 데이터들과, 상기 데이터들에 대한 프로그램 확인 정보를 동시에 프로그램한다. 그리고, 정전 등으로 인해 프로그램이 중단된 경우, 상기 데이터들 및 상기 프로그램 확인 정보(예를 들면, 컨펌 마크)가 저장되어 있는 메모리 셀들의 드레솔드 전압 분포를 근거로 하여 프로그램의 진행 상태를 파악한다. 그리고, 파악된 프로그램의 진행 상태에 따라 비정상적으로 프로그램이 중단된 데이터부터 프로그램을 재 수행한다. 이와 같은 불 휘발성 메모리 장치의 프로그램 방법에 따르면, 컨펌 마크를 프로그램하기 위한 별도의 시간이 필요치 않으므로 프로그램 시간을 2배 가량 줄일 수 있다. 그리고, 유저 데이터와 컨펌 마크가 동시에 프로그램 되므로, 프로그램 도중 정전이 되었다가 전원이 재공급되는 경우 발생될 수 있는 데이터의 손실을 최소화 시킬 수 있고, 프로그램에 대한 신뢰성을 높일 수 있게 된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 불 휘발성 메모리 장치의 동작 속도를 향상시킬 수 있고, 정전 등으로 인한 프로그램의 중단시 발생될 수 있는 데이터의 손실 을 최소화시킬 수 있으며, 데이터에 대한 신뢰성을 높일 수 있다.

Claims (13)

  1. (a) 메모리 셀 어레이에 복수 개의 데이터들과, 상기 데이터들에 대한 프로그램 확인 정보를 동시에 프로그램하는 단계;
    (b) 프로그램 동작이 중단된 경우, 상기 프로그램 확인 정보 및 상기 데이터들이 프로그램된 메모리 셀들의 드레솔드 전압의 분포를 근거로 하여 상기 메모리 셀들에 대한 프로그램 신뢰도를 결정하는 단계; 및
    (c) 상기 프로그램 신뢰성 판단 결과에 응답해서, 중단되었던 상기 프로그램 동작을 재 수행하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계에서는 상기 메모리 셀 어레이의 메인 영역에 상기 복수 개의 데이터를 저장하고, 상기 메모리 셀 어레이의 스페어 영역에 상기 프로그램 확인 정보를 각각 저장하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 (a) 단계에서는 상기 데이터가 페이지 단위로 프로그램 되는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 방법.
  4. 제 3 항에 있어서, 상기 (b) 단계는
    (b-1) 블랭크 값이 아닌 페이지를 찾아내는 단계;
    (b-2) 상기 페이지의 프로그램 확인 정보가 저장된 메모리 셀의 드레솔드 전압의 분포를 근거로 하여, 상기 프로그램 확인 정보의 프로그램 신뢰도를 판단하는 단계;
    (b-3) 상기 페이지의 데이터들이 저장된 메모리 셀들의 드레솔드 전압의 분포를 근거로 하여, 상기 데이터들의 프로그램 신뢰도를 판단하는 단계; 및
    (b-4) 상기 (b-2) 및 (b-3) 단계에서의 판단 결과, 상기 프로그램 확인 정보 및 상기 데이터들이 모두 신뢰성 있게 프로그램된 것으로 판단된 경우, 상기 페이지가 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 방법.
  5. 제 4 항에 있어서, 상기 (b-2) 단계는
    (b-2-1) 상기 프로그램 확인 정보가 저장된 상기 메모리 셀의 드레솔드 전압이 제 1 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계;
    (b-2-2) 상기 (b-2-1) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 1 프로그램 검증 전압 보다 큰 경우, 상기 드레솔드 전압이 제 2 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; 및
    (b-2-3) 상기 (b-2-2) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 2 프로그램 검증 전압 보다 큰 경우, 상기 프로그램 확인 정보가 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장 치의 프로그램 방법.
  6. 제 4 항에 있어서, 상기 (b-3) 단계는
    (b-3-1) 상기 데이터들이 저장된 상기 메모리 셀들의 드레솔드 전압이 제 1 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계;
    (b-3-2) 상기 (b-3-1) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 1 프로그램 검증 전압 보다 큰 경우, 상기 드레솔드 전압이 제 2 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; 및
    (b-3-3) 상기 (b-3-2) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 2 프로그램 검증 전압 보다 큰 경우, 상기 데이터들이 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 방법.
  7. 삭제
  8. 중단된 프로그램에 대한 신뢰도 판단 방법에 있어서:
    (a) 블랭크 값이 아닌 페이지를 찾아내는 단계;
    (b) 상기 페이지의 프로그램 확인 정보가 저장된 메모리 셀의 드레솔드 전압의 분포를 근거로 하여, 상기 프로그램 확인 정보의 프로그램 신뢰도를 판단하는 단계;
    (c) 상기 페이지의 데이터들이 저장된 메모리 셀들의 드레솔드 전압의 분포를 근거로 하여, 상기 데이터들의 프로그램 신뢰도를 판단하는 단계; 및
    (d) 상기 (b) 및 (c) 단계에서의 판단 결과, 상기 프로그램 확인 정보 및 상기 데이터들이 모두 신뢰성 있게 프로그램된 것으로 판단된 경우, 상기 페이지가 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 신뢰도 판단 방법.
  9. 제 8 항에 있어서, 상기 (b) 단계는
    (b-1) 상기 프로그램 확인 정보가 저장된 상기 메모리 셀의 드레솔드 전압이 제 1 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계;
    (b-2) 상기 (b-1) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 1 프로그램 검증 전압 보다 큰 경우, 상기 드레솔드 전압이 제 2 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; 및
    (b-3) 상기 (b-2) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 2 프로그램 검증 전압 보다 큰 경우, 상기 프로그램 확인 정보가 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 신뢰도 판단 방법.
  10. 제 8 항에 있어서, 상기 (c) 단계는
    (c-1) 상기 데이터들이 저장된 상기 메모리 셀들의 드레솔드 전압이 제 1 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계;
    (c-2) 상기 (c-1) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 1 프로그램 검증 전압 보다 큰 경우, 상기 드레솔드 전압이 제 2 프로그램 검증 전압 보다 큰지 여부를 확인하는 단계; 및
    (c-3) 상기 (c-2) 단계에서의 판별 결과, 상기 드레솔드 전압이 상기 제 2 프로그램 검증 전압 보다 큰 경우, 상기 데이터들이 신뢰성 있게 프로그램된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 신뢰도 판단 방법.
  11. 제 8 항에 있어서,
    상기 데이터들은 메모리 셀 어레이의 메인 영역에 저장되어 있고, 상기 프로그램 확인 정보는 상기 메모리 셀 어레이의 스페어 영역에 각각 저장되어 있는 것을 특징으로 하는 불 휘발성 메모리 장치의 프로그램 신뢰도 판단 방법.
  12. 제 11 항에 있어서,
    상기 데이터들은 페이지 단위로 프로그램 되며, 및 상기 페이지에 대응되는 상기 프로그램 확인 정보는 상기 데이터들과 동시에 프로그램된 정보인 것을 특징 으로 하는 불 휘발성 메모리 장치의 프로그램 신뢰도 판단 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
KR1020040074674A 2004-09-17 2004-09-17 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법 KR100645044B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040074674A KR100645044B1 (ko) 2004-09-17 2004-09-17 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US11/009,125 US7085167B2 (en) 2004-09-17 2004-12-10 Methods for programming user data and confirmation information in nonvolatile memory devices
JP2005253886A JP4843277B2 (ja) 2004-09-17 2005-09-01 高い信頼度を有する不揮発性メモリ装置のプログラム方法
CN200510098139A CN100576352C (zh) 2004-09-17 2005-09-08 在非易失存储器设备中对用户数据和确认信息编程的方法
DE102005045031A DE102005045031B4 (de) 2004-09-17 2005-09-16 Programmierverfahren und Programmierwiederaufnahmeverfahren für ein nichtflüchtiges Speicherbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074674A KR100645044B1 (ko) 2004-09-17 2004-09-17 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20060025833A KR20060025833A (ko) 2006-03-22
KR100645044B1 true KR100645044B1 (ko) 2006-11-10

Family

ID=36073783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074674A KR100645044B1 (ko) 2004-09-17 2004-09-17 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법

Country Status (5)

Country Link
US (1) US7085167B2 (ko)
JP (1) JP4843277B2 (ko)
KR (1) KR100645044B1 (ko)
CN (1) CN100576352C (ko)
DE (1) DE102005045031B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605824B1 (ko) * 2009-08-06 2016-04-01 삼성전자주식회사 메모리 장치를 테스트 방법 및 테스트 장치

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITVA20050024A1 (it) * 2005-04-13 2006-10-14 St Microelectronics Srl Metodo e circuito di programmazione simultanea di celle di memoria
WO2006129345A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置及びプログラムデータ冗長方法
KR20080022496A (ko) * 2006-09-06 2008-03-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 문턱 전압 분포 모니터링방법
US7684247B2 (en) * 2006-09-29 2010-03-23 Sandisk Corporation Reverse reading in non-volatile memory with compensation for coupling
US7447076B2 (en) * 2006-09-29 2008-11-04 Sandisk Corporation Systems for reverse reading in non-volatile memory with compensation for coupling
KR100841980B1 (ko) * 2006-12-19 2008-06-27 삼성전자주식회사 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법
US7518923B2 (en) 2006-12-29 2009-04-14 Sandisk Corporation Margined neighbor reading for non-volatile memory read operations including coupling compensation
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7830718B2 (en) * 2007-11-21 2010-11-09 Micron Technology, Inc. Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device
US7768812B2 (en) * 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US7848144B2 (en) * 2008-06-16 2010-12-07 Sandisk Corporation Reverse order page writing in flash memories
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP2010044504A (ja) * 2008-08-11 2010-02-25 Hitachi Cable Ltd フラッシュメモリを用いた装置及びそのフラッシュメモリへのデータの書き込み方法
US7864587B2 (en) * 2008-09-22 2011-01-04 Micron Technology, Inc. Programming a memory device to increase data reliability
KR20100133707A (ko) * 2009-06-12 2010-12-22 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 최상위 비트 프로그램 상태 판별 방법
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8539311B2 (en) * 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8631294B2 (en) 2011-02-02 2014-01-14 Seagate Technology Llc Methods and devices to increase memory device data reliability
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
KR101996004B1 (ko) * 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템
KR20130134186A (ko) * 2012-05-30 2013-12-10 삼성전자주식회사 메모리 장치의 리라이트 방법
JP2014186787A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
US9728278B2 (en) * 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
CN105810246B (zh) * 2014-12-31 2020-08-11 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US9424948B1 (en) 2015-10-23 2016-08-23 International Business Machines Corporation Detection of initial state by eFuse array
KR20170073792A (ko) * 2015-12-18 2017-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9921898B1 (en) * 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss
KR102639697B1 (ko) 2017-01-09 2024-02-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
US10541032B2 (en) 2017-05-10 2020-01-21 Micron Technology, Inc. Responding to power loss
US10192626B1 (en) * 2017-08-31 2019-01-29 Micro Technology, Inc. Responding to power loss
US10373694B2 (en) * 2017-08-31 2019-08-06 Micron Technology, Inc. Responding to power loss
US10607702B1 (en) 2018-12-03 2020-03-31 Micron Technology, Inc. Responding to power loss

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109599A (ja) * 1987-10-22 1989-04-26 Nec Corp 書込み・消去可能な半導体記憶装置
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5627786A (en) * 1995-02-10 1997-05-06 Micron Quantum Devices, Inc. Parallel processing redundancy scheme for faster access times and lower die area
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JPH11282765A (ja) * 1998-03-27 1999-10-15 Hitachi Ltd フラッシュメモリを使用した外部記憶装置
KR19990080832A (ko) 1998-04-22 1999-11-15 윤종용 불 휘발성 메모리 장치의 프로그램 검증 방법
JP2000040382A (ja) 1998-07-23 2000-02-08 Sony Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2001076496A (ja) * 1999-09-02 2001-03-23 Fujitsu Ltd 不揮発性メモリのデータ化け防止回路およびその方法
JP2001332096A (ja) * 2000-05-16 2001-11-30 Hitachi Ltd 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置
KR100418522B1 (ko) * 2001-06-11 2004-02-14 삼성전자주식회사 이동가능한 스페어 메모리 어레이 어드레스를 갖는 불휘발성 반도체 메모리 장치 및 그에 따른 리드방법
JP3692313B2 (ja) * 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
KR100443792B1 (ko) 2001-10-15 2004-08-09 주식회사 하이닉스반도체 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법
EP1548602B1 (en) * 2002-10-02 2008-03-12 Matsushita Electric Industrial Co., Ltd. Non-volatile storage device control method
KR100632946B1 (ko) * 2004-07-13 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100632947B1 (ko) * 2004-07-20 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605824B1 (ko) * 2009-08-06 2016-04-01 삼성전자주식회사 메모리 장치를 테스트 방법 및 테스트 장치

Also Published As

Publication number Publication date
US7085167B2 (en) 2006-08-01
JP4843277B2 (ja) 2011-12-21
US20060062049A1 (en) 2006-03-23
JP2006085895A (ja) 2006-03-30
DE102005045031A1 (de) 2006-03-30
CN100576352C (zh) 2009-12-30
KR20060025833A (ko) 2006-03-22
DE102005045031B4 (de) 2010-11-11
CN1767067A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
KR100645044B1 (ko) 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법
EP1077450B1 (en) NAND type nonvolatile memory
KR100956709B1 (ko) 플래시 메모리에 최적화된 전압 레벨을 갖는 프로그램 방법
KR100992985B1 (ko) 쓰기/삭제 중단 검출 메카니즘을 갖는 플래시 저장 시스템
KR100676722B1 (ko) 비휘발성 반도체 기억 장치 및 데이터 소거 방법
US7719900B2 (en) Semiconductor storage device having memory cell for storing data by using difference in threshold voltage
KR100827695B1 (ko) 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치
US20080189478A1 (en) Nonvolatile semiconductor memory device with advanced multi-page program operation
US8644082B2 (en) Memory apparatus and method for controlling erase operation of the same
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
KR100660534B1 (ko) 불휘발성 메모리 장치의 프로그램 검증방법
JP2004362729A (ja) 不揮発性半導体記憶装置
KR20080075710A (ko) 불휘발성 메모리 장치에서 전하 손실에 기인한 오류 데이터정정 방법
KR100629193B1 (ko) 불휘발성 반도체 기억 장치 및 그의 기록 방법
KR100645045B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US7283398B1 (en) Method for minimizing false detection of states in flash memory devices
US6639839B1 (en) Sensing method for EEPROM refresh scheme
US20020001230A1 (en) Non-volatile semiconductor memory including memory cells having different charge exhange capability
US8279676B2 (en) Method of operating nonvolatile memory device
US6418055B1 (en) One-chip microcomputer
US20100332736A1 (en) Method of operating nonvolatile memory device
JP2002208287A (ja) 不揮発性半導体記憶装置
KR20080056845A (ko) 소거 스트레스와 소거 타임을 줄인 불휘발성 반도체 메모리장치
JPH09231786A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 14