JP4843277B2

JP4843277B2 - 高い信頼度を有する不揮発性メモリ装置のプログラム方法

Info

Publication number: JP4843277B2
Application number: JP2005253886A
Authority: JP
Inventors: 錫憲李; 永準崔; 泰均金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-09-17
Filing date: 2005-09-01
Publication date: 2011-12-21
Anticipated expiration: 2025-09-01
Also published as: DE102005045031B4; JP2006085895A; KR20060025833A; CN1767067A; US20060062049A1; DE102005045031A1; US7085167B2; KR100645044B1; CN100576352C

Description

本発明は、半導体メモリ装置のプログラム方法に係り、より詳しくは、フラッシュメモリ装置のような不揮発性メモリ装置のプログラム方法に関する。

一般に、半導体メモリは、衛星から消費者電子機器に至るまでのマイクロプロセッサを基盤とした応用及びコンピュータなどのディジタルロジック設計において、最も必須的に使用されているマイクロ電子素子である。従って、高集積度及び高速半導体メモリの製造技術の進歩は、異なるディジタルロジック系列の性能基準を確立することに役立つ。

半導体メモリ装置は、広く揮発性半導体メモリ装置と不揮発性メモリ装置とに分けられる。揮発性半導体メモリ装置は、電源が印加される間データが貯蔵されて読み取られ、電源が遮断されるときデータは消失される。反面、ＭＲＯＭ（ＭＡＳＫＲＯＭ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＰＲＯＭ（ＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）などのような不揮発性メモリ装置は、電源が遮断されてもデータを貯蔵できる。

不揮発性メモリのデータ貯蔵状態は、使用される製造技術によって永久的であるか、或いは再プログラム可能である。不揮発性メモリ装置中、ＭＲＯＭ、ＰＲＯＭ及びＥＰＲＯＭは、システム自体、消去及び書き取りが不自由であって一般使用者が記憶内容を新しくし難い。これに対して、ＥＥＰＲＯＭは電気的に消去及び書き取りが可能であるので、継続的な更新が必要なシステムプログラミング、或いは補助記憶装置への応用が拡大されている。特にフラッシュＥＥＰＲＯＭ（以下、フラッシュメモリ装置と称する。）は、既存のＥＥＰＲＯＭに比べて集積度が高く、大容量補助記憶装置への応用に非常に有利である。フラッシュメモリ装置の中でもＮＡＮＤ型フラッシュメモリ装置は、ＮＯＲ型フラッシュメモリ装置に比べて集積度が非常に高い。

図１は、一般的な不揮発性メモリ装置のアレイ構造を示す図であって、ＮＡＮＤ型フラッシュメモリ装置のアレイ構造１００が示されている。

図１を参照すれば、ＮＡＮＤ型フラッシュメモリ装置は、情報を貯蔵するための貯蔵領域にメモリセルアレイ１００を含み、メモリセルアレイ１００は、メイン領域（ｍａｉｎｆｉｅｌｄ）１０とスペア領域（ｓｐａｒｅｆｉｅｌｄ）２０とに区分される。図１に示すメモリセルアレイは、一つのメモリブロックに対応するが、より多いメモリブロックがメモリセルアレイに提供されることは、当業者に自明である。スペア領域２０には、メイン領域１０及びフラッシュメモリ装置に関連する情報（例えば、エラー訂正コード、デバイスコード、メーカコード、ページ情報など）が貯蔵される。メモリセルアレイ１００のメイン及びスペア領域１０，２０は、複数のセルストリング（ｓｔｒｉｎｇ）１（又はＮＡＮＤストリングと称する。）から構成される。

メモリセルアレイ１００にデータを貯蔵するか、或いはそれよりデータを読み取るために、フラッシュメモリ装置にはページバッファ回路（図示せず）が提供される。周知のように、ＮＡＮＤ型フラッシュメモリ装置のメモリセルは、Ｆ−Ｎトンネリング電流（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍｔｕｎｎｅｌｉｎｇｃｕｒｒｅｎｔ）を用いて消去及びプログラムされる。ＮＡＮＤ型フラッシュＥＥＰＲＯＭの消去及びプログラム方法は、特許文献１および２に開示されている。

データをメイン領域１０に貯蔵するために、先ずデータローディング命令がフラッシュメモリ装置に印加された後、アドレス及びデータがフラッシュメモリ装置に連続的に提供される。一般に、プログラムされるデータは、ページバッファ回路にバイト又はワード単位で順次伝達される。プログラムされるデータ、すなわち一つのページ分のデータが全てページバッファ回路にローディングされれば、ページバッファ回路に保管されたデータは、プログラム命令の入力に応じてメモリセルアレイ（すなわち、選択されたページのメモリセル）に同時にプログラムされる。

選択されたページのメモリセルが全てプログラムされた後、当該メモリセルが正しくプログラムされたかを確認するベリファイ（ｖｅｒｉｆｙ）が実行される。ベリファイの結果、選択されたページのメモリセルが正しくプログラムされたと確認されれば、これに対する情報がメモリセルアレイの特定領域（例えば、スペア領域）にプログラムされる。そうした情報は、ページ情報又はコンファームマーク（ｃｏｎｆｉｒｍｍａｒｋ）と称される。ページ（ＷＬ０−ＷＬｍ）のそれぞれのページ情報は、スペア領域２０内の特定ストリング（点線の丸で表示された部分参照）に貯蔵される。例えば、一番目のページＷＬ０のページ情報は、スペアビットラインＳＢＬ０に連結されたストリングのメモリセルＭ０'に貯蔵され、二番目のページＷＬ１のページ情報はスペアビットラインＳＢＬ０に連結されたストリングのメモリセルＭ１'に貯蔵され、最後のページＷＬｍのページ情報は、スペアビットラインＳＢＬ０に連結されたストリングのメモリセルＭｍ'にそれぞれ貯蔵される。

前述したように、一つのページ分のデータを貯蔵するためには、プログラム動作が２回実行される。１回は、メモリセルに対するノーマルプログラム動作であり、残り１回は、メモリセルが正常にプログラムされたページ情報又はコンファームマークに対するプログラム動作である。このようなプログラムスキームによれば、結果的に一つのページのデータ情報をプログラムするのにかかる時間は、実際データをプログラムするのにかかる時間の約２倍が必要になる。この場合、もしメモリセルアレイが３２枚のページ（又はワードライン）を含めば、プログラム動作が６４回反復されなければならない。フラッシュメモリ装置の性能を決定するのに重要な要素のうちの一つがプログラム時間であるという点を考慮して見るとき、前述したプログラム方式は、フラッシュメモリ装置の性能（又は動作速度）を低下させる原因になる。このような問題を防止するため、各ページ別にコンファームマークをプログラムする代わりに、複数のページ単位にコンファームマークをプログラムする方法が使用されても良い。

ところで、フラッシュメモリ装置をプログラムしている際、プログラム途中で意図しない停電が発生する場合がある。この場合には、電源が再び供給されるとき、以前に実行されたプログラム動作が正常に実行されたか否かを確認しなければならない。プログラムの正常終了の可否は、コンファームマークにプログラムされた値を確認することによって実行される。しかしながら、前述したようにコンファームマークはメモリセルに対するプログラム及びベリファイが全て実行された後に始めてプログラムされ始める。従って、コンファームマークをプログラムする途中に停電が発生すれば、対応するメモリセルが正常にプログラムされていたとしても当該データを全て失うという問題がある。特に、このようなデータ損失は、複数のページ毎にコンファームマークをプログラムする場合、さらに大きくなる。従って、プログラム途中電源が切れてから再供給されるとき発生するデータの損失を最小化させることができる新しい方策が要求される。
米国特許５，４７３，５６３号米国特許５，６９６，７１７号

本発明の技術的課題は、プログラム速度を向上させうる不揮発性メモリ装置のプログラム方法を提供することにある。

本発明の他の技術的課題は、プログラムのデータの損失を最小化させ、データの信頼性を増進させうる不揮発性メモリ装置のプログラム方法を提供することにある。

前述した技術的課題を達成するために本発明に従う不揮発性メモリ装置のプログラム方法は、不揮発性メモリ装置の複数の第１のメモリセルでデータをプログラムする段階と、複数の第１のメモリセルでプログラムされたデータと関連するプログラム確認情報を不揮発性メモリ装置の第２のメモリセルで同時にプログラムする段階と、複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、データが複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階とを含むことを特徴とする。

この実施形態において、複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、データが複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、複数の第１のメモリセルの少なくとも一部のターンオン電圧と第１のスレッショルドとの第１の比較結果に基づき、少なくとも一つの第２のメモリセルのターンオン電圧と第１のスレッショルドとの第２の比較結果に基づき、データが複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階を含むことを特徴とする。

この実施形態において、プログラム確認情報は、コンファームマーク（ＣｏｎｆｉｒｍＭａｒｋ）を含むことを特徴とする。

この実施形態において、複数の第１のメモリセルは、不揮発性メモリ装置のメモリセルアレイのメイン領域にあり、少なくとも一つの第２のメモリセルはメモリセルアレイのスペア領域にあることを特徴とする。

この実施形態において、複数の第１のメモリセルの少なくとも一部のターンオン電圧と第１のスレッショルドとの第１の比較結果と、少なくとも一つの第２のメモリセルのターンオン電圧と第１のスレッショルドとの第２の比較結果に基づいて、データが複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、少なくとも一つの第２のメモリセルのターンオン電圧が第１のスレッショルドを超過するか否かを判別する段階と、複数の第１のメモリセルの少なくとも一部のターンオン電圧が第１のスレッショルドを超過するか否かを判別する段階とを含むことを特徴とする。

この実施形態において、複数の第１のメモリセルの少なくとも一部のターンオン電圧と第１のスレッショルドとの第１の比較結果と、少なくとも一つの第２のメモリセルのターンオン電圧と第１のスレッショルドとの第２の比較結果に基づいて、データが複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、少なくとも一つの第２のメモリセルのターンオン電圧が第２のスレッショルドを超過するか否かを判別する段階と、複数の第１のメモリセルの少なくとも一部のターンオン電圧が第２のスレッショルドを超過するか否かを判別する段階とをさらに含むことを特徴とする。

この実施形態において、少なくとも一つの第２のメモリセルのターンオン電圧が第２のスレッショルドを超過し、複数の第１のメモリセルの少なくとも一部のターンオン電圧が第２のスレッショルドを超過する場合、データは、複数の第１のメモリセルで正しくプログラムされたと判別されることを特徴とする。

この実施形態において、複数の第１のメモリセルでデータがプログラムされる間及び／又は複数の第１のメモリセルでプログラムされたデータと関連して少なくとも一つの第２のメモリセルでプログラムされたプログラム確認情報がプログラムされる間、不揮発性メモリ装置への電源供給が遮断されるか否かを判別する段階をさらに含むことを特徴とする。

この実施形態において、複数の第１のメモリセルの少なくとも一部を含む不揮発性メモリ装置の複数の第３のメモリセルをスキャニングして、複数の第３のメモリセル内でブランク値を有さないメモリセルのグループを識別する段階をさらに含むことを特徴とする。

この実施形態において、不揮発性メモリ装置の複数の第１のメモリセルにプログラムされるデータは、データページを含むことを特徴とする。

前述した技術的課題を達成するために本発明に従う一時中断された不揮発性メモリ装置に対するデータプログラミングを再開する方法は、プログラムされたデータを有するメモリセルを識別するためメモリセルアレイをスキャニングする段階と、メモリセルのスレッショルド電圧と、メモリセルにプログラムされたデータの信頼度に関連する情報を貯蔵している少なくとも一つの付加メモリセル（ａｄｄｉｔｉｏｎａｌｍｅｍｏｒｙｃｅｌｌ）のスレッショルド電圧の分析結果に基づいて、メモリセルにプログラムされたデータの信頼度を判別する段階とを含むことを特徴とする。

この実施形態において、少なくとも一つの付加メモリセルのスレッショルド電圧の分析結果に基づいてメモリセルにプログラムされたデータの信頼度を判別する段階は、少なくとも一つの付加メモリセルのスレッショルド電圧が第１の基準電圧より大きいか否かを判別し、さらに、少なくとも一つの付加メモリセルのスレッショルド電圧が第２の基準電圧より大きいか否かを判別する段階と、少なくとも一つの付加メモリセルのスレッショルド電圧が第２の基準電圧より大きい場合、少なくとも一つの付加メモリセル内にプログラムされたデータを信頼性があるデータであると判別する段階とを含むことを特徴とする。

この実施形態において、メモリセルのスレッショルド電圧の分析結果に基づいてメモリセルにプログラムされたデータの信頼度を判別する段階は、メモリセルのスレッショルド電圧が第１の基準電圧より大きいか否かを判別し、さらにメモリセルのスレッショルド電圧が第２の基準電圧より大きいか否かを判別する段階と、少なくとも一つの付加メモリセル内にプログラムされたデータが信頼性があるデータであると判別され、メモリセルのスレッショルド電圧が第２の基準電圧より大きい場合、メモリセルにプログラムされたデータが信頼性があると判別する段階とを含むことを特徴とする。

この実施形態において、プログラム確認情報は、コンファームマークを含むことを特徴とする。

この実施形態において、メモリセルは、不揮発性メモリ装置のメモリセルアレイのメイン領域にあり、少なくとも一つの付加メモリセルは、メモリセルアレイのスペア領域にあることを特徴とする。

この実施形態において、第１の基準電圧は、約０Ｖであり、第２の基準電圧は、約１．２Ｖであることを特徴とする。

前述した技術的課題を達成するために本発明に従う複数のメモリセルを含むメモリセルアレイを備えた不揮発性メモリ装置で一時中断されたデータプログラミングを再開する方法は、プログラムされたデータを含んでいると思われる第１のグループの複数のメモリセルを検出する段階と、第１のグループの複数のメモリセルの少なくとも一つのスレッショルド電圧が第１の値を超過するか否かを判別する段階と、もし少なくとも一つの分析されたスレッショルド電圧が第１の値より小さい場合第１のグループの複数のメモリセルを再プログラムする段階とを含むことを特徴とする。

この実施形態において、第１のグループの複数のメモリセルの少なくとも一つのスレッショルド電圧が第１の値を超過するか否かを判別する段階以前に、第１のグループの複数のメモリセル内にあるデータのプログラム信頼度に関連する確認情報を貯蔵している少なくとも一つの付加メモリセルのスレッショルド電圧が第１の値を超過するか否かを判別する段階をさらに含むことを特徴とする。

この実施形態において、第１のグループの複数のメモリセルは、使用者データ（ｕｓｅｒｄａｔａ）がプログラムされる不揮発性メモリ装置のメイン領域にあり、少なくとも一つの付加メモリセルは、コンファームマークが貯蔵される不揮発性メモリ装置のスペア領域にあることを特徴とする。

以上のような本発明によれば、不揮発性メモリ装置の動作速度を向上させることができ、停電などによるプログラム中断時に発生するデータの損失を最小化させることができ、データについての信頼性を高めることができる。

以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。

本発明の新たなプログラム方法は、複数のデータと、データについてのプログラム確認情報とを同時にプログラムする。そして、停電などによってプログラムが中断されれば、リカバリー時データ及びプログラム確認情報が貯蔵されているメモリセルのスレッショルド電圧の分布を分析し、これに基づいて当該メモリセルが正常にプログラムされたか否かを判別する。判別結果、当該メモリセルが正常にプログラムされた場合には、次のメモリセルからプログラムを実行し、当該メモリセルが正常にプログラムされない場合には、当該メモリセルからプログラムを実行する。

図２は、本発明に適用される不揮発性メモリ装置のアレイ構造を示す図であり、ＮＡＮＤ型フラッシュメモリ装置が示されている。しかし、本発明がＮＡＮＤ型フラッシュメモリ装置以外のさらに他の半導体メモリ装置（例えば、ＭＲＯＭ、ＰＲＯＭ、ＦＲＡＭ、ＮＯＲ型フラッシュメモリ装置など）にも適用されることは当業者に自明である。

図２を参照すれば、本発明に従う不揮発性メモリ装置は、データ情報を貯蔵するためのメモリセルアレイ１００を含む。メモリセルアレイ１００は、メイン領域１０とスペア領域２０とに大別される。メイン領域１０とスペア領域２０とは、同一のメモリセル構造から構成される。メイン領域１０は、実際データ（以下、ユーザーデータと称する。）が貯蔵される領域で、ページ１１，１２，１３，・・・単位にプログラムされる。そして、スペア領域２０には、それぞれのページ１１，１２，１３，・・・に対応する付加情報、例えば当該ページに対するプログラム情報を表示するコンファームマークＣＭ０，ＣＭ１，ＣＭ２，・・・などがプログラムされる。ここで、コンファームマークＣＭ０，ＣＭ１，ＣＭ２，・・・のサイズは、固定された値ではなく、設計によって調節可能である。図２に示したメモリセルアレイ１００の構成は、図１に示したものと実質的に同一である。従って、同一の機能を実行するブロックに対しては図１と同一の参照番号を付し、これについての詳細説明は省略する。

本発明に従う不揮発性メモリ装置は、図１に示すセルアレイ１００と同一の構成を有するが、それがプログラムされる方法と、プログラムされたデータが正しく実行されたか否かを検証する方法において差異点を有する。

具体的に、本発明に従う不揮発性メモリ装置のプログラム方法は、メイン領域１０をプログラムした後、メイン領域１０に対するプログラム検証結果によってスペア領域２０をプログラムする従来技術とは違って、メイン領域１０とスペア領域２０とを同時にプログラムする。それにより、全体プログラム時間が２倍だけ縮少し、ＮＯＰ（Ｎｏｎ−Ｏｐｅｒａｔｉｏｎ）が最小化される。そして、このようなプログラム方式によれば、プログラム途中に電源が切れてから再供給されるとき発生するデータの損失が最小化される。これについての詳細な説明は以下の通りである。

例えば、プログラム途中で停電が発生すれば、リカバリー時コンファームマークを確認してプログラムの進行状態を把握する。この場合、従来ではメイン領域１０がプログラムされたとしてもこれに対するプログラム完了情報がスペア領域２０にプログラムされていなければ、当該データはリカバリー時に全て消失される。しかしながら、本発明ではメイン領域１０とスペア領域２０とが同時にプログラムされるので、メイン領域１０に対するプログラムが信頼性があるように実行されたということのみが確認されれば、当該データは保存可能である。本発明に従うプログラム信頼性判断方法は次の通りである。

プログラム途中で停電し、電源が再供給され始めれば、図２に示すように、ブランク（例えば、‘ＦＦｈ’又は論理‘１’の状態）ではないデータが始めて検出されるまで（すなわち、最後にプログラム実行中であったデータが検出されるまで）データをスキャンする。それから、検出されたデータの属したページのコンファームマークＣＭ２とユーザーデータ（例えば、参照番号１３）が貯蔵されたメモリセルのスレッショルド電圧を分析して当該ページについてのプログラム結果を信頼できるか否かを判別する。この際、実行されるデータのスキャンは、それぞれのメモリセル単位に実行されることもでき、ワイヤードＯＲ方式のように複数のメモリセルを一度にスキャンすることもできる。

図３は、ユーザーデータ及びコンファームマークが貯蔵されたメモリセルのスレッショルド電圧分布を示す図である。そして、図４は、メモリセルのスレッショルド電圧分布に基づく本発明に従うプログラムの信頼度判断基準を示す図である。

一般に、不揮発性メモリ装置は、絶縁膜によって完全に取り囲まれており、シリコン基板上に形成されたソースとドレインとの間に配列された電気的フローティングゲートと、ワードラインと連結される制御ゲートと、を有する。セル内でチャージキャリヤ（すなわち、電子）は、プログラム動作時絶縁膜を介してフローティングゲートに注入される。フローティングゲートに電子が蓄積されることによって、セルトランジスタの有効スレッショルド電圧は増加し、これによりスレッショルド電圧の分布が左側から右側に移動する。

この際、セルトランジスタの制御ゲートとドレインとに０Ｖの読み出し電圧Ｖｒｅａｄ（図３のＶｖｅｒ１に該当する。）を印加すれば、プログラムされたセルは、非導電状態に残っており論理‘０’（ＯＦＦｃｅｌｌ）の状態を示す。しかし、プログラムが正常に完了された以後のスレッショルド電圧は、図３から分かるように、０Ｖに近接している“Ａ”領域ではなく、“Ｂ”領域に分布するので、プログラム途中で停電になってから電源が再供給され始めるとき、前述したデータ読み出しスキームのみでは当該メモリセルが正常的にプログラムされたかを正確には判別しにくい。従って、本発明では、読み出し電圧を第１のプログラム検証電圧Ｖｖｅｒ１として使用し、“Ｂ”領域の最低値に該当する約１．２Ｖの電圧を第２のプログラム検証電圧Ｖｖｅｒ２として使用して、メモリセルについてのプログラムの信頼性を判断する。メモリセルについてのプログラムの信頼性判断は、コンファームデータが貯蔵されたメモリセルと、ユーザーデータが貯蔵されたメモリセル全てに適用される。

データスキャン過程によってブランクではないページ（又はデータ）が検索されれば、先ずコンファームマークが貯蔵されているセルトランジスタのゲートに所定の第１のプログラム検証電圧Ｖｖｅｒ１を印加して、当該セルトランジスタが非導電状態を維持するか否かを確認する。確認の結果、当該セルトランジスタが非導電状態を維持すれば、コンファームマークはプログラムになっていると判断する。この際、コンファームマークが貯蔵されたセルトランジスタのスレッショルド電圧Ｖｃｏｎは、“Ａ”又は“Ｂ”領域に分布する。

次いで、所定の第２のプログラム検証電圧Ｖｖｅｒ２を印加して、当該セルトランジスタが非導電状態を維持するか否かを確認する。確認の結果、当該セルトランジスタが非導電状態を維持すれば、コンファームマークは、信頼性があるようにプログラムされていると判断する。この際、コンファームマークが貯蔵されたセルトランジスタのスレッショルド電圧Ｖｃｏｎは、第２のプログラム検証電圧Ｖｖｅｒ２より高い“Ｂ”領域に分布される。このように、コンファームマークが信頼性があるようにプログラムされたと判断された後であれば、続けてユーザーデータに対するプログラムの信頼性を判断する。

ユーザーデータに対するプログラムの信頼性を判断するためには、先ずユーザーデータが貯蔵されているセルトランジスタのゲートに所定の第１のプログラム検証電圧Ｖｖｅｒ１を印加して、当該セルトランジスタが導電するか、又は非導電状態を維持するかを確認する。確認の結果、当該セルトランジスタが導電すれば、当該セルは、プログラムされず消去状態をそのまま維持するセル、すなわち“１”のデータ値を有するセルと判断する。そして、当該セルトランジスタが導電しなければ、当該セルは、プログラム状態のセル、すなわち“０”の値にプログラムされたセルと判断する。当該セルがプログラムされたセルと判定された場合、当該プログラムが正常に完了したか否かによってセルトランジスタのスレッショルド電圧Ｖｕｓｅｒは、“Ａ”又は“Ｂ”領域に分布される。

このように、当該セルがプログラムされたと判断されれば、続けて当該プログラムが正常に完了したか否かを検証する。このため、所定の第２のプログラム検証電圧Ｖｖｅｒ２を印加して、当該セルトランジスタが非導電状態を維持するか否かを確認する。確認の結果、当該セルトランジスタが非導電状態を維持すれば、ユーザーデータは、信頼性があるようにプログラムされていると判断する。この際、ユーザーデータが貯蔵されたセルトランジスタのスレッショルド電圧Ｖｕｓｅｒは、第２のプログラム検証電圧Ｖｖｅｒ２より高い“Ｂ”領域に分布される。

図４に示すように、コンファームマーク及びユーザーデータが貯蔵されたトランジスタのスレッショルド電圧Ｖｃｏｎ，Ｖｕｓｅｒが全て第２のプログラム検証電圧Ｖｖｅｒ２より高い“Ｂ”領域に分布されれば、当該コンファームマーク及びユーザーデータは、全て信頼性があるようにプログラムされたと判断する。このようなプログラム信頼性判断スキームによれば、停電などによってプログラムが中断されたとき発生するデータ損失を最小化させることができる。そして、本発明では、コンファームマークは勿論データに対するプログラム信頼性を全て考慮するので、データの信頼性をさらに高めることができる。

図５は、本発明の好適な実施形態による不揮発性メモリ装置のプログラム方法を示す流れ図である。

図５を参照すれば、本発明に従う不揮発性メモリ装置のプログラム方法は、先ずユーザーデータと、ユーザーデータに対応するコンファームマークとを同時にプログラムする（段階１０００）。この際、ユーザーデータは、ページ単位にメモリセルアレイのメイン領域にプログラムされる。コンファームマークは、メモリセルアレイのスペア領域にそれぞれプログラムされ、各ページについてのプログラムが信頼することができるようにプログラムされたか否かを確認する情報として使用される。

そして、プログラムが実行される途中で電源が遮断されたか否かが判別される（段階１１００）。段階１１００での判別結果、プログラム途中で電源が遮断されたら、電源が再供給されるときメモリセルアレイが貯蔵したデータをスキャンして（段階１２００）、ブランクではないデータ（すなわち、プログラムされたデータ）を検出する（段階１３００）。段階１２００及び段階１３００の動作は、ブランクではないデータが検出されるときまで反復される。段階１３００でブランクではないデータが始めに検出されたら、検出されたデータの属したページのコンファームマーク及びユーザーデータが貯蔵されているメモリセルのスレッショルド電圧分布を分析して当該ページに対するプログラムの有効性を分析する（段階１４００）。

次いで、段階１４００での分析結果を根拠として当該ページに実行されたプログラムが有効であるか否かを判別する（段階１５００）。段階１５００での判別の結果、当該ページに対するプログラムが有効と判別されたら、次ページのデータからプログラム動作を再実行する（段階１６００）。そして、段階１５００での判別の結果、当該ページに対するプログラムが有効ではないと判別されたら、当該ページのデータからプログラム動作を再実行する（段階１７００）。

図６は、本発明の好適な実施形態によるプログラムの信頼度判断方法を示す流れ図である。図６には、図５の段階１４００で実行されたプログラム信頼度判断過程が詳細に示されている。

図６を参照すれば、本発明に従うプログラム信頼度判断方法は、先ずコンファームマークに対するプログラム信頼性を判断する（段階１４１０）。コンファームマークに対するプログラム信頼性を判断するためには、コンファームマークがプログラムされたセルに対するスレッショルド電圧Ｖｃｏｎが第１のプログラム検証電圧Ｖｖｅｒ１より大きいか否かを判別する（段階１４１２）。

段階１４１２での判別の結果、スレッショルド電圧Ｖｃｏｎが第１のプログラム検証電圧Ｖｖｅｒ１より小さければ、当該ページは消去ページ、すなわちプログラムされないページと判定し、手順は終了される（段階１４５０）。そして、段階１４１２での判別の結果、スレッショルド電圧Ｖｃｏｎが第１のプログラム検証電圧Ｖｖｅｒ１より大きければ、当該ページは、プログラムされたと判定する（段階１４１４）。

段階１４１４で当該ページがプログラムされたと判定されたら、続けてスレッショルド電圧Ｖｃｏｎが第２のプログラム検証電圧Ｖｖｅｒ２より大きいか否かを判別する（段階１４１６）。段階１４１６での判別の結果、スレッショルド電圧Ｖｃｏｎが第２のプログラム検証電圧Ｖｖｅｒ２より大きければ、コンファームマークは、信頼性があるようにプログラムされたと判断する。そして、段階１４１６での判別の結果、スレッショルド電圧Ｖｃｏｎが第２のプログラム検証電圧Ｖｖｅｒ２より小さければ、当該ページは、信頼性があるようにプログラムされていないと判断し、手順は終了される（段階１４４０）。

段階１４１６でコンファームマークが信頼性があるようにプログラムされたと判断されたら、続けて当該ページに属するユーザーデータのそれぞれに対するプログラム信頼性判断が実行される（段階１４２０）。段階１４２０に示されているユーザーデータに対するプログラム信頼度判断過程は、一つのセルを例に挙げて説明したものである。各セル別に遂行されるユーザーデータに対するプログラム信頼性判断過程は次の通りである。

先ず、ユーザーデータがプログラムされた各セルに対するスレッショルド電圧Ｖｕｓｅｒが、第１のプログラム検証電圧Ｖｖｅｒ１より大きいか否かを判別する（段階１４２２）。段階１４２２での判別結果、スレッショルド電圧Ｖｕｓｅｒが第１のプログラム検証電圧Ｖｖｅｒ１より小さければ、当該セルは消去セル、すなわち“１”のデータ値を有するセルと判定する（段階１４６０）。そして、段階１４２２での判別の結果、スレッショルド電圧Ｖｕｓｅｒが第１のプログラム検証電圧Ｖｖｅｒ１より大きければ、当該セルは、プログラムされたセル、すなわち“０”のデータ値を有するセルと判定する（段階１４２４）。

段階１４２４で当該セルがプログラムされたセルと判定されたら、スレッショルド電圧Ｖｕｓｅｒが第２のプログラム検証電圧Ｖｖｅｒ２より大きいか否かを判別する（段階１４２６）。段階１４２６での判別の結果、スレッショルド電圧Ｖｕｓｅｒが第２のプログラム検証電圧Ｖｖｅｒ２より大きければ、セルは信頼性があるようにプログラムされたと判定する（段階１４３０）。そして、段階１４２６での判別の結果、スレッショルド電圧Ｖｕｓｅｒが第２のプログラム検証電圧Ｖｖｅｒ２より小さければ、当該セルは信頼性があるようにプログラムされないことと判断する（段階１４４０）。

前述したセルに対するプログラム信頼性判断は、それぞれのセル毎に個別的に実行することもでき、ワイヤードＯＲ方式のように一括的に実行することもできる。この場合、ページに属する複数のセルのうちいずれか一つのセルであってもプログラムが信頼できないと判明されれば、当該ページは再プログラムされる。

前述したように、本発明に従う不揮発性メモリ装置のプログラム方法は、複数のデータと、データに対するプログラム確認情報とを同時にプログラムする。そして、停電などによってプログラムが中断された場合、データ及びプログラム確認情報（例えば、コンファームマーク）が貯蔵されているメモリセルのスレッショルド電圧分布に基づいてプログラムの進行状態を把握する。そして、把握されたプログラムの進行状態によって非正常的にプログラムが中断されたデータからプログラムを再実行する。このような不揮発性メモリ装置のプログラム方法によれば、コンファームマークをプログラムするための別途の時間が不要にするためプログラム時間を２倍ばかり縮めることができる。そして、ユーザーデータとコンファームマークとが同時にプログラムされるため、プログラム途中停電になってから電源が再供給される場合、発生するデータの損失を最小化させることができ、プログラムに対する信頼性を高めることができる。

以上、本発明に従う回路の構成及び動作を前述した説明及び図面によって示したが、これは例を挙げて説明したに過ぎず、本発明の技術的思想及び範囲を外れない範囲内で多様な変化及び変更が可能なことは勿論である。

一般的な不揮発性メモリ装置のアレイ構造を示す図である。本発明が適用される不揮発性メモリ装置のアレイ構造を示す図である。メモリセルのスレッショルド電圧分布を示す図である。メモリセルのスレッショルド電圧分布を根拠として本発明に従うプログラムの信頼度判断基準を示す図である。本発明の好適な実施形態による不揮発性メモリ装置のプログラム方法を示す流れ図である。図５に示された本発明の好適な実施形態によるプログラムの信頼度判断方法を示す流れ図である。

符号の説明

１０メイン領域
２０スペア領域
１００メモリセルアレイ

Claims

不揮発性メモリ装置をプログラムする方法であって、
前記不揮発性メモリ装置の複数の第１のメモリセルでデータをプログラムする段階と、
前記複数の第１のメモリセルの各々の前記データが正しくプログラムされたことを示すプログラム確認情報を、前記複数の第１のメモリセルの各々に対応する、前記不揮発性メモリ装置の第２のメモリセルで同時にプログラムする段階と、
前記プログラムが中断されたとき、前記複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と前記少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、前記データが前記複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階とを含み、
前記複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と前記少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、前記データが前記複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、
前記少なくとも一つの第２のメモリセルのスレッショルド電圧が、読み出し電圧である第１のプログラム検証電圧よりも大きいか否かを判別し、さらに、前記少なくとも一つの第２メモリセルのスレッショルド電圧が、プログラムが正常に完了された以後のスレッショルド電圧の最低値に該当する第２のプログラム検証電圧よりも大きいか否かを判別する段階と、
前記少なくとも一つの第２のメモリセルのスレッショルド電圧が前記第２のプログラム検証電圧よりも大きい場合、前記プログラム確認情報が正しくプログラムされたと判別する段階とを含むことを特徴とする不揮発性メモリ装置のプログラム方法。
前記複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と前記少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、前記データが前記複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、
前記少なくとも一つの第２のメモリセルのスレッショルド電圧が前記第１のプログラム検証電圧よりも大きい場合、前記プログラム確認情報がプログラムされたと判別する段階を含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
前記プログラム確認情報は、コンファームマークを含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
前記複数の第１のメモリセルは、前記不揮発性メモリ装置のメモリセルアレイのメイン領域にあり、前記少なくとも一つの第２のメモリセルは前記メモリセルアレイのスペア領域にあることを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
前記複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と前記少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、前記データが前記複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、
前記プログラム確認情報が正しくプログラムされたと判別されたとき、少なくとも一つの前記第１のメモリセルのスレッショルド電圧と前記第１のプログラム検証電圧とを比較する段階と、
前記少なくとも一つの第１のメモリセルのスレッショルド電圧が前記第１のプログラム検証電圧よりも大きい場合、前記少なくとも一つの第１のメモリセルの前記データがプログラムされたと判別する段階をさらに含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
前記複数の第１のメモリセルの少なくとも一部のスレッショルド電圧の分布と前記少なくとも一つの第２のメモリセルのスレッショルド電圧の分布とを評価して、前記データが前記複数の第１のメモリセルで正しくプログラムされたか否かを判別する段階は、
前記プログラム確認情報が正しくプログラムされたと判別されたとき、前記少なくとも一つの第１のメモリセルのスレッショルド電圧と前記第２のプログラム検証電圧とを比較する段階と、
前記少なくとも一つの第１のメモリセルのスレッショルド電圧が前記第２のプログラム電圧よりも大きい場合、前記少なくとも一つの第１のメモリセルで前記データが正しくプログラムされたと判別する段階を含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
前記複数の第１のメモリセルでデータがプログラムされる間及び／又は前記複数の第１のメモリセルでプログラムされたデータと関連して前記少なくとも一つの第２のメモリセルでプログラムされた前記プログラム確認情報がプログラムされる間、前記不揮発性メモリ装置への電源供給が遮断されるか否かを判別する段階をさらに含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
前記複数の第１のメモリセルの少なくとも一部を含む前記不揮発性メモリ装置の複数の第３のメモリセルをスキャニングして、前記複数の第３のメモリセル内でブランク値を有さないメモリセルのグループを識別する段階をさらに含むことを特徴とする請求項６に記載の不揮発性メモリ装置のプログラム方法。
前記不揮発性メモリ装置の前記複数の第１のメモリセルにプログラムされる前記データは、データページを含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム方法。
一時中断された不揮発性メモリ装置に対するデータプログラミングを再開する方法であって、
プログラムされたデータを有するメモリセルを識別するためメモリセルアレイをスキャニングする段階と、
前記メモリセルのスレッショルド電圧と、前記メモリセルの前記データが正しくプログラムされたことを示すデータの信頼度に関連する情報を前記メモリセルの前記データと同時にプログラムする少なくとも一つの付加メモリセルのスレッショルド電圧との分析結果に基づいて、前記メモリセルにプログラムされた前記データの信頼度を判別する段階とを含み、
前記メモリセルにプログラムされた前記データの信頼度を判別する段階は、
前記少なくとも一つの付加メモリセルのスレッショルド電圧が、読み出し電圧である第１の基準電圧より大きいか否かを判別し、さらに、前記少なくとも一つの付加メモリセルのスレッショルド電圧が、プログラムが正常に完了された以後のスレッショルド電圧の最低値に該当する第２の基準電圧より大きいか否かを判別する段階と、
前記少なくとも一つの付加メモリセルのスレッショルド電圧が前記第２の基準電圧より大きい場合、前記少なくとも一つの付加メモリセル内にプログラムされた前記データの信頼度に関連する情報を信頼性があると判別する段階とを含むことを特徴とする不揮発性メモリ装置のプログラム再開方法。
前記メモリセルにプログラムされた前記データの信頼度を判別する段階は、
前記メモリセルのスレッショルド電圧が前記第１の基準電圧より大きいか否かを判別し、さらに前記メモリセルのスレッショルド電圧が前記第２の基準電圧より大きいか否かを判別する段階と、
前記少なくとも一つの付加メモリセル内にプログラムされた前記データが信頼性があるデータであると判別され、前記メモリセルのスレッショルド電圧が前記第２の基準電圧より大きい場合、前記メモリセルにプログラムされた前記データが信頼性があると判別する段階とを含むことを特徴とする請求項１０に記載の不揮発性メモリ装置のプログラム再開方法。
前記プログラム確認情報は、コンファームマークを含むことを特徴とする請求項１０に記載の不揮発性メモリ装置のプログラム再開方法。
前記メモリセルは、前記不揮発性メモリ装置のメモリセルアレイのメイン領域にあり、前記少なくとも一つの付加メモリセルは、前記メモリセルアレイのスペア領域にあることを特徴とする請求項１０に記載の不揮発性メモリ装置のプログラム再開方法。
前記第１の基準電圧は、約０Ｖであることを特徴とする請求項１０に記載の不揮発性メモリ装置のプログラム再開方法。
前記第２の基準電圧は、約１．２Ｖであることを特徴とする請求項１０に記載の不揮発性メモリ装置のプログラム再開方法。
複数のメモリセルを含むメモリセルアレイを備えた不揮発性メモリ装置で一時中断されたデータプログラミングを再開する方法であって、
プログラムされたデータを含んでいると思われる第１のグループの複数のメモリセルを検出する段階と、
前記第１のグループの複数のメモリセル内にある前記データが正しくプログラムされたことを示すプログラム確認情報を前記第１のグループの複数のメモリセルのデータと同時にプログラムする少なくとも一つの付加メモリセルのスレッショルド電圧が、読み出し電圧である第１の値を超過するか否かを判別し、さらに、前記少なくとも一つの付加メモリセルのスレッショルド電圧が、プログラムが正常に完了された以後のスレッショルド電圧の最低値に該当する電圧である第２の値を超過するか否かを判別する段階と、
前記少なくとも一つの付加メモリセルのスレッショルド電圧が前記第２の値を超過しない場合、前記プログラム確認情報が正しくプログラムされなかったと判別され、前記第１のグループの複数のメモリセルを再プログラムする段階とを含むことを特徴とする不揮発性メモリ装置のプログラム再開方法。
前記少なくとも一つの付加メモリセルのスレッショルド電圧が前記第１の値を超過しない場合、前記第１のグループの複数のメモリセルを再プログラムする段階をさらに含むことを特徴とする請求項１６に記載の不揮発性メモリ装置のプログラム再開方法。
前記少なくとも一つの付加メモリセルのスレッショルド電圧が前記第２の値を超過する場合、前記第１のグループの複数のメモリセルの少なくとも一つのスレッショルド電圧が、前記第２の値を超過するか否かを判別する段階と、
前記第１のグループの複数のメモリセルの少なくとも一つのスレッショルド電圧が、前記第２の値を超過する場合、前記第１のグループの複数のメモリセルのプログラムが正しく行われたと判別し、第２のグループの複数のメモリセルのプログラムを開始することを特徴とする請求項１６に記載の不揮発性メモリ装置のプログラム再開方法。
前記第１のグループの複数のメモリセルは、使用者データがプログラムされる前記不揮発性メモリ装置のメイン領域にあり、前記少なくとも一つの付加メモリセルは、コンファームマークが貯蔵される前記不揮発性メモリ装置のスペア領域にあることを特徴とする請求項１６に記載の不揮発性メモリ装置のプログラム再開方法。