KR101605824B1 - 메모리 장치를 테스트 방법 및 테스트 장치 - Google Patents

메모리 장치를 테스트 방법 및 테스트 장치 Download PDF

Info

Publication number
KR101605824B1
KR101605824B1 KR1020090072531A KR20090072531A KR101605824B1 KR 101605824 B1 KR101605824 B1 KR 101605824B1 KR 1020090072531 A KR1020090072531 A KR 1020090072531A KR 20090072531 A KR20090072531 A KR 20090072531A KR 101605824 B1 KR101605824 B1 KR 101605824B1
Authority
KR
South Korea
Prior art keywords
power
pattern data
data
sector
power failure
Prior art date
Application number
KR1020090072531A
Other languages
English (en)
Other versions
KR20110014925A (ko
Inventor
문성환
변철훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090072531A priority Critical patent/KR101605824B1/ko
Priority to US12/662,270 priority patent/US8289791B2/en
Publication of KR20110014925A publication Critical patent/KR20110014925A/ko
Application granted granted Critical
Publication of KR101605824B1 publication Critical patent/KR101605824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Abstract

본 발명의 실시 예에 따른 복수의 저장 영역 및 정전 복구 유닛을 포함하는 메모리 장치를 테스트하는 방법은 상기 복수의 저장 영역에 데이터를 저장하는 단계, 상기 메모리 장치에 공급되는 전원을 차단하고 다시 공급한 후, 상기 정전 복구 유닛을 이용하여 정전 복구 동작을 수행하는 단계, 및 상기 복수의 저장 영역에 저장된 데이터를 비교하여, 상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계를 포함한다.

Description

메모리 장치를 테스트 방법 및 테스트 장치{TEST METHOD AND TEST DEVICE OF MEMORY DEVICE}
본 발명은 메모리 장치를 테스트 방법 및 테스트 장치에 관한 것으로, 더욱 상세하게는 정전 복구 기능을 포함하는 메모리 장치를 테스트하는 방법 및 테스트 장치에 관한 것이다.
최근 들어, 반도체 메모리 장치(semiconductor memory device)를 사용하는 메모리 시스템이 증가하고 있다. 반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치에 데이터를 기록할 때 예기치 않은 갑작스러운 정전(이하, 서든 파워 오프, SPO)이 발생하면 정확하지 않은 데이터가 불휘발성 메모리에 남는다. 데이터의 정확성을 보장하기 위하여, 불휘발성 메모리 장치는 정확하지 않은 데이터를 삭제하고, 이전에 기입된 데이터를 복구하는 동작을 수행하게 된다.
이러한 불휘발성 메모리 장치의 동작은 정전 복구 동작이라고 칭해지며, 불 휘발성 메모리 장치는 정전 복구 동작을 수행하기 위한 소프트 웨어를 포함하고 있다
본 발명은 메모리 장치의 정전 복구 동작의 성공(success) 여부를 효율적으로 판단하는 테스트 방법 및 테스트 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 복수의 저장 영역 및 정전 복구 유닛을 포함하는 메모리 장치를 테스트하는 방법은 상기 복수의 저장 영역에 데이터를 저장하는 단계, 상기 메모리 장치에 공급되는 전원을 차단하고 다시 공급한 후, 상기 정전 복구 유닛을 이용하여 정전 복구 동작을 수행하는 단계, 및 상기 복수의 저장 영역에 저장된 데이터를 비교하여, 상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계를 포함한다.
실시 예로서, 상기 복수의 저장 영역에 데이터를 저장하는 단계는
상기 복수의 저장 영역 중 제 1 및 제 2 저장 영역에 제 1 데이터를 순차적으로 저장하는 단계, 및 상기 제 1 데이터와 다른 제 2 데이터를 상기 제 1 및 제 2 저장 영역에 순차적으로 덮어쓰는 단계를 포함한다.
실시 예로서, 상기 제 2 데이터는 상기 제 1 데이터보다 큰 것을 특징으로 한다.
실시 예로서, 상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계는
상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역에 저장된 데이터보다 큰 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단한다.
실시 예로서, 상기 제 2 데이터는 상기 제 1 데이터보다 작은 것을 특징으로 한다.
실시 예로서, 상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계는
상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역에 저장된 데이터보다 작은 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단한다.
본 발명의 실시 예에 따른 복수의 저장 영역 및 정전 복구 유닛을 포함하는 메모리 장치를 테스트하는 장치는 데이터를 발생하는 데이터 발생기, 상기 데이터 발생기에서 발생된 데이터가 상기 복수의 저장 영역에 저장되는 중에, 상기 메모리 장치에 공급되는 전원을 차단한 후 다시 공급하는 스위치, 및 상기 메모리 장치에 전원이 다시 공급된 후에, 상기 복수의 저장 영역에 저장된 데이터를 비교하여 정전 복구 유닛의 정상 동작 여부를 판단하는 프로세서를 포함한다.
실시 예로서, 상기 데이터 발생기는 제 1 데이터와 상기 제 1 데이터와 다른 제 2 데이터를 발생하되, 상기 제 1 데이터가 상기 복수의 저장 영역 중 제 1 및 제 2 저장 영역에 순차적으로 저장된 다음에, 상기 제 2 데이터가 상기 제 1 및 제 2 저장 영역에 순차적으로 덮어쓴다.
실시 예로서, 상기 제 2 데이터는 상기 제 1 데이터보다 큰 것을 특징으로 한다.
실시 예로서, 상기 프로세서는 상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역 저장된 데이터보다 큰 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단한다.
실시 예로서, 상기 제 2 데이터는 상기 제 1 데이터보다 작은 것을 특징으로 한다.
실시 예로서, 상기 프로세서는 상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역 저장된 데이터보다 작은 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단한다.
본 발명에 따른 메모리 장치의 테스트 방법 및 장치는 서든 파워 오프(SPO) 전에 기입된 데이터를 저장하는 공간을 필요로 하지 않는다. 따라서, 적은 면적으로 테스트 장치의 구현이 가능하다. 또한, 본 발명에 따른 메모리 장치의 테스트 방법 및 장치는 서든 파워 오프(SPO) 전에 기입된 데이터와 복구된 데이터를 비교하지 않는다. 따라서, 정전 복구 기능을 검증하는 시간이 단축된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 테스트 시스템(10)을 보여주는 블록도이다.
도 1을 참조하면, 본 발명에 따른 테스트 시스템(10)은 테스트 장치(100)와 메모리 장치(200)를 포함한다.
본 발명에 따른 테스트 장치(100)는 메모리 장치(200)의 결함 여부를 판단할 것이다. 예를 들어, 테스트 장치(100)는 메모리 장치(200)가 정식 제품으로 출하되기 전에 메모리 장치(200)의 양품 또는 불량품 여부를 판단한다. 예를 들어, 테스트 장치(100)는 메모리 장치(200)의 메모리 셀들의 결함 여부를 판단하기 위한 테스트 동작을 수행할 수 있다. 예를 들어, 테스트 장치(100)는 메모리 번인 테스트 방법(Memory Burn-In Test method)에 의하여 메모리 장치(200)의 결함 여부를 판단할 수 있다. 또한, 다른 예로, 테스트 장치(100)는 사용 중인 메모리 장치의 양품 또는 불량품 여부를 판단할 수 있음이 이해될 것이다.
본 발명에 따른 테스트 장치(100)는 정전 복구 테스트 유닛(110)을 포함한다. 정전 복구 테스트 유닛(110)은 메모리 장치(200)의 정전 복구 유닛(210)의 성능을 테스트할 것이다. 예를 들어, 정전 복구 테스트 유닛(110)은 메모리 장치(200)의 메모리 섹터(Memory Sector)에 저장된 패턴 데이터(Pattern Data)에 기초하여 정전 복구 유닛(230)의 결함 여부를 판단할 것이다.
자세히 설명하면, 테스트 장치(100)는 순차적으로 증가하는 패턴 데이터(Pattern Data)가 메모리 섹터들에 저장되는 중에 서든 파워 오프(SPO)를 발생시킬 수 있다. 이 경우, 정전 복구 테스트 유닛(110)은 복구된 메모리 섹터들에 저장된 패턴 데이터(Pattern Data)에 기초하여 정전 복구 유닛(230)의 결함 여부를 판단한다. 만약 큰 섹터 번호의 섹터에 저장된 패턴 데이터가 작은 섹터 번호의 섹터에 저장된 패턴 데이터보다 크다면, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)을 불량품으로 판단할 것이다. 이는 이하의 도 3 내지 도 9에서 좀더 상세 하게 설명될 것이다.
다른 예로, 테스트 장치(100)는 순차적으로 감소하는 패턴 데이터 (Pattren Data)가 메모리 섹터들에 저장되는 중에 서든 파워 오프(SPO)를 발생시킬 수 있다. 이 경우, 정전 복구 테스트 유닛(110)은 복구된 메모리 섹터들에 저장된 패턴 데이터(Pattern Data)에 기초하여 정전 복구 유닛(230)의 결함 여부를 판단한다. 만약 큰 섹터 번호의 섹터에 저장된 패턴 데이터가 작은 섹터 번호의 섹터에 저장된 패턴 데이터보다 작다면, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)을 불량품으로 판단할 것이다. 이는 이하의 도 10 내지 도 16에서 좀더 상세하게 설명될 것이다.
메모리 장치(200)는 메모리 셀 어레이(210)를 포함한다. 메모리 셀 어레이(210)는 복수의 섹터(Sector)들을 포함한다. 각 섹터(Sector)는 복수의 메모리 셀들을 포함하고, 각 메모리 셀들은 셀 당 하나 또는 그 이상의 비트를 저장할 수 있다. 본 발명에 따른 실시 예에 있어서, 각 섹터(Sector)는 패턴 데이터를 저장할 것이다. 또한, 각 섹터(Sector)는 복수의 블락들을 포함할 수 있다. 각 블락은 패턴 데이터를 안정적으로 저장하기 위하여 소정의 방법으로 패턴 데이터를 저장할 수 있다. 이는 이하의 도 18에서 좀더 상세하게 설명될 것이다.
한편, 메모리 장치(200)는 불휘발성 메모리를 포함할 수 있다. 예를 들어, 메모리 장치(200)는 플래시 메모리(Flash memory), 강유전체 메모리(FRAM), 자기 랜덤 액세스 메모리(MRAM), 상 변화 메모리(PRAM) 또는 저항 메모리(RRAM) 등 불휘발성 메모리를 포함할 수 있다.
계속해서 도 1 을 참조하면, 메모리 장치(200)는 정전 복구 유닛(230)을 포함한다. 정전 복구 유닛(230)은 서든 파워 오프(SPO)가 일어나는 경우에 메모리 셀 어레이(210)에 저장된 이전 데이터 등을 복구하는 동작을 수행한다. 정전 복구 유닛(230)은 정전 복구 동작을 수행하는 소프트 웨어(Software)를 포함하는 모든 유닛을 의미한다. 예시적으로, 정전 복구 유닛(230)은 플래시 변환 계층(Flash Translation Layer) 등 잘 알려진 구조를 포함할 것이다.
예를 들어, 메모리 셀 어레이(210)에 데이터를 기입하는 중에 서든 파워 오프(SPO)가 발생되는 경우, 메모리 셀 어레이(210)에는 프로그램이 완료되지 않은 데이터가 남을 수 있다. 이 경우, 정전 복구 유닛(230)은 프로그램이 완료되지 않은 데이터를 삭제한다. 또한, 정전 복구 유닛(230)은 프로그램 완료되지 않은 데이터의 기입전에 저장된 데이터를 복구하는 동작을 수행한다.
다른 예로, 정전 복구 유닛(230)은 플래시 변환 계층(Flash Translation Layer)에 저장되어 있던 맵핑 테이블(mapping table)을 복구하는 동작을 수행할 수 있다.
다른 예로, 멀티 레벨 셀(Multi Level Cell. MLC)에서 상위 비트 데이터(MSB)의 프로그램 중에 서든 파워 오프(SPO)가 발생되는 경우, 메모리 셀 어레이(210)에는 프로그램 완료되지 않은 상위 비트 데이터가 남을 수 있다. 더욱이, 상위 비트 데이터(MSB)의 프로그램 동작에 의하여, 이미 프로그램되어 있던 하위 비트 데이터(LSB)가 변경될 수 있다. 따라서, 전원이 다시 복구되면, 정전 복구 유닛(230)은 프로그램이 완료되지 않은 데이터를 삭제하고, 하위 비트 데이터(LSB)를 복구하는 동작을 수행한다.
상술한 바와 같이, 정전 복구 유닛(230)은 메모리 장치(200)에 저장된 데이터의 신뢰성 측면에서 중요한 기능을 수행한다. 예를 들어, 플래시 메모리를 저장 장치로 사용하는 메모리 장치(200)의 경우, 사용자들이 메모리 장치의 전원을 끄는 상황이 빈번하게 발생할 수 있다. 만약 정전 복구 유닛(230)이 정확히 동작하지 않는다면, 플래시 메모리에는 잘못된 데이터가 저장될 수 있다. 따라서 메모리 장치(200)의 신뢰성의 향상을 위하여, 정전 복구 유닛(230)의 성능이 검증되어야 한다.
본 발명에 따른 실시 예에 있어서, 테스트 장치(100)는 정전 복구 유닛(230)의 성능을 효율적으로 검증하기 위한 정전 복구 테스트 유닛(110)을 제공한다. 이하에서는 본 발명의 실시 예에 따른 정전 복구 테스트 유닛(110)이 좀더 상세하게 설명될 것이다.
도 2는 도 1의 정전 복구 테스트 유닛(110)을 좀더 상세하게 보여주는 블록도이다.
도 2를 참조하면, 정전 복구 테스트 유닛(110)은 패턴 데이터 발생기(111), 스위치(113) 및 프로세서(115)를 포함할 것이다.
패턴 데이터 발생기(111)는 프로세서(115)의 제어에 응답하여 패턴 데이터를 발생한다. 예를 들어, 패턴 데이터 발생기(111)는 순차적으로 증가하는 '1, 2, 3, 4...'의 패턴 데이터를 발생할 수 있다. 다른 예로, 패턴 데이터 발생기(111)는 순차적으로 감소하는 '10, 9, 8, 7...'의 패턴 데이터를 발생할 수 있다. 다만, 이는 예시적인 것임이 이해될 것이다.
스위치(113)는 프로세서(115)의 제어에 응답하여 서든 파워 오프(SPO)를 발생시킨다. 예를 들어, 스위치(113)는 프로세서(115)의 제어에 응답하여, 패턴 데이터가 메모리 셀 어레이(210)의 섹터들에 기입되는 중에 턴-오프(turn off)될 수 있다. 이 경우, 메모리 장치(200)에 공급되는 전원을 차단될 것이다. 이 후, 스위치(113)는 프로세서(115)의 제어에 응답하여 턴-온(turn on)될 수 있다. 이 경우, 메모리 장치(200)에 다시 전원이 공급될 것이다. 한편, 스위치(113)는 모스 트랜지스터(MOS Transister), 접합형 트랜지스터(BJT) 등의 스위치 소자일 수 있다.
프로세서(115)는 정전 복구 유닛(230)의 성능을 시험하기 위하여, 정해진 시퀀스에 따라 전반적인 테스트 동작을 제어한다. 예를 들어, 프로세서(115)는 패턴 데이터 발생기(111)를 제어하여 패턴 데이터를 발생시킨다. 이 후, 프로세서(115)는 발생된 패턴 데이터를 메모리 셀 어레이(210)의 메모리 섹터들에 기입하기 위한 커맨드를 메모리 장치(200)에 전달한다. 이 후, 프로세서(115)는 스위치(113)를 제어하여 메모리 장치(200)에 공급되는 전원을 차단한다. 이 후, 프로세서(115)는 스위치(113)를 제어하여 메모리 장치(200)에 다시 전원을 공급한다. 이 후, 프로세서(115)는 메모리 섹터들에 저장된 패턴 데이터를 기초로 정전 복구 유닛(230)의 성능을 테스트한다.
이하에서는 본 발명의 실시 예에 따른 정전 복구 테스트 유닛(110)의 동작이 좀더 상세하게 설명될 것이다. 구체적으로, 도 3 내지 도 9에서는 순차적으로 증가하는 패턴 데이터를 이용하여, 정전 복구 동작을 검증하는 방법이 설명될 것이다. 도 10 내지 도 16에서는 순차적으로 감소하는 패턴 데이터를 이용하여 정전 복구 동작을 검증하는 방법이 설명될 것이다.
도 3 내지 도 8은 순차적으로 증가하는 패턴 데이터를 이용하여 정전 복구 동작을 검증하는 방법을 나타낸다. 구체적으로, 도 3 내지 도 5는 본 발명의 실시 예에 따른 정전 복구 유닛(230)의 정전 복구 동작이 성공(success)인 경우를 보여준다. 도 6 내지 도 8은 본 발명의 실시 예에 따른 정전 복구 유닛(230)의 정전 복구 동작이 실패(fail)인 경우를 보여준다. 이하에서는 도 3 내지 도 5를 참조하여 정전 복구 동작이 성공인 경우가 먼저 설명될 것이다. 이 후, 도 6 내지 도 8을 참조하여 정전 복구 동작이 실패인 경우가 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다. 도 4는 본 발명의 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출된 패턴 데이터를 보여주는 테이블이다. 도 5는 본 발명의 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출된 패턴 데이터를 보여주는 그래프이다. 여기서 가로축은 각 섹터를 의미하며, 세로축은 각 섹터에 저장된 패턴 데이터를 의미한다.
간략한 설명을 위하여, 패턴 데이터는 양의 정수 값을 갖는다고 가정된다. 패턴 데이터들은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다고 가정된다. 또한, 예시적으로, 패턴 데이터 '2'가 제 4 섹터(S4)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다고 가정된다.
도 1, 도 2 및 도 3을 참조하면, 순차적으로 증가하는 패턴 데이터가 패턴 데이터 발생기(111)에서 발생할 것이다. 발생된 패턴 데이터는 프로세서(115)의 제 어에 응답하여 메모리 셀 어레이(210)의 섹터들(Sector)에 저장될 것이다.
자세히 설명하면, 먼저, 패턴 데이터 발생기(111)에서 패턴 데이터 '1'이 발생된다. 발생된 패턴 데이터 '1'은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다. 이 후에 패턴 데이터 발생기(111)에서 패턴 데이터 '2'가 발생된다. 발생된 패턴 데이터 '2'는 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장될 것이다.
정전 복구 유닛(230)의 복구 성능을 시험하기 위하여, 프로세서(115)는 스위치(113)를 제어하여 서든 파워 오프(SPO)를 발생시킬 것이다. 즉, 스위치(113)는 패턴 데이터 '2'가 제 1 내지 제 8 섹터에 순차적으로 기입되는 중에 메모리 장치(200)에 공급되는 전원을 차단한다. 예시적으로, 도 3을 참조하면, 패턴 데이터 '2'가 제 4 섹터(S4)에 기입되는 중에 메모리 장치(200)에 공급되는 전원이 차단된다.
이 후에, 프로세서(115)는 스위치(113)을 제어하여 메모리 장치(200)에 다시 전원을 공급한다. 이 경우, 정전 복구 유닛(230)은 정전 복구 동작을 수행할 것이다. 예를 들어, 제 4 섹터(S4)에 패턴 데이터 '2'가 기입되는 중에 서든 파워 오프가 발생한 경우, 제 4 섹터(S4)에 저장된 데이터는 패턴 데이터 '2'가 아닌 다른 데이터일 수 있다. 이 경우, 정전 복구 유닛(230)은 잘못 쓰여진 패턴 데이터 '2'를 삭제하고, 이전에 저장된 패턴 데이터 '1'을 복구한다.
따라서, 정전 복구 유닛(230)의 정전 복구 동작인 성공적으로 수행되면, 제 1 내지 제 3 섹터(S1~S3)에는 패턴 데이터 '2'가 저장되고, 제 4 내지 제 8 섹터(S4~S8)에는 패턴 데이터 '1'이 저장된다. 이는 도 4 및 도 5에 도시되어 있다.
도 4 및 도 5를 참조하면, 정전 복구 유닛(230)에 의하여 정전 복구 동작이 성공적으로 수행된 경우에, 섹터 번호가 큰 섹터에 저장된 패턴 데이터는 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 작거나 같다. 그러므로 정전 복구 테스트 유닛(110)은 제 1 내지 제 8 섹터(S1~S8)에 저장된 패턴 데이터를 기초로, 정전 복구 유닛(230)의 정전 복구 동작 성공 여부를 검증할 수 있다.
한편, 섹터 번호가 큰 섹터에 저장된 패턴 데이터가 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 크다면, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)의 정전 복구 동작을 실패(fail)라고 판단할 것이다. 이는 이하의 도 6 내지 도 8에서 좀더 상세하게 설명될 것이다.
도 6은 본 발명의 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다. 도 7은 본 발명의 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 테이블이다. 도 8은 본 발명의 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 그래프이다. 여기서 가로축은 각 섹터를 의미하며, 세로축은 각 섹터에 저장된 패턴 데이터를 의미한다.
간략한 설명을 위하여, 패턴 데이터는 양의 정수 값을 갖는다고 가정된다. 패턴 데이터들은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다고 가정된다. 또한, 예시적으로, 패턴 데이터 '2'가 제 4 섹터(S4)에 기입되는 중에 서든 파워 오프(SPO)가 발생되고, 패턴 데이터 '3'이 제 2 섹터(S2)에 기입되는 중에 서든 파 워 오프(SPO)가 발생된다고 가정된다.
도 1, 도 2, 및 도 6을 참조하면, 먼저, 패턴 데이터 '1'이 패턴 데이터 발생기(111)에서 발생된다. 발생된 패턴 데이터 '1'은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다. 이 후에 패턴 데이터 '2'가 패턴 데이터 발생기(111)에서 발생된다. 발생된 패턴 데이터 '2'는 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 덮어 쓰기(over write) 된다.
제 4 섹터(S4)에 패턴 데이터 '2'를 기입하는 중에 서든 파워 오프(SPO)가 발생되면, 정전 복구 유닛(230)은 정전 복구 동작을 수행한다. 이 후, 정전 복구 테스트 유닛(110)은 정전 복구 동작의 성공적인 수행 여부를 테스트한다. 이는 도 3에서 상세히 설명되었으므로 자세한 설명은 생략될 것이다. 간략한 설명을 위하여, 정전 복구 유닛(230)의 정전 복구 동작은 성공적으로 수행되었다고 가정된다.
정전 복구 유닛(230)의 정전 복구 동작이 성공(success)으로 판단되면, 패턴 데이터 '3'이 다시 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 기입된다. 이 후, 다시 서든 파워 오프(SPO)의 발생 및 정전 복구 동작이 반복된다. 계속해서 도 6을 참조하면, 예시적으로, 패턴 데이터 '3'이 제 2 섹터(S2)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다고 가정된다.
서든 파워 오프(SPO)가 발생한 후 전원이 복구되면, 정전 복구 유닛(230)은 정전 복구 동작을 수행한다. 정전 복구 테스트 유닛(110)은 제 1 내지 제 8 섹터(S1~S8)에 저장된 패턴 데이터를 기초로 정전 복구 동작의 성공 여부를 판단할 것이다. 정전 복구 동작이 성공적으로 수행되면, 섹터 번호가 큰 섹터에 저장된 패턴 데이터는 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 크거나 같을 것이다. 반면, 정전 복구 동작이 실패(fail)인 경우, 섹터 번호가 큰 섹터에 저장된 패턴 데이터는 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 작을 것이다. 이는 도 3에서 상세히 설명되었으므로, 자세한 설명은 생략된다.
도 7 및 도 8을 참조하면, 본 발명의 실시 예에 따른 정전 복구 유닛(230)의 정전 복구 결과가 도시되어 있다. 이 경우, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)의 정전 복구 동작이 실패(fail)라고 판단할 것이다. 제 3 섹터(S3)에 저장된 패턴 데이터가 제 2 섹터(S2)에 저장된 패턴 데이터보다 크기 때문이다.
자세히 설명하면, 패턴 데이터 '3'이 기입되는 중에 서든 파워 오프(SPO)가 발생되는 경우, 정전 복구 유닛(230)은 서든 파워 오프(SPO)가 발생된 섹터에 저장된 잘못된 데이터를 삭제하고, 이전에 기입된 패턴 데이터 '2'을 복구해야 한다. 따라서, 만약 정전 복구 유닛(230)이 정전 복구 동작을 성공적으로 수행한다면, 제 1 내지 제 8 섹터에 저장된 패턴 데이터는 '3, 2, 2, 1, 1, 1, 1, 1'이 될 것이다.
그러나, 계속해서 도 7 및 도 8을 참조하면, 제 3 섹터(S3)에 저장된 데이터가 제 2 섹터(S2)에 저장된 데이터보다 크다. 이는 정전 복구 유닛(230)이 정전 복구 과정에서 잘못된 데이터 '1'을 복구했기 때문이다. 따라서, 이 경우에 정전 복구 테스트 유닛(110)은 정전 복구 동작을 실패(fail)로 판단한다.
한편, 상술한 정전 복구 테스트 유닛(110)이 정전 복구 동작을 실패(fail)로 판단하는 방법은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 정전 복구 테 스트 유닛(110)은 메모리 섹터에 저장된 패턴을 분석할 수 없는 경우에도 정전 복구 동작을 실패(fail)로 판단할 것이다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 데이터가 초기화되는 경우도 실패로 판단할 것이다.
도 9는 도 3 내지 도 8의 정전 복구 유닛(230)의 정전 복구 동작을 검증하는 방법을 설명하는 순서도이다.
S100 단계에서, 패턴 데이터가 미리 지정된 섹터들에 기입되는 동작이 수행된다. 예를 들어, 도 2 및 도 3을 참조하면, 패턴 데이터 발생기(111)에서 패턴 데이터 '1'이 발생된다. 발생된 패턴 데이터 '1'은 프로세서(115)의 제어에 의하여 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 기입된다. 이 후, 패턴 데이터 발생기(111)에서 패턴 데이터 '2'가 발생된다. 발생된 패턴 데이터 '2'는 프로세서(115)의 제어에 의하여 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 기입된다.
S110 단계에서, 서든 파워 오프(SPO)가 발생된다. 예를 들어, 도 1 내지 도 3을 참조하면, 패턴 데이터 '2'가 제 1 내지 제 8 섹터(S1~S8)에 기입되는 중에, 프로세서(115)는 스위치(113)를 제어하여 메모리 장치(200)에 공급되는 전원을 차단한다.
S120 단계에서, 전원이 다시 복구된다. 예를 들어, 도 1 내지 도 3을 참조하면, 프로세서(115)는 스위치(113)를 제어하여 메모리 장치(200)에 다시 전원을 공급한다.
S130 단계에서, 정전 복구 동작이 수행된다. 예를 들어, 도 1 내지 도 3을 참조하면, 패턴 데이터 '2'의 기입 중에 서든 파워 오프(SPO)가 발생된 경우, 정전 복구 유닛(230)은 잘못 저장된 패턴 데이터 '2'를 삭제한다. 또한, 정전 복구 유닛(230)은 이전에 기입된 패턴 데이터 '1'을 복구한다.
S140 단계에서, 정전 복구 테스트 유닛(110)은 S130 단계에서 복구된 패턴 데이터를 읽는 동작을 수행한다. 예를 들어, 도 1 내지 도 3을 참조하면, 프로세서(115)는 제 1 내지 제 8 섹터(S1~S8)에 저장된 패턴 데이터를 읽기 위한 패턴 데이터 읽기 커맨드(PDR_CMD, 미도시)를 메모리 장치(200)에 전달한다. 메모리 장치(200)는 패턴 데이터 읽기 커맨드(PDR_CMD)에 응답하여, 제 1 내지 제 8 섹터(S1~S8)에 저장된 복구된 패턴 데이터를 프로세서(115)에 전달한다.
S150 단계에서, 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 큰 지 여부가 판단된다.
만약 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 크다면, 정전 복구 유닛(230)에 의한 정전 복구 동작은 실패(fail)로 판단될 것이다. 예를 들어, 도 4를 참조하면, 제 3 섹터(S3)에 저장된 패턴 데이터가 제 2 섹터(S2)에 저장된 패턴 데이터보다 크므로, 정전 복구 유닛(230)의 정전 복구 동작은 실패(fail)로 판단될 것이다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 패턴을 분석할 수 없는 경우에도 정전 복구 동작을 실패(fail)로 판단할 것이다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 데이터가 초기화되는 경우도 실패로 판단할 것이다.
만약 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 작거나 같다면, 정전 복구 유닛(230)에 의한 정전 복구 동작은 성공(success)으로 판단될 것이다. 예를 들어, 도 3을 참조하면, 제 4 섹터(S4)에 저장된 패턴 데이터가 제 3 섹터(S3)에 저장된 패턴 데이터보다 작으므로, 정전 복구 유닛(230)에 의한 정전 복구 동작은 성공(success)으로 판단될 것이다.
정전 복구 유닛(230)에 의한 정전 복구 동작이 성공(success)으로 판단되면, 패턴 데이터는 증가될 것이다(S160). 이 후, 증가된 패턴 데이터에 대하여 상술한 검증 과정이 소정의 횟수만큼 반복될 것이다.
검증 과정이 반복되는 횟수는 제조 회사마다 틀릴 것이다. 만약 검증 과정이 반복되는 회수가 증가한다면, 정전 복구 유닛(230)의 신뢰성은 향상될 것이다.
도 10 내지 도 15는 순차적으로 감소하는 패턴 데이터를 이용하여 정전 복구 유닛(230)의 정전 복구 동작을 검증하는 방법을 나타낸다. 구체적으로, 도 10 내지 도 12는 정전 복구 유닛(230)의 정전 복구 동작이 성공적으로 수행된 경우를 나타낸다. 도 13 내지 15는 정전 복구 유닛(230)의 정전 복구 동작이 실패(fail)인 경우를 나타낸다. 이하에서는 도 10 내지 도 12를 참조하여 정전 복구 동작이 성공인 경우가 먼저 설명될 것이다. 이 후, 도 13 내지 15를 참조하여 정전 복구 동작이 실패인 경우가 설명될 것이다.
도 10은 본 발명의 다른 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다. 도 11은 본 발명의 다른 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출되는 패턴 데이터를 보여주는 테이블이다. 도 12는 본 발명의 다른 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출되는 패턴 데이터를 보여 주는 그래프이다. 여기서 가로축은 각 섹터를 의미하며, 세로축은 각 섹터에 저장된 패턴 데이터를 의미한다.
간략한 설명을 위하여, 패턴 데이터는 양의 정수 값을 갖는다고 가정된다. 발생된 패턴들은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다고 가정된다. 또한, 패턴 데이터 '10'이 제 6 섹터(S6)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다고 가정된다.
도 1, 도 2, 및 도 10을 참조하면, 순차적으로 감소하는 패턴 데이터가 패턴 데이터 발생기(111)에서 발생된다. 발생된 패턴 데이터는 섹터들에 순차적으로 저장된다. 예를 들어, 패턴 데이터 '10'은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다. 이후, 패턴 데이터 '9'가 제 1 내지 제 8 섹터에 순차적으로 저장된다.
정전 복구 테스트 유닛(111)은 패턴 데이터가 기입되는 중에 서든 파워 오프(SPO)를 발생시킬 것이다. 예를 들어, 계속해서 도 10을 참조하면, 패턴 데이터 '9'가 제 6 섹터(S6)에 기입되는 중에 서든 파워 오프(SPO)가 발생한다. 이 후, 정전 복구 테스트 유닛(111)은 메모리 장치(200)에 다시 전원을 공급한다. 이 경우에 정전 복구 테스트 유닛(111)의 동작은 도 3에서 상세히 설명되었으므로 자세한 설명은 생략될 것이다.
메모리 장치(200)에 다시 전원이 공급되면, 정전 복구 유닛(230)은 정전 복구 동작을 수행한다. 예를 들어, 제 6 섹터(S6)에 패턴 데이터 '9'가 기입되는 중에 서든 파워 오프(SPO)가 발생된 경우, 정전 복구 유닛(230)은 잘못 쓰여진 패턴 데이터 '9'를 삭제하고, 이전에 저장된 패턴 데이터 '10'을 복구할 것이다.
정전 복구 동작이 성공적으로 수행되면, 섹터 번호가 큰 섹터에 저장된 패턴 데이터는 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 크거나 같을 것이다. 예를 들어, 도 11 및 도 12를 참조하면, 제 1 내지 제 5 섹터(S1~S5)에는 패턴 데이터 '9'가 저장되어 있다. 제 6 내지 제 8 섹터(S6~S8)에는 패턴 데이터 '10'이 저장되어 있다.
이 경우, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)의 정전 복구 동작을 성공(success)으로 판단할 것이다. 제 5 섹터(S5)에 저장된 패턴 데이터가 제 6 섹터(S6)에 저장된 패턴 데이터보다 작기 때문이다. 이는 도 3에서 설명한 것과 유사하므로 자세한 설명은 생략될 것이다.
한편, 섹터 번호가 큰 섹터에 저장된 패턴 데이터가 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 작다면, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)의 정전 복구 동작을 실패(fail)라고 판단할 것이다. 이는 이하의 도 13 내지 도 15에서 좀더 상세하게 설명될 것이다.
도 13은 본 발명의 다른 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다. 도 14는 본 발명의 다른 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 테이블이다. 도 15는 본 발명의 다른 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 그래프이다. 여기서 가로축은 각 섹터를 의미하며, 세로축은 각 섹터에 저장된 패턴 데이터를 의미한다.
간략한 설명을 위하여, 패턴 데이터는 양의 정수 값을 갖는다고 가정된다. 발생된 패턴들은 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다고 가정된다. 또한, 패턴 데이터 '9'가 제 6 섹터(S6)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다고 가정될 것이다. 패턴 데이터 '8'이 제 4 섹터(S4)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다고 가정된다.
도 13을 참조하면, 먼저, 패턴 데이터 '10'이 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 저장된다. 이 후에 패턴 데이터 '9'가 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 덮어 쓰기(over write)되는 동작이 수행된다.
예시적으로, 제 6 섹터(S6)에 패턴 데이터 '9'가 기입하는 중에 서든 파워 오프(SPO)가 발생된다. 이 경우에 정전 복구 유닛(230)은 정전 복구 동작을 수행하고, 정전 복구 테스트 유닛(110)은 정전 복구 동작의 성공적인 수행 여부를 검증한다. 이는 도 10 내지 도 12에서 상세히 설명되었으므로 자세한 설명은 생략될 것이다. 이 경우에 정전 복구 유닛(230)의 정전 복구 동작은 성공적으로 수행되었다고 가정된다.
패턴 데이터 '9'의 기입동작 중에 발생된 정전 복구 동작이 성공적으로 수행된 경우, 패턴 데이터 '8'이 다시 제 1 내지 제 8 섹터(S1~S8)에 순차적으로 기입된다. 예시적으로, 도 13을 참조하면, 패턴 데이터 '8'이 제 4 섹터(S4)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다고 가정된다.
이 경우에 전원이 다시 복구되면, 정전 복구 유닛(230)은 정전 복구 동작을 수행한다. 정전 복구 테스트 유닛(110)은 제 1 내지 제 8 섹터(S1~S8)에 저장된 패턴 데이터를 기초로 정전 복구 동작의 성공 여부를 판단할 것이다.
정전 복구 동작이 실패(fail)인 경우, 섹터 번호가 큰 섹터에 저장된 패턴 데이터는 섹터 번호가 작은 섹터에 저장된 패턴 데이터보다 작을 것이다. 예를 들어, 도 14 및 도 15를 참조하면, 제 5 섹터(S5)에는 패턴 데이터 '9'가 저장되어 있고, 제 4 섹터(S4)에는 패턴 데이터 '10'이 저장되어 있다.
이 경우, 정전 복구 테스트 유닛(110)은 정전 복구 유닛(230)의 정전 복구 동작을 실패(fail)로 판단한다. 제 5 섹터(S5)에 저장된 패턴 데이터가 제 4 섹터(S4)에 저장된 패턴 데이터보다 작기 때문이다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 패턴을 분석할 수 없는 경우에도 정전 복구 동작을 실패(fail)로 판단할 것이다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 데이터가 초기화되는 경우도 실패로 판단할 것이다. 이는 도 4 및 도 6에서 설명한 것과 유사하므로 상세한 설명은 생략될 것이다.
도 16은 도 10 내지 도 15의 정전 복구 동작을 검증하는 방법을 설명하는 순서도이다.
도 16에서의 정전 복구 동작의 검증 방법은 도 9의 정전 복구 동작의 검증 방법과 유사할 것이다. 그러므로, 도 16에서는 도 9의 정전 복구 동작의 검증 방법과의 차이점이 주로 설명될 것이다.
S200 단계에서, 패턴 데이터가 섹터들에 기입되는 동작이 수행된다. 이는 도 9의 S100 단계와 유사하므로, 상세한 설명은 생략될 것이다. 다만, 도 10을 참조하면, 예시적으로, 제 1 내지 제 8 섹터(S1~S8)에는 먼저 패턴 데이터 '10'이 기입된다. 이 후, 패턴 데이터 '9'가 제 1 내지 제 8 섹터(S1~S8)에 기입된다.
S210 단계에서, 서든 파워 오프(SPO)가 발생한다. 이는 도 5의 S100 단계와 유사하므로 상세한 설명은 생략될 것이다. 다만, 도 6을 참조하면, 패턴 데이터 '9'가 제 6 섹터(S6)에 기입되는 중에 서든 파워 오프(SPO)가 발생된다.
S220 단계에서, 전원이 다시 복구되고, S230 단계에서, 정전 복구 동작이 수행된다. 그리고, S240 단계에서, 정전 복구 테스트 유닛(110)이 복구된 패턴 데이터를 읽는 동작이 수행된다. 이는 도 9의 S120 내지 S140 단계와 유사하므로 상세한 설명은 생략될 것이다. 다만, 도 10 내지 12를 참조하면, 정전 복구 유닛(230)은 서든 파워 오프(SPO)로 인하여 제 6 섹터(S6)에 잘못 저장된 패턴 데이터를 삭제할 것이다. 그리고, 정전 복구 유닛(230)은 이전에 저장된 패턴 데이터 '10'을 복구할 것이다.
S250 단계에서, 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 작은 지 여부가 판단된다. 다시 말하면, 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 크거나 작은 지의 여부가 판단된다.
만약 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 작다면, 정전 복구 유닛(230)에 의한 정전 복구 동작은 실패(fail)로 판단될 것이다. 예를 들어, 도 7을 참조하면, 제 5 섹터(S5)에 저장된 패턴 데이터가 제 4 섹터(S4)에 저장된 패턴 데이터보다 작으므로, 정전 복구 유닛(230)의 정전 복구 동작은 실패(fail)로 판단된다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 패턴을 분석할 수 없는 경우에도 정전 복구 동작을 실패(fail)로 판단할 것이다. 다른 예로, 정전 복구 테스트 유닛(110)은 메모리 섹터에 저장된 데이터가 초기화되는 경우도 실패로 판단할 것이다.
만약 큰 섹터 번호에 저장된 패턴 데이터가 작은 섹터 번호에 저장된 패턴 데이터보다 크거나 같다면, 정전 복구 유닛(230)에 의한 정전 복구 동작은 성공(success)으로 판단될 것이다. 예를 들어, 도 6을 참조하면, 제 6 섹터(S6)에 저장된 패턴 데이터가 제 5 섹터(S5)에 저장된 패턴 데이터보다 크므로, 정전 복구 유닛(230)에 의한 정전 복구 동작은 성공(success)으로 판단된다.
정전 복구 유닛(230)에 의한 정전 복구 동작이 성공(success)으로 판단되면, 패턴 데이터는 감소될 것이다(S260). 이 후, 감소된 패턴 데이터에 대하여 상술한 검증 과정이 소정의 횟수만큼 반복될 것이다.
한편, 본 발명에 따른 정전 복구 테스트 유닛(110)의 신뢰성을 향상시키기 위해서는, 각 섹터에 패턴 데이터가 안정적으로 저장되어야 한다. 이하의 도 17 및 도 18에서는 각 섹터에 패턴 데이터를 안정적으로 저장하는 방법이 상세하게 설명될 것이다.
도 17 및 도 18은 본 발명의 실시 예에 따른 패턴 데이터가 섹터에 저장되는 방법을 보여주는 블록도이다. 구체적으로, 도 17은 본 발명의 실시 예에 따른 섹터의 구조를 보여주는 블록도이다. 도 18은 본 발명의 실시 예에 따른 패턴 데이터가 저장된 경우를 보여주는 블록도이다.
예시적으로, 각 메모리 섹터는 512 바이트(byte)의 용량을 갖는다고 가정된다. 또한, 각 메모리 섹터는 각각 4 바이트(byte)의 용량을 갖는 128개의 블락들을 포함한다고 가정된다.
도 17을 참조하면, 섹터는 헤드(head)와 바디(body)를 포함한다. 본 발명에 따른 실시 예에 있어서, 섹터의 헤드(head)에는 섹터 번호와 패턴 번호의 합이 저장될 것이다. 또한, 섹터의 바디(body)의 블락들에는 섹터 번호와 패턴 번호와 바디 블락 번호가 각각 저장될 것이다.
도 18을 참조하면, 제 1 내지 제 8 섹터(S1~S8)에 패턴 데이터 '1'이 저장되는 경우가 도시되어 있다. 예를 들어, 제 1 섹터(S1)의 헤드에는 섹터 번호 '1'과 패턴 번호 '1'의 합인 데이터 '2'가 저장될 것이다. 제 1 섹터(S1)의 첫 번째 바디 블락에는 섹터 번호 '1'과 패턴 번호 '1'과 바디 블록 번호 '1'의 합인 데이터 '3'이 저장될 것이다.
마찬가지로, 제 2 내지 제 127 바디 블락들에는 데이터 '3 내지 129'가 각각 저장될 것이다. 또한, 제 2 섹터(S2)의 헤드에는 섹터 번호 '2'와 패턴 번호 '1'의 합인 데이터 '3'이 저장될 것이다. 제 2 섹터(S2)의 바디 블락들에는 순차적으로 증가하는 데이터 '4 내지 130'이 각각 저장될 것이다.
상술한 방법에 의하여, 각 섹터의 헤드에는 각각 다른 데이터가 저장될 것이다. 또한, 동일한 위치에 위치하는 각 섹터의 바디에는 각각 다른 데이터가 저장될 것이다. 이는 각 섹터에 패턴 데이터가 좀더 안정적으로 저장될 수 있음을 의미한다.
예를 들어, 제 1 섹터(S1)의 헤드에 패턴 데이터가 기입되는 중에 에러(error)가 발생된다고 가정된다. 이 경우, 바디 블록에 저장된 데이터를 참조 하면 제 1 섹터(S1)에 저장된 패턴 데이터를 쉽게 알 수 있다. 예시적으로, 제 1 섹터(S1)의 바디의 첫 번째 블락에 데이터 '3'이 저장되어 있다고 가정된다. 이 경우, 제 1 섹터(S1)의 바디의 첫 번째 블락에 저장된 데이터를 표현하면 다음과 같다.
섹터 번호(1) + 패턴 번호(?) + 바디 블록 번호(1) = 바디 블록 데이터(3)
수학식 1을 계산하면, 제 1 섹터(S1)에 저장된 패턴 데이터는 '1'임을 쉽게 알 수 있다. 따라서, 상술한 방법에 의하면, 제 1 내지 제 8 섹터(S1~S8)의 헤드에 에러(error)가 발생된다고 할지라도, 바디 블락들에 저장된 데이터를 기초로 패턴 데이터를 유추할 수 있다. 이는 패턴 데이터가 좀더 안정적으로 저장될 수 있음을 의미한다.
한편, 상술한 패턴 데이터를 섹터에 저장하는 방법은 도 3 내지 도 16의 실시 예에 적용될 수 있음이 이해될 것이다. 이는 본 발명에 따른 정전 복구 테스트 유닛(110)의 신뢰성이 향상됨을 의미한다.
도 19는 본 발명의 다른 실시 예에 따른 테스트 시스템(20)을 보여주는 블록도이다. 도 19를 참조하면, 본 발명에 따른 테스트 시스템(20)은 파워 온/오프 보드(300), 메인 컴퓨터(400) 및 메모리 장치(500)를 포함한다.
파워 온/오프 보드(300)는 메모리 장치(500)에 공급되는 전원을 제어한다. 예를 들어, 파워 온/오프 보드(300)는 외부에서 메모리 장치(500)로 공급되는 전원을 차단하여 서든 파워 오프(SPO)를 발생시킬 것이다. 파워 온/오프 보드(300)는 서든 파워 오프(SPO) 후에 메모리 장치(500)로 다시 전원을 공급할 것이다.
메인 컴퓨터(400)는 본 발명에 따른 정전 복구 동작의 검증 방법을 전반적으로 제어한다. 예를 들어, 메인 컴퓨터(400)는 서든 파워 오프(SPO)를 발생시키기 위하여 스위치(113)를 제어하는 동작을 제외하고, 도 2의 정전 복구 테스트 유닛(110)과 같은 동작을 수행할 것이다. 예를 들어, 메인 컴퓨터(400)는 개인용 컴퓨터(personal computer) 등을 포함할 것이다.
메모리 장치(500)의 정전 복구 유닛(450)은 파워 온/오프 보드(300)와 메인 컴퓨터(400)의 제어에 의하여 양품 또는 불량품 여부가 판단된다. 메모리 장치(500) 및 정전 복구 유닛(450)은 도 1에서 상세히 설명되었으므로, 자세한 설명은 생략될 것이다.
본 발명에 따른 정전 복구 유닛(450)의 성능 검사는 메모리 장치(500)의 메모리 셀의 불량 여부의 테스트 등과는 별도로 수행될 수 있다. 즉, 본 발명에 따른 정전 복고 유닛(450)의 검사는 파워 온/오프 보드(300)를 이용하여, 개인용 컴퓨터의 윈도우 환경 등에서도 수행될 수 있을 것이다.
한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 균등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 본 발명에 따른 테스트 시스템(10)을 보여주는 블록도이다.
도 2는 도 1의 정전 복구 테스트 유닛(110)을 좀더 상세하게 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다.
도 4는 본 발명의 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출된 패턴 데이터를 보여주는 테이블이다.
도 5는 본 발명의 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출된 패턴 데이터를 보여주는 그래프이다.
도 6은 본 발명의 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다.
도 7은 본 발명의 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 테이블이다.
도 8은 본 발명의 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 그래프이다.
도 9는 도 3 내지 도 8의 정전 복구 유닛(230)의 정전 복구 동작을 검증하는 방법을 설명하는 순서도이다.
도 10은 본 발명의 다른 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다.
도 11은 본 발명의 다른 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출되는 패턴 데이터를 보여주는 테이블이다.
도 12는 본 발명의 다른 실시 예에 따른 정전 복구 동작이 성공인 경우에 검출되는 패턴 데이터를 보여주는 그래프이다.
도 13은 본 발명의 다른 실시 예에 따른 섹터들에 저장된 패턴 데이터를 보여주는 테이블이다.
도 14는 본 발명의 다른 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 테이블이다.
도 15는 본 발명의 다른 실시 예에 따른 정전 복구 동작이 실패인 경우에 검출되는 패턴 데이터를 보여주는 그래프이다.
도 16은 도 10 내지 도 15의 정전 복구 유닛(230)의 정전 복구 동작을 검증하는 방법을 설명하는 순서도이다.
도 17은 본 발명의 실시 예에 따른 섹터의 구조를 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 패턴 데이터가 저장된 경우를 보여주는 블록도이다.
도 19는 본 발명의 다른 실시 예에 따른 테스트 시스템(20)을 보여주는 블록도이다.

Claims (12)

  1. 복수의 저장 영역 및 정전 복구 유닛을 포함하는 메모리 장치를 테스트하는 방법에 있어서:
    상기 복수의 저장 영역에 데이터를 저장하는 단계;
    상기 메모리 장치에 공급되는 전원을 차단하고 다시 공급한 후, 상기 정전 복구 유닛을 이용하여 정전 복구 동작을 수행하는 단계; 및
    상기 복수의 저장 영역에 저장된 데이터를 서로 비교하여, 상기 비교 결과를 기반으로 상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계를 포함하는 메모리 장치의 테스트 방법.
  2. 제 1 항에 있어서,
    상기 복수의 저장 영역에 데이터를 저장하는 단계는
    상기 복수의 저장 영역 중 제 1 및 제 2 저장 영역에 제 1 데이터를 순차적으로 저장하는 단계; 및
    상기 제 1 데이터와 다른 제 2 데이터를 상기 제 1 및 제 2 저장 영역에 순차적으로 덮어쓰는 단계를 포함하는 메모리 장치의 테스트 방법.
  3. 제 2 항에 있어서,
    상기 제 2 데이터는 상기 제 1 데이터보다 큰 것을 특징으로 하는 메모리 장치의 테스트 방법.
  4. 제 3 항에 있어서,
    상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계는
    상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역에 저장된 데이터보다 큰 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단하는 메모리 장치의 테스트 방법.
  5. 제 2 항에 있어서,
    상기 제 2 데이터는 상기 제 1 데이터보다 작은 것을 특징으로 하는 메모리 장치의 테스트 방법.
  6. 제 5 항에 있어서,
    상기 정전 복구 유닛의 정상 동작 여부를 판단하는 단계는
    상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역에 저장된 데이터보다 작은 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단하는 메모리 장치의 테스트 방법.
  7. 복수의 저장 영역 및 정전 복구 유닛을 포함하는 메모리 장치를 테스트하는 장치에 있어서:
    데이터를 발생하는 데이터 발생기;
    상기 메모리 장치에 선택적으로 전원을 공급하는 스위치; 및
    복수의 저장 영역에 데이터를 저장하며, 상기 메모리 장치에 공급되는 전원을 차단한 후 상기 메모리 장치에 다시 전원을 공급하도록 상기 스위치를 제어하는 프로세서를 포함하며,
    상기 프로세서는 상기 메모리 장치에 전원이 다시 공급된 후에, 상기 복수의 저장 영역에 저장된 데이터를 서로 비교하여 상기 비교 결과를 기반으로 정전 복구 유닛의 정상 동작 여부를 판단하는 테스트 장치.
  8. 제 7 항에 있어서,
    상기 데이터 발생기는 제 1 데이터와 상기 제 1 데이터와 다른 제 2 데이터를 발생하되, 상기 제 1 데이터가 상기 복수의 저장 영역 중 제 1 및 제 2 저장 영역에 순차적으로 저장된 다음에, 상기 제 2 데이터가 상기 제 1 및 제 2 저장 영역에 순차적으로 덮어쓰는 테스트 장치.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 프로세서는 상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역에 저장된 데이터보다 큰 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단하는 테스트 장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 프로세서는 상기 제 2 저장 영역에 저장된 데이터가 상기 제 1 저장 영역에 저장된 데이터보다 작은 경우에 상기 정전 복구 유닛의 정전 복구 동작을 실패로 판단하는 테스트 장치.
KR1020090072531A 2009-08-06 2009-08-06 메모리 장치를 테스트 방법 및 테스트 장치 KR101605824B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090072531A KR101605824B1 (ko) 2009-08-06 2009-08-06 메모리 장치를 테스트 방법 및 테스트 장치
US12/662,270 US8289791B2 (en) 2009-08-06 2010-04-08 Test method and device for memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090072531A KR101605824B1 (ko) 2009-08-06 2009-08-06 메모리 장치를 테스트 방법 및 테스트 장치

Publications (2)

Publication Number Publication Date
KR20110014925A KR20110014925A (ko) 2011-02-14
KR101605824B1 true KR101605824B1 (ko) 2016-04-01

Family

ID=43534758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090072531A KR101605824B1 (ko) 2009-08-06 2009-08-06 메모리 장치를 테스트 방법 및 테스트 장치

Country Status (2)

Country Link
US (1) US8289791B2 (ko)
KR (1) KR101605824B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847340B2 (en) 2021-03-03 2023-12-19 SK Hynix Inc. Host, memory system communicating with the host, and computing system including the host and memory system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103902406A (zh) * 2012-12-31 2014-07-02 杨威锋 高可靠性固态存储设备的映射表信息的保存和恢复技术

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030126389A1 (en) 2001-12-27 2003-07-03 Storage Technology Corporation Method of disaster recovery testing and storage system
US20050042293A1 (en) 1997-10-29 2005-02-24 The University Of British Columbia Polymeric systems for drug delivery and uses thereof
KR100645044B1 (ko) * 2004-09-17 2006-11-10 삼성전자주식회사 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239159A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 直流電源装置
US7210159B2 (en) * 1994-02-18 2007-04-24 Starsight Telecast, Inc. System and method for transmitting and utilizing electronic programs guide information
US6005373A (en) * 1998-10-27 1999-12-21 Micron Technology, Inc. System with anticipatory power supply load signal
KR100401515B1 (ko) 2001-08-21 2003-10-17 주식회사 하이닉스반도체 비휘발성메모리의 테스트 방법 및 그 장치
US7002266B1 (en) * 2002-11-13 2006-02-21 Summit Microelectronics Active DC output control and method for DC/DC converter
JP3973638B2 (ja) * 2003-09-05 2007-09-12 三洋電機株式会社 電源ユニット及びこれを有する電源システム
US7683596B1 (en) * 2005-06-24 2010-03-23 Summit Microelectronics, Inc. Method for regulating an output voltage of a DC/DC converter using an active DC output control circuit
JP4866107B2 (ja) 2006-03-08 2012-02-01 パナソニック株式会社 不揮発性記憶装置及びその書き込み判定方法
JP5040456B2 (ja) 2007-06-08 2012-10-03 富士通株式会社 不揮発性メモリの試験方法及び装置及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050042293A1 (en) 1997-10-29 2005-02-24 The University Of British Columbia Polymeric systems for drug delivery and uses thereof
US20030126389A1 (en) 2001-12-27 2003-07-03 Storage Technology Corporation Method of disaster recovery testing and storage system
KR100645044B1 (ko) * 2004-09-17 2006-11-10 삼성전자주식회사 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847340B2 (en) 2021-03-03 2023-12-19 SK Hynix Inc. Host, memory system communicating with the host, and computing system including the host and memory system

Also Published As

Publication number Publication date
KR20110014925A (ko) 2011-02-14
US20110032782A1 (en) 2011-02-10
US8289791B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
US7813187B2 (en) Multi-bit flash memory device and program method thereof
US9239758B2 (en) Semiconductor storage device, method for controlling the same and control program
US7594157B2 (en) Memory system with backup circuit and programming method
CN105144302B (zh) 存储器装置中的错误校正操作
JP4129381B2 (ja) 不揮発性半導体記憶装置
US8705279B2 (en) Nonvolatile memory device and reading method thereof
US8125825B2 (en) Memory system protected from errors due to read disturbance and reading method thereof
US10026483B1 (en) Program temperature aware data scrub
US7894270B2 (en) Data restoration method for a non-volatile memory
US20040237010A1 (en) Soft errors handling in EEPROM devices
JP2008065830A (ja) メモリーシステム及び該動作方法。
US9514848B2 (en) Solid state drive and associated error check and correction method
CN104919434A (zh) 用于在固态驱动器中进行较低页数据恢复的系统和方法
US8347183B2 (en) Flash memory device using ECC algorithm and method of operating the same
US7471562B2 (en) Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US20080072119A1 (en) Allowable bit errors per sector in memory devices
US9824775B2 (en) Feedback validation of arbitrary non-volatile memory data
KR20100011751A (ko) 테스트 시스템 및 방법
KR20130011033A (ko) 불휘발성 메모리를 포함하는 메모리 시스템 및 그것의 제어 방법
KR101605824B1 (ko) 메모리 장치를 테스트 방법 및 테스트 장치
JP2008251154A (ja) 不揮発性半導体記憶装置
US20120198298A1 (en) On-the-Fly Repair Method for Memory
US10725862B2 (en) Data recovery method to error correction code in memory
US7773421B2 (en) Method and apparatus for accessing memory with read error by changing comparison
JP4554613B2 (ja) 半導体装置および半導体装置にデータを書き込む方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 5