KR100401515B1 - 비휘발성메모리의 테스트 방법 및 그 장치 - Google Patents

비휘발성메모리의 테스트 방법 및 그 장치 Download PDF

Info

Publication number
KR100401515B1
KR100401515B1 KR10-2001-0050188A KR20010050188A KR100401515B1 KR 100401515 B1 KR100401515 B1 KR 100401515B1 KR 20010050188 A KR20010050188 A KR 20010050188A KR 100401515 B1 KR100401515 B1 KR 100401515B1
Authority
KR
South Korea
Prior art keywords
unit
address
data
signal
nonvolatile memory
Prior art date
Application number
KR10-2001-0050188A
Other languages
English (en)
Other versions
KR20030016554A (ko
Inventor
장영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0050188A priority Critical patent/KR100401515B1/ko
Publication of KR20030016554A publication Critical patent/KR20030016554A/ko
Application granted granted Critical
Publication of KR100401515B1 publication Critical patent/KR100401515B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Abstract

본 발명은 비휘발성 메모리 장치의 테스트 방법 및 그 장치에 관한 것으로, 읽어낼 데이타의 내용이 반복적으로 나타나는 경우 즉, 테스트 패턴을 라이트한 후 검증 할 때에 입/출력 포트로 데이타를 읽는 대신에 내부의 비교기를 이용하여 출력되는 패스(Pass)/패일(Fail) 비트를 내부 램에 저장했다가 일정 블록의 검증이 끝난후 램에 저장된 정보를 통해 패스/패일 비트를 알수 있게 함으로써, 불필요한 인터페이스 상의 시간 손실을 줄여 전체적인 테스트 비용을 줄일 수 있다.

Description

비휘발성메모리의 테스트 방법 및 그 장치{METHOD FOR TEST OF NONVOLATILE MEMORY AND APPARATUS THE SAME}
본 발명은 비휘발성 메모리의 테스트 방법 및 그 장치에 관한 것으로, 특히 불필요한 인터페이스(Interface) 상의 시간 손실(Time loss)을 줄여 전체적인 테스트 코스트(Test cost)를 줄인 비휘발성 메모리의 테스트 방법 및 그 장치에 관한 것이다.
도 1은 종래의 비휘발성 메모리의 라이트/리드 테스트를 위한 체크 패턴(Check Pattern)을 나타낸 것으로, 도 1a는 0F 라이트 패턴을, 도 1b는 F0 라이트 패턴이다. 여기서, 빗금친 부분(1)은 라이트된 블록을 나타낸 것이고, 그렇지 않은 부분(2)은 라이트가 되지 않은 블록을 나타낸 것이다.
도 2는 종래의 비휘발성 메모리의 라이트/리드 테스를 위한 흐름도로서, 블랭크(blank) 블록을 리드하는 단계(S1)와, 0F 블록을 라이트하는 단계(S2)와, 0F 블록을 리드하는 단계(S3)와, F0 블록을 라이트하는 단계(S4)와, 00 블록을 리드하는 단계(S5)와, 전기적 소거 또는 UV 소거하는 단계(S6)로 이루어진다.
도시된 바와 같이, 특정 데이타를 반복적으로 라이트 한후 리드를 할 수 있다.
도 3은 종래의 비휘발성 메모리의 리드 타이밍도로서, T1은 어드레스 셋업시간, T2는 어드레스 홀드 시간, T3는 어드레스의 입력된 후 유효 데이타가 출력되기까지의 시간을 나타낸 것이다.
도시된 바와 같이, 종래의 데이타 리드 시간은 매 어드레스 마다 어드레스 셋업 시간(T1)과 어드레스 홀드 시간(T2)이 존재하고 유효 데이타를 얻기위한 T3 시간이 존재하게 된다. 이는 어드레스와 데이타 리드 명령신호(/RD)에 의해 데이타를 읽어내더라도 내부 버스를 경유해 출력 포트를 출력시키는 과정에서의 안정적인 시간을 확보하기 위함이다.
도 4는 종래의 비휘발성 메모리를 내장한 메모리 컨트롤 장치(Memory Control Unit: MCU)의 블록도로서, 비휘발성 메모리셀 어레이부(10)와, 어드레스(ADD) 및 컨트롤신호(CTL)를 수신하는 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(11)와, 상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(11)의 제어에 의해 로오 어드레스 신호를 디코딩하는 로오 디코더부(12)와, 상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(11)의 제어에 의해 상기 로오 디코더부(12)로부터 로오 어드레스신호를 수신받아 상기 비휘발성 메모리셀 어레이부(10)의 워드 라인을 드라이빙하는 워드라인 드라이버부(13)와, 상기 비휘발성 메모리셀 어레이부(10)의 비트 라인을 드라이빙하고 입/출력되는 셀의 데이타를 센싱하는 컬럼 디코더 및 센스앰프부(14)와, 상기 컬럼 디코더 및 센스 앰프부(14)로부터 수신된 리드 데이타를 입/출력(I/O) 포트로 드라이빙하거나 상기 입/출력(I/O) 포트를 통해 수신된 라이트 데이타를 상기 컬럼 디코더 및 센스 앰프부(14)로 드라이빙하는 입/출력(I/O) 드라이버부(15)와, 휘발성 메모리부(20)와, 그 밖의 페리(peri)부(30)로 구성되어있다.
도시된 바와 같이, 외부로부터 수신된 어드레스(ADD)와 컨트롤신호(CTL)에 의해 비휘발성 메모리의 데이타를 리드/라이트 할 수 있도록 되어있다. 이때, 휘발성 메모리(DRAM, SRAM,......)부(20)는 사용하지 않는다.
상기 구성을 갖는 종래의 비휘발성 메모리 장치는 매 어드레스 마다 어드레스 셋업 시간(T1)과 어드레스 홀드 시간(T2) 및 유효 데이타를 얻기위한 T3 시간이 존재하게 되어, 데이타 리드시 많은 시간이 소요되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 읽어낼 데이타의 내용이 반복적으로 나타나는 경우 즉, 테스트 패턴(Test pattern)을 라이트한 후 검증(Verify) 할 때에 입/출력(I/O) 포트로 데이타를 읽는 대신에 내부의 비교기를 이용하여 출력되는 패스(Pass)/패일(Fail) 비트를 내부 램(RAM)에 저장했다가 일정 블록의 검증이 끝난후 램에 저장된 정보를 통해 패스/패일 비트를 알수 있게 함으로써, 불필요한 인터페이스 상의 시간 손실을 줄여 전체적인 테스트 비용을 줄일 수 있는 비휘발성 메모리 장치의 테스트 방법 및 그 장치를 제공하는데 있다.
도 1a 및 도 1b는 종래의 비휘발성 메모리의 라이트/리드 테스트를 위한 체크 패턴을 나타낸 도면
도 2는 종래의 비휘발성 메모리의 라이트/리드 테스를 위한 흐름도
도 3은 종래의 비휘발성 메모리의 리드 동작 타이밍도
도 4는 종래의 비휘발성 메모리를 내장한 메모리 컨트롤 장치의 블록도
도 5는 본 발명에 의한 비휘발성 메모리를 내장한 메모리 컨트롤 장치의 블록도
도 6은 본 발명에 의한 리드 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
110 : 비휘발성 메모리셀 어레이부
111 : 어드레스 버퍼 및 컨트롤 버퍼부
112 : 로오 디코더부 113 : 워드라인 드라이버부
114 : I/O 드라이버부
115 : 컬럼 디코더 및 센스 앰프부
116 : 어드레스 전이 검출(ATD)부 117 : 비교부
118 : 테스트 컨트롤부 120 : 휘발성 메모리부
130 : 페리부
상기 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 테스트 방법은 상기 비휘발성 메모리에 라이트를 수행하는 제 1 단계와, 비교 데이타와 센싱된 데이타를 비교부에서 비교 검출하는 제 2 단계와, 상기 비교 검출이 끝나면비지(busy) 신호를 제 1 전위로 만드고 그 이후에 다음 동작을 수행하는 제 3 단계와, 상기 단계 1에서 라이트 했던 어드레스를 어드레스 전이 검출부에서 감지하여 상기 비지 신호를 제 2 전위로 바꾸고 상기 비교부에서 비교 검출된 값을 휘발성 메모리에 저장한 다음 상기 비지 신호를 제 1 전위로 만드는 제 4 단계와, 상기 비지 신호가 제 1 전위로 되면 다른 어드레스를 수신하여 상기 단계 4의 과정을 상기 휘발성 메모리의 저장 용량 한도 내에서 반복 수행하는 제 5 단계와, 상기 수신된 어드레스의 마지막 어드레스가 끝나면 상기 휘발성 메모리에 저장된 결과값을 리드하여 최종 결과값이 통과되면 상기 비지 신호를 제 1 전위로 만드는 제 6 단계와, 상기 비교부에 입력시킨 비교 데이타와 동일한 데이타를 검증하는 경우 상기 단계 3부터 상기 단계 6까지를 반복 수행하고 새로운 값의 데이타를 검증하는 경우 상기 단계 2부터 상기 단계 6까지를 반복 수행하는 제 7 단계와, 상기 단계 6에서 상기 비지 신호가 제 1 전위를 가지면 다음 테스트 패턴을 라이트한 다음 상기 단계 2에서 상기 단계 7까지를 수행하며, 상기 단계 6에서 상기 비지 신호가 제 2 전위를 가지면 패일 데이타가 있는 것이므로 패일 위치를 찾아내 불량 분석에 활용하는 제 8 단계를 구비한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 비휘발성메모리의 테스트 장치는 컨트롤 신호를 수신받아 리드/라이트 제어신호를 발생하고 수신된 어드레스 신호를 버퍼링하는 어드레스 버퍼 컨트롤 및 메모리 컨트롤부와, 상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부로부터 제어신호와 어드레스 신호를 수신하여 어드레스신호를 디코딩하는 로오 디코더부와, 상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부로부터 수신된 제어신호에 의해 상기 로오 디코더부에서 디코딩된 로오 어드레스신호를 수신받아 비휘발성 메모리셀 어레이부의 워드 라인을 드라이빙하는 워드라인 드라이버부와, 상기 비휘발성 메모리셀 어레이부의 비트 라인을 드라이빙하고 입/출력되는 셀의 데이타를 센싱하는 컬럼 디코더 및 센스 앰프부와, 상기 컬럼 디코더 및 센스 앰프부로부터 수신된 리드 데이타를 입/출력 포트로 드라이빙하거나 상기 입/출력 포트를 통해 수신된 라이트 데이타를 상기 컬럼 디코더 및 센스 앰프부로 드라이빙하는 입/출력 드라이버부와, 외부로부터 수신된 어드레스의 변화를 검출한 신호를 발생하는 어드레스 전이 검출부와, 상기 컬럼 디코더 및 센스 앰프부로부터 수신된 데이타와 비교 데이타가 같은지를 비교하여 그 결과값을 발생하는 비교부와, 상기 비교부에서 비교한 결과값을 휘발성 메모리부에 저장시키도록 상기 비교부에 제어 신호와 비교 데이타를 발생하고 상기 휘발성 메모리부에 리드/라이트 제어신호와 어드레스 신호를 발생하며, 또한 블록 검증이 끝났을 때 상기 휘발성 메모리부에 저장된 데이타를 리드하여 최종 결과값을 출력하는 테스트 컨트롤부를 구비한 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 5는 본 발명에 의한 비휘발성 메모리를 내장한 메모리 컨트롤 장치의 블록도로서, 비휘발성 메모리셀 어레이부(110), 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(111), 로오 디코더부(112), 워드라인 드라이버부(113), 컬럼 디코더 및 센스 앰프부(114), 입/출력(I/O) 드라이버부(115), 어드레스 전이 검출부(116), 비교부(117), 테스트 컨트롤부(118), 휘발성 메모리부(120) 및 페리부(130)를 구비한다.
상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(111)는 외부로부터 컨트롤 신호(CTL)를 수신받아 리드/라이트 제어신호를 상기 로오 디코더부(112) 및 워드라인 드라이버부(113)로 발생하고 수신된 어드레스 신호를 버퍼링(buffering)하여 상기 로오 디코더부(112)로 발생한다.
상기 로오 디코더부(112)는 상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(111)로부터 출력된 제어신호에 의해 어드레스 신호를 수신받아 디코딩(decoding)을 수행한다.
상기 워드라인 드라이버부(113)는 상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부(111)로부터 출력된 제어신호에 의해 상기 로오 디코더부(112)에서 디코딩된 로오 어드레스 신호를 수신받아 상기 비휘발성 메모리셀 어레이부(110)의 워드 라인을 선택하게 된다.
상기 컬럼 디코더 및 센스 앰프부(114)는 상기 비휘발성 메모리셀 어레이부(110)의 비트 라인을 드라이빙하고 입/출력되는 셀의 데이타를 센싱한다.
상기 입/출력(I/O) 드라이버부(115)는 상기 컬럼 디코더 및 센스 앰프부(14)로부터 수신된 리드 데이타를 입/출력(I/O) 포트로 드라이빙하거나 상기 입/출력(I/O) 포트를 통해 수신된 라이트 데이타를 상기 컬럼 디코더 및 센스 앰프부(114)로 드라이빙한다.
상기 어드레스 전이 검출(ATD)부(116)는 외부로부터 수신된 어드레스의 변화를 검출한 신호를 발생한다.
상기 비교부(117)는 상기 컬럼 디코더 및 센스 앰프부(115) 또는 입/출력(I/O) 드라이버부(115)로부터 수신된 데이타와 비교 데이타가 같은지를 비교하여 그 결과값을 상기 휘발성 메모리부(120)에 저장한다.
상기 테스트 컨트롤부(118)는 상기 비교부(117)에서 비교한 결과값을 상기 휘발성 메모리부(120)에 저장시키도록 상기 비교부(117)에 제어 신호를 발생하고 상기 휘발성 메모리부(120)에 리드/라이트 제어신호(RWC)와 어드레스 신호(ADD)를 발생하며, 또한 블록 검증이 끝났을 때 상기 휘발성 메모리부(120)에 저장된 데이타를 읽어본 후 최종 결과값{패스(pass)/패일(fail) 비트값}을 결정하여 출력한다.
상기 구성에 의한 본 발명의 리드 동작을 도 6에 도시된 동작 타이밍을 참조하여 설명하기로 한다.
먼저, 상기 비휘발성 메모리셀 어레이부(110)에 도 1a의 0F 라이트 패턴으로 라이트를 수행한다(단계 1). 그 다음, 비교 데이타(DATA)를 상기 테스트 컨트롤부(118)에 입력시켜 상기 비교부(117)의 기준 데이타로 이용한다(단계 2). 이때, 상기 비교부(117)에 라이트가 끝나면 비지(busy) 신호가 '로우'로 떨어지게 되고 이때 비로서 다음 동작을 수행하게 된다(단계 3).
상기 단계 1에서 라이트 했던 어드레스를 입력시키면 상기 어드레스 전이 검출부(116)가 이를 감지하여 비지(busy) 신호를 '하이'로 올리고 상기 센스 앰프부(114)의 출력을 상기 비교부(117)로 보내 비교한 결과값(패스/패일 비트값)을 상기 휘발성 메모리부(120)에 저장한 후 비지(busy) 신호를 '로우'로 만든다(단계 4).
비지(busy) 신호가 '로우'로 되면 다른 어드레스를 수신하여 단계 4의 과정을 휘발성 메모리부(120)의 저장용량 한도 내에서 반복적으로 수행한다(단계 5).
마지막 어드레스가 끝나면 검증한 결과값을 출력하기 위해 상기 테스트 컨트롤 입력을 바꾸면 상기 테스트 컨트롤부(118)에서 지금까지 상기 휘발성 메모리부(120)에 저장시킨 결과값(패스/패일 비트값)을 리드하여 최종 결과가 통과(pass)하면 비지(busy) 신호를 '로우'로 만든다(단계 6).
이미 입력시킨 비교부(117)의 값과 동일한 데이타를 검증하는 경우 단계 3부터 단계 6까지를 반복하고 새로운 값의 데이타를 검증하는 경우 단계 2부터 단계 6까지를 반복한다(단계 7).
단계 6에서 비지(busy) 신호가 '로우'이면 모두 통과(pass)이므로 다음 테스트 패턴을 라이트하고 단계 2에서 단계 7까지를 수행하며, 단계 6에서 비지(busy) 신호가 '하이'이면 패일 데이타가 있으므로, 종래의 테스트 모드로 패일 위치를 찾아내어 불량 분석에 활용한다(단계 8).
위와 같은 방법으로 테스트를 하게되는 장점은 블록 검증을 수행하면서 종래의 방법에서 불필요하게 발생하는 셋업/홀드 시간을 줄여 전체적인 테스트 시간을 줄일 수 있다는데 있으며, 이러한 것이 가능한 이유는 각 어드레스마다 포드로 출력해 코어(core)하는게 아니라 블록 범위내에서는 상대적으로 빠른 내부 동작에 의해 모든 검증이 이루어진 후 최종 결과를 출력하기 때문이다.
본 발명의 실시예에서는 검증 동작에만 적용하였으나 라이트 동작도 같은 패턴의 라이트인 경우 본 발명의 검증 동작을 응용하여 데이타의 새로운 입력없이 한번만 데이타를 입력시켜놓고 어드레스만 변화시켜가며 라이트 동작을 수행할 수 있다면 더 좋은 테스트 비용을 낮출 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 비휘발성메모리의 테스트 방법 및 그 장치에 의하면, 읽어낼 데이타의 내용이 반복적으로 나타나는 경우 즉, 테스트 패턴을 라이트한 후 검증 할 때에 입/출력(I/O) 포트로 데이타를 읽는 대신에 내부의 비교기를 이용하여 출력되는 패스/패일 비트를 내부 램(RAM)에 저장했다가 일정 블록의 검증이 끝난후 램에 저장된 정보를 통해 패스/패일 비트를 알수 있게 함으로써, 불필요한 인터페이스 상의 시간 손실을 줄여 전체적인 테스트 비용을 줄일 수 있는 잇점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 비휘발성메모리의 테스트 방법에 있어서,
    상기 비휘발성 메모리에 라이트를 수행하는 제 1 단계와,
    비교 데이타와 센싱된 데이타를 비교부에서 비교 검출하는 제 2 단계와,
    상기 비교 검출이 끝나면 비지(busy) 신호를 제 1 전위로 만드고 그 이후에 다음 동작을 수행하는 제 3 단계와,
    상기 단계 1에서 라이트 했던 어드레스를 어드레스 전이 검출부에서 감지하여 상기 비지 신호를 제 2 전위로 바꾸고 상기 비교부에서 비교 검출된 값을 휘발성 메모리에 저장한 다음 상기 비지 신호를 제 1 전위로 만드는 제 4 단계와,
    상기 비지 신호가 제 1 전위로 되면 다른 어드레스를 수신하여 상기 단계 4의 과정을 상기 휘발성 메모리의 저장 용량 한도 내에서 반복 수행하는 제 5 단계와,
    상기 수신된 어드레스의 마지막 어드레스가 끝나면 상기 휘발성 메모리에 저장된 결과값을 리드하여 최종 결과값이 통과되면 상기 비지 신호를 제 1 전위로 만드는 제 6 단계와,
    상기 비교부에 입력시킨 비교 데이타와 동일한 데이타를 검증하는 경우 상기 단계 3부터 상기 단계 6까지를 반복 수행하고 새로운 값의 데이타를 검증하는 경우 상기 단계 2부터 상기 단계 6까지를 반복 수행하는 제 7 단계와,
    상기 단계 6에서 상기 비지 신호가 제 1 전위를 가지면 다음 테스트 패턴을라이트한 다음 상기 단계 2에서 상기 단계 7까지를 수행하며, 상기 단계 6에서 상기 비지 신호가 제 2 전위를 가지면 패일 데이타가 있는 것이므로 패일 위치를 찾아내 불량 분석에 활용하는 제 8 단계를 구비한 것을 특징으로 하는 비휘발성메모리의 테스트 방법.
  2. 비휘발성메모리의 테스트 장치에 있어서,
    컨트롤 신호를 수신받아 리드/라이트 제어신호를 발생하고 수신된 어드레스 신호를 버퍼링하는 어드레스 버퍼 컨트롤 및 메모리 컨트롤부와,
    상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부로부터 제어신호와 어드레스 신호를 수신하여 어드레스신호를 디코딩하는 로오 디코더부와,
    상기 어드레스 버퍼 컨트롤 및 메모리 컨트롤부로부터 수신된 제어신호에 의해 상기 로오 디코더부에서 디코딩된 로오 어드레스신호를 수신받아 비휘발성 메모리셀 어레이부의 워드 라인을 드라이빙하는 워드라인 드라이버부와,
    상기 비휘발성 메모리셀 어레이부의 비트 라인을 드라이빙하고 입/출력되는 셀의 데이타를 센싱하는 컬럼 디코더 및 센스 앰프부와,
    상기 컬럼 디코더 및 센스 앰프부로부터 수신된 리드 데이타를 입/출력 포트로 드라이빙하거나 상기 입/출력 포트를 통해 수신된 라이트 데이타를 상기 컬럼 디코더 및 센스 앰프부로 드라이빙하는 입/출력 드라이버부와,
    외부로부터 수신된 어드레스의 변화를 검출한 신호를 발생하는 어드레스 전이 검출부와,
    상기 컬럼 디코더 및 센스 앰프부로부터 수신된 데이타와 비교 데이타가 같은지를 비교하여 그 결과값을 발생하는 비교부와,
    상기 비교부에서 비교한 결과값을 휘발성 메모리부에 저장시키도록 상기 비교부에 제어 신호와 비교 데이타를 발생하고 상기 휘발성 메모리부에 리드/라이트 제어신호와 어드레스 신호를 발생하며, 또한 블록 검증이 끝났을 때 상기 휘발성 메모리부에 저장된 데이타를 리드하여 최종 결과값을 출력하는 테스트 컨트롤부를 구비한 것을 특징으로 하는 비휘발성메모리의 테스트 장치.
  3. 제 2 항에 있어서,
    상기 휘발성 메모리부는 램(RAM)인 것을 특징으로 하는 비휘발성메모리의 테스트 장치.
  4. 제 2 항에 있어서,
    상기 휘발성 메모리부는 에스램(SRAM)인 것을 특징으로 하는 비휘발성메모리의 테스트 장치.
  5. 제 2 항에 있어서,
    상기 휘발성 메모리부는 디램(DRAM)인 것을 특징으로 하는 비휘발성메모리의 테스트 장치.
KR10-2001-0050188A 2001-08-21 2001-08-21 비휘발성메모리의 테스트 방법 및 그 장치 KR100401515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050188A KR100401515B1 (ko) 2001-08-21 2001-08-21 비휘발성메모리의 테스트 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050188A KR100401515B1 (ko) 2001-08-21 2001-08-21 비휘발성메모리의 테스트 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20030016554A KR20030016554A (ko) 2003-03-03
KR100401515B1 true KR100401515B1 (ko) 2003-10-17

Family

ID=27719945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050188A KR100401515B1 (ko) 2001-08-21 2001-08-21 비휘발성메모리의 테스트 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR100401515B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289791B2 (en) 2009-08-06 2012-10-16 Samsung Electronics Co., Ltd. Test method and device for memory device
US9870833B2 (en) 2016-03-23 2018-01-16 Samsung Electronics Co., Ltd. Nonvolatile memory device including page buffer and method for verifying program operation thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101519491B1 (ko) 2008-09-12 2015-05-12 삼성전자주식회사 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06294846A (ja) * 1993-04-08 1994-10-21 Citizen Watch Co Ltd 半導体不揮発性記憶装置およびその測定方法
JPH0773700A (ja) * 1993-09-03 1995-03-17 Advantest Corp フラッシュメモリ試験装置
JPH0896600A (ja) * 1994-09-22 1996-04-12 Advantest Corp メモリ試験装置
KR20010036205A (ko) * 1999-10-06 2001-05-07 박종섭 메모리 테스트 보드
KR20010046174A (ko) * 1999-11-11 2001-06-05 박종섭 불휘발성 메모리의 내부 시험 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06294846A (ja) * 1993-04-08 1994-10-21 Citizen Watch Co Ltd 半導体不揮発性記憶装置およびその測定方法
JPH0773700A (ja) * 1993-09-03 1995-03-17 Advantest Corp フラッシュメモリ試験装置
JPH0896600A (ja) * 1994-09-22 1996-04-12 Advantest Corp メモリ試験装置
KR20010036205A (ko) * 1999-10-06 2001-05-07 박종섭 메모리 테스트 보드
KR20010046174A (ko) * 1999-11-11 2001-06-05 박종섭 불휘발성 메모리의 내부 시험 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289791B2 (en) 2009-08-06 2012-10-16 Samsung Electronics Co., Ltd. Test method and device for memory device
US9870833B2 (en) 2016-03-23 2018-01-16 Samsung Electronics Co., Ltd. Nonvolatile memory device including page buffer and method for verifying program operation thereof

Also Published As

Publication number Publication date
KR20030016554A (ko) 2003-03-03

Similar Documents

Publication Publication Date Title
KR100901404B1 (ko) 패리티 셀 어레이를 구비한 메모리 회로
US6798696B2 (en) Method of controlling the operation of non-volatile semiconductor memory chips
US7275200B2 (en) Transparent error correcting memory that supports partial-word write
US10614906B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US7523381B2 (en) Non-volatile memory with error detection
US9355733B2 (en) Memory sensing system comprising nonvolatile memory device and related method of operation
JP6190462B2 (ja) 半導体記憶装置
US20050013162A1 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
JP2005531876A5 (ko)
KR100827658B1 (ko) 반도체 메모리 장치, 이 장치를 구비하는 메모리 시스템,및 이 시스템의 테스트 방법
US7376044B2 (en) Burst read circuit in semiconductor memory device and burst data read method thereof
JP5112086B2 (ja) 半導体記憶装置
JPH1055691A (ja) 不揮発性半導体メモリ
KR100401515B1 (ko) 비휘발성메모리의 테스트 방법 및 그 장치
US7075851B2 (en) Semiconductor memory device inputting/outputting data and parity data in burst operation
US10714197B1 (en) Memory device and program verification method thereof
US10460826B2 (en) Test methods of semiconductor devices and semiconductor systems used therein
US20080205151A1 (en) Non-Volatile Memory Device and Method of Driving the Same
US7581146B2 (en) Semiconductor memory device storing repair information avoiding memory cell of fail bit operating method thereof
JP4050261B2 (ja) 基準始動式シーケンシャルセンシング機能を備えたメモリ
CN1111870C (zh) 不管备用单元配置情况如何都能进行测试的半导体存储器
KR20100100437A (ko) 비휘발성 메모리 장치의 데이터 독출 방법 및 이를 포함하는 데이터 입출력 방법
JP2004039055A (ja) 不揮発性半導体記憶装置
CN115954027A (zh) 地址和命令发生电路以及半导体系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee