KR20010036205A - 메모리 테스트 보드 - Google Patents

Abstract

본 발명은 메모리 모듈에 장착되는 EEPROM을 실장 테스트할 때 1개씩 진행할 수 있도록 된 테스트 보드를 다수개의 EEPROM을 동시에 테스트하여 불량이 발생하면 표시할 수 있도록 한 메모리 테스트 보드(100)에 관한 것으로서, DRAM 메모리 모듈의 모듈 정보를 기억하는 EEPROM을 테스트하는 메모리 테스트 보드에 있어서, 메모리 모듈의 작동시 기준이 되는 EEPROM을 장착하기 위한 기준 소켓(10)과, 테스트를 위한 다수개의 EEPROM을 장착하기 위해 기준 소켓과 동일하게 병렬배선된 다수개의 테스트 소켓(11∼18)과, 기준 소켓(10)의 SDA핀을 통해 출력되는 값과 다수개의 테스트 소켓(11∼18)의 SDA핀을 통해 출력되는 값을 서로 비교하기 위한 다수개의 비교부(21∼28)와, 다수개의 비교부(21∼28)의 상태에 따라 비교된 결과를 출력하기 위한 다수개의 출력부(41∼48)와, 다수개의 비교부(21∼28)의 작동상태를 리셋시키기 위한 다수개의 리셋스위치(31∼38)와, 다수개의 테스트 소켓(11∼18)에 장착되는 EEPROM의 특성을 설정하기 위한 다수개의 점퍼부(51∼58)를 포함하여 이루어져 실장테스트시 동시에 다수개의 EEPROM을 테스트할 수 있어 테스트 시간을 단축시킬 수 있다는 이점이 있다.

Description

메모리 테스트 보드 {MEMORY TEST BOARD}

본 발명은 메모리 테스트 보드에 관한 것으로서, 보다 상세하게는 메모리 모듈에 장착되는 EEPROM을 실장 테스트할 때 1개씩 진행할 수 있도록 된 테스트 보드를 다수개의 EEPROM을 동시에 테스트하여 불량이 발생하면 표시할 수 있도록 한 메모리 테스트 보드에 관한 것이다.

메모리는 데이터를 저장해 두고 필요할 때에 꺼내어 읽어볼 수 있는 장치를 일컫는 말로서 DRAM을 중심으로 하는 반도체 메모리로부터 마그네틱 디스크, 광학 디스크 등 다양한 종류가 있다. 이중에서도 반도체 메모리는 소형이며 높은 신뢰도 및 저렴한 가격이라는 장점 이외에도 상대적으로 고속 동작이 가능해서 매우 급속히 개발, 보급되고 있는 추세이다.

마그네틱 메모리나 광학 메모리에 비해 반도체 메모리는 용량면에서는 뒤떨어어지지만 동작 속도가 빠르기 때문에 CPU에 더욱 가까이 배치하여 빈번히 사용되는 데이터만을 저장하는 메모리로 사용된다.

반도체 메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 RAM(Random Access Memory)과 ROM(Read Only Memory)로 크게 나눌 수 있다. RAM은 데이터를 임의로 써넣고 저장하며 읽어낼 수 있는 메모리로 전원이 끊기면 저장된 데이터가 소멸되는 소위 휘발성 기억소자인 반면에, ROM은 비록 데이터를 읽어낼 수 있을 뿐이지만 사용자가 칩에 데이터를 자유로이 써넣을 수 있는 프로그래밍이 가능한 PROM(Programmable ROM)과 1회만의 프로그래밍만 허용되는 OT-PROM(One Time Programmable ROM)으로 나누어진다.

OT-PROM은 공장에서 칩제조 공정시에만 프로그래밍할 수 있는 마스크 ROM과 사용자가 프로그래밍할 수 있는 퓨즈 ROM이 있으며, PROM의 경우는 EPROM(Erasable PROM)과 EEPROM(Electrically Erasable PROM)이 있다.

EPROM은 패키지에 부착된 석영 유리창을 통해서 자외선을 쪼여서 칩의 전체 셀을 한꺼번에 소거하는 것이며, EEPROM은 큰 전기장을 인가시 발생하는 터널링현상을 이용하여 소거하는 것을 가르킨다.

위와 같은 메모리들을 제조할 때 각 공정 요소들은 제조된 반도체장치의 신뢰성에 많은 영향을 미친다. 따라서, 제조 공정의 각 단계에서 여러 가지의 실험 및 검사를 거쳐 원하는 형상, 도핑 상태 등을 형성하도록 조정되지만, 제조 공정의 아주 미세한 오차 하나 하나가 반도체장치의 동작에 큰 영향을 줄 수 있으므로, 제조된 반도체장치는 반드시 검사 단계를 거쳐 설계된 데로 제조되었는가를 검사하여야 한다. 이 단계를 테스트(Test)라고 한다.

반도체장치의 테스트는 테스트를 위한 장비(탐침 스테이션, 테스터 등)를 사용하여 이루어지는 것이 보통이다. 반도체장치의 집적도가 증가함에 따라 테스트를 위한 기술도 테스트 비용 절감과 테스트 시간의 감소를 위해 같이 발전하여 왔으며, 따라서, 테스트 장비 또한 같이 발전하여, 최근에는 거의 자동화된 테스트 장비가 출현하게 되었다.

위와 같은 반도체장치의 테스트는 제조 공정이 끝난 다음, 이루어지는데 이때 불합격 판정을 받게되면 불량의 원인을 분석하기 위해 웨이퍼 테스트와 관련된 공정을 찾아 그 공정의 이상유무를 확인하고 불량 원인을 분석하여 제조공정에 반영함으로서 더욱 완벽한 반도체장치를 제조하도록 하고 있다.

이런 테스트를 모두 마치게 되면 에폭시 몰딩을 하여 패키지로 만들게 된다.

그런다음, 다시 이 패키지로 만들어진 메모리들은 실제 컴퓨터 등의 응용기기들에 장착하여 작동되는 상태를 테스트하기 위한 실장테스트를 진행하게 된다.

도 1은 종래의 메모리 테스트 보드를 나타낸 도면이다.

여기에서 보는 바와 같이 메모리 테스트 보드는 메모리 모듈(5)과 동일하도록 구성되며 (가)와 같이 앞면에는 SDRAM(7)이 장착되어 있고 (나)와 같이 뒷면에는 메모리 모듈(5)의 정보를 담고 있는 EEPROM(9)이 장착된다.

따라서, 이 테스트 보드를 시스템에 장착하여 작동시키게 되면 테스트 보드에 장착된 EEPROM에 데이터를 읽거나 쓰는 동작을 하게 되는데, 이때 오류가 발생할 경우에는 시스템의 작동을 멈추게 된다. 이로써 EEPROM의 작동을 테스트하게 된다.

그런데, 위와 같은 테스트 보드를 사용하여 EEPROM을 테스트할 때 한 개의 테스트 보드에 장착할 수 있는 EEPROM의 개수가 한 개뿐이기 때문에 테스트할 때 한 개씩 따로따로 진행하여 많은 시간이 소요된다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리 모듈에 장착되어 모듈 정보를 기억하는 EEPROM을 기준이 되는 EEPROM과 테스트되는 다수개의 EEPROM을 장착하여 기준 EEPROM의 작동과 비교하여 다르게 작동될 때 오류를 표시할 수 있도록 하여 동시에 다수개의 EEPROM을 테스트할 수 있도록 한 메모리 테스트 보드를 제공함에 있다.

도 1은 종래의 메모리 테스트 보드를 나타낸 도면이다.

도 2는 본 발명에 의한 메모리 테스트 보드를 나타낸 도면이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 기준 소켓

11,12,13,14,15,16,17,18 : 제 1내지 제 8테스트 소켓

21,22,23,24,25,26,27,28 : 제 1내지 제 8비교부

31,32,33,34,35,36,37,38 : 제 1내지 제 8리셋스위치

41,42,43,44,45,46,47,48 : 제 1내지 제 8출력부

51,52,53,54,55,56,57,58 : 제 1내지 제 8점퍼부

100 : 테스트 보드

상기와 같은 목적을 실현하기 위한 본 발명은 DRAM 메모리 모듈의 모듈 정보를 기억하는 EEPROM을 테스트하는 메모리 테스트 보드에 있어서, 메모리 모듈의 작동시 기준이 되는 EEPROM을 장착하기 위한 기준 소켓과, 테스트를 위한 다수개의 EEPROM을 장착하기 위해 기준 소켓과 동일하게 병렬배선된 다수개의 테스트 소켓과, 기준 소켓의 SDA핀을 통해 출력되는 값과 다수개의 테스트 소켓의 SDA핀을 통해 출력되는 값을 서로 비교하기 위한 다수개의 비교부와, 다수개의 비교부의 상태에 따라 비교된 결과를 출력하기 위한 다수개의 출력부와, 다수개의 비교부의 작동상태를 리셋시키기 위한 다수개의 리셋스위치와, 다수개의 테스트 소켓에 장착되는 EEPROM의 특성을 설정하기 위한 다수개의 점퍼부를 포함하여 이루어진 것을 특징으로 한다.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.

앞면에는 DRAM을 장착하고 뒷면에는 기준 소켓과 다수개의 테스트 소켓들에 각각 EEPROM을 장착한 후 다수개의 점퍼부의 점퍼를 각각 조절하여 테스트되는 EEPROM의 특성을 맞춘 테스트 보드를 시스템에 실장하여 작동시키면 모든 EEPROM이 작동되는데 시스템과 직접적으로 데이터를 주고받으면서 작동되는 것은 기준 소켓에 장착된 EEPROM으로써 이 기준 소켓의 EEPROM과 테스트 소켓들에 장착된 EEPROM의 입출력 데이터를 각각의 비교부에서 비교하여 차이가 발생할 경우 이를 각각 감지한 후 각각의 출력부를 통해 표시하여 동시에 다수개의 EEPROM을 테스트할 수 있게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도 2는 본 발명에 의한 메모리 테스트 보드를 나타낸 도면이다.

여기에 도시된 바와 같이 테스트 보드는 시스템에 장착하기 위한 메모리 모듈과 동일한 작동을 할 수 있도록 구성된다.

즉, 테스트 보드(100) 앞면에는 SDRAM 메모리 모듈로써 작동되도록 하기 위해 앞면에는 SDRAM패키지가 다수개 장착된다. 그리고, 뒷면에는 모듈의 정보를 기억시키기 위한 EEPROM이 장착된다.

이때, 8개의 EEPROM을 동시에 테스트하기 위해 시스템과 직접적으로 작동되는 EEPROM을 장착할 수 있는 기준 소켓(10)이 형성된다. 그리고, 테스트를 위한 8개의 EEPROM이 장착될 수 있는 제 1내지 제 8테스트 소켓(11∼18)이 형성된다. 그리고, 이 기준 소켓(10)과 제 1내지 제 8테스트 소켓(11∼18)은 서로 동일하게 병렬 배선되어 기준 소켓(10)에 장착된 EEPROM과 제 1내지 제 8테스트 소켓(11∼18)에 장착된 EEPROM들은 서로 동일하게 작동되도록 한다.

그리고, 기준 소켓(10)의 SDA핀을 통해 출력되는 값과 제 1내지 제 8테스트 소켓(11∼18)들의 SDA핀을 통해 출력되는 값을 서로 비교하기 위한 제 1내지 제 8비교부(21∼28)가 설치되고, 제 1내지 제 8비교부(21∼28)의 상태에 따라 비교된 결과를 출력하기 위한 제 1내지 제 8출력부(41∼48)와, 제 1내지 제 8비교부(21∼28)의 작동상태를 리셋시키기 위한 제 1내지 제 8리셋스위치(31∼38)가 설치된다.

또한, 테스트되는 8개의 EEPROM의 특성을 각각 설정할 수 있도록 한 제 1내지 제 8점퍼부(51∼58)가 설치되어 각각 SA0, SA1, SA2, WP를 접지(GND)와 전원전압(VCC)으로 장착되는 EEPROM의 특성에 따라 선택적으로 조절할 수 있도록 한다.

그리고, 제 1비교부(21)는 기준 소켓(10)의 SDA핀과 제 1테스트 소켓(11)의 SDA핀 사이에 제 1감지저항(210)으로써 100Ω의 저항을 매개시켜 테스트 보드(100)가 시스템에 장착되어 작동될 때 데이터 충돌이 발생하지 않도록 한다. 그리고, 제 1감지저항(210)의 양단에 걸리는 전압차를 감지하기 위한 제 1감지기(215)로써 XOR 게이트를 설치한다.

그리고, 제 1출력부(41)는 제 1비교부(21)의 출력값에 의해 점멸되는 LED로 이루어진다.

한편, 제 1리셋스위치(31)는 제 1PMOS트랜지스터(P1)와 제 1스위치(31')로 이루어져 제 1스위치(31')가 작동되면 접지전압(GND)이 제 1PMOS트랜지스터(P1)의 게이트와 제 1출력부(41)의 입력단에 인가되어 제 1출력부(41)를 초기화시키고 제 1PMOS트랜지스터(P1)를 턴온시켜 제 1테스트 소켓(10)의 SDA핀과 기준 소켓(10)의 SDA핀을 제 1감지저항(210)을 매개하여 서로 연결시킨다.

위와 같이 이루어진 제 1비교부(21), 제 1출력부(41), 제 1점퍼부(51), 제 1리셋스위치(31)들은 테스트 소켓의 개수에 따라 동일하게 해당 테스트 소켓에 각각 설치한다.

즉, 테스트 소켓의 개수가 8개일 경우 비교부, 출력부, 점퍼부, 리셋스위치는 모두 8개가 설치된다.

그리고, 제 1내지 제 8리셋스위치(31∼38)의 제 1내지 제 8스위치(31'∼38')는 서로 하나로 묶어 동시에 작동되도록 할 수 있다.

위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.

먼저, 테스트 보드(100)의 기준 소켓(10)에 기준이 되는 EEPROM을 탑재한다. 이 기준이 되는 EEPROM은 검증이 완료된 것으로써 질적으로 최상의 것을 사용한다. 그리고, 제 1내지 제 8테스트 소켓(11∼18)에 테스트하고자 하는 테스트 EEPROM을 각각 탑재하게 된다. 이후 제 1내지 제 8점퍼부(51∼58)의 점퍼를 조절하여 EEPROM의 특성에 따라 각각 SA0, SA1, SA2, WP를 접지전압(GND)과 전원전압(VCC)을 선택적으로 연결시키게 된다.

이와 같이 테스트하고자 하는 EEPROM을 모두 탑재된 테스트 보드(100)를 시스템에 장착한 후 전원을 공급하여 제 1내지 제 8리셋스위치(31∼38)의 제 1내지 제 8스위치(31'∼38')를 눌러 제 1내지 제 8PMOS게이트(P1∼P8)를 턴온시키고, 제 1내지 제 8출력부(41∼48)의 LED를 오프시킨다. 이때 제 1내지 제 8스위치(31'∼38')는 접지전압(GND)과 연결되어 있어서 한번 누르면 제 1내지 제 8스위치(31'∼38')를 통하여 접지전압(GND)이 공급된다. 그리고, 제 1내지 제 8스위치(31'∼38')는 누를 때만 접지전압(GND)과 단락되고 보통상태는 개방되어 있다.

이때 제 1내지 제 8스위치(31'∼38')를 하나의 스위치로 만들경우에는 한 번에 제 1내지 제 8출력부(41∼48)를 리셋시킬 수 있다.

이와 같이 리셋시킨 후 시스템이 정상동작시키면 시스템의 메모리 콘트롤러에서 EEPROM으로 데이터를 기록하고 기록된 데이터를 읽으면서 테스트를 하게 된다.

이때 메모리 콘트롤러에서 EEPROM으로 데이터를 기록할 때 기준 소켓(10)의 EEPROM과 제 1내지 제 8테스트 소켓(11∼18)에 장착된 8개의 EEPROM모두에 동일한 데이터를 기록하게 된다. 이때는 기록되는 데이터를 모듈정보를 기록하는 것이 아니라 테스트시 기록되는 것을 의미하는데 이 값은 서로차이가 발생할 수 없다.

그런데, EEPROM에 기록된 데이터를 읽어들일 때에는 기준 소켓(10)의 EEPROM과 제 1내지 제 8테스트 소켓(11∼18)에 탑재된 EEPROM이 모두 정상적으로 작동할 경우에는 모두 동일한 값을 출력하기 때문에 제 1내지 제 8비교부(21∼28)의 제 1내지 제 8감지저항(210∼280)의 양단에 걸리는 전압을 동일한 전압이 된다. 따라서, 제 1내지 제 8 XOR(215∼285)의 입력은 동일한 값이 되기 때문에 제 1내지 제 8 XOR(215∼285)의 출력값은 저전위가 된다. 제 1내지 제 8출력부(41∼48)의 LED를 점등시키지 못하게 된다.

그러나, 제 1내지 제 8테스트 소켓(11∼18)에 탑재된 EEPROM에 오류가 발생하여 기준 소켓(10)에 장착된 EEPROM과 다른 데이터를 출력할 경우에는 해당 비교부의 XOR 의 출력값이 고전위가 되어 LED를 점등시키게 된다.

즉, 제 1테스트 소켓(11)에 탑재된 EEPROM에서 오류가 발생할 경우 SDA의 출력값이 서로 다르게 되어 제 1감지저항(210)의 양단전압이 다르게 된다. 따라서, 제 1비교부(21)의 제 1XOR(215) 게이트의 출력값은 고전위가 되어 제 1출력부(41)의 LED를 점등시키게 된다.

그리고, 제 1출력부(41)의 고전위 출력값은 제 1리셋스위치(31)의 제 1PMOS트랜지스터(P1)를 턴오프시켜 제 1테스트 소켓(11)의 EEPROM으로 SDA값이 입력되는 것을 차단하여 더 이상 제 1테스트 소켓(11)에 탑재된 EEPROM은 작동되지 않도록 한다.

그러나, 시스템의 작동은 정상적으로 이루어져 제 1테스트 소켓(11)에 탑재된 EEPROM을 제외한 제 2내지 제 8테스트 소켓(12∼18)에 탑재된 EEPROM은 정상적으로 작동되어 계속적으로 테스트를 수행하게 된다. 왜냐하면, 제 1내지 제 8테스트 소켓(11∼18)의 SDA데이터 값과 기준 소켓(10)의 SDA데이터 값은 제 1내지 제 8비교부(21∼28)의 제 1내지 제 8감지저항(210∼280)에 의해 서로 분리되어 있기 때문에 서로의 작동에는 아무런 영향을 미치지 않기 때문이다.

따라서, 모든 테스트가 끝났을 때 제 1내지 제 8출력부(41∼48)의 LED 점등 상태에 분석하여 점등된 테스트 소켓의 EEPROM은 오류가 발생된 것을 판단하고, 점등되지 않은 테스트 소켓의 EEPROM은 정상적으로 테스트가 완료된 것으로 판단하게 된다.

이와 같은 테스트 보드(100)를 통해 EEPROM에 모듈 정보를 기록할 경우에도 사용할 수 있다. 즉, 기준 소켓(10)과 제 1내지 제 8테스트 소켓(11∼18)에 탑재되는 EEPROM은 서로 동일하게 작동되도록 병렬배선 되어 있기 때문에 모듈정보를 기록하게 되면 모든 EEPROM에 데이터가 동시에 기록된다. 그리고, 정상적으로 기록되었는가를 확인하기 위해 읽기를 수행하게 되면 제 1내지 제 8비교부(21∼28)를 통해 출력되는 값을 비교하여 제 1내지 제 8출력부(41∼48)를 통해 정상적인 기록여부를 판단할 수 있게 된다.

상기한 바와 같이 본 발명은 메모리 모듈에 장착되는 EEPROM을 실장 테스트할 때 1개씩 진행할 수 있도록 된 테스트 보드를 다수개의 EEPROM을 동시에 테스트하여 불량이 발생하면 표시부의 LED를 통해 표시하고 계속하여 다른 EEPROM을 테스트할 수 있도록 하여 동시에 여러개를 테스트할 수 있어 테스트 시간을 단축시킬 수 있다는 이점이 있다.

Claims (4)

1. DRAM 메모리 모듈의 모듈 정보를 기억하는 EEPROM을 테스트하는 메모리 테스트 보드에 있어서,

   상기 메모리 모듈의 작동시 기준이 되는 EEPROM을 장착하기 위한 기준 소켓과,

   테스트를 위한 다수개의 EEPROM을 장착하기 위해 상기 기준 소켓과 동일하게 병렬배선된 다수개의 테스트 소켓과,

   상기 기준 소켓의 SDA핀을 통해 출력되는 값과 상기 다수개의 테스트 소켓의 SDA핀을 통해 출력되는 값을 서로 비교하기 위한 다수개의 비교부와,

   상기 다수개의 비교부의 상태에 따라 비교된 결과를 출력하기 위한 다수개의 출력부와,

   상기 다수개의 비교부의 작동상태를 리셋시키기 위한 다수개의 리셋스위치와,

   상기 다수개의 테스트 소켓에 장착되는 EEPROM의 특성을 설정하기 위한 다수개의 점퍼부

   를 포함하여 이루어진 것을 특징으로 하는 메모리 테스트 보드.
2. 제 1항에 있어서, 상기 비교부는

   기준 소켓의 SDA핀과 테스트 소켓의 SDA핀사이에 매개된 감지저항과,

   상기 감지저항 양단에 걸리는 전압값을 입력받아 차이를 비교하는 비교기

   로 이루어진 것을 특징으로 하는 메모리 테스트 보드.
3. 제 2항에 있어서, 상기 비교기는 입력값이 서로 다를 경우 고전위 값을 출력하는 XOR게이트 인 것을 특징으로 하는 메모리 테스트 보드.
4. 제 1항에 있어서, 상기 리셋스위치는

   상기 테스트 소켓의 SDA핀과 상기 감지저항 사이를 온오프시키는 PMOS트랜지스터와,

   상기 PMOS트랜지스터를 작동시키기 위해 접저전압을 선택적으로 공급하기 위한 스위치

   로 이루어진 것을 특징으로 하는 메모리 테스트 보드.