KR0165812B1 - 반도체 읽기전용 기억소자의 블랭크 테스트회로 - Google Patents

반도체 읽기전용 기억소자의 블랭크 테스트회로 Download PDF

Info

Publication number
KR0165812B1
KR0165812B1 KR1019950029804A KR19950029804A KR0165812B1 KR 0165812 B1 KR0165812 B1 KR 0165812B1 KR 1019950029804 A KR1019950029804 A KR 1019950029804A KR 19950029804 A KR19950029804 A KR 19950029804A KR 0165812 B1 KR0165812 B1 KR 0165812B1
Authority
KR
South Korea
Prior art keywords
read
test
output
data
address
Prior art date
Application number
KR1019950029804A
Other languages
English (en)
Other versions
KR970016610A (ko
Inventor
김태훈
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950029804A priority Critical patent/KR0165812B1/ko
Publication of KR970016610A publication Critical patent/KR970016610A/ko
Application granted granted Critical
Publication of KR0165812B1 publication Critical patent/KR0165812B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 읽기전용 기억소자의 블랭크 테스트 회로에 관한 것으로, 어드레스 지정수단과 블랭크 레지스터, 제1비교기, 외부 테스트장비를 포함하여 이루어진다.
어드레스 지정수단은 테스트 읽기신호가 선택신호로서 입력되고, 상기 디코더에서 출력되는 디코딩된 어드레스가 입력되며, 상기 테스트 읽기신호가 비활성화되면기 디코딩된 어드레스가 상기 읽기전용 기억소자에 전달되고, 상기 테스트 읽기신호가 활성화되면 상기 디코딩된 어드레스에 관계없이 상기 이피롬의 모든 메모리 영역이 선택되어 데이터가 출력되도록 한다. 블랭크 레지스터는 제1논리값의 데이터를 출력한다. 제1비교기는 블랭크 레지스터의 출력 데이타와 상기 읽기전용 기억소자의 출력 데이터를 비교한다. 외부 테스트 장비는 제1비교기의 출려과 소정의 테스트 벡터의 기대 데이터를 비교하여 상기 읽기전용 기억소자의 상태를 판단하는 제2비교기를 구비하도록 이루어진다.

Description

반도체 읽기 전용 기억소자의 블랭크 테스트회로
제1도는 종래의 롬의 블랭크 테스트회로를 설명하기 위한 도면.
제2도는 본 발명에 따른 롬의 블랭크 테스트회로를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 외부테스트 장비 10-1 : 비교기
20-1 : 제2비교기 21 : 어드레스지정수단
21-1 : 논리합 게이트
본 발명은 반도체 읽기전용 기억소자의 블랭크 테스트(blank test)회로에 관한 것으로 반도체 읽기전용 기억소자의 최종 테스트단계로서 메모리 영역에 데이타가 저장되어 있는지를 검출하는 블랭크 테스트(blank test)회로에 관한 것이다.
반도체 기억소자에서 읽기전용 기억소자(ROM : Read Only Memory)는 대표적인 비휘발성 기억소자로서, 전원이 공급되지 않는 동안에도 저장되어 있는 데이타가 소멸되지 않는 반도체 기억소자이다.
읽기전용 기억소자는 데이타의 기록과 소거방법에 따라 피롬(PROM : programmable ROM)과 이피롬(EPROM : erasable PROM), 이이피롬(EEPROM : electrically EPROM), 유브이피롬(Ultra Violet PROM)등으로 구분되며, 이 가운데 이피롬이 주로 사용된다.
모든 반도체 집적회로가 그렇듯이 이피롬 역시 제조공정의 마지막 과정으로서 테스트 단계를 거친다. 이 테스트 단계의 최종단계는 이피롬의 메모리 영역에 어떠한 데이타도 저장되어 있지 않은 상태를 검사하는 단계, 즉 블랭크 테스트(blank test)이다.
제1도는 종래의 이피롬의 블랭크 테스트회로를 설명하기 위한 블록도이다.
어드레스(A0∼A7)는 디코더에 의해 디코딩되어 이피롬에 입력된다. 이 어드레스로 지정되어 출력되는 데이타는 외부테스트장비(10)의 비교기(10-1)에 비교 데이타로서 입력된다. 이 비교기(10-1)의 기준 데이타는 테스트 벡터이다.
즉, 종래의 이피롬 테스트회로에서는 이피롬에 저장되어 있는 데이터를 외부테스트 장비의 비교기를 이용하여 소정의 테스트 벡터와 비교함으로써 이피롬의 메모리 영역의 블랭크 여부를 검출하였다.
이와같은 종래의 이피롬 블랭크 테스트 회로의 동작을 좀 더 구체적으로 설명하면 다음과 같다. 상술한 종래의 이피롬 블랭크 테스트를 위해서는 먼저 이피롬의 메모리 영역과 동일한 크기의 기대 데이터가 작성되어야 하고, 이 기대 데이타를 얻는데 필요한 소정의 테스트 벡터도 작성되어야 한다.
이피롬의 테스트는 디코더의 코딩 사이클(coding cycle)에 따라 이피롬의 메모리 영역만큼 어드레스가 순차적으로 증가시켜서 해당 어드레스의 메모리 영역에 저장되어 있는 데이터가 출력되도록 하고, 출력되는 데이타와 테스트 벡터의 기대 데이터를 비교하도록 이루어진다. 이때 이피롬의 메모리 영역에 데이터가 한 비트(bit)라도 저장되어 있으면 불량으로 판정된다.
그러나 이와같은 종래의 이피롬의 테스트는 이피롬의 메모리 영역에 저장되어 있는 데이터를 순차적으로 출력시켜서 외부 테스트장비의 비교기를 이용하여 테스트 벡터의 기대 데이터와 비교하도록 이루어지기 때문에 이피롬의 메모리 영역에 저장되어 있는 데이터를 순차적으로 출력시키는데 따른 장시간의 테스트 시간이 요구되어 그 만큼 생산수율이 저하되는 문제가 있다.
따라서 본 발명은 이피롬의 메모리 영역으로부터 데이타가 출력되는 시간을 단축시켜서 테스트 수행시간을 단축시키는데 그 목적이 있다.
이와같은 목적의 본 발명은 어드레스지정수단과 블랭크 레지스터, 제1비교기, 외부 테스트장비를 포함하여 이루어진다.
어드레스 지정수단은 테스트 읽기신호가 선택신호로서 입력되고, 상기 디코더에서 출력되는 디코딩된 어드레스가 입력되며, 상기 테스트 읽기신호가 비활성화되면 상기 디코딩된 어드레스가 상기 읽기전용 기억소자에 전달되고, 상기 테스트 읽기신호가 활성화되면 상기 디코딩된 어드레스에 관계없이 상기 이피롬의 모든 메모리 영역이 선택되어 데이터가 출력되도록한다. 블랭크 레지스터는 제1논리값의 데이터를 출력한다. 제1비교기는 블랭크 레지스터의 출력 데이타와 상기 읽기 전용 기억소자의 출력 데이타를 비교한다. 외부 테스트 장비는 제1비교기의 출려과 소정의 테스트 벡터의 기대 데이터를 비교하여 상기 읽기전용 기억소자의 상태를 판단하는 제2비교기를 구비하도록 이루어진다.
이와같이 이루어지는 본 발명의 바람직한 실시예를 제2도를 참조하여 설명하면 다음과 같다. 제2도는 본 발명에 따른 이피롬의 블랭크 테스트회로를 나타낸 도면이다.
디코더(22)에서 출력되는 디코딩된 어드레스(A0∼A7)는 어드레스 지정수단(21)을 통하여 이피롬(23)에 입력된다. 어드레스 지정수단(21)은 어드레스의 비트 수만큼의 2 입력 오어 게이트(21-1)로 구성되며, 각각의 오어 게이트(21-1)에는 어드레스의 단위비트가 입력된다. 이 오어 게이트(21-1)의 또 다른 입력은 테스트 읽기신호이다. 이 테스트 읽기신호는 모든 오어게이트(21-1)에 동일하게 입력된다.
오어 게이트(21-1)의 특성에 따라 테스트 읽기신호가 로우레벨인 경우에는 디코더(22)에서 출력된 어드레스가 그대로 이피롬(23)에 전달된다. 그러나 테스트 읽기 신호가 하이레벨인 경우에는 디코더(22)에서 출력되는 어드레스에 관계없이 모든 오어 게이트(21-1)의 출력이 하이레벨이 되어 이피롬(23)의 모든 메모리 셀을 동시에 활성화시킨다.
이피롬(23)에서 출력되는 데이타는 제1비교기(24)에 입력된다. 또 제1비교기(24)에는 블랭크 레지스터(25)에서 출력되는 0의 논리값으로 셋팅된 데이타가 기준 데이타로서 입력된다. 이때 이피롬(23)에 단 하나의 비트라도 1의 논리값을 가지면(즉 정보가 저장되어 있으면), 제1비교기(24)에서는 이피롬(23)이 블랭크 상태가 아님을 나타내는 신호를 출력한다.
제1비교기(24)에서 출력되는 비교 결과는 외부 테스트장비(20)의 제2비교기(20-1)에 입력되며, 또 제2비교기(20-1)에는 테스트 벡터의 기대 데이타가 기준 데이타로서 입력된다. 제2비교기(20-1)에서는 테스트벡터의 기대 데이터와 제1비교기(24)의 출력을 비교하는 것으로 이피롬(23)의 블랭크 테스트를 진행하게 된다.
즉, 본 발명에 따른 이피롬의 블랭크 테스트 회로에서는 디코더(22)의 코팅 사이클에 따라 이피롬(23)의 어드레스를 순차적으로 증가시켜서 데이타를 출력시키는 것이 아니라, 이피롬(23)의 모든 메모리 영역을 동시에 활성화시켜서 메모리 영역의 데이타를 일시에 비교함으로써 이피롬(23)의 블랭크 상태를 빠른 시간내에 판정할 수 있다. 이때 외부 테스트장비(20)의 제2비교기(20-1)에서는 제1비교기(24)의 출력을 테스트 벡터의 기대 데이타와 비교하여 이피롬(23)의 상태를 판정한다.
따라서 본 발명에 따른 이피롬의 블랭크 테스트회로는 이피롬의 메모리 영역의 크기에 관계없이 메모리 영역의 전체 어드레스를 동시에 지정하여 이피롬의 블랭크상태를 테스트함으로써 테스트 시간을 단축시킬 수 있고, 이로 인하여 제품의 생산수율이 향상된다.

Claims (3)

  1. 어드레스 디코더를 구비하는 반도체 읽기전용 기억소자의 블랭크 테스트회로에 있어서, 테스트 읽기 신호가 선택신호로서 입력되고, 상기 디코더에서 출력되는 디코딩된 어드레스가 입력되며, 상기 테스트 읽기신호가 비활성되면 상기 디코딩된 어드레스가 상기 읽기전용 기억소자에 전달되고, 상기 테스트 읽기신호가 활성화되면 상기 디코딩된 어드레스에 관계없이 상기 이피롬의 모든 메모리 영역이 선택되어 데이타가 출력되도록 하는 어드레스 지정수단과; 제1논리값의 데이터를 출력하는 블랭크 레지스터와; 상기 블랭크 레지스터의 출력 데이터와 상기 읽기전용 기억소자의 출력 데이터를 비교하는 제1비교기와; 상기 제1비교기의 출려과 소정의 테스트 벡터의 기대 데이터를 비교하여 상기 읽기전용 기억소자의 상태를 판단하는 제2비교기를 구비하는 외부테스트장비를 포함하는 반도체 읽기전용 기억소자의 블랭크 테스트회로.
  2. 제1항에 있어서, 상기 어드레스 지정수단은, 상기 디코더에서 출력되는 어드레스와 상기 테스트 읽기신호가 입력되는 논리합(OR)게이트가 상기 어드레스의 비트수만큼 구비되고; 그 출력이 상기 읽기전용 기억소자의 어드레스 지정신호인 반도체 읽기전용 기억소자의 블랭크 테스트회로.
  3. 제1항에 있어서, 상기 블랭크 레지스터에서 출력되는 데이타의 제1 논리값이 0의 논리값을 갖도록 이루어지는 반도체 읽기전용 기억소자의 블랭크 테스트회로.
KR1019950029804A 1995-09-13 1995-09-13 반도체 읽기전용 기억소자의 블랭크 테스트회로 KR0165812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029804A KR0165812B1 (ko) 1995-09-13 1995-09-13 반도체 읽기전용 기억소자의 블랭크 테스트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029804A KR0165812B1 (ko) 1995-09-13 1995-09-13 반도체 읽기전용 기억소자의 블랭크 테스트회로

Publications (2)

Publication Number Publication Date
KR970016610A KR970016610A (ko) 1997-04-28
KR0165812B1 true KR0165812B1 (ko) 1999-03-20

Family

ID=19426614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029804A KR0165812B1 (ko) 1995-09-13 1995-09-13 반도체 읽기전용 기억소자의 블랭크 테스트회로

Country Status (1)

Country Link
KR (1) KR0165812B1 (ko)

Also Published As

Publication number Publication date
KR970016610A (ko) 1997-04-28

Similar Documents

Publication Publication Date Title
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
KR100591026B1 (ko) 퓨즈 검출 회로를 갖는 집적 회로 메모리
US6829181B1 (en) Semiconductor memory, method of testing semiconductor memory, and method of manufacturing semiconductor memory
US5604756A (en) Testing device for concurrently testing a plurality of semiconductor memories
US5841711A (en) Semiconductor memory device with redundancy switching method
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
US6829737B1 (en) Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US6876591B2 (en) Integrated circuit with self-test device for an embedded non-volatile memory and related test method
US6639848B2 (en) Semiconductor memory device and method for testing the same
US6983404B2 (en) Method and apparatus for checking the resistance of programmable elements
CN111833950A (zh) 一次性可编程存储电路以及包括其的半导体装置
US6552937B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
KR910005033B1 (ko) 특수모드용 prom셀들을 갖는 반도체장치
KR100200481B1 (ko) 테스트 회로
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR0165812B1 (ko) 반도체 읽기전용 기억소자의 블랭크 테스트회로
US5857069A (en) Technique for recovering defective memory
KR100579049B1 (ko) 메모리 테스트 장치 및 이를 수행하는 방법
KR100518599B1 (ko) 우선 순위 엔코더의 결함 여부 테스트가 가능한 캠 및우선 순위 엔코더의 결함 여부 테스트 방법
US6345013B1 (en) Latched row or column select enable driver
US6381185B2 (en) Method and a circuit architecture for testing an integrated circuit comprising a programmable, non-volatile memory
KR0129918Y1 (ko) 셀프 테스트 기능을 갖는 메모리장치
US5737266A (en) Methods and apparatus for programming content-addressable memories using floating-gate memory cells
KR20010036205A (ko) 메모리 테스트 보드
KR0179809B1 (ko) 리던던시 회로의 리드 속도 개선장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee