KR100745764B1 - 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템 - Google Patents

나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템 Download PDF

Info

Publication number
KR100745764B1
KR100745764B1 KR1020060022322A KR20060022322A KR100745764B1 KR 100745764 B1 KR100745764 B1 KR 100745764B1 KR 1020060022322 A KR1020060022322 A KR 1020060022322A KR 20060022322 A KR20060022322 A KR 20060022322A KR 100745764 B1 KR100745764 B1 KR 100745764B1
Authority
KR
South Korea
Prior art keywords
electrode
nanowire
electrodes
substrate
current
Prior art date
Application number
KR1020060022322A
Other languages
English (en)
Inventor
유진규
김철순
이정훈
Original Assignee
삼성전자주식회사
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 재단법인서울대학교산학협력재단 filed Critical 삼성전자주식회사
Priority to KR1020060022322A priority Critical patent/KR100745764B1/ko
Priority to US11/712,990 priority patent/US7985646B2/en
Application granted granted Critical
Publication of KR100745764B1 publication Critical patent/KR100745764B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N2/00—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles
    • B60N2/56—Heating or ventilating devices
    • B60N2/5607—Heating or ventilating devices characterised by convection
    • B60N2/5621—Heating or ventilating devices characterised by convection by air
    • B60N2/5657—Heating or ventilating devices characterised by convection by air blown towards the seat surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N2/00—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles
    • B60N2/56—Heating or ventilating devices
    • B60N2/5607—Heating or ventilating devices characterised by convection
    • B60N2/5621—Heating or ventilating devices characterised by convection by air
    • B60N2/5635—Heating or ventilating devices characterised by convection by air coming from the passenger compartment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

나노 와이어 메모리 소자의 제조 방법 및 이 방법에 사용되는 나노 와이어 형성 제어 시스템에 관해 개시되어 있다. 여기서 본 발명은 기판, 상기 기판 상에 형성되고 상기 기판과 절연된 전극, 상기 전극에 일단이 연결되고 주어진 길이로 형성된 나노 와이어를 구비하는 메모리 소자의 제조 방법에 있어서, 상기 기판 상에 상기 전극과 짝을 이루는 더미 전극을 형성하는 제1 단계, 상기 전극과 상기 더미 전극사이에 흐르는 전류를 측정하면서 상기 전극과 상기 더미 전극사이에 상기 나노 와이어를 형성하되, 상기 측정된 전류가 주어진 값일 때, 상기 전극과 상기 더미 전극사이에 인가되는 전원을 차단하는 제2 단계 및 상기 더미 전극을 제거하는 제3 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법을 제공한다.

Description

나노 와이어 메모리 소자의 제조 방법 및 이 방법에 사용되는 나노 와이어 형성 제어 시스템{Method of manufacturing nanowire memory device and system of controlling nanowire formation using in the method}
도 1은 본 발명의 실시예에 의한 나노 와이어 메모리 소자의 제조 방법에서 전극사이에 나노 와이어 형성 여부를 모니터링 하기 위한 시스템의 구성을 나타낸 구성도이다.
도 2는 본 발명의 실시예에 의한 나노 와이어 메모리 소자의 제조 방법에서 전극사이에 나노 와이어의 형성되기 전후의 전류-시간 변화를 나타낸 그래프이다.
도 3은 나노 와이어 형성 제어 시스템으로써 전류 모니터와 스위칭 로직 등을 포함하는 CMOS 유닛 셀을 이용하여 복수의 메모리 셀에 나노 와이어를 형성하기 위한 로직(logic)을 나타낸다.
도 4 내지 도 6은 본 발명의 실시예에 의한 나노 와이어 메모리 소자의 제조 방법이 적용될 수 있는 나노 와이어 메모리 소자의 예를 나타낸 사시도이다.
*도면의 주요 부분에 대한 부호설명*
40, 60, 70:제1 전극 42, 62, 72:제2 전극
44, 92:나노 와이어 46:펑션 제너레이터(function generator)
48:전류 모니터 50:스위칭 로직
64, 78:제1 나노 와이어 66, 80:제2 나노 와이어
74, 76:제3 및 제4 나노 와이어 90:전극
C1:메모리 셀 T1:트랜지스터
L1:전원 버스(bus) L2:전원버스의 메모리 셀 분기선
G:그래프 P1, P2:제1 및 제2 구간
1. 발명의 분야
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로써, 보다 자세하게는 스토리지 노드로써 나노 와이어를 구비하는 메모리 소자의 제조 방법 및 이 방법에 사용되는 나노 와이어 형성 제어 시스템에 관한 것이다.
2. 관련기술의 설명
최근에 소개되는 메모리 소자는 대부분 기존의 불휘발성 메모리 소자의 이점과 기존의 휘발성 메모리 소자의 이점을 융합한 메모리 소자이다. 이러한 메모리 소자의 예로써 강유전체 램(FRAM), 자기 램(MRAM), 상변화 램(PRAM), 저항성 램(RRAM)을 들 수 있다. FRAM, MRAM, PRAM, RRAM 등과 같은 융합 메모리 소자는 스토리지 노드의 구성에서 차이를 찾을 수 있다.
상기 융합 메모리 소자의 다른 예로 탄소나노튜브를 이용한 메모리 소자가 소개되고 있다. 탄소나노튜브를 이용한 메모리 소자는 탄소나노튜브를 스토리지 노 드로 이용하여 불휘발성을 유지한다.
탄소나노튜브를 이용한 메모리 소자는 탄소나노튜브를 스토리지 노드로 이용하기 때문에, FRAM, MRAM, PRAM, RRAM 등에 비해서 스토리지 노드의 부피를 줄일 수 있다. 또한, 탄소나노튜브를 이용한 메모리 소자에서 탄소나노튜브는 복합 전기장(Composite Electric-field)을 이용하여 형성하기 때문에, 탄소나노튜브를 정확한 위치에 형성할 수 있다.
그러나 현재까지 소개된 탄소나노튜브를 이용한 메모리 소자의 경우, 그 제조 방법에서 한 셀을 이루는 전극사이에 두개 이상의 탄소나노튜브가 형성되는 경우가 발생하는 바, 메모리 소자의 유효 동작 수율이 낮아질 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래의 문제점을 개선하기 위한 것으로써, 유효 동작 수율을 높일 수 있는 나노 와이어 메모리 소자의 제조 방법을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 제조 방법에 사용되는 나노 와이어 형성 제어 시스템을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판, 상기 기판 상에 형성되고 상기 기판과 절연된 전극, 상기 전극에 일단이 연결되고 주어진 길이로 형성된 나노 와이어를 구비하는 메모리 소자의 제조 방법에 있어서, 상기 기판 상에 상기 전극과 짝을 이루는 더미 전극을 형성하는 제1 단계, 상기 전극과 상기 더미 전 극사이에 흐르는 전류를 측정하면서 상기 전극과 상기 더미 전극사이에 상기 나노 와이어를 형성하되, 상기 측정된 전류가 주어진 값일 때, 상기 전극과 상기 더미 전극사이에 인가되는 전원을 차단하는 제2 단계 및 상기 더미 전극을 제거하는 제3 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법을 제공한다.
이 제조 방법에서 상기 기판 상에 전극과 상기 나노 와이어를 적어도 한 개 더 형성할 수 있다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 상기 기판 상에 형성되고 상기 기판과 절연되며 서로 이격된 두 쌍의 전극, 상기 각 쌍을 이루는 두 전극을 연결하는 나노 와이어를 구비하는 메모리 소자의 제조 방법에 있어서, 상기 기판 상에 제1 쌍을 이루고 이격된 두 전극과, 제2 쌍을 이루고 이격된 두 전극을 상기 제1 쌍과 이격되게 형성하는 제1 단계 및 상기 각 쌍의 두 전극사이에 흐르는 전류를 측정하면서 상기 각 쌍의 두 전극사이에 상기 나노 와이어를 형성하되, 상기 측정된 전류가 주어진 값일 때, 상기 각 쌍의 전극에 인가되는 전원을 차단하는 제2 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법을 제공한다.
이 제조 방법에서 상기 기판 상에 상기 제1 및 제2 쌍의 전극과 상기 각 쌍의 전극을 연결하는 상기 나노 와이어를 적어도 한 개 더 형성할 수 있다.
상기 제조 방법들에서 상기 나노 와이어는 복합 전기장을 이용하여 형성하고, 상기 전류의 측정과 상기 전원의 차단은 스위칭 로직 및 전류 모니터를 포함하는 시스템을 이용하여 실시할 수 있다. 이때, 상기 시스템은 CMOS 로직일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 이격된 전극들을 포함 하고, 상기 전극들 중에서 쌍을 이루는 두 전극을 연결하는 나노 와이어를 포함하는 메모리 소자의 제조 방법에 사용되는 나노 와이어 형성 제어 시스템에 있어서,
상기 쌍을 이루는 두 전극사이에 복합 전기장을 발생시키는 수단과, 상기 나노 와이어를 형성하는 동안에 상기 쌍을 이루는 두 전극사이에 흐르는 전류를 측정하고, 측정된 전류가 주어진 값일 때, 동작 신호를 보내는 전류 모니터와, 상기 전류 모니터로부터 상기 동작 신호가 주어질 때, 상기 두 전극사이에 인가되는 전원을 차단하는 스위칭 로직을 포함하는 것을 특징으로 하는 나노 와이어 형성 제어 시스템을 제공한다.
본 발명은 또한 상기 다른 기술적 과제를 달성하기 위하여, 기판 상에 전극과 상기 전극의 더미 전극을 형성하고, 상기 전극과 상기 더미 전극사이에 나노 와이어를 형성한 다음, 상기 더미 전극을 제거하는 단계를 포함하는 메모리 소자의 제조 방법에 사용되는 나노 와이어 형성 제어 시스템에 있어서, 상기 전극과 상기 더미 전극사이에 복합 전기장을 발생시키는 수단과, 상기 나노 와이어를 형성하는 동안에 상기 전극과 상기 더미 전극사이에 흐르는 전류를 측정하고, 측정된 전류가 주어진 값일 때, 동작 신호를 보내는 전류 모니터와, 상기 전류 모니터로부터 상기 동작 신호가 주어질 때, 상기 전극과 상기 더미 전극사이에 인가되는 전원을 차단하는 스위칭 로직을 포함하는 것을 특징으로 하는 나노 와이어 형성 제어 시스템을 제공한다.
상기 시스템들은 상기 수단, 상기 전류 모니터 및 상기 스위칭 로직을 포함하는 CMOS 로직일 수 있다.
이러한 본 발명을 이용하면, 유효 동작 수율, 곧 동작 가능한 메모리 셀의 수율을 높일 수 있다.
이하, 본 발명의 실시예에 의한 나노 와이어 메모리 소자의 제조 방법(이하, 본 발명의 제조 방법)과 이 제조 방법에 사용되는 나노 와이어 형성 제어 시스템(이하, 시스템)을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
상기 시스템에 대한 설명은 별도로 구분하여 하지 않고 본 발명의 제조 방법에 대한 설명과 병행한다.
본 발명의 제조 방법은 주요 단계로써 기판 상에 이격된 전극을 형성하는 단계와 상기 전극사이에 복합 전기장을 이용하여 나노 와이어를 형성하는 단계와 상기 나노 와이어 형성 단계에서 상기 전극사이에 한 개의 나노 와이어만 형성하기 위해 상기 나노 와이어의 형성 과정을 모니터링하고 나노 와이어의 형성을 제어하는 단계를 포함한다.
도 1은 상기 나노 와이어의 형성을 모니터링하고 그 형성을 제어하는 단계를 실시하는데 사용되는 상기 시스템의 구성을 보여준다.
도 1을 참조하면, 기판(미도시) 상에 이격되게 형성된 제1 및 제2 전극(40, 42)에 펑션 제너레이터(46)에 의해 전원이 인가된다. 이에 따라 제1 및 제2 전극(40, 42)사이에 복합 전기장(composite electric field)이 발생되고, 제1 및 제2 전극(40, 42)사이에 나노 와이어(44)가 형성된다. 나노 와이어(44)는 탄소나노튜브 일 수 있으나, 다른 것일 수 있는데, 예를 들면 탄소 나노 와이어일 수도 있다. 제1 전극(40)은 펑션 제너레이터(46)에 직접 연결되어 있다. 그리고 제2 전극(42)은 스위칭 로직(switching logic)(50)과 전류 모니터(48)를 통해서 펑션 제너레이터(46)에 연결되어 있다. 제2 전극(42)에 직접 연결된 스위칭 로직(50)은 제1 및 제2 전극(40, 42)사이에 나노 와이어(44)가 형성되어 제1 및 제2 전극(40, 42)사이에 흐르는 전류가 급격히 증가되는 시점에서 펑션 제너레이터(46)로부터 제1 및 제2 전극(40, 42)에 공급되는 전원을 차단하는 역할을 한다. 그리고 펑션 제너레이터(46)와 스위칭 로직(50)사이에 구비된 전류 모니터(48)는 제1 및 제2 전극(40, 42)사이에 나노 와이어(44)가 형성되어 제1 및 제2 전극(40, 42)사이에 흐르는 전류가 급격히 증가하는 시점을 감지하여 스위칭 로직(50)에 신호를 보내는 역할을 한다. 스위칭 로직(50)은 이 신호를 받아 제1 및 제2 전극(40, 42)에 공급되는 전원을 차단한다. 제1 및 제2 전극(40, 42)에 공급되는 전원과 전류 모니터(48)와 스위칭 로직(50), 곧 상기 시스템은 CMOS 회로를 이용하여 구성할 수 있다. 이에 따라 전원을 제1 및 제2 전극(40, 42)에 독립적으로 공급할 수 있고, 제1 및 제2 전극(40, 42)사이에 양자를 연결하는 하나의 나노 와이어(44)가 형성되면 상기 전원을 바로 차단함으로써, 제1 및 제2 전극(40, 42)사이에 최초 형성된 하나의 나노 와이어(44)외에 다른 나노 와이어 및 이물질이 제1 및 제2 전극(40 42)사이에 형성되는 것을 방지할 수 있다.
도 2의 그래프(G)는 제1 및 제2 전극(40, 42)사이에 나노 와이어(44)가 형성되기 전과 형성된 후에 제1 및 제2 전극(40, 42)사이에 흐르는 전류의 변화를 시간 에 따라 보여준다.
도 2의 그래프(G)에서 제1 구간(P1)은 제1 및 제2 전극(40, 42)이 나노 와이어(44)로 연결되기 전에 제1 및 제2 전극(40, 42)사이에 흐르는 전류를 나타낸다. 그리고 제2 구간(P2)은 제1 및 제2 전극(40, 42)이 나노 와이어(44)로 연결된 후 전원이 차단되기 전까지 제1 및 제2 전극(40, 42)사이에 흐르는 전류를 나타낸다.
도 2의 그래프(G)를 참조하면, 제1 및 제2 구간(P1, P2)사이에 급격한 전류의 변화가 있음을 알 수 있다. 이러한 변화는 제1 및 제2 전극(40, 42)이 나노 와이어(44)으로 연결됨에 따른 것이다. 전류 모니터(48)는 이러한 변화를 감지하여 스위칭 로직(50)에 알린다. 따라서 제2 구간(P2) 이후에 제1 및 제2 전극(40, 42)사이에 흐르는 전류는 없다.
도 3은 전류 모니터와 스위칭 로직을 포함하는 CMOS 유닛 셀을 이용하여 복수의 메모리 셀에 나노 와이어를 형성하기 위해 상기 시스템의 동작을 적용한 로직을 나타낸다.
도 3을 참조하면, 전원버스(L1)를 통해서 펑션 제너레이터로부터 전원이 각각의 메모리 셀(C1)에 인가된다. 전원버스(L1)는 각 메모리 셀(C1)의 제1 전극(40)에 공통으로 연결되어 있다. 또한, 전원버스(L1)는 각 메모리 셀(C1)과 일대일로 대응하는 메모리 셀(C1)과 동수의 트랜지스터(T1)의 게이트에 공통으로 연결되어 있다. 따라서 전원버스(L1)를 통해서 제1 전극(40)에 전원이 공급되면 트랜지스터는 온(ON) 상태가 된다. 트랜지스터(T1)의 소오스는 제2 전극(42)에 연결되어 있고, 드레인은 접지되어 있다. 각 메모리 셀(C1)에는 제1 및 제2 전극(40, 42)사이 에 나노 와이어가 한 개만 형성되도록 제어하기 위해 전류 모니터와 스위칭 로직을 포함하는 CMOS 유닛 셀이 할당되어 있다. 상기 CMOS 유닛 셀은 전원버스(L1)의 각 메모리 셀(C1)로 분기되는 라인(L2)과 트랜지스터(T1)의 드레인사이에 구비될 수 있다. 따라서 상기 CMOS 유닛 셀에 의해 각 메모리 셀(C1)의 제1 및 제2 전극(40, 42)사이에 독립적으로 나노 와이어를 형성할 수 있고, 상기 제1 및 제2 전극(40, 42)사이에 최초 한 개의 나노 와이어가 형성될 때, 각 메모리 셀(C1)에 공급되는 전원을 독립적으로 차단할 수 있다. 상기 CMOS 유닛 셀은 메모리 셀(C1)의 저장 및 읽기용 로직을 더 포함할 수 있다.
도 3에 도시한 바와 같은 로직의 설계, 제작 및 양산은 반도체 공정을 이용하여 가능하다.
상술한 본 발명의 제조 방법으로 형성할 수 있는 나노 와이어 메모리 소자는 도 4 내지 도 6에 도시한 바와 같이 여러 종류가 있을 수 있다.
도 4에 도시한 나노 와이어 메모리 소자는 기판(미도시) 상에 이격되게 형성된 제1 및 제2 전극(60, 62)을 포함한다. 제1 전극(60)에 복합 전기장을 이용하여 형성한 제1 나노 와이어(64)가 주어진 길이로 형성되어 있다. 그리고 제2 전극(62)에 복합 전기장을 이용하여 형성한 제2 나노 와이어(66)가 주어진 길이로 형성되어 있다. 제1 및 제2 나노 와이어(64, 66)는 평행하게 형성되어 있다. 제1 및 제2 나노 와이어(64, 66)는, 예를 들면 탄소나노튜브일 수 있고, 동일한 길이를 가질 수 있다. 제1 및 제2 나노 와이어(64, 66)는 데이터 0 또는 1이 저장되는 스토리지 노드로 사용되는데, 제1 및 제2 나노 와이어(64, 66)의 끝이 접촉된 경우, 곧 제1 및 제2 전극(64, 66)사이에 저항이 낮아진 경우를 상기 메모리 소자에 데이터 1(또는 0)이 기록된 것으로 간주할 수 있다. 그러나 제1 및 제2 나노 와이어(64, 66)의 끝이 도 4에 도시한 바와 같이 떨어진 경우, 곧 제1 및 제2 전극(64, 66)사이에 저항이 높은 경우를 상기 메모리 소자에 데이터 0(또는 1)이 기록된 것으로 간주할 수 있다.
이와 같은 도 4에 도시한 메모리 소자는 그 제조 과정에서 제1 및 제2 나노 와이어(64, 66)의 끝 부분에 대응하는 상기 기판 상에 각각 제1 전극(60)에 대응하는 제1 더미 전극(미도시)과 제2 전극(62)에 대응하는 제2 더미 전극(미도시)이 형성된다. 이후, 제1 전극(60)과 상기 제1 더미전극사이에 제1 나노 와이어(64)를 형성하고, 제2 전극(62)과 상기 제2 더미전극사이에 제2 나노 와이어(66)를 형성한다. 이어서, 제1 및 제2 나노 와이어(64, 66)를 동일한 일정한 길이로 자르는 과정에서 상기 제1 및 제2 나노 와이어를 제거한다.
이러한 제1 나노 와이어(64)와 제2 나노 와이어(66)를 형성하는 과정에 상기한 시스템을 적용함으로써 제1 전극(60)에 한 개의 제1 나노 와이어(64)만 형성하고, 제2 전극(62)에도 한 개의 제2 나노 와이어(66)만 형성할 수 있다.
도 5에 도시한 나노 와이어 메모리 소자는 기판(미도시) 상에 형성되고 이격된 제1 및 제2 전극(70, 72)과 상기 기판 상에 형성되고 제1 전극(70)과 짝을 이루는 제3 전극(74)과 제2 전극(72)과 짝을 이루는 제4 전극(76)을 포함한다. 제3 및 제4 전극(74, 76)은 제1 및 제2 전극(70, 72)과 같은 간격으로 이격되어 있다.
이와 같이 제1 내지 제4 전극(70, 72, 74, 76)이 배열된 상태에서 제1 및 제 3 전극(70, 74)사이에 제1 나노 와이어(78)를 형성하고, 제2 및 제4 전극(72, 76)사이에 제2 나노 와이어(80)를 형성한다. 제1 및 제2 나노 와이어(78, 80)는 복합 전기장을 이용하여 형성한다. 이때, 도 1에서 설명한 바와 같은 펑션 제너레이터(46), 전류 모니터(48) 및 스위칭 로직(50)을 포함하는 시스템을 이용함으로써, 제1 및 제3 전극(70, 74)사이에 한 개의 제1 나노 와이어(78)만 형성되게 할 수 있고, 제2 및 제4 전극(72, 76)사이에 한 개의 제2 나노 와이어(80)만 형성되게 할 수 있다.
도 5에 도시한 메모리 소자에서 제1 및 제2 나노 와이어(78, 80)는 스토리지 노드로 사용되는 바, 제1 및 제2 나노 와이어(78, 80)가 도면에 도시한 바와 같이 떨어져 있을 때, 상기 메모리 소자에 데이터 0(또는 1)이 기록된 것으로 간주한다. 그리고 제1 및 제2 나노 와이어(78, 80)의 가운데 부분이 접촉되어 있을 때, 상기 메모리 소자에 데이터 1(또는 0)이 기록된 것으로 간주한다.
도 6에 도시한 메모리 소자는 기판(미도시)과 상기 기판 상에 형성되어 있되, 상기 기판과 절연된 제1 전극(90)을 포함한다. 또한, 제1 전극(90)에 일단이 연결되고, 주어진 길이로 형성된 나노 와이어(92)를 포함한다. 나노 와이어(92)는 상기 기판에 평행하게 형성되어 있다. 나노 와이어(92)는 상기 기판과 함께 스토리지 노드로 사용된다. 따라서 나노 와이어(92)의 끝이 상기 기판에 접촉되었을 때와 접촉되지 않았을 때를 구분하여 상기 메모리 소자에 데이터 0 또는 1이 기록된 것으로 간주한다.
도 6에 도시한 메모리 소자는 제조 과정에서 나노 와이어(92)가 형성되기 전 에 나노 와이어(92)의 끝 부분에 해당하는 상기 기판의 소정 영역 상에 제1 전극(90)과 짝을 이루는 더미 전극(미도시)을 형성한다. 이후, 제1 전극(90)과 상기 더미 전극사이에 나노 와이어(92)를 형성한다. 이때, 나노 와이어(92)는 복합 전기장을 이용하여 형성한다. 이어서 나노 와이어(92)를 일정한 길이로 자르는 과정에서 상기 더미 전극을 제거한다.
이와 같은 나노 와이어(92)를 형성하는 과정에서 상기 시스템을 적용함으로써, 제1 전극(90)과 상기 더미 전극사이에 한 개의 나노 와이어(92)만 형성할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상기한 시스템을 도 4 내지 도 6에 도시한 메모리 소자뿐 아니라 나노 와이어를 스토리지 노드로 사용하는 다른 구성의 메모리 소자의 제조 방법에도 적용할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 메모리 소자의 제조 방법은 복합 전기장을 이용하여 나노 와이어를 형성하는 과정에서 복합 전기장을 발생하는 펑션 제너레이터와 전류 모니터와 스위칭 로직을 포함하는 시스템을 이용해서 짝을 이루는 전극사이에 한 개의 나노 와이어만 형성되게 한다. 그러므로 본 발명을 이용하면 정확한 위치에 나노 와이어를 형성할 수 있을 뿐만 아니라 메모리 소자의 유효 동작 수율, 곧 정해진 동작 조건 혹은 표준 동작 조건에 맞춰 동작할 수 있는 메모리 셀의 수율도 높일 수 있다.

Claims (12)

  1. 기판, 상기 기판 상에 형성되고 상기 기판과 절연된 전극, 상기 전극에 일단이 연결되고 주어진 길이로 형성된 나노 와이어를 구비하는 메모리 소자의 제조 방법에 있어서,
    상기 기판 상에 상기 전극과 짝을 이루는 더미 전극을 형성하는 제1 단계;
    상기 전극과 상기 더미 전극사이에 흐르는 전류를 측정하면서 상기 전극과 상기 더미 전극사이에 상기 나노 와이어를 형성하되,
    상기 측정된 전류가 주어진 값일 때, 상기 전극과 상기 더미 전극사이에 인가되는 전원을 차단하는 제2 단계; 및
    상기 더미 전극을 제거하는 제3 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 기판 상에 전극과 상기 나노 와이어를 적어도 한 개 더 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 나노 와이어는 복합 전기장을 이용하여 형성하고, 상기 전류의 측정과 상기 전원의 차단은 스위칭 로직 및 전류 모니터를 포함하는 시스템을 이용하여 실시하는 것을 특징으로 하는 메모리 소자의 제조 방법.
  4. 제 3 항에 있어서, 상기 시스템은 CMOS 로직인 것을 특징으로 하는 메모리 소자의 제조 방법.
  5. 기판, 상기 기판 상에 형성되고 상기 기판과 절연되며 서로 이격된 두 쌍의 전극, 상기 각 쌍을 이루는 두 전극을 연결하는 나노 와이어를 구비하는 메모리 소자의 제조 방법에 있어서,
    상기 기판 상에 제1 쌍을 이루고 이격된 두 전극과, 제2 쌍을 이루고 이격된 두 전극을 상기 제1 쌍과 이격되게 형성하는 제1 단계; 및
    상기 각 쌍의 두 전극사이에 흐르는 전류를 측정하면서 상기 각 쌍의 두 전극사이에 상기 나노 와이어를 형성하되,
    상기 측정된 전류가 주어진 값일 때, 상기 각 쌍의 전극에 인가되는 전원을 차단하는 제2 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법.
  6. 제 5 항에 있어서, 상기 기판 상에 상기 제1 및 제2 쌍의 전극과 상기 각 쌍의 전극을 연결하는 상기 나노 와이어를 적어도 한 개 더 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법.
  7. 제 5 항에 있어서, 상기 나노 와이어는 복합 전기장을 이용하여 형성하고, 상기 전류의 측정과 상기 전원의 차단은 스위칭 로직 및 전류 모니터를 포함하는 시스템을 이용하여 실시하는 것을 특징으로 하는 메모리 소자의 제조 방법.
  8. 제 7 항에 있어서, 상기 시스템은 CMOS 로직인 것을 특징으로 하는 메모리 소자의 제조 방법.
  9. 이격된 전극들을 포함하고, 상기 전극들 중에서 쌍을 이루는 두 전극을 연결하는 나노 와이어를 포함하는 메모리 소자의 제조 방법에 사용되는 나노 와이어 형성 제어 시스템에 있어서,
    상기 쌍을 이루는 두 전극사이에 복합 전기장을 발생시키는 수단;
    상기 나노 와이어를 형성하는 동안에 상기 쌍을 이루는 두 전극사이에 흐르는 전류를 측정하고, 측정된 전류가 주어진 값일 때, 동작 신호를 보내는 전류 모니터;
    상기 전류 모니터로부터 상기 동작 신호가 주어질 때, 상기 두 전극사이에 인가되는 전원을 차단하는 스위칭 로직을 포함하는 것을 특징으로 하는 나노 와이어 형성 제어 시스템.
  10. 제 9 항에 있어서, 상기 시스템은 상기 수단, 상기 전류 모니터 및 상기 스위칭 로직을 포함하는 CMOS 로직인 것을 특징으로 하는 나노 와이어 형성 제어 시스템.
  11. 기판 상에 전극과 상기 전극의 더미 전극을 형성하고, 상기 전극과 상기 더미 전극사이에 나노 와이어를 형성한 다음, 상기 더미 전극을 제거하는 단계를 포 함하는 메모리 소자의 제조 방법에 사용되는 나노 와이어 형성 제어 시스템에 있어서,
    상기 전극과 상기 더미 전극사이에 복합 전기장을 발생시키는 수단;
    상기 나노 와이어를 형성하는 동안에 상기 전극과 상기 더미 전극사이에 흐르는 전류를 측정하고, 측정된 전류가 주어진 값일 때, 동작 신호를 보내는 전류 모니터;
    상기 전류 모니터로부터 상기 동작 신호가 주어질 때, 상기 전극과 상기 더미 전극사이에 인가되는 전원을 차단하는 스위칭 로직을 포함하는 것을 특징으로 하는 나노 와이어 형성 제어 시스템.
  12. 제 11 항에 있어서, 상기 시스템은 상기 수단, 상기 전류 모니터 및 상기 스위칭 로직을 포함하는 CMOS 로직인 것을 특징으로 하는 나노 와이어 형성 제어 시스템.
KR1020060022322A 2006-03-09 2006-03-09 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템 KR100745764B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060022322A KR100745764B1 (ko) 2006-03-09 2006-03-09 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
US11/712,990 US7985646B2 (en) 2006-03-09 2007-03-02 Method of fabricating nanowire memory device and system of controlling nanowire formation used in the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022322A KR100745764B1 (ko) 2006-03-09 2006-03-09 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템

Publications (1)

Publication Number Publication Date
KR100745764B1 true KR100745764B1 (ko) 2007-08-02

Family

ID=38559675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022322A KR100745764B1 (ko) 2006-03-09 2006-03-09 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템

Country Status (2)

Country Link
US (1) US7985646B2 (ko)
KR (1) KR100745764B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707212B1 (ko) * 2006-03-08 2007-04-13 삼성전자주식회사 나노 와이어 메모리 소자 및 그 제조 방법
KR100902081B1 (ko) * 2007-05-15 2009-06-09 삼성전자주식회사 탄소 나노튜브의 전극 사이 배치 방법, 탄소나노튜브-탐식자 복합체를 이용한 생체분자 검출 장치와 그방법
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN104779346B (zh) * 2014-01-15 2017-04-12 清华大学 相变存储单元的制备方法
US10903425B2 (en) 2018-09-05 2021-01-26 International Business Machines Corporation Oxygen vacancy and filament-loss protection for resistive switching devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031228A (ja) * 2003-07-09 2005-02-03 Fuji Xerox Co Ltd 清掃装置及び画像形成装置の清掃方法
US7071023B2 (en) * 2003-08-13 2006-07-04 Nantero, Inc. Nanotube device structure and methods of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6874668B2 (en) * 2000-07-25 2005-04-05 The Regents Of The University Of California Telescoped multiwall nanotube and manufacture thereof
JP4093498B2 (ja) * 2001-05-28 2008-06-04 喜萬 中山 ナノチューブの長さ制御方法
US20040238907A1 (en) * 2003-06-02 2004-12-02 Pinkerton Joseph F. Nanoelectromechanical transistors and switch systems
US7382648B2 (en) * 2004-09-30 2008-06-03 California Institute Of Technology Nanomechanical switching device
KR100707212B1 (ko) * 2006-03-08 2007-04-13 삼성전자주식회사 나노 와이어 메모리 소자 및 그 제조 방법
US7405420B1 (en) * 2006-09-29 2008-07-29 The Board Of Trustees Of The Leland Stanford Junior University Method and system for chalcogenide-based nanowire memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031228A (ja) * 2003-07-09 2005-02-03 Fuji Xerox Co Ltd 清掃装置及び画像形成装置の清掃方法
US7071023B2 (en) * 2003-08-13 2006-07-04 Nantero, Inc. Nanotube device structure and methods of fabrication

Also Published As

Publication number Publication date
US7985646B2 (en) 2011-07-26
US20070231988A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100745764B1 (ko) 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
JP5058487B2 (ja) 相転移ｒａｍ動作方法
CA2608056C (en) Two-terminal nanotube devices and systems and methods of making same
US7894248B2 (en) Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7830693B2 (en) NAND based resistive sense memory cell architecture
KR102011551B1 (ko) 가변 스위칭 특징들을 갖는 저항성 랜덤 액세스 메모리 셀들
EP1826770A1 (en) Magnetic tunneling junction cell based xor logic circuit and method of opearting the same
CN110675901B (zh) 自旋随机存储器及方法
KR20180091015A (ko) 저항성 크로스-포인트 스토리지 어레이
JP5529102B2 (ja) 磁性積層体、方法、およびメモリセル
US7715228B2 (en) Cross-point magnetoresistive memory
CN105448331B (zh) 电阻式随机存取存储器电路以及读取方法
CN108346449B (zh) 一种eFuse存储电路
CN110660424B (zh) 自旋随机存储器及方法
TWI529716B (zh) 電阻式隨機存取記憶體電路以及讀取方法
US8014188B2 (en) Electric element, switching element, memory element, switching method and memory method
JP2017037689A (ja) 半導体装置およびスイッチセルの書き換え方法
JP6137180B2 (ja) プログラミング回路、半導体装置及びプログラミング方法
US8796045B2 (en) Magnetoresistive random access memory
US11600325B2 (en) Non volatile resistive memory logic device
WO2014070263A2 (en) Magnetoresistive random access memory
CN102789805B (zh) 存储器阵列装置及其操作方法
US9112492B2 (en) Non-volatile electronic logic module
KR20170024570A (ko) 강화된 자기 메모리 셀을 구현하는 것
TW201405555A (zh) 切換裝置及其操作方法與記憶體陣列

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140710

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee