TWI420531B - 記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置 - Google Patents

記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置 Download PDF

Info

Publication number
TWI420531B
TWI420531B TW097147549A TW97147549A TWI420531B TW I420531 B TWI420531 B TW I420531B TW 097147549 A TW097147549 A TW 097147549A TW 97147549 A TW97147549 A TW 97147549A TW I420531 B TWI420531 B TW I420531B
Authority
TW
Taiwan
Prior art keywords
memory
voltage
bit line
memory element
word line
Prior art date
Application number
TW097147549A
Other languages
English (en)
Other versions
TW200931433A (en
Inventor
Jun Liu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200931433A publication Critical patent/TW200931433A/zh
Application granted granted Critical
Publication of TWI420531B publication Critical patent/TWI420531B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Read Only Memory (AREA)

Description

記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置
本文所揭示實施例係關於記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置。
電阻式隨機存取記憶體可使用一能夠組態於兩種不同電阻狀態中之一者中之材料來儲存資訊。當組態於該等電阻狀態中之一者中時，該材料可對電流具有一高電阻。相反，當組態於另一電阻狀態中時，該材料可對電流具有一低電阻。可使用電信號來改變該材料被組態於其中之電阻狀態。舉例而言，若該材料處於一高電阻狀態，則可藉由跨越該材料施加一電壓將該材料組態於一低電阻狀態中。
該電阻狀態可係持久的。舉例而言，一旦組態於一電阻狀態中，該材料則可保持該電阻狀態，即使無電流或電壓施加至該材料。此外，對該材料之組態可係自高電阻狀態重複改變至低電阻狀態或自低電阻狀態重複改變至高電阻狀態。
本發明實施例涵蓋記憶體單元操作方法、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元及記憶體裝置。將參照圖1-6闡述此等方法、記憶體單元及記憶體裝置之實例性實施例。
隨機存取記憶體可使用一記憶體元件之電阻狀態來儲存一或多個資訊位元。舉例而言，藉由使一位元值"1"與低電阻狀態及一位元值"0"與高電阻狀態相關聯，一能夠組態於一高電阻狀態或一低電阻狀態中之記憶體元件可儲存一個資訊位元。另一選擇係，可使一位元值"1"與高電阻相關聯且可使一位元值"0"與低電阻狀態相關聯。
該記憶體元件可包含一雙極記憶體材料。跨越該雙極記憶體材料施加之一正電壓可將該雙極記憶體材料之組態自一高電阻狀態改變至一低電阻狀態。此外，跨越該雙極記憶體材料施加之一負電壓可將該雙極記憶體材料之組態自一低電阻狀態改變至一高電阻狀態。
另一選擇係，跨越該雙極記憶體材料施加之一負電壓可將該雙極記憶體材料之組態自一高電阻狀態改變至一低電阻狀態且跨越該雙極記憶體材料施加之一正電壓可將該雙極記憶體材料之組態自一低電阻狀態改變至一高電阻狀態。因此，可使用一具有一第一極性之電壓組態一雙極記憶體材料且可使用一其一極性與該第一極性相反之電壓將其組態於一第二電阻狀態中。
雙極記憶體材料之實例包含離子型導電硫族化合物、二元金屬氧化物、鈣鈦礦氧化物、巨磁阻物及聚合物。可用作雙極記憶體材料之實例性離子型導電硫族化合物包含GeS、GeSe以及經摻雜Ag或Cu之GeS及GeSe。可用作雙極記憶體材料之實例性二元金屬氧化物包含HfOx 、Nb2 O5 、Al2 O3 、WOx、Ta2 O5 、TiOx 、ZrOx 、Cux O及Nix O。可用作雙極記憶體材料之實例性離子型鈣鈦礦氧化物包含經摻雜或未經摻雜之SrTiO3 、SrZrO3 、BaTiO3 。
可用作雙極記憶體材料之實例性巨磁阻物包含Pr1-x Cax MnO3 (PCMO)、La1-x Cax MnO3 (LCMO)及Ba1-x Srx TiO3 。可用作雙極記憶體材料之實例性聚合物包含Bengala Rose、AlQ3 Ag、Cu-TCNQ、DDQ、TAPA及基於螢光物之聚合物。當然，其他材料亦可用作雙極記憶體材料。上文所列示材料僅以舉例方式提供而非作為雙極記憶體材料之一窮盡列表。
參照圖1，一曲線圖100繪示施加至一最初呈一高電阻狀態之記憶體元件之電壓與由該等電壓產生透過該記憶體元件之電流之間的一關係102之一項實例。該記憶體元件可包括上述雙極記憶體材料中之一或多者。曲線圖100圖解闡釋，當施加至該記憶體元件之電壓自-0.6V增加至0.2V時，無電流或可忽略不計之電流量(舉例而言，小於一微安)流經該記憶體元件。然而，在一大致等於一導通電壓104之電壓下，該記憶體元件開始傳導電流。當跨越該記憶體元件之電壓增加至超過導通電壓104時，由該記憶體元件傳導之電流量在無電流箝位情形下隨該電壓增大。圖1中所繪示之電流與電壓之整平由一量測電路之電流箝位產生。
因而，曲線圖100圖解闡釋該記憶體元件之電阻狀態之一改變。最初，該記憶體元件處於一高電阻狀態，此可由以下事實證明：當將小於導通電壓之電壓施加至該記憶體元件時，該記憶體元件不傳導電流或傳導可忽略不計之電流量。於此高電阻狀態下，該記憶體元件可具有一約為或高於109 歐姆之電阻。然而，一旦將一大於或等於導通電壓104之電壓施加至該記憶體元件，該記憶體元件本身則組態於一低電阻狀態中，此可由以下事實證明：該記憶體元件開始傳導電流。於此低電阻狀態下，該記憶體元件可係高導電性且具有一約為千分之幾歐姆之電阻。
參照圖2，一曲線圖200繪示施加至一最初呈上述低電阻狀態之記憶體元件之電壓與由該等電壓產生流過該記憶體元件之電流之間的一關係202之一項實例。曲線圖200圖解闡釋，由大於約0.25V之電壓產生之電流係大致相同，此由一量測電路之電流箝位產生。在無電流箝位情形下，該電流隨電壓增大。當該電壓減小至低於約0.25V時，透過該記憶體元件之電流相應地減小。當跨越該記憶體元件施加之電壓變為負時，透過該記憶體元件之電流亦係負的。然而，當跨越該記憶體元件施加之電壓係大致等於一導通電壓204時，透過該記憶體元件之電流量大致為零。當該電壓進一步減小至低於該導通電壓時，透過該記憶體元件之電流大致保持為零。
因而，曲線圖200圖解闡釋該記憶體元件之電阻狀態之一改變。最初，該記憶體元件處於低電阻狀態，此可由以下事實證明：當將大於導通電壓204之電壓施加至該記憶體元件時，該記憶體元件傳導電流。然而，一旦將一小於或等於導通電壓204之電壓施加至該記憶體元件，該記憶體元件本身則組態於上述高電阻狀態中，此可由以下事實證明：該記憶體元件停止傳導電流或僅傳導可忽略不計之電流量。
於某些情形中，一旦組態於高電阻狀態中，該記憶體元件則可保持該高電阻狀態，只要不將一大於或等於導通電壓104之電壓施加至該記憶體元件即可。即使無電壓施加至該記憶體元件，該記憶體元件亦可保持該高電阻狀態。因此，可將該記憶體元件之高電阻狀態描述為非揮發性，此乃因只要不將一大於或等於導通電壓104之電壓施加至該記憶體元件，該高電阻狀態則可不隨時間改變。
類似地，於某些情形中，一旦組態於低電阻狀態中，該記憶體元件則可保持該低電阻狀態，只要不將一小於或等於導通電壓204之電壓施加至該記憶體元件即可。實際上，即使無電壓施加至記憶體元件，該記憶體元件亦可保持該低電阻狀態。因此，亦可將該記憶體元件之低電阻狀態描述為非揮發性，此乃因只要不將一小於或等於導通電壓204之電壓施加至該記憶體元件，該低電阻狀態則可不隨時間改變。
由於該高電阻狀態及該低電阻狀態可係非揮發性，因此可使用該記憶體元件來儲存一個位元資訊。舉例而言，一記憶體元件可在組態於高電阻狀態中時表示一位元值"0"且可在組態於低電阻狀態中時表示一位元值"1"。此外，該記憶體元件之電阻狀態可隨時間重複改變。因此，該記憶體元件可在一個時刻時處於表示一位元值"0"之高電阻狀態且該記憶體元件可在另一時刻時處於表示一位元值"1"之低電阻狀態。類似地，以電阻狀態來表示位元值可係與上述方式相反。
參照圖3，圖中圖解闡釋一記憶體單元300。記憶體單元300包含一具有電極306與304之記憶體元件302。記憶體元件302可包括一雙極記憶體材料，諸如上述雙極記憶體材料中之一或多者。記憶體單元300亦包含一字線308及兩個位元線314與316。記憶體元件302之電極304連接至一字線308。
位元線314可係有選擇地電連接至記憶體元件302。舉例而言，一個二極體310可連接至位元線314且連接至電極306。當二極體310受到正向偏壓時(例如，受到超過二極體310之一切入電壓之正向偏壓)，二極體310可自位元線314向記憶體元件302傳導電流，由此將位元線314電連接至記憶體元件302。相反，當二極體310未受到正向偏壓時(例如，當二極體310受到反向偏壓時)，二極體310可阻礙電流自記憶體元件302流向位元線314或自位元線314流向記憶體元件302，使得記憶體元件302不電連接至位元線314。
類似地，位元線316可係有選擇地電連接至記憶體元件302。舉例而言，一個二極體312可連接至位元線316且連接至電極306。當二極體312受到正向偏壓時(例如，受到超過二極體312之一切入電壓之正向偏壓)，二極體312可自記憶體元件302向位元線316傳導電流，由此將記憶體元件302電連接至位元線316。相反，當二極體312未受到正向偏壓時(例如，當二極體312受到反向偏壓時)，二極體312可阻礙電流自位元線316流向記憶體元件302或自記憶體元件302流向位元線316，使得記憶體元件302不電連接至位元線316。
於某些組態中，一記憶體單元可包括一或多個替代二極體而有選擇地將一記憶體元件電連接至一第一位元線及/或一第二位元線之裝置。舉例而言，於一個組態中，記憶體元件300可使用一第一電晶體來替換二極體310且使用一第二電晶體來替換二極體312。當導通時，該第一電晶體可允許電流在位元線314與記憶體元件302之間流動以電連接位元線314與記憶體元件302。當關閉時，該第一電晶體可阻礙電流在位元線314與記憶體元件302之間流動，由此將位元線314與記憶體元件302切斷電連接。
類似地，該第二電晶體可係有選擇地將記憶體元件302電連接至位元線316。亦可使用除二極體或電晶體以外之裝置來有選擇地將記憶體元件302電連接至位元線314與316。
記憶體單元300可經由記憶體元件302之一電阻狀態儲存一資訊位元。於一個組態中，該位元可具有一值"0"或一值"1"。舉例而言，根據一個慣例，若記憶體元件302處於一高電阻狀態，由記憶體單元300儲存之位元之值可係"0"而若記憶體元件302處於一低電阻狀態，由記憶體單元300儲存之位元之值可係"1"。當然，亦可使用一高電阻狀態表示一位元值"1"且一低電阻狀態表示一位元值"0"之一慣例。
可使用一讀取操作來確定由記憶體單元300儲存之一位元之一值。根據一個讀取操作，可在字線308與位元線316之間施加一第一正電壓，以使字線308較位元線316處於一較高電位且使得二極體312受到正向偏壓。該第一正電壓可大於二極體312之一切入電壓但小於二極體312之切入電壓與記憶體元件302之關斷電壓(上文已結合圖2闡述該關斷電壓)之一總和，以使記憶體元件302之電阻狀態不受改動。可同時在字線308與位元線314之間施加一第二正電壓，以使字線308較位元線314處於一較高電位且使得二極體310受到反向偏壓。該第二電壓可低於二極體310之一擊穿電壓。於某些情形中，該第一電壓與該第二電壓可係大致相同之電壓。
若記憶體元件302組態於一低電阻狀態中，則電流可自字線308透過記憶體元件302及受到正向偏壓之二極體312流向位元線316。基於該電流，一包括記憶體單元300之記憶體裝置可確定記憶體元件302處於一低電阻狀態且因此由記憶體單元300儲存之值係一"1"。舉例而言，該記憶體裝置可比較位元線316上之電流與一參考電流或該記憶體裝置可使用位元線316上之電流來產生一電壓且隨後可比較該電壓與一參考電壓。
相反，若記憶體元件302組態於一高電阻狀態中，則記憶體元件302可阻礙電流自字線308透過記憶體元件302及受到正向偏壓之二極體312流向位元線316。另一選擇係，記憶體元件302可將自字線308透過記憶體元件302及受到正向偏壓之二極體312流向位元線316之電流量限制於可忽略不計之電流量內，其可明顯不同於記憶體元件302處於低電阻狀態時所允許流動之電流量。基於缺乏電流或極小電流量，包括記憶體單元300之記憶體裝置可確定記憶體元件302處於高電阻狀態且因此由記憶體單元300儲存之值係一"0"。
亦可使用另一種讀取記憶體單元300之方法。根據此方法，可在位元線314與字線308之間施加一第一正電壓以使位元線314較字線308處於一較高電位且使得二極體310受到正向偏壓。該第一正電壓可大於二極體310之切入電壓但小於二極體310之切入電壓與記憶體元件302之導通電壓(上文已結合圖1闡述該導通電壓)之一總和以使記憶體元件302之電阻狀態不受改動。可同時在位元線316與字線308之間施加一第二正電壓以使位元線316較字線308處於一較高電位且使得二極體312受到反向偏壓。該第二電壓可低於二極體312之一擊穿電壓。於某些情形中，該第一電壓與該第二電壓可係大致相同之電壓。
若記憶體元件302組態於一低電阻狀態中，則電流可自位元線314透過受到正向偏壓之二極體310及記憶體元件302流向字線308。基於字線308上之電流，一包括記憶體單元300之記憶體裝置可確定記憶體元件302處於一低電阻狀態且因此由記憶體單元300儲存之值係一"1"。
相反，若記憶體元件302組態於一高電阻狀態中，則記憶體元件302可阻礙電流自位元線314透過受到正向偏壓之二極體310及記憶體元件302流向字線308。另一選擇係，記憶體元件302可將自位元線314透過受到正向偏壓之二極體310及記憶體元件302流向字線308之電流量限制於可忽略不計之量內，其可明顯不同於記憶體元件302處於低電阻狀態時所允許流動之電流量。基於缺乏電流或極小電流量，包括記憶體單元300之記憶體裝置可確定記憶體元件302處於高電阻狀態且因此由記憶體單元300儲存之值係一"0"。
除了自記憶體單元300讀取一位元值以外，還可將一位元值寫入至記憶體單元300。為將一位元值"1"寫入至記憶體單元300，可在位元線314與字線308之間施加一第一正電壓以使位元線314較字線308處於一較高電位且使得二極體310受到正向偏壓。該第一正電壓可大於二極體310之切入電壓與記憶體元件302之導通電壓之一總和。若記憶體元件302處於一高電阻狀態，則該第一電壓(或由該第一電壓產生之一電流)可將記憶體元件302重新組態於一低電阻狀態中。若記憶體元件302已處於一低電阻狀態，則記憶體元件302可保持該低電阻狀態。因此，由於該第一電壓，記憶體元件302可組態於一對應於一位元值"1"之低電阻狀態中。
一第二正電壓可與該第一電壓同時施加。可在位元線316與字線308之間施加該第二正電壓以使位元線316較字線308處於一較高電位且使得二極體312受到反向偏壓。該第二電壓可阻礙電流自位元線314流向位元線316。該第二電壓可低於二極體312之一擊穿電壓。
該第一電壓可由一第一電壓脈衝產生而該第二電壓可由一第二電壓脈衝產生。於某些情形中，該第一電壓與該第二電壓可係大致相同之電壓。
另一選擇係，可將一位元值"0"寫入至記憶體單元300。為將一位元值"0"寫入至記憶體單元300，可在字線308與位元線316之間施加一第一正電壓以使字線308較位元線316處於一較高電位且使得二極體312受到正向偏壓。該第一正電壓可大於二極體312之切入電壓與記憶體元件302之關斷電壓之一總和。若記憶體元件302處於一低電阻狀態，則該第一電壓(或由該第一電壓產生之一電流)可將記憶體元件302重新組態於一高電阻狀態中。若記憶體元件302已處於一高電阻狀態，則記憶體元件302可保持該高電阻狀態。因此，由於該第一電壓，記憶體元件302可組態於一對應於一位元值"0"之高電阻狀態中。
一第二正電壓可與該第一電壓同時施加。可在字線308與位元線314之間施加該第二正電壓以使字線308較位元線314處於一較高電位且使得二極體310受到反向偏壓。該第二電壓可阻礙電流自位元線316流向位元線314。該第二電壓可低於二極體310之一擊穿電壓。
該第一電壓可由一第一電壓脈衝產生而該第二電壓可由一第二電壓脈衝產生。於某些情形中，該第一電壓與該第二電壓可係大致相同之電壓。
可重複使用將一"0"寫入至記憶體單元300及將一"1"寫入至記憶體單元300之方法以使記憶體單元300隨時間儲存不同之位元值。於某些情形中，可在不損壞記憶體元件302之情形下數百萬次地使用此等方法來重寫記憶體元件302。由於如上文已結合圖1所闡述，記憶體元件302可在無需將一電壓或電流施加至記憶體元件302之情形下保持一電阻狀態，因此可稱記憶體元件302以一非揮發性方式保存一位元值。因此，記憶體單元300可在無需被頻繁刷新之情形下儲存一資訊位元或記憶體單元300可以一低於用來刷新一揮發性記憶體單元之一速率之速率被刷新。
參照圖4，圖中圖解闡釋一記憶體裝置一部分之一示意圖400。該記憶體裝置包含記憶體單元300以及額外記憶體單元402、404、406、408、410、412、414及416。該記憶體裝置可儲存複數個位元。舉例而言，該記憶體裝置可在該記憶體裝置之每一記憶體單元中儲存一個位元。
該記憶體裝置之記憶體單元可經配置以共享位元線及字線。於圖400中，記憶體單元402、408及412共享字線418；記憶體單元404、300及414共享字線308；且記憶體單元406、410及416共享字線420。此外，於圖400中，記憶體單元402、404及406共享位元線424及426；記憶體單元408、300及410共享位元線314及316；且記憶體單元412、414及416共享位元線428及430。
參照圖5，圖中圖解闡釋圖4之記憶體裝置之一組態之一示意圖500。可使用該組態將一位元值"1"寫入至記憶體單元300或自記憶體單元300讀取一資訊位元。根據該組態，跨越位元線314與字線308施加一第一正電壓。跨越位元線316與字線308施加一第二正電壓。因此，如箭頭502所圖解闡釋且如上文已結合圖3所闡述，一電流可自位元線314透過記憶體單元300流向字線308。若該第一電壓大於二極體310之切入電壓與記憶體元件302之導通電壓之一總和，則如上文已結合圖3所闡述，可將一"1"寫入至記憶體單元300。
另一選擇係，若該第一電壓大於二極體310之切入電壓但小於該二極體之切入電壓與記憶體元件302之導通電壓之一總和，則如上文已結合圖3所闡述，該記憶體裝置可基於自位元線314流向字線308之一電流而確定由記憶體單元300儲存之一位元之值。
合意之情形可係確保由記憶體單元402、404、406、408、410、412、414及416儲存之值在寫入或讀取記憶體單元300時不受干擾。為避免干擾，可以特定電壓來組態該記憶體裝置之位元線及字線。
舉例而言，當將一"1"寫入至記憶體單元300中時，位元線314及316可較字線308處於一較高電位。由於記憶體單元408與410亦連接至位元線314與316，因此字線418與420可經組態以與位元線314及316處於大致相同之電位來阻礙電流自位元線314及/或位元線316流向字線418及/或字線420。
此外，合意之情形可係阻礙電流自記憶體單元404及414流至字線308上以便正確地將字線308上一電流賦予記憶體單元300。為此，位元線424及428可經組態以與字線308處於大致相同之電位來阻礙電流自位元線424經由記憶體單元404流向字線308且阻礙電流自位元線428經由記憶體單元414流向字線308。另外，位元線426及430可經組態以較字線308處於一較高電位以便阻礙電流自位元線426透過記憶體單元404流向字線308及自位元線430經記憶體單元414流向字線308。
未連接至字線308或位元線314及316之其他記憶體單元(即，記憶體單元402、406、412及416)可經組態以阻礙電流消耗。舉例而言，可以致使記憶體單元402及406之二極體受到反向偏壓之電壓來組態位元線424及426與字線418及420。類似地，可以致使記憶體單元412及416之二極體受到反向偏壓之電壓來組態位元線428及430與字線418及420。
參照圖6，圖中圖解闡釋一示意圖600，其圖解闡釋圖4之記憶體裝置之一組態。可使用該組態將一位元值"0"寫入至記憶體單元300或自記憶體單元300讀取一資訊位元。根據該組態，跨越字線308與位元線316施加一第一正電壓。跨越字線308與位元線314施加一第二正電壓。因此，如箭頭602所指示且如上文已結合圖3所闡述，一電流可自字線308透過記憶體單元300流向位元線316。若該第一電壓大於二極體312之切入電壓與記憶體元件302之關斷電壓之一總和，則如上文已結合圖3所闡述，可將一"0"寫入至記憶體單元300。
另一選擇係，若該第一電壓大於二極體312之切入電壓但小於二極體之切入電壓與記憶體元件302之關斷電壓之一總和，則如上文已結合圖3所闡述，該記憶體裝置可基於自字線308流向位元線316之一電流確定由記憶體單元300儲存之一位元之值。
合意之情形可係確保由記憶體單元402、404、406、408、410、412、414及416儲存之值在寫入或讀取記憶體單元300時不受干擾。為避免干擾，可以特定電壓來組態該記憶體裝置之位元線及字線。
舉例而言，當將一"0"寫入至記憶體單元300中時，位元線314及316可較字線308處於一較低電位。由於記憶體單元408及410亦連接至位元線314及316，因此字線418與420可經組態以與位元線314及316處於大致相同之電位來阻礙電流自字線418及/或字線420流向位元線314及/或位元線316。
此外，合意之情形可係阻礙電流自字線308流至記憶體單元404及414中。為此，位元線426及430可經組態以與字線308處於大致相同之電位來阻礙電流自字線308經由記憶體單元404流向位元線426且阻礙電流自字線308經由記憶體單元414流向位元線430。另外，位元線424及428可經組態以較字線308處於一較低電位以便阻礙電流自位元線424透過記憶體單元404流向字線308及自位元線428經記憶體單元414流向字線308。
如圖6中所圖解闡釋，未連接至字線308或位元線314及316之其他記憶體單元(即，記憶體單元402、406、412及416)可經組態以阻礙電流消耗。舉例而言，位元線424及428可經組態以與字線418及420處於相同電位來阻礙電流流透過記憶體單元402、406、412及416之左手側二極體。此外，位元線426及430與字線418及420可經組態以反向偏壓記憶體單元402、406、412及416之右手側二極體。
上文論述已假設：當在電極306與304之間施加一大於記憶體元件302之導通電壓之電壓以使電極306較電極304處於一較高電位時，記憶體元件302經組態以使記憶體元件302改變至一低電阻狀態。類似地，上文論述已假設：當跨越電極304與306施加一大於記憶體元件302之關斷電壓之電壓以使電極304較電極306處於一較高電位時，記憶體元件302改變至一高電阻狀態。
然而，可反置記憶體元件302，以便當在電極306與304之間施加一大於記憶體元件302之關斷電壓之電壓以使電極306較電極304處於一較高電位時，記憶體元件302改變至一高電阻狀態。於此組態中，當跨越電極304與306施加一大於記憶體元件302之導通電壓之電壓以使電極304較電極306處於一較高電位時，記憶體元件302可改變至一低電阻狀態。
此外，上文論述已假設：記憶體元件302之一高電阻狀態對應於一位元值"0"，而記憶體元件302之一低電阻狀態對應於一位元值"1"。然而，如上文所提及，可基於以下理解來建構記憶體裝置：記憶體元件302之高電阻狀態對應於一位元值"1"，且記憶體元件302之低電阻狀態對應於一位元值"0"，此無需改變寫入及讀取記憶體單元300之原理。
上文論述已論及一種具有一高電阻狀態及一低電阻狀態的記憶體元件。然而，於本發明之某些實施例中，一記憶體元件可係可組態於兩個以上的不同電阻狀態中。此一記憶體元件可儲存一個以上的資訊位元且可用於諸如記憶體單元300之一記憶體單元中。複數個不同程式化電壓中之每一者可對應於該記憶體元件之複數個不同電阻狀態中之一不同狀態。
上述程式化記憶體單元300之方法可藉由將該複數個程式化電壓中之一者施加至該記憶體元件以將該記憶體元件組態於對應於該所施加程式化電壓之電阻狀態中而適於程式化一具有一個以上電阻狀態之記憶體元件。此外，上述讀取記憶體單元300之方法可藉由比較由一施加至記憶體元件之電壓產生之一電流與複數個不同參考電流，以確定該記憶體單元組態於該複數個不同電阻狀態中之哪一者中而適於讀取該記憶體元件。
按照條例，已使用在結構及組織特徵上或多或少特定之語言闡述了本文所揭示之標的物。然而，應理解，由於本文所揭示之方法包括實例性實施例，因此申請專利範圍不限於所示及所述之具體特徵。因而，該申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
300．．．記憶體單元
302．．．記憶體元件
304．．．電極
306．．．電極
308．．．字線
310．．．二極體
312．．．二極體
314．．．位元線
316．．．位元線
402．．．記憶體單元
404．．．記憶體單元
406．．．記憶體單元
408．．．記憶體單元
410．．．記憶體單元
412．．．記憶體單元
414．．．記憶體單元
416．．．記憶體單元
418．．．字線
420．．．字線
424．．．位元線
426．．．位元線
428．．．位元線
430．．．位元線
圖1係一圖解闡釋電壓/電流關係之曲線圖。
圖2係圖解闡釋其他電壓/電流關係之曲線圖。
圖3係一記憶體單元之一示意圖。
圖4係一記憶體裝置之一示意圖。
圖5係一記憶體裝置之一示意圖，其圖解闡釋一電流。
圖6係一記憶體裝置之一示意圖，其圖解闡釋另一電流。
300．．．記憶體單元
302．．．記憶體元件
304．．．電極
306．．．電極
308．．．字線
310．．．二極體
312．．．二極體
314．．．位元線
316．．．位元線

Claims (32)

  1. 一種記憶體單元，其包括：一字線；一第一位元線；一第二位元線；及一記憶體元件，其電連接至該字線且有選擇地電連接至該第一位元線及該第二位元線，其中該第一及第二位元線之至少一者在時間之多個不同時刻具有不同電壓電位，該記憶體元件經由該記憶體元件之一電阻狀態來儲存資訊；其中該記憶體單元經組態以經由自該第一位元線透過該記憶體元件流向該字線之一第一電流或自該字線透過該記憶體元件流向該第二位元線之一第二電流，傳達該記憶體元件之該電阻狀態。
  2. 如請求項1之記憶體單元，其中：該記憶體單元進一步包括一第一二極體及一第二二極體；該記憶體元件包括：一第一電極，其經由該第一二極體連接至該第一位元線且經由該第二二極體連接至該第二位元線；及一第二電極，其連接至該字線；且該記憶體元件在該第一二極體受到正向偏壓時經由該第一二極體電連接至該第一位元線且在該第一二極體未受到正向偏壓時自該第一位元線切斷電連接；且該記憶體元件在該第二二極體受到正向偏壓時經由該 第二二極體電連接至該第二位元線且在該第二二極體未受到正向偏壓時自該第二位元線切斷電連接。
  3. 如請求項1之記憶體單元，其中該記憶體元件包括一離子型導電硫族化合物、一種二元金屬氧化物、一鈣鈦礦氧化物、一巨磁阻物或一聚合物中之至少一者。
  4. 如請求項1之記憶體單元，其中該記憶體元件經組態以於不存在一電壓或一電流之情形下以一非揮發性方式儲存該資訊。
  5. 一種記憶體單元程式化方法，其包括：提供一記憶體單元，其包括一字線、第一與第二位元線及一記憶體元件，該記憶體元件電連接至該字線且有選擇地電連接至該第一與第二位元線；使用該記憶體元件，經由該記憶體元件之一第一電阻狀態來儲存資訊；跨越該字線與該第一位元線施加一第一電壓，以有效地將該第一位元線自該記憶體元件切斷電連接；且跨越該字線及該第二位元線施加一第二電壓，以有效地將該第二位元線電連接至該記憶體元件且將該記憶體元件組態於一不同之第二電阻狀態中，其中該第一及第二電壓係不同。
  6. 如請求項5之方法，其進一步包括：提供一第一二極體，其連接至該記憶體元件之一第一電極且連接至該第一位元線，該第一二極體歸因於該第一電壓而受到反向偏壓，且該第一電壓小於該第一二極 體之一擊穿電壓；及提供一第二二極體，其連接至該記憶體元件之該第一電極及該第二位元線；其中：該記憶體元件之一第二電極連接至該字線；當該記憶體元件處於該第一電阻狀態時，該記憶體元件對該第二電極與該第一電極之間的電流具有高傳導性；且當該記憶體元件處於該第二電阻狀態時，該記憶體元件對該第二電極與該第一電極之間的電流具有高電阻性。
  7. 如請求項6之方法，其中該所施加第二電壓大於該記憶體元件之一關斷電壓與該第二二極體之一切入電壓之一總和。
  8. 如請求項5之方法，其中該所施加第一電壓與該所施加第二電壓相同。
  9. 如請求項5之方法，其在施加該第一電壓及施加該第二電壓之後進一步包括：跨越該第二位元線與該字線施加一第三電壓，以有效地將該第二位元線自該記憶體元件切斷電連接；及跨越該第一位元線與該字線施加一第四電壓，以有效地將該第一位元線電連接至該記憶體元件且將該記憶體元件組態於該第一電阻狀態中。
  10. 如請求項9之方法，其中該所施加第三電壓與該所施加 第四電壓相同。
  11. 一種記憶體單元讀取方法，其包括：提供一記憶體單元，其包括一字線、第一與第二位元線及一記憶體元件，該記憶體元件電連接至該字線且有選擇地電連接至該第一與第二位元線，該記憶體元件經設置以有選擇地組態於複數個不同電阻狀態中之任一者中；跨越該字線與該第一位元線施加一第一電壓，以有效地將該第一位元線自該記憶體元件切斷電連接；在該施加該第一電壓期間，跨越該字線與該第二位元線施加一第二電壓，以有效地致使一電流自該字線透過該記憶體元件流向該第二位元線；及基於該電流，確定該記憶體元件組態於該複數個不同電阻狀態中之一特定狀態中。
  12. 如請求項11之方法，其中該複數個不同電阻狀態中之該特定狀態與一資訊位元之一值相關聯。
  13. 如請求項11之方法，其中該記憶體元件經設置以有選擇地組態於一高電阻狀態或一低電阻狀態中。
  14. 如請求項11之方法，其進一步包含：提供一第一二極體，其連接至該記憶體元件之一第一電極及該第一位元線；及提供一第二二極體，其連接至該記憶體元件之該第一電極及該第二位元線；其中該所施加第二電壓大於該第二二極體之一切入電 壓但小於該第二二極體之該切入電壓與該記憶體元件之一關斷電壓之一總和且該記憶體元件包括一連接至該字線之第二電極。
  15. 如請求項11之方法，其中該確定包括：比較該電流與一參考電流。
  16. 如請求項11之方法，其中該確定包括：確定該電流係極小或不可量測且該記憶體元件處於一高電阻狀態。
  17. 如請求項11之方法，其中在該施加該第一電壓之時間內，跨越該字線與該第二位元線施加一第二電壓，以有效地致使一電流自該字線透過該記憶體元件流向該第二位元線。
  18. 一種記憶體裝置，其包括：一第一位元線；一第二位元線；一記憶體元件，其經設置以有選擇地且可逆地組態於兩個不同電阻狀態中之一者中；一第一二極體，其連接於該第一位元線與該記憶體元件之一第一電極之間；一第二二極體，其連接於該第二位元線與該記憶體元件之該第一電極之間，其中該第一二極體經組態以在該第一二極體受到正向偏壓時自該第一位元線向該第一電極傳導電流，且該第二二極體經組態以在該第二二極體受到正向偏壓時自該第一電極向該第二位元線傳導電流；及 一字線，其連接至該記憶體元件之一第二電極。
  19. 如請求項18之裝置，其中該記憶體元件包括一第一記憶體元件，該字線包括一第一字線，且該記憶體裝置進一步包括：一第二記憶體元件，其經設置以有選擇地且可逆地組態於兩個不同電阻狀態中之一者中；一第二字線，其連接至該第二記憶體元件之一第二電極；一第三二極體，其連接於該第一位元線與該第二記憶體元件之一第一電極之間；及一第四二極體，其連接於該第二位元線與該第二記憶體元件之該第一電極之間。
  20. 如請求項19之裝置，其中該記憶體裝置經組態以：經由自該第一字線透過該第一記憶體元件流向該第二位元線之一第一電流，傳達該第一記憶體元件之該電阻狀態；且當藉由該第一電流傳達該第一記憶體元件之該電阻狀態時，阻礙一第二電流自該第二字線透過該第二記憶體元件流向該第二位元線。
  21. 如請求項19之裝置，其中該記憶體元件經組態以：經由該第一位元線與該第一字線之間的一第一電壓改變該第一記憶體元件之該電阻狀態；且當在該第一位元線與該第一字線之間施加該第一電壓時，阻礙該第一位元線與該第二字線之間的一第二電壓 改變該第二記憶體元件之該電阻狀態。
  22. 如請求項19之裝置，其中該第一二極體之一陽極連接於該第一位元線且該第二二極體之一陰極連接於該第二位元線。
  23. 一種記憶體單元操作方法，其包括：提供一記憶體單元，其包括一字線、第一與第二位元線、一記憶體元件及第一與第二二極體，該記憶體元件電連接至該字線且在該第一二極體受到正向偏壓時經由該第一二極體有選擇地電連接至該第一位元線且在該第二二極體受到正向偏壓時經由該第二二極體有選擇地電連接至該第二位元線；跨越該字線與該第一位元線施加一第一電壓以有效地將該第一位元線自該記憶體元件切斷電連接；當施加該第一電壓時，跨越該字線與該第二位元線施加一第二電壓，以有效地將該第二位元線電連接至該記憶體元件且將該記憶體元件組態於一高電阻狀態中；當施加該第一電壓但不施加該第二電壓時，跨越該字線與該第二位元線施加一第三電壓；基於缺乏自該字線透過該記憶體元件及該第二二極體流向該第二位元線之電流，確定該記憶體元件組態於該高電阻狀態中；跨越該第二位元線與該字線施加一第四電壓，以有效地將該第二位元線自該記憶體元件切斷電連接；當施加該第四電壓時，跨越該第一位元線與該字線施 加一第五電壓，以有效地將該第一位元線電連接至該記憶體元件且將該記憶體元件組態於一低電阻狀態中；當施加該第一電壓但不施加該第二電壓時且在該記憶體元件組態於該低電阻狀態中之後，跨越該字線與該第二位元線施加該第三電壓，以有效地致使一電流自該字線透過該記憶體元件及該第二二極體流向該第二位元線；及基於該電流，確定該記憶體元件組態於該低電阻狀態中。
  24. 如請求項23之方法，其中該所施加第二電壓大於該第三電壓。
  25. 如請求項23之方法，其中該記憶體元件包括一離子型導電硫族化合物、一種二元金屬氧化物、一鈣鈦礦氧化物、一巨磁阻物或一聚合物中之至少一者。
  26. 如請求項23之方法，其中該所施加第三電壓大於該第二二極體之一切入電壓但小於該第二二極體之該切入電壓與該記憶體元件之一關斷電壓之一總和。
  27. 一種記憶體單元程式化方法，其包括：提供一記憶體單元，其包括一字線、第一與第二位元線及一記憶體元件，該記憶體元件電連接至該字線且有選擇地電連接至該第一與第二位元線；使用該記憶體元件，經由該記憶體元件之一第一電阻狀態來儲存資訊；跨越該字線與該第一位元線施加一第一電壓，以有效 地將該第一位元線自該記憶體元件切斷電連接；且跨越該字線及該第二位元線施加一第二電壓，以有效地將該第二位元線電連接至該記憶體元件且將該記憶體元件組態於一不同之第二電阻狀態中；在施加該第一電壓及施加該第二電壓之後包括：跨越該第二位元線與該字線施加一第三電壓，以有效地將該第二位元線自該記憶體元件切斷電連接；及跨越該第一位元線與該字線施加一第四電壓，以有效地將該第一位元線電連接至該記憶體元件且將該記憶體元件組態於該第一電阻狀態中。
  28. 如請求項27之方法，其中該所施加第三電壓與該所施加第四電壓相同。
  29. 一種記憶體單元讀取方法，其包括：提供一記憶體單元，其包括一字線、第一與第二位元線及一記憶體元件，該記憶體元件電連接至該字線且有選擇地電連接至該第一與第二位元線，該記憶體元件經設置以有選擇地組態於複數個不同電阻狀態中之任一者中；跨越該字線與該第一位元線施加一第一電壓，以有效地將該第一位元線自該記憶體元件切斷電連接；在該施加該第一電壓期間，跨越該字線與該第二位元線施加一第二電壓，以有效地致使一電流自該字線透過該記憶體元件流向該第二位元線；及基於該電流，確定該記憶體元件組態於該複數個不同 電阻狀態中之一特定狀態中；提供一第一二極體，其連接至該記憶體元件之一第一電極及該第一位元線；及提供一第二二極體，其連接至該記憶體元件之該第一電極及該第二位元線；其中該所施加第二電壓大於該第二二極體之一切入電壓但小於該第二二極體之該切入電壓與該記憶體元件之一關斷電壓之一總和且該記憶體元件包括一連接至該字線之第二電極。
  30. 一種記憶體裝置，其包括：一第一位元線；一第二位元線；一記憶體元件，其經設置以有選擇地且可逆地組態於兩個不同電阻狀態中之一者中；一第一二極體，其連接於該第一位元線與該記憶體元件之一第一電極之間；一第二二極體，其連接於該第二位元線與該記憶體元件之該第一電極之間；及一字線，其連接至該記憶體元件之一第二電極；其中該記憶體裝置經組態以：經由自該第一字線透過該第一記憶體元件流向該第二位元線之一第一電流，傳達該第一記憶體元件之該電阻狀態；且當藉由該第一電流傳達該第一記憶體元件之該電阻 狀態時，阻礙一第二電流自該第二字線透過該第二記憶體元件流向該第二位元線。
  31. 一種記憶體裝置，其包括：一第一位元線；一第二位元線；一記憶體元件，其經設置以有選擇地且可逆地組態於兩個不同電阻狀態中之一者中；一第一二極體，其連接於該第一位元線與該記憶體元件之一第一電極之間；一第二二極體，其連接於該第二位元線與該記憶體元件之該第一電極之間；及一字線，其連接至該記憶體元件之一第二電極；其中該記憶體元件經組態以：經由該第一位元線與該第一字線之間的一第一電壓改變該第一記憶體元件之該電阻狀態；且當在該第一位元線與該第一字線之間施加該第一電壓時，阻礙該第一位元線與該第二字線之間的一第二電壓改變該第二記憶體元件之該電阻狀態。
  32. 一種記憶體裝置，其包括：一第一位元線；一第二位元線；一記憶體元件，其經設置以有選擇地且可逆地組態於兩個不同電阻狀態中之一者中；一第一二極體，其連接於該第一位元線與該記憶體元 件之一第一電極之間；一第二二極體，其連接於該第二位元線與該記憶體元件之該第一電極之間；及一字線，其連接至該記憶體元件之一第二電極；其中該第一二極體之一陽極連接於該第一位元線且該第二二極體之一陰極連接於該第二位元線。
TW097147549A 2008-01-15 2008-12-05 記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置 TWI420531B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/014,232 US7768812B2 (en) 2008-01-15 2008-01-15 Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices

Publications (2)

Publication Number Publication Date
TW200931433A TW200931433A (en) 2009-07-16
TWI420531B true TWI420531B (zh) 2013-12-21

Family

ID=40850479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147549A TWI420531B (zh) 2008-01-15 2008-12-05 記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置

Country Status (6)

Country Link
US (8) US7768812B2 (zh)
EP (3) EP2787507B1 (zh)
KR (1) KR101136639B1 (zh)
CN (1) CN101911201B (zh)
TW (1) TWI420531B (zh)
WO (1) WO2009091445A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) * 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US7910407B2 (en) 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP2013069928A (ja) 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US10739186B2 (en) * 2017-11-20 2020-08-11 Samsung Electronics Co., Ltd. Bi-directional weight cell
CN110619907B (zh) * 2019-08-28 2021-06-04 中国科学院上海微系统与信息技术研究所 一种突触电路、突触阵列及基于突触电路的数据处理方法
JP2021047937A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
RU2737794C1 (ru) * 2019-12-10 2020-12-03 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ управления работой мемристора и устройство для его осуществления
RU2744246C1 (ru) * 2019-12-10 2021-03-04 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Устройство для переключения мемристора

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715685A (en) * 1985-03-04 1987-12-29 Energy Conversion Devices, Inc. Liquid crystal display having potential source in a diode ring
US20030223283A1 (en) * 2002-04-03 2003-12-04 Mitsubishi Denki Kabushiki Kaisha Magnetic memory device
US20040100835A1 (en) * 2002-11-27 2004-05-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
US20050161747A1 (en) * 2004-01-26 2005-07-28 Hsiang-Lan Lung Thin film phase-change memory
US20070268742A1 (en) * 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20070285965A1 (en) * 2007-06-11 2007-12-13 Kabushiki Kaisha Toshiba Resistance change memory device

Family Cites Families (292)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1266513A (zh) * 1969-05-19 1972-03-08
AU562641B2 (en) * 1983-01-18 1987-06-18 Energy Conversion Devices Inc. Electronic matrix array
JPH01130552A (ja) 1987-11-17 1989-05-23 Sharp Corp 高抵抗素子
US4964080A (en) 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
US5057888A (en) 1991-01-28 1991-10-15 Micron Technology, Inc. Double DRAM cell
US6432767B2 (en) 1995-12-05 2002-08-13 Hitachi, Ltd. Method of fabricating semiconductor device
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6218696B1 (en) 1999-06-07 2001-04-17 Infineon Technologies North America Corp. Layout and wiring scheme for memory cells with vertical transistors
US20040124407A1 (en) 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US7247876B2 (en) 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
KR100451096B1 (ko) 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
DE60131036T2 (de) 2000-11-01 2008-02-14 Japan Science And Technology Agency, Kawaguchi Ein NOT-Schaltkreis
US6534357B1 (en) 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6524867B2 (en) 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6440753B1 (en) 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
ITMI20011150A1 (it) 2001-05-30 2002-11-30 St Microelectronics Srl Multiplatore di colonna per memorie a semiconduttore
US7193267B2 (en) 2001-06-28 2007-03-20 Sharp Laboratories Of America, Inc. Cross-point resistor memory array
US6905937B2 (en) 2001-06-28 2005-06-14 Sharp Laboratories Of America, Inc. Methods of fabricating a cross-point resistor memory array
US6825058B2 (en) 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6693821B2 (en) 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6747286B2 (en) 2001-06-30 2004-06-08 Ovonyx, Inc. Pore structure for programmable device
US6567301B2 (en) 2001-08-09 2003-05-20 Hewlett-Packard Development Company, L.P. One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US6946712B2 (en) 2001-11-07 2005-09-20 Kabushiki Kaisha Toshiba Magnetic memory device using SOI substrate
US20030143853A1 (en) 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
JP2003273252A (ja) * 2002-03-12 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6687147B2 (en) 2002-04-02 2004-02-03 Hewlett-Packard Development Company, L.P. Cubic memory array with diagonal select lines
CN1459398A (zh) 2002-05-21 2003-12-03 日本精工股份有限公司 方向盘柱装置
US6757188B2 (en) * 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
DE10223178B4 (de) 2002-05-24 2004-11-04 Infineon Technologies Ag Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7067862B2 (en) 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6859382B2 (en) 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6834008B2 (en) 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6970375B2 (en) 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6785159B2 (en) 2002-08-29 2004-08-31 Micron Technology, Inc. Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same
WO2004061851A2 (en) 2002-12-19 2004-07-22 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
DE10261457B3 (de) 2002-12-31 2004-03-25 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren
US7005350B2 (en) 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
JP2004220740A (ja) 2003-01-17 2004-08-05 Seiko Epson Corp 強誘電体記憶装置
DE10306281B4 (de) 2003-02-14 2007-02-15 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US6958273B2 (en) 2003-03-21 2005-10-25 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby
US6753562B1 (en) 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device
US7233024B2 (en) 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7459715B2 (en) 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
WO2004090984A1 (en) 2003-04-03 2004-10-21 Kabushiki Kaisha Toshiba Phase change memory device
US6806531B1 (en) 2003-04-07 2004-10-19 Silicon Storage Technology, Inc. Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation
US7001846B2 (en) 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
TW589753B (en) 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US7416911B2 (en) 2003-06-24 2008-08-26 California Institute Of Technology Electrochemical method for attaching molecular and biomolecular structures to semiconductor microstructures and nanostructures
KR100507205B1 (ko) 2003-07-15 2005-08-10 현대자동차주식회사 노킹 센서 장착 위치 설정 방법
US7050346B2 (en) * 2003-07-29 2006-05-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and electric device with the same
US7029924B2 (en) 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US6955992B2 (en) 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
WO2005041303A1 (ja) 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7098438B1 (en) * 2003-11-19 2006-08-29 Raytheon Company Method and apparatus for resetting a high speed latch circuit
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
JP4567963B2 (ja) 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7002197B2 (en) 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
US7538338B2 (en) 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7050316B1 (en) * 2004-03-09 2006-05-23 Silicon Storage Technology, Inc. Differential non-volatile content addressable memory cell and array using phase changing resistor storage elements
US7476945B2 (en) 2004-03-17 2009-01-13 Sanyo Electric Co., Ltd. Memory having reduced memory cell size
DE102004020297B4 (de) 2004-04-26 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102004026003B3 (de) 2004-05-27 2006-01-19 Infineon Technologies Ag Resistive Speicherzellen-Anordnung
JP4377751B2 (ja) 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
KR100614240B1 (ko) 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US7187201B1 (en) 2004-06-24 2007-03-06 Xilinx, Inc. Programmable logic device suitable for implementation in molecular electronics
US7091091B2 (en) 2004-06-28 2006-08-15 Promos Technologies Inc. Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
CN101010793B (zh) 2004-06-30 2011-09-28 Nxp股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法
US20060002330A1 (en) 2004-07-01 2006-01-05 Lila Madour Method and system for providing network access to protocol for carrying authentication for network access (PANA) mobile terminals and point-to-point protocol (PPP) mobile terminals packet data network
US7791141B2 (en) 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
JP2006032729A (ja) 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
JP4827074B2 (ja) 2004-07-22 2011-11-30 シャープ株式会社 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法
US7180160B2 (en) 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
JPWO2006022302A1 (ja) 2004-08-24 2008-05-08 国立大学法人大阪大学 窒化アルミニウム結晶の製造方法およびそれにより得られた窒化アルミニウム結晶
KR100568543B1 (ko) 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
KR100645044B1 (ko) 2004-09-17 2006-11-10 삼성전자주식회사 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법
FR2875995B1 (fr) 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US7205238B2 (en) 2004-10-21 2007-04-17 Sharp Laboratories Of America, Inc. Chemical mechanical polish of PCMO thin films for RRAM applications
US7189626B2 (en) 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
US7035141B1 (en) * 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
JP5135798B2 (ja) 2004-12-27 2013-02-06 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子
US7046550B1 (en) * 2005-01-18 2006-05-16 International Business Machines Corporation Cross-point memory architecture with improved selectivity
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
DE102005005938B4 (de) 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
KR100941405B1 (ko) 2005-02-18 2010-02-10 후지쯔 마이크로일렉트로닉스 가부시키가이샤 기억 소자 매트릭스 및 그 기억 소자 매트릭스를 이용한 반도체 회로 장치
FR2882828B1 (fr) * 2005-03-03 2007-04-06 Saint Gobain Procede d'alimentation d'un dispositif electrocommandable a proprietes optiques et/ou energetiques variables
JP2006267411A (ja) 2005-03-23 2006-10-05 Victor Co Of Japan Ltd 液晶表示装置及び液晶表示方法。
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US8031509B2 (en) 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7323349B2 (en) 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US9196615B2 (en) 2005-05-09 2015-11-24 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7585724B2 (en) 2005-05-10 2009-09-08 Elite Semiconductor Memory Technology, Inc. FLASH memory device and method of manufacture
KR100655447B1 (ko) 2005-06-07 2006-12-08 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7167397B2 (en) * 2005-06-21 2007-01-23 Intel Corporation Apparatus and method for programming a memory array
US20070010082A1 (en) 2005-07-05 2007-01-11 Cay-Uwe Pinnow Structure and method for manufacturing phase change memories with particular switching characteristics
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
WO2007013992A1 (en) 2005-07-22 2007-02-01 Qualcomm Incorporated Support structure for mems device and methods therefor
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
JP4309877B2 (ja) 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
US20070048990A1 (en) 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of buffer layer formation for RRAM thin film deposition
KR100630437B1 (ko) 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7236389B2 (en) 2005-11-17 2007-06-26 Sharp Laboratories Of America, Inc. Cross-point RRAM memory array having low bit line crosstalk
US7666526B2 (en) 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
US8106375B2 (en) 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
US20070132049A1 (en) 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
PL204873B1 (pl) 2005-12-15 2010-02-26 Wagony & Sacute Widnica Spo & Mechanizm rozładowczy klap zsypowych wagonu
JP4054347B2 (ja) 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
US7728319B2 (en) 2005-12-20 2010-06-01 Nxp B.V. Vertical phase change memory cell and methods for manufacturing thereof
KR100655082B1 (ko) 2005-12-23 2006-12-08 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
KR101186293B1 (ko) 2006-01-19 2012-09-27 삼성전자주식회사 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
JP2007201081A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc 半導体記憶装置
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
JP2007213639A (ja) * 2006-02-07 2007-08-23 Renesas Technology Corp 不揮発性半導体記憶装置
KR100723420B1 (ko) 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
KR100707212B1 (ko) 2006-03-08 2007-04-13 삼성전자주식회사 나노 와이어 메모리 소자 및 그 제조 방법
KR100745764B1 (ko) 2006-03-09 2007-08-02 삼성전자주식회사 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070246795A1 (en) 2006-04-20 2007-10-25 Micron Technology, Inc. Dual depth shallow trench isolation and methods to form same
KR101213702B1 (ko) 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR100833903B1 (ko) 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
KR101159075B1 (ko) 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
KR100818271B1 (ko) 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7863486B2 (en) 2006-07-04 2011-01-04 Basf Se Electrochemical preparation of sterically hindered amines
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7696077B2 (en) 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
JP2008028228A (ja) 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
KR101309111B1 (ko) 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
CN101496173B (zh) 2006-07-27 2010-12-22 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
KR100749740B1 (ko) 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
US7727908B2 (en) 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
JP4344372B2 (ja) 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
KR100755409B1 (ko) 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
WO2008029446A1 (fr) 2006-09-05 2008-03-13 Fujitsu Limited Procédé d'écriture d'appareil de stockage a semi-conducteur non volatil
US7553758B2 (en) 2006-09-18 2009-06-30 Samsung Electronics Co., Ltd. Method of fabricating interconnections of microelectronic device using dual damascene process
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US8058643B2 (en) 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US7751163B2 (en) 2006-09-29 2010-07-06 Qimonda Ag Electric device protection circuit and method for protecting an electric device
KR100772904B1 (ko) 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
KR100819099B1 (ko) 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치
KR100858083B1 (ko) 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US20080102278A1 (en) 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
KR100827661B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
KR100827697B1 (ko) 2006-11-10 2008-05-07 삼성전자주식회사 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
KR101196392B1 (ko) 2006-11-28 2012-11-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
WO2008068867A1 (ja) 2006-12-07 2008-06-12 Renesas Technology Corp. 半導体記憶装置
US7557424B2 (en) 2007-01-03 2009-07-07 International Business Machines Corporation Reversible electric fuse and antifuse structures for semiconductor devices
PL2168298T3 (pl) 2007-01-04 2022-05-02 Nokia Technologies Oy Aparatura, sposoby i produkty programów komputerowych zapewniające wejście wspólnej sygnalizacji dla modułowej struktury kanału sterowania
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR100881292B1 (ko) 2007-01-23 2009-02-04 삼성전자주식회사 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US7800093B2 (en) 2007-02-01 2010-09-21 Qimonda North America Corp. Resistive memory including buried word lines
JP2008192995A (ja) 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ
US20080185687A1 (en) 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
US7906175B2 (en) 2007-02-21 2011-03-15 Air Liquide Electronics U.S. Lp Methods for forming a ruthenium-based film on a substrate
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR100852206B1 (ko) 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7723786B2 (en) 2007-04-11 2010-05-25 Ronald Kakoschke Apparatus of memory array using FinFETs
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7755076B2 (en) 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
CN100521278C (zh) 2007-04-19 2009-07-29 复旦大学 以CuxO为存储介质的RRAM的制备方法
CN101542632B (zh) 2007-06-01 2012-12-26 松下电器产业株式会社 电阻变化型存储装置
CN101548336B (zh) 2007-06-22 2012-07-11 松下电器产业株式会社 电阻变化型非易失性存储装置
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
US7777215B2 (en) 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
KR101344346B1 (ko) 2007-07-25 2013-12-24 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
US7772580B2 (en) 2007-08-10 2010-08-10 Qimonda Ag Integrated circuit having a cell with a resistivity changing layer
JP2009059735A (ja) 2007-08-29 2009-03-19 Elpida Memory Inc 半導体記憶装置
TW200913249A (en) 2007-09-04 2009-03-16 Ind Tech Res Inst Phase-change memory and fabrication method thereof
US7838861B2 (en) 2007-09-17 2010-11-23 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit and memory module
JP2009081251A (ja) 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US8665629B2 (en) 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP2009168867A (ja) 2008-01-11 2009-07-30 Hitachi Displays Ltd 表示装置
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP5049814B2 (ja) 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
KR100978911B1 (ko) * 2008-02-28 2010-08-31 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP2009212202A (ja) 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
US8343813B2 (en) 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US7960216B2 (en) 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
CN101546602B (zh) 2008-03-27 2014-05-14 三星电子株式会社 使用可变电阻元件的非易失性存储器设备
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
KR20090108804A (ko) 2008-04-14 2009-10-19 윤진수 김치 분말을 포함하는 식품 제조 방법
DE102008019860B4 (de) 2008-04-15 2010-10-07 Technische Universität Dresden Vorrichtung, Verfahren und Verwendung des Verfahrens zur Erzeugung von schaltbarem temporärem Magnetismus in oxidischen Materialien mittels elektrischer Felder
KR20090109804A (ko) 2008-04-16 2009-10-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8098520B2 (en) 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
JP2009267219A (ja) 2008-04-28 2009-11-12 Hitachi Ltd 半導体記憶装置およびその製造方法
US7969806B2 (en) 2008-04-28 2011-06-28 Qimonda Ag Systems and methods for writing to a memory
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8551809B2 (en) 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8129704B2 (en) 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8053364B2 (en) 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8284596B2 (en) 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US7795109B2 (en) 2008-06-23 2010-09-14 Qimonda Ag Isolation trenches with conductive plates
KR101407362B1 (ko) 2008-06-23 2014-06-16 삼성전자주식회사 상 변화 메모리 장치
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
KR20100001260A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP5100555B2 (ja) 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
CN101350360B (zh) 2008-08-29 2011-06-01 中国科学院上海微系统与信息技术研究所 一种三维堆叠非相变所致电阻转换存储装置及其制造方法
KR20100032572A (ko) 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8355274B2 (en) 2008-09-19 2013-01-15 Panasonic Corporation Current steering element, storage element, storage device, and method for manufacturing current steering element
KR101424138B1 (ko) 2008-09-19 2014-08-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8063394B2 (en) 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
US8687402B2 (en) 2008-10-08 2014-04-01 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
KR20100041155A (ko) 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
US7897955B2 (en) 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8022547B2 (en) 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US20100135061A1 (en) 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
US20100140578A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Non volatile memory cells including a composite solid electrolyte layer
US8547727B2 (en) 2008-12-12 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
KR20100076274A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
KR20100078808A (ko) 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자
TWI401796B (zh) 2008-12-30 2013-07-11 Ind Tech Res Inst 導通微通道記憶體元件及其製造方法
WO2010082923A2 (en) 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Programmable bipolar electronic device
KR101583717B1 (ko) 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
WO2010082922A1 (en) 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
JP2010165803A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US8471234B2 (en) 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8487291B2 (en) 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
US8507968B2 (en) 2009-01-30 2013-08-13 Hewlett-Packard Development Company, L.P. Memristive transistor memory
US8134138B2 (en) 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
TWI394231B (zh) 2009-02-03 2013-04-21 Nanya Technology Corp 非揮發性記憶體胞元及其製造方法
JP2010192569A (ja) 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010192646A (ja) 2009-02-18 2010-09-02 Toshiba Corp 半導体装置及びその製造方法
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US8546861B2 (en) 2009-03-05 2013-10-01 Gwangju Institute Of Science And Technology Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8410559B2 (en) 2009-03-19 2013-04-02 International Business Machines Corporation Selectively self-assembling oxygen diffusion barrier
JP4810581B2 (ja) 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8199576B2 (en) 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
JP2010263211A (ja) 2009-05-04 2010-11-18 Samsung Electronics Co Ltd 積層メモリ素子
CN102026154B (zh) 2009-09-23 2014-11-05 中兴通讯股份有限公司 一种媒体修改方法及系统
WO2011051785A2 (en) 2009-10-30 2011-05-05 Synopsys, Inc. Routing method for flip chip package and apparatus using the same
JP5254462B2 (ja) 2009-11-16 2013-08-07 株式会社上原Ｏｔｅｃ研究所 プラスチック処理装置
CN101703051B (zh) 2009-12-03 2012-10-17 湖南化工研究院 含氰虫酰胺和杀虫单的杀虫组合物及其用途
TWI492432B (zh) 2009-12-17 2015-07-11 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
WO2012021168A1 (en) 2010-08-09 2012-02-16 Ck Technologies, Inc. Cable / harness test connector
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
WO2012082654A2 (en) 2010-12-14 2012-06-21 Sandisk 3D Llc Architecture for three dimesional non-volatile storage with vertical bit lines
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715685A (en) * 1985-03-04 1987-12-29 Energy Conversion Devices, Inc. Liquid crystal display having potential source in a diode ring
US20030223283A1 (en) * 2002-04-03 2003-12-04 Mitsubishi Denki Kabushiki Kaisha Magnetic memory device
US20040100835A1 (en) * 2002-11-27 2004-05-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
US20050161747A1 (en) * 2004-01-26 2005-07-28 Hsiang-Lan Lung Thin film phase-change memory
US20070268742A1 (en) * 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20070285965A1 (en) * 2007-06-11 2007-12-13 Kabushiki Kaisha Toshiba Resistance change memory device

Also Published As

Publication number Publication date
US10262734B2 (en) 2019-04-16
EP2243138B1 (en) 2014-06-11
US9343145B2 (en) 2016-05-17
US20120057391A1 (en) 2012-03-08
WO2009091445A1 (en) 2009-07-23
KR101136639B1 (ko) 2012-04-18
US20210005259A1 (en) 2021-01-07
EP2243138A4 (en) 2011-05-25
US8154906B2 (en) 2012-04-10
US9805792B2 (en) 2017-10-31
EP2787507A2 (en) 2014-10-08
US20100271863A1 (en) 2010-10-28
TW200931433A (en) 2009-07-16
KR20100103585A (ko) 2010-09-27
EP3926632A2 (en) 2021-12-22
US10790020B2 (en) 2020-09-29
CN101911201B (zh) 2016-04-27
US7768812B2 (en) 2010-08-03
US20220351775A1 (en) 2022-11-03
EP3926632A3 (en) 2022-03-09
US20190244664A1 (en) 2019-08-08
CN101911201A (zh) 2010-12-08
EP2787507B1 (en) 2022-01-19
EP2243138A1 (en) 2010-10-27
US20180068724A1 (en) 2018-03-08
EP2787507A3 (en) 2015-04-29
US11393530B2 (en) 2022-07-19
US20160211019A1 (en) 2016-07-21
US20090180309A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
TWI420531B (zh) 記憶體單元、記憶體單元程式化方法、記憶體單元讀取方法、記憶體單元操作方法及記憶體裝置
US10090048B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
JP4251576B2 (ja) 不揮発性半導体記憶装置
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US8619457B2 (en) Three-device non-volatile memory cell
WO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2014225316A (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
US8514607B2 (en) Semiconductor memory device
WO2007132525A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US10490276B2 (en) Non-volatile storage device and driving method
JP2014063549A (ja) 半導体記憶装置