CN101371313B - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN101371313B
CN101371313B CN2007800030895A CN200780003089A CN101371313B CN 101371313 B CN101371313 B CN 101371313B CN 2007800030895 A CN2007800030895 A CN 2007800030895A CN 200780003089 A CN200780003089 A CN 200780003089A CN 101371313 B CN101371313 B CN 101371313B
Authority
CN
China
Prior art keywords
voltage
characteristic
resistance state
variable resistor
resistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800030895A
Other languages
English (en)
Other versions
CN101371313A (zh
Inventor
细井康成
粟屋信义
井上公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sharp Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN101371313A publication Critical patent/CN101371313A/zh
Application granted granted Critical
Publication of CN101371313B publication Critical patent/CN101371313B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种非易失性半导体存储装置，能进行针对电阻特性根据电压施加而变化的可变电阻元件的稳定高速的切换动作。用于向可变电阻元件施加电压的负载电路以能与可变电阻元件串联电连接的方式设置，以负载电路的负载电阻特性可在两种不同特性间切换的方式构成，在可变电阻元件的电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下，选择性地切换负载电路的两种负载电阻特性，根据施加到可变电阻元件和负载电路的串联电路上的改写用电压，对可变电阻元件施加从两种电阻特性的一种向另一种转移所需的电压，可变电阻元件的电阻特性从一种转移到另一种后，施加到可变电阻元件上的电压成为不能根据选择的负载电阻特性从另一种电阻特性向一种电阻特性返回的电压。

Description

非易失性半导体存储装置
技术领域
本发明涉及具有电阻特性根据施加电压来改变的可变电阻元件而成的非易失性半导体存储装置。
背景技术
对于非易失性半导体存储装置来说，以便携式电话为首，应用于个人计算机、家用电器、游戏机等中，并被业界广泛地利用。在现代产业中利用的主要非易失性半导体存储装置是闪速存储器。预测在理论上闪速存储器会达到细微化的极限，因此正在广泛地研究代替闪速存储器的新型非易失性半导体存储装置。其中，利用通过在金属氧化膜上施加电压从而使电阻改变的现象的电阻变化存储器在细微化极限这点上比闪速存储器有优势，此外，由于能进行高速的数据改写，所以，近年来的研究开发盛行。
对镍、铁、铜、钛等金属氧化物上施加电压而使电阻改变的现象本身是从上世纪60年代开始研究的(参考非专利文献1)，但是，当时没有在实际的器件中实用化。上世纪90年代末提出：对具有钙钛矿结构的锰或铜的氧化物施加短时间的电压脉冲，由此，将材料的恶化抑制到最低限度，并且，能使电阻增减，对此进行利用并且应用在非易失性半导体存储装置中，接下来，证实作为将使用这些金属氧化物的可变电阻元件与晶体管或二极管组合的非易失性的单位存储器元件的存储器阵列能实际地形成在半导体芯片上，并且在2002年的IEDM(InternationalElectron Device Meeting)中作了报告(参考非专利文献2)，成为在半导体界进行广泛地研究的契机。之后，报告了上世纪60年代进行研究的镍或铜的氧化物也以相同的考虑与晶体管或二极管组合构成的存储器元件。
对于这些技术来说，全部利用通过施加电压脉冲所引起的金属氧化膜的电阻变化，并且将不同的电阻状态作为非易失性存储器元件的存储信息来利用，所以，认为基本上是同一技术。
如上所述的通过施加电压引起电阻改变的可变电阻元件由所使用的可变电阻器材料、电极材料、元件的形状、大小、测量条件表示各种电阻特性或电阻变化特性。但是，这样的特性的多样性的因素不清楚。即，研究人员在偶尔制作的范围内将表示非易失性存储器元件的最优特性的动作条件作为元件的动作条件，并且，直到现在对这些特性整体没有充分地掌握，没有统一的设计原则。
这样没有统一设计原则的状况，表示所述可变电阻元件没有达到能真正意义的在工业上利用的技术。换句话说，在所述经验上的最优化技术中，对于所述可变电阻元件来说，非易失性存储器元件单体或者该非易失性存储器元件能用作小规模集成的部件，但是，不能应用于闪速存储器这样的100万～1亿个以上的大规模的集成度较高的需要品质保证的当前的半导体存储装置。
作为所述的没有整体掌握的具体事例，列举出所述可变电阻元件的双极性切换特性和单极性切换特性。关于这些，已经在IEDM中报告了两种开关特性及其应用例(参考非专利文献2)。
所谓双极性切换，利用正负不同的两个极性的电压脉冲，由任意一个极性的电压脉冲使可变电阻元件的电阻从低电阻状态转移到高电阻状态，利用另一个极性的电压脉冲，从高电阻状态转移到低电阻状态，从而实现两个电阻状态间的切换。
另一方面，对于单极性切换来说，利用相同极性、长短不同的两个施加时间(脉冲宽度)的电压脉冲，由一个施加时间的电压脉冲使可变电阻元件的电阻从低电阻状态转移到高电阻状态，利用另一个施加时间的电压脉冲，从高电阻状态转移到低电阻状态，从而实现两个电阻状态间的切换。
到目前为止，关于所述两种切换特性，虽然作了一些报告，但是，停留在描述所制作的特定存储器元件的动作条件的特性。
利用所述两种切换特性进行的切换动作存在一些优点和问题。即，对于双极性切换来说，与电阻的增大以及减小相伴的转移时间都能实现数学式10ns或以下，所以，对此进行利用的存储装置能以非常高的速度执行存储数据的改写。但是，为了利用正负两极性的电压脉冲的施加，导致用于实现半导体存储装置的电路结构复杂，芯片尺寸变大且制造成本增加。
另一方面，对于单极性切换来说，能由单一极性的电压脉冲实现切换动作，所以，能简化电路结构，并且，能使芯片尺寸比双极性切换小，在制造成本方面优良。此外，由于在单位存储器元件中能利用二极管和可变电阻元件的组合，所以，能大幅减小在作成交叉点型存储单元(memory cell)阵列结构的情况下成为问题的、来自邻接存储单元的寄生电流的影响，并且，能期待读取动作时的电特性的大幅提高。但是，使用长短两种电压脉冲，特别是，长时间的电压脉冲需要几μs的脉冲宽度，所以，相对于双极性切换，需要100倍以上的改写时间。并且，对于改写时的存储单元电流来说，与双极性切换相同地，是100μA～几mA，所以，平均每个存储单元的改写功耗都需要双极性切换的100倍左右，从而在改写时的性能方面，比双极性切换低很多。
另一方面，在切换动作的稳定性方面，任何的切换特性都存在问题。为了稳定地产生切换动作，需要选择最优的电压振幅的电压脉冲，但是，对于该电压振幅来说，符合存储器元件所具有的特性，必须反复实验后决定。因此，即使是双极性切换，对于所施加的电压脉冲来说，使用不仅是极性的不同、而且电压振幅也不同的电压脉冲，由此，成为更稳定的切换动作的情况很多。
专利文献1：特开2005-25914号公报
非专利文献1：H.Pagnia等，“Bistable Switching in ElectroformedMetal-Insulator-Metal Devices”，Physica Status Solidi(a)，108，pp.11-65，1988年
非专利文献2：W.W.Zhuang等，“Novell Colossal MagnetoresistiveThin Film Nonvolatile Resistance Random Access Memory(RRAM)”，IEDMtechnical Digest，pp.193-196，2002年12月
首先，在说明本发明要解决的技术问题及其解决方案之前，先说明能稳定地实现基于所述双极性切换特性以及单极性切换特性的切换动作的条件，作为本发明的基础技术思想。即，尽管以往现象本身未被确认，但基于类似的材料以及结构中能显现针对该稳定的切换动作的未进行理论上说明的双极性切换特性以及单极性切换特性的理由，根据本申请发明人等发现的新观点，进行说明。
图25是表示对上部电极和下部电极之间夹持有可变电阻器的结构的可变电阻元件的两电极间施加电压导致的基本电阻变化特性的电流电压特性。图25所示的电流电压特性的测量，使用能设定电流上限值(恒定(compliance))的、市场上销售的测量器(例如，安捷伦科技(Agilent Technologies)公司的参数分析器，型号为4156B)。对于具体的电压值以及电流值来说，根据成为测量对象的各个样品的材料、元件结构、制造步骤、元件尺寸而不同，但是，关于定性的特性，与可变电阻器的种类无关，例如，在可变电阻器的材料是铁、镍、铜、钛等的氧化膜的情况下，表现出图25所示的特性。
即，对表现出高电阻状态的电阻特性(图中的A)的可变电阻元件施加阈值电压Va(Va+或Va-)以上的电压时，转移到低电阻状态的电阻特性(图中的B)。对于流过可变电阻元件的电流来说，在施加电压Va以上，增加到电流恒定值Ic1。此时，将电流恒定值Ic1设定为不超过由低电阻状态(特性B)向高电阻状态(特性A)的转移点Tb的电流值的值，由此，不会流过恒定值Ic1以上的电流，并且，仍维持电流值Ic1而使施加电压下降时，由高电阻状态(特性A)转移到低电阻状态(特性B)。此时，由于转移到低电阻状态后的施加电压比转移点Tb的阈值电压Vb(Vb+或Vb-)低，所以，电阻特性不会逆返到高电阻状态(特性A)，而是稳定地转移到低电阻状态(特性B)。接下来，将电流恒定值设定为转移点Tb的电流值以上、或者解除最初的设定，对表现低电阻状态的电阻特性(图中的B)的可变电阻元件施加阈值电压Vb以上的电压时，流过可变电阻元件的电流减小，并且，转移到高电阻状态的电阻特性。
在处于高电阻状态(图中的A)时，在不设定电流恒定值而持续施加阈值电压Va以上的电压的情况下，由于该施加电压比阈值电压Vb大，所以，当引起从高电阻状态(特性A)向低电阻状态(特性B)的转移时，立刻发生从低电阻状态(特性B)向高电阻状态(特性A)转移。结果，发生可变电阻元件的电阻特性在高电阻状态(特性A)和低电阻状态(特性B)之间持续变化的不稳定振荡现象。由这样的振荡状态使施加电压降低时，当变为小于较大的阈值电压Va的电压时振荡停止，在此时刻，由于施加电压是阈值电压Vb以上，所以，可变电阻元件的电阻特性成为低电阻状态(特性B)，实际上即使施加阈值电压Va以上的电压，也不会引起向高电阻状态(特性A)的转移。即，不对可变电阻元件单体设定电流恒定值，即使进行电压施加也不能实现所希望的切换动作。
此外，在图25所示的电阻特性中，表示从低电阻状态向高电阻状态转移的阈值电压Vb比从高电阻状态向低电阻状态转移的阈值电压Va低的情况，但是，该阈值电压Va、Vb的大小关系也能相反。在这种情况下，在阈值电压Va下能稳定地引起从高电阻状态向低电阻状态的转移，但是，在阈值电压Vb以上引起所述振荡，即使施加阈值电压Vb以上的电压脉冲，也不会引起向低电阻状态的转移。
因此，作为可变电阻元件，为了进行稳定的切换动作，在从高电阻状态转移到低电阻状态的动作、和从低电阻状态转移到高电阻状态的动作的各动作中，分别需要满足以下两个条件。
第一，在使可变电阻元件的电阻特性从高电阻状态转移到低电阻状态的情况下，阈值电压Va是比阈值电压Vb低的电压，需要施加比阈值电压Va高的电压。第二，在使可变电阻元件的电阻特性从低电阻状态转移到高电阻状态的情况下，阈值电压Vb是比阈值电压Va低的电压，需要施加比阈值电压Vb高的电压。
在以往所报告的对称结构的可变电阻元件中，在由可变电阻元件单体进行切换动作的情况下，即，在负载电阻固定为零或一定的负载电阻特性的条件下使向可变电阻元件施加的电压接通断开的情况下，使在两个电阻状态之间转移的各施加电压是同一极性，所以，不能同时满足所述两个条件。因此，为了满足所述两个条件，需要使用针对下述非对称结构的可变电阻元件的双极性切换特性的非对称性或使用了由温度上升导致的电阻特性变化的单极性切换动作。
在图26中示出了满足所述两个条件从而能进行双极性切换动作的可变电阻元件的电阻特性(电流电压特性)。并且，在图26中，将可变电阻元件的两种电阻特性A、B与负载电路的负载电阻特性C合起来进行表示。对于负载电路来说，与可变电阻元件串联电连接地形成串联电路，向该串联电路的两端施加电压，由此，利用可变电阻元件和负载电路的电阻分压确定施加到可变电阻元件上的电压。在图26中，负载电阻特性C和电阻特性A、B的交点处的电压成为实际上施加到可变电阻元件上的电压，负载电阻特性C和电压轴的交点表示向该串联电路两端施加的电压。根据对串联电路两端施加的电压的增减，表示负载电阻特性C的特性曲线或特性直线横向(电压轴方向)平行移动。在图26示出的例子中，作为负载电路，假定表现线性负载电阻特性的负载电阻作为行说明。
在图26示出的电流电压特性中，对一个极性(正极性)侧的串联电路施加电压，从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VA+比在相同的极性(正极性)侧从低电阻状态向高电阻状态转移的阈值电压VB+的绝对值小，在串联电路的两端施加绝对值为阈值电压VA+以上的电压，由此，在可变电阻元件两端子间施加阈值电压Va+以上的电压，引起从高电阻状态向低电阻状态的转移。在此，在图26示出的例子中，代替设定电流恒定，使用负载电路实现与在图25中所说明的相同的效果。即，由于负载电路的存在，根据从高电阻状态向低电阻状态的转移导致的流过可变电阻元件的电流的增加，产生通过负载电路的电压降，对可变电阻元件施加的电压自动地减小。适当地设定负载电路的负载电阻特性，由此，向低电阻状态转移后的对可变电阻元件施加的电压的绝对值，变为比使电阻特性从低电阻状态转移到高电阻状态的阈值电压Vb+低的电压，实现稳定地从高电阻状态向低电阻状态的转移。但是，向低电阻状态转移后，即使向串联电路施加同一极性(正极性)的阈值电压VB+以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Va+高的电压的阈值电压Vb+以上的电压，因此也不会引起从低电阻状态向高电阻状态的转移。
相反地，向另一极性(负极性)侧的串联电路施加电压，从低电阻状态(特性B)向高电阻状态(特性A)转移的阈值电压VB-比在相同极性(负极性)侧从高电阻状态向低电阻状态转移的阈值电压VA-的绝对值小，在串联电路的两端施加绝对值为阈值电压VB-以上的电压，由此，在可变电阻元件两端子间施加绝对值为阈值电压Vb-以上的电压，引起从低电阻状态向高电阻状态的转移。在负极性侧，与正极性侧共同地对负载电路的负载电阻特性进行设定，由此，向高电阻状态转移后的对可变电阻元件施加的电压的绝对值变为比使电阻特性从高电阻状态转移到低电阻状态的阈值电压Va-低的电压，并且实现稳定地从低电阻状态向高电阻状态的转移。但是，在向高电阻状态转移后，即使对串联电路施加同一极性(负极性)的绝对值为阈值电压VA-以上的电压，由于在可变电阻元件的两端子间施加比阈值电压Vb-高的电压的阈值电压Va-以上的电压，所以，也不会引起从高电阻状态向低电阻状态的转移。
此处，应该注意的是，在可变电阻元件单体中，无论施加电压的极性如何，也不管从低电阻状态向高电阻状态转移的Vb+以及Vb-是比从高电阻状态向低电阻状态转移的Va+以及Va-低的电压，使阈值电压Va+以及Vb+的相对关系(例如，电压差或电压比)和阈值电压Va-以及Vb-的相对关系非对称，由此，适当地设定负载电路的负载电阻特性，从而作为对串联电路施加的电压的阈值电压，在正极性侧使阈值电压VA+的绝对值比阈值电压VB+的绝对值小，在负极性侧使阈值电压VB-的绝对值比阈值电压VA-的绝对值小。结果，能使阈值电压VA+以及VB+的大小关系与阈值电压VB-以及VA-的大小关系反转，施加正负两极性的电压，从而能进行稳定的双极性切换动作。
在此，图26示出的可变电阻元件的阈值电压的相对关系中的正负两极性间的非对称性，能通过上下非对称地构成可变电阻元件的下部电极以及上部电极的材料、可变电阻器的组成、元件形状或元件尺寸等来实现。特别是，为了实现稳定的双极性切换，存在如下情况：需要使下部电极和上部电极为不同材料，或使下部电极和可变电阻器间的界面结构或者上部电极和可变电阻器间的界面结构为不同结构等的极端的非对称性。例如，在下部电极和可变电阻器间的界面与上部电极和可变电阻器间的界面的任何一个表现肖特基结这样的整流特性的情况下，容易显现良好的非对称性。
但是，在现有的双极性切换动作中，如上所述，为了利用正负两极性的电压脉冲的施加，导致用于实现半导体存储装置的电路结构复杂，芯片尺寸变大，制造成本增加，除此以外，由于可变电阻元件结构上的非对称性，在制造步骤中需要在下部电极和下部电极中使用不同材料，并且使制造步骤复杂，进一步成为导致制造成本高的重要原因。
与针对所述非对称结构的可变电阻元件的双极性切换动作不同，当使对可变电阻元件施加电压的时间是两个不同值时，即使施加同一极性的电压，也能满足用于进行所述稳定的切换动作的两个条件。
在图27(A)以及(B)中示出了满足所述两个条件并能进行单极性切换动作的可变电阻元件的电阻特性(电流电压特性)。图27(A)示出施加脉冲宽度(电压施加时间)较短的电压脉冲时的可变电阻元件的电阻特性(电流电压特性)，图27(B)示出施加脉冲宽度(电压施加时间)较长的电压脉冲时的可变电阻元件的电阻特性(电流电压特性)。并且，在图27中，以与图26相同的要点，将可变电阻元件的两个电阻特性A、B和负载电路的负载电阻特性C合起来进行表示。
在图27(A)示出的电流电压特性中，通过向串联电路施加较短的脉冲宽度的电压脉冲，从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VAs比相同脉冲宽度的从低电阻状态向高电阻状态转移的阈值电压VBs的绝对值小，在串联电路的两端施加绝对值为阈值电压VAs以上的电压脉冲，由此，在可变电阻元件的两端子间施加阈值电压Vas以上的电压，引起从高电阻状态向低电阻状态的转移。此处，在图27(A)示出的例子中，使用负载电路代替设定图25所示的电流恒定，实现与在图25中说明的相同效果。即，由于负载电路的存在，根据从高电阻状态向低电阻状态转移导致的流过可变电阻元件的电流的增加，产生通过负载电路的电压降，从而对可变电阻元件施加的电压自动地减小。适当地设定负载电路的负载电阻特性，由此，向低电阻状态转移后的对可变电阻元件施加的电压的绝对值变为比使电阻特性从低电阻状态转移到高电阻状态的阈值电压Vbs低的电压，并且实现从高电阻状态稳定地向低电阻状态的转移。但是，向低电阻状态转移后，由于施加相同脉冲宽度的电压脉冲，即使向串联电路施加阈值电压VBs以上的电压，由于在可变电阻元件的两端子间施加比阈值电压Vas高的电压的阈值电压Vbs以上的电压，所以，不会引起从低电阻状态向高电阻状态的转移。
相反地，在图27(B)所示的电流电压特性中，通过向串联电路施加较长的脉冲宽度的电压脉冲，从低电阻状态(特性B)向高电阻状态(特性A)转移的阈值电压VB1比相同脉冲宽度下的从高电阻状态向低电阻状态转移的阈值电压VA1的绝对值小，在串联电路的两端施加绝对值为阈值电压VB1以上的电压，在可变电阻元件两端子间施加绝对值在阈值电压Vb1以上的电压，引起从低电阻状态向高电阻状态的转移。在较长的脉冲宽度下，与较短的脉冲宽度共同地设定负载电路的负载电阻特性，由此，向高电阻状态转移后的对可变电阻元件施加的电压的绝对值变为比使电阻特性从高电阻状态向低电阻状态转移的阈值电压Va1低的电压，并且实现从低电阻状态稳定地向高电阻状态的转移。但是，在向高电阻状态转移后，由于施加相同的较长的脉冲宽度，即使对串联电路施加阈值电压VA1以上的电压，在可变电阻元件的两端子间施加比阈值电压Vb1高的电压的阈值电压Va1以上的电压，也不会引起从高电阻状态向低电阻状态的转移。
因此，在相同脉冲宽度下，由于可变电阻元件的电阻特性仅从高电阻状态(特性A)和低电阻状态(特性B)中的一个向另一个转移，但是不能进行相反的转移，所以，不能进行稳定的切换动作，在现有的单极性切换动作中，使用长短两种脉冲宽度的同一极性的电压脉冲施加，由此，施加两个不同的脉冲宽度的电压脉冲的一个时，实现从高电阻状态稳定地向低电阻状态的转移，施加另一个时，能实现从低电阻状态稳定地向高电阻状态的转移。
在此，应该注意的是，在可变电阻元件单体中，无论脉冲宽度长短，不管从低电阻状态向高电阻状态转移的阈值电压Vbs以及Vb1比从高电阻状态向低电阻状态转移的阈值电压Vas以及Va1低，通过使阈值电压Vas以及Vbs的相对关系(例如，电压差或电压比)与阈值电压Va1以及Vb1的相对关系由于脉冲宽度的长短而不同，并且适当地设定负载电路的负载电阻特性，由此，作为对串联电路施加的电压的阈值电压，在较短的脉冲宽度下，使阈值电压VAs比阈值电压VBs的绝对值小，在较长的脉冲宽度下，阈值电压VB1比阈值电压VA1的绝对值小。结果，能使阈值电压Vas以及VBs的大小关系与阈值电压VB1以及VA1的大小关系反转，并且能通过施加脉冲宽度不同的电压脉冲而进行稳定的单极性切换动作。
此处，对于图27所示的可变电阻元件的阈值电压Va1以及Vb1的相对关系下的脉冲宽度长短导致的不同来说，在施加较长的脉冲宽度的电压脉冲时，由于可变电阻元件产生的焦耳热，可变电阻元件及其附近的电阻成分的电阻值改变，由此，可变电阻元件的高电阻状态(特性A)以及低电阻状态(特性B)的电阻特性变化从而显现。特别是，在使施加到串联电路上的电压脉冲的电压振幅固定的情况下，对低电阻状态(特性B)的可变电阻元件施加较长脉冲宽度的电压脉冲的情况下，焦耳热的产生显著，在低电阻状态(特性B)的电阻特性中，由脉冲宽度的不同导致的特性变化显著地表现。即，比较图27(A)和(B)可知，由于焦耳热的影响，施加较长的脉冲宽度电压脉冲时，低电阻状态(特性B)的电阻特性进一步地低电阻化，与脉冲宽度较短的情况下的阈值电压VBs相比，阈值电压VB1进行低电压化。
但是，在现有的单极性切换动作中，由于需要使用长短两种脉冲宽度的电压脉冲，所以，如上所述，在改写时间以及改写功耗不利上不利。
另外，在所述专利文献1中提出如下方法：在利用选择晶体管和可变电阻元件的组合构成存储单元的非易失性半导体存储装置中，改变在写入或擦除时施加到选择晶体管的栅极电压的电压，从而控制流入可变电阻元件的电流量，实现稳定的切换动作。在该方法中，使与进行切换的可变电阻元件连接的选择晶体管的导通电阻改变，从而控制流入所述可变电阻元件的电流量。但是，只不过提供对在可变电阻元件的电阻变化中使用的施加电压脉冲的电压振幅的大小或选择晶体管的电阻值进行设定时能进行动作的电压值、电阻值的调整方法，并且没有达到具体地示出针对所述现有双极性切换动作或单极性切换动作的问题的根本解决方案。因此，为了能在与用途相应的电路设计上的最佳电压振幅、脉冲宽度的电压脉冲下进行稳定的切换动作，需要投入大量的人力研究使可变电阻器或电极的材料、元件开关等最优化。
发明内容
本发明是鉴于具有电阻特性根据电压施加而变化的可变电阻元件的非易失性半导体存储装置中的现有的双极性切换动作或单极性切换动作的所述问题而进行的，其目的在于提供一种非易失性半导体存储装置，基于针对双极性切换动作或单极性切换动作的统一的现象掌握，不是仅依据可变电阻元件结构上的非对称性的实现或电压施加时间长短的区别，能进行针对可变电阻元件的稳定的高速切换动作。
用于实现所述目的的本发明的非易失性半导体存储装置，具有两端子结构的可变电阻元件，该可变电阻元件中，在以至少正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由两端子间的电流电压特性所规定的电阻特性能在稳定取得的低电阻状态和高电阻状态的两种电阻特性间转移，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，其第一特征在于，所述可变电阻元件的存储状态根据所述电阻特性是低电阻状态和高电阻状态的哪一种来决定，通过在所述可变电阻元件的两端子间施加电压，所述电阻特性在低电阻状态和高电阻状态间的转移，从而能进行改写，
用于在所述可变电阻元件的存储状态的改写时向所述可变电阻元件的两端子间施加电压的负载电路，以能与改写对象的所述可变电阻元件串联电连接的方式设置，由所述负载电路的电流电压特性所规定的负载电阻特性，以能在两种不同的负载电阻特性间切换的方式构成，在改写对象的所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下，选择性地切换所述负载电路的所述两种负载电阻特性，根据在改写对象的所述可变电阻元件和所述负载电路的串联电路的两端所施加的预定的改写用电压，在所述可变电阻元件的两端子间施加从所述两种电阻特性的一种向另一种转移所需的电压，所述可变电阻元件的所述电阻特性从所述一种电阻特性转移到所述另一种电阻特性之后，所述可变电阻元件的两端子间所施加的电压，成为不能根据所选择的所述负载电阻特性从所述另一种电阻特性向所述一种电阻特性返回的电压。
根据所述第一特征的非易失性半导体存储装置，构成为负载电路的负载电阻特性能在两种不同的负载电阻特性间切换，在改写对象的可变电阻元件的电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下，选择性地切换两种负载电阻特性，因此，与可变电阻元件的元件结构的对称性如何，电压施加时间的长短或施加电压的极性无关地，作为本申请发明人等新发现的可变电阻元件，能设定分别满足用于进行稳定切换动作的两个条件的负载电阻特性，实现在可变电阻元件的电阻特性的高电阻状态和低电阻状态之间稳定的切换动作，该两个条件为：1)在使可变电阻元件的电阻特性从高电阻状态转移到低电阻状态的情况下，由于该转移的阈值电压是比反方向转移的阈值电压低的电压，施加比该转移的阈值电压高的电压，2)在使可变电阻元件的电阻特性从低电阻状态转移到高电阻状态的情况下，该转移的阈值电压是比反方向转移的阈值电压低的电压，施加比该转移的阈值电压高的电压。结果，解决了现有的双极性切换动作单极性切换动作中的课题，在具有电阻特性根据电压施加而改变的可变电阻元件的非易失性半导体存储装置中，能进行针对可变电阻元件的稳定高速的切换动作，控制制造成本的升高。
下面，参照附图，说明：与电压施加的时间长短没有关系，针对所提供的一种可变电阻元件的低电阻状态和高电阻状态的电阻特性，在本发明中能够在高电阻状态和低电阻状态彼此间进行稳定的单极性切换动作。
图28(A)和(B)示出满足基于本发明的所述两个条件并能够进行单极性切换动作的可变电阻元件的电阻特性(电流电压特性)。图28(A)和(B)示出施加都是相同的脉冲宽度(电压施加施加)的电压脉冲的可变电阻元件的电阻特性A、B，在图28(A)以及(B)间，各电阻特性A、B是相同，但是，负载电阻特性C1、C2不同。此外，在图28中，将可变电阻元件的两种电阻特性A、B和负载电路的负载电阻特性C1或C2合起来表示。负载电路与可变电阻元件串联电连接，形成串联电路，通过向该串联电路两端施加电压，由此，根据可变电阻元件和负载电路的电阻分压，确定施加到可变电阻元件上的电压。在图28中，负载电阻特性C1、C2和电阻特性A、B的交点的电压成为实际上施加到可变电阻元件上的电压，负载电阻特性C1、C2和电压轴的交点表示向该串联电路两端施加的电压。根据向串联电路两端施加的电压的增减，表示负载电阻特性C1、C2的特性曲线或特性直线横向(电压轴方向)平行移动。在图28示出的例子中，假定表现线性负载电阻特性的负载电阻作为负载电路进行说明，但是，负载电阻特性是非线性，也可以同样地说明。
在图28(A)示出的电流电压特性中，向包含负载电阻特性C1的负载电路的串联电路施加电压脉冲，从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VA1比从低电阻状态向高电阻状态转移的阈值电压VB1的绝对值小，在串联电路的两端施加绝对值为阈值电压VA1以上的电压脉冲，由此，在可变电阻元件两端子间施加阈值电压Va1以上的电压，引起从高电阻状态向低电阻状态转移。由于存在负载电阻特性C1的负载电路，由于从高电阻状态向低电阻状态转移导致的流过可变电阻元件的电流的增加，产生通过负载电路的电压降，自动地减小对可变电阻元件施加的电压。适当地设定负载电路的负载电阻特性C1，由此，低电阻状态转移后的对可变电阻元件施加的电压的绝对值成为比使电阻特性从低电阻状态转移到高电阻状态的阈值电压Vb1低的电压，实现从高电阻状态稳定地向低电阻状态的转移。但是，向低电阻状态转移后，即使向包含相同的负载电阻特性C1的负载电路的串联电路施加阈值电压VB1以上的电压，由于在可变电阻元件的两端子间施加比阈值电压Va1高的电压的阈值电压Vb1以上的电压，因此也不会引起从低电阻状态向高电阻状态的转移。即，在串联电路的两端上施加阈值电压VB1以上的电压脉冲的情况下，在施加电压脉冲期间，在可变电阻元件的两端子间施加阈值电压Va1和阈值电压Vb1以上的电压，由于引起在高电阻状态和低电阻状态之间的双向转移，所以，成为不稳定的状态(振荡状态)，但是，由于施加的电压是脉冲状，所以，在电压施加期间最后成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VA1以上且比阈值电压VB1小的电压施加状态，从而可变电阻元件的电阻特性最终收敛为低电阻状态。
相反地，在图28(B)示出的电流电压特性中，向包含比负载电阻特性C1低的电阻的负载电阻特性C2的负载电路的串联电路施加电压脉冲，从低电阻状态(特性B)向高电阻状态(特性A)转移的阈值电压VB2比从高电阻状态向低电阻状态转移的阈值电压VA2的绝对值小，在串联电路的两端施加绝对值为阈值电压VB2以上的电压，由此，在可变电阻元件两端子间施加阈值电压Vb2(＝Vb1)以上的电压，引起从低电阻状态向高电阻状态转移。适当地设定负载电路的负载电阻特性C2，由此，向高电阻状态转移后的对可变电阻元件施加的电压的绝对值成为比使电阻特性从高电阻状态转移到低电阻状态的阈值电压Va2(＝Va1)低的电压，实现从低电阻状态稳定地向高电阻状态的转移。但是，向高电阻状态转移后，即使向包含相同的负载电阻特性C2的负载电路的串联电路施加阈值电压VA2以上的电压，由于在可变电阻元件的两端子间施加比阈值电压Vb2高的电压的阈值电压Va2以上的电压，因此也不会引起从高电阻状态向低电阻状态的转移。即，在串联电路的两端施加阈值电压VA2以上的电压脉冲的情况下，在施加电压脉冲期间，在可变电阻元件的两端子间施加阈值电压Va2以及阈值电压Vb2以上的电压，由于引起在高电阻状态和低电阻状态之间的双向转移，所以，成为不稳定的状态(振荡状态)，但是，由于所施加的电压是脉冲状，所以，在电压施加期间最后，成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VB2以上且比阈值电压VA2小的电压施加状态，所以，可变电阻元件的电阻特性最终收敛于高电阻状态。
因此，根据本发明，即使是相同脉冲宽度的电压脉冲，根据切换方向切换负载电路的负载电阻特性C1、C2，由此，根据负载电阻特性C1，能够实现稳定地从高电阻状态向低电阻状态的转移，根据负载电阻特性C2，能够实现稳定地从低电阻状态向高电阻状态的转移。
此处，应该注意的是，在可变电阻元件单体中，无论负载电阻特性如何，也不管从低电阻状态向高电阻状态转移的阈值电压Vb1(＝Vb2)是比从高电阻状态向低电阻状态转移的阈值电压Va1(＝Va2)低的电压，适当地设定负载电阻特性C1、C2，根据切换方向进行切换，从而作为向串联电路施加的电压的阈值电压，在从高电阻状态向低电阻状态的转移中，使阈值电压VA1的绝对值比阈值电压VB1小，在从低电阻状态向高电阻状态的转移中，使阈值电压VB2的绝对值比阈值电压VA2小。结果，能够使阈值电压VA1和VB1的大小关系与阈值电压VB2和VA2的大小关系反转，并且能够通过施加相同脉冲宽度的电压脉冲而进行稳定的单极性切换动作。
接下来，图29示出基于本发明的满足所述两个条件并能够进行双极性切换动作的可变电阻元件的电阻特性(电流电压特性)。并且，在图29中将可变电阻元件的两种电阻特性A、B和负载电路的负载电阻特性C1或C2合起来表示。此外，与现有的双极性切换特性(参考图26)不同，对于可变电阻特性的两种电阻特性A、B来说，在正极性侧和负极性侧成为对称的特性。负载电路与可变电阻元件串联电连接，形成串联电路，向该串联电路两端施加电压，由此，根据可变电阻元件和负载电路的电阻分压，确定施加到可变电阻元件上的电压。在图29中，负载电阻特性C1、C2和电阻特性A、B的交点的电压成为实际上施加到可变电阻元件的电压，负载电阻特性C1、C2和电压轴的交点表示向该串联电路两端施加的电压。根据向串联电路两端施加的电压的增减，表示负载电阻特性C1、C2的特性曲线或特性直线横向(电压轴方向)平行移动。在图29示出的例子中，假定表现线性负载电阻特性的负载电阻作为负载电路进行说明，但是，负载电阻特性是非线性的也可以同样地说明。
在图29示出的电流电压特性中，向一个极性(正极性)侧的串联电路施加电压，从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VA+比在相同的极性(正极性)侧从低电阻状态向高电阻状态转移的阈值电压VB+的绝对值小，在串联电路的两端施加绝对值为阈值电压VA+以上的电压，由此，在可变电阻元件两端子间施加阈值电压VA+以上的电压，引起从高电阻状态向低电阻状态的转移。由于负载电路的存在，根据从高电阻状态向低电阻状态转移导致的流过可变电阻元件的电流的增加，产生通过负载电路的电压降，向可变电阻元件施加的电压自动地减小。适当地设定负载电路的负载电阻特性C1，由此，向低电阻状态转移后的对可变电阻元件施加的电压的绝对值成为比使电阻特性从低电阻状态转移到高电阻状态的阈值电压Vb+低的电压，实现从高电阻状态稳定地向低电阻状态的转移。但是，向低电阻状态转移后，即使向包含相同负载电阻特性C1的负载电路的串联电路施加同一极性(正极性)的阈值电压VB+以上的电压，由于在可变电阻元件的两端子间施加比阈值电压Va+高的电压的阈值电压Vb+以上的电压，因此也不会引起从低电阻状态向高电阻状态的转移。即，在串联电路的两端施加阈值电为VB+以上的电压脉冲的情况下，在施加电压脉冲期间，在可变电阻元件的两端子间施加阈值电压Va+和阈值电压Vb+以上的电压，由于引起在高电阻状态和低电阻状态之间的双向转移，所以，成为不稳定的状态(振荡状态)，但是，由于施加的电压是脉冲状，所以，在电压施加期间最后，成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VA+以上且比阈值电压VB+小的电压施加状态，所以，可变电阻元件的电阻特性最终收敛于低电阻状态。
相反地，向另一极性(负极性)侧的串联电路施加电压，从低电阻状态(特性B)向高电阻状态(特性A)转移的阈值电压VB-比在相同的极性(负极性)侧从高电阻状态向低电阻状态转移的阈值电压VA-的绝对值小，通过在串联电路的两端施加绝对值为阈值电压VB-以上的电压，由此，在可变电阻元件的两端子间施加绝对值为阈值电压Vb-以上的电压，引起从低电阻状态向高电阻状态转移。适当地设定负极性侧的负载电路的负载电阻特性C2，由此，向高电阻状态转移后的对可变电阻元件施加的电压的绝对值成为比使电阻特性从高电阻状态转移到低电阻状态的阈值电压Va-低的电压，能够实现从低电阻状态稳定地向高电阻状态的转移。但是，向高电阻状态转移后，即使向包含相同负载电阻特性C2的负载电路的串联电路施加同一极性(负极性)的绝对值为阈值电压VA-以上的电压，由于在可变电阻元件的两端子间施加比阈值电压Vb-高的电压的阈值电压Va-以上的电压，所以，也不会引起从高电阻状态向低电阻状态的转移。即，在串联电路的两端施加阈值电压VA-以上的负电压脉冲的情况下，在施加电压脉冲期间，在可变电阻元件的两端子间施加绝对值为阈值电压Va-以及阈值电压Vb-以上的电压，由于引起在高电阻状态和低电阻状态之间的双向转移，所以，成为不稳定的状态(振荡状态)，但是，由于施加的电压是脉冲状，所以，在电压施加期间最后，成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VB-以上且比阈值电压VA-小的电压施加状态，所以，可变电阻元件的电阻特性最终收敛于高电阻状态。
因此，根据本发明，对于可变电阻元件的两种电阻特性A、B来说，即使在正极性侧和负极性侧对称，根据施加电压的极性(即，切换方向)对负载电路的负载电阻特性C1、C2进行切换，由此，根据正极性的施加电压和负载电阻特性C1，能够稳定地实现从高电阻状态向低电阻状态的转移，根据负极性的施加电压和负载电阻特性C2，能够稳定地实现从低电阻状态向高电阻状态的转移。
在此，应该注意的是，在可变电阻元件单体中，无论负载电阻特性以及施加电压的极性如何，在绝对值上，也不管从低电阻状态向高电阻状态转移的阈值电压Vb+(＝Vb-)是比从高电阻状态向低电阻状态转移的阈值电压Va+(＝Va-)低的电压，适当地设定负载电阻特性C1、C2并根据施加电压的极性进行切换，由此，作为向串联电路施加的电压的阈值电压，在正极性侧，使阈值电压VA+比阈值电压VB+的绝对值小，在负极性侧，使阈值电压VB-的绝对值比阈值电压VA-的绝对值小。结果，可以使阈值电压VA+和VB+的大小关系与阈值电压VB-和VA-的大小关系反转，无论可变电阻元件的元件结构的对称性如何，都能够通过施加正负两极性的电压来进行稳定的双极性切换动作。
并且，所述第一特征的非易失性半导体存储装置的第二特征在于，所述可变电阻元件的存储状态以能通过将所述可变电阻元件的一个端子作为基准向另一个端子施加同一极性的电压来改写的方式构成，所述负载电路的所述两种负载电阻特性在对所述负载电路施加同一极性的电压时分别显现。
并且，所述第二特征的非易失性半导体存储装置的第三特征在于，在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态时所述两种负载电阻特性之一的第一负载电阻特性是，对所述电阻特性处于低电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端施加第一临界电压，使得由于所述可变电阻元件和所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压的绝对值变为所述第一阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到高电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比所述第二阈值电压低的电压的第二元件电压，在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态时所述两种负载电阻特性之另一的第二负载电阻特性是，对所述电阻特性处于高电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端施加与所述第一临界电压相同极性的第二临界电压，使得由于所述可变电阻元件和所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压的绝对值成为所述第二阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到低电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比所述第一阈值电压低的电压的第一元件电压。
并且，所述第三特征的非易失性半导体存储装置的第四特征在于，所述第一阈值电压是比所述第二阈值电压低的电压，将所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第一阈值电压时的电流绝对值作为第一阈值电流，将是所述第一元件电压时的电流绝对值作为第一元件电流，将所述可变电阻元件的所述电阻特性为高电阻状态的两端子间电压是所述第二阈值电压时的电流绝对值作为第二阈值电流，将是所述第二元件电压时的电流绝对值作为第二元件电流，将所述第二阈值电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二阈值电流的差得到的电阻值作为临界电阻值，由所述第二元件电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二元件电流的差得到的第一电阻值，表示所述第一负载电阻特性，由所述第二阈值电压和所述第一元件电压的差除以所述第一元件电流和所述第二阈值电流的差得到的第二电阻值，表示所述第二负载电阻特性，在该情况下，所述第一电阻值是比所述临界电阻值低的电阻，并且所述第二电阻值是比所述临界电阻值高的电阻。
并且，所述第三或第四特征的非易失性半导体存储装置的第五特征在于，在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下，所述电阻特性处于低电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端所施加的第一电压脉冲的电压振幅绝对值，设定为比所述第一临界电压的绝对值高的电压，在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下，所述电阻特性处于高电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端所施加的第二电压脉冲的电压振幅绝对值，设定为比所述第二临界电压的绝对值高的电压，所述第一电压脉冲和所述第二电压脉冲是相同极性。
并且，所述第五特征的非易失性半导体存储装置的第六特征在于，所述第一电压脉冲和所述第二电压脉冲各自的电压振幅的绝对值相同。
并且，所述第五或第六特征的非易失性半导体存储装置的第七特征在于，所述第一电压脉冲和所述第二电压脉冲的脉冲宽度都为100ns以下。
并且，所述第五至第七特征中任何一个的非易失性半导体存储装置的第八特征在于，所述第一电压脉冲和所述第二电压脉冲的脉冲宽度为相同的长度。
并且，所述第二至第八特征中任何一个的非易失性半导体存储装置的第九特征在于，所述可变电阻元件在以正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由所述可变电阻元件的两端子间的电流电压特性所规定的电阻特性，也能在低电阻状态和高电阻状态这两种电阻特性间转移，针对施加一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，针对施加另一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第三阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第四阈值电压不同，对所述负载电路施加的同一极性电压的极性，是与对所述第一阈值电压和所述第二阈值电压中较高一方的电压、所述第三阈值电压和所述第四阈值电压中较高一方的电压进行比较时较低一方的电压相对应的正负任意一种极性。
并且，所述第一至第九特征中任何一个的非易失性半导体存储装置的第十特征在于，所述负载电路以如下方式构成：在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况、和从高电阻状态转移到低电阻状态的情况下共同使用的电流路径上能切换所述两种负载电阻特性，在所述共同使用的电流路径上，设置能通过电压控制或电流控制来切换负载电阻特性的晶体管元件。
并且，所述第一至第九特征中任何一个的非易失性半导体存储装置的第十一特征在于，所述负载电路以如下方式构成：在至少一部分电路中，切换在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下激活的电路、和在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下激活的电路，从而能切换所述两种负载电阻特性。
根据所述第二至第十一特征的非易失性半导体存储装置，能够具体地实现起到所述第一特征的效果的能稳定的单极性切换动作的非易失性半导体存储装置。
具体地，根据所述第九特征的非易失性半导体存储装置，谋求在改写时施加电压脉冲的低电压化，促进改写时的低功耗化。即，能将现有的可用作能进行双极性切换动作的可变电阻元件的非对称元件结构的可变电阻元件，用于低电压的单极性切换动作。
并且，所述第一特征的非易失性半导体存储装置的第十二特征在于，所述可变电阻元件在以正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由所述可变电阻元件的两端子间的电流电压特性所规定的电阻特性，也能在低电阻状态和高电阻状态这两种电阻特性间转移，针对施加一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，针对施加另一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第三阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第四阈值电压不同，所述可变电阻元件的存储状态以能通过将所述可变电阻元件的一个端子作为基准向另一个端子施加正负极性的电压来改写的方式构成，所述负载电路的所述两种负载电阻特性的一种在对所述负载电路施加一种极性的电压时显现，所述负载电路的所述两种负载电阻特性的另一种在对所述负载电路施加另一种极性的电压时显现。
并且，所述第十二特征的非易失性半导体存储装置的第十三特征在于，使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态时的所述两种负载电阻特性之一的第一负载电阻特性是，对所述电阻特性处于低电阻状态的所述可变电阻元件和所述负载电路的串联电路的两端施加第一临界电压，使得由于所述可变电阻元件与所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压成为所述第一阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到高电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比所述第二阈值电压低的电压的第二元件电压，使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态时的所述两种负载电阻特性之另一的第三负载电阻特性是，对所述电阻特性处于高电阻状态的所述可变电阻元件和所述负载电路的串联电路的两端，施加与所述第一临界电压相反极性的第三临界电压，使得由于所述可变电阻元件和所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压的绝对值成为所述第四阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到低电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比第三阈值电压低的电压的第三元件电压。
并且，所述第十三特征的非易失性半导体存储装置的第十四特征在于，所述第一阈值电压是比所述第二阈值电压低的电压，所述第三阈值电压是比所述第四阈值电压低的电压，将施加所述第一临界电压状态下的、所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第一阈值电压时的电流绝对值作为第一阈值电流，将所述可变电阻元件的所述电阻特性为高电阻状态的两端子间的电压是所述第二元件电压时的电流绝对值作为第二元件电流，将所述可变电阻元件的所述电阻特性为高电阻状态的两端子间的电压是所述第二阈值电压时的电流绝对值作为第二阈值电流，将施加所述第三临界电压的状态下的、所述可变电阻元件的所述电阻特性为高电阻状态的两端子间电压是所述第四阈值电压时的电流绝对值作为第四阈值电流，将所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第三元件电压时的电流绝对值作为第三元件电流，将所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第三阈值电压时的电流绝对值作为第三阈值电流，将所述第二阈值电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二阈值电流的差得到的电阻值作为第一临界电阻值，将所述第四阈值电压和所述第三阈值电压的差除以所述第三阈值电流和所述第四阈值电流的差得到的电阻值作为第二临界电阻值，由所述第二元件电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二元件电流的差得到的第一电阻值表示所述第一负载电阻特性，由所述第四阈值电压和所述第三元件电压的差除以所述第三元件电流和所述第四阈值电流的差得到的第三电阻值表示所述第三负载电阻特性，所述第一电阻值是比所述第一临界电阻值低的电阻，并且所述第三电阻值是比所述第二临界电阻值高的电阻。
并且，所述第十三或第十四特征的非易失性半导体存储装置的第十五特征在于，在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下，所述电阻特性处于低电阻状态的可变电阻元件和所述负载电路的串联电路的两端所施加的第一电压脉冲的电压振幅绝对值，设定为比所述第一临界电压的绝对值高的电压，在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下，所述电阻特性处于高电阻状态的可变电阻元件和所述负载电路的串联电路的两端所施加的第三电压脉冲的电压振幅绝对值，设定为比所述第三临界电压的绝对值高的电压，所述第一电压脉冲和所述第三电压脉冲彼此为相反极性。
并且，所述第十五特征的非易失性半导体存储装置的第十六特征在于，所述第一电压脉冲和所述第三电压脉冲各自的电压振幅的绝对值相同。
并且，所述第十五或第十六特征的非易失性半导体存储装置的第十七特征在于，所述第一电压脉冲和所述第三电压脉冲的脉冲宽度是相同的长度。
并且，所述第十二至第十七特征中任何一个的非易失性半导体存储装置的第十八特征在于，所述负载电路以如下方式构成：在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况、和从高电阻状态转移到低电阻状态的情况下共同使用的电流路径上能切换所述两种负载电阻特性，在所述共同使用的电流路径上，设置能根据所施加的电压的极性切换负载电阻特性的极性依赖型负载电阻电路。
并且，所述第十八特征的非易失性半导体存储装置的第十九特征在于，所述极性依赖型负载电阻电路具有能根据所施加的电压的极性来切换负载电阻特性的极性依赖型负载电阻元件。
并且，所述第十二至第十七特征中任何一个的非易失性半导体存储装置的第二十特征在于，所述负载电路以如下方式构成：在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况、和从高电阻状态转移到低电阻状态的情况下共同使用的电流路径上能切换所述两种负载电阻特性，在所述共同使用的电流路径上，设置能通过电压控制或电流控制来切换负载电阻特性的晶体管元件。
并且，所述第十二至第十七特征中任何一个的非易失性半导体存储装置的第二十一特征在于，所述负载电路以如下方式构成：在至少一部分电路中，切换在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下激活的电路、和在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下激活的电路，从而能切换所述两种负载电阻特性。
根据所述第十二至第二十一特征的非易失性半导体存储装置，能够具体地实现起到所述第一特征的效果的能进行稳定的双极性切换动作的非易失性半导体存储装置。
具体地，根据所述第十六或第十七特征的非易失性半导体存储装置，能够共同地使用正负两极性的电压脉冲，谋求电路结构的简化。
并且，所述第一至第二十一特征中任何一个的非易失性半导体存储装置的第二十二特征在于，具有：存储单元，具有所述可变电阻元件而构成；存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，并且具有在行方向延伸的多个字线和在列方向延伸的多个位线，同一行的各所述存储单元的一端连接到共同的所述字线，同一列的各所述存储单元的另一端连接到共同的所述位线；字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制。
并且，所述第二十二特征的非易失性半导体存储装置的第二十三特征在于，切换所述负载电路的所述两种不同的负载电阻特性的负载电阻特性可变电路形成在所述存储单元阵列外，并且，以在所述存储单元的存储状态的改写时能电连接到所述选择字线和所述选择位线的至少任意一方的方式构成。
并且，所述第二十二或二十三特征的非易失性半导体存储装置的第二十四特征在于，所述存储单元仅具有所述可变电阻元件而构成。
并且，所述第二十二或二十三特征的非易失性半导体存储装置的第二十五特征在于，所述存储单元由所述可变电阻元件和二极管的串联电路、或者所述可变电阻元件和压敏电阻的串联电路构成。
根据所述第二十二至二十五特征的非易失性半导体存储装置，能够具体地实现具有起到所述第一特征的效果的能进行稳定的切换动作的交叉点型存储单元阵列的非易失性半导体存储装置。
具体地，根据所述第二十三特征的非易失性半导体存储装置，由于负载电路形成在存储单元阵列外，所以，应用现有的存储单元阵列结构，能够具体地实现具有起到所述第一特征的效果的能进行稳定的切换动作的交叉点型存储单元阵列的非易失性半导体存储装置。
并且，所述第十九的非易失性半导体存储装置的第二十六特征在于，具有：存储单元，由所述可变电阻元件和所述极性依赖型负载电阻元件的串联电路构成；存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，具有在行方向延伸的多个字线和在列方向延伸的多个位线，同一行的各所述存储单元的一端连接到共同的所述字线，同一列的各所述存储单元的另一端连接到共同的所述位线；字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制，所述控制电路切换施加在所述选择字线和所述选择位线之间的电压的极性，从而切换所述负载电路的所述两种不同的负载电阻特性。
根据所述第二十六特征的非易失性半导体存储装置，能够具体地实现具有起到所述第一特征的效果的能进行稳定的双极性切换动作的交叉点型存储单元阵列的非易失性半导体存储装置。此处，在存储单元内包括负载电路的至少两种不同的负载电阻特性变化的电路部分即极性依赖型负载电阻元件，所以，存储单元阵列外围的电路可利用现有的电路结构。
并且，所述第十或二十特征的非易失性半导体存储装置的第二十七特征在于，具有：存储单元，由所述可变电阻元件和能根据电压控制或电流控制来切换所述负载电阻特性的所述晶体管元件的串联电路构成；存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，具有在行方向延伸的多个字线和在列方向延伸的多个位线或多个源极线，同一行的各所述存储单元的根据电压控制或者电流控制来切换所述存储单元的所述负载电路的所述负载电阻特性用的控制端子连接到共同的所述字线，同一列的各所述存储单元的所述串联电路的一端连接到共同的所述位线，所述存储单元的所述串联电路的另一端连接到共同的所述源极线上；字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制。
并且，所述第二十七特征的非易失性半导体存储装置的第二十八特征在于，所述控制电路控制施加到所述选择字线上的电压或电流，从而切换所述负载电路的所述两种不同的负载电阻特性。
并且，所述第二十七或二十八特征的非易失性半导体存储装置的第二十九特征在于，所述存储单元内的所述晶体管元件起到用于选择所述存储单元作为改写对象的选择晶体管的作用。
根据所述第二十七至第二十九特征的非易失性半导体存储装置，能够具体地实现具有起到所述第一特征的效果的能进行稳定的切换动作的1T1R型存储单元阵列的非易失性半导体存储装置。此处，在存储单元内包括负载电路的至少两种不同的负载电阻特性变化的电路部分即晶体管元件的极性依赖型负载电阻元件，所以，存储单元阵列外围的电路能够利用现有的电路结构。
并且，所述第一至第二十一特征中任何一个的非易失性半导体存储装置的第三十特征在于，具有：存储单元，由所述可变电阻元件和选择晶体管元件的串联电路构成；存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，具有在行方向延伸的多个字线和在列方向延伸的多个位线或者多个源极线，同一行的各所述存储单元的所述选择晶体管的栅极端子连接到共同的所述字线，同一列的各所述存储单元的所述串联电路的一端连接到共同的所述位线，所述存储单元的所述串联电路的另一端连接到共同的所述源极线；字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制，切换所述负载电路的所述两种不同的负载电阻特性的负载电阻特性可变电路形成在所述存储单元阵列外，并且以在改写所述存储单元的存储状态时能电连接到所述选择位线或所述源极线上的方式构成。
根据所述第三十特征的非易失性半导体存储装置，由于负载电路形成在存储单元阵列外，所以，应用现有的存储单元阵列结构，能够具体地实现具有起到所述第一特征的效果的能进行稳定的切换动作的1T1R型存储单元阵列结构的非易失性半导体存储装置。
并且，根据所述第一至第三十特征中任何一个的非易失性半导体存储装置的第三十一特征在于，所述可变电阻元件在第一电极和第二电极之间夹持可变电阻器，所述可变电阻器是包含过渡金属的氧化物或氮氧化物。
并且，根据所述第三十一特征的非易失性半导体存储装置的第三十二特征在于，所述可变电阻器是包含从Mn、Fe、Ni、Co、Ti、Cu、V中选择的元素的氧化物或氮氧化物。
并且，根据所述第三十二特征的非易失性半导体存储装置的第三十三特征在于，所述可变电阻器是钙钛矿型氧化物。
并且，根据所述第三十一至第三十三特征中任何一个的非易失性半导体存储装置的第三十四特征在于，所述第一电极和所述第二电极的材料是相同的材料。
具体地，根据所述第三十一至第三十四特征的非易失性半导体存储装置，能够具体地实现两端子结构的可变电阻元件，该可变电阻元件中，在以至少正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由两端子间的电流电压特性所规定的电阻特性能够在稳定的取得的低电阻状态和高电阻状态这两种电阻特性之间转移，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，并且能够具体地提供起到所述第一特征的效果的能进行稳定的切换动作的非易失性半导体存储装置。
特别是，在本发明的非易失性半导体存储装置中，由于能够利用对称元件结构的可变电阻元件，所以，如所述第三十四特征的非易失性半导体存储装置那样，能够使第一电极和第二电极为相同的材料，从而可谋求制造工艺的简化，其结果是，能够谋求降低制造成本。
附图说明
图1是示出本发明的非易失性半导体存储装置的第一实施方式的简要电路结构例的框图。
图2是示出交叉点型存储单元阵列的部分结构的电路图。
图3是仅由图2中示出的交叉点型存储单元阵列中的可变电阻元件构成的存储单元的示意性垂直截面图。
图4是表示图3中示出的结构的可变电阻元件的电阻特性的电流电压特性图。
图5是示出第一实施方式所使用的可变电阻元件中不通过负载电阻进行单极性切换动作实验的情况下的电阻值变化的图。
图6是示出在不通过第一实施方式所使用的可变电阻元件的负载电阻的状态下进行测量的情况下的高电阻状态和低电阻状态这两种电阻特性的电流电压特性图、和示出在通过负载电阻的状态下进行测量的情况下的高电阻状态和低电阻状态这两种电阻特性的两种电流电压特性图。
图7是示出起到负载电阻特性可变电路的功能的MOSFET的负载电阻特性的电流电压特性图、和在通过作为负载电路的MOSFET的状态下测量的情况下的第一实施方式中使用的可变电阻元件的高电阻状态和低电阻状态这两种电阻特性的两种电流电压特性图。
图8是在第一实施方式中所使用的可变电阻元件中通过负载电阻进行单极性切换动作实验的情况下的电阻值变化的图。
图9是示意性地示出第一实施方式中的改写对象的选择存储单元的可变电阻元件、负载电路和电压切换电路的关系的框图。
图10是示出第一实施方式中所使用的负载电阻特性可变电路的电路结构例的电路图。
图11是示出本发明的非易失性半导体存储装置的第二实施方式的简要电路结构例的框图。
图12是示出在第二实施方式所使用的可变电阻元件中不通过负载电阻进行双极性切换动作实验的情况下的电阻值变化的图。
图13是示出图14所示的双极性切换动作实验中使用的极性依赖型负载电阻电路的电流电压特性图。
图14是示出在第二实施方式所使用的可变电阻元件中通过作为负载电路的极性依赖型负载电阻电路进行双极性切换动作实验的情况下的电阻值变化的图。
图15是示意性地示出第二实施方式中的改写对象的选择存储单元的可变电阻元件、负载电路和电压切换电路的关系的框图。
图16是示出第二实施方式中所使用的负载电阻特性可变电路的电路结构例的电路图。
图17是示出在第二实施方式中能用作负载电阻特性可变电路的极性依赖型负载电阻电路的负载电阻特性的一例的电流电压特性图。
图18是示出本发明的非易失性半导体存储装置的第三实施方式中的1D1R型的存储单元的一个结构例的示意性的垂直截面图和等效电路图。
图19是示出使用了图18所示的1D1R型的存储单元的交叉点型存储单元阵列的部分结构的电路图。
图20是示出本发明的非易失性半导体存储装置的第四实施方式的简要电路结构例的框图。
图21是示出第四实施方式中的1T1R型的存储单元的一个结构例的示意性的垂直截面图和等效电路图。
图22是示出使用了图21所示的1T1R型的存储单元的存储单元阵列11的部分结构的电路图。
图23是示出Pt/NiO/Pt结构的可变电阻元件的电阻特性的电流电压特性图。
图24是示出W/CuOx/Pt结构的可变电阻元件的电阻特性的电流电压特性图。
图25是示出在不通过现有的能进行双极性切换动作的可变电阻元件的负载电阻的状态下进行测量的情况下的电阻特性的电流电压特性图。
图26是示出通过现有的能进行双极性切换动作的可变电阻元件的负载电阻的状态下进行测量的情况下的电阻特性的电流电压特性图。
图27是示出通过现有的能进行单极性切换动作的可变电阻元件的负载电阻的状态下进行测量的情况下的电阻特性的两种电流电压特性图。
图28是示出通过基于本发明的能进行单极性切换动作的可变电阻元件负载电阻的状态下进行测量的情况下的电阻特性的两种电流电压特性图。
图29是示出通过基于本发明的能进行双极性切换动作的可变电阻元件负载电阻的状态下进行测量的情况下的电阻特性的电流电压特性图。
符号说明
10、40、70：本发明的非易失性半导体存储装置
11、71：存储单元阵列
12、72：字线译码器(字线选择电路)
13、73：位线译码器(相当于位线选择电路)
14、44、74：负载电阻特性可变电路
15、75：读取电路
16、46、76：控制电路
17、77：电压切换电路
18、78：地址线
19、79：数据线
20、80：控制信号线
21、61、81：可变电阻元件
22、63、83：下部电极
23、64、84：可变电阻器
24、65、85：上部电极
31～36：P型MOSFET
37：电阻控制元件
51～53、55、62：二极管
54：负载电阻
56：MOSFET
83：选择晶体管
86：源极区域
87：漏极区域
88：栅电极
BL、BL0～BL3：位线
C1、C2：负载电阻特性直线
C3、C4：负载电阻特性曲线
M：存储单元
Sc1～Sc7：控制信号
Ta、Tb：电阻特性的转移点
Vcc：供给电压(电源电压)
Vee：擦除用电压
Vee/2：擦除禁止电压
Vpp：写入用电压
Vpp/2：写入禁止制电压
Vr：读取电压
Vss：接地电压
WL、WL0～WL3：字线
具体实施方式
以下，基于附图对本发明的非易失性半导体存储装置(以下适当地简称为“本发明装置”)的实施方式进行说明。
第一实施方式
图1示出本发明装置10的一个实施方式的方框结构。如图1所示，本发明装置10具有存储单元阵列11、字线译码器(相当于字线选择电路)12、位线译码器(相当于位线选择电路)13、负载电阻特性可变电路14、读取电路15、控制电路16、电压切换电路17而构成。
对于存储单元阵列11来说，在行方向和列方向上分别排列多个非易失性的存储单元而构成，能在由来自外部的地址输入所指定的存储单元中电气地写入信息，并且能读取在由地址输入所指定的存储单元中存储的信息。更详细地，在与由地址线18输入的地址信号相对应的存储单元阵列11内的特定存储单元中存储信息，并且该信息通过数据线19输出到外部装置。
字线译码器12连接到存储单元阵列11的各字线，选择与输入到地址线18中的行选择用的地址信号相对应的存储单元阵列11的字线作为选择字线，在没有被选为选择字线的非选择字线上分别施加与写入、擦除、读取的各存储器动作相对应的选择字线电压和非选择字线电压。
位线译码器13连接到存储单元阵列11的各位线，选择与输入到地址线18中的列选择用的地址信号相对应的存储单元阵列11的位线作为选择位线，在没有被选为选择位线的非选择位线上分别施加与写入、擦除、读取的各存储器动作相对对应的选择位线电压和非选择位线电压。
负载电阻特性可变电路14是如下电路：在写入或者擦除动作时，根据来自控制电路16的控制，在不同的两个负载电阻特性(低电阻状态和高电阻状态)之间，对与由字线译码器12和位线译码器13从存储单元阵列11中选为改写对象的选择存储单元串联电连接的负载电路中的、由该负载电路的电流电压特性规定的负载电阻特性进行切换。
控制电路16进行存储单元阵列11的写入、擦除、读取的各存储器动作的控制。控制电路16基于由地址线18输入的地址信号、由数据线19输入的数据输入(写入动作时)、由控制信号线20输入的控制输入信号，控制字线译码器12和位线译码器13，控制存储单元阵列11的读取、写入和擦除动作。具体地，在各存储器动作中，对电压切换电路17、字线译码器12和位线译码器13等，执行用于对选择字线、非选择字线、选择位线和非选择位线分别施加与各存储器动作相对应的预定电压的控制。特别是，在写入和擦除动作时，进行对改写对象的存储单元通过负载电路施加的各电压脉冲的电压振幅以及脉冲宽度的控制。并且，在写入动作和擦除动作时，对负载电阻特性可变电路14进行用于切换负载电路的负载电阻特性的控制。在图1中示出的例子中，对于控制电路16来说，虽未图示，但是，具有作为一般的地址缓冲电路、数据输入输出缓冲电路和控制输入缓冲电路的功能。此外，写入和擦除意味着构成后述的存储单元的可变电阻元件的两个电阻特性(低电阻状态和高电阻状态)间的转移(切换)，将从一个电阻特性向另一个电阻特性的转移定义为写入，将其相反方向的转移定义为擦除。
对于电压切换电路17来说，将存储单元阵列11的读取、写入、擦除动作时所需的选择字线电压、非选择字线电压、选择位线电压和非选择位线电压提供给字线译码器12以及位线译码器13。Vcc是本发明装置10的供给电压(电源电压)，Vss是接地电压，Vpp是写入用的电压，Vee是擦除用的电压，Vr是读取用的电压。在本实施方式中，写入和擦除动作时的选择字线电压通过负载电阻特性可变电路14被供给到字线译码器12。
从存储单元阵列11通过位线译码器13、读取电路15，进行数据的读取。读取电路15判断数据的状态，将其结果传送到控制电路16，并向数据线19输出。
图2示意性地示出交叉点型存储单元阵列11的部分结构。在图2中，存储单元阵列11在四条位线BL0～3和四条字线WL0～3的交点处夹持存储单元M。如图2所示，存储单元阵列11具有如下的交叉点型存储单元阵列结构：在行方向和列方向上分别排列多个具有根据电阻的变化来存储信息的可变电阻元件的、两端子结构的存储单元M，具有在行方向上延伸的多个字线和在列方向上延伸的多个位线，将同一行的各存储单元的一端连接到共同的字线，将同一列的各存储单元的另一端连接到共同的位线。
作为本实施方式的存储单元，假定以如下方式构成：在两端子结构的可变电阻元件的两端子间施加改写用(写入用和擦除用)的电压脉冲，由此，可变电阻元件的电流电压特性所规定的电阻特性改变，即，一定偏置条件下的电阻改变，从而能写入信息。如图3所示，存储单元M仅以由下部电极22、可变电阻器23和上部电极24构成的三层结构的可变电阻元件21构成。在本实施方式中，下部电极22和上部电极24由相同的金属材料例如铂(Pt)制造，可变电阻器23由包含过渡金属的氧化物或氮氧化物例如Fe2O3制造。下部电极22和上部电极24的任意一个连接到字线，另一个连接到位线。作为一例，能作成如下结构：下部电极22在列方向上延伸，形成位线，上部电极24在行方向上延伸，形成字线。或者，字线或位线等布线、下部电极22和上部电极24的电极可以由不同材料形成。此外，可变电阻元件21能在预定的半导体或绝缘体基板上使用溅射法等现有薄膜形成方法以及光刻法或蚀刻法制作，省略详细制造方法的说明。
对于图3示出的结构的可变电阻元件的电阻特性来说，例如，如图4所示，具有高电阻状态(特性A)和低电阻状态(特性B)两种电阻特性，施加同一极性的电压，从而能在两种电阻特性间双向地转移。由于可变电阻元件的元件结构上下对称，所以，对于两种电阻特性A、B来说，相对于施加电压的极性，分别成为对称的特性。在此，对于电压极性的正负来说，例如，由将下部电极22作为基准的对上部电极24施加的电压的极性正负来规定即可。
图4示出的电阻特性与图25示出的电阻特性相同地，使用能设定电流上限值(恒定)的市场销售的测量器(例如，安捷伦科技(AgilentTechnologies)公司的参数分析器，型号为4156B)，由以下四个顺序进行测量。
(1)电压扫描(sweep)：0V→+2.5V→0V，电流恒定＝+0.5mA
(2)电压扫描：0V→+1.0V→0V，电流恒定＝+5.0mA
(3)电压扫描：0V→-2.5V→0V，电流恒定＝-0.5mA
(4)电压扫描：0V→-1.0V→0V，电流恒定＝-5.0mA
顺序(1)测量正极性的高电阻状态(特性A)以及从正极性的高电阻状态(特性A)向低电阻状态(特性B)的转移。顺序(2)测量正极性的低电阻状态(特性B)以及从正极性的低电阻状态(特性B)向高电阻状态(特性A)的转移。顺序(3)测量负极性的高电阻状态(特性A)以及从负极性的高电阻状态(特性A)向低电阻状态(特性B)的转移。顺序(4)测量负极性的低电阻状态(特性B)以及从负极性的低电阻状态(特性B)向高电阻状态(特性A)的转移。此外，假定电压扫描时的电压阶跃是20mV，各阶跃的间隔是大约3秒。
对于可变电阻元件来说，最初处于约20kΩ的高电阻状态(特性A)，在顺序(1)中，当施加电压达到第二阈值电压(1.5V)时，产生从高电阻状态向低电阻状态的转移，并且流过可变电阻元件的电流量急剧增大。对于施加电压来说，在电流量到达到设定的恒定值(0.5mA)的状态下，降低到0.22V，沿着约650Ω的低电阻状态(特性B)的I-V曲线到达0V。接着，在顺序(2)中，当施加电压时，开始是低电阻状态，但是，达到第一阈值电压(约0.5V)时，产生从低电阻状态向高电阻状态的转移，并且返回到高电阻状态(特性A)的I-V曲线。此外，在顺序(3)和顺序(4)中，引起与顺序(1)和顺序(2)的电压以及电流值的正负反转的情况大致相同的现象。即，在顺序(3)中，施加电压达到-1.5V(绝缘值是第四阈值电压)时，产生从高电阻状态向低电阻状态的转移，并且流过可变电阻元件的电流量急剧增大。对于施加电压来说，在电流量达到所设定的恒定值(-0.5mA)的状态下，绝对值降低到0.22V，沿着约650Ω的低电阻状态(特性B)的I-V曲线到达0V。接着，在顺序(4)中，当施加电压时，开始是低电阻状态，但是，达到-1.5V(绝对值是第三阈值电压)时，产生从低电阻状态向高电阻状态的转移，返回到高电阻状态(特性A)的I-V曲线。
在该可变电阻元件中，不通过负载电阻，以下面的顺序施加电压脉冲，每次施加电压脉冲时测量电阻值。图5中示出所测量的电阻值的变化。对于电阻值的读取来说，使用参数分析器，将由电压值除以+0.3V下的读取电流后的值作为电阻值。如图5所示，对开始为680Ω的低电阻状态下的可变电阻元件施加电压振幅+2V、脉冲宽度35ns的电压脉冲时，电阻值增加，转移到高电阻状态。此外，重复施加电压振幅+2V、脉冲宽度35ns的电压脉冲，但是，电阻值几乎没有变化，在高电阻状态下不能进行连续的切换动作(低电阻状态和高电阻状态间的双向转移)。这意味着，在该可变电阻元件中，如现有的单极性切换动作那样在写入和擦除中不改变脉冲宽度时，在该状态下不能进行单极性切换动作。
接下来，参考图6，对使用写入时和擦除时能切换不同的两种负载电阻特性的负载电路，能对图3所示的上下对称的元件结构的可变电阻元件在写入和擦除中以100ns以下的相同的较短脉冲宽度(例如35ns)进行稳定的单极性切换动作的动作原理以及最优的负载电阻特性的决定方法进行说明。在本发明装置中，作为在改写时与存储单元即可变电阻元件串联连接的负载电路，假定字线译码器12、位线译码器13、负载电阻特性可变电路14以及对这些电路间进行连接的信号布线的寄生电阻等的合成电路，但是，为了说明简单，作为负载电路，假定具有线性负载电阻特性的单体的负载电阻并进行说明。
图6(A)是示出在不通过负载电阻的状态下测量的情况下的可变电阻元件的高电阻状态(特性A)和低电阻状态(特性B)这两种电阻特性的I-V特性曲线。在高电阻状态下，在转移点Ta(Va，Ia)从高电阻状态向低电阻状态转移，在低电阻状态下，在转移点Tb(Vb，Ib)从低电阻状态向高电阻状态转移。在此，电压Va相当于第二阈值电压，电压Vb相当于第一阈值电压，电流Ia相当于第二阈值电流，电流Ib相当于第一阈值电流。
首先，对从高电阻状态向低电阻状态转移所优选的负载电阻特性的范围和对负载电路与可变电阻元件(存储单元)的串联电路所施加的驱动电压Vda(电压脉冲的电压振幅)的范围进行说明。在具有图6(A)示出的电阻特性的可变电阻元件上串联连接电阻值为R1的负载电阻的情况下，对于通过转移点Ta(Va，Ia)的负载电阻特性来说，在图6(B)中，如直线C1那样描述。此外，将此时的驱动电压Vda作为第二临界电压。为了进行从高电阻状态向低电阻状态的稳定的动作，该负载电阻特性直线C1需要在比从低电阻状态向高电阻状态转移的转移点Tb(Vb，Ib)低的电压的点T1(Vt1，It1)与低电阻状态的I-V特性曲线交叉。即，通过图6(B)上的转移点Ta的负载电阻特性直线C1由数学式1所示的关系式表示。
(数学式1)
V＝-R1×(I-Ia)+Va
此处，为了满足所述条件，在I＝Ib时，满足V＜Vb。因此，由数学式1以及该条件，导出下述数学式2中示出的条件。
(数学式2)
(Va-Vb)/(Ib-Ia)＜R1
此处，数学式2左边的电阻值相当于临界电阻值。电阻值R1相当于第一电阻值，能使用转移点Ta(Va，Ia)和交点T1(Vt1，It1)的各坐标值，由下述的数学式3表示。
(数学式3)
R1＝(Va-Vt1)/(It1-Ia)
并且，此时，通过负载电阻使可变电阻元件从高电阻状态向低电阻状态转移的电压脉冲的电压振幅Vda需要是比第二临界电压VA高的电压。即，由于在数学式1所示的负载电阻特性直线C1的式中，代入I＝0后的值是第二临界电压VA，所以，电压振幅Vda需要满足下述的数学式4中示出的条件。
(数学式4)
Vda＞Va+R1×Ia
接着，对从低电阻状态向高电阻状态转移所优选的负载电阻特性的范围和对负载电路与可变电阻元件(存储单元)的串联电路所施加的驱动电压Vdb(电压脉冲的电压振幅)的范围进行说明。在具有图6(A)示出的电阻特性的可变电阻元件上串联连接电阻值为R2的负载电阻的情况下，对于通过转移点Tb(Vb，Ib)的负载电阻特性来说，在图6(C)中，如直线C2那样描述。此外，将此时的驱动电压Vdb作为第一临界电压VB。为了进行从低电阻状态向高电阻状态稳定的动作，该负载电阻特性曲线C2需要在比从高电阻状态向低电阻状态转移的转移点Ta(Va，Ia)低的电压的点T2(Vt2，It2)与高电阻状态的I-V特性曲线交叉。即，通过图6(C)上的转移点Tb的负载电阻特性直线C2由数学式5所示的关系式表示。
(数学式5)
V＝-R2×(I-Ib)+Vb
此处，为了满足所述条件，在I＝Ia时，满足V＜Va。因此，由数学式5以及该条件，导出下述数学式6中示出的条件。
(数学式6)
(Va-Vb)/(Ib-Ia)＞R2
此处，数学式6左边的电阻值相当于临界电阻值。电阻值R2相当于第二电阻值，能使用转移点Tb(Vb，Ib)和交点T2(Vt2，It2)的各坐标值由下述数学式7表示。
(数学式7)
R2＝(Vt2-Vb)/(Ib-It2)
并且，此时，通过负载电阻使可变电阻元件从低电阻状态向高电阻状态转移的电压脉冲的电压振幅Vdb需要是比第一临界电压VB高的电压。即，在数学式5示出的负载电阻特性直线C2的式中，代入I＝0后的值是第一临界电压VB，所以，电压振幅Vdb需要满足下述的数学式8中示出的条件。
(数学式8)
Vdb＞Vb+R2×Ib
在以上的说明中，第二临界电压VA和第一临界电压VB成为不同的电压值，但是，对于使可变电阻元件从高电阻状态向低电阻状态转移的电压脉冲的电压振幅Vda、和从低电阻状态向高电阻状态转移的电压脉冲的电压振幅Vdb来说，只要分别满足数学式4和数学式8的条件，能设定为相同的电压。
在该情况下，例如，在从低电阻状态向高电阻状态的切换动作中，电压振幅Vdb与第一临界电压VB相比，成为非常高的电压，在图6(C)中，负载电阻特性直线C2向右方向(高电压方向)平行移动，即使负载电阻特性直线C2和高电阻状态(特性A)的I-V特性曲线的交点移动到比转移点Ta(Va，Ia)高的电压侧，在此时刻，也会引起高电阻状态和低电阻状态间的双向的转移而成为不稳定的振荡状态，但是，在电压脉冲施加结束的时刻，随着电压振幅Vdb的降低，负载电阻特性直线C2向左方向(低电压方向)平行移动，负载电阻特性直线C2和高电阻状态(特性A)的I-V特性曲线的交点移动到比转移点Ta(Va，Ia)低的电压侧，因此，最终产生向高电阻状态的转移，电阻特性稳定在高电阻状态。此外，在从高电阻状态向低电阻状态的切换动作中，电压振幅Vda与第二临界电压VA相比，成为非常高的电压，在图6(B)中，负载电阻特性直线C1向右方向(高电压方向)平行移动，即使负载电阻特性直线C1和低电阻状态(特性B)的I-V特性曲线的交点移动到比转移点Tb(Vb，Ib)高的电压侧，在此时刻，也会引起高电阻状态和低电阻状态之间的双向转移而成为不稳定的振荡状态，但是，在电压脉冲施加结束的时刻，随着电压振幅Vda的降低，负载电阻特性直线C1向左方向(低电压方向)平行移动，负载电阻特性直线C1和低电阻状态(特性B)的I-V特性曲线的交点移动到比转移点Tb(Vb，Ib)低的电压侧，因此最终产生向低电阻状态的转移，电阻特性稳定在低电阻状态。根据以上的理由，在本发明装置中，能将电压振幅Vda和电压振幅Vdb设定为相同的电压。
为了说明可变电阻元件的电阻特性，如图4所示，使用市场上销售的参数分析器测量电流电压特性并进行了说明，但是，对于在本发明中意义上的各阈值电压或阈值电流以及各临界电压等来说，应该使用实际上在负载电路和存储单元的串联电路上所施加的电压脉冲程度的较短脉冲宽度的电压脉冲进行测量或评价，图4中示例的数值是用于说明本发明的。因为，在可变电阻元件的电阻特性具有显著的温度响应性的情况下，受到电压施加时间的影响，存在各阈值电压变化的可能性。
在所述动作原理以及最优负载电阻特性的决定方法的说明中，假定具有线性负载电阻特性的单体负载电阻作为负载电路，但是，在实际电路结构中，在负载电路中，包括用于选择字线译码器12或位线译码器13中的选择字线或位线的具有非线性电流电压特性的晶体管，所以，负载电阻特性为非线性。在负载电阻特性为非线性的情况下，所述动作原理以及最优负载电阻特性的决定方法的考虑方法也是相同的，但是，由于还存在基于负载电路中包含的MOSFET特有的电流电压特性的注意之处，所以，以下假定具有非线性的负载电阻特性的单体的MOSFET作为负载电路并进行说明。
图7(A)示出MOSFET的不同栅极电压Vg下的源极漏极间的两种电流电压特性所规定的负载电阻特性C3、C4。即，该MOSFET起到通过栅极电压的电压控制而能切换负载电阻特性的负载电阻特性可变电路14的作用。如图7(B)以及(C)所示，栅极电压较低(Vg＝VL)的负载电阻特性C3在使可变电阻元件的电阻特性从高电阻状态(特性A)向低电阻状态(特性B)转移的情况下使用，栅极电压较高(Vg＝VH)的负载电阻特性C4在使可变电阻元件的电阻特性从低电阻状态(特性B)向高电阻状态(特性A)转移的情况下使用。
首先，对从高电阻状态向低电阻状态转移所优选的负载电阻特性的范围和对负载电路和可变电阻元件(存储单元)的串联电路所施加的驱动电压Vda(电压脉冲的电压振幅)的范围进行说明。在具有图6(A)所示的电阻特性的可变电阻元件中，在将MOSFET的栅极电压设定为低电平(VL)而作成负载电阻特性C3的情况下，对于通过转移点Ta(Va，Ia)的负载电阻特性来说，在图7(B)中，如曲线C3那样描述。此外，将此时的驱动电压Vda作为第二临界电压VA。为了进行从高电阻状态向低电阻状态的稳定的动作，该负载电阻特性曲线C3需要在比从低电阻状态向高电阻状态转移的转移点Tb(Vb，Ib)低的电压的点T3(Vt3，It3)与低电阻状态的I-V特性曲线交叉。即，对于通过图7(B)上的转移点Ta和交点T3(Vt3，It3)的负载电阻特性曲线C3来说，相对于图6(A)示出的两种电阻特性，与在下述数学式9中使用转移点Ta(Va，Ia)和点T3(Vt3，It3)的各坐标所定义的第一电阻值R3的负载电阻相同地起作用，因此，方便地由第一电阻值R3表示负载电阻特性时，由数学式10所示的关系式表示。
(数学式9)
R3＝(Va-Vt3)/(It3-Ia)
(数学式10)
V＝-R3×(I-Ia)+Va
此处，为了满足所述条件，在I＝Ib时，满足V＜Vb。因此，由数学式10以及该条件，导出下述数学式11示出的条件。此处，数学式11的左边的电阻值相当于临界电阻值。
(数学式11)
(Va-Vb)/(Ib-Ia)＜R3
此外，对于MOSFET来说，即便使源极漏极间的电压增加，在达到饱和区域时，电流的增加被抑制，所以，若以使该饱和电流比转移点Tb(Vb，Ib)的电流值(第一阈值电流)Ib小的方式设定栅极电压，则满足由数学式11示出的条件。
并且，此时通过MOSFET使可变电阻元件从高电阻状态向低电阻状态转移的电压脉冲的电压振幅Vda需要是比第二临界电压VA高的电压(Vda＞VA)这一点与使用了线性负载电阻的情况相同。但是，对于第二临界电压VA来说，在图7(B)中，由通过转移点Ta(Va，Ia)的负载电阻特性曲线C3与电压轴的交点的电压值提供。
接着，对从低电阻状态向高电阻状态转移所优选的负载电阻特性的范围和对负载电路和可变电阻元件(存储单元)的串联电路所施加的驱动电压Vdb(电压脉冲的电压振幅)的范围进行说明。在具有图6(A)示出的电阻特性的可变电阻元件中，在将MOSFET的栅极电压设定为高电平(VH)而作成负载电阻特性C4的情况下，对于通过转移点Tb(Vb，Ib)的负载电阻特性来说，在图7C)中，如曲C4那样描述。此外，将此时的驱动电压Vdb作为第一临界电压VB。为了进行从低电阻状态向高电阻状态的稳定的动作，该负载电阻特性曲线C4需要在比从高电阻状态向低电阻状态转移的转移点Ta(Va，Ia)低的电压的点T4(Vt4，It4)与高电阻状态的I-V特性曲线交叉。即，对于通过图7(C)上的转移点Tb和交点T4(Vt4，It4)的负载电阻特性曲线C4来说，相对于图6(A)中示出的两种电阻特性，与在下述数学式12中使用转移点Tb(Vb，Ib)和交点T4(Vt4，It4)的各坐标定义的第二电阻值R4的负载电阻相同地起作用，因此，方便地由第二电阻值R4表示负载电阻特性时，由数学式13所示的关系式表示。
(数学式12)
R4＝(Vt4-Vb)/(Ib-It4)
(数学式13)
V＝-R4×(I-Ib)+Vb
此处，为了满足所述条件，在I＝Ia时，满足V＜Va。因此，由数学式13以及该条件，导出下述数学式14中示出的条件。此处，数学式14左边的电阻值相当于临界电阻值。
(数学式14)
(Va-Vb)/(Ib-Ia)＞R4
此外，由于负载电阻特性曲线C4需要与转移点Tb(Vb，Ib)交叉，所以，需要以使MOSFET的饱和电流比转移点Tb(Vb，Ib)的电流值(第一阈值电流)Ib大的方式来设定栅极电压。
并且，此时通过MOSFET使可变电阻元件从低电阻状态向高电阻状态转移的电压脉冲的电压振幅Vdb需要是比第一临界电压VB高的电压(Vdb＞VB)的这一点，与使用线性负载电阻的情况相同。但是，对于第一临界电压VB来说，在图7(C)中，由通过转移点Tb(Vb，Ib)的负载电阻特性曲线C4与电压轴的交点的电压值来提供。
此外，根据与使用线性负载电阻的情况相同的理由，第二临界电压VA和第一临界电压VB不同，但是，对于使可变电阻元件从高电阻状态向低电阻状态转移的电压脉冲的电压振幅Vda和从低电阻状态向高电阻状态转移的电压脉冲的电压振幅Vdb来说，只要满足是比第二临界电压VA高的电压(Vda＞VA)的条件和需要是比第一临界电压VB高的电压(Vdb＞VB)的条件，就能设定为相同的电压。
接下来，与图5相比较，对使用能在写入和擦除时切换两种不同负载电阻特性的负载电路的情况下的效果进行说明。相对于图5中示出的不通过负载电阻施加电压脉冲的测量中不表现连续单极性切换动作的可变电阻元件，使用MOSFET作为负载电路，根据切换方向切换并使用栅极电压，按以下要点施加电压脉冲，每次施加电压脉冲时测量电阻值。在图8中示出所测量的电阻值的变化。对于电阻值的读取来说，使用参数分析器，将由电压值除以+0.3V下的读取电流后的值作为电阻值。如图8所示，最初720Ω的低电阻状态下的可变电阻元件中，将MOSFET的栅极电压设定为3V(导通电阻是700Ω)，施加电压振幅+2V、脉冲宽度35ns的电压脉冲时，电阻值增加，转移到高电阻状态(21kΩ)。接下来，将MOSFET的栅极电压改变为1.8V(导通电阻是1700Ω)，施加相同的电压振幅+2V、脉冲宽度35ns的电压脉冲时，电阻值变化为680Ω的低电阻状态。并且，以相同的要点，根据切换方向切换栅极电压，重复施加相同的电压振幅+2V、脉冲宽度35ns的电压脉冲，由此，可变电阻元件的电阻特性在低电阻状态和高电阻状态之间交替地重复切换，并且能确认稳定连续的单极性切换动作。
接下来，参考图9以及图10，说明在本实施方式中使用的负载电阻特性可变电路14的具体电路结构。图9是示意性地示出改写对象的选择存储单元的可变电阻元件21、负载电路、电压切换电路17的关系。在图9中，对于负载电路来说，能作为被施加来自电压切换电路17的施加电压脉冲的电路内的除了选择存储单元的全部电路来处理，并且包括字线译码器12、位线译码器13、负载电阻特性可变电路14以及选择字线或选择位线等的信号布线的寄生电阻。因此，该负载电阻特性被规定为除了选择存储单元的所有电路的合成电路的电流电压特性。在图9示出的例子中，从电压切换电路17通过位线译码器13将接地电压Vss施加到选择位线，通过负载电阻特性可变电路14和字线译码器12将写入用电压Vpp或擦除用电压Vee施加到选择字线。写入用电压Vpp和擦除用电压Vee作为电压脉冲被施加到选择字线，但是，其脉冲宽度(施加时间)在提供写入用电压Vpp或擦除用电压Vee的电压切换电路17侧、或者提供该电压的负载电阻特性可变电路14或字线译码器12侧，利用来自控制电路的控制进行调整。
在图10(A)～(E)中，示出负载电阻特性可变电路14的电路结构的五个例子。图10(A)示出由常通状态的P型MOSFET31和能利用控制信号Sc1切换导通截止的P型MOSFET32的并联连接所构成的负载电阻特性可变电路14。将P型MOSFET31和P型MOSFET32设定为相同的尺寸时，能利用控制信号Sc1进行图7(A)所示的负载电阻特性的切换。此外，代替常通状态的P型MOSFET31，使用线性或非线性电阻特性的电阻元件或者符合电压特性的二极管，也能实现能由P型MOSFET32的导通截止来切换负载电阻特性的负载电阻特性可变电路14。
图10(B)示出由能利用两个控制信号Sc2、Sc3切换导通截止的P型MOSFET33、34的并联连接而构成的负载电阻特性可变电路14。控制P型MOSFET33、34，使得其中的一个导通时另一个截止。在图10(B)示出的例子中，使P型MOSFET33、34各自的栅极宽度等不同，从而能进行图7(A)所示的负载电阻特性的切换。此外，可以使P型MOSFET33、34为相同尺寸，对于每个或其中的任何一个串联地附加不同电阻值的电阻成分。
图10(C)示出由能以一个控制信号Sc4多阶段地控制栅极电压的一个P型MOSFET35构成的负载电阻特性可变电路14。作为控制信号Sc4，以能输出使P型MOSFET35截止的一个信号电平和使P型MOSFET35导通的两个信号电平的方式构成，对使P型MOSFET35导通的两个信号电平进行切换，从而能进行图7(A)所示的负载电阻特性的切换。
图10(D)示出由能以两个控制信号Sc5、Sc6分别两阶段地控制栅极电压和背栅(基板)电压的一个P型MOSFET36构成的负载电阻特性可变电路14。由控制信号Sc5控制P型MOSFET36的导通截止，由控制信号Sc6调整P型MOSFET36的背栅电压，使阈值电压改变。在使P型MOSFET36导通的状态下，根据背栅电压将阈值电压切换为高低两种，由此，能进行图7(A)所示的负载电阻特性的切换。
图10(E)示出由能以一个控制信号Sc7多阶段地控制栅极电压的一个电阻控制元件37构成的负载电阻特性可变电路14。作为电阻控制元件37，利用由MOSFET以外构成的转移栅极(transfer gate)或单沟道晶体管等构成的元件。切换控制信号Sc7的信号电平，由此，能切换负载电阻特性。
此外，在本实施方式中，如图1以及图9所示，说明了将负载电阻特性可变电路14设置在电压切换电路17与字线译码器12之间，从电压切换电路17对负载电阻特性可变电路14施加相同的电压极性的写入用电压Vpp以及擦除用电压Vee的情况，但是，负载电阻特性可变电路14不限于该结构例，例如，也可以设置在字线译码器12的内部、字线译码器12与存储单元阵列11之间、位线译码器13与存储单元阵列11之间、位线译码器13的内部、位线译码器13与电压切换电路17之间、或者电压切换电路17的内部。此外，在将负载电阻特性可变电路14设置在字线译码器12的内部或位线译码器13的内部的情况下，也可以由与构成字线译码器12或位线译码器13的字线选择用晶体管或位线选择用晶体管相同的晶体管构成负载电阻特性可变电路14。此外，负载电阻特性可变电路14可以不是在一个位置而是分散在个位置形成。
此外，在使用MOSFET构成负载电阻特性可变电路14的情况下，根据其形成位置或写入用电压Vpp以及擦除用电压Vee的电压极性，也可以使用N型MOSFET来代替P型MOSFET。
接下来，说明本发明装置的存储单元的写入动作。此处，将使选择存储单元的可变电阻元件的电阻特性从低电阻状态转移到高电阻状态的情况作为写入动作进行说明。
首先，控制电路16根据来自外部的地址信号、数据输入信号、控制输入信号等，指示针对由地址信号所指定的写入对象的存储单元的写入动作时，将电压切换电路17激活，在写入动作时，指示应该分别施加到选择字线、非选择字线、选择位线、非选择位线上的电压的输出。对于电压切换电路17来说，通过负载电阻特性可变电路14将由未图示的电压发生电路所生成的写入用电压Vpp提供给字线译码器12，并且，将写入用电压Vpp的二分之一的电压的写入禁止电压Vpp/2提供给字线译码器12和位线译码器13，将接地电压Vss提供给位线译码器13。此外，控制电路16控制负载电阻特性可变电路14，使其成为写入动作用的负载电阻特性。在本实施方式中，以负载电阻特性成为更低电阻的方式进行控制。结果，将写入用电压Vpp设定为所述第一临界电压以上，由此，在选择字线上，通过负载电阻特性可变电路14和字线译码器12，施加从写入用电压Vpp减去两电路中的电压降部分后的电压，在选择位线上，施加从接地电压Vss上升位线译码器13中的电压降部分后的电压，在选择存储单元的两端，施加使电阻特性从低电阻状态向高电阻状态转移所需的第一阈值电压以上的电压，电阻特性从低电阻状态转移到高电阻状态，写入完成。此时，可变电阻元件转移到高电阻状态，所以，负载电路和存储单元的串联电路的合成电阻值变高，流过负载电路的电流减少，负载电路中的电压降降低，所以，转移到高电阻状态后的选择存储单元的两端所施加的电压上升，但是，根据由负载电阻特性可变电路14的控制所选择的负载电阻特性，在选择存储单元的两端电压比第二阈值电压低的电压状态下，稳定地产生向高电阻状态的转移，因此最终电压上升后，可变电阻元件能稳定地维持高电阻状态。
此外，在非选择字线上，通字线译码器12施加从写入禁止电压Vpp/2减去字线译码器12中的电压降部分后的电压，在非选择位线上，通过位线译码器13施加从写入禁止电压Vpp/2上升位线译码器13中的电压降部分后的电压，因此不对连接到非选择字线和非选择位线上的非选择存储单元施加电压，对连接到非选择字线和选择位线上的非选择存储单元、和连接到选择字线和非选择位线上的非选择存储单元上，施加从写入禁止电压Vpp/2减去字线译码器12和位线译码器13的电压降部分后的电压。因此，预先设定写入用电压Vpp，使得至少写入禁止电压Vpp/2比使电阻特性从低电阻状态向高电阻状态转移所需的第一阈值电压低，从而能防止针对非选择存储单元的不必要的写入动作。
接下来，说明本发明装置的存储单元的擦除动作。在此，将使选择存储单元的可变电阻元件的电阻特性从高电阻状态转移到低电阻状态的情况作为擦除动作进行说明。
首先，控制电路16根据来自外部的地址信号、数据输入信号、控制输入信号等，指示针对由地址信号所指定的擦除对象的存储单元的擦除动作时，将电压切换电路17激活，在擦除动作时，指示应该分别施加到选择字线、非选择字线、选择位线、非选择位线上的电压的输出。电压切换电路17通过负载电阻特性可变电路14将由未图示的电压发生电路所生成的写入用电压Vpp和相同极性的擦除用电压Vee提供给字线译码器12，并且，将擦除用电压Vee的二分之一的电压的擦除禁止电压Vee/2提供给字线译码器12和位线译码器13，将接地电压Vss提供给位线译码器13。此外，控制电路16控制负载电阻特性可变电路14，使其成为擦除动作用的负载电阻特性。在本实施方式中，以负载电阻特性成为更高电阻的方式进行控制。结果，将擦除用电压Vee设定为所述第二临界电压以上，由此，在选择字线上，通过负载电阻特性可变电路14和字线译码器12，施加从擦除用电压Vee减去两电路中的电压降部分后的电压，在选择位线上，施加从接地电压Vss上升位线译码器13中的电压降部分后的电压，在选择存储单元的两端，施加使电阻特性从高电阻状态转移到低高电阻状态所需的第二阈值电压以上的电压，电阻特性从高电阻状态转移到低电阻状态，擦除完成。此时，由于可变电阻元件转移到低电阻状态，所以，负载电路和存储单元的串联电路的合成电阻值变低，流过负载电路的电流增大，负载电路中的电压降增大，因此，在转移到低电阻状态后的选择存储单元的两端所施加的电压下降，但是，根据由负载电阻特性可变电路14的控制所选择的负载电阻特性，在选择存储单元的两端电压比第一阈值电压低的电压状态下，产生稳定地向低电阻状态的转移，因此最终电压上升后，可变电阻元件能稳定地维持低电阻状态。
此外，在非选择字线上，通字线译码器12施加从擦除禁止电压Vee/2减去字线译码器12中的电压降部分后的电压，在非选择位线上，通过位线译码器13施加从擦除禁止电压Vee/2上升位线译码器13中的电压降部分后的电压，因此，不对连接到非选择字线和非选择位线上的非选择存储单元施加电压，对连接到非选择字线和选择位线上的非选择存储单元、和连接到选择字线和非选择位线上的非选择存储单元，施加从擦除禁止电压Vee/2减去字线译码器12和位线译码器13的电压降部分后的电压。因此，预先设定擦除用电压Vee，使得至少擦除禁止电压Vee/2比使电阻特性从高电阻状态向低电阻状态转移所需的第二阈值电压低，从而能防止针对非选择存储单元的不必要的擦除动作。
此外，第二临界电压VA和第一临界电压VB成为不同的电压值，但是，在本实施方式中，根据所述理由，能将写入用电压Vpp和擦除用电压Vee设定为相同电压。此外，对于写入用电压Vpp和擦除用电压Vee的电压脉冲的脉冲宽度来说，都能设定为较短的脉冲宽度，例如，设定为100ns以下，并且能使两脉冲宽度为相同的长度。由此，仅进行负载电阻特性可变电路14的负载电阻特性的切换控制，就能控制写入动作和擦除动作的区别，并且实现电路结构的大幅简化。
对于本发明装置的存储单元的读取动作来说，能利用针对由现有的单极性切换动作或双极性切换动作所改写的存储单元的公知读取动作。此外，读取动作不是本发明的主旨，所以省略其详细的说明。
第二实施方式
接下来，说明本发明装置的第二实施方式。以往使用长短不同的脉冲宽度的电压脉冲或者将可变电阻元件的元件结构作成非对称，从而能进行稳定的单极性切换动作或双极性切换动作，作为本发明的最大特征之一，根据切换方向切换负载电路的负载电阻特性，由此，即使不使用长短不同的脉冲宽度的电压脉冲或非对称结构的可变电阻元件，也能进行稳定高速的单极性切换动作。关于这一点，在所述第一实施方式中详细地进行了说明。但是，本发明的技术思想不仅限于单极性切换动作，也能适用应于双极性切换动作。即，在本发明装置的双极性切换动作中，不一定需要可变电阻元件的元件结构是非对称结构。
以下，对由双极性切换动作进行写入以及擦除动作的本发明装置的第二实施方式进行说明。
图11示出第二实施方式的本发明装置40的方框结构。如图11所示，本发明装置40具有存储单元阵列11、字线译码器(相当于字线选择电路)12、位线译码器(相当于位线选择电路)13、负载电阻特性可变电路44、读取电路15、控制电路46、电压切换电路17。
存储单元阵列11、字线译码器12、位线译码器13、读取电路15、电压切换电路17与第一实施方式相同，所以，省略重复的说明。
负载电阻特性可变电路44是如下电路(相当于极性依赖型负载电阻电路)：在写入或擦除动作时，在不同的两种负载电阻特性(低电阻状态和高电阻状态)之间，根据施加到负载电阻特性可变电路44上的电压极性，自动地切换与由字线译码器12和位线译码器13从存储单元阵列11中选作改写对象的选择存储单元串联电连接的负载电路中的、由该负载电路的电流电压特性所规定的负载电阻特性。在本实施方式中，负载电阻特性可变电路14设置在字线译码器12和电压切换电路17之间。此外，作为负载电阻特性可变电路44，与第一实施方式相同地，也能使用根据来自控制电路46的控制对负载电阻特性进行切换的第一实施方式的负载电阻特性可变电路14(参考图1以及图10)。
控制电路46是用于进行存储单元阵列11的写入、擦除、读取的各存储器动作的控制的电路，基本功能与第一实施方式的控制电路16相同。与第一实施方式的控制电路16不同之处在于，从电压切换电路17提供给字线译码器12和位线译码器13的各种电压的写入以及擦除动作时的供给目的地的控制。即，在第一实施方式中，由于是单极性切换动作，所以，相同极性的写入用电压Vpp和擦除用电压Vee、以及相同极性的写入禁止电压Vpp/2和擦除禁止电压Vee/2同样地提供到字线译码器12和位线译码器13，但是，在第二实施方式中，由于是双极性切换动作，所以，需要在写入动作时和擦除动作时使施加在选择存储单元上的电压极性反转，所以，相对于在写入动作时将写入用电压Vpp提供给字线译码器12、并将接地电压Vss提供给位线解码器13，而在擦除动作时将擦除用电压Vee提供给位线译码器13、并将接地电压Vss提供到字线解码器12。此外，负载电阻特性可变电路44根据所施加的电压极性自动地切换负载电阻特性，所以，该切换控制不由控制电路46直接地进行。代替这，在写入动作和擦除动作时，切换写入用电压Vpp和擦除用电压Vee的供给目的地，从而施加在负载电阻特性可变电路44上的电压极性反转，由此，间接地进行负载电阻特性的切换控制。
对于第二实施方式中所使用的存储单元来说，假定与第一实施方式相同地，是图3所示的上下对称的元件结构的可变电阻元件21。因此，可变电阻元件的电阻特性如图4所示，也具有高电阻状态(特性A)和低电阻状态(特性B)这两种电阻特性，通过施加同一极性的电压能在两种电阻特性间双向地转移。由于可变电阻元件的元件结构上下对称，所以，对于两种电阻特性A、B来说，分别相对于施加电压的极性成对称的特性。
接下来，使用简单的实施例，说明在双极性切换动作中，在可变电阻元件是对称的元件结构的情况下，根据切换方向对负载电路的负载电阻特性进行切换，由此，能进行稳定的切换动作。
首先，在该可变电阻元件中，不通过负载电阻，以如下顺序交替施加正负两极性的电压脉冲，按每次施加电压脉冲时进行电阻值的测量。图12示出所测量的电阻值的变化。对于电阻值的读取来说，使用参数分析器，将由电压值除以+0.3V下的读取电流后的值作为电阻值。如图12所示，对开始660Ω的低电阻状态下的可变电阻元件施加电压振幅+2V、脉冲宽度35ns的电压脉冲时，电阻值增加，转移到约21kΩ的高电阻状态。接下来，施加电压振幅-2V、脉冲宽度35ns的相反极性的电压脉冲，但是，电阻值几乎没有变化，之后交替施加相同的正负两极性的电压脉冲，但是，仍是高电阻状态，不能进行连续的切换动作(低电阻状态和高电阻状态之间的双向的转移)。这意味着，在施加相同的脉冲宽度的电压脉冲时，如现有的双极性切换动作那样，对电阻特性根据电压极性成为非对称的程度，可变电阻元件的元件结构不作成非对称的时，不能进行双极性切换动作。
接下来，与图12相比较，对在写入时和擦除时能切换不同的两种负载电阻特性的负载电路的情况下的效果进行说明。相对于图12所示的不通过负载电阻施加电压脉冲的测量中示出连续的双极性切换动作的可变电阻元件，使用图13所示的相对于施加电压极性具有非对称的电流电压特性的极性依赖型负载电阻电路作为负载电路，根据切换方向使电压极性反转并根据以下要点施加电压脉冲，每次施加电压脉冲时测量电阻值。在图14中示出所测量的电阻值的变化。对于电阻值的读取来说，使用参数分析器，将由电压值除以+0.3V下的读取电流的值作为电阻值。如图14所示，对开始780Ω的低电阻状态下的可变电阻元件施加电压振幅+2V、即极性依赖型负载电阻是更低电阻的极性的脉冲宽度35ns的电压脉冲时，电阻值增加，转移到高电阻状态(18kΩ)。接下来，施加电压振幅-2V、即极性依赖型负载电阻是更高电阻的极性的脉冲宽度35ns的相反极性的电压脉冲，电阻值改变为大约700Ω的低电阻状态。并且，以相同要点根据切换方向切换电压极性，重复交替地施加电压振幅+2V和-2V、脉冲宽度35ns的正负两极性的电压脉冲，由此，对于可变电阻元件的电阻特性来说，在低电阻状态和高电阻状态之间交替地重复切换，能确认稳定连续的双极性切换动作。
接下来，参考图15至图17，对第二实施方式中使用的负载电阻特性可变电路44的具体电路结构进行说明。图15是示意性地示出改写对象的选择存储单元的可变电阻元件21、负载电路和电压切换电路17的关系。在图15中，对于负载电路来说，作为被施加来自电压切换电路17的电压脉冲的电路中的除了选择存储单元的全部电路进行处理，并且包括字线译码器12、位线译码器13、负载电阻特性可变电路44、以及选择字线或选择位线等的信号布线的寄生电阻。因此，该负载电阻特性被规定为除了选择存储单元的所有电路的合成电路的电流电压特性。在图15示出的例子中，在写入动作时，从电压切换电路17通过位线译码器13将接地电压Vss施加到选择位线，通过负载电阻特性可变电路44和字线译码器12将写入用电压Vpp施加到选择字线。此外，在擦除动作时，从电压切换电路17通过位线译码器13将擦除用电压Vee施加到选择位线，通过负载电阻特性可变电路44和字线译码器12将接地电压Vss施加到选择字线。写入用电压Vpp和擦除用电压Vee作为电压脉冲被施加到选择字线或选择位线上，但是，其脉冲宽度(施加时间)在供给写入用电压Vpp或擦除用电压Vee的电压切换电路17侧、或者供给该电压的负载电阻特性可变电路44或字线译码器12侧、或者在位线译码器13中，根据来自控制电路的控制进行调整。
在图16(A)～(C)中，示出负载电阻特性可变电路44的电路结构的三个例子。图16(A)示出在彼此相反方向配置且并联连接电流电压特性不同的两个二极管51、52而构成的负载电阻特性可变电路44。根据这样的结构，能实现具有图17所示的电流电压特性、且根据施加电压的极性自动地切换负载电阻特性的极性依赖型负载电阻电路。在图16(A)所示的例子中，使二极管51、52各自的电流电压特性不同，由此，相对于图16所示的电压极性，能成为非对称的电流电压特性。此外，使二极管51、52为相同的电流电压特性，即使与各二极管或其中的任何一个串联地附加不同电阻值的电阻成分，也能实现根据施加电压的极性自动地切换负载电阻特性的极性依赖型负载电阻电路。
图16(B)示出并联连接二极管53和线性电阻特性的负载电阻54而构成的负载电阻特性可变电路44。根据这样的结构，对二极管53在正向施加电压的情况下的负载电阻特性，成为二极管53的正向的电流电压特性和负载电阻54的电流电压特性的合成特性，对二极管53在反方向施加电压的情况下的负载电阻特性，成为负载电阻54的单体中的电流电压特性，能实现根据施加电压的极性自动地切换负载电阻特性的极性依赖型负载电阻电路。
图16(C)示出并联连接二极管55和常通状态的MOSFET56而构成的负载电阻特性可变电路44。根据这样的结构，对二极管55在正向施加电压的情况下的负载电阻特性，成为二极管55的正向的电流电压特性和MOSFET56的源极漏极间的电流电压特性的合成特性，对二极管55在反方向施加电压的情况下的负载电阻特性成为MOSFET56的单体中的电流电压特性，能实现根据施加电压的极性自动地切换负载电阻特性的极性依赖型负载电阻电路。
在图16(A)～(C)示例的电路结构以外的结构中，使用压敏电阻(varistor)等非线性元件，也能得到图17所示的相对于电压极性为非对称的电流电压特性。此外，使肖特基势垒二极管的反方向偏置时的漏电流增加，从而能得到与图13所示的相对于电压极性为非对称电流电压特性类似的电流电压特性。
此外，在本实施方式中，如图11以及图15所示，说明了将负载电阻特性可变电路44设置在电压切换电路17和字线译码器12之间，从电压切换电路17对负载电阻特性可变电路44在写入动作时施加写入用电压Vpp、在擦除动作时施加接地电压Vss的情况，但是，负载电阻特性可变电路44不限于该结构例，例如，也可以设置在字线译码器12的内部、字线译码器12和存储单元阵列11之间、位线译码器13和存储单元阵列11之间、位线译码器13的内部、位线译码器13和电压切换电路17之间或电压切换电路17的内部。此外，负载电阻特性可变电路44可以不是在一个位置而是分散在多个位置形成。
第二实施方式中的写入动作与第一实施方式中的写入动作基本相同，所以省略重复的说明。此外，第二实施方式中的擦除动作与第一实施方式中的擦除动作只是仅仅施加电压的极性反转、选择字线和选择位线的关系反转的关系，所以，在连接到选择字线上时，将连接到负载电阻特性可变电路44以及字线译码器12、选择位线上的位线译码器13的关系替换为第一实施方式的擦除动作，则同样的说明也适用，因此省略重复的说明。
第三实施方式
接下来，说明本发明装置的第三实施方式。在现有的双极性切换动作中，能进行高速切换动作，但是，为了在选择存储单元中重复写入和擦除，需要施加正负两极性的电压，所以，存储单元需要与所施加的电压极性无关地在两个方向上流过电压。但是，在本发明装置中，按照在所述第一实施方式中详细地说明，能进行稳定高速的单极性切换动作，所以，存储单元不一定需要能进行双极性动作。即，如图18所示，存储单元能成为串联连接可变电阻元件61和二极管62的1D1R型结构。这样，在存储单元内设置二极管，限制流过存储单元的电流的方向，并且，二极管导通，对开始流过电流的阈值电压进行调整，由此，能大幅减小在交叉点型存储单元阵列结构中成为问题的通过非选择存储单元的不必要的寄生电流的影响，能改善读取动作时的动作容限。
图18(A)是示意性地示出在第三实施方式的本发明装置中使用的1D1R型存储单元的截面结构的截面示意图，图18(B)是图18(A)所示的存储单元的等价电路图。如图18(A)所示，上下串联地连接由下部电极63、可变电阻器64和上部电极65构成的三层结构的可变电阻元件61、和由P型半导体层66与N型半导体层67的PN结构成的二极管62来构成。分别在硅中注入P型和N型杂质来形成P型半导体层66和N型半导体层67。可变电阻元件61能由与第一实施方式相同的材料形成，但是，在本实施方式中，除了Pt/Fe2O3/Pt以外，作为可变电阻器64，使用将TiN氧化而制作的TiON，下部电极63使用Ti，上部电极65使用TiN。下部布线68和上部布线69中的任何一方成为字线，另一个成为位线。对于下部布线68和上部布线69来说，为了降低布线电阻，作成与下部电极63以及上部电极65不同的材料或结构，下部布线68例如由AlCu形成，上部布线69例如作成AlCu和TiN的叠层结构。
图19是示意性地示出使用图18所示的1D1R型存储单元的交叉点型存储单元阵列11的部分结构。在图19中，存储单元阵列11在四条位线BL0～3和四条字线WL0～3的交点处夹持存储单元。
存储单元以外的电路结构与第一实施方式相同，所以，省略构成第三实施方式的本发明装置的各电路的重复说明。
此外，本发明的特征在于，对存储单元和负载电路的串联电路，在写入动作时和擦除动作时，对负载电路的负载电阻特性进行切换，但是，在存储单元中包括二极管等电流限制元件的情况下，存储单元侧的电流电压特性包括二极管的电流电压特性，对负载电路的负载电阻特性进行调整，或者，负载电路侧的电流电压特性包括二极管的电流电压特性，对负载电路的负载电阻特性进行调整，都相同地能起到本发明的效果。
第四实施方式
接下来，说明本发明装置的第四实施方式。第四实施方式的本发明装置使用存储单元由可变电阻元件和选择晶体管构成的1T1R型存储单元。在下面的说明中，假定单极性切换动作进行说明，但是也能应用于双极性切换动作。
图20示出第四实施方式的本发明装置70的方框结构。如图20所示，本发明装置70具有存储单元阵列71、字线译码器(相当于字线选择电路)72、位线译码器(相当于位线选择电路)73、负载电阻特性可变电路74、读取电路75、控制电路76以及电压切换电路77。
图21(A)示出1T1R型存储单元的示意性的截面结构。对于构成存储单元阵列71的存储单元来说，形成由在半导体基板上制作的源极区域86和漏极区域87、以及在栅极氧化膜上形成的栅电极88构成的选择晶体管82、和层叠下部电极83、可变电阻器84和上部电极85而成的三层结构的可变电阻元件81，将选择晶体管82的漏极区域87和可变电阻元件81的下部电极83电连接，作成选择晶体管82和可变电阻元件81的串联电路。栅电极88连接到字线WL，源极区域86连接到源极线SL，上部电极85连接到位线BL。作为可变电阻器84，使用将TiN氧化而成的TiON，对于电极来说，上部电极和下部电极都使用TiN。图21(B)是图21(A)所示的截面结构的1T1R型存储单元的等价电路图。
图22示意性地示出将1T1R型存储单元配置成矩阵状的存储单元阵列71的部分结构。在图22中，各存储单元的选择晶体管的栅极连接到字线(WL1～WLn)，各存储单元的选择晶体管的源极连接到共同的源极线SL，各存储单元的可变电阻元件的一端(上部电极侧)连接到位线(BL1～BLm)。在本实施方式中，假定单极性切换动作，所以，在写入、擦除、读取的各存储器动作中，在源极线上施加接地电压，所以，不需要根据存储器动作的种类切换源极线电压，因此，能不通过用于切换源极线电压的电压切换电路77地直接固定为接地电压。
字线译码器72连接到存储单元阵列71的各字线，选择与输入到地址线78中的行选择用的地址信号相对应的存储单元阵列71的字线，作为选择字线，在没有被选为选择字线的非选择字线上分别施加与写入、擦除、读取的各存储器动作相对应的选择字线电压和非选择字线电压，使连接到选择字线上的存储单元的选择晶体管导通，使连接到非选择字线上的存储单元的选择晶体管截止。
位线译码器73连接到存储单元阵列71的各位线，选择与输入到地址线78中的列选择用的地址信号相对应的存储单元阵列71的位线，作为选择位线，在没有被选为选择位线的非选择位线上分别施加与写入、擦除、读取的各存储器动作相对应的选择位线电压和非选择位线电压。在写入以及擦除动作时，为了在选择位线上施加选择位线电压，从电压切换电路77对位线译码器73分别提供写入用电压Vpp和擦除用电压Vee。此外，在写入以及擦除动作时，非选择位线成为未被施加电压的开放状态、或者施加接地电压的状态。结果，在1T1R型存储单元阵列中，仅在连接到选择字线和选择位线的选择存储单元上，通过负载电路施加写入用电压Vpp或擦除用电压Vee。
负载电阻特性可变电路74是如下电路：在写入或擦除动作时，根据来自控制电路76的控制，在不同的两种负载电阻特性(低电阻状态和高电阻状态)之间，对与由字线译码器72和位线译码器73从存储单元阵列71中选为改写对象的选择存储单元串联电连接的负载电路中的、由该负载电路的电流电压特性所规定的负载电阻特性进行切换。在本实施方式中，负载电阻特性可变电路74设置在位线译码器73和电压切换电路77之间。
此外，对于负载电阻特性可变电路74来说，能利用与图10中所示例的第一实施方式的负载电阻特性可变电路14相同的电路结构的电路。此外，负载电阻特性可变电路74不限于图20示出的结构，也可以设置在位线译码器73的内部、位线译码器73和存储单元阵列71之间、存储单元阵列71和源极线之间或者电压切换电路77的内部。此外，在将负载电阻特性可变电路74设置在位线译码器73的内部的情况下，也可以由与构成位线译码器73的位线选择用晶体管相同的晶体管构成负载电阻特性可变电路74。此外，负载电阻特性可变电路74可以不是在一个位置而是分散在多个位置形成。此外，在使用MOSFET来构成负载电阻特性可变电路74的情况下，根据其形成位置或写入用电压Vpp以及擦除用电压Vee的电压极性，可以使用N型MOSFET代替P型MOSFET。
控制电路76进行存储单元阵列71的写入、擦除、读取的各存储器动作的控制。控制电路76基于从地址线78输入的地址信号、从数据线79输入的数据输入(写入动作时)、从控制信号线80输入的控制输入信号，对字线译码器72和位线译码器73进行控制，控制存储单元阵列71的读取、写入和擦除动作。具体地，在各存储器动作中，对电压切换电路77、字线译码器72和位线译码器73等，执行用于对选择字线、非选择字线、选择位线和非选择位线分别施加与各存储器动作相对应的预定电压的控制。特别是，在写入以及擦除动作时，对通过负载电路施加给改写对象的存储单元的各电压脉冲的电压振幅以及脉冲宽度进行控制。并且，在写入动作以及擦除动作时，对负载电阻特性可变电路74进行用于切换负载电路的负载电阻特性的控制。在图20所示的例子中，虽未图示，但是，控制电路76具有作为一般的地址缓冲电路、数据输入输出缓冲电路和控制输入缓冲电路的功能。
电压切换电路77将存储单元阵列71的读取、写入、擦除动作时需要的选择字线电压、非选择字线电压、选择位线电压和非选择位线电压提供到字线译码器72以及位线译码器75。Vcc是本发明装置70的供给电压(电源电压)，Vss是接地电压，Vpp是写入用的电压，Vee是擦除用电压，Vr是读取用的电压。在本实施方式中，将写入以及擦除动作时的选择位线电压通过负载电阻特性可变电路74提供到位线译码器75。
从存储单元阵列71通过位线译码器73、读取电路75进行数据的读取。读取电路75判断数据的状态，将其结果传送到控制电路76，并向数据线79输出。
接下来，说明本发明装置的存储单元的写入动作。在此，将使选择存储单元的可变电阻元件的电阻特性从低电阻状态转移到高电阻状态的情况作为写入动作进行说明。
首先，控制电路76根据来自外部的地址信号、数据输入信号、控制输入信号等，指示针对由地址信号所指定的写入对象的存储单元的写入动作时，将电压切换电路77激活，在写入动作时，指示应该分别施加到选择字线、非选择字线、选择位线、非选择位线上的电压的输出。电压切换电路77通过负载电阻特性可变电路74将由未图示的电压发生电路所生成的写入用电压Vpp提供到位线译码器73。此外，控制电路76控制负载电阻特性可变电路74，使其成为写入动作用的负载电阻特性。在本实施方式中，负载电阻特性以成为更低电阻的方式进行控制。结果，将写入用电压Vpp设定为所述第一临界电压以上，由此，在选择位线即选择存储单元的可变电阻元件的上部电极上，通过负载电阻特性可变电路74和位线译码器73施加从写入用电压Vpp减去两电路中的电压降部分后的电压，在选择存储单元的可变电阻元件的下部电极上，施加从接地电压Vss上升选择存储单元的选择晶体管的漏极源极电压部分后的电压，在选择存储单元的可变电阻元件的两端子间，施加使电阻特性从低电阻状态转移到高电阻状态所需的第一阈值电压以上的电压，电阻特性从低电阻状态转移到高电阻状态，写入完成。此时，可变电阻元件转移到高电阻状态，所以，包括选择存储单元的选择晶体管的负载电路和可变电阻元件的串联电路的合成电阻值变高，流过负载电路的电流减少，负载电路中的电压降减少，因此，转移到高电阻状态后的选择存储单元的可变电阻元件的两端子间所施加的电压上升，但是，根据由负载电阻特性可变电路74的控制所选择的负载电阻特性，将该上升后的选择存储单元的可变电阻元件的两端电压控制得比使电阻特性从高电阻状态转移到低电阻状态所需的第二阈值电压低，因此可变电阻元件能稳定地维持高电阻状态。此外，在连接到非选择位线上的非选择存储单元上没有施加电压，此外，对于连接到非选择字线上的非选择存储器来说，选择晶体管是截止状态，所以，没有在可变电阻元件上施加电压，在任何的非选择存储单元中也不会引起数据的写入。
接下来，说明本发明装置的存储单元的擦除动作。在此，将使选择存储单元的可变电阻元件的电阻特性从高电阻状态转移到低电阻状态的情况作为擦除动作进行说明。
首先，控制电路76根据来自外部的地址信号、数据输入信号、控制输入信号等，指示针对由地址信号所指定的擦除对象的存储单元的擦除动作时，将电压切换电路77激活，并在擦除动作时指示应该分别施加到选择字线、非选择字线、选择位线、非选择位线上的电压的输出。电压切换电路77通过负载电阻特性可变电路74将由未图示的电压发生电路所生成的写入用电压Vpp和相同极性的擦除用电压Vee提供到位线译码器73。此外，控制电路76控制负载电阻特性可变电路74，使其成为擦除动作用的负载电阻特性。在本实施方式中，负载电阻特性以成为更高电阻的方式控制。结果，将擦除用电压Vee设定为所述第二临界电压以上，由此，在选择位线即选择存储单元的可变电阻元件的上部电极上，通过负载电阻特性可变电路74和位线译码器73，施加从擦除用电压Vee减去两电路中的电压降部分后的电压，在选择存储单元的可变电阻元件的下部电极上，施加从接地电压Vss上升选择存储单元的选择晶体管的漏极源极电压部分后的电压，在选择存储单元的可变电阻元件的两端子间，施加使电阻特性从高电阻状态转移到低高电阻状态所需的第二阈值电压以上的电压，电阻特性从高电阻状态转移到低电阻状态，擦除完成。此时，可变电阻元件转移到低电阻状态，所以，包括选择存储单元的选择晶体管的负载电路和可变电阻元件的串联电路的合成电阻值变低，流过负载电路的电流增大，负载电路中的电压降增大，因此，转移到低电阻状态后的选择存储单元的可变电阻元件的两端子间所施加的电压降低，但是，根据由负载电阻特性可变电路74的控制所选择的负载电阻特性，将该降低后的选择存储单元的可变电阻元件的两端电压控制得比使电阻特性从低电阻状态转移到高电阻状态所需的第一阈值电压低，因此可变电阻元件能稳定地维持低电阻状态。并且，在连接到非选择位线的非选择存储单元上没有施加电压，此外，对于连接到非选择字线的非选择存储器来说，选择晶体管是截止状态，所以，在可变电阻元件上没有施加电压，在任何的非选择存储单元中也不会引起数据的擦除。
此外，第二临界电压VA和第一临界电压VB成为不同的电压值，在本实施方式中，能根据与第一实施方式相同的理由，将写入用电压Vpp和擦除用电压Vee设定为相同的电压。此外，对于写入用电压Vpp和擦除用电压Vee的电压脉冲的脉冲宽度来说，都能设定为较短的脉冲宽度，例如设定为100ns以下，也能使两脉冲宽度为相同的长度。由此，仅控制负载电阻特性可变电路74的负载电阻特性的切换，就能控制写入动作和擦除动作的区别，能谋求电路结构的大幅简化。
接下来，说明本发明装置的其他实施方式。
(1)在所述各实施方式中，作为构成存储单元的可变电阻元件，在第一实施方式以及第二实施方式中，采用Pt/Fe2O3/Pt结构，在第三实施方式中，采用Ti/TiON/TiN的结构，在第四实施方式中，采用TiN/TiON/TiN的结构，但是，各实施方式中的可变电阻元件的结构以及材料不限于所述各结构的材料。作为可变电阻元件，若是在以至少正负任意一种极性将一个端子作为基准对另一个端子施加电压的情况下，由两端子间的电流电压特性所规定的电阻特性能在稳定地取得的低电阻状态和高电阻状态这两种电阻特性间转移，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压、和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同的可变电阻元件，则任何的材料或结构都能应用于本发明。
作为本发明可应用的可变电阻元件的可变电阻器，能应用金属氧化物、金属氮氧化物或有机薄膜等，特别是，使用了包含过渡金属的氧化物或氮氧化物、以及包含从Mn、Fe、Ni、Co、Ti、Cu、V中选择的元素的氧化物或氮氧化物、或PCMO等钙钛矿型氧化物的可变电阻元件，按各个结构或材料，第一阈值电压和第二阈值电压的电压值不同，但是，都是第一阈值电压和第二阈值电压不同的可变电阻元件，使用于本发明装置中得到相同的效果。例如，在Pt/NiO/Pt结构的可变电阻元件中，表现图23所示的电流电压特性，在W/Cox/Pt结构的可变电阻元件中，表现图24所示的电流电压特性，都是第一阈值电压和第二阈值电压不同的可变电阻元件，使用于本发明装置中得到相同的效果。
并且，可变电阻元件的上部电极及下部电极的材料、以及字线及位线的材料都不限于所述各实施方式。
(2)在所述第三实施方式中，构成存储单元的二极管62也可以形成在可变电阻元件61的上下的任何一侧。此外，二极管62不限于PN结型二极管，也可以由肖特基势垒二极管构成。此外，二极管62的正向与施加电压的极性符合，也可以相对于所述第三实施方式的方向反转。
并且，代替构成存储单元的二极管62，而使用没有整流作用、但不是一定的施加电压以上就不导通的压敏电阻等的非线性元件，也能发挥交叉点型存储单元阵列中的寄生电流减小的效果。在由压敏电阻等双向的非线性元件和可变电阻元件的串联电路构成存储单元的情况下，不仅能用于单极性切换动作，还能用于双极性切换动作。对于应用双极性切换动作的情况下的电路结构来说，能利用由第二实施方式所示例的装置结构。
(3)在所述第四实施方式中，使用MOSFET作为构成存储单元的选择晶体管，但是，也可以使用双极晶体管作为选择晶体管。此外，也可以作成将选择晶体管连接到位线上、将可变电阻元件连接到源极线上的存储单元结构。
(4)在所述各实施方式中，负载电阻特性可变电路14、44、74作成设置在存储单元阵列11、71的外侧并且选择性地连接到选择字线或选择位线上的结构，但是，也优选在各存储单元内将负载电阻特性可变电路与可变电阻元件串联连接来构成存储单元。在此情况下，不需要设置在存储单元阵列外的负载电阻特性可变电路。但是，在是从控制电路16、46、76接受直接切换负载电阻特性用的控制的负载电阻特性可变电路的情况下，需要对选择存储单元进行该控制的电路结构。
例如，对于以双极性切换动作为前提的所述第二实施方式，在将负载电阻特性可变电路设置在各存储单元内的情况下，由能根据所施加的电压极性自动地切换负载电阻特性的极性依赖型负载电阻元件构成负载电阻特性可变电路，并且由该极性依赖型负载电阻元件和可变电阻元件的串联电路构成存储单元。对于极性依赖型负载电阻元件来说，例如，如在第二实施方式所说明的那样，可以使用图17所示的相对于电压极性表现非对称的电流电压特性的压敏电阻等非线性元件、或图13所示的相对于电压极性表现非对称的电流电压特性或与其类似的电流电压特性的、使反方向偏置时的漏电流增加的肖特基势垒二极管。在其他实施方式中，由于极性依赖型负载电阻元件的负载电阻特性能根据所施加电压的极性自动地切换，所以，不需直接接受来自控制电路16的用于该切换的控制，并且控制电路16仅进行使写入用电压和擦除用电压反转的控制即可。
并且，也可以由能根据电压控制或电流控制来切换负载电阻特性的晶体管元件和可变电阻元件的串联电路构成存储单元。这种情况下，晶体管元件在存储单元内起到负载电阻特性可变电路的作用，负载电阻特性根据来自控制电路16的电压控制或电流控制进行切换，所以，能应用于单极性切换动作和双极性切换动作中的任何一种。此外，在使用MOSFET作为晶体管元件的情况下，源极漏极间的电流电压特性根据栅极电压的控制而改变，从而切换负载电阻特性。此外，在使用双极性晶体管作为晶体管元件的情况下，根据基极电流的控制，集电极发射极间的电流电压特性改变，从而切换负载电阻特性。
此外，在存储单元内作为负载电阻特性可变电路而设置的晶体管元件，能用作用于选择存储单元的选择晶体管，因此，将所述晶体管元件的栅极端子或基极端子连接到字线，由此，根据字线电压或字线电流的控制，由一个晶体管元件进行存储单元的选择动作和负载电阻特性的切换动作。例如，能将所述第四实施方式中的存储单元内的选择晶体管用作负载电阻特性可变电路。在此情况下，在选择晶体管的阈值电压以上二次控制选择字线的电压。
(4)在所述各实施方式中说明了如下情况：可变电阻元件的电流电压特性可应用于相对施加电压极性为对称、非对称的任何一种情况，在单极性切换动作中，使用任何一种极性的电压施加，在双极性切换动作中，写入动作中使用任何种极性，在擦除动作中，使用另一种极性的电压。此处，在可变电阻元件的电流电压特性相对于施加电压极性为非对称的情况下，存在如下问题：在单极性切换动作中，使用哪种电压极性对稳定的切换动作或低功耗动作有利，此外在双极性切换动作中，在写入动作中使用哪种电压极性对稳定的切换动作或低功耗动作有利。例如，在单极性切换动作的情况下，由两种电阻特性间的切换所需的下限电压值的绝对值所规定的两个不同的阈值电压(第一阈值电压和第二阈值电压)中较高的电压使用成为更低电压一侧的电压极性，从而谋求所述第一临界电压和第二临界电压的较高的电压的低电压化，并且谋求使写入和擦除动作时的低功耗化。并且，从稳定的切换动作的观点来说，在一种电压极性下，在第一阈值电压和第二阈值电压的电压差较小的情况下，在难以满足稳定的切换动作所需的两种可变电阻特性所要求的条件的情况下，选择容易实现满足所述条件的可变电阻特性的电压极性。
(5)本发明的特征在于，根据切换方向切换负载电路的负载电阻特性，由此，不使用长短不同的脉冲宽度的电压脉冲或非对称结构的可变电阻元件，也能进行稳定高速的切换动作。并且，在所述各实施方式中，作为负载电路的定义，作为除了被施加来自电压切换电路的电压脉冲(写入用电压或擦除用电压)的电路内的选择存储单元以外的所有电路来处理，但是，相反地，也可以将负载电路作成切换两种不同的负载电阻特性的电路部分即负载电阻特性可变电路，将剩下的电路部分的电流电压特性包含在可变电阻元件侧，调整在负载电阻特性可变电路中切换的两种不同的负载电阻特性。
产业上的实用性
本发明能用于具有电阻特性根据电压施加而变化的可变电阻元件的非易失性半导体存储装置，特别是，实现能进行针对可变电阻元件的稳定高速切换动作的非易失性半导体存储装置是有效的。

Claims (34)

1.一种非易失性半导体存储装置，具有两端子结构的可变电阻元件，该可变电阻元件中，在以至少正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由两端子间的电流电压特性所规定的电阻特性能在稳定取得的低电阻状态和高电阻状态的两种电阻特性间转移，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，其特征在于，
所述可变电阻元件的存储状态根据所述电阻特性是低电阻状态和高电阻状态的哪一种来决定，通过在所述可变电阻元件的两端子间施加电压，所述电阻特性在低电阻状态和高电阻状态间的转移，从而能进行改写，
用于在所述可变电阻元件的存储状态的改写时向所述可变电阻元件的两端子间施加电压的负载电路，以能与改写对象的所述可变电阻元件串联电连接的方式设置，
由所述负载电路的电流电压特性所规定的负载电阻特性，以能在两种不同的负载电阻特性间切换的方式构成，
在改写对象的所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下，选择性地切换所述负载电路的所述两种负载电阻特性，
根据在改写对象的所述可变电阻元件和所述负载电路的串联电路的两端所施加的预定的改写用电压，在所述可变电阻元件的两端子间施加从所述两种电阻特性的一种向另一种转移所需的电压，所述可变电阻元件的所述电阻特性从所述一种电阻特性转移到所述另一种电阻特性之后，所述可变电阻元件的两端子间所施加的电压，成为不能根据所选择的所述负载电阻特性从所述另一种电阻特性向所述一种电阻特性返回的电压。
2.根据权利要求1的非易失性半导体存储装置，其特征在于，
所述可变电阻元件的存储状态以能通过将所述可变电阻元件的一个端子作为基准向另一个端子施加同一极性的电压来改写的方式构成，
所述负载电路的所述两种负载电阻特性在对所述负载电路施加同一极性的电压时分别显现。
3.根据权利要求2的非易失性半导体存储装置，其特征在于，
在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态时所述两种负载电阻特性之一的第一负载电阻特性是，对所述电阻特性处于低电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端施加第一临界电压，使得由于所述可变电阻元件和所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压的绝对值变为所述第一阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到高电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比所述第二阈值电压低的电压的第二元件电压，
在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态时所述两种负载电阻特性之另一的第二负载电阻特性是，对所述电阻特性处于高电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端施加与所述第一临界电压相同极性的第二临界电压，使得由于所述可变电阻元件和所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压的绝对值成为所述第二阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到低电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比所述第一阈值电压低的电压的第一元件电压。
4.根据权利要求3的非易失性半导体存储装置，其特征在于，
所述第一阈值电压是比所述第二阈值电压低的电压，
将所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第一阈值电压时的电流绝对值作为第一阈值电流，将是所述第一元件电压时的电流绝对值作为第一元件电流，
将所述可变电阻元件的所述电阻特性为高电阻状态的两端子间电压是所述第二阈值电压时的电流绝对值作为第二阈值电流，将是所述第二元件电压时的电流绝对值作为第二元件电流，
将所述第二阈值电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二阈值电流的差得到的电阻值作为临界电阻值，
由所述第二元件电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二元件电流的差得到的第一电阻值，表示所述第一负载电阻特性，
由所述第二阈值电压和所述第一元件电压的差除以所述第一元件电流和所述第二阈值电流的差得到的第二电阻值，表示所述第二负载电阻特性，
在该情况下，所述第一电阻值是比所述临界电阻值低的电阻，并且所述第二电阻值是比所述临界电阻值高的电阻。
5.根据权利要求3的非易失性半导体存储装置，其特征在于，
在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下，所述电阻特性处于低电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端所施加的第一电压脉冲的电压振幅绝对值，设定为比所述第一临界电压的绝对值高的电压，
在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下，所述电阻特性处于高电阻状态的所述可变电阻元件与所述负载电路的串联电路的两端所施加的第二电压脉冲的电压振幅绝对值，设定为比所述第二临界电压的绝对值高的电压，
所述第一电压脉冲和所述第二电压脉冲是相同极性。
6.根据权利要求5的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲和所述第二电压脉冲各自的电压振幅的绝对值相同。
7.根据权利要求5的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲和所述第二电压脉冲的脉冲宽度都为100ns以下。
8.根据权利要求5的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲和所述第二电压脉冲的脉冲宽度为相同的长度。
9.根据权利要求2～8的任意一项的非易失性半导体存储装置，其特征在于，
所述可变电阻元件在以正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由所述可变电阻元件的两端子间的电流电压特性所规定的电阻特性，也能在低电阻状态和高电阻状态这两种电阻特性间转移，针对施加一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，针对施加另一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第三阈值电压和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第四阈值电压不同，
对所述负载电路施加的同一极性电压的极性，是与对所述第一阈值电压和所述第二阈值电压中较高一方的电压、所述第三阈值电压和所述第四阈值电压中较高一方的电压进行比较时较低一方的电压相对应的正负任意一种极性。
10.根据权利要求1的非易失性半导体存储装置，其特征在于，
所述负载电路以如下方式构成：在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下共同使用的电流路径上能切换所述两种负载电阻特性，
在所述共同使用的电流路径上，设置能通过电压控制或电流控制来切换负载电阻特性的晶体管元件。
11.根据权利要求1～8的任意一项的非易失性半导体存储装置，其特征在于，
所述负载电路以如下方式构成：在至少一部分电路中，切换在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下激活的电路和在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下激活的电路，从而能切换所述两种负载电阻特性。
12.根据权利要求1的非易失性半导体存储装置，其特征在于，
所述可变电阻元件在以正负任意一种极性将一个端子作为基准向另一个端子施加电压的情况下，由所述可变电阻元件的两端子间的电流电压特性所规定的电阻特性，也能在低电阻状态和高电阻状态这两种电阻特性间转移，针对施加一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第一阈值电压和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第二阈值电压不同，针对施加另一种极性的电压，所述电阻特性从低电阻状态转移到高电阻状态所需的施加电压的绝对值的下限值即第三阈值电压和所述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝对值的下限值即第四阈值电压不同，
所述可变电阻元件的存储状态以能通过将所述可变电阻元件的一个端子作为基准向另一个端子施加正负极性的电压来改写的方式构成，
所述负载电路的所述两种负载电阻特性的一种在对所述负载电路施加一种极性的电压时显现，所述负载电路的所述两种负载电阻特性的另一种在对所述负载电路施加另一种极性的电压时显现。
13.根据权利要求12的非易失性半导体存储装置，其特征在于，
使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态时的所述两种负载电阻特性之一的第一负载电阻特性是，对所述电阻特性处于低电阻状态的所述可变电阻元件和所述负载电路的串联电路的两端施加第一临界电压，使得由于所述可变电阻元件与所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压成为所述第一阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到高电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比所述第二阈值电压低的电压的第二元件电压，
使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态时的所述两种负载电阻特性之另一的第三负载电阻特性是，对所述电阻特性处于高电阻状态的所述可变电阻元件和所述负载电路的串联电路的两端，施加与所述第一临界电压相反极性的第三临界电压，使得由于所述可变电阻元件和所述负载电路的电阻分压，所述可变电阻元件的两端子间施加的电压的绝对值成为所述第四阈值电压，在该状态下，所述可变电阻元件的所述电阻特性转移到低电阻状态时所述可变电阻元件的两端子间施加的电压的绝对值成为比第三阈值电压低的电压的第三元件电压。
14.根据权利要求13的非易失性半导体存储装置，其特征在于，
所述第一阈值电压是比所述第二阈值电压低的电压，
所述第三阈值电压是比所述第四阈值电压低的电压，
将施加所述第一临界电压状态下的、所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第一阈值电压时的电流绝对值作为第一阈值电流，将所述可变电阻元件的所述电阻特性为高电阻状态的两端子间的电压是所述第二元件电压时的电流绝对值作为第二元件电流，将所述可变电阻元件的所述电阻特性为高电阻状态的两端子间的电压是所述第二阈值电压时的电流绝对值作为第二阈值电流，
将施加所述第三临界电压的状态下的、所述可变电阻元件的所述电阻特性为高电阻状态的两端子间电压是所述第四阈值电压时的电流绝对值作为第四阈值电流，将所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第三元件电压时的电流绝对值作为第三元件电流，将所述可变电阻元件的所述电阻特性为低电阻状态的两端子间电压是所述第三阈值电压时的电流绝对值作为第三阈值电流，
将所述第二阈值电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二阈值电流的差得到的电阻值作为第一临界电阻值，
将所述第四阈值电压和所述第三阈值电压的差除以所述第三阈值电流和所述第四阈值电流的差得到的电阻值作为第二临界电阻值，
由所述第二元件电压和所述第一阈值电压的差除以所述第一阈值电流和所述第二元件电流的差得到的第一电阻值表示所述第一负载电阻特性，
由所述第四阈值电压和所述第三元件电压的差除以所述第三元件电流和所述第四阈值电流的差得到的第三电阻值表示所述第三负载电阻特性，
此时所述第一电阻值是比所述第一临界电阻值低的电阻，并且所述第三电阻值是比所述第二临界电阻值高的电阻。
15.根据权利要求13的非易失性半导体存储装置，其特征在于，
在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下，所述电阻特性处于低电阻状态的可变电阻元件和所述负载电路的串联电路的两端所施加的第一电压脉冲的电压振幅绝对值，设定为比所述第一临界电压的绝对值高的电压，
在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下，所述电阻特性处于高电阻状态的可变电阻元件和所述负载电路的串联电路的两端所施加的第三电压脉冲的电压振幅绝对值，设定为比所述第三临界电压的绝对值高的电压，
所述第一电压脉冲和所述第三电压脉冲彼此为相反极性。
16.根据权利要求15的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲和所述第三电压脉冲各自的电压振幅的绝对值相同。
17.根据权利要求15的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲和所述第三电压脉冲的脉冲宽度是相同的长度。
18.根据权利要求12～17的任意一项的非易失性半导体存储装置，其特征在于，
所述负载电路以如下方式构成：在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下共同使用的电流路径上能切换所述两种负载电阻特性，
在所述共同使用的电流路径上，设置能根据所施加的电压的极性切换负载电阻特性的极性依赖型负载电阻电路。
19.根据权利要求18的非易失性半导体存储装置，其特征在于，
所述极性依赖型负载电阻电路具有能根据所施加的电压的极性来切换负载电阻特性的极性依赖型负载电阻元件。
20.根据权利要求12的非易失性半导体存储装置，其特征在于，
所述负载电路以如下方式构成：在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况和从高电阻状态转移到低电阻状态的情况下共同使用的电流路径上能切换所述两种负载电阻特性，
在所述共同使用的电流路径上，设置能通过电压控制或电流控制来切换负载电阻特性的晶体管元件。
21.根据权利要求12～17的任意一项的非易失性半导体存储装置，其特征在于，
所述负载电路以如下方式构成：在至少一部分电路中，切换在使所述可变电阻元件的所述电阻特性从低电阻状态转移到高电阻状态的情况下激活的电路和在使所述可变电阻元件的所述电阻特性从高电阻状态转移到低电阻状态的情况下激活的电路，从而能切换所述两种负载电阻特性。
22.根据权利要求1～8、10、12～17、20的任意一项的非易失性半导体存储装置，其特征在于，具有：
存储单元，具有所述可变电阻元件而构成；
存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，并且具有在行方向延伸的多个字线和在列方向延伸的多个位线，同一行的各所述存储单元的一端连接到共同的所述字线，同一列的各所述存储单元的另一端连接到共同的所述位线；
字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；
位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；
控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制。
23.根据权利要求22的非易失性半导体存储装置，其特征在于，
切换所述负载电路的所述两种不同的负载电阻特性的负载电阻特性可变电路形成在所述存储单元阵列外，并且，以在所述存储单元的存储状态的改写时能电连接到所述选择字线和所述选择位线的至少任意一方的方式构成。
24.根据权利要求22的非易失性半导体存储装置，其特征在于，
所述存储单元仅具有所述可变电阻元件而构成。
25.根据权利要求22的非易失性半导体存储装置，其特征在于，
所述存储单元由所述可变电阻元件和二极管的串联电路、或者所述可变电阻元件和压敏电阻的串联电路构成。
26.根据权利要求19的非易失性半导体存储装置，其特征在于，
具有：存储单元，由所述可变电阻元件和所述极性依赖型负载电阻元件的串联电路构成；存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，具有在行方向延伸的多个字线和在列方向延伸的多个位线，同一行的各所述存储单元的一端连接到共同的所述字线，同一列的各所述存储单元的另一端连接到共同的所述位线；字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制，
所述控制电路切换施加在所述选择字线和所述选择位线之间的电压的极性，从而切换所述负载电路的所述两种不同的负载电阻特性。
27.根据权利要求10或20所述的非易失性半导体存储装置，其特征在于，具有：
存储单元，由所述可变电阻元件和能根据电压控制或电流控制来切换所述负载电阻特性的所述晶体管元件的串联电路构成；
存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，具有在行方向延伸的多个字线和在列方向延伸的多个位线或多个源极线，同一行各所述存储单元的根据电压控制或者电流控制来切换所述存储单元的所述负载电路的所述负载电阻特性用的控制端子连接到共同的所述字线，同一列各所述存储单元的所述串联电路的一端连接到共同的所述位线，所述存储单元的所述串联电路的另一端连接到共同的所述源极线上；
字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；
位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；
控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制。
28.根据权利要求27的非易失性半导体存储装置，其特征在于，
所述控制电路控制施加到所述选择字线上的电压或电流，从而切换所述负载电路的所述两种不同的负载电阻特性。
29.根据权利要求27的非易失性半导体存储装置，其特征在于，
所述存储单元内的所述晶体管元件起到用于选择所述存储单元作为改写对象的选择晶体管的作用。
30.根据权利要求1～8、10、12～17、20的任意一项的非易失性半导体存储装置，其特征在于，
具有：存储单元，由所述可变电阻元件和选择晶体管元件的串联电路构成；存储单元阵列，在行方向以及列方向分别排列多个所述存储单元，具有在行方向延伸的多个字线和在列方向延伸的多个位线或者多个源极线，同一行各所述存储单元的所述选择晶体管的栅极端子连接到共同的所述字线，同一列各所述存储单元的所述串联电路的一端连接到共同的所述位线，所述存储单元的所述串联电路的另一端连接到共同的所述源极线；字线选择电路，从所述多个字线中选择预定数量的所述字线作为选择字线；位线选择电路，从所述多个位线中选择预定数量的所述位线作为选择位线；控制电路，进行切换所述负载电路的所述两种不同的负载电阻特性的控制，
切换所述负载电路的所述两种不同的负载电阻特性的负载电阻特性可变电路形成在所述存储单元阵列外，并且以在改写所述存储单元的存储状态时能电连接到所述选择位线或所述源极线上的方式构成。
31.根据权利要求1～8、10、12～17、20的任意一项的非易失性半导体存储装置，其特征在于，
所述可变电阻元件在第一电极和第二电极之间夹持可变电阻器，
所述可变电阻器是包含过渡金属的氧化物或氮氧化物。
32.根据权利要求31的非易失性半导体存储装置，其特征在于，
所述可变电阻器是包含从Mn、Fe、Ni、Co、Ti、Cu、V中选择的元素的氧化物或氮氧化物。
33.根据权利要求32的非易失性半导体存储装置，其特征在于，
所述可变电阻器是钙钛矿型氧化物。
34.根据权利要求31的非易失性半导体存储装置，其特征在于，
所述第一电极和所述第二电极的材料是相同的材料。
CN2007800030895A 2006-01-13 2007-01-09 非易失性半导体存储装置 Expired - Fee Related CN101371313B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006006738A JP4203506B2 (ja) 2006-01-13 2006-01-13 不揮発性半導体記憶装置及びその書き換え方法
JP006738/2006 2006-01-13
PCT/JP2007/050058 WO2007080840A1 (ja) 2006-01-13 2007-01-09 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN101371313A CN101371313A (zh) 2009-02-18
CN101371313B true CN101371313B (zh) 2011-08-17

Family

ID=38256247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800030895A Expired - Fee Related CN101371313B (zh) 2006-01-13 2007-01-09 非易失性半导体存储装置

Country Status (6)

Country Link
US (1) US7433222B2 (zh)
JP (1) JP4203506B2 (zh)
KR (1) KR100952088B1 (zh)
CN (1) CN101371313B (zh)
TW (1) TW200739580A (zh)
WO (1) WO2007080840A1 (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7359236B2 (en) * 2005-03-11 2008-04-15 Adesto Technologies Read, write and erase circuit for programmable memory devices
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
US7479811B2 (en) * 2005-09-08 2009-01-20 Mediatek Inc. Sample/hold circuit module
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
KR100843210B1 (ko) * 2006-11-02 2008-07-02 삼성전자주식회사 저항 메모리 소자 및 데이터 기입 방법
WO2008059946A1 (fr) * 2006-11-17 2008-05-22 Panasonic Corporation Mémoire de type à changement de résistance
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US7400521B1 (en) * 2007-01-12 2008-07-15 Qimoda Ag Integrated circuit, memory chip and method of evaluating a memory state of a resistive memory cell
JP4221031B2 (ja) * 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
KR101317755B1 (ko) * 2007-03-23 2013-10-11 삼성전자주식회사 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
JP4288376B2 (ja) * 2007-04-24 2009-07-01 スパンション エルエルシー 不揮発性記憶装置およびその制御方法
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
CN101542632B (zh) * 2007-06-01 2012-12-26 松下电器产业株式会社 电阻变化型存储装置
JP5164745B2 (ja) * 2007-09-03 2013-03-21 株式会社半導体エネルギー研究所 記憶装置
JP5065401B2 (ja) * 2007-09-10 2012-10-31 パナソニック株式会社 不揮発性記憶装置および不揮発性記憶装置へのデータ書込方法
WO2009041041A1 (ja) 2007-09-28 2009-04-02 Panasonic Corporation 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
JP4464462B2 (ja) 2007-10-29 2010-05-19 パナソニック株式会社 不揮発性記憶装置および不揮発性データ記録メディア
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
JP2009271999A (ja) 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
WO2010023762A1 (ja) * 2008-08-29 2010-03-04 株式会社 東芝 多値抵抗変化型メモリ
WO2010026655A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
WO2010026653A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
WO2010026654A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
JP4751432B2 (ja) 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
CN101878507B (zh) * 2008-09-30 2013-10-23 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
JP5702725B2 (ja) * 2008-10-08 2015-04-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガンＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｍｉｃｈｉｇａｎ 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
KR20110086089A (ko) 2008-10-20 2011-07-27 더 리젠츠 오브 더 유니버시티 오브 미시건 실리콘계 나노스케일 크로스바 메모리
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US8179714B2 (en) 2008-10-21 2012-05-15 Panasonic Corporation Nonvolatile storage device and method for writing into memory cell of the same
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
JP4653833B2 (ja) 2008-11-04 2011-03-16 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US8227788B2 (en) 2008-11-19 2012-07-24 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
JP5134522B2 (ja) * 2008-12-16 2013-01-30 シャープ株式会社 不揮発性半導体装置及びその負荷抵抗の温度補償回路
JP5175769B2 (ja) * 2009-02-25 2013-04-03 株式会社東芝 半導体記憶装置
JP4856202B2 (ja) * 2009-03-12 2012-01-18 株式会社東芝 半導体記憶装置
JP2010225750A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
CN102119424B (zh) 2009-04-15 2014-03-26 松下电器产业株式会社 电阻变化型非易失性存储装置
WO2010131477A1 (ja) 2009-05-14 2010-11-18 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法
WO2010143414A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5197512B2 (ja) * 2009-07-02 2013-05-15 株式会社東芝 半導体記憶装置
US8158964B2 (en) * 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8675387B2 (en) 2009-07-28 2014-03-18 Panasonic Corporation Variable resistance nonvolatile memory device and programming method for same
JP5214566B2 (ja) * 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
JP2011108327A (ja) * 2009-11-18 2011-06-02 Toshiba Corp 不揮発性半導体記憶装置
JP5388814B2 (ja) * 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
CN102301425B (zh) * 2010-02-02 2013-10-30 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
US8284597B2 (en) * 2010-05-06 2012-10-09 Macronix International Co., Ltd. Diode memory
WO2011152061A1 (ja) 2010-06-03 2011-12-08 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
WO2012001944A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶装置及びその駆動方法
CN102569334A (zh) * 2010-12-22 2012-07-11 中国科学院微电子研究所 阻变随机存储装置及系统
US8456947B2 (en) * 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US8592795B2 (en) 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
CN103748631B (zh) * 2011-08-31 2016-08-17 松下知识产权经营株式会社 读出电路及使用该读出电路的非易失性存储器
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US8526214B2 (en) * 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
US9118007B2 (en) 2013-03-14 2015-08-25 Crossbar, Inc. RRAM with dual mode operation
US9711721B2 (en) * 2014-03-07 2017-07-18 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
KR102223488B1 (ko) * 2015-07-29 2021-03-08 난테로 인크. 저항성 변화 엘리먼트 어레이들에 대한 ddr 호환 메모리 회로 아키텍처
US9887351B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
US10205088B2 (en) * 2016-10-27 2019-02-12 Tdk Corporation Magnetic memory
JP2019021784A (ja) 2017-07-18 2019-02-07 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US11126248B2 (en) 2019-06-25 2021-09-21 Western Digital Technologies, Inc. Data storage device detecting supply current limit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505052A (zh) * 2002-12-04 2004-06-16 ������������ʽ���� 半导体存储装置和存储单元的写入以及擦除方法
CN1574076A (zh) * 2003-06-12 2005-02-02 夏普株式会社 非易失性半导体存储装置及其控制方法
CN1697081A (zh) * 2004-01-29 2005-11-16 索尼株式会社 存储器件
CN1717748A (zh) * 2003-06-25 2006-01-04 松下电器产业株式会社 驱动非易失性存储器的方法
CN1770319A (zh) * 2004-09-29 2006-05-10 索尼株式会社 存储装置及半导体装置
CN1779851A (zh) * 2004-10-13 2006-05-31 索尼株式会社 存储器件和半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167513B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
EP1895540A4 (en) 2005-06-20 2008-07-09 Fujitsu Ltd NON-VOLATILE SEMICONDUCTOR MEMORY BLOCK AND WRITING PROCESS THEREFOR
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
KR20080009315A (ko) * 2007-12-05 2008-01-28 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치 및 그 기입 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505052A (zh) * 2002-12-04 2004-06-16 ������������ʽ���� 半导体存储装置和存储单元的写入以及擦除方法
CN1574076A (zh) * 2003-06-12 2005-02-02 夏普株式会社 非易失性半导体存储装置及其控制方法
CN1717748A (zh) * 2003-06-25 2006-01-04 松下电器产业株式会社 驱动非易失性存储器的方法
CN1697081A (zh) * 2004-01-29 2005-11-16 索尼株式会社 存储器件
CN1770319A (zh) * 2004-09-29 2006-05-10 索尼株式会社 存储装置及半导体装置
CN1779851A (zh) * 2004-10-13 2006-05-31 索尼株式会社 存储器件和半导体器件

Also Published As

Publication number Publication date
JP2007188603A (ja) 2007-07-26
US7433222B2 (en) 2008-10-07
TWI321792B (zh) 2010-03-11
CN101371313A (zh) 2009-02-18
WO2007080840A1 (ja) 2007-07-19
JP4203506B2 (ja) 2009-01-07
US20070165442A1 (en) 2007-07-19
TW200739580A (en) 2007-10-16
KR20080083210A (ko) 2008-09-16
KR100952088B1 (ko) 2010-04-13

Similar Documents

Publication Publication Date Title
CN101371313B (zh) 非易失性半导体存储装置
US7952909B2 (en) Nonvolatile semiconductor memory device
CN101553924B (zh) 非易失性半导体存储器件
JP4221031B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
CN100483542C (zh) 非易失性存储单元及非易失性半导体存储装置
US8902635B2 (en) Variable resistance nonvolatile memory device and method of writing thereby
CN102640287B (zh) 电阻变化型非易失性存储装置
JP4705202B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
CN102667947B (zh) 电阻变化型非易失性存储元件的形成方法
US7978495B2 (en) Nonvolatile semiconductor storage device and method for operating same
KR101520600B1 (ko) 저항 변화 메모리
JP6433854B2 (ja) 半導体記憶装置
US10460799B2 (en) Method of reading resistive memory device
US8482956B2 (en) Semiconductor memory device and method of driving the same
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
CN102197434A (zh) 电阻变化型非易失性存储装置
JP4203532B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
KR20110002778A (ko) 반도체 기억 장치
JP5134522B2 (ja) 不揮発性半導体装置及びその負荷抵抗の温度補償回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180116

Address after: Tokyo, Japan

Patentee after: NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY

Address before: Osaka Japan

Co-patentee before: NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY

Patentee before: Sharp Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20220109

CF01 Termination of patent right due to non-payment of annual fee