JP5134522B2 - 不揮発性半導体装置及びその負荷抵抗の温度補償回路 - Google Patents

不揮発性半導体装置及びその負荷抵抗の温度補償回路 Download PDF

Info

Publication number
JP5134522B2
JP5134522B2 JP2008320139A JP2008320139A JP5134522B2 JP 5134522 B2 JP5134522 B2 JP 5134522B2 JP 2008320139 A JP2008320139 A JP 2008320139A JP 2008320139 A JP2008320139 A JP 2008320139A JP 5134522 B2 JP5134522 B2 JP 5134522B2
Authority
JP
Japan
Prior art keywords
voltage
resistance
circuit
load circuit
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008320139A
Other languages
English (en)
Other versions
JP2010146612A (ja
Inventor
貴司 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008320139A priority Critical patent/JP5134522B2/ja
Publication of JP2010146612A publication Critical patent/JP2010146612A/ja
Application granted granted Critical
Publication of JP5134522B2 publication Critical patent/JP5134522B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は不揮発性半導体記憶装置に関し、特に電圧印加によって抵抗特性の変化する可変抵抗素子を備えてなる不揮発性半導体記憶装置に関する。又、本発明はこのような不揮発性半導体記憶装置の書き換え方法に関する。
フラッシュメモリに代表される不揮発性半導体記憶装置は、大容量で小型の情報記録媒体としてコンピュータ、通信、計測機器、自動制御装置及び個人の周辺に用いられる生活機器等の広い分野において用いられており、より安価で大容量の不揮発性半導体記憶装置に対する需要は非常に大きい。これは、電気的に書き換えが可能であり、しかも電源を切ってもデ−タが消えない点から、容易に持ち運びの可能なメモリカードや携帯電話等や装置稼動の初期設定として不揮発に記憶しておくデータストレージ、プログラムストレージなどとしての機能を発揮することが可能等の理由による。
一方、昨今のアプリケーションプログラムやデ−タ自身の肥大化傾向の状況を鑑み、今後はフラッシュメモリに格納されているソフトウェアの書き換えやバグの修正、機能のアップグレード等が可能システムの実現が望まれている。しかしながら、従来の不揮発性半導体記憶装置の代表であるフラッシュメモリでは、書き換えのために非常に長い時間を要し、更に一度に書き換えられるデ−タ量に制限があるためファイルをバッファリングするための余分な記憶領域を確保する必要があり、その結果として書き換えの際の処理手順が非常に煩雑化するという問題がある。
又、フラッシュメモリは原理的に微細化の限界に突き当たることが予測されているところ、昨今フラッシュメモリに代わる新型の不揮発性半導体記憶装置が広く研究されている。中でも金属酸化膜に電圧を印加することで抵抗を変化が起きる現象を利用した抵抗変化型の不揮発性半導体記憶装置は、微細化限界の点でフラッシュメモリに比べ有利であり、また高速のデ−タ書き換えが可能であることから近年研究開発が盛んに行われている。
これらの背景になるニッケル、鉄、銅、チタン等の金属酸化物に電圧を印加して抵抗が変化する現象自体については、１９６０年代から研究されていた（非特許文献１参照）が、当時は実際のデバイスに実用化されることはなかった。１９９０年代末に、ペロブスカイト構造を有するマンガンや銅の酸化物に短時間の電圧パルスを与えることで、材料の劣化を最小限に抑え不可逆的に抵抗を増減できることを利用し不揮発性半導体記憶装置に応用することが提案され、続いてこれらの金属酸化物の可変抵抗素子をトランジスタまたはダイオ−ドと組み合わせてメモリ単位素子（メモリセル）としたメモリセルアレイが実際に半導体チップ上に形成できることが実証され、２００２年のＩＥＤＭ(International Electron Device Meeting)において報告される（非特許文献２参照）に至り、広く半導体業界で研究が行われる契機となった。その後、１９６０年代に研究がなされたニッケルや銅の酸化物でも同様の考えでトランジスタやダイオードとの組み合わせが報告されている（非特許文献３、非特許文献４参照）。
これらの技術は全て、電圧パルスの印加により誘起される金属酸化物の抵抗変化を利用し、異なる抵抗状態を不揮発性半導体記憶装置（を構成する記憶素子）の記憶情報として利用するもので、基本的には同一技術であると考えられる。
上記のような電圧印加によって抵抗変化が誘起される可変抵抗素子（金属酸化物による抵抗素子）は、使用される金属酸化物（以下、電圧が印加されることで抵抗値を変化させる金属酸化物を「可変抵抗体」と称する）の材料、電極材料、素子の形状、大きさ、動作条件により、様々な抵抗特性や抵抗変化特性を示す。しかしながら、かかる特性の多様性の要因は明らかではない。即ち研究者は、たまたま作製した範囲で不揮発性半導体記憶装置を構成する記憶素子（以下、「不揮発性半導体記憶素子」と称する）として最良の特性を示す動作条件を、その素子の動作条件としたものであり、これらの特性の全体像は十分に把握されず、統一的な設計指針のない状況で現在に至っている。
かかる統一的な設計指針が存在しない状況は、上記可変抵抗素子が真の意味の工業的に利用可能な技術に至っていないことを示している。換言すれば、上記のような経験的に最適化された技術では、上記可変抵抗素子は、不揮発性半導体記憶素子単体、或いは、当該記憶素子を小規模に集積化した部品としては利用可能であっても、フラッシュメモリのような１００万〜１億個以上の大規模な集積度の高い品質保証を必要とする現在の半導体記憶装置に応用することは不可能である。
上述のような全体像が把握されていない具体的事象として、上記可変抵抗素子の素子抵抗の制御が挙げられる。現在までに、様々な素子材料におけるスイッチング特性が報告されているが、その多くは作成したメモリ素子の特性を述べるに止まっている。抵抗値の制御に関しては、書き込み時に流れる電流値を基準電流値と比較し、基準電流量を超えた時点で電圧印加を遮断することで書き込み後の電流を制御する方法（例えば特許文献１参照）、選択トランジスタと可変抵抗素子の組み合わせによりメモリセルを構成する不揮発性半導体記憶装置において、書き込み或いは消去時に選択トランジスタのゲート電圧に印加する電圧を変更することで可変抵抗素子に流れる電流量を制御する方法（例えば特許文献２参照）、可変抵抗素子に負荷回路が電気的に直列に接続して直列回路を形成し、当該直列回路の両端に電圧を印加することで、可変抵抗素子と負荷回路の抵抗分圧によって決定される電圧が可変抵抗素子に印加されることで、可変抵抗素子の抵抗値を制御する方法（例えば特許文献３）が開示されている。
特開２００６−１３５３３５号公報 特開２００５−０２５９１４号公報 特開２００８−１９８２７５号公報 H.Pagnia et al., "Bistable Switching in Electroformed Metal‐Insulator‐Metal Devices", Physica Status Solidi(a), 108, pp.11-65, 1988 W.W.Zhuang et al., "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory(RRAM)", IEDM Technical Digest, pp.193-196, 2002.12 I.G.Beak et al., "Highly Scalable Non-Volatile Resistive Memory Using Simple Binary Oxide Driven By Asymmetricunipolar Voltage Pulses", IEDM, 2004 A.Chen et al., "Non-Volatile Resistive Switching For Advanced Memory Applications", IEDM, 2005
まず、本発明が解決しようとする課題及びその解決手段について説明する前に、上述の可変抵抗素子の抵抗変化現象につき、本発明の基礎となる技術思想を説明する。
図１１は、上部電極と下部電極の間に可変抵抗体を挟持した構造の可変抵抗素子における両電極間への電圧印加による基本的な抵抗変化特性を示す電流電圧特性である。図１１に示す電流電圧特性の測定は、電流の上限値（コンプライアンス）を設定できる市販の測定器（例えば、アジレントテクノロジー社のパラメータアナライザ、型番４１５６Ｂ）を用いて行われたものであり、横軸に示される電圧値を可変抵抗素子の両端に印加した際に、当該可変抵抗素子に対して流れる電流値を縦軸にとり、この電流電圧特性でもって抵抗変化特性を表現している。具体的な電圧値及び電流値は、測定対象となる個々の試料の材料、素子構造、製造工程、素子サイズにより異なるが、定性的な特性については、可変抵抗体の種類を問わず、例えば可変抵抗体の材料が、鉄、ニッケル、銅、チタン等の酸化膜である場合に図１１に示す特性を示す。
即ち、高抵抗状態の抵抗特性（図中の電流電圧特性曲線Ｓａ）を示す可変抵抗素子に、閾値電圧Ｖａ（Ｖａ＋またはＶａ−）以上の電圧を印加すると、低抵抗状態の抵抗特性（図中の電流電圧特性曲線Ｓｂ）に遷移する。可変抵抗素子を流れる電流は、印加電圧Ｖａ以上で電流コンプライアンス値Ｉｃ１まで増加する。このとき電流コンプライアンス値Ｉｃ１を低抵抗状態（特性Ｓｂ）から高抵抗状態（特性Ｓａ）への遷移点Ｔｂでの電流値を越えない値に設定することで、コンプライアンス値Ｉｃ１以上の電流は流れず、電流値Ｉｃ１を維持したまま印加電圧を低下させると、高抵抗状態（特性Ｓａ）から低抵抗状態（特性Ｓｂ）に遷移する。このとき、低抵抗状態に遷移後の印加電圧が遷移点Ｔｂでの閾値電圧Ｖｂ（Ｖｂ＋またはＶｂ−）より低いため、抵抗特性は高抵抗状態（特性Ｓａ）に逆戻りせずに安定的に低抵抗状態（特性Ｓｂ）に遷移する。次に、電流コンプライアンス値を、遷移点Ｔｂでの電流値以上に設定するか、或いは、最初の設定を解除し、低抵抗状態の抵抗特性Ｓｂを示す可変抵抗素子に、閾値電圧Ｖｂ以上の電圧を印加すると、可変抵抗素子を流れる電流が減少して、高抵抗状態の抵抗特性Ｓａに遷移する。
高抵抗状態（特性Ｓａ）にあるとき、電流コンプライアンス値を設定せずに閾値電圧Ｖａ以上の電圧を印加し続けた場合、当該印加電圧が閾値電圧Ｖｂよりも大きいため、高抵抗状態（特性Ｓａ）から低抵抗状態（特性Ｓｂ）への遷移が起こると直ぐに低抵抗状態（特性Ｓｂ）から高抵抗状態（特性Ｓａ）への遷移が発生する。結果として、可変抵抗素子の抵抗特性が高抵抗状態（特性Ｓａ）と低抵抗状態（特性Ｓｂ）の間で変化し続けるという不安定な発振現象が発生することになる。このような発振状態から印加電圧を低下させると、大きい方の閾値電圧Ｖａ未満の電圧になったときに発振は停止し、その時点で印加電圧が閾値電圧Ｖｂ以上であるため、可変抵抗素子の抵抗特性は低抵抗状態（特性Ｓｂ）となり、実際に閾値電圧Ｖａ以上の電圧を印加しても高抵抗状態（特性Ｓａ）への遷移は起こらない。つまり、可変抵抗素子単体に対して電流コンプライアンス値を設定せずに電圧印加しても所望のスイッチング動作は実現できない。
可変抵抗素子が高速に抵抗変化を生じさせる場合において、電流コンプライアンスによって可変抵抗素子の抵抗値の制御を的確に行うことは困難と言える。即ち、本方法は抵抗変化が比較的遅い可変抵抗素子にしか適用できない。さらに、本方法では、抵抗値の変化現象が発生している最中に電圧印加の遮断が行われる構成であるため、抵抗値が安定する抵抗状態の遷移現象が完全に完了する前の不安定な状態で抵抗変化を止めるとこととなり、安定した抵抗値に制御することが困難であると言える。
したがって、抵抗値の変化が生じている最中に外部から意図的に電圧印加を遮断させることなく、抵抗値の変化を生じさせるべく所定の条件下で電圧を印加することのみで、当該電圧印加条件に応じて抵抗値の制御を可能にするような抵抗値の制御方法が必要になる。
ここで、可変抵抗素子として安定したスイッチング動作を行うためには、図１１に示したグラフより以下の２つの条件を具備することが必要であると言える。即ち、（１）可変抵抗素子の抵抗特性を高抵抗状態Ｓａから低抵抗状態Ｓｂに遷移させる場合には、閾値電圧Ｖａが閾値電圧Ｖｂより低電圧である可変抵抗素子に対して閾値電圧Ｖａより高く閾値電圧Ｖｂより低い電圧を印加することが必要となる。又、（２）逆に可変抵抗素子の抵抗特性を高抵抗状態Ｓａから低抵抗状態Ｓｂに遷移させる場合には、閾値電圧Ｖｂが閾値電圧Ｖａより低電圧である可変抵抗素子に対して閾値電圧Ｖｂより高く閾値電圧Ｖａより低い電圧を印加することが必要となる。
しかしながら、従来報告されていた対称構造の可変抵抗素子では可変抵抗素子単体でスイッチング動作を行わせる場合、即ち、負荷抵抗がゼロまたは一定の負荷抵抗特性に固定された条件下で可変抵抗素子への印加電圧をオンオフする場合、２つの抵抗状態間を遷移させる夫々の印加電圧が同一極性では、上記２つの条件を同時に満たすことはできなく、安定したスイッチング動作が得られない。そのため、特許文献３に記載されている下記のような非対称構造の可変抵抗素子に対するバイポーラスイッチング特性の非対称性、または、温度上昇による抵抗特性の変化を用いたモノポーラスイッチング動作を用いた場合について考えられる。
図１２に、上記２つの条件を満たしてバイポーラスイッチング動作可能な可変抵抗素子の抵抗特性（電流電圧特性）を示す。尚、図１２では、可変抵抗素子の２つの抵抗特性Ｓａ、Ｓｂと負荷回路の負荷抵抗特性Ｓｃを合わせて表示している。負荷回路は可変抵抗素子に対して電気的に直列に接続して直列回路を形成しており、当該直列回路の両端に電圧を印加することで、可変抵抗素子と負荷回路の抵抗分圧によって決定される電圧が可変抵抗素子に印加される構成である。図１２中において、負荷抵抗特性Ｓｃと抵抗特性Ｓａ（高抵抗状態）、Ｓｂ（低抵抗状態）との交点の電圧が実際に可変抵抗素子に印加される電圧となり、負荷抵抗特性Ｓｃと電圧軸との交点が当該直列回路の両端へ印加される電圧を示す。当該直列回路の両端への印加電圧の増減によって、負荷抵抗特性Ｓｃが横方向（電圧軸方向）に平行移動する。図１２に示す例では、負荷回路として線形な（直線的な）負荷抵抗特性を示す負荷抵抗を想定して説明する。
図１２に示す電流電圧特性では、一方の極性（正極性）側の直列回路への電圧印加によって高抵抗状態（特性Ｓａ）から低抵抗状態（特性Ｓｂ）へ遷移する閾値電圧ＶＡ＋が同じ極性（正極性）側で低抵抗状態Ｓｂから高抵抗状態Ｓａへ遷移する閾値電圧ＶＢ＋よりも絶対値で小さく、絶対値が閾値電圧ＶＡ＋以上の電圧を直列回路の両端に印加することで、可変抵抗素子の両端子間には閾値電圧Ｖａ＋以上の電圧が印加され、高抵抗状態から低抵抗状態への遷移が起こる。即ち、図１２に示す例では、負荷回路の存在が、図１１を参照して上述した電流コンプライアンスを設定することによる作用と同様の作用を奏していると言える。つまり、負荷回路の存在によって、高抵抗状態Ｓａから低抵抗状態Ｓｂへの遷移による可変抵抗素子を流れる電流の増加によって負荷回路を介した電圧降下が発生して可変抵抗素子への印加電圧が自動的に低減する。負荷回路の負荷抵抗特性を適正に設定することで、低抵抗状態へ遷移後の可変抵抗素子への印加電圧の絶対値が、抵抗特性を低抵抗状態から高抵抗状態に遷移させる閾値電圧Ｖｂ＋より低電圧となり、安定的に高抵抗状態から低抵抗状態への遷移が実現する。一方、低抵抗状態へ遷移後に、直列回路へ同一極性（正極性）の閾値電圧ＶＢ＋以上の電圧を印加しても、可変抵抗素子の両端子間には閾値電圧Ｖａ＋より高電圧の閾値電圧Ｖｂ＋以上の電圧が印加されるため、低抵抗状態から高抵抗状態への遷移は起こらない。
しかも、この方法によれば、可変抵抗素子を流れる電流の電流量が基準値を上回った時点（高抵抗状態から低抵抗状態に変化させる場合）で電圧の印加を停止させる特許文献１に記載の方法とは異なり、可変抵抗素子の抵抗値が変化するに連れて当該可変抵抗素子の抵抗値と負荷回路の抵抗比が変化することで、当該抵抗比によって印加電圧が分圧されることで定められる可変抵抗素子の両端に対する印加電圧が連続的に変化する構成であるため、予め負荷抵抗の大きさと印加電圧を所定の条件下に設定してさえおけば、可変抵抗素子の抵抗値の変化と、それに伴う印加電圧の変化に基づいて、可変抵抗素子がそれ以上抵抗状態を変化させることのできない状態（安定状態）に自動的に遷移した後、自動的に抵抗状態の遷移が停止されるため、特許文献１の方法と比較して抵抗値を容易に、且つ厳密に制御することが可能となる。
同様に、他方の極性（負極性）側の直列回路への電圧印加によって低抵抗状態（特性Ｓｂ）から高抵抗状態（特性Ｓａ）へ遷移する閾値電圧ＶＢ−が同じ極性（負極性）側で高抵抗状態から低抵抗状態へ遷移する閾値電圧ＶＡ−よりも絶対値で小さく、絶対値が閾値電圧ＶＢ−以上の電圧を直列回路の両端に印加することで、可変抵抗素子の両端子間には絶対値が閾値電圧Ｖｂ−以上の電圧が印加され、低抵抗状態から高抵抗状態への遷移が起こる。負荷回路の負荷抵抗特性を負極性側においても正極性側と共通に設定することで、高抵抗状態へ遷移後の可変抵抗素子への印加電圧の絶対値が、抵抗特性を高抵抗状態から低抵抗状態に遷移させる閾値電圧Ｖａ−より低電圧となり、安定的に低抵抗状態から高抵抗状態への遷移が実現する。しかし、高抵抗状態へ遷移後に、直列回路へ同一極性（負極性）の絶対値が閾値電圧ＶＡ−以上の電圧を印加しても、可変抵抗素子の両端子間には閾値電圧Ｖｂ−より高電圧の閾値電圧Ｖａ−以上の電圧が印加されるため、高抵抗状態から低抵抗状態への遷移は起こらない。
ここで、注目すべき点は、可変抵抗素子単体では、印加電圧の極性に拘らず、低抵抗状態から高抵抗状態へ遷移する閾値電圧Ｖｂ＋及びＶｂ−が高抵抗状態から低抵抗状態へ遷移する閾値電圧Ｖａ＋及びＶａ−より夫々低電圧であるにも拘らず、閾値電圧Ｖａ＋及びＶｂ＋の相対関係（例えば、電圧差や電圧比）と閾値電圧Ｖａ−及びＶｂ−の相対関係を非対称とすることで、負荷回路の負荷抵抗特性を適正に設定することで、直列回路へ印加電圧の閾値電圧として、正極性側において閾値電圧ＶＡ＋を閾値電圧ＶＢ＋よりも絶対値で小さく、負極性側において閾値電圧ＶＢ−を閾値電圧ＶＡ−よりも絶対値で小さくできる点である。この結果、閾値電圧ＶＡ＋及びＶＢ＋の大小関係と閾値電圧ＶＢ−及びＶＡ−の大小関係を反転させることができ、正負両極性の電圧印加によって安定したバイポーラスイッチング動作が可能となる。
しかし、このようなバイポーラスイッチング特性を利用する構成である場合には、正極性側、及び負極性側において、夫々低抵抗状態から高抵抗状態に対する遷移現象、又はその逆の遷移現象を発生させることで低抵抗状態と高抵抗状態の２状態を実現することができるに留まる。即ち、バイポーラスイッチング特性を示す可変抵抗素子を用いて実現できるのは最大で２値の情報の記憶に留まり、３値以上の情報の記憶を行うことができない。このことは、占有面積の増大を抑制しつつ、記憶容量の更なる増大を可能とする半導体記憶装置の実現には一定の限界があることを示唆している。
又、上述したバイポーラスイッチング特性とは別に、可変抵抗素子に対する印加電圧の極性は同一のまま、当該電圧印加時間を変化させることによって可変抵抗素子の抵抗値の変化の制御が可能となる場合があり、かかる特性をモノポーラスイッチング特性という。又、このモノポーラスイッチング特性を利用した可変抵抗素子の抵抗値変化現象を以下では「モノポーラスイッチング動作」という。
図１３（Ａ）及び（Ｂ）に、上記２つの条件を満たしてモノポーラスイッチング動作可能な可変抵抗素子の抵抗特性（電流電圧特性）を示す。図１３（Ａ）はパルス幅（電圧印加時間）が短い電圧パルス印加時の可変抵抗素子の抵抗特性（電流電圧特性）を示し、図１３（Ｂ）はパルス幅（電圧印加時間）が長い電圧パルス印加時の可変抵抗素子の抵抗特性（電流電圧特性）を示す。尚、図１３では、図１２と同様の要領で、可変抵抗素子の２つの抵抗特性Ｓａ、Ｓｂと負荷回路の負荷抵抗特性Ｓｃを併せて表示している。
図１３（Ａ）に示す電流電圧特性では、直列回路への短いパルス幅の電圧パルス印加によって高抵抗状態（特性Ａ）から低抵抗状態（特性Ｂ）へ遷移する閾値電圧ＶＡｓが、同じパルス幅における低抵抗状態から高抵抗状態へ遷移する閾値電圧ＶＢｓよりも絶対値で小さく、絶対値が閾値電圧ＶＡｓ以上の電圧パルスを直列回路の両端に印加することで、可変抵抗素子の両端子間には閾値電圧Ｖａｓ以上の電圧が印加され、高抵抗状態から低抵抗状態への遷移が起こる。ここで、図１３に示す例では、図１２に示した場合と同様、図１１に示す電流コンプライアンスを設定する代わりに負荷回路を用いて図１２で説明したのと同様の効果を実現している。つまり、負荷回路の存在によって、高抵抗状態から低抵抗状態への遷移による可変抵抗素子を流れる電流の増加によって負荷回路を介した電圧降下が発生して可変抵抗素子への印加電圧が自動的に低減する。負荷回路の負荷抵抗特性を適正に設定することで、低抵抗状態へ遷移後の可変抵抗素子への印加電圧の絶対値が、抵抗特性を低抵抗状態から高抵抗状態に遷移させる閾値電圧Ｖｂｓより低電圧となり、安定的に高抵抗状態から低抵抗状態への遷移が実現する。しかし、低抵抗状態へ遷移後に、同じパルス幅の電圧パルス印加により直列回路へ閾値電圧ＶＢｓ以上の電圧を印加しても、可変抵抗素子の両端子間には閾値電圧Ｖａｓより高電圧の閾値電圧Ｖｂｓ以上の電圧が印加されるため、低抵抗状態から高抵抗状態への遷移は起こらない。
逆に、図１３（Ｂ）に示す電流電圧特性では、直列回路への長いパルス幅の電圧パルス印加によって低抵抗状態Ｓｂから高抵抗状態Ｓａへ遷移する閾値電圧ＶＢｌが同じ長いパルス幅における高抵抗状態から低抵抗状態へ遷移する閾値電圧ＶＡｌよりも絶対値で小さく、絶対値が閾値電圧ＶＢｌ以上の電圧を直列回路の両端に印加することで、可変抵抗素子の両端子間には絶対値が閾値電圧Ｖｂｌ以上の電圧が印加され、低抵抗状態から高抵抗状態への遷移が起こる。負荷回路の負荷抵抗特性を長いパルス幅においても短いパルス幅と共通に設定することで、高抵抗状態へ遷移後の可変抵抗素子への印加電圧の絶対値が、抵抗特性を高抵抗状態から低抵抗状態に遷移させる閾値電圧Ｖａｌより低電圧となり、安定的に低抵抗状態から高抵抗状態への遷移が実現する。しかし、高抵抗状態へ遷移後に、同じ長いパルス幅の電圧パルス印加により直列回路へ閾値電圧ＶＡｌ以上の電圧を印加しても、可変抵抗素子の両端子間には閾値電圧Ｖｂｌより高電圧の閾値電圧Ｖａｌ以上の電圧が印加されるため、高抵抗状態から低抵抗状態への遷移は起こらない。
従って、同じパルス幅では、可変抵抗素子の抵抗特性は、高抵抗状態Ｓａと低抵抗状態Ｓｂの一方から他方へのみ遷移するがその逆の遷移ができないため、安定したスイッチング動作が不可能であるところ、上記のモノポーラスイッチング動作では、長短２種類のパルス幅の同一極性の電圧パルス印加を使用することにより、２つの異なるパルス幅の電圧パルス印加の一方で、高抵抗状態から低抵抗状態への遷移を安定的に実現し、他方で低抵抗状態から高抵抗状態への遷移を安定的に実現できる。
ここで、注目すべき点は、可変抵抗素子単体では、パルス幅の長短に拘らず、低抵抗状態から高抵抗状態へ遷移する閾値電圧Ｖｂｓ及びＶｂｌが高抵抗状態から低抵抗状態へ遷移する閾値電圧Ｖａｓ及びＶａｌより夫々低電圧であるにも拘らず、閾値電圧Ｖａｓ及びＶｂｓの相対関係（例えば、電圧差や電圧比）と閾値電圧Ｖａｌ及びＶｂｌの相対関係をパルス幅の長短によって異ならせ、負荷回路の負荷抵抗特性を適正に設定することで、直列回路へ印加電圧の閾値電圧として、短いパルス幅において閾値電圧ＶＡｓを閾値電圧ＶＢｓよりも絶対値で小さく、長いパルス幅において閾値電圧ＶＢｌを閾値電圧ＶＡｌよりも絶対値で小さくできる点である。この結果、閾値電圧ＶＡｓ及びＶＢｓの大小関係と閾値電圧ＶＢｌ及びＶＡｌの大小関係を反転させることができ、パルス幅の異なる電圧パルス印加によって安定したモノポーラスイッチング動作が可能となる。
ここで、図１３に示す可変抵抗素子の閾値電圧Ｖａｌ及びＶｂｌの相対関係におけるパルス幅の長短による相違は、長いパルス幅の電圧パルス印加時において、可変抵抗素子で発生するジュール熱によって、可変抵抗素子またはその近傍の抵抗成分の抵抗値が変化することにより、可変抵抗素子の高抵抗状態Ｓａ及び低抵抗状態Ｓｂの抵抗特性が変化することで発現すると考えられる。特に、直列回路に印加する電圧パルスの電圧振幅を固定した場合、低抵抗状態Ｓｂの可変抵抗素子に長いパルス幅の電圧パルスを印加する場合において、ジュール熱の発生が顕著となり、低抵抗状態Ｓｂの抵抗特性においてパルス幅の違いによる特性変化が顕著に現れると考えられる。つまり、図１４（Ａ）及び（Ｂ）を比較すると分かるように、ジュール熱の影響により、長いパルス幅の電圧パルスを印加時の方が、低抵抗状態Ｓｂの抵抗特性がより低抵抗化し（電流電圧特性の勾配が急峻化している）、閾値電圧ＶＢｌが、パルス幅が短い場合の閾値電圧ＶＢｓより低電圧化する。
上記のモノポーラスイッチング動作を利用すれば、同一極性の電圧の印加によって少なくとも２値の情報を記憶することができる。従って、このモノポーラスイッチング特性と前記のバイポーラスイッチング特性とを組み合わせることにより、一のメモリセルで多値の情報を記憶することも可能であると考えられる。
しかしながら、可変抵抗素子の抵抗値を制御する負荷回路は、半導体からなるトランジスタ或いは金属抵抗で構成されているため、抵抗特性に温度依存性をもつ。すなわち、周辺温度によって負荷回路の抵抗特性が変化し、安定した抵抗値に可変抵抗素子を制御することが困難になる。
例えば、図１３（Ａ）において、可変抵抗素子に電圧を印加して高抵抗状態Ｓａから低抵抗状態Ｓｂへ遷移させる場合、負荷抵抗が温度により変化し高抵抗側にずれると、図１３（Ａ）の負荷抵抗曲線の傾きが緩やかになるため、可変抵抗素子に印加される電圧が高抵抗状態Ｓａから低抵抗状態Ｓｂへ遷移する閾値電圧Ｖａｓより小さくなり、遷移が起こらないことが有り得る。
一方、負荷抵抗が温度により変化し低抵抗側にずれると、負荷抵抗曲線の傾きが急になるため、可変抵抗素子が低抵抗状態Ｓｂに遷移後、可変抵抗素子に印加される電圧が低抵抗状態Ｓｂから高抵抗状態Ｓａへ遷移する閾値電圧Ｖｂｓを超えることがあり、高抵抗状態Ｓａから低抵抗状態Ｓｂへ安定に遷移させることができない。
記憶素子の書き換えを温度補償する従来技術として、記憶素子に印加される電圧発生回路からの書き換え電圧条件を温度補償することが容易に考えられる。しかし、本発明の可変抵抗素子は、抵抗を安定に動作させるために、負荷回路の負荷抵抗特性による抵抗制御が不可欠であり、従来の書き換え電圧の温度補償では安定した動作が実現できない。
特に、一のメモリセルで二以上の情報を記憶させようとする場合には、所望の抵抗値に可変抵抗素子を制御することが可能な直列回路の印加電圧条件及び負荷回路の抵抗特性の条件の範囲が狭くなるため、負荷回路の負荷抵抗特性に温度依存性がある場合、印加電圧のみを制御して可変抵抗素子の抵抗値を温度補償するには限界がある。
そこで、本発明は、電圧印加によって抵抗特性が変化する可変抵抗素子を備えた不揮発性半導体記憶装置における従来の抵抗制御における上記問題点に鑑みてなされたものであり、その目的は、上述の問題点を克服できる前記負荷回路の温度を検知する温度検知回路を備えた負荷回路を提供し、精度高く安定した抵抗制御ができる信頼性の高い大規模な不揮発性半導体記憶装置を提供することにある。
本発明に係る不揮発性半導体記憶装置は、両端に所定条件を満足する電圧が印加されることで、当該両端の電流電圧特性で規定される抵抗特性が二以上の異なる抵抗特性の間で可逆的に遷移し、前記二以上の異なる抵抗特性に応じて異なる情報が関連付けられることで二以上の情報の記憶が可能な可変抵抗素子を有するメモリセルを複数配列してなるメモリセルアレイと、前記可変抵抗素子の一方端に直列に接続する負荷回路と、前記可変抵抗素子と前記負荷回路との直列回路の両端に印加する電圧を発生させるための電圧発生回路と、前記負荷回路の温度を検知する温度検知回路と、電圧変換制御回路と、を備えてなる不揮発性半導体記憶装置であって、前記負荷回路は、電流電圧特性で規定される自身の抵抗特性を外部制御信号により変更可能に構成され、前記電圧発生回路は、自身が発生する前記直列回路の両端に電圧を印加するための電圧の発生電圧条件を変更可能に構成され、前記可変抵抗素子は、前記直列回路に前記電圧発生回路からの電圧が印加されると、前記負荷回路の抵抗特性と前記電圧発生回路が発生する発生電圧条件に基づいて決定される一の抵抗特性に、前記二以上の異なる抵抗特性の間で抵抗特性が遷移可能に構成され、前記負荷回路の抵抗特性又は前記電圧発生回路からの発生電圧条件の何れか一方、又は両方を変更することで一の遷移条件を設定し、前記設定された遷移条件の下で、前記電圧発生回路からの発生電圧を書き換え対象である対象メモリセルが有する前記可変抵抗素子と前記負荷回路との直列回路に対して印加して、前記可変抵抗素子の抵抗特性を当該電圧印加前の抵抗特性を含めた前記二以上の異なる抵抗特性の中から選択される一の抵抗特性に選択的に遷移させるものであり、前記電圧変換制御回路は、前記温度検知回路の検知温度に応じて、前記直列回路の両端に電圧を印加することにより前記可変抵抗素子に分圧される電圧が、前記可変抵抗素子の抵抗特性が前記選択される一の抵抗特性へ遷移する閾値電圧以上となり、前記選択される一の抵抗特性に遷移後においては前記選択される一の抵抗特性以外へ遷移する閾値電圧以下となるように、前記負荷回路の抵抗特性を温度変化に対して制御が可能に構成されることにより、前記メモリセルアレイを構成する前記メモリセルの書き換え時に、前記可変抵抗素子に二以上の情報の書き換えが可能に構成されていることを第１の特徴とする。
更に、本発明に係る不揮発性半導体記憶装置は、上記第１の特徴に加えて、前記負荷回路は、トランジスタを含んで構成され、前記トランジスタのゲート端子或いはベース端子への電圧印加により、電流電圧特性で規定される自身の抵抗特性を変更可能に構成され、 前記電圧変換制御回路は、所定の電圧を前記負荷回路の前記トランジスタのゲート端子或いはベース端子に印加することにより、前記負荷回路の抵抗特性を温度変化に対して制御が可能に構成されていることを第２の特徴とする。
また、本発明に係る不揮発性半導体記憶装置は、上記第１又は第２の何れかの特徴に加えて、前記負荷回路は、前記メモリセルアレイと同一のチップに配置されていることを第３の特徴とする。
更に、本発明に係る不揮発性半導体記憶装置は、上記第１から第３の何れかの特徴に加えて、前記メモリセルが有する前記可変抵抗素子は、第１電極と、第２電極と、及び前記両電極の間に形成される可変抵抗体を有し、前記可変抵抗体は、Ｃｕ，Ｎｉ，Ｖ，Ｚｎ，Ｎｂ，Ｔｉ，Ｗ，Ｃｏ，Ｔａの少なくとも何れか一つを含む遷移金属の酸化物又は窒化物又は酸窒化物で構成されることを第４の特徴とする。
更に、本発明に係る不揮発性半導体記憶装置は、上記第１から第４の何れかの特徴に加えて、前記温度検知回路は、バイポーラトランジスタ又はＭＯＳトランジスタにより構成され、前記パイポーラトランジスタのエミッタ‐コレクタ間に流れる電流量、又は、前記ＭＯＳトランジスタのソース‐ドレイン間に流れる電流量により前記負荷回路の温度を検知することを第５の特徴とする。
更に、本発明に係る不揮発性半導体記憶装置は、上記第１から第４の何れかの特徴に加えて、前記温度検知回路は、前記可変抵抗素子を有し、定電流源から前記可変抵抗素子に定電流を流して前記可変抵抗素子の両端に発生する電圧と、温度により電圧が変動しない基準電圧と、をコンパレータにより比較して前記負荷回路の温度を検知することを第６の特徴とする。
本発明の不揮発性半導体記憶装置は、負荷回路の温度を検知するための温度検知回路と、温度検知回路で検知された温度に基づいて負荷回路の抵抗特性を変更制御するための電圧変換制御回路を備え、負荷回路の負荷抵抗特性の温度による変化を補償することによって、精度良く安定した可変抵抗素子の抵抗制御が可能な不揮発性半導体記憶装置を提供することができる。
具体的には、電圧変換制御回路は、温度検知回路の検知温度に応じて、直列回路の両端に電圧を印加することにより可変抵抗素子に分圧される電圧が、可変抵抗素子の抵抗特性が一の抵抗特性へ遷移する閾値電圧以上となって当該一の抵抗特性へ遷移し、遷移後においては当該一の抵抗特性以外へ遷移する閾値電圧以下となって当該一の抵抗特性から他の状態に遷移することがないように、負荷回路の抵抗特性が温度変化に対して一定の範囲を維持するように制御が可能に構成されていることにより、精度良く安定して可変抵抗素子の抵抗制御を可能とするものである。
ここで、負荷回路はトランジスタを含んで構成されることにより、好適に、当該トランジスタのゲート端子或いはベース端子への電圧印加により、自身のソース‐ドレイン間或いはエミッタ‐コレクタ間の電流電圧特性で規定される自身の抵抗特性を変更することができる。電圧変換制御回路は、所定の電圧を当該トランジスタのゲート端子或いはベース端子へ印加して、負荷回路の抵抗特性が温度変化に対して当該一定の範囲を維持するように制御する。
尚、負荷回路は、メモリセルアレイのメモリセルの書き換えに際し、負荷回路の抵抗特性を変更することにより書き換え対象のメモリセルが有する可変抵抗素子と当該負荷回路との直列回路に対して電圧を印加した際に可変抵抗素子に印加される電圧の分圧を制御するためのものであるから、メモリセルアレイと同一のチップに配置することが望ましい。また、可変抵抗素子を構成する可変抵抗体の材料については、その抵抗特性が電圧の印加により二以上の異なる状態間で可逆的に遷移する材料から構成されていれば何でも良いが、特に、Ｃｕ，Ｎｉ，Ｖ，Ｚｎ，Ｎｂ，Ｔｉ，Ｗ，Ｃｏ，Ｔａの少なくとも何れか一つを含む遷移金属の酸化物又は窒化物又は酸窒化物であることが望ましい。上記材料を可変抵抗体として用いて可変抵抗素子を構成することにより、三以上の複数の抵抗特性の間で高精度に安定して可変抵抗素子の抵抗制御が可能な不揮発性半導体記憶装置を提供することができる。
温度検知回路は、例えば、バイポーラトランジスタ、又はＭＯＳトランジスタにより構成することができ、バイポーラトランジスタのエミッタ‐コレクタ間に流れる電流量、又は前記ＭＯＳトランジスタのソース‐ドレイン間に流れる電流量の温度特性を利用することで負荷回路の温度検知を行うことができる。
或いは、温度検知回路は、温度特性を有する抵抗素子を有し、定電流源から当該抵抗素子に電流を流して発生する電圧降下分と、温度により電圧が変動しない基準電圧と、を比較することにより負荷回路の温度を検知するものであっても良い。ここで用いる温度特性を有する抵抗素子の例としては本発明のメモリセルで用いられる可変抵抗素子を採用すると製造プロセスが簡易になる。
以上詳細に説明したように、本発明の不揮発性半導体記憶装置によれば、負荷回路の負荷抵抗特性の温度による変化を補償することによって、精度良く高く安定した可変抵抗素子の抵抗制御が可能な不揮発性半導体記憶装置を提供することができる。特に、三以上の複数の抵抗特性の間で安定的に可変抵抗素子の抵抗制御を行う場合に有用である。
以下において、本発明に係る不揮発性半導体記憶装置（以下、適宜「本発明装置」と称する）の実施形態（以下、適宜「本実施形態」と称する）につき、図面を参照して説明する。
〈本発明装置の構造についての説明〉
図１は、本発明装置の概略構成を示すブロック図の一例である。図１に示すように、本発明装置１０は、メモリセルアレイ１１、ワード線デコーダ（ワード線選択回路に相当）１２、ビット線デコーダ（ビット線選択回路に相当）１３、温度補償用の負荷回路１４、読み出し回路１５、制御回路１６、電圧発生回路１７、温度検知回路２５、及び、電圧変換制御回路２６を備えて構成される。
メモリセルアレイ１１は、不揮発性のメモリセルを行方向及び列方向に夫々複数配列して構成され、外部からのアドレス入力で指定されるメモリセルに情報を電気的に書き込むことができ、更に、アドレス入力で指定されるメモリセルに記憶された情報を読み出すことができる。より詳細には、アドレス線１８から入力されたアドレス信号に対応したメモリセルアレイ１１内の特定のメモリセルに情報が記憶され、その情報はデータ線１９を通り、外部装置に出力される。ここで、各メモリセルは、上部電極と下部電極との間に可変抵抗体が狭持されることで３層構造体を構成する可変抵抗素子を有する。当該可変抵抗素子は、両電極間に電圧を印加することにより二以上の状態間で抵抗特性が可逆的に遷移するものであり、特に、高抵抗状態と低抵抗状態の二つの抵抗特性を情報の記憶に用いる、上述したバイポーラスイッチング特性を有する可変抵抗素子である。
ワード線デコーダ１２は、メモリセルアレイ１１の各ワード線に接続し、アドレス線１８に入力された行選択用のアドレス信号に対応するメモリセルアレイ１１のワード線を選択ワード線として選択し、選択ワード線と選択されなかった非選択ワード線に、書き込み、消去、読み出しの各メモリ動作に応じた選択ワード線電圧と非選択ワード線電圧を各別に印加する。
ビット線デコーダ１３は、メモリセルアレイ１１の各ビット線に接続し、アドレス線１８に入力された列選択用のアドレス信号に対応するメモリセルアレイ１１のビット線を選択ビット線として選択し、選択ビット線と選択されなかった非選択ビット線に、書き込み、消去、読み出しの各メモリ動作に応じた選択ビット線電圧と非選択ビット線電圧を各別に印加する。
負荷回路１４は、ワード線デコーダ１２と電圧発生回路１７の間（即ちメモリセルアレイ１１の外部）に設けられ、ＭＯＳトランジスタにより構成され、書き換え動作時において、メモリセルアレイ１１の中からワード線デコーダ１２とビット線デコーダ１３によって書き換え対象として選択された選択メモリセルの一方端とソース端子或いはドレイン端子を介して電気的に直列接続可能に構成されている。又、当該ＭＯＳトランジスタの電流電圧特性で規定される負荷抵抗特性は、電圧変換制御回路２６からの外部制御信号としてゲート端子に電圧Ｖｔが印加されることにより温度変化に対して制御が可能に構成されている。また、本発明装置１０は、負荷回路１４とメモリセルアレイ１１とを同一のチップに備える構成となっている。
制御回路１６は、メモリセルアレイ１１の書き換え、読み出しの各メモリ動作の制御を行う。制御回路１６は、アドレス線１８から入力されたアドレス信号、データ線１９から入力されたデータ入力（書き換え動作時）、制御信号線２０から入力された制御入力信号に基づいて、ワード線デコーダ１２、ビット線デコーダ１３を制御して、メモリセルアレイ１１の読み出し、書き換え動作を制御する。具体的には、各メモリ動作において、選択ワード線、非選択ワード線、選択ビット線、及び、非選択ビット線の夫々に対して、各メモリ動作に応じた所定の電圧を印加するための制御を、電圧発生回路１７、ワード線デコーダ１２、ビット線デコーダ１３等に対して実行する。特に、書き換え動作時においては、書き換え対象のメモリセルに負荷回路１４を介して印加する各電圧パルスの電圧振幅及びパルス幅の制御を行う。更に、制御回路１６は、書き換え動作前において、温度検知回路２５を制御し、負荷回路１４の温度を検知する。その結果は、電圧変換制御回路２６に出力され、電圧変換制御回路２６は、温度検知回路２５の出力値により負荷回路１４への制御電圧を決定し、負荷回路１４の温度補償制御を行う。図１に示す例では、制御回路１６は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
尚、書き換えとは、メモリセルを構成する可変抵抗素子の抵抗特性の遷移（スイッチング）を意味している。
電圧発生回路１７は、メモリセルアレイ１１の読み出し、書き換え動作時に必要な選択ワード線電圧、非選択ワード線電圧、選択ビット線電圧、非選択ビット線電圧をワード線デコーダ１２及びビット線デコーダ１３に与える。Ｖｃｃは本発明装置１０の供給電圧（電源電圧）、Ｖｓｓは接地電圧、Ｖｐｐは書き換え用の電圧（処理に応じた電圧とする）、Ｖｒは読み出し用の電圧である。図１の構成では、書き換え動作時の選択ワード線電圧は、負荷回路１４を介してワード線デコーダ１２に供給され、書き換え対象の選択メモリセルを構成する可変抵抗素子と全負荷回路との直列回路に印加される。ここで、全負荷回路は、選択ワード線電圧が印加される直列回路中の可変抵抗素子を除く回路の全ての合成回路となり、その中に負荷回路１４が含まれる。更に、ワード線電圧Ｖｐｐの発生電圧条件（電圧パルスの電圧振幅及びパルス幅、極性など）は制御回路１４により変更可能に構成されている。
温度検知回路２５は、制御回路１６により制御され、書き換え動作前において負荷回路１４の温度検知を行い、電圧変換制御回路２６に電気的に直列接続可能に構成されている。検知された負荷回路１４の検知温度は電圧変換制御回路２６に出力される。
温度検知回路２５は、例えばＭＯＳトランジスタにより構成され、トランジスタに流れる電流の温度特性を利用することで負荷回路の温度検知を行うことができる。
図８にＭＯＳトランジスタの温度特性を示す。制御ゲート端子の電圧Ｖｇが増加するにつれ、ドレイン端子とソース端子の間の電流量Ｉｄｓは増加する。温度が高くなるとＭＯＳトランジスタの閾値電圧が低くなる一方、移動度は減少するため、あるゲート電圧Ｖ０を境にしてＭＯＳトランジスタは異なる温度特性を示し、ゲート電圧がＶ０以下の場合は温度上昇と共にドレイン端子とソース端子の間の電流量Ｉｄｓは増加するが、ゲート電圧がＶ０以上の場合は温度上昇と共にドレイン端子とソース端子の間の電流量Ｉｄｓは減少する。これにより、温度による電流の変化が大きくなるところでトランジスタの制御ゲート端子に電圧を印加し、ドレイン端子とソース端子の間の電流量を検知することにより、負荷回路の温度を知ることができる。
電圧変換制御回路２６は、温度検知回路２５および負荷回路１４に直列に接続されている。温度検知回路２５で負荷回路の温度が検知されると、その結果が電圧変換制御回路２６に入力される。電圧変換制御回路２６は、当該入力された検知温度に基づき、書き換え対象の選択メモリセルの可変抵抗素子と全負荷回路との直列回路の両端に電圧を印加することにより当該可変抵抗素子に分圧される電圧が、可変抵抗素子の抵抗特性が一の抵抗特性へ遷移する閾値電圧以上となって当該一の抵抗特性へ遷移し、遷移後においては当該一の抵抗特性以外へ遷移する閾値電圧以下となって当該一の抵抗特性から他の状態に遷移することがないように、ＭＯＳトランジスタで構成される負荷回路１４の抵抗特性が温度変化に対して安定的に書き換え可能な一定の範囲を維持するように、当該ＭＯＳトランジスタのゲート端子に電圧を印加することにより全負荷回路の抵抗特性（電流電圧特性）を温度補償する。
負荷回路１４のＭＯＳトランジスタは、線形領域で動作させることにより、制御電圧Ｖｔに応じてソース‐ドレイン間の電流電圧特性で規定される抵抗特性を制御できる。一方、ＭＯＳトランジスタを飽和領域で動作させる場合には、制御されるＭＯＳトランジスタの抵抗特性は、制御電圧Ｖｔに依存し、かつ、可変抵抗素子と全負荷回路の直列回路に印加される書き換え電圧Ｖｐｐにも依存する。電圧変換制御回路２６は、温度検知回路２５によって検知された検知温度と電圧発生回路１７により設定された発生電圧条件に基づき、予めプログラムされた制御電圧Ｖｔを負荷回路１４のＭＯＳトランジスタのゲート端子に印加する。
図２に、本発明装置１０のメモリセルアレイ１１の部分的な構成を模式的に示す。図２では、メモリセルアレイ１１は４本のビット線ＢＬ０〜ＢＬ３と４本のワード線ＷＬ０〜ＷＬ３の各交点にメモリセルＭが挟持されている。図２に示すように、メモリセルアレイ１１は、電気抵抗の変化により情報を記憶する可変抵抗素子を有する２端子構造のメモリセルＭを行方向及び列方向に夫々複数配列し、行方向に延伸する複数のワード線と列方向に延伸する複数のビット線を備え、同一行のメモリセルの夫々が、メモリセルの一端側を共通のワード線に接続し、同一列のメモリセルの夫々が、メモリセルの他端側を共通のビット線に接続してなるクロスポイント型のメモリセルアレイ構造を有している。
図３は、本発明装置１０の各メモリセルＭを構成する可変抵抗素子２１の模式的な断面構造図である。メモリセルＭを構成する可変抵抗素子２１は、図３に示すように、下部電極２２と可変抵抗体２３と上部電極２４からなる３層構造体を構成する。尚、図３では、可変抵抗体２３が下部電極２２と上部電極２４の２電極に上下方向から狭持される構成であるとしているが、狭持される方向については上下方向（即ち基板面に対して鉛直な方向）に限られず、基板面と平行な方向に形成された２電極間に可変抵抗体が狭持される構成であっても良い。以下では、可変抵抗素子２１は、図３のように可変抵抗体２３が上下方向に形成される２電極間に狭持される構成であるものとして説明する。
可変抵抗素子２１は、上下が非対称に構成されており、例えば、下部電極２２と上部電極２４とが異なる金属材料で構成されているか、電極面積が異なる構成である。或いは、可変抵抗体２３と下部電極２２との界面の接触状態と、可変抵抗体２３と上部電極２４との界面の接触状態とに差異を設けることで上下を非対称に構成するものとしても良い。例えば、下部電極２２としてＮｉまたはＣｏまたはＴｉＮを用い、この下部電極２２の上面を酸化させることで形成されるニッケル酸化物（ＮｉｘＯｙ）またはコバルト酸化物（ＣｏｘＯｙ）またはチタン酸窒化物（ＴｉＯｘＮｙ）を可変抵抗体２３とし、この上部にＰｔ、ＴｉＮ、Ｗ、Ｃｏ、Ｎｉ、Ｔａ等を堆積することで上部電極２４を構成するものとすることができる。即ち、本発明装置１０が備えるメモリセルアレイ１１を構成する各メモリセルは、上下非対称な可変抵抗素子２１によって構成されており、正負両極性の電圧が印加されることで上記のバイポーラスイッチングが可能な構成であり、可変抵抗素子２１の両端に、下部電極２２を基準としたときの上部電極２４の極性が負極性である第１書き換え電圧と、その逆極性である正極性の第２書き換え電圧とを交互に所定時間印加することで、可変抵抗素子２１の抵抗特性を低抵抗状態と高抵抗状態との間で切り換えることが可能である。
〈本発明装置の動作についての説明〉
制御回路１６から入力されたアドレスに対して、ワード線デコーダ１２はメモリセルアレイ１１のワード線を選択し、ビット線デコーダ１３はメモリセルアレイ１１のビット線の接続される選択素子（例えば、電界効果トランジスタ、ＰＮ接合ダイオード、ショットキーダイオード）を選択する。これにより、選択されたアドレスごとに、所定の電圧をワード線とビット線に印加する。
電圧発生回路１７は、メモリセルアレイ１１の書き換え動作時に必要な電圧を、選択ワード線、非選択ワード線、選択ビット線、非選択ビット線に印加する。この時、選択ワード線には負荷回路１４とワード線デコーダ１２を介して電圧Ｖｐｐを、非選択ワード線電圧にはワード線デコーダ１２を介して電圧Ｖｐｐ／２を、選択ビット線にはビット線デコーダ１３を介して電圧Ｖｓｓを、非選択ビット線にはビット線デコーダ１３を介して電圧Ｖｐｐ／２を印加して、メモリセルアレイ１１の書き換え動作を行う。
データの読み出しは、メモリセルアレイ１１からビット線デコーダ１３、読み出し回路１５を介して行われる。読み出し回路１５は、データの状態を判定し、その結果を制御回路１６に送り、データ線１９へ出力する。
本発明において、従来の書き換え動作と異なる点は、書き換え動作前に負荷回路１４の温度検知を行い、全負荷回路の負荷抵抗特性を温度補償することである。書き換え動作を行う前に、制御回路１６により温度検知回路２５を制御し、負荷回路１４の温度を検知する。その結果は電圧変換制御回路２６に出力され、電圧変換制御回路２６は、温度検知回路２５の出力値に基づき、電圧変換制御回路２６からの負荷回路１４の印加電圧Ｖｔを決定し、負荷回路１４の温度補償制御を行う。
これにより、データ書き換え時において、負荷回路１４の温度に応じて、書き換え対象の可変抵抗素子２１に直列接続される負荷回路１４の負荷抵抗値を電圧変換制御回路２６から出力される電圧Ｖｔを介して制御することができ、書き換え特性の温度依存を補償することができる。
図４は、図１の実施例における電圧変換制御回路２６から出力される電圧Ｖｔの温度による変化を示す一例であり、可変抵抗素子２１の負荷抵抗が温度変化に対して安定的に書き込み可能な一定の範囲を維持するように、高温になるに連れて、電圧変換制御回路２６からの負荷回路１４の印加電圧Ｖｔを減少させている。
次に、同一の可変抵抗素子２１に対して印加電圧及び負荷回路１４の負荷抵抗特性を変化させて電圧印加を行い、可変抵抗素子２１の抵抗特性の推移を測定した結果について説明する。
図５は、可変抵抗体２３としてチタン酸窒化物を、上部電極にＴｉＮを、下部電極にＴｉＮを利用して構成されるバイポーラスイッチングが可能な可変抵抗素子２１とＭＯＳトランジスタで構成される負荷回路１４を直列に接続し、負荷回路１４の負荷抵抗特性並びに電圧発生回路１７から発生される発生電圧条件の双方を変更させ、負荷回路１４の温度を変更しながら、可変抵抗素子２１と負荷回路１４との直列回路の両端に電圧を印加し、印加後の可変抵抗素子２１の抵抗特性の推移を示すグラフである。尚、以下では印加電圧をＶｐｐとして示す。また、各印加時における電圧印加時間については５０ｎｓとして共通とした。
図５において、ＭＯＳトランジスタで構成される負荷回路１４の温度を室温（２３℃）にし、初期状態として抵抗特性Ｒｔ０（約２ｋΩ）にある可変抵抗素子を含む直列回路に対し、ＭＯＳトランジスタのゲート端子にＶｔ＝＋５．０Ｖの電圧を、当該直列回路にＶｐｐ＝−２．５Ｖの電圧を印加（以下、この条件で電圧印加を行う場合を「第１遷移条件」と称する。図５のグラフの横軸にも丸数字でその旨を表記）した後（印加＃１）、可変抵抗素子２１の抵抗特性を測定すると、抵抗特性がＲｔ１（約４ｋΩ）を示し、高抵抗状態に遷移した。この時、遷移前の可変抵抗素子の抵抗状態において、ＭＯＳトランジスタのソースドレイン間の電圧と電流量から負荷抵抗値を求めると１００Ωとなっていた。
次に、この抵抗特性Ｒｔ１の可変抵抗素子２１を含む前記直列回路に対し、負荷回路１４の温度は室温（２３℃）のままで、ＭＯＳトランジスタのゲート端子に負荷抵抗が４．８ｋΩとなるＶｔ＝＋４．５Ｖの電圧を、直列回路にＶｐｐ＝＋２．２Ｖの電圧を印加（以下、この条件で電圧印加を行う場合を「第２遷移条件」と称する。図５のグラフの横軸にも丸数字でその旨を表記）した後（印加＃２）、可変抵抗素子２１の抵抗特性を測定すると、抵抗特性がＲｔ２（約１ｋΩ）を示し、低抵抗状態へ遷移した。この時、遷移前の可変抵抗素子の高抵抗状態において、ＭＯＳトランジスタのソースドレイン間の電圧と電流量から負荷抵抗値を求めると４．８ｋΩとなっていた。以下同様に、第１、及び第２遷移条件で電圧印加を繰り返す（印加＃３〜印加＃５）ことで、約４ｋΩと約１ｋΩとの間で抵抗特性の遷移が繰り返され（抵抗特性Ｒｔ３〜Ｒｔ５）、ソース‐ドレイン間の電圧と電流量から求められるＭＯＳトランジスタの負荷抵抗値は第１遷移条件では１００Ω、第２遷移条件では４．８ｋΩと、順次切り替えられた。
引き続き抵抗特性Ｒｔ５を示す可変抵抗素子２１を含む前記直列回路に対し、負荷回路１４の温度を８０℃にし、Ｖｔ＝＋４．５Ｖ、Ｖｐｐ＝＋２．２Ｖの電圧を印加（以下、この条件で電圧印加を行う場合を「第３遷移条件」と称する。図５のグラフの横軸にも丸数字でその旨を表記）した後（印加＃６）、可変抵抗素子２１の抵抗特性を測定すると、抵抗特性がＲｔ６（約１００Ω）を示した。次に、この抵抗特性Ｒｔ６の可変抵抗素子２１を含む直列回路に対し、負荷回路１４の温度は８０℃のままで、Ｖｔ＝＋５．０Ｖ、Ｖｐｐ＝−２．５Ｖの電圧を印加（以下、この条件で電圧印加を行う場合を「第４遷移条件」と称する。図５のグラフの横軸にも丸数字でその旨を表記）した後（印加＃７）、可変抵抗素子２１の抵抗特性を測定すると、抵抗特性がＲｔ２（約２ｋΩ）を示した。以下同様に、第３遷移条件、及び第４遷移条件で電圧印加を繰り返す（印加＃８〜印加＃１０）ことで、約１００Ωと約２ｋΩとの間で抵抗特性の遷移が繰り返された（抵抗特性Ｒｔ８〜Ｒｔ１０）。
更に引き続き抵抗特性Ｒｔ１０を示す可変抵抗素子２１を含む前記直列回路に対し、負荷回路１４の温度を８０℃から変更せず、ソースドレイン間の電圧と電流量から求められるＭＯＳトランジスタの負荷抵抗特性が室温（２３℃）時と同様の１００Ωになるようにゲート端子に印加する電圧を変更し、Ｖｔ＝＋４．０Ｖ、Ｖｐｐ＝−２．５Ｖの電圧を印加（以下、この条件で電圧印加を行う場合を「第５遷移条件」と称する。図５のグラフの横軸にも丸数字でその旨を表記）した後（印加＃１１）、可変抵抗素子２１の抵抗特性を測定すると、抵抗特性がＲｔ１１（約３ｋΩ）を示した。次に、この抵抗特性Ｒｔ１２の可変抵抗素子２１を含む前記直列回路に対し、負荷回路１４の温度は８０℃のままで、ソースドレイン間の電圧と電流量から求められるＭＯＳトランジスタの負荷抵抗特性が室温（２３℃）時と同様の４．８ｋΩになるようにゲート端子に印加する電圧を変更し、Ｖｔ＝＋３．２Ｖ、Ｖｐｐ＝＋２．２Ｖの電圧を印加（以下、この条件で電圧印加を行う場合を「第６遷移条件」と称する。図５のグラフの横軸にも丸数字でその旨を表記）した後（印加＃１２）、可変抵抗素子２１の抵抗特性を測定すると、抵抗特性がＲｔ１２（約７５０Ω）を示した。以下同様に、第５遷移条件、及び第６遷移条件で電圧印加を繰り返す（印加＃１３〜印加＃１５）ことで、約３ｋΩと約７５０Ωとの間で抵抗特性の遷移が繰り返された（抵抗特性Ｒｔ１３〜Ｒｔ１５）。
以上の各印加＃１〜＃１５に係る可変抵抗素子２１の抵抗特性の遷移より、以下の（１）〜（２）に示す結論を導くことができる。
（１）負荷回路１４の温度が上昇した状態で、可変抵抗素子２１と負荷回路１４の直列回路に対して電圧印加を行い、書き込み動作を行うと、室温時と異なる抵抗値に抵抗変化がみられた。これは、負荷回路１４のＭＯＳトランジスタの負荷抵抗特性が示す抵抗値が室温時より比較的小さくなり、第３及び第４遷移条件が第１及び第２遷移条件と異なったためであり、可変抵抗素子２１の抵抗制御の温度依存がみられる（印加＃１〜＃１０）。
（２）負荷回路１４の温度が室温より高い状態（８０℃）であるが、電圧変換制御回路２６からのゲート電圧Ｖｔを変更して室温（２３℃）時と同様の負荷抵抗特性を示すように制御し、可変抵抗素子２１と負荷回路１４の直列回路に対して電圧印加を行うと、可変抵抗素子２１は室温時と同様の抵抗値で安定した抵抗変化を示した。これは、負荷回路１４のＭＯＳトランジスタの負荷抵抗特性を制御することで、負荷回路１４による可変抵抗素子２１の抵抗制御の温度依存を補償したことを示す（印加＃１〜＃５、＃１１〜＃１５）。
以上の結果より、可変抵抗素子２１は、負荷抵抗の温度に対して負荷回路１４の負荷抵抗特性を制御し、可変抵抗素子２１と負荷回路１４の直列回路に対して印加する発生電圧条件を適宜設定することにより、安定した抵抗変化を示すことができる。尚、遷移後の可変抵抗素子は、新たな遷移条件の下での電圧印加が行われるまでその抵抗状態を持続する。
尚、上述の実施形態では、可変抵抗素子２１を構成する可変抵抗体２３の抵抗特性に、チタン酸窒化物で構成されるものとしたが、他の金属酸化物で構成されるものとしても良い。図６は、可変抵抗体としてコバルト酸化物を、上部電極にＴａを、下部電極にＣｏを利用してバイポーラスイッチングが可能な可変抵抗素子を構成した場合に同様の抵抗変化を行った結果を、図７は、可変抵抗体としてニッケル酸化物を、上部電極にＴａを、下部電極にＮｉを利用してバイポーラスイッチングが可能な可変抵抗素子を構成した場合に同様の抵抗変化を行った結果を夫々示す。尚、双方の場合において負荷回路１４は、図５に示されたチタン酸窒化物の場合と同一のＭＯＳトランジスタにより構成されている。
図６及び図７に示されるように、可変抵抗素子２１がコバルト酸化物あるいはニッケル酸化物で構成される場合においても、図５のチタン酸窒化物の場合と同様に、負荷抵抗の温度に対して負荷回路１４の負荷抵抗特性を制御し、可変抵抗素子２１と負荷回路１４の直列回路に対して印加する発生電圧条件を適宜設定することにより、可変抵抗素子２１は安定した抵抗変化を示すことが分かる。以下に可変抵抗素子２１の各抵抗変化を行った場合の遷移条件を示す。
図６のコバルト酸化物に対して、第１遷移条件：Ｖｔ＝＋５．０Ｖ、Ｖｐｐ＝−３．５Ｖ、２３℃、第２遷移条件：Ｖｔ＝＋４．５Ｖ、Ｖｐｐ＝＋３．２Ｖ、２３℃、第３遷移条件：Ｖｔ＝＋４．５Ｖ、Ｖｐｐ＝＋３．２Ｖ、８０℃、第４遷移条件：Ｖｔ＝＋５．０Ｖ、Ｖｐｐ＝−３．５Ｖ、８０℃、第５遷移条件：Ｖｔ＝＋４．０Ｖ、Ｖｐｐ＝−３．５Ｖ、８０℃、第６遷移条件：Ｖｔ＝＋３．２Ｖ、Ｖｐｐ＝＋３．２Ｖ、８０℃。
図７のニッケル酸化物に対して、第１遷移条件：Ｖｔ＝＋５．０Ｖ、Ｖｐｐ＝−２．２Ｖ、２３℃、第２遷移条件：Ｖｔ＝＋４．５Ｖ、Ｖｐｐ＝＋３．２Ｖ、２３℃、第３遷移条件：Ｖｔ＝＋４．５Ｖ、Ｖｐｐ＝＋３．２Ｖ、８０℃、第４遷移条件：Ｖｔ＝＋５．０Ｖ、Ｖｐｐ＝−２．２Ｖ、８０℃、第５遷移条件：Ｖｔ＝＋４．０Ｖ、Ｖｐｐ＝−２．２Ｖ、８０℃、第６遷移条件：Ｖｔ＝＋３．２Ｖ、Ｖｐｐ＝＋３．２Ｖ、８０℃。
図５〜図７の各結果を参照すれば、一般的に、従来スイッチング動作が確認されている金属酸化物及び金属窒化物及び金属酸窒化物、或いは他の可変抵抗体に対しても、同様に、負荷回路１４を温度補償することで安定した抵抗特性の制御が可能であると考えられる。
尚、上述の実施形態は本発明の好適な実施形態の一例である。本発明の実施形態はこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
〈別実施形態〉
以下、本発明の別実施形態について説明する。
〈１〉上述の実施形態において、温度検知回路２５がＭＯＳトランジスタで構成されている場合を例示したが、バイポーラトランジスタを用いても良く、例えば、電流増幅率ｈＦＥの温度依存性を利用することにより、温度変化に伴うコレクタ電流の変動量に基づいて負荷回路の温度を検知することができる。
〈２〉更に、温度検知回路２５は、図９の回路図に示されるように、一定の電流を供給する定電流源１０１と、定電流源１０１から電流が流れる抵抗成分１０２と、抵抗成分１０２の両端の電圧と温度により電圧値の変動しない基準電圧（Ｖｒｅｆ）を比較するコンパレータ１０３を用いて構成しても良い。抵抗成分１０２は、温度により抵抗値が変化する可変抵抗素子で構成されるが、定電流源１０１は温度によらず一定の電流を供給する。温度により抵抗成分１０２の抵抗値が変動すると、抵抗成分１０２の両端の電圧が変動するため、コンパレータ１０３により、抵抗成分１０２の両端の電圧と温度により電圧値の変動しない基準電圧（Ｖｒｅｆ）とを比較することで、負荷回路の温度を検知することができる。抵抗成分１０２は、温度により抵抗値が変化する可変抵抗素子であればよく、例えば抵抗成分１０２が本発明装置のメモリセルに用いられる可変抵抗素子２１で構成された場合は、高温になると当該抵抗成分１０２の抵抗値が低減し、抵抗成分１０２の両端の電圧が小さくなる。よって、コンパレータ１０３により、抵抗成分１０２の両端の電圧と、温度により電圧値の変動しない基準電圧（Ｖｒｅｆ）とを比較することで、負荷回路の温度を検知することができる。
また、温度により電圧値の変動しない基準電圧（Ｖｒｅｆ）を発生する回路として、図１０に示されるバンドギャップ基準電圧発生回路が挙げられる。
〈３〉上述の実施形態においては、可変抵抗素子がバイポーラ型のスイッチング特性を示す構成を例示したが、本発明はモノポーラ型のスイッチング特性を示す可変抵抗素子の書き換え制御にも当然に適用可能である。メモリセルの書き換え動作は、負荷回路の抵抗特性又は電圧発生回路からの発生電圧条件（印加電圧パルスの大きさとパルス幅）の何れか一方、又は両方を変更して可変抵抗素子の抵抗特性を遷移させることにより行われるが、この場合も、書き換え対象の可変抵抗素子２１に直列接続される負荷回路１４の負荷抵抗特性が温度変化に対して安定的に書き込み可能な一定の範囲を維持するように、電圧変換制御回路２６から出力される電圧Ｖｔを制御することにより、書き換え特性の温度依存を補償することができる。
〈４〉上述の実施形態において、負荷回路１４の抵抗特性と電圧発生回路１７からの発生電圧条件（印加電圧パルスの大きさ）の両方を変更して可変抵抗素子の抵抗特性を遷移させメモリセルの書き換えを行う場合に、書き換え特性の温度依存を補償するものを例示したが、本発明は、負荷回路１４の抵抗特性と電圧発生回路１７からの発生電圧条件の何れかのみを変更してメモリセルの書き換えを行う場合にも当然に利用可能であり、負荷回路１４の抵抗特性を温度補償することにより書き換え特性の温度依存を補償することができる。
〈５〉上述の実施形態において、負荷回路１４は一のＭＯＳトランジスタにより構成されている場合を例示したが、当該負荷回路は二以上のＭＯＳトランジスタにより構成されていても良い。また、負荷回路はオーミック抵抗とトランジスタが直列又は並列に接続されて構成されていても良く、オーミック抵抗の温度変化分をトランジスタの電流電圧特性により補償することができる。即ち、負荷回路は、トランジスタを含む抵抗特性の異なる複数の素子が直列或いは並列に接続されて構成され、当該抵抗特性の異なる複数の素子の中から負荷回路の抵抗特性が選択・切替可能になっていても良く、これにより可変抵抗素子の状態を三以上の複数の抵抗特性の間で安定的に制御することが可能になる。この場合、書き換え条件に応じて制御回路１６は負荷回路１４へ切替信号を送り、当該切替信号に基づき負荷回路は、選択メモリセルに直列に接続する抵抗素子を切り替えると良い。
本発明は、不揮発性記憶装置に利用可能であり、特に電圧印加によって抵抗特性の変化する可変抵抗素子を備えてなる不揮発性半導体記憶装置に利用可能である。
本発明に係る不揮発性半導体記憶装置の概略構成を示すブロック図。 本発明に係る不揮発性半導体記憶装置が備えるメモリセルアレイの部分的な構成を示す図。 本発明に係る不揮発性半導体記憶装置の各メモリセルを構成する可変抵抗素子の模式的な断面構造図。 本発明に係る不揮発性半導体記憶装置が備える電圧変換制御回路から出力される制御電圧の温度による変化を示す一例。 可変抵抗体がチタン酸窒化物で構成される可変抵抗素子の抵抗特性の推移を示す図。 可変抵抗体がコバルト酸化物で構成される可変抵抗素子の抵抗特性の推移を示す図。 可変抵抗体がニッケル酸化物で構成される可変抵抗素子の抵抗特性の推移を示す図。 ＭＯＳトランジスタの温度特性を示す図。 本発明に係る不揮発性半導体記憶装置が備える温度検知回路の別実施形態を示す回路図。 バンドギャップ基準電圧発生回路図。 上部電極と下部電極の間に可変抵抗体を挟持した構造の可変抵抗素子における両電極間への電圧印加による基本的な抵抗変化特性を示す電流電圧特性を示すグラフ バイポーラスイッチング動作可能な可変抵抗素子の抵抗特性（電流電圧特性）を示すグラフ。 モノポーラスイッチング動作可能な可変抵抗素子の抵抗特性を示すグラフ。
符号の説明
１０： 本発明に係る不揮発性半導体記憶装置
１１： メモリセルアレイ
１２： ワード線デコーダ
１３： ビット線デコーダ
１４： 負荷回路
１５： 読み出し回路
１６： 制御回路
１７： 電圧発生回路
１８： アドレス線
１９： データ線
２０： 制御信号線
２１： 可変抵抗素子
２２： 下部電極
２３： 可変抵抗体
２４： 上部電極
２５： 温度検知回路
２６： 電圧変換制御回路
１０１： 定電流源
１０２： 抵抗成分
１０３： コンパレータ
ＢＬ０〜ＢＬ３、ＢＬ： ビット線
Ｉｃ１： 電流コンプライアンス値
Ｉｄｓ： ソース−ドレイン電流
Ｍ： メモリセル
Ｒｔ０〜Ｒｔ２１： 抵抗特性
Ｓａ、Ｓｂ： 抵抗特性（電流電圧特性曲線）
Ｓｃ： 負荷抵抗特性
Ｔｂ： 遷移点
ＷＬ０〜ＷＬ３、ＷＬ： ワード線
Ｖａ、Ｖｂ： 閾値電圧
Ｖｇ： ゲート電圧
Ｖｔ： 電圧変換制御回路からの負荷回路の制御電圧
Ｚ： 負荷抵抗特性

Claims (6)

  1. 両端に所定条件を満足する電圧が印加されることで、当該両端の電流電圧特性で規定される抵抗特性が二以上の異なる抵抗特性の間で可逆的に遷移し、前記二以上の異なる抵抗特性に応じて異なる情報が関連付けられることで二以上の情報の記憶が可能な可変抵抗素子を有するメモリセルを複数配列してなるメモリセルアレイと、
    前記可変抵抗素子の一方端に直列に接続する負荷回路と、
    前記可変抵抗素子と前記負荷回路との直列回路の両端に印加する電圧を発生させるための電圧発生回路と、
    前記負荷回路の温度を検知する温度検知回路と、
    電圧変換制御回路と、を備えてなる不揮発性半導体記憶装置であって、
    前記負荷回路は、電流電圧特性で規定される自身の抵抗特性を外部制御信号により変更可能に構成され、
    前記電圧発生回路は、自身が発生する前記直列回路の両端に電圧を印加するための電圧の発生電圧条件を変更可能に構成され、
    前記可変抵抗素子は、前記直列回路に前記電圧発生回路からの電圧が印加されると、前記負荷回路の抵抗特性と前記電圧発生回路が発生する発生電圧条件に基づいて決定される一の抵抗特性に、前記二以上の異なる抵抗特性の間で抵抗特性が遷移可能に構成され、
    前記負荷回路の抵抗特性又は前記電圧発生回路からの発生電圧条件の何れか一方、又は両方を変更することで一の遷移条件を設定し、前記設定された遷移条件の下で、前記電圧発生回路からの発生電圧を書き換え対象である対象メモリセルが有する前記可変抵抗素子と前記負荷回路との直列回路に対して印加して、前記可変抵抗素子の抵抗特性を当該電圧印加前の抵抗特性を含めた前記二以上の異なる抵抗特性の中から選択される一の抵抗特性に選択的に遷移させるものであり、
    前記電圧変換制御回路は、前記温度検知回路の検知温度に応じて、前記直列回路の両端に電圧を印加することにより前記可変抵抗素子に分圧される電圧が、前記可変抵抗素子の抵抗特性が前記選択される一の抵抗特性へ遷移する閾値電圧以上となり、前記選択される一の抵抗特性に遷移後においては前記選択される一の抵抗特性以外へ遷移する閾値電圧以下となるように、前記負荷回路の抵抗特性を温度変化に対して制御が可能に構成されることにより、
    前記メモリセルアレイを構成する前記メモリセルの書き換え時に、前記可変抵抗素子に二以上の情報の書き換えが可能に構成されていることを特徴とする不揮発性半導体記憶装置。
  2. 前記負荷回路は、トランジスタを含んで構成され、前記トランジスタのゲート端子或いはベース端子への電圧印加により、電流電圧特性で規定される自身の抵抗特性を変更可能に構成され、
    前記電圧変換制御回路は、所定の電圧を前記負荷回路の前記トランジスタのゲート端子或いはベース端子に印加することにより、前記負荷回路の抵抗特性を温度変化に対して制御が可能に構成されていることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記負荷回路は、前記メモリセルアレイと同一のチップに配置されていることを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
  4. 前記メモリセルが有する前記可変抵抗素子は、第１電極と、第２電極と、及び前記両電極の間に形成される可変抵抗体を有し、
    前記可変抵抗体は、Ｃｕ，Ｎｉ，Ｖ，Ｚｎ，Ｎｂ，Ｔｉ，Ｗ，Ｃｏ，Ｔａの少なくとも何れか一つを含む遷移金属の酸化物又は窒化物又は酸窒化物で構成されることを特徴とする請求項１から３の何れかに記載の不揮発性半導体装置。
  5. 前記温度検知回路は、バイポーラトランジスタ又はＭＯＳトランジスタにより構成され、
    前記パイポーラトランジスタのエミッタ‐コレクタ間に流れる電流量、又は、前記ＭＯＳトランジスタのソース‐ドレイン間に流れる電流量により前記負荷回路の温度を検知することを特徴とする請求項１から４の何れか一項に記載の不揮発性半導体装置。
  6. 前記温度検知回路は、前記可変抵抗素子を有し、
    定電流源から前記可変抵抗素子に定電流を流して前記可変抵抗素子の両端に発生する電圧と、温度により電圧が変動しない基準電圧と、をコンパレータにより比較して前記負荷回路の温度を検知することを特徴とする請求項１から４の何れか一項に記載の不揮発性半導体装置。

JP2008320139A 2008-12-16 2008-12-16 不揮発性半導体装置及びその負荷抵抗の温度補償回路 Expired - Fee Related JP5134522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008320139A JP5134522B2 (ja) 2008-12-16 2008-12-16 不揮発性半導体装置及びその負荷抵抗の温度補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008320139A JP5134522B2 (ja) 2008-12-16 2008-12-16 不揮発性半導体装置及びその負荷抵抗の温度補償回路

Publications (2)

Publication Number Publication Date
JP2010146612A JP2010146612A (ja) 2010-07-01
JP5134522B2 true JP5134522B2 (ja) 2013-01-30

Family

ID=42566895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008320139A Expired - Fee Related JP5134522B2 (ja) 2008-12-16 2008-12-16 不揮発性半導体装置及びその負荷抵抗の温度補償回路

Country Status (1)

Country Link
JP (1) JP5134522B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161745B1 (ko) * 2009-06-05 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907435B2 (en) * 2005-09-21 2011-03-15 Renesas Electronics Corporation Semiconductor device
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
WO2008120480A1 (ja) * 2007-03-29 2008-10-09 Nec Corporation 半導体集積回路

Also Published As

Publication number Publication date
JP2010146612A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4221031B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
KR100952088B1 (ko) 불휘발성 반도체 기억 장치
US11393530B2 (en) Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP5250726B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP4252624B2 (ja) 抵抗変化型記憶装置
JP4972238B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
JP4705204B1 (ja) 抵抗変化型不揮発性記憶装置
JP4088324B1 (ja) 不揮発性半導体記憶装置
JP4251576B2 (ja) 不揮発性半導体記憶装置
KR101520600B1 (ko) 저항 변화 메모리
JP2006203098A (ja) 不揮発性半導体記憶装置
KR101570187B1 (ko) 어레이 내의 저항성 스위칭 디바이스를 판독하기 위한 회로 및 방법
JP4203532B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
JP5209013B2 (ja) 不揮発性半導体記憶装置
JP5134522B2 (ja) 不揮発性半導体装置及びその負荷抵抗の温度補償回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees