KR100952088B1 - 불휘발성 반도체 기억 장치 - Google Patents

불휘발성 반도체 기억 장치 Download PDF

Info

Publication number
KR100952088B1
KR100952088B1 KR1020087019433A KR20087019433A KR100952088B1 KR 100952088 B1 KR100952088 B1 KR 100952088B1 KR 1020087019433 A KR1020087019433 A KR 1020087019433A KR 20087019433 A KR20087019433 A KR 20087019433A KR 100952088 B1 KR100952088 B1 KR 100952088B1
Authority
KR
South Korea
Prior art keywords
voltage
resistance
load
characteristic
circuit
Prior art date
Application number
KR1020087019433A
Other languages
English (en)
Other versions
KR20080083210A (ko
Inventor
야스나리 호소이
노부요시 아와야
이사오 이노우에
Original Assignee
샤프 가부시키가이샤
도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤, 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 filed Critical 샤프 가부시키가이샤
Publication of KR20080083210A publication Critical patent/KR20080083210A/ko
Application granted granted Critical
Publication of KR100952088B1 publication Critical patent/KR100952088B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

전압 인가에 의해 저항 특성이 변화하는 가변 저항 소자에 대한 안정된 고속 스위칭 동작이 가능한 불휘발성 반도체 기억 장치를 제공한다. 가변 저항 소자에 대한 전압 인가를 실행하기 위한 부하 회로가 가변 저항 소자와 전기적으로 직렬 접속 가능하게 형성되고, 부하 회로의 부하 저항 특성이 2 개의 상이한 특성 사이에서 전환 가능하게 구성되어, 가변 저항 소자의 저항 특성이, 저저항 상태에서 고저항 상태로 전이되는 경우와 고저항 상태에서 저저항 상태로 전이되는 경우에서, 부하 회로의 2 개의 부하 저항 특성이 선택적으로 전환되고, 가변 저항 소자와 부하 회로의 직렬 회로에 인가된 재기록용 전압에 의해, 가변 저항 소자에 2 가지 저항 특성의 일방에서 타방으로 전이되는 데 필요한 전압이 인가되고, 가변 저항 소자의 저항 특성이 일방에서 타방으로 전이된 후에는, 가변 저항 소자에 인가되어 있는 전압이, 선택되어 있는 부하 저항 특성에 의해, 타방의 저항 특성에서 일방의 저항 특성으로 복귀 불가능한 전압이 된다.
Figure R1020087019433
불휘발성 반도체 기억 소자, 가변 저항 소자, 부하 회로, 고속 스위칭

Description

불휘발성 반도체 기억 장치{NONVOLATILE SEMICONDUCTOR STORAGE DEVICE}
기술분야
본 발명은 전압 인가에 의해 저항 특성이 변화하는 가변 저항 소자를 구비하여 이루어지는 불휘발성 반도체 기억 장치에 관한 것이다.
배경기술
불휘발성 반도체 기억 장치는, 휴대 전화를 비롯하여, 퍼스널 컴퓨터, 가전 기기, 게임 기기 등에 응용되어, 산업계에서 널리 이용되고 있다. 현재, 산업상 이용되고 있는 주된 불휘발성 반도체 기억 장치는 플래시 메모리이다. 플래시 메모리는 원리적으로 미세화의 한계에 부딪칠 것으로 예측되어, 플래시 메모리를 대신할 신형 불휘발 반도체 기억 장치가 널리 연구되고 있다. 그 중에서도 금속 산화막에 전압을 인가함으로써 저항의 변화가 일어나는 현상을 이용한 저항 변화 메모리는, 미세화 한계면에서 플래시 메모리에 비해 유리하고, 또한 고속으로 데이터 재기록이 가능하다는 점에서 최근 연구 개발이 활발히 이루어지고 있다.
니켈, 철, 구리, 티탄 등의 금속 산화물에 전압을 인가하여 저항이 변화하는 현상 자체는 1960년대부터 연구되고 있었으나 (비특허문헌 1 참조), 당시에는 실제 디바이스에 실용화되지는 않았다. 1990년대 말, 페로브스카이트 구조를 갖는 망간이나 구리의 산화물에 단시간의 전압 펄스를 가함으로써, 재료의 열화를 최소한으로 억제하고, 저항을 증감할 수 있는 것을 이용하여 불휘발성 반도체 기억 장 치에 응용하는 것이 제안되고, 이어서 이들 금속 산화물을 사용한 가변 저항 소자를 트랜지스터 또는 다이오드와 조합하여 불휘발성의 단위 메모리 소자로 한 메모리 어레이가 실제로 반도체 칩 상에 형성될 수 있는 것이 실증되고, 2002년의 IEDM (International Electron Device Meeting) 에 보고되어 (비특허문헌 2 참조), 반도체 업계에서 널리 연구가 이루어지는 계기가 되었다. 그 후, 1960년대에 연구가 이루어진 니켈이나 구리의 산화물에서도 동일한 생각으로 트랜지스터나 다이오드와의 조합에 의한 메모리 소자가 보고되어 있다.
이들 기술은 전부, 전압 펄스의 인가에 의해 유기되는 금속 산화막의 저항 변화를 이용하여, 상이한 저항 상태를 불휘발성 메모리 소자의 기억 정보로서 이용하는 것으로, 기본적으로는 동일 기술인 것으로 생각된다.
상기와 같은 전압 인가에 의해 저항 변화가 야기되는 가변 저항 소자는, 사용되는 가변 저항체의 재료, 전극 재료, 소자의 형상, 크기, 측정 조건에 따라, 여러가지 저항 특성이나 저항 변화 특성을 나타낸다. 그러나, 이러한 특성의 다양성의 요인은 분명하지 않다. 즉, 연구자는 우연히 제작한 범위에서, 불휘발성 메모리 소자로서 최선의 특성을 나타내는 동작 조건을 그 소자의 동작 조건으로 한 것으로, 이들 특성의 전체 상 (像) 은 충분히 파악되지 않아, 통일된 설계 지침이 없는 상황에서 현재에 이르고 있다.
이러한 통일된 설계 지침이 없는 상황은, 상기 가변 저항 소자가 진정한 의미의 공업적으로 이용 가능한 기술에 이르지 않은 것을 나타내고 있다. 바꿔 말하면, 상기와 같은 경험적으로 최적화된 기술로는, 상기 가변 저항 소자는 불휘 발성 메모리 소자 단체, 또는 당해 불휘발성 메모리 소자를 소규모로 집적화한 부품으로서는 이용 가능해도, 플래시 메모리와 같은 100만 ∼ 1억개 이상의 대규모의 집적도가 높은 품질 보증을 필요로 하는 현재의 반도체 기억 장치에 응용하는 것은 불가능하다.
상기 서술한 바와 같은 전체 상이 파악되어 있지 않은 구체적 사례로서, 상기 가변 저항 소자의 바이폴러 (쌍극성) 스위칭 특성과 유니폴러 (단극성) 스위칭 특성을 들 수 있다. 이들은 이미 IEDM 에서 양방의 스위칭 특성과 그 응용예가 보고되어 있다 (비특허문헌 2 참조).
바이폴러 스위칭이란, 정부 (正負) 의 상이한 2 개의 극성의 전압 펄스를 이용하여, 어느 일방의 극성의 전압 펄스로 가변 저항 소자의 저항을 저저항 상태에서 고저항 상태로 전이시키고, 타방의 극성의 전압 펄스로 고저항 상태에서 저저항 상태로 전이시킴으로써 2 개의 저항 상태간의 스위칭을 실현하는 것이다.
한편, 유니폴러 스위칭은, 동(同)극성에서 장단 (長短) 2 개의 상이한 인가 시간 (펄스폭) 의 전압 펄스를 이용하여, 일방의 인가 시간의 전압 펄스로 가변 저항 소자의 저항을 저저항 상태에서 고저항 상태로 전이시키고, 타방의 인가 시간의 전압 펄스로 고저항 상태에서 저저항 상태로 전이시킴으로써 2 개의 저항 상태간의 스위칭을 실현하는 것이다.
현재까지, 상기 양방의 스위칭 특성에 대하여 몇 가지 보고가 이루어져 있으나, 제작한 특정 메모리 소자의 동작 조건에 있어서의 특성을 서술하는데 그치고 있다.
상기 2 개의 스위칭 특성에 의한 스위칭 동작은, 각각 이점과 문제점이 있다. 즉, 바이폴러 스위칭은, 저항의 증대 및 감소에 수반되는 전이 시간이 모두 수십ns 대 또는 그 이하를 실현할 수 있기 때문에, 이것을 이용한 기억 장치는 축적 데이터의 재기록을 매우 고속으로 실행할 수 있다. 그러나, 정부 양 극성의 전압 펄스의 인가를 이용하기 때문에, 반도체 기억 장치를 실현하기 위한 회로 구성이 복잡해지고, 칩 사이즈가 커져 제조 비용의 증가를 초래한다.
한편, 유니폴러 스위칭은, 단일 극성의 전압 펄스로 스위칭 동작을 실현할 수 있기 때문에 회로 구성을 간단화할 수 있어, 칩 사이즈를 바이폴러 스위칭에 비해 작게 할 수 있게 되어, 제조 비용면에서 우수하다. 또한, 단위 메모리 소자에 다이오드와 가변 저항 소자의 조합을 이용할 수 있기 때문에, 크로스포인트형 메모리 셀 어레이 구성으로 한 경우에 문제가 되는 인접 메모리 셀로부터의 회입 전류의 영향을 대폭 저감할 수 있어, 판독 동작시에 있어서의 전기적 특성의 대폭적인 향상을 기대할 수 있다. 그러나, 장단 2 종류의 전압 펄스를 사용하고, 특히 장시간의 전압 펄스는 수㎲ 의 펄스폭이 필요하기 때문에 바이폴러 스위치에 대해 100 배 이상의 재기록 시간을 필요로 한다. 게다가, 재기록시의 메모리 셀 전류는 바이폴러 스위칭과 마찬가지로 수백μA ∼ 수㎃ 이기 때문에, 메모리 셀 당 재기록 소비 전력도 바이폴러 스위칭의 100 배 정도 필요해져, 재기록시의 성능면에서는 대폭 바이폴러 스위칭보다 떨어지게 된다.
한편, 스위칭 동작의 안정성면에서는, 어느 스위칭 특성에 있어서도 과제가 존재한다. 스위칭 동작을 안정적으로 일으키기 위해서는, 최적의 전압 진폭의 전압 펄스를 선택할 필요가 있으나, 이 전압 진폭은 메모리 소자가 갖는 특성에 맞춰 시행 착오를 거쳐 결정할 수밖에 없다. 따라서, 바이폴러 스위칭이어도 인가하는 전압 펄스는 극성의 차이뿐만 아니라 전압 진폭도 상이한 전압 펄스를 사용함으로써 보다 안정된 스위칭 동작이 되는 경우가 많다.
특허문헌 1 : 일본 공개특허공보 2005-25914호
비특허문헌 1 : H. Pagnia 외, “Bistable Switching in Electroformed Metal-Insulator-Metal Devices", Physica Status Solidi(a), 108, pp. 11-65, 1988년
비특허문헌 2 : W. W. Zhuang 외, “Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEDM Technical Digest, pp.193-196, 2002년 12월
발명의 개시
발명이 해결하고자 하는 과제
먼저, 본 발명이 해결하고자 하는 과제 및 그 해결 수단에 대하여 설명하기 전에, 상기 서술한 바이폴러 스위칭 특성 및 유니폴러 스위칭 특성에 기초하는 스위칭 동작이 안정적으로 실현될 수 있기 위한 조건에 대하여, 본 발명의 기초가 되는 기술 사상으로서 설명한다. 요컨대, 종래 현상 자체는 확인되어 있음에도 불구하고, 그 안정적인 스위칭 동작에 대한 이론적인 설명이 되어 있지 않았던 바이폴러 스위칭 특성 및 유니폴러 스위칭 특성이 유사한 재료 및 구성으로 발현될 수 있는 이유에 관하여, 본원 발명자들이 알아낸 새로운 견지에 기초하여 설명한 다.
도 25 는 상부 전극과 하부 전극간에 가변 저항체를 협지 (挾持) 한 구조의 가변 저항 소자에 있어서의 양 전극간에 대한 전압 인가에 의한 기본적인 저항 변화 특성을 나타내는 전류 전압 특성이다. 도 25 에 나타내는 전류 전압 특성의 측정은 전류의 상한값 (컴플라이언스) 을 설정할 수 있는 시판의 측정기 (예를 들어, 애질런트 테크놀로지사의 파라미터 애널라이저, 형번 4156B) 를 사용하였다. 구체적인 전압값 및 전류값은, 측정 대상이 되는 개개의 시료의 재료, 소자 구조, 제조 공정, 소자 사이즈에 따라 상이하지만, 정성 (定性) 적인 특성에 대해서는, 가변 저항체의 종류에 상관없이, 예를 들어, 가변 저항체의 재료가 철, 니켈, 구리, 티탄 등의 산화막인 경우에 도 25 에 나타내는 특성을 나타낸다.
즉, 고저항 상태의 저항 특성 (도면 중 A) 을 나타내는 가변 저항 소자에 임계값 전압 (Va) (Va+ 또는 Va-) 이상의 전압을 인가하면, 저저항 상태의 저항 특성 (도면 중 B) 으로 전이된다. 가변 저항 소자를 흐르는 전류는, 인가 전압 (Va) 이상에서 전류 컴플라이언스값 (Ic1) 까지 증가한다. 이 때, 전류 컴플라이언스값 (Ic1) 을 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로의 전이점 (Tb) 에서의 전류값을 초과하지 않는 값으로 설정함으로써, 컴플라이언스값 (Ic1) 이상의 전류는 흐르지 않고, 전류값 (Ic1) 을 유지한 채 인가 전압을 저하시키면, 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로 전이된다. 이 때, 저저항 상태로 전이 후의 인가 전압이 전이점 (Tb) 에서의 임계값 전압 (Vb) (Vb+ 또는 Vb-) 보다 낮기 때문에, 저항 특성은 고저항 상태 (특성 A) 로 되돌아가지 않고, 안정적으로 저저항 상태 (특성 B) 로 전이된다. 다음으로, 전류 컴플라이언스값을 전이점 (Tb) 에서의 전류값 이상으로 설정하거나, 또는 최초의 설정을 해제하고, 저저항 상태의 저항 특성 (도면 중 B) 을 나타내는 가변 저항 소자에 임계값 전압 (Vb) 이상의 전압을 인가하면, 가변 저항 소자를 흐르는 전류가 감소되어, 고저항 상태의 저항 특성 (도면 중 A) 으로 전이된다.
고저항 상태 (도면 중 A) 에 있을 때, 전류 컴플라이언스값을 설정하지 않고 임계값 전압 (Va) 이상의 전압을 계속 인가한 경우, 당해 인가 전압이 임계값 전압 (Vb) 보다 크기 때문에, 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로의 전이가 일어나면 즉시 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로의 전이가 발생한다. 결과적으로, 가변 저항 소자의 저항 특성이 고저항 상태 (특성 A) 와 저저항 상태 (특성 B) 사이에서 계속해서 변화하는 불안정한 발진 현상이 발생하게 된다. 이와 같은 발진 상태에서 인가 전압을 저하시키면, 큰 쪽의 임계값 전압 (Va) 미만의 전압이 되었을 때 발진은 정지되고, 그 시점에서 인가 전압이 임계값 전압 (Vb) 이상이기 때문에, 가변 저항 소자의 저항 특성은 저저항 상태 (특성 B) 가 되고, 실제로 임계값 전압 (Va) 이상의 전압을 인가해도 고저항 상태 (특성 A) 로의 전이는 일어나지 않는다. 요컨대, 가변 저항 소자 단체에 대해 전류 컴플라이언스값을 설정하지 않고 전압 인가해도 원하는 스위칭 동작은 실현할 수 없다.
또한, 도 25 에 나타낸 저항 특성에서는 고저항 상태에서 저저항 상태로 전 이되는 임계값 전압 (Va) 보다 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (Vb) 이 낮은 경우를 나타내었으나, 이 임계값 전압 (Va, Vb) 의 대소 관계는 반대인 경우도 있을 수 있다. 이 경우, 임계값 전압 (Va) 에서 고저항 상태에서 저저항 상태로의 전이는 안정적으로 일어나지만, 임계값 전압 (Vb) 이상에서는 상기 발진이 일어나, 임계값 전압 (Vb) 이상의 전압 펄스를 인가해도 저저항 상태로의 전이는 일어나지 않는다.
따라서, 가변 저항 소자로서 안정적인 스위칭 동작을 실시하기 위해서는, 고저항 상태에서 저저항 상태로 전이시키는 동작, 저저항 상태에서 고저항 상태로 전이시키는 동작 각각에 있어서, 각각 이하의 2 가지 조건을 만족할 필요가 있다.
첫째로, 가변 저항 소자의 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에, 임계값 전압 (Va) 이 임계값 전압 (Vb) 보다 저전압이고, 임계값 전압 (Va) 보다 높은 전압을 인가할 필요가 있다. 둘째로, 가변 저항 소자의 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에, 임계값 전압 (Vb) 이 임계값 전압 (Va) 보다 저전압이고, 임계값 전압 (Vb) 보다 높은 전압을 인가할 필요가 있다.
종래 보고되어 있던 대칭 구조의 가변 저항 소자에서는, 가변 저항 소자 단체 (單體) 로 스위칭 동작시키는 경우, 즉, 부하 저항이 제로 또는 일정한 부하 저항 특성에 고정된 조건하에서 가변 저항 소자에 대한 인가 전압을 온 오프하는 경우, 2 가지 저항 상태 사이를 전이시키는 각각의 인가 전압이 동일 극성에서는, 상기 2 가지 조건을 동시에 만족시킬 수는 없다. 이 때문에, 상기 2 가지 조건을 만족시키기 위해서는, 하기와 같은 비대칭 구조의 가변 저항 소자에 대한 바이폴러 스위칭 특성의 비대칭성, 또는, 온도 상승에 의한 저항 특성의 변화를 이용한 유니폴러 스위칭 동작을 사용할 필요가 있었다.
도 26 에 상기 2 가지 조건을 만족하여 바이폴러 스위칭 동작이 가능한 가변 저항 소자의 저항 특성 (전류 전압 특성) 을 나타낸다. 또한, 도 26 에서는 가변 저항 소자의 2 가지 저항 특성 A, B 와 부하 회로의 부하 저항 특성 C 를 함께 표시하고 있다. 부하 회로는 가변 저항 소자에 대해 전기적으로 직렬로 접속하여 직렬 회로를 형성하고, 당해 직렬 회로의 양단에 전압 인가함으로써, 가변 저항 소자와 부하 회로의 저항 분압에 의해 가변 저항 소자에 인가되는 전압이 결정된다. 도 26 중에 있어서, 부하 저항 특성 C 와 저항 특성 A, B 의 교점의 전압이 실제로 가변 저항 소자에 인가되는 전압이 되고, 부하 저항 특성 C 와 전압축과의 교점이 당해 직렬 회로의 양단에 인가되는 전압을 나타낸다. 당해 직렬 회로의 양단에 대한 인가 전압의 증감에 의해, 부하 저항 특성 C 를 나타내는 특성 곡선 또는 특성 직선이 횡 방향 (전압축 방향) 으로 평행 이동한다. 도 26 에 나타내는 예에서는, 부하 회로로서 선형의 부하 저항 특성을 나타내는 부하 저항을 상정하여 설명한다.
도 26 에 나타내는 전류 전압 특성에서는, 일방의 극성 (정극성) 측의 직렬 회로에 대한 전압 인가에 의해 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로 전이되는 임계값 전압 (VA+) 이 동일한 극성 (정극성) 측에서 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (VB+) 보다 절대값이 작고, 절대값이 임계값 전압 (VA+) 이상인 전압을 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Va+) 이상의 전압이 인가되어, 고저항 상태에서 저저항 상태로의 전이가 일어난다. 여기에서, 도 26 에 나타내는 예에서는, 전류 컴플라이언스를 설정하는 대신에 부하 회로를 이용하여 도 25 에서 설명한 것과 동일한 효과를 실현하고 있다. 요컨대, 부하 회로의 존재에 의해, 고저항 상태에서 저저항 상태로의 전이에 의한 가변 저항 소자를 흐르는 전류의 증가에 의해 부하 회로를 통한 전압 강하가 발생하여 가변 저항 소자에 대한 인가 전압이 자동적으로 저감된다. 부하 회로의 부하 저항 특성을 적정하게 설정함으로써, 저저항 상태로 전이 후의 가변 저항 소자에 대한 인가 전압의 절대값이 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 임계값 전압 (Vb+) 보다 저전압이 되어, 안정적으로 고저항 상태에서 저저항 상태로의 전이가 실현된다. 그러나, 저저항 상태로 전이 후에, 직렬 회로로 동일 극성 (정극성) 의 임계값 전압 (VB+) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Va+) 보다 고전압인 임계값 전압 (Vb+) 이상의 전압이 인가되기 때문에, 저저항 상태에서 고저항 상태로의 전이는 일어나지 않는다.
반대로, 타방의 극성 (부극성) 측의 직렬 회로에 대한 전압 인가에 의해 저 저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로 전이되는 임계값 전압 (VB-) 이 동일한 극성 (부극성) 측에서 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (VA-) 보다 절대값이 작고, 절대값이 임계값 전압 (VB-) 이상의 전압을 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 절대값이 임계값 전압 (Vb-) 이상의 전압이 인가되어, 저저항 상태에서 고저항 상태로의 전이가 일어난다. 부하 회로의 부하 저항 특성을 부극성측에서도 정극성측과 공통으로 설정함으로써, 고저항 상태로 전이 후의 가변 저항 소자에 대한 인가 전압의 절대값이 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 임계값 전압 (Va-) 보다 저전압되어, 안정적으로 저저항 상태에서 고저항 상태로의 전이가 실현된다. 그러나, 고저항 상태로 전이 후에, 직렬 회로로 동일 극성 (부극성) 의 절대값이 임계값 전압 (VA-) 이상인 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Vb-) 보다 고전압인 임계값 전압 (Va-) 이상의 전압이 인가되기 때문에, 고저항 상태에서 저저항 상태로의 전이는 일어나지 않는다.
여기에서, 주목해야 할 점은, 가변 저항 소자 단체에서는, 인가 전압의 극성에 상관없이, 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (Vb+ 및 Vb-) 이 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (Va+ 및 Va-) 보다 각각 저전압임에도 불구하고, 임계값 전압 (Va+ 및 Vb+) 의 상대 관계 (예를 들어, 전압차나 전압비) 와 임계값 전압 (Va- 및 Vb-) 의 상대 관계를 비대칭으로 함으로써, 부하 회로의 부하 저항 특성을 적정하게 설정함으로써, 직렬 회로에 대한 인가 전압의 임계값 전압으로서, 정극성측에서 임계값 전압 (VA+) 을 임계값 전압 (VB+) 보다 절대값을 작게 하고, 부극성측에서 임계값 전압 (VB-) 을 임계값 전압 (VA-) 보다 절대값을 작게 할 수 있다는 점이다. 이 결과, 임계값 전압 (VA+ 및 VB+) 의 대소 관계와 임계값 전압 (VB- 및 VA-) 의 대소 관계를 반전시킬 수 있어, 정부 양 극성의 전압 인가에 의해 안정적인 바이폴러 스위칭 동작이 가능해진다.
여기에서, 도 26 에 나타내는 가변 저항 소자의 임계값 전압의 상대 관계에 있어서의 정부 양 극성 사이의 비대칭성은, 가변 저항 소자의 하부 전극 및 상부 전극의 재료, 가변 저항체의 조성, 소자 형상, 또는 소자 사이즈 등을 상하 비대칭으로 구성함으로써 실현할 수 있다. 특히, 안정적인 바이폴러 스위칭을 실현하기 위해서는, 하부 전극과 상부 전극을 다른 재료로 하거나, 하부 전극과 가변 저항체간의 계면 구조 또는 상부 전극과 가변 저항체간의 계면 구조를 다른 구조로 하는 등의 극단적인 비대칭성이 필요해지는 경우가 있다. 예를 들어, 하부 전극과 가변 저항체간의 계면과 상부 전극과 가변 저항체간의 계면 중 어느 일방측에서 쇼트키 접합과 같은 정류 특성을 나타내는 경우에 양호한 비대칭성이 발현되기 쉽다.
그러나, 종래의 바이폴러 스위칭 동작에서는, 상기 서술한 바와 같이, 정부 양 극성의 전압 펄스의 인가를 이용하기 때문에, 반도체 기억 장치를 실현하기 위한 회로 구성이 복잡해지고, 칩 사이즈가 커져 제조 비용의 증가를 초래할 뿐만 아니라 이와 같은 가변 저항 소자의 구조상의 비대칭성에 의해, 제조 공정에 있어서 하부 전극과 상부 전극에서 다른 재료를 사용할 필요가 생겨, 제조 공정을 복잡해지고, 추가적인 제조 비용 상승의 요인이 된다.
상기 서술한 비대칭 구조의 가변 저항 소자에 대한 바이폴러 스위칭 동작과는 별도로, 가변 저항 소자에 대한 전압 인가 시간을 2 개의 상이한 값으로 하면, 동일 극성의 전압 인가에서도 상기 서술한 안정적인 스위칭 동작을 실시하기 위한 2 가지 조건을 만족시킬 수 있는 경우가 있다.
도 27(A) 및 도 27(B) 에 상기 2 가지 조건을 만족하여 유니폴러 스위칭 동작이 가능한 가변 저항 소자의 저항 특성 (전류 전압 특성) 을 나타낸다. 도 27(A) 는 펄스폭 (전압 인가 시간) 이 짧은 전압 펄스 인가시의 가변 저항 소자의 저항 특성 (전류 전압 특성) 을 나타내고, 도 27(B) 는 펄스폭 (전압 인가 시간) 이 긴 전압 펄스 인가시의 가변 저항 소자의 저항 특성 (전류 전압 특성) 을 나타낸다. 또한, 도 27 에서는, 도 26 과 동일한 요령으로, 가변 저항 소자의 2 가지 저항 특성 A, B 와 부하 회로의 부하 저항 특성 C 를 함께 표시하고 있다.
도 27(A) 에 나타내는 전류 전압 특성에서는, 직렬 회로에 대한 짧은 펄스폭의 전압 펄스 인가에 의해 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로 전 이되는 임계값 전압 (Vs) 이, 동일한 펄스폭에 있어서의 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (MBs) 보다 절대값이 작고, 절대값이 임계값 전압 (VAs) 이상인 전압 펄스를 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Vas) 이상의 전압이 인가되어, 고저항 상태에서 저저항 상태로의 전이가 일어난다. 여기에서, 도 27(A) 에 나타내는 예에서는, 도 25에 나타내는 전류 컴플라이언스를 설정하는 대신에 부하 회로를 이용하여 도 25 에서 설명한 것과 동일한 효과를 실현하고 있다. 요컨대, 부하 회로의 존재에 의해, 고저항 상태에서 저저항 상태로의 전이에 의한 가변 저항 소자를 흐르는 전류의 증가에 의해 부하 회로를 통한 전압 강하가 발생하여 가변 저항 소자에 대한 인가 전압이 자동적으로 저감된다. 부하 회로의 부하 저항 특성을 적정하게 설정함으로써, 저저항 상태로 전이 후의 가변 저항 소자에 대한 인가 전압의 절대값이, 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 임계값 전압 (Vbs) 보다 저전압이 되어, 안정적으로 고저항 상태에서 저저항 상태로의 전이가 실현된다. 그러나, 저저항 상태로 전이 후에, 동일한 펄스폭의 전압 펄스 인가에 의해 직렬 회로로 임계값 전압 (VBs) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Vas) 보다 고전압의 임계값 전압 (Vbs) 이상의 전압이 인가되기 때문에, 저저항 상태에서 고저항 상태로의 전이는 일어나지 않는다.
반대로, 도 27(B) 에 나타내는 전류 전압 특성에서는, 직렬 회로에 대한 긴 펄스폭의 전압 펄스 인가에 의해 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로 전이되는 임계값 전압 (VB1) 이 동일한 긴 펄스폭에 있어서의 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (VA1) 보다 절대값이 작고, 절대값이 임계값 전압 (VB1) 이상인 전압을 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 절대값이 임계값 전압 (Vb1) 이상의 전압이 인가되어, 저저항 상태에서 고저항 상태로의 전이가 일어난다. 부하 회로의 부하 저항 특성을 긴 펄스폭에 있어서도 짧은 펄스폭과 공통으로 설정함으로써, 고저항 상태로 전이 후의 가변 저항 소자에 대한 인가 전압의 절대값이, 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 임계값 전압 (Va1) 보다 저전압이 되어, 안정적으로 저저항 상태에서 고저항 상태로의 전이가 실현된다. 그러나, 고저항 상태로 전이 후에, 동일한 긴 펄스폭의 전압 펄스 인가에 의해 직렬 회로 임계값 전압 (VA1) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Vb1) 보다 고전압인 임계값 전압 (Va1) 이상의 전압이 인가되기 때문에, 고저항 상태에서 저저항 상태로의 전이는 일어나지 않는다.
따라서, 동일한 펄스폭에서는, 가변 저항 소자의 저항 특성은, 고저항 상태 (특성 A) 와 저저항 상태 (특성 B) 의 일방에서 타방으로만 전이되지만, 그 반대로 전이될 수 없기 때문에, 안정적인 스위칭 동작이 불가능하였던 바, 종래의 유니폴러 스위칭 동작에서는 장단 2 종류의 펄스폭의 동일 극성의 전압 펄스 인가를 사용함으로써, 2 개의 상이한 펄스폭의 전압 펄스 인가의 일방에서, 고저항 상태에서 저저항 상태로의 전이를 안정적으로 실현하고, 타방에서 저저항 상태에서 고저항 상태로의 전이를 안정적으로 실현할 수 있다.
여기에서, 주목해야 할 점은, 가변 저항 소자 단체에서는, 펄스폭의 장단에 상관없이, 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (Vbs 및 Vb1) 이 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (Vas 및 Va1) 보다 각각 저 전압임에도 불구하고, 임계값 전압 (Vas 및 Vbs) 의 상대 관계 (예를 들어, 전압 차나 전압비) 와 임계값 전압 (Va1 및 Vb1) 의 상대 관계를 펄스폭의 장단에 따라상이하게 하여, 부하 회로의 부하 저항 특성을 적정하게 설정함으로써, 직렬 회로에 대한 인가 전압의 임계값 전압으로서, 짧은 펄스폭에 있어서 임계값 전압 (VAs) 을 임계값 전압 (VBs) 보다 절대값을 작게 하고, 긴 펄스폭에 있어서 임계값 전압 (VB1) 을 임계값 전압 (VA1) 보다 절대값을 작게 할 수 있다는 점이다. 이 결과, 임계값 전압 (VAs 및 VBs) 의 대소 관계와 임계값 전압 (VB1 및 VA1) 의 대소 관계를 반전시킬 수 있어, 펄스폭이 상이한 전압 펄스 인가에 의해 안정적인 유니폴러 스위칭 동작이 가능해진다.
여기에서, 도 27 에 나타내는 가변 저항 소자의 임계값 전압 (Va1 및 Vb1) 의 상대 관계에 있어서의 펄스폭의 장단에 따른 상이는, 긴 펄스폭의 전압 펄스 인가시에, 가변 저항 소자에서 발생하는 줄열에 의해, 가변 저항 소자 또는 그 근방의 저항 성분의 저항값이 변화함으로써, 가변 저항 소자의 고저항 상태 (특성 A) 및 저저항 상태 (특성 B) 의 저항 특성이 변화함으로써 발현되는 것으로 생각된다. 특히, 직렬 회로에 인가하는 전압 펄스의 전압 진폭을 고정시킨 경우, 저저항 상태 (특성 B) 의 가변 저항 소자에 긴 펄스폭의 전압 펄스를 인가하는 경우에 있어서, 줄열의 발생이 현저해져, 저저항 상태 (특성 B) 의 저항 특성에 있어서 펄스폭의 다름에 의한 특성 변화가 현저하게 나타나는 것으로 생각된다. 즉, 도 27(A) 및 도 27(B) 를 비교하면 알 수 있는 바와 같이, 줄열의 영향에 의해, 긴 펄스폭의 전압 펄스를 인가했을 때가, 저저항 상태 (특성 B) 의 저항 특성이 보다 저저항화되고, 임계값 전압 (VB1) 이, 펄스폭이 짧은 경우의 임계값 전압 (VBs) 보다 저전압화된다.
그러나, 종래의 유니폴러 스위칭 동작에서는, 장단 2 종류의 펄스폭의 전압 펄스를 사용할 필요가 있기 때문에, 상기 서술한 바와 같이, 재기록 시간 및 재기록 소비 전력면에서 불리해진다.
그런데, 상기 특허문헌 1 에 선택 트랜지스터와 가변 저항 소자의 조합에 의해 메모리 셀을 구성하는 불휘발성 반도체 기억 장치에 있어서, 기록 또는 소거시에 선택 트랜지스터의 게이트 전압에 인가하는 전압을 변경함으로써 가변 저항 소자에 흐르는 전류량을 제어하여, 안정적인 스위칭 동작을 실현하는 방법이 제안되어 있다. 이 수법에서는, 스위칭하는 가변 저항 소자에 접속하는 선택 트랜지스터의 온 저항을 변화시켜 상기 가변 저항 소자에 흐르는 전류량을 제어하고 있다. 그러나, 가변 저항 소자의 저항 변화에 사용하는 인가 전압 펄스의 전압 진폭의 크기나, 선택 트랜지스터의 저항값을 설정함에 있어서, 동작이 가능한 전압값, 저항값의 조정 방법을 제공하는 것에 불과하여, 상기 서술한 종래의 바이폴러 스위칭 동작이나 유니폴러 스위칭 동작의 문제점에 대한 근본적인 해결책을 구체적으로 나타내는 것까지는 이르지 못하였다. 따라서, 용도에 따른 회로 설계상의 최적 전압 진폭, 펄스폭의 전압 펄스로 안정적인 스위칭 동작을 가능하게 하려면, 가변 저항체나 전극의 재료, 소자 형상 등의 최적화를 위해 다대한 노력을 기울여 연구할 필요가 있었다.
본 발명은 전압 인가에 의해 저항 특성이 변화하는 가변 저항 소자를 구비한 불휘발성 반도체 기억 장치에 있어서 종래의 바이폴러 스위칭 동작이나 유니폴러 스위칭 동작에 있어서의 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 바이폴러 스위칭 동작이나 유니폴러 스위칭 동작에 대한 통일적인 현상 파악에 기초하여, 가변 저항 소자의 구조상의 비대칭성의 실현이나, 전압 인가 시간의 장단의 구별에만 의거하지 않고, 가변 저항 소자에 대한 안정적인 고속 스위칭 동작이 가능한 불휘발성 반도체 기억 장치를 제공하는 점에 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위한 본 발명에 관련된 불휘발성 반도체 기억 장치는, 2 단자 구조의 가변 저항 소자로서, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 적어도 정부 어느 일방의 극성으로 실시한 경우에, 2 단자 사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태의 안정적으로 취할 수 있는 2 가지 저항 특성 사이를 전이 가능하고, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이한 가변 저항 소자를 구비하여 이루어지는 불휘발성 반도체 기억 장치로서, 상기 가변 저항 소자의 기억 상태가, 상기 저항 특성이 저저항 상태와 고저항 상태 중 어느 한쪽에 의해 정해지고, 상기 가변 저항 소자의 양 단자사이에 대한 전압 인가에 의해, 상기 저항 특성이 저저항 상태와 고저항 상태 사이에 전이됨으로써 재기록 가능하고,
상기 가변 저항 소자의 기억 상태의 재기록시에 있어서의 상기 가변 저항 소자의 양 단자사이에 대한 전압 인가를 실행하기 위한 부하 회로가, 재기록 대상인 상기 가변 저항 소자와 전기적으로 직렬 접속 가능하게 형성되고, 상기 부하 회로의 전류 전압 특성에 의해 규정되는 부하 저항 특성이 2 개의 상이한 부하 저항 특성 사이에서 전환 가능하게 구성되어, 재기록 대상인 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 경우와 고저항 상태에서 저저항 상태로 전이되는 경우에, 상기 부하 회로의 상기 2 개의 부하 저항 특성이 선택적으로 전환되고, 재기록 대상인 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가된 소정의 재기록용 전압에 의해, 상기 가변 저항 소자의 양 단자사이에 상기 2 가지 저항 특성의 일방에서 타방으로 전이되는 데 필요한 전압이 인가되고, 상기 가변 저항 소자의 상기 저항 특성이 상기 일방의 저항 특성에서 상기 타방의 저항 특성으로 전이된 후에는, 상기 가변 저항 소자의 양 단자사이에 인가되어 있는 전압이, 선택되어 있는 상기 부하 저항 특성에 의해, 상기 타방의 저항 특성에서 상기 일방의 저항 특성으로 복귀할 수 없는 전압이 되는 것을 제 1 특징으로 한다.
상기 제 1 특징을 갖는 불휘발성 반도체 기억 장치에 의하면, 부하 회로의 부하 저항 특성이 2 개의 상이한 부하 저항 특성 사이에서 전환 가능하고, 또한, 재기록 대상인 가변 저항 소자의 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 경우와 고저항 상태에서 저저항 상태로 전이되는 경우에, 2 개의 부하 저항 특성이 선택적으로 전환 가능하도록 되어 있기 때문에, 가변 저항 소자의 소자 구조의 대칭성의 여부, 전압 인가 시간의 장단, 또는 인가 전압의 극성에 관계없이, 본원 발명자들의 새로운 견지인 가변 저항 소자로서 안정적인 스위칭 동작을 실시하기 위한 2 가지 조건, 즉, 1) 가변 저항 소자의 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에, 당해 전이의 임계값 전압이 역방향 전이의 임계값 전압보다 저전압이고, 당해 전이의 임계값 전압보다 높은 전압을 인가하는 것, 2) 가변 저항 소자의 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에, 당해 전이의 임계값 전압이 역방향 전이의 임계값 전압보다 저전압이고, 당해 전이의 임계값 전압보다 높은 전압을 인가하는 것을 개별적으로 만족하는 부하 저항 특성의 설정이 가능해져, 가변 저항 소자의 저항 특성의 고저항 상태와 저저항 상태의 상호간에 안정적인 스위칭 동작이 실현된다. 그 결과, 종래의 바이폴러 스위칭 동작이나 유니폴러 스위칭 동작에 있어서의 과제가 해결되어, 전압 인가에 의해 저항 특성이 변화하는 가변 저항 소자를 구비한 불휘발성 반도체 기억 장치에 있어서, 가변 저항 소자에 대한 안정적인 고속 스위칭 동작 및 제조 비용의 상승을 억제할 수 있게 된다.
이하, 전압 인가 시간의 장단에 관계없이, 주어진 1 과 같은 가변 저항 소자의 저저항 상태와 고저항 상태의 저항 특성에 대해, 고저항 상태와 저저항 상태의 상호간에 안정적인 유니폴러 스위칭 동작이 본 발명에 있어서 가능해지는 것을 도면을 참조하여 설명한다.
도 28(A) 및 도 28(B) 에 본 발명에 기초하는 상기 2 가지 조건을 만족하여 유니폴러 스위칭 동작이 가능한 가변 저항 소자의 저항 특성 (전류 전압 특성) 을 나타낸다. 도 28(A) 및 도 28(B) 는 모두 동일한 펄스폭 (전압 인가 시간) 의 전압 펄스 인가시에 있어서의 가변 저항 소자의 저항 특성 A, B 를 나타내고, 도 28(A) 및 도 28(B) 간에, 각 저항 특성 A, B 는 동일하지만, 부하 저항 특성 C1, C2 가 상이하다. 또한, 도 28 에서는 가변 저항 소자의 2 가지 저항 특성 A, B 와 부하 회로의 부하 저항 특성 C1 또는 C2 를 함께 표시하고 있다. 부하 회로는 가변 저항 소자에 대해 전기적으로 직렬로 접속하여 직렬 회로를 형성하고, 당해 직렬 회로의 양단에 전압 인가함으로써, 가변 저항 소자와 부하 회로의 저항 분압에 의해 가변 저항 소자에 인가되는 전압이 결정된다. 도 28 중에 있어서, 부하 저항 특성 C1, C2 와 저항 특성 A, B 의 교점의 전압이 실제로 가변 저항 소자에 인가되는 전압이 되고, 부하 저항 특성 C1, C2 와 전압축의 교점이 당해 직렬 회로의 양단에 인가되는 전압을 나타낸다. 당해 직렬 회로의 양단에 대한 인가 전압의 증감에 의해, 부하 저항 특성 C1, C2 를 나타내는 특성 곡선 또는 특성 직선이 횡 방향 (전압축 방향) 으로 평행 이동한다. 도 28 에 나타내는 예에서는, 부하 회로로서 선형의 부하 저항 특성을 나타내는 부하 저항을 상정하여 설명하지만, 부하 저항 특성은 비선형이어도 동일한 설명이 가능하다.
도 28(A) 에 나타내는 전류 전압 특성에서는, 부하 저항 특성 C1 의 부하 회로를 포함하는 직렬 회로에 대한 전압 펄스 인가에 의해 고저항 상태 (특성 A) 에서 저저항상태 (특성 B) 로 전이되는 임계값 전압 (VA1) 이, 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (VB1) 보다 절대값이 작고, 절대값이 임계값 전압 (VA1) 이상인 전압 펄스를 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Va1) 이상의 전압이 인가되어, 고저항 상태에서 저저항 상태로의 전이가 일어난다. 부하 저항 특성 C1 의 부하 회로의 존재에 의해, 고저항 상태에서 저저항 상태로의 전이에 의한 가변 저항 소자를 흐르는 전류의 증가에 의해 부하 회로를 통한 전압 강하가 발생하여 가변 저항 소자에 대한 인가 전압이 자동적으로 저감된다. 부하 회로의 부하 저항 특성 C1 를 적정하게 설정함으로써, 저저항 상태로 전이 후의 가변 저항 소자에 대한 인가 전압의 절대값이 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 임계값 전압 (Vb1) 보다 저전압이 되어, 안정적으로 고저항 상태에서 저저항 상태로의 전이가 실현된다. 그러나, 저저항 상태로 전이 후에, 동일한 부하 저항 특성 C1 의 부하 회로를 포함하는 직렬 회로로 임계값 전압 (VB1) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Va1) 보다 고전압인 임계값 전압 (Vb1) 이상의 전압이 인가되기 때문에, 저저항 상태에서 고저항 상태로의 전이는 일어나지 않는다. 요컨대, 임계값 전압 (VB1) 이상의 전압 펄스를 직렬 회로의 양단에 인가한 경우에는, 전압 펄스 인가 기간중에는 가변 저항 소자의 양 단자사이에 임계값 전압 (Va1) 및 임계값 전압 (Vb1) 이상의 전압이 인가되어, 고저항 상태와 저저항 상태 사이의 쌍 방향의 전이가 일어나기 때문에 불안정 상태 (발진 상태) 가 되지만, 전압 인가가 펄스상이므로, 전압 인가 기간의 마지막에 인가 전압 (전압 펄스의 전압 진폭) 의 절대값이 임계값 전압 (VA1) 이상이고 임계값 전압 (VB1) 보다 작은 전압 인가 상태가 되기 때문에, 가변 저항 소자의 저항 특성은 최종적으로는 저저항 상 태로 수렴된다.
반대로, 도 28(B) 에 나타내는 전류 전압 특성에서는, 부하 저항 특성 C1 보다 저저항의 부하 저항 특성 C2 의 부하 회로를 포함하는 직렬 회로에 대한 전압 펄스 인가에 의해 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로 전이되는 임계값 전압 (VB2) 이, 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (VA2) 보다 절대값이 작고, 절대값이 임계값 전압 (VB2) 이상인 전압을 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 절대값이 임계값 전압 (Vb2) (=Vb1) 이상인 전압이 인가되어, 저저항 상태에서 고저항 상태로의 전이가 일어난다. 부하 회로의 부하 저항 특성 C2 를 적정하게 설정함으로써, 고저항 상태로 전이 후의 가변 저항 소자에 대한 인가 전압의 절대값이, 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 임계값 전압 (Va2) (=Va1) 보다 저전압이 되어, 안정적으로 저저항 상태에서 고저항 상태로의 전이가 실현된다. 그러나, 고저항 상태로 전이 후에, 동일한 부하 저항 특성 C2 의 부하 회로를 포함하는 직렬 회로에 임계값 전압 (VA2) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Vb2) 보다 고전압인 임계값 전압 (Va2) 이상의 전압이 인가되기 때문에, 고저항 상태에서 저저항 상태로의 전이는 일어나지 않는다. 즉, 임계값 전압 (VA2) 이상의 전압 펄스를 직렬 회로의 양단에 인가한 경우에는, 전압 펄스 인가 기간 중에는 가변 저항 소자의 양 단자사이에 임계값 전압 (Va2) 및 임계값 전압 (Vb2) 이상의 전압이 인가되어, 고저항 상태와 저저항 상태 사이의 쌍 방향의 전이가 일어나기 때문에 불안정 상태 (발진 상태) 가 되지만, 전압 인가가 펄스상이므로, 전압 인가 기간의 마지막에 인가 전압 (전압 펄스의 전압 진폭) 의 절대값이 임계값 전압 (VB2) 이상이고 임계값 전압 (VA2) 보다 작은 전압 인가 상태가 되기 때문에, 가변 저항 소자의 저항 특성은 최종적으로는 고저항 상태로 수렴된다.
따라서, 본 발명에 의하면, 동일한 펄스폭의 전압 펄스에서도, 부하 회로의 부하 저항 특성 C1, C2 를 스위칭 방향에 따라 전환함으로써, 부하 저항 특성 C1 에 의해 고저항 상태에서 저저항 상태로의 전이를 안정적으로 실현할 수 있고, 부하 저항 특성 C2 에 의해 저저항 상태에서 고저항 상태로의 전이를 안정적으로 실현할 수 있다.
여기에서, 주목해야 할 점은, 가변 저항 소자 단체에서는, 부하 저항 특성에 관계없이, 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (Vb1) (=Vb2) 이 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (Va1) (=Va2) 보다 각각 저전압임에도 불구하고, 부하 저항 특성 C1, C2 를 적정하게 설정하여 스위칭 방향에 따라 전환함으로써, 직렬 회로에 인가 전압의 임계값 전압으로서, 고저항 상태에서 저저항 상태로의 전이에 있어서 임계값 전압 (VA1) 을 임계값 전압 (VB1) 보다 절대값을 작게 하고, 저저항 상태에서 고저항 상태로의 전이에 있어서 임계값 전압 (VB2) 을 임계값 전압 (VA2) 보다 절대값을 작게 할 수 있다는 점이다. 이 결과, 임계값 전압 (VA1 및 VB1) 의 대소 관계와 임계값 전압 (VB2 및 VA2) 의 대소 관계를 반전시킬 수 있어, 동일한 펄스폭의 전압 펄스 인가에 의해 안정적인 유니폴러 스위칭 동작이 가능해진다.
다음으로, 도 29 에 본 발명에 기초하는 상기 2 가지 조건을 만족하여 바이폴러 스위칭 동작이 가능한 가변 저항 소자의 저항 특성 (전류 전압 특성) 을 나타낸다. 또한, 도 29 에서는 가변 저항 소자의 2 가지 저항 특성 A, B 와 부하 회로의 부하 저항 특성 C1, C2 를 함께 표시하고 있다. 또한, 종래의 바이폴러 스위칭 특성 (도 26 참조) 과 달리, 가변 저항 소자의 2 가지 저항 특성 A, B 는 정극성측과 부극성측에 있어서 대칭인 특성으로 되어 있다. 부하 회로는 가변 저항 소자에 대해 전기적으로 직렬로 접속하여 직렬 회로를 형성하고, 당해 직렬 회로의 양단에 전압을 인가함으로써, 가변 저항 소자와 부하 회로의 저항 분압에 의해 가변 저항 소자에 인가되는 전압이 결정된다. 도 29 중에 있어서, 부하 저항 특성 C1, C2 와 저항 특성 A, B 의 교점의 전압이 실제로 가변 저항 소자에 인가되는 전압이 되고, 부하 저항 특성 C1, C2 와 전압축의 교점이 당해 직렬 회로의 양단에 인가되는 전압을 나타낸다. 당해 직렬 회로의 양단에 대한 인가 전압의 증감에 의해, 부하 저항 특성 C1, C2 를 나타내는 특성 곡선 또는 특성 직선이 횡 방향 (전압축 방향) 으로 평행 이동한다. 도 29 에 나타내는 예에서는, 부하 회로로서 선형의 부하 저항 특성을 나타내는 부하 저항을 상정하여 설명하지만, 부하 저항 특성은 비선형이어도 동일한 설명이 가능하다.
도 29 에 나타내는 전류 전압 특성에서는, 일방의 극성 (정극성) 측의 직렬 회로에 대한 전압 인가에 의해 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로 전이되는 임계값 전압 (VA+) 이 동일한 극성 (정극성) 측에서 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (VB+) 보다 절대값이 작고, 절대값이 임계값 전압 (VA+) 이상인 전압을 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Va+) 이상의 전압이 인가되어, 고저항 상태에서 저저항 상태로의 전이가 일어난다. 부하 회로의 존재에 의해, 고저항 상태에서 저저항 상태로의 전이에 의한 가변 저항 소자를 흐르는 전류의 증가에 의해 부하 회로를 통한 전압 강하가 발생하여 가변 저항 소자에 대한 인가 전압이 자동적으로 저감된다. 부하 회로의 부하 저항 특성 C1 을 적정하게 설정함으로써, 저저항 상태로의 전이된 후의 가변 저항 소자에 대한 인가 전압의 절대값이, 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 임계값 전압 (Vb+) 보다 저전압이 되어, 안정적으로 고저항 상태에서 저저항 상태로의 전이가 실현된다. 그러나, 저저항 상태로 전이 후에, 동일한 부하 저항 특성 C1 의 부하 회로를 포함하는 직렬 회로에 동일 극성 (정극성) 의 임계값 전압 (VB+) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Va+) 보다 고전압인 임계값 전압 (Vb+) 이상의 전압이 인가되기 때문에, 저저항 상태에서 고저항 상태로의 전이는 일어나지 않는다. 즉, 임계값 전압 (VB+) 이상의 전압 펄스를 직렬 회로의 양단에 인가한 경우에는, 전압 펄스 인가 기간중에는 가변 저항 소자의 양 단자사이에 임계값 전압 (Va+) 및 임계값 전압 (Vb+) 이상의 전압이 인가되어, 고저항 상태와 저저항 상태간의 쌍 방향의 전이가 일어나기 때문에 불안정 상태 (발진 상태) 가 되지만, 전압 인가가 펄스상이므로, 전압 인가 기간의 마지막에 인가 전압 (전압 펄스의 전압 진폭) 의 절대값이 임계값 전압 (VA+) 이상이고 임계값 전압 (VB+) 보다 작은 전압 인가 상태가 되기 때문에, 가변 저항 소자의 저항 특성은 최종적으로는 저저항 상태로 수렴된다.
반대로, 타방의 극성 (부극성) 측의 직렬 회로에 대한 전압 인가에 의해 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로 전이되는 임계값 전압 (VB-) 이 동일한 극성 (부극성) 측에서 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (VA-) 보다 절대값이 작고, 절대값이 임계값 전압 (VB-) 이상인 전압을 직렬 회로의 양단에 인가함으로써, 가변 저항 소자의 양 단자사이에는 절대값이 임계값 전압 (Vb-) 이상인 전압이 인가되어, 저저항 상태에서 고저항 상태로의 전이가 일어난다. 부하 회로의 부하 저항 특성 C2 를 부극성측에서도 적정하게 설정함으로써, 고저항 상태로 전이된 후의 가변 저항 소자에 대한 인가 전압의 절대값이 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 임계값 전압 (Va-) 보다 저전압이 되어, 안정적으로 저저항 상태에서 고저항 상태로의 전이가 실현된다. 그러나, 고저항 상태로 전이된 후에, 동일한 부하 저항 특성 C2 의 부하 회로를 포함하 는 직렬 회로에 동일 극성 (부극성) 의 절대값이 임계값 전압 (VA-) 이상의 전압을 인가해도, 가변 저항 소자의 양 단자사이에는 임계값 전압 (Vb-) 보다 고전압인 임계값 전압 (Va-) 이상인 전압이 인가되기 때문에, 고저항 상태에서 저저항 상태로의 전이는 일어나지 않는다. 즉, 절대값이 임계값 전압 (VA-) 이상인 부전압 펄스를 직렬 회로의 양단에 인가한 경우에는, 전압 펄스 인가 기간중에는 가변 저항 소자의 양 단자사이에 절대값이 임계값 전압 (Va-) 및 임계값 전압 (Vb-) 이상의 전압이 인가되어, 고저항 상태와 저저항 상태간의 쌍방향의 전이가 일어나기 때문에 불안정 상태 (발진 상태) 가 되지만, 전압 인가가 펄스상이므로, 전압 인가 기간의 마지막에 인가 전압 (전압 펄스의 전압 진폭) 의 절대값이 임계값 전압 (VB-) 이상이고 임계값 전압 (VA-) 보다 작은 전압 인가 상태가 되기 때문에, 가변 저항 소자의 저항 특성은 최종적으로는 고저항 상태로 수렴된다.
따라서, 본 발명에 의하면, 가변 저항 소자의 2 가지 저항 특성 A, B 는, 정극성측과 부극성측에 있어서 대칭이어도, 부하 회로의 부하 저항 특성 C1, C2 를 인가 전압의 극성 (즉, 스위칭 방향) 에 따라 전환함으로써, 정극성측의 전압 인가와 부하 저항 특성 C1 에 의해 고저항 상태에서 저저항 상태로의 전이를 안정적으로 실현하고, 부극성측의 전압 인가와 부하 저항 특성 C2 에 의해 저저항 상태에서 고저항 상태로의 전이를 안정적으로 실현할 수 있다.
여기에서, 주목할 점은, 가변 저항 소자 단체에서는, 부하 저항 특성 및 인가 전압의 극성에 상관없이, 절대값에 있어서 저저항 상태에서 고저항 상태로 전이되는 임계값 전압 (Vb+) (=Vb-) 이 고저항 상태에서 저저항 상태로 전이되는 임계값 전압 (Va+) (=Va-) 보다 각각 저전압임에도 불구하고, 부하 저항 특성 C1, C2 를 적정하게 설정하여 인가 전압의 극성 (스위칭 방향) 에 따라 전환함으로써, 직렬 회로에 대한 인가 전압의 임계값 전압으로서, 정극성측에 있어서 임계값 전압 (VA+) 을 임계값 전압 (VB+) 보다 절대값을 작게 하고, 부극성측에 있어서 임계값 전압 (VB-) 을 임계값 전압 (VA-) 보다 절대값을 작게 할 수 있다는 점이다. 이 결과, 임계값 전압 (VA+ 및 VB+) 의 대소 관계와 임계값 전압 (VB- 및 VA-) 의 대소 관계를 반전시킬 수 있어, 가변 저항 소자의 소자 구조의 대칭성의 여하에 관계없이, 정부 양 극성의 전압 인가에 의해 안정적인 바이폴러 스위칭 동작이 가능해진다.
상기 제 1 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자의 기억 상태가 상기 가변 저항 소자의 일방 단자를 기준으로 하는 타방 단자에 대한 동일 극성의 전압 인가에 의해 재기록 가능하게 구성되고, 상기 부하 회로의 상기 2 개의 부하 저항 특성 각각이, 상기 부하 회로에 대한 동일 극성의 전압 인가시에 발현되는 것을 제 2 특징으로 한다.
상기 제 2 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자 의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우의 상기 2 가지 부하 저항 특성의 일방인 제 1 부하 저항 특성이, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 1 임계값 전압이 되도록 제 1 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 2 임계값 전압보다 저전압인 제 2 소자 전압이 되는 특성이고, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 타방인 제 2 부하 저항 특성이, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 2 임계값 전압이 되도록 상기 제 1 임계 전압과 동극성인 제 2 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 1 임계값 전압보다 저전압인 제 1 소자 전압이 되는 특성인 것을 제 3 특징으로 한다.
상기 제 3 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 임계값 전압이 상기 제 2 임계값 전압보다 저전압이고, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 1 임계값 전압일 때의 전류의 절대값을 제 1 임계값 전류로 하고, 상기 제 1 소자 전압일 때의 전류의 절대값을 제 1 소자 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 2 임계값 전압일 때의 전류의 절대값을 제 2 임계값 전류로 하고, 상기 제 2 소자 전압일 때의 전류의 절대값을 제 2 소자 전류로 하고, 상기 제 2 임계값 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 임계값 전류의 차분으로 나눈 저항값을 임계 저항값으로 하고, 상기 제 1 부하 저항 특성을, 상기 제 2 소자 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 소자 전류의 차분으로 나눈 제 1 저항값으로 표시하고, 상기 제 2 부하 저항 특성을, 상기 제 2 임계값 전압과 상기 제 1 소자 전압의 차분을 상기 제 1 소자 전류와 상기 제 2 임계값 전류의 차분으로 나눈 제 2 저항값으로 표시한 경우, 상기 제 1 저항값이 상기 임계 저항값보다 저저항이고, 또한, 상기 제 2 저항값이 상기 임계 저항값보다 고저항인 것을 제 4 특징으로 한다.
상기 제 3 또는 제 4 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 1 전압 펄스의 전압 진폭의 절대값이, 상기 제 1 임계 전압의 절대값보다 고전압으로 설정되고, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하 는 제 2 전압 펄스의 전압 진폭의 절대값이, 상기 제 2 임계 전압의 절대값보다 고전압으로 설정되어, 상기 제 1 전압 펄스와 상기 제 2 전압 펄스가 동극성인 것을 제 5 특징으로 한다.
상기 제 5 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 전압 펄스와 상기 제 2 전압 펄스 각각의 전압 진폭의 절대값이 동일한 것을 제 6 특징으로 한다.
상기 제 5 또는 제 6 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 전압 펄스와 상기 제 2 전압 펄스의 펄스폭이 모두 100ns 이하인 것을 제 7 특징으로 한다.
상기 제 5 내지 제 7 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 전압 펄스와 상기 제 2 전압 펄스의 펄스폭이 동일한 길이인 것을 제 8 특징으로 한다.
상기 제 2 내지 제 8 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자가 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 정부 어느 극성으로 실시한 경우에도, 상기 가변 저항 소자의 양 단자사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태의 2 가지 저항 특성 사이에서 전이 가능하고, 일방의 극성의 전압 인가에 대해, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이 하고, 타방의 극성의 전압 인가에 대해서도, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 3 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 4 임계값 전압이 상이하고, 상기 부하 회로에 대해 인가하는 동일 극성의 전압의 극성이, 상기 제 1 임계값 전압과 상기 제 2 임계값 전압 중 높은 쪽 전압과, 상기 제 3 임계값 전압과 상기 제 4 임계값 전압 중 높은 쪽 전압을 비교한 경우의 낮은 쪽의 전압에 대응하는 정부 어느 일방의 극성인 것을 제 9 특징으로 한다.
상기 제 1 내지 제 9 중 어느 하나의 특징을 갖는 불휘발성 반도체 기억 장치는, 또한, 상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우와 고저항 상태에서 저저항 상태로 전이시키는 경우에, 공통으로 사용되는 전류 경로 상에서, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되고, 상기 공통으로 사용되는 전류 경로 상에, 전압 제어 또는 전류 제어에 의해 부하 저항 특성을 전환 가능한 트랜지스터 소자가 형성되어 있는 것을 제 10 특징으로 한다.
상기 제 1 내지 제 9 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 부하 회로가 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에 활성화되는 회로와, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에 활성화되는 회로를, 적어도 일부의 회로에 있어서 전환함으로써, 상기 2 개의 부하 저항 특성을 전 환할 수 있도록 구성되어 있는 것을 제 11 특징으로 한다.
상기 제 2 내지 제 11 특징의 불휘발성 반도체 기억 장치에 의하면, 상기 제 1 특징의 효과를 나타내는 안정적인 유니폴러 스위칭 동작이 가능한 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있다.
특히, 상기 제 9 특징의 불휘발성 반도체 기억 장치에 의하면, 재기록시에 인가하는 전압 펄스의 저전압화가 도모되어, 재기록시의 저소비 전력화가 촉진된다. 요컨대, 종래는, 바이폴러 스위칭 동작이 가능한 가변 저항 소자로서 이용할 수 있었던 비대칭 소자 구조의 가변 저항 소자를 저전압에서의 유니폴러 스위칭 동작에 이용할 수 있게 된다.
상기 제 1 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자가, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 정부 어느 극성으로 실시한 경우에도, 상기 가변 저항 소자의 양 단자사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태의 2 가지 저항 특성 사이를 전이 가능하고, 일방의 극성의 전압 인가에 대해, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이하고, 타방의 극성의 전압 인가에 대해서도, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 3 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 4 임 계값 전압이 상이하고, 상기 가변 저항 소자의 기억 상태가 상기 가변 저항 소자의 일방 단자를 기준으로 하는 타방 단자에 대한 정부 양 극성의 전압 인가에 의해 재기록 가능하게 구성되고, 상기 부하 회로의 상기 2 개의 부하 저항 특성의 일방이 상기 부하 회로에 대한 일방의 극성의 전압 인가시에 발현되고, 상기 부하 회로의 상기 2 개의 부하 저항 특성의 타방이 상기 부하 회로에 대한 타방의 극성의 전압 인가시에 발현되는 것을 제 12 특징으로 한다.
상기 제 12 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 메모리 셀이, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 일방인 제 1 부하 저항 특성이, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 1 임계값 전압이 되도록 제 1 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 2 임계값 전압보다 저전압인 제 2 소자 전압이 되는 특성이고, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 타방인 제 3 부하 저항 특성이, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 4 임계값 전압이 되도록 상기 제 1 임계 전압과 역극성인 제 3 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 3 임계값 전압보다 저전압인 제 3 소자 전압이 되는 특성인 것을 제 13 특징으로 한다.
상기 제 13 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 임계값 전압이 상기 제 2 임계값 전압보다 저전압이고, 상기 제 3 임계값 전압이 상기 제 4 임계값 전압보다 저전압이고, 상기 제 1 임계 전압을 인가한 상태에서의, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 1 임계값 전압일 때의 전류의 절대값을 제 1 임계값 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 2 소자 전압일 때의 전류의 절대값을 제 2 소자 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 2 임계값 전압일 때의 전류의 절대값을 제 2 임계값 전류로 하고, 상기 제 3 임계 전압을 인가한 상태에서의, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 4 임계값 전압일 때의 전류의 절대값을 제 4 임계값 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 3 소자 전압일 때의 전류의 절대값을 제 3 소자 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 저저항상태에 있어서의 양 단자사이의 전압이 상기 제 3 임계값 전압일 때의 전류의 절대값을 제 3 임계값 전류로 하고, 상기 제 2 임계값 전압과 상기 제 1 임계값 전압의 차분을 상 기 제 1 임계값 전류와 상기 제 2 임계값 전류의 차분으로 나눈 저항값을 제 1 임계 저항값으로 하고, 상기 제 4 임계값 전압과 상기 제 3 임계값 전압의 차분을 상기 제 3 임계값 전류와 상기 제 4 임계값 전류의 차분으로 나눈 저항값을 제 2 임계 저항값으로 하고, 상기 제 1 부하 저항 특성을, 상기 제 2 소자 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 소자 전류의 차분으로 나눈 제 1 저항값으로 표시하고, 상기 제 3 부하 저항 특성을, 상기 제 4 임계값 전압과 상기 제 3 소자 전압의 차분을 상기 제 3 소자 전류와 상기 제 4 임계값 전류의 차분으로 나눈 제 3 저항값으로 표시한 경우, 상기 제 1 저항값이 상기 제 1 임계 저항값보다 저저항이고, 또한, 상기 제 3 저항값이 상기 제 2 임계 저항값보다 고저항인 것을 제 14 특징으로 한다.
상기 제 13 또는 제 14 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 1 전압 펄스의 전압 진폭의 절대값이 상기 제 1 임계 전압의 절대값보다 고전압으로 설정되고, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 3 전압 펄스의 전압 진폭의 절대값이 상기 제 3 임계 전압의 절대값보다 고전압으로 설정되어, 상기 제 1 전압 펄스와 상기 제 3 전압 펄스가 서로 역극성인 것을 제 15 특징으로 한다.
상기 제 15 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 전압 펄스와 상기 제 3 전압 펄스 각각의 전압 진폭의 절대값이 동일한 것을 제 16 특징으로 한다.
상기 제 15 또는 제 16 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 전압 펄스와 상기 제 3 전압 펄스의 펄스폭이 동일한 길이인 것을 제 17 특징으로 한다.
상기 제 12 내지 제 17 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우와 고저항 상태에서 저저항 상태로 전이시키는 경우에, 공통으로 사용되는 전류 경로 상에서, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되고, 상기 공통으로 사용되는 전류 경로 상에, 인가되는 전압의 극성에 따라 부하 저항 특성을 전환 가능한 극성 의존형 부하 저항 회로가 형성되어 있는 것을 제 18 특징으로 한다.
상기 제 18 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 극성 의존형 부하 저항 회로가, 인가되는 전압의 극성에 따라 부하 저항 특성을 전환 가능한 극성 의존형 부하 저항 소자를 구비하여 구성되어 있는 것을 제 19 특징으로 한다.
상기 제 12 내지 제 17 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 부하 회로가 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우와 고저항 상태에서 저저항 상태로 전이시키는 경우에, 공통으로 사용되는 전류 경로 상에서, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되고, 상기 공통으로 사용되는 전류 경로 상에, 전압 제어 또는 전류 제어에 의해 부하 저항 특성을 전환 가능한 트랜지스터 소자가 형성되어 있는 것을 제 20 특징으로 한다.
상기 제 12 내지 제 17 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 부하 회로가 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에 활성화되는 회로와, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에 활성화되는 회로를, 적어도 일부의 회로에 있어서 전환함으로써, 상기 2 개의 부하 저항 특성을 전환할 수 있도록 구성되어 있는 것을 제 21 특징으로 한다.
상기 제 12 내지 제 21 특징의 불휘발성 반도체 기억 장치에 의하면, 상기 제 1 특징의 효과를 나타내는 안정적인 바이폴러 스위칭 동작이 가능한 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있다.
특히, 상기 제 16 또는 제 17 특징의 불휘발성 반도체 기억 장치에 의하면, 정부 양 극성의 전압 펄스를 공통으로 이용할 수 있어, 회로 구성의 간단화를 도모할 수 있다.
상기 제 1 내지 제 21 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자를 구비하여 구성되는 메모리 셀과, 상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선을 구비하여, 동일 행의 상기 메모리 셀 각각이 상기 메모리 셀의 일단측을 공통의 상기 워드선에 접속하고, 동일 열의 상기 메 모리 셀 각각이 상기 메모리 셀의 타단측을 공통의 상기 비트선에 접속하여 구성되는 메모리 셀 어레이와, 상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와, 상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지는 것을 제 22 특징으로 한다.
상기 제 22 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 부하 저항 특성 가변 회로가, 상기 메모리 셀 어레이 밖에 형성되고, 또한, 상기 메모리 셀의 기억 상태의 재기록시 에 있어서, 상기 선택 워드선과 상기 선택 비트선 중 적어도 어느 일방측에 전기적으로 접속할 수 있게 구성되어 있는 것을 제 23 특징으로 한다.
상기 제 22 또는 제 23 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 메모리 셀이, 상기 가변 저항 소자만을 구비하여 구성되어 있는 것을 제 24 특징으로 한다.
상기 제 22 또는 제 23 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 메모리 셀이, 상기 가변 저항 소자와 다이오드의 직렬 회로, 또는 상기 가변 저항 소자와 배리스터의 직렬 회로로 구성되어 있는 것을 제 25 특징으로 한다.
상기 제 22 내지 제 25 특징의 불휘발성 반도체 기억 장치에 의하면, 상기 제 1 특징의 효과를 나타내는 안정적인 스위칭 동작이 가능한 크로스포인트형 메모리 셀 어레이 구조를 갖는 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있 다.
특히, 상기 제 23 특징의 불휘발성 반도체 기억 장치에 의하면, 부하 회로가, 메모리 셀 어레이 밖에 형성되기 때문에, 종래의 메모리 셀 어레이 구성을 응용하여, 상기 제 1 특징의 효과를 나타내는 안정적인 스위칭 동작이 가능한 크로스포인트형 메모리 셀 어레이 구조를 갖는 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있다.
상기 제 19 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자와 상기 극성 의존형 부하 저항 소자의 직렬 회로로 구성되는 메모리 셀과, 상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선을 구비하여, 동일 행의 상기 메모리 셀 각각이 상기 메모리 셀의 일단측을 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이 상기 메모리 셀의 타단측을 공통의 상기 비트선에 접속하여 구성되는 메모리 셀 어레이와, 상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와, 상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지고, 상기 제어 회로가, 상기 선택 워드선과 상기 선택 비트선 사이에 인가되는 전압의 극성을 전환함으로써, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 것을 제 26 특징으로 한다.
상기 제 26 특징의 불휘발성 반도체 기억 장치에 의하면, 상기 제 1 특징의 효과를 나타내는 안정적인 바이폴러 스위칭 동작이 가능한 크로스포인트형 메모리 셀 어레이 구조를 갖는 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있다. 여기에서, 메모리 셀 내에 부하 회로의 적어도 2 개의 상이한 부하 저항 특성이 변화하는 회로 부분인 극성 의존형 부하 저항 소자가 포함되므로, 메모리 셀 어레이의 주변 회로는 종래의 회로 구성을 이용할 수 있다.
상기 제 10 또는 제 20 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자와 전압 제어 또는 전류 제어에 의해 상기 부하 저항 특성을 전환 가능한 상기 트랜지스터 소자의 직렬 회로로 구성되는 메모리 셀과, 상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선과 1 또는 복수의 소스선을 구비하여, 동일 행의 상기 메모리 셀 각각이 상기 메모리 셀의 상기 부하 회로의 상기 부하 저항 특성을 전압 제어 또는 전류 제어에 의해 전환하기 위한 제어 단자를 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이 상기 메모리 셀의 상기 직렬 회로의 일단측을 공통의 상기 비트선에 접속하고, 상기 메모리 셀의 상기 직렬 회로의 타단측을 공통의 상기 소스선에 접속하여 구성되는 메모리 셀 어레이와, 상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와, 상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지는 것을 제 27 특징으로 한다.
상기 제 27 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제어 회로는, 상기 선택 워드선에 인가되는 전압 또는 전류를 제어함으로써, 상기 부하 회로의 상기 2 가지 상이한 부하 저항 특성을 전환하는 것을 제 28 특징으로 한다.
상기 제 27 또는 제 28 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 메모리 셀 내의 상기 트랜지스터 소자가 상기 메모리 셀을 재기록 대상으로서 선택하기 위한 선택 트랜지스터로서 기능하는 것을 제 29 특징으로 한다.
상기 제 27 내지 제 29 특징의 불휘발성 반도체 기억 장치에 의하면, 상기 제 1 특징의 효과를 나타내는 안정적인 스위칭 동작이 가능한 1T1R 형 메모리 셀 어레이 구조를 갖는 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있다. 여기에서, 메모리 셀 내에 부하 회로 중 적어도 2 개의 상이한 부하 저항 특성이 변화하는 회로 부분인 트랜지스터 소자가 포함되므로, 메모리 셀 어레이의 주변 회로는 종래의 회로 구성을 이용할 수 있다.
상기 제 1 내지 제 21 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자와 선택 트랜지스터의 직렬 회로로 구성되는 메모리 셀과, 상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선과 1 또는 복수의 소스선을 구비하여, 동일 행의 상기 메모리 셀 각각이 상기 선택 트랜지스터의 게이트 단자를 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이 상기 메모리 셀의 상기 직렬 회로의 일단측을 공통의 상기 비트선에 접속하고, 상기 메모리 셀의 상기 직렬 회로의 타단측을 공통의 상기 소스선에 접속하여 구성되는 메 모리 셀 어레이와, 상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와, 상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지고, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 부하 저항 특성 가변 회로가 상기 메모리 셀 어레이 밖에 형성되고, 또한, 상기 메모리 셀의 기억 상태의 재기록시에 있어서, 상기 선택 비트선 또는 상기 소스선에 전기적으로 접속할 수 있게 구성되어 있는 것을 제 30 특징으로 한다.
상기 제 30 특징의 불휘발성 반도체 기억 장치에 의하면, 부하 회로가 메모리 셀 어레이 밖에 형성되기 때문에, 종래의 메모리 셀 어레이 구성을 응용하여, 상기 제 1 특징의 효과를 나타내는 안정적인 스위칭 동작이 가능한 1T1R 형 메모리 셀 어레이 구조를 갖는 불휘발성 반도체 기억 장치를 구체적으로 실현할 수 있다.
상기 제 1 내지 제 30 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항 소자가 제 1 전극과 제 2 전극간에 가변 저항체를 협지하여 이루어지고, 상기 가변 저항체가 전이 금속을 함유하는 산화물 또는 산질화물인 것을 제 31 특징으로 한다.
상기 제 31 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항체가, Mn, Fe, Ni, Co, Ti, Cu, V 중에서 선택되는 원소를 함유하는 산화물 또는 산질화물인 것을 제 32 특징으로 한다.
상기 제 32 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 가변 저항체가 페로브스카이트형 산화물인 것을 제 33 특징으로 한다.
상기 제 31 내지 제 33 중 어느 하나의 특징의 불휘발성 반도체 기억 장치는, 또한, 상기 제 1 전극과 상기 제 2 전극의 재료가 동일한 재료인 것을 제 34 특징으로 한다.
상기 제 31 내지 제 34 특징의 불휘발성 반도체 기억 장치에 의하면, 2 단자 구조의 가변 저항 소자로서, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 적어도 정부 중 어느 일방의 극성으로 실시한 경우에, 2 단자 사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태를 안정적으로 취할 수 있는 2 가지 저항 특성 사이를 전이 가능하고, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이한 가변 저항 소자를 구체적으로 실현할 수 있어, 상기 제 1 특징의 효과를 나타내는 안정적인 스위칭 동작이 가능한 불휘발성 반도체 기억 장치를 구체적으로 제공할 수 있다.
특히, 본 발명에 관련된 불휘발성 반도체 기억 장치에서는, 대칭 소자 구조의 가변 저항 소자를 이용할 수 있기 때문에, 상기 제 34 특징의 불휘발성 반도체 기억 장치와 같이, 제 1 전극과 제 2 전극을 동일한 재료로 할 수 있어, 제조 공정의 간략화를 도모할 수 있고, 결과적으로 제조 비용의 저렴화를 도모할 수 있다.
도면의 간단한 설명
도 1 은 본 발명에 관련된 불휘발성 반도체 기억 장치의 제 1 실시형태에 있 어서의 개략의 회로 구성예를 나타내는 블록도이다.
도 2 는 크로스포인트형 메모리 셀 어레이의 부분적인 구성을 나타내는 회로도이다.
도 3 은 도 2 에 나타내는 크로스포인트형 메모리 셀 어레이에 있어서의 가변 저항 소자만으로 이루어지는 메모리 셀의 모식적인 수직 단면도이다.
도 4 는 도 3 에 나타내는 구조의 가변 저항 소자의 저항 특성을 나타내는 전류 전압 특성도이다.
도 5 는 제 1 실시형태에서 사용하는 가변 저항 소자에 부하 저항을 개재하지 않고 유니폴러 스위칭 동작 실험을 실시한 경우의 저항값의 변화를 나타내는 도면이다.
도 6 은 제 1 실시형태에서 사용하는 가변 저항 소자의 부하 저항을 개재하지 않은 상태에서 측정한 경우의 고저항 상태와 저저항 상태의 2 가지 저항 특성을 나타내는 전류 전압 특성도와, 부하 저항을 개재한 상태에서 측정한 경우의 고저항 상태와 저저항 상태의 2 가지 저항 특성을 나타내는 2 종류의 전류 전압 특성도이다.
도 7 은 부하 저항 특성 가변 회로로서 기능하는 MOSFET 의 부하 저항 특성을 나타내는 전류 전압 특성도와, MOSFET 를 부하 회로로서 개재한 상태에서 측정한 경우의 제 1 실시형태에서 사용하는 가변 저항 소자의 고저항 상태와 저저항 상태의 2 가지 저항 특성을 나타내는 2 종류의 전류 전압 특성도이다.
도 8 은 제 1 실시형태에서 사용하는 가변 저항 소자에 부하 저항을 통하여 유니폴러 스위칭 동작 실험을 실시한 경우의 저항값의 변화를 나타내는 도면이다.
도 9 는 제 1 실시형태에 있어서의 재기록 대상인 선택 메모리 셀의 가변 저항 소자와 부하 회로와 전압 스위치 회로의 관계를 모식적으로 나타내는 블록도이다.
도 10 은 제 1 실시형태에서 사용하는 부하 저항 특성 가변 회로의 회로 구성예를 나타내는 회로도이다.
도 11 은 본 발명에 관련된 불휘발성 반도체 기억 장치의 제 2 실시형태에 있어서의 개략의 회로 구성예를 나타내는 블록도이다.
도 12 는 제 2 실시형태에서 사용하는 가변 저항 소자에 부하 저항을 개재하지 않고 바이폴러 스위칭 동작 실험을 실시한 경우의 저항값의 변화를 나타내는 도면이다.
도 13 은 도 14 에 나타내는 바이폴러 스위칭 동작 실험에서 사용하는 극성 의존형 부하 저항 회로의 전류 전압 특성도이다.
도 14 는 제 2 실시형태에서 사용하는 가변 저항 소자에 부하 회로로서 극성 의존형 부하 저항 회로를 통하여 바이폴러 스위칭 동작 실험을 실시한 경우의 저항값의 변화를 나타내는 도면이다.
도 15 는 제 2 실시형태에 있어서의 재기록 대상인 선택 메모리 셀의 가변 저항 소자와 부하 회로와 전압 스위치 회로의 관계를 모식적으로 나타내는 블록도이다.
도 16 은 제 2 실시형태에서 사용하는 부하 저항 특성 가변 회로의 회로 구 성예를 나타내는 회로도이다.
도 17 은 제 2 실시형태에서 부하 저항 특성 가변 회로로서 사용할 수 있는 극성 의존형 부하 저항 회로의 부하 저항 특성의 일례를 나타내는 전류 전압 특성 도이다.
도 18 은 본 발명에 관련된 불휘발성 반도체 기억 장치의 제 3 실시형태에 있어서의 1D1R 형 메모리 셀의 일 구성예를 나타내는 모식적인 수직 단면도와 등가 회로도이다.
도 19 는 도 18 에 나타내는 1D1R 형 메모리 셀을 사용한 크로스포인트형 메모리 셀 어레이의 부분적인 구성을 나타내는 회로도이다.
도 20 은 본 발명에 관련된 불휘발성 반도체 기억 장치의 제 4 실시형태에 있어서의 개략의 회로 구성예를 나타내는 블록도이다.
도 21 은 제 4 실시형태에 있어서의 1T1R 형 메모리 셀의 일 구성예를 나타내는 모식적인 수직 단면도와 등가 회로도이다.
도 22 는 도 21 에 나타내는 1T1R 형 메모리 셀을 사용한 메모리 셀 어레이 (11) 의 부분적인 구성을 나타내는 회로도이다.
도 23 은 Pt/NiO/Pt 구조의 가변 저항 소자의 저항 특성을 나타내는 전류 전압 특성도이다.
도 24 는 W/CuOx/Pt 구조의 가변 저항 소자의 저항 특성을 나타내는 전류 전압 특성도이다.
도 25 는 종래의 바이폴러 스위칭 동작이 가능한 가변 저항 소자의 부하 저항을 개재하지 않은 상태에서 측정한 경우의 저항 특성을 나타내는 전류 전압 특성도이다.
도 26 은 종래의 바이폴러 스위칭 동작이 가능한 가변 저항 소자의 부하 저항을 개재한 상태에서 측정한 경우의 저항 특성을 나타내는 2 종류의 전류 전압 특성도이다.
도 27 은 종래의 유니폴러 스위칭 동작이 가능한 가변 저항 소자의 부하 저항을 개재한 상태에서 측정한 경우의 저항 특성을 나타내는 2 종류의 전류 전압 특성도이다.
도 28 은 본 발명에 기초하는 유니폴러 스위칭 동작이 가능한 가변 저항 소자의 부하 저항을 개재한 상태에서 측정한 경우의 저항 특성을 나타내는 2 종류의 전류 전압 특성도이다.
도 29 는 본 발명에 기초한 바이폴러 스위칭 동작이 가능한 가변 저항 소자의 부하 저항을 개재한 상태에서 측정한 경우의 저항 특성을 나타내는 전류 전압 특성도.
부호의 설명
10, 40, 70 : 본 발명에 관련된 불휘발성 반도체 기억 장치
11, 71 : 메모리 셀 어레이
12, 72 : 워드선 디코더 (워드선 선택 회로)
13, 73 : 비트선 디코더 (비트선 선택 회로에 상당)
14, 44, 74 : 부하 저항 특성 가변 회로
15, 75 : 판독 회로
16, 46, 76 : 제어 회로
17, 77 : 전압 스위치 회로
18, 78 : 어드레스선
19, 79 : 데이터선
20, 80 : 제어 신호선
21, 61, 81 : 가변 저항 소자
22, 63, 83 : 하부 전극
23, 64, 84 : 가변 저항체
24, 65, 85 : 상부 전극
31 ∼ 36 : P 형 MOSFET
37 : 저항 제어 소자
51 ∼ 53, 55, 62 : 다이오드
54 : 부하 저항
56 : MOSFET
82 : 선택 트랜지스터
86 : 소스 영역
87 : 드레인 영역
88 : 게이트 전극
BL, BL0 ∼ BL3 : 비트선
C1, C2 : 부하 저항 특성 직선
C3, C4 : 부하 저항 특성 곡선
M : 메모리 셀
Sc1 ∼ Sc7 : 제어 신호
Ta, Tb : 저항 특성의 전이점
Vcc : 공급 전압 (전원 전압)
Vee : 소거용 전압
Vee/2 : 소거 억지 전압
Vpp : 기록용 전압
Vpp/2 : 기록 억지 전압
Vr : 판독 전압
Vss : 접지 전압
WL, WL0 ∼ WL3 : 워드선
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 관련된 불휘발성 반도체 기억 장치 (이하, 적절히 「본 발명 장치」라고 약칭한다) 의 실시형태를 도면에 기초하여 설명한다.
(제 1 실시형태)
도 1 에 본 발명 장치 (10) 의 일 실시형태에 있어서의 블록 구성을 나타낸다. 도 1 에 나타내는 바와 같이, 본 발명 장치 (10) 는 메모리 셀 어레이 (11), 워드선 디코더 (워드선 선택 회로에 상당) (12), 비트선 디코더 (비트선 선택 회로에 상당) (13), 부하 저항 특성 가변 회로 (14), 판독 회로 (15), 제어 회로 (16), 및 전압 스위치 회로 (17) 를 구비하여 구성된다.
메모리 셀 어레이 (11) 는, 불휘발성 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하여 구성되어, 외부로부터의 어드레스 입력에 의해 지정되는 메모리 셀에 정보를 전기적으로 기록할 수 있고, 또한, 어드레스 입력에 의해 지정되는 메모리 셀에 기억된 정보를 판독할 수 있다. 보다 상세하게는, 어드레스선 (18) 으로부터 입력된 어드레스 신호에 대응한 메모리 셀 어레이 (11) 내의 특정한 메모리 셀에 정보가 기억되고, 그 정보는 데이터선 (19) 을 통과하여, 외부 장치로 출력된다.
워드선 디코더 (12) 는 메모리 셀 어레이 (11) 의 각 워드선에 접속하여, 어드레스선 (18) 에 입력된 행 선택용 어드레스 신호에 대응하는 메모리 셀 어레이 (11) 의 워드선을 선택 워드선으로서 선택하고, 선택 워드선과 선택되지 않은 비선택 워드선에, 기록, 소거, 판독의 각 메모리 동작에 따른 선택 워드선 전압과 비선택 워드선 전압을 각각 인가한다.
비트선 디코더 (13) 는 메모리 셀 어레이 (11) 의 각 비트선에 접속하여, 어드레스선 (18) 에 입력된 열 선택용 어드레스 신호에 대응하는 메모리 셀 어레이 (11) 의 비트선을 선택 비트선으로서 선택하고, 선택 비트선과 선택되지 않은 비선택 비트선에 기록, 소거, 판독의 각 메모리 동작에 따른 선택 비트선 전압과 비선택 비트선 전압을 각각 인가한다.
부하 저항 특성 가변 회로 (14) 는, 기록 또는 소거 동작시에 있어서, 메모리 셀 어레이 (11) 중에서 워드선 디코더 (12) 와 비트선 디코더 (13) 에 의해 재기록 대상으로서 선택된 선택 메모리 셀에 전기적으로 직렬로 접속되는 부하 회로 내의, 당해 부하 회로의 전류 전압 특성에 의해 규정되는 부하 저항 특성을, 상이한 2 개의 부하 저항 특성 (저저항 상태와 고저항 상태) 사이에어, 제어 회로 (16) 로부터의 제어에 의해 전환하는 회로이다. 본 실시 형태에서는 부하 저항 특성 가변 회로 (14) 가 워드선 디코더 (12) 와 전압 스위치 회로 (17) 사이에 형성되어 있다.
제어 회로 (16) 는 메모리 셀 어레이 (11) 의 기록, 소거, 판독의 각 메모리 동작의 제어를 실시한다. 제어 회로 (16) 는 어드레스선 (18) 으로부터 입력된 어드레스 신호, 데이터선 (19) 으로부터 입력된 데이터 입력 (기록 동작시), 제어 신호선 (20) 으로부터 입력된 제어 입력 신호에 기초하여, 워드선 디코더 (12), 비트선 디코더 (13) 를 제어함으로써, 메모리 셀 어레이 (11) 의 판독, 기록, 및 소거 동작을 제어한다. 구체적으로는, 각 메모리 동작에 있어서, 선택 워드선, 비선택 워드선, 선택 비트선, 및 비선택 비트선 각각에 대해, 각 메모리 동작에 따른 소정의 전압을 인가하기 위한 제어를 전압 스위치 회로 (17), 워드선 디코더 (12), 비트선 디코더 (13) 등에 대해 실행한다. 특히, 기록 및 소거 동작시에는, 재기록 대상인 메모리 셀에 부하 회로를 통하여 인가하는 각 전압 펄스의 전압 진폭 및 펄스폭의 제어를 실시한다. 또한, 기록 동작시와 소거 동작시에 있어서, 부하 회로의 부하 저항 특성을 전환하기 위한 제어를 부하 저항 특성 가변 회 로 (14) 에 대해 실시한다. 도 1 에 나타내는 예에서는, 제어 회로 (16) 는, 도시하지 않지만 일반적인 어드레스 버퍼 회로, 데이터 입출력 버퍼 회로, 제어 입력 버퍼 회로로서의 기능을 구비하고 있다. 또한, 기록과 소거는, 후술하는 메모리 셀을 구성하는 가변 저항 소자 2 가지 저항 특성 (저저항 상태와 고저항 상태) 간의 전이 (스위칭) 를 의미하고, 일방의 저항 특성에서 타방의 저항 특성으로의 전이를 기록, 그 역방향 전이를 소거로 정의한다.
전압 스위치 회로 (17) 는 메모리 셀 어레이 (11) 의 판독, 기록, 소거 동작시에 필요한 선택 워드선 전압, 비선택 워드선 전압, 선택 비트선 전압, 비선택 비트선 전압을 워드선 디코더 (12) 및 비트선 디코더 (13) 에 부여한다. Vcc 는 본 발명 장치 (10) 의 공급 전압 (전원 전압), Vss 는 접지 전압, Vpp 는 기록용 전압, Vee 는 소거용 전압, Vr 은 판독용 전압이다. 본 실시 형태에서는 기록 및 소거 동작시의 선택 워드선 전압은, 부하 저항 특성 가변 회로 (14) 를 통하여 워드선 디코더 (12) 에 공급된다.
데이터의 판독은 메모리 셀 어레이 (11) 로부터 비트선 디코더 (13), 판독 회로 (15) 를 통과하여 실시된다. 판독 회로 (15) 는, 데이터 상태를 판정하고, 그 결과를 제어 회로 (16) 에 전송하여, 데이터선 (19) 으로 출력한다.
도 2 에 크로스포인트형 메모리 셀 어레이 (11) 의 부분적인 구성을 모식적으로 나타낸다. 도 2 에서는 메모리 셀 어레이 (11) 는 4 개의 비트선 (BL0 ∼ BL3) 과 4 개의 워드선 (WL0 ∼ WL3) 의 교점에 메모리 셀 (M) 이 협지되어 있다. 도 2 에 나타내는 바와 같이, 메모리 셀 어레이 (11) 는 전기 저항의 변화에 의 해 정보를 기억하는 가변 저항 소자를 갖는 2 단자 구조의 메모리 셀 (M) 을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선을 구비하여, 동일 행의 메모리 셀 각각이 메모리 셀의 일단측을 공통의 워드선에 접속하고, 동일 열의 메모리 셀 각각이 메모리 셀의 타단측을 공통의 비트선에 접속하여 이루어지는 크로스포인트형 메모리 셀 어레이 구조를 갖고 있다.
본 실시 형태에 있어서의 메모리 셀로서는, 2 단자 구조의 가변 저항 소자의 2 단자 사이에 재기록용 (기록용 및 소거용) 의 전압 펄스가 인가됨으로써, 가변 저항 소자의 전류 전압 특성에 의해 규정되는 저항 특성이 변화함으로써, 즉, 일정한 바이어스 조건하에서의 전기 저항이 변화함으로써, 정보를 기록할 수 있도록 구성되어 있는 것을 상정한다. 메모리 셀 (M) 은 도 3 에 나타내는 바와 같이, 하부 전극 (22) 과 가변 저항체 (23) 와 상부 전극 (24) 으로 이루어지는 3 층 구조의 가변 저항 소자 (21) 만으로 구성된다. 본 실시 형태에서는 하부 전극 (22) 과 상부 전극 (24) 은 동일한 금속 재료, 예를 들어, 백금 (Pt) 으로 제작되어 있고, 가변 저항체 (23) 는, 전이 금속을 함유하는 산화물 또는 산질화물, 예를 들어, Fe2O3 으로 제작되어 있다. 하부 전극 (22) 과 상부 전극 (24) 중 어느 일방이 워드선에 접속하고, 타방이 비트선에 접속한다. 일례로서 하부 전극 (22) 이 열 방향으로 연신하여 비트선을 형성하고, 상부 전극 (24) 이 행 방향으로 연신하여 워드선을 형성하는 구성이 가능하다. 또는, 워드선나 비트선 등의 배 선과, 하부 전극 (22) 과 상부 전극 (24) 의 전극을 다른 재료로 형성해도 된다. 또한, 가변 저항 소자 (21) 는 소정의 반도체 또는 절연체 기판 상에, 스퍼터링법 등의 기존의 박막 형성 방법 및 포토리소그래피 기술이나 에칭 기술을 이용하여 제작할 수 있는데, 상세한 제작 방법에 대한 설명은 생략한다.
도 3 에 나타내는 구조의 가변 저항 소자의 저항 특성은, 예를 들어 도 4 에 나타내는 바와 같이, 고저항 상태 (특성 A) 와 저저항 상태 (특성 B) 의 2 가지의 저항 특성을 갖고, 2 가지의 저항 특성 사이를 동일 극성의 전압 인가에 의해 쌍 방향으로 전이할 수 있다. 가변 저항 소자의 소자 구조가 상하 대칭이기 때문에, 2 가지 저항 특성 A, B 은 각각 인가 전압의 극성에 대해 대칭인 특성으로 되어 있다. 여기에서, 전압 극성의 정부는, 예를 들어, 하부 전극 (22) 을 기준으로 하는 상부 전극 (24) 에 대한 인가 전압의 극성의 정부로 규정하면 된다.
도 4 에 나타내는 저항 특성은, 도 25 에 나타내는 저항 특성과 동일하게, 전류의 상한값 (컴플라이언스) 을 설정할 수 있는 시판되는 측정기 (예를 들어, 애질런트·테크놀로지사의 파라미터 애널라이저, 형번 4156B) 를 이용하여, 이하의 4 개의 순서로 측정된 것이다.
(1) 전압 스위프 : 0V → +2.5V → 0V, 전류 컴플라이언스 = +0.5㎃
(2) 전압 스위프 : 0V → +1.0V → 0V, 전류 컴플라이언스 = +5.0㎃
(3) 전압 스위프 : 0V → -2.5V → 0V, 전류 컴플라이언스 = -0.5㎃
(4) 전압 스위프 : 0V → -1.0V → 0V, 전류 컴플라이언스 = -5.0㎃
순서 (1) 은 정극성측의 고저항 상태 (특성 A), 및 정극성측의 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로의 전이를 측정한다. 순서 (2) 는 정극성측의 저저항 상태 (특성 B), 및 정극성측의 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로의 전이를 측정한다. 순서 (3) 은, 부극성측의 고저항 상태 (특성 A), 및 부극성측의 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로의 전이를 측정한다. 순서 (4) 는, 부극성측의 저저항 상태 (특성 B), 및 부극성측의 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로의 전이를 측정한다.
또한, 전압 스위프시의 전압 스텝은 20mV, 각 스텝의 간격은 약 3 초를 상정한다.
가변 저항 소자는, 최초 약 20kΩ 의 고저항 상태 (특성 A) 에 있고, 순서 (1) 에 있어서, 인가 전압이 제 2 임계값 전압 (1.5V) 에 도달했을 때에 고저항 상태에서 저저항 상태로의 전이가 발생하여, 가변 저항 소자를 흐르는 전류량이 급격히 증대하였다. 인가 전압은, 전류량이 설정된 컴플라이언스값 (0.5㎃) 에 도달된 상태에서 0.22V 까지 저하되어, 약 650Ω 의 저저항 상태 (특성 B) 의 I-V 곡선을 따라 0V 에 도달하였다. 계속하여, 순서 (2)에 있어서, 전압을 인가하면, 처음 저저항 상태였으나, 제 1 임계값 전압 (약 0.5V) 에 도달되면 저저항 상태에서 고저항 상태로의 전이가 발생하여, 고저항 상태 (특성 A) 의 I-V 곡선으로 돌아왔다. 또한, 순서 (3) 과 순서 (4) 에 있어서는, 순서 (1) 과 순서 (2) 와 전압 및 전류 값의 정부 역전된 경우와 대략 동일한 현상이 일어났다. 즉, 순서 (3) 에 있어서, 인가 전압이 -1.5V (절대값이 제 4 임계값 전압) 에 도달했을 때 고저항 상태에서 저저항 상태로의 전이가 발생하여, 가변 저항 소자를 흐르는 전류량의 절대값이 급격히 증대되었다. 인가 전압은, 전류량이 설정한 컴플라이언 스값 (-0.5㎃) 에 도달된 채로 절대값이 0.22V 까지 저하되어, 약 650Ω 의 저저항 상태 (특성 B) 의 I-V 곡선을 따라 0V 에 도달되었다. 계속하여, 순서 (4) 에 있어서, 전압을 인가하면, 처음 저저항 상태였으나, -1.5V (절대값이 제 3 임계값 전압) 에 도달하면 저저항 상태에서 고저항 상태로의 전이가 발생하여, 고저항 상태 (특성 A) 의 I-V 곡선으로 되돌아갔다.
이 가변 저항 소자에 부하 저항을 개재하지 않고, 이하의 순서로 전압 펄스 인가를 실시하고, 전압 펄스의 인가마다 저항값을 측정하였다. 도 5 에 측정한 저항값의 변화를 나타낸다. 저항값의 판독은 파라미터 애널라이저를 이용하여, +0.3V 에서의 판독 전류를 전압값으로 나눈 값을 저항값으로 하고 있다. 도 5 에 나타내는 바와 같이, 처음 680Ω의 저저항 상태였던 가변 저항 소자에, 전압 진폭 +2V, 펄스폭 35ns 의 전압 펄스를 인가하면, 저항값은 증가되어, 고저항 상태로 전이되었다. 또한, 반복하여 동일한 전압 진폭 +2V, 펄스폭 35ns 의 전압 펄스를 인가하였으나, 저항값은 거의 변화하지 않고, 고저항 상태인 채로 연속적인 스위칭 동작 (저저항 상태와 고저항 상태간의 쌍 방향의 전이) 은 할 수 없었다. 이것은, 이 가변 저항 소자에서는, 종래의 유니폴러 스위칭 동작과 같이 펄스폭을 기록과 소거에서 변경하지 않으면, 그 상태로는 유니폴러 스위칭 동작이 불가능함을 의미한다.
다음으로, 도 3 에 나타내는 상하 대칭인 소자 구조의 가변 저항 소자에 대해 기록과 소거에서 100ns 이하의 동일한 짧은 펄스폭 (예를 들어, 35ns) 에 의해 안정적인 유니폴러 스위칭 동작을, 상이한 2 개의 부하 저항 특성을 기록시와 소거 시에 전환 가능한 부하 회로를 이용하여 가능하게 하는 동작 원리, 및 최적의 부하 저항 특성의 결정 방법에 대하여, 도 6 을 참조하여 설명한다. 본 발명 장치에서는, 재기록시에 있어서 메모리 셀인 가변 저항 소자와 직렬로 접속되는 부하 회로로는, 워드선 디코더 (12), 비트선 디코더 (13), 부하 저항 특성 가변 회로 (14), 및 이들 회로간을 접속하는 신호 배선의 기생 저항 등의 합성 회로가 상정되는데, 설명을 간단하게 하기 위해, 부하 회로로서 선형의 부하 저항 특성을 갖는 단체의 부하 저항을 상정하여 설명한다.
도 6(A) 는 부하 저항을 개재하지 않은 상태에서 측정한 경우의 가변 저항 소자의 고저항 상태 (특성 A) 와 저저항 상태 (특성 B) 의 2 가지 저항 특성을 나타내는 I-V 특성 곡선이다. 고저항 상태에서는, 전이점 (Ta) (Va, Ia) 에서 고저항 상태에서 저저항 상태로 전이되고, 저저항 상태에서는, 전이점 (Tb) (Vb, Ib) 에서 저저항 상태에서 고저항 상태로 전이된다. 여기에서, 전압 (Va) 은 제 2 임계값 전압, 전압 (Vb) 는 제 1 임계값 전압, 전류 (Ia) 는 제 2 임계값 전류, 전류 (Ib) 는 제 1 임계값 전류에 상당한다.
먼저, 고저항 상태에서 저저항 상태로 전이되는 데 바람직한 부하 저항 특성의 범위와 부하 회로와 가변 저항 소자 (메모리 셀) 의 직렬 회로에 인가하는 구동 전압 (Vda) (전압 펄스의 전압 진폭) 의 범위에 대하여 설명한다. 도 6(A) 에 나타내는 저항 특성을 갖는 가변 저항 소자에, 저항값 (R1) 의 부하 저항을 직렬로 접속한 경우, 전이점 (Ta) (Va, Ia) 를 통과하는 부하 저항 특성은 도 6(B) 에 있어서 직선 (C1) 과 같이 그려진다. 또한, 이 때의 구동 전압 (Vda) 을 제 2 임 계 전압 (VA) 로 한다. 고저항 상태에서 저저항 상태로의 안정적인 동작을 실시하기 위해서는, 이 부하 저항 특성 직선 (C1) 이 저저항 상태에서 고저항 상태로 전이되는 전이점 (Tb) (Vb, Ib) 보다 저전압측의 점 (T1) (Vt1, It1) 에서 저저항 상태의 I-V 특성 곡선과 교차할 필요가 있다. 즉, 도 6(B) 상의 전이점 (Ta) 을 통과하는 부하 저항 특성 직선 (C1) 은, 수학식 1 에 나타내는 관계식으로 표시된다.
V = -R1 × (I-Ia) + Va
여기에서, 상기 조건을 만족하기 위해서는, I = Ib 일 때 V ＜ Vb 를 만족하는 것이다. 따라서, 수학식 1 및 당해 조건으로부터, 하기의 수학식 2 에 나타내는 조건이 도출된다.
(Va-Vb)/(Ib-Ia) ＜ R1
여기에서, 수학식 2 의 좌변의 저항값이 임계 저항값에 상당한다. 저항값 (R1) 은, 제 1 저항값에 상당하고, 전이점 (Ta) (Va, Ia) 과 교점 (T1) (Vt1, It1) 의 각 좌표값을 이용하여, 하기의 수학식 3 으로 표시할 수 있다.
R1 = (Va-Vt1)/(It1-Ia)
또한, 이 때, 부하 저항을 통하여 가변 저항 소자를 고저항 상태에서 저저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vda) 은, 제 2 임계 전압 (Va) 보다 고 전압일 필요가 있다. 즉, 수학식 1 에 나타내는 부하 저항 특성 직선 (C1) 의 식에, I = 0 을 대입한 값이 제 2 임계 전압 (Va) 이기 때문에, 전압 진폭 (Vda) 은 하기의 수학식 4 에 나타내는 조건을 만족할 필요가 있다.
Vda ＞ Va + R1 × Ia
이어서, 저저항 상태에서 고저항 상태로 전이되는 데 바람직한 부하 저항 특성의 범위와 부하 회로와 가변 저항 소자 (메모리 셀) 의 직렬 회로에 인가하는 구동 전압 (Vdb) (전압 펄스의 전압 진폭) 의 범위에 대하여 설명한다. 도 6(A) 에 나타내는 저항 특성을 갖는 가변 저항 소자에, 저항값 (R2) 의 부하 저항을 직렬로 접속한 경우, 전이점 (Tb) (Vb, Ib) 을 통과하는 부하 저항 특성은, 도 6(C) 에 있어서 직선 (C2) 과 같이 그려진다. 또한, 이 때의 구동 전압 (Vdb) 을 제 1 임계 전압 (Vb) 으로 한다. 저저항 상태에서 고저항 상태로의 안정적인 동작을 실시하기 위해서는, 이 부하 저항 특성 직선 (C2) 이 고저항 상태에서 저저항 상태로 전이되는 전이점 (Ta) (Va, Ia) 보다 저전압측의 점 (T2) (Vt2, It2) 에서 고저항 상태의 IV 특성 곡선과 교차할 필요가 있다. 즉, 도 6(C) 상의 전이점 (Tb) 을 통과하는 부하 저항 특성 직선 (C2) 은, 수학식 5 에 나타내는 관계식으로 표시된다.
V = -R2 × (I-Ib) + Vb
여기에서, 상기 조건을 만족하기 위해서는, I = Ia 일 때 V ＜ Va 를 만족하 는 것이다. 따라서, 수학식 5 및 당해 조건으로부터, 하기의 수학식 6 에 나타내는 조건이 도출된다.
(Va-Vb)/(Ib-Ia) ＞ R2
여기에서, 수학식 6 의 좌변의 저항값이 임계 저항값에 상당한다. 저항값 (R2) 은 제 2 저항값에 상당하고, 전이점 (Tb) (Vb, Ib) 와 교점 (T2) (Vt2, It2) 의 각 좌표치를 이용하여, 하기의 수학식 7 로 표시할 수 있다.
R2 = (Vt2-Vb)/(Ib-It2)
또한, 이 때, 부하 저항을 통하여 가변 저항 소자를 저저항 상태에서 고저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vdb) 은, 제 1 임계 전압 (Vb) 보다 고전압일 필요가 있다. 즉, 수학식 5 에 나타내는 부하 저항 특성 직선 (C2) 의 식에 I = 0 을 대입한 값이 제 1 임계 전압 (VB) 이므로, 전압 진폭 (Vdb) 은 하기의 수학식 8 에 나타내는 조건을 만족할 필요가 있다.
Vdb ＞ Vb + R2 × Ib
이상의 설명에 있어서, 제 2 임계 전압 (VA) 과 제 1 임계 전압 (VB) 은 상이한 전압값이 되지만, 가변 저항 소자를 고저항 상태에서 저저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vda) 과, 저저항 상태에서 고저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vdb) 은, 각각 수학식 4 와 수학식 8 의 조건을 만족하는 한, 동일한 전압으로 설정할 수 있다.
이 경우, 예를 들어, 저저항 상태에서 고저항 상태로의 스위칭 동작에 있어서, 전압 진폭 (Vdb) 이 제 1 임계 전압 (Vb) 보다 큰 폭으로 고전압이 되어, 도 6(C) 에 있어서 부하 저항 특성 직선 (C2) 이 우방향 (고전압 방향) 으로 평행 이동하고, 부하 저항 특성 직선 (C2) 과 고저항 상태 (특성 A) 의 I-V 특성 곡선과의 교점이 전이점 (Ta) (Va, Ia) 보다 고전압측으로 이동해도, 그 시점에서는, 고저항 상태와 저저항 상태 사이에서의 쌍 방향의 전이가 일어나 불안정한 발진 상태가 되지만, 전압 펄스의 인가가 종료되는 시점에서, 전압 진폭 (Vdb) 의 저하에 수반하여, 부하 저항 특성 직선 (C2) 이 좌방향 (저전압 방향) 으로 평행 이동하고, 부하 저항 특성 직선 (C2) 과 고저항 상태 (특성 A) 의 I-V 특성 곡선의 교점이 전이점 (Ta) (Va, Ia) 보다 저전압측으로 이동하기 때문에, 고저항 상태로의 전이가 최종적으로 발생하여 저항 특성이 고저항 상태로 안정된다. 또한, 고저항 상태에서 저저항 상태로의 스위칭 동작에 있어서, 전압 진폭 (Vda) 이 제 2 임계 전압 (VA) 보다 큰 폭으로 고전압이 되어, 도 6(B) 에 있어서 부하 저항 특성 직선 (C1) 이 우방향 (고전압 방향) 으로 평행 이동하고, 부하 저항 특성 직선 (C1) 과 저저항 상태 (특성 B) 의 I-V 특성 곡선의 교점이 전이점 (Tb) (Vb, Ib) 보다 고전압 측으로 이동해도, 그 시점에서는 고저항 상태와 저저항 상태간의 쌍 방향의 전이가 일어나 불안정한 발진 상태가 되지만, 전압 펄스의 인가가 종료되는 시점에서, 전압 진폭 (Vda) 의 저하에 수반하여, 부하 저항 특성 직선 (C1) 이 좌방향 (저전압 방향) 으로 평행 이동하고, 부하 저항 특성 직선 (C1) 과 저저항 상태 (특성 B) 의 I-V 특성 곡선의 교점이 전이점 (Tb) (Vb, Ib) 보다 저전압 측으로 이동하기 때문에, 저저항 상태로의 전이가 최종적으로 발생하여 저항 특성이 저저항 상태로 안정된다. 이상의 이유로부터, 본 발명 장치에 있어서는, 전압 진폭 (Vda) 과 전압 진폭 (Vdb) 을 동일 전압으로 설정할 수 있다.
가변 저항 소자의 저항 특성을 설명하기 위해, 도 4 에 나타내는 바와 같이, 전류 전압 특성을 시판되는 파라미터 애널라이저를 이용하여 측정한 것으로 설명하였으나, 본 발명에서 의미하는 각 임계값 전압이나 임계값 전류, 및 각 임계 전압 등은, 실제로 부하 회로와 메모리 셀의 직렬 회로에 인가되는 전압 펄스 정도의 짧은 펄스폭의 전압 펄스를 이용하여 측정 또는 평가해야 하며, 도 4 에 예시한 수학식은, 본 발명의 설명을 위한 것이다. 왜냐하면, 가변 저항 소자의 저항 특성이 현저한 온도 응답성을 갖는 경우에는, 전압의 인가 시간의 영향을 받아, 각 임계값 전압이 변화할 가능성이 있기 때문이다.
상기 동작 원리, 및 최적 부하 저항 특성의 결정 방법에 대한 설명에서는, 부하 회로로서 선형의 부하 저항 특성을 갖는 단체의 부하 저항을 상정하였으나, 실제 회로 구성에서는, 부하 회로에는 워드선 디코더 (12) 나 비트선 디코더 (13) 중의 워드선이나 비트선을 선택하기 위한 비선형 전류 전압 특성을 갖는 트랜지스터를 포함하기 때문에, 부하 저항 특성은 비선형이 된다. 부하 저항 특성이 비선형인 경우에도, 상기 동작 원리, 및 최적 부하 저항 특성의 결정 방법에 대한 사고는 동일하지만, 부하 회로에 포함되는 MOSFET 특유의 전류 전압 특성에 근거한 주의점도 있으므로, 이하, 부하 회로로서 비선형의 부하 저항 특성을 갖는 단체의 MOSFET 를 상정하여 설명한다.
도 7(A) 는 MOSFET 의 상이한 게이트 전압 (Vg) 에서의 소스·드레인간의 2 개의 전류 전압 특성에 의해 규정되는 부하 저항 특성 C3, C4 를 나타낸다. 요컨대, 이 MOSFET 가, 게이트 전압의 전압 제어에 의해 부하 저항 특성을 전환 가능한 부하 저항 특성 가변 회로 (14) 로서 기능한다. 도 7(B) 및 도 7(C) 에 나타내는 바와 같이, 게이트 전압이 낮은 쪽 (Vg=VL) 의 부하 저항 특성 C3 은, 가변 저항 소자의 저항 특성을 고저항 상태 (특성 A) 에서 저저항 상태 (특성 B) 로 전이하는 경우에 사용하고, 게이트 전압이 높은 쪽 (Vg=VH) 의 부하 저항 특성 C4 는, 가변 저항 소자의 저항 특성을 저저항 상태 (특성 B) 에서 고저항 상태 (특성 A) 로 전이하는 경우에 사용한다.
먼저, 고저항 상태에서 저저항 상태로 전이하는 데 바람직한 부하 저항 특성의 범위와 부하 회로와 가변 저항 소자 (메모리 셀) 의 직렬 회로에 인가하는 구동 전압 (Vda) (전압 펄스의 전압 진폭) 의 범위에 대하여 설명한다. 도 6(A) 에 나타내는 저항 특성을 갖는 가변 저항 소자에 MOSFET 의 게이트 전압을 저레벨 (VL) 로 설정하여 부하 저항 특성 C3 으로 한 경우, 전이점 (Ta) (Va, Ia) 을 통과하는 부하 저항 특성은, 도 7(B) 에 있어서 곡선 (C3) 과 같이 그려진다. 또한, 이 때의 구동 전압 (Vda) 을 제 2 임계 전압 (VA) 으로 한다. 고저항 상태에서 저저항 상태로의 안정적인 동작을 실시하기 위해서는, 이 부하 저항 특성 곡선 (C3) 이, 저저항 상태에서 고저항 상태로 전이되는 전이점 (Tb) (Vb, Ib) 보다 저전압측의 점 (T3) (Vt3, It3) 에서 저저항 상태의 I-V 특성 곡선과 교차할 필요 가 있다. 즉, 도 7(B) 상의 전이점 (Ta) 과 교점 T3(Vt3, It3) 을 통과하는 부하 저항 특성 곡선 (C3) 은, 도 6(A) 에 나타내는 2 가지 저항 특성에 대해서는, 하기의 수학식 9 에서 전이점 (Ta) (Va, Ia) 와 교점 (T3) (Vt3, It3) 의 각 좌표값을 이용하여 정의되는 제 1 저항값 (R3) 의 부하 저항과 동등하게 기능하기 때문에, 편의적으로 제 1 저항값 (R3) 으로 부하 저항 특성을 나타내면, 수학식 10 에 나타내는 관계식으로 표시된다.
R3 = (Va-Vt3)/(It3-Ia)
V = -R3 × (I-Ia) + Va
여기에서, 상기 조건을 만족하기 위해서는, I = Ib 일 때 V ＜ Vb 를 만족한다. 따라서, 수학식 10 및 당해 조건에 의해, 하기 수학식 11 에 나타내는 조건이 도출된다. 여기에서, 수학식 11 의 좌변의 저항값이 임계 저항값에 상당한다.
(Va-Vb)/(Ib-Ia) ＜ R3
또한, MOSFET 는 소스·드레인간의 전압을 증가시켜도 포화 영역에 이르면 전류의 증가가 억제되기 때문에, 이 포화 전류를 전이점 (Tb) (Vb, Ib) 의 전류값 (제 1 임계값 전류) (Ib) 보다 작아지도록 게이트 전압을 설정하면, 수학식 11 에 나타내는 조건이 만족된다.
또한, MOSFET 를 통하여 가변 저항 소자를 고저항 상태에서 저저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vda) 이, 제 2 임계 전압 (VA) 보다 고전압 (Vda ＞ VA) 일 필요가 있는 점은, 선형의 부하 저항을 사용한 경우와 동일하다. 단, 제 2 임계 전압 (VA) 은, 도 7(B) 에 있어서, 전이점 (Ta) (Va, Ia) 을 통과하는 부하 저항 특성 곡선 (C3) 과 전압축의 교점의 전압값으로 부여된다.
이어서, 저저항 상태에서 고저항 상태로 전이하는데 바람직한 부하 저항 특성의 범위와 부하 회로와 가변 저항 소자 (메모리 셀) 의 직렬 회로에 인가하는 구동 전압 (Vdb) (전압 펄스의 전압 진폭) 의 범위에 대하여 설명한다. 도 6(A) 에 나타내는 저항 특성을 갖는 가변 저항 소자에, MOSFET 의 게이트 전압을 고레벨 (VH) 로 설정하여 부하 저항 특성 C4 로 한 경우, 전이점 (Tb) (Vb, Ib) 을 통과하는 부하 저항 특성은, 도 7(C) 에 있어서 곡선 (C4) 와 같이 그려진다. 또한, 이 때의 구동 전압 (Vdb) 을 제 1 임계 전압 (VB) 으로 한다. 저저항 상태에서 고저항 상태로의 안정적인 동작을 실시하기 위해서는, 이 부하 저항 특성 곡선 (C4) 이 고저항 상태에서 저저항 상태로 전이되는 전이점 (Ta) (Va, Ia) 보다 저전압측의 점 (T4) (Vt4, It4) 에서 고저항 상태의 I-V 특성 곡선과 교차할 필요가 있다. 즉, 도 7(C) 상의 전이점 (Tb) 과 교점 (T4) (Vt4, It4) 를 통과하는 부하 저항 특성 곡선 (C4) 은, 도 6(A) 에 나타내는 2 가지 저항 특성에 대해서는, 하기의 수학식 12 에서 전이점 (Tb) (Vb, Ib) 과 교점 (T4) (Vt4, It4) 의 각 좌표값을 이용하여 정의되는 제 2 저항값 (R4) 의 부하 저항과 동등하게 기능하기 때문에, 편의적으로 제 2 저항값 (R4) 으로 부하 저항 특성을 나타내면, 수학식 13 에 나타 내는 관계식으로 표시된다.
R4 = (Vt4-Vb)/(Ib-It4)
V = -R4 × (I-Ib) + Vb
여기에서, 상기 조건을 만족하기 위해서는, I = Ia 일 때 V ＜ Va 를 만족하는 것이다. 따라서, 수학식 13 및 당해 조건으로부터, 하기의 수학식 14 에 나타내는 조건이 도출된다. 여기에서, 수학식 14 의 좌변의 저항값이 임계 저항값에 상당한다.
(Va-Vb)/(Ib-Ia) ＞ R4
또한, 부하 저항 특성 곡선 (C4) 은 전이점 (Tb) (Vb, Ib) 와 교차할 필요가 있기 때문에, MOSFET 의 포화 전류를 전이점 (Tb) (Vb, Ib) 의 전류값 (제 1 임계값 전류) (Ib) 보다 커지도록 게이트 전압을 설정할 필요가 있다.
또한, 이 때, MOSFET 를 통하여 가변 저항 소자를 저저항 상태에서 고저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vdb) 이 제 1 임계 전압 (VB) 보다 고전압 (Vdb ＞ VB) 일 필요가 있는 점은, 선형의 부하 저항을 사용한 경우와 동일하다. 단, 제 1 임계 전압 (VB) 은, 도 7(C) 에 있어서, 전이점 (Tb) (Vb, Ib) 를 통과하는 부하 저항 특성 곡선 (C4) 과 전압축의 교점의 전압값으로 부여된다.
또한, 선형의 부하 저항을 사용한 경우와 동일한 이유에서, 제 2 임계 전압 (VA) 과 제 1 임계 전압 (VB) 이 상이하지만, 가변 저항 소자를 고저항 상태에서 저저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vda) 과, 저저항 상태에서 고저항 상태로 전이시키는 전압 펄스의 전압 진폭 (Vdb) 은, 각각 제 2 임계 전압 (VA) 보다 고전압 (Vda ＞ VA) 이라는 조건과, 제 1 임계 전압 (VB) 보다 고전압 (Vdb ＞ VB) 일 필요가 있다는 조건을 만족하는 한, 동일한 전압으로 설정할 수 있다.
다음으로, 상이한 2 개의 부하 저항 특성을 재기록시와 소거시에서 전환 가능한 부하 회로를 사용한 경우의 효과에 대하여, 도 5 와 비교하여 설명한다. 도 5 에 나타내는 부하 저항을 개재하지 않고 전압 펄스가 인가된 측정에서 연속적인 유니폴러 스위칭 동작을 나타내지 않았던 가변 저항 소자에 대해, MOSFET 를 부하 회로로서 사용하고, 게이트 전압을 스위칭 방향에 따라 전환하여 사용하여 전압 펄스의 인가를 이하의 요령으로 실시하여, 전압 펄스의 인가마다 저항값을 측정하였다. 도 8 에 측정한 저항값의 변화를 나타낸다. 저항값의 판독은 파라미터 애널라이저를 이용하여, +0.3V 에서의 판독 전류를 전압값으로 나눈 값을 저항값으로 한다. 도 8 에 나타내는 바와 같이, 처음 720Ω 의 저저항 상태였던 가변 저항 소자에, MOSFET 의 게이트 전압을 3V (온저항이 700Ω) 로 설정하고, 전압 진폭 +2V, 펄스폭 35ns 의 전압 펄스를 인가하면, 저항값은 증가되어, 고저항 상태 (21 kΩ) 로 전이되었다. 다음으로, MOSFET 의 게이트 전압을 1.8V (온저항이 1700Ω) 로 변경하고, 동일한 전압 진폭 +2V, 펄스폭 35ns 의 전압 펄스를 인가한 결과, 저항값은 680Ω 의 저저항 상태로 변화하였다. 또한, 동일한 요령으로 게이트 전압을 스위칭 방향에 따라 전환하고, 반복하여 동일한 전압 진폭 +2V, 펄 스폭 35ns 의 전압 펄스를 인가함으로써, 가변 저항 소자의 저항 특성은 저저항 상태와 고저항 상태 사이에서 번갈아 스위칭을 반복하여, 안정적이고 연속적인 유니폴러 스위칭 동작을 확인할 수 있었다.
다음으로, 본 실시 형태에서 사용하는 부하 저항 특성 가변 회로 (14) 의 구체적 회로 구성에 대하여, 도 9 및 도 10 을 참조하여 설명한다. 도 9 는 재기록 대상인 선택 메모리 셀의 가변 저항 소자 (21) 와 부하 회로와 전압 스위치 회로 (17) 의 관계를 모식적으로 나타낸다. 도 9 에서는 부하 회로는, 전압 스위치 회로 (17) 로부터의 전압 펄스가 인가되는 회로 내의 선택 메모리 셀을 제외한 모든 회로로서 취급할 수 있고, 워드선 디코더 (12) 와 비트선 디코더 (13) 와 부하 저항 특성 가변 회로 (14), 및 선택 워드선이나 선택 비트선 등의 신호 배선의 기생 저항을 포함한다. 따라서, 그 부하 저항 특성은, 선택 메모리 셀을 제외한 모든 회로의 합성 회로의 전류 전압 특성으로서 규정된다. 도 9 에 나타내는 예에서는, 전압 스위치 회로 (17) 로부터 비트선 디코더 (13) 을 통하여 선택 비트선에 접지 전압 (Vss) 이 인가되고, 부하 저항 특성 가변 회로 (14) 와 워드선 디코더 (12) 를 통하여 선택 워드선에 재기록용 전압 (Vpp) 또는 소거용 전압 (Vee) 이 인가된다. 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 은 전압 펄스로서 선택 워드선에 인가되지만, 그 펄스폭 (인가 시간) 은, 기록용 전압 (Vpp) 또는 소거용 전압 (Vee) 을 공급하는 전압 스위치 회로 (17) 측, 또는 당해 전압이 공급되는 부하 저항 특성 가변 회로 (14) 또는 워드선 디코더 (12) 측에서 제어 회로로부터의 제어에 의해 조정된다.
도 10(A) ∼ 도 10(E) 에 부하 저항 특성 가변 회로 (14) 의 회로 구성예를 5 개 예시한다. 도 10(A) 는 항시 온 상태의 P 형 MOSFET (31) 와 온 오프를 제어 신호 (Sc1) 에 의해 전환 가능한 P 형 MOSFET (32) 의 병렬 접속에 의해 구성된 부하 저항 특성 가변 회로 (14) 를 나타낸다. P 형 MOSFET (31) 과 P 형 MOSFET (32) 를 동일한 사이즈로 설정하면, 제어 신호 (Sc1) 에 의해, 도 7(A) 에 나타내는 부하 저항 특성의 전환이 가능해진다. 또한, 항시 온 상태의 P 형 MOSFET (31) 대신에, 선형 또는 비선형인 저항 특성의 저항 소자 또는 전압 극성에 맞춘 다이오드를 이용하여도, P 형 MOSFET (32) 의 온 오프에 의해 부하 저항 특성을 전환할 수 있는 부하 저항 특성 가변 회로 (14) 를 실현할 수 있다.
도 10(B) 는 온 오프를 2 개의 제어 신호 (Sc2, Sc3) 에 의해 전환 가능한 P 형 MOSFET (33, 34) 의 병렬 접속에 의해 구성된 부하 저항 특성 가변 회로 (14) 를 나타낸다. P 형 MOSFET (33, 34) 는 일방이 온일 때 타방이 오프가 되도록 제어된다. 도 10(B) 에 나타내는 예에서는, P 형 MOSFET (33, 34) 각각의 게이트폭 등을 상이하게 함으로써, 도 7(A) 에 나타내는 부하 저항 특성을 전환할 수 있게 된다. 또한, P 형 MOSFET (33, 34) 를 동일한 사이즈로 하여 각각 또는 어느 일방에 대해 직렬로 상이한 저항값의 저항 성분을 부가하도록 해도 상관없다.
도 10(C) 는 1 개의 제어 신호 (Sc4) 에 의해 게이트 전압을 다단계로 제어 가능한 1 개의 P 형 MOSFET (35) 로 구성된 부하 저항 특성 가변 회로 (14) 를 나타낸다. 제어 신호 (Sc4) 로서 P 형 MOSFET (35) 를 오프로 하는 1 개의 신호 레벨과, P 형 MOSFET (35) 를 온으로 하는 2 개의 신호 레벨을 출력 가능하게 구성 하고, P 형 MOSFET (35) 를 온으로 하는 2 개의 신호 레벨을 전환함으로써, 도 7(A) 에 나타내는 부하 저항 특성의 전환이 가능해진다.
도 10(D) 는, 2 개의 제어 신호 (Sc5, Sc6) 에 의해 게이트 전압과 백 게이트 (기판) 전압을 각각 2 단계로 제어할 수 있는 1 개의 P 형 MOSFET (36) 으로 구성된 부하 저항 특성 가변 회로 (14) 를 나타낸다. 제어 신호 (Sc5) 로 P 형 MOSFET (36) 의 온 오프를 제어하고, 제어 신호 Sc6 로 P 형 MOSFET (36) 의 백 게이트 전압을 조정하여 임계값 전압을 변화시킨다. P 형 MOSFET (36) 을 온으로 한 상태에서 백 게이트 전압에 의해 임계값 전압을 고저 2 가지로 전환함으로써, 도 7(A) 에 나타내는 부하 저항 특성을 전환할 수 있게 된다.
도 10(E) 는 1 개의 제어 신호 (Sc7) 에 의해 게이트 전압을 다단계로 제어 가능한 1 개의 저항 제어 소자 (37) 로 구성된 부하 저항 특성 가변 회로 (14) 를 나타낸다. 저항 제어 소자 (37) 로는, MOSFET 이외의 것으로 구성되는 트랜스퍼 게이트나 단채널 트랜지스터 등으로 구성되는 것을 이용한다. 제어 신호 (Sc7) 의 신호 레벨을 전환함으로써, 부하 저항 특성을 전환할 수 있게 된다.
또한, 본 실시 형태에서는 도 1 및 도 9 에 나타내는 바와 같이, 부하 저항 특성 가변 회로 (14) 를 전압 스위치 회로 (17) 와 워드선 디코더 (12) 사이에 형성하고, 전압 스위치 회로 (17) 로부터 부하 저항 특성 가변 회로 (14) 에 대해 동일한 전압 극성의 기록용 전압 (Vpp) 및 소거용 전압 (Vee) 을 인가하는 경우를 설명하였으나, 부하 저항 특성 가변 회로 (14) 는 이 구성예에 한정되는 것이 아니라, 예를 들어, 워드선 디코더 (12) 의 내부, 워드선 디코더 (12) 와 메모리 셀 어 레이 (11) 사이, 비트선 디코더 (13) 와 메모리 셀 어레이 (11) 사이, 비트선 디코더 (13) 의 내부, 비트선 디코더 (13) 와 전압 스위치 회로 (17) 사이, 또는 전압 스위치 회로 (17) 의 내부에 형성하도록 해도 상관없다. 또는, 부하 저항 특성 가변 회로 (14) 를 워드선 디코더 (12) 의 내부, 또는 비트선 디코더 (13) 의 내부에 형성하는 경우에는, 워드선 디코더 (12) 나 비트선 디코더 (13) 를 구성하는 워드선 선택용 트랜지스터나 비트선 선택용 트랜지스터와 부하 저항 특성 가변 회로 (14) 를 동일한 트랜지스터로 구성하도록 해도 상관없다. 또한, 부하 저항 특성 가변 회로 (14) 는, 1 지점이 아니라, 복수 지점에 분산하여 형성해도 된다.
또한, 부하 저항 특성 가변 회로 (14) 를 MOSFET 를 이용하여 구성하는 경우에는, 그 형성 지점이나 기록용 전압 (Vpp) 및 소거용 전압 (Vee) 의 전압 극성에 따라, P 형 M0SFET 를 사용하는 대신에, N 형 MOSFET 를 사용하도록 해도 된다.
다음으로, 본 발명 장치의 메모리 셀의 기록 동작에 대하여 설명한다. 여기에서는, 선택 메모리 셀의 가변 저항 소자의 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우를 기록 동작으로서 설명한다.
먼저, 제어 회로 (16) 는 외부로부터의 어드레스 신호, 데이터 입력 신호, 제어 입력 신호 등에 의해, 어드레스 신호에 의해 지정되는 기록 대상인 메모리 셀에 대한 기록 동작을 지시받으면, 전압 스위치 회로 (17) 를 활성화하고, 기록 동작시에 선택 워드선, 비선택 워드선, 선택 비트선, 및 비선택 비트선에 각각 인가해야 할 전압의 출력을 지시한다. 전압 스위치 회로 (17) 는, 도시하지 않은 전압 발생 회로에서 생성된 기록용 전압 (Vpp) 을 부하 저항 특성 가변 회로 (14) 를 통하여 워드선 디코더 (12) 에 공급하고, 재기록용 전압 (Vpp) 의 2 분의 1 의 전압의 기록 억지 전압 (Vpp/2) 을 워드선 디코더 (12) 와 비트선 디코더 (13) 에 공급하고, 접지 전압 (Vss) 을 비트선 디코더 (13) 에 공급한다. 또한, 제어 회로 (16) 는 부하 저항 특성 가변 회로 (14) 를 기록 동작용 부하 저항 특성이 되도록 제어한다. 본 실시 형태에서는 부하 저항 특성이 보다 저저항이 되도록 제어한다. 이 결과, 기록용 전압 (Vpp) 을 상기 서술한 제 1 임계 전압 이상으로 설정함으로써, 선택 워드선에는 부하 저항 특성 가변 회로 (14) 와 워드선 디코더 (12) 를 통하여 기록용 전압 (Vpp) 으로부터 양 회로에서의 전압 강하분을 뺀 전압이 인가되고, 선택 비트선에는 접지 전압 (Vss) 으로부터 비트선 디코더 (13) 에서의 전압 강하만큼 상승한 전압이 인가되고, 선택 메모리 셀의 양단에는 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 데 필요한 제 1 임계값 전압 이상의 전압이 인가되어, 저항 특성이 저저항 상태에서 고저항 상태로 전이되어 기록이 완료된다. 이 때, 가변 저항 소자가 고저항 상태로 전이되었기 때문에, 부하 회로와 메모리 셀의 직렬 회로의 합성 저항값이 높아지고, 부하 회로를 흐르는 전류가 감소하여 부하 회로에서의 전압 강하가 저하되기 때문에, 고저항 상태로 전이 후의 선택 메모리 셀의 양단에 인가되는 전압은 상승하지만, 부하 저항 특성 가변 회로 (14) 의 제어에 의해 선택된 부하 저항 특성에 의해 선택 메모리 셀의 양단 전압이 제 2 임계값 전압보다 낮은 전압 상태에서 안정적으로 고저항 상태로의 전이가 일어나기 때문에, 결국 전압 상승 후에, 가변 저항 소자는 안정적으로 고저항 상태를 유지할 수 있다.
또한, 비선택 워드선에는 워드선 디코더 (12) 를 통하여 재기록 억지 전압 (Vpp/2) 으로부터 워드선 디코더 (12) 에서의 전압 강하분을 뺀 전압이 인가되고, 비선택 비트선에는 비트선 디코더 (13) 를 통하여 기록 억지 전압 (Vpp/2) 으로부터 비트선 디코더 (13) 에서의 전압 강하만큼 상승한 전압이 인가되기 때문에, 비선택 워드선과 비선택 비트선에 접속하는 비선택 메모리 셀에는 전압이 인가되지 않고, 비선택 워드선과 선택 비트선에 접속하는 비선택 메모리 셀과 선택 워드선과 비선택 비트선에 접속하는 비선택 메모리 셀에는 기록 억지 전압 (Vpp/2) 으로부터 워드선 디코더 (12) 와 비트선 디코더 (13) 의 전압 강하분을 뺀 전압이 인가된다. 따라서, 적어도 기록 억지 전압 (Vpp/2) 이 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 데 필요한 제 1 임계값 전압보다 낮아지도록 기록용 전압 (Vpp) 을 설정해 둠으로써, 비선택 메모리 셀에 대한 불필요한 기록 동작을 방지할 수 있다.
다음으로, 본 발명 장치의 메모리 셀의 소거 동작에 대하여 설명한다. 여기에서는, 선택 메모리 셀의 가변 저항 소자의 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우를 소거 동작으로서 설명한다.
먼저, 제어 회로 (16) 는 외부로부터의 어드레스 신호, 데이터 입력 신호, 제어 입력 신호 등에 의해, 어드레스 신호에 의해 지정되는 소거 대상인 메모리 셀에 대한 소거 동작을 지시받으면, 전압 스위치 회로 (17) 를 활성화하여, 소거 동작시에 선택 워드선, 비선택 워드선, 선택 비트선, 및 비선택 비트선에 각각 인가해야 할 전압의 출력을 지시한다. 전압 스위치 회로 (17) 는 도시하지 않은 전 압 발생 회로에서 생성된 기록용 전압 (Vpp) 과 동극성의 소거용 전압 (Vee) 을 부하 저항 특성 가변 회로 (14) 를 통하여 워드선 디코더 (12) 에 공급하고, 소거용 전압 (Vee) 의 2 분의 1 전압의 소거 억지 전압 (Vee/2) 을 워드선 디코더 (12) 와 비트선 디코더 (13) 에 공급하고, 접지 전압 (Vss) 을 비트선 디코더 (13) 에 공급한다. 또한, 제어 회로 (16) 는 부하 저항 특성 가변 회로 (14) 를 소거 동작용의 부하 저항 특성이 되도록 제어한다. 본 실시 형태에서는 부하 저항 특성이 보다 고저항이 되도록 제어한다. 이 결과, 소거용 전압 (Vee) 을 상기 서술한 제 2 임계 전압 이상으로 설정함으로써, 선택 워드선에는 부하 저항 특성 가변 회로 (14) 와 워드선 디코더 (12) 를 통하여 소거용 전압 (Vee) 으로부터 양 회로에서의 전압 강하분을 뺀 전압이 인가되고, 선택 비트선에는 접지 전압 (Vss) 으로부터 비트선 디코더 (13) 에서의 전압 강하만큼 상승한 전압이 인가되고, 선택 메모리 셀의 양단에는 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 데 필요한 제 2 임계값 전압 이상의 전압이 인가되어, 저항 특성이 고저항 상태에서 저저항 상태로 전이되어 소거가 완료된다. 이 때, 가변 저항 소자가 저저항 상태로 전이되었기 때문에, 부하 회로와 메모리 셀의 직렬 회로의 합성 저항값이 낮아지고, 부하 회로를 흐르는 전류가 증대되어 부하 회로에서의 전압 강하가 증대되기 때문에, 저저항 상태로 전이된 후의 선택 메모리 셀의 양단에 인가되는 전압은 저하되지만, 부하 저항 특성 가변 회로 (14) 의 제어에 의해 선택된 부하 저항 특성에 의해 선택 메모리 셀의 양단 전압이 제 1 임계값 전압보다 낮은 전압 상태에서 안정적으로 저저항 상태로의 전이가 일어나기 때문에, 결국 전압 상승 후에 가변 저항 소자는 안정적으로 저저항 상태를 유지할 수 있다.
또한, 비선택 워드선에는, 워드선 디코더 (12) 를 통하여 소거 억지 전압 (Vee/2) 에서 워드선 디코더 (12) 에서의 전압 강하분을 뺀 전압이 인가되고, 비선택 비트선에는 비트선 디코더 (13) 를 통하여 소거 억지 전압 (Vee/2) 으로부터 비트선 디코더 (13) 에서의 전압 강하만큼 상승한 전압이 인가되기 때문에, 비선택 워드선과 비선택 비트선에 접속하는 비선택 메모리 셀에는 전압이 인가되지 않고, 비선택 워드선과 선택 비트선에 접속하는 비선택 메모리 셀과 선택 워드선과 비선택 비트선에 접속하는 비선택 메모리 셀에는, 소거 억지 전압 (Vee/2) 에서 워드선 디코더 (12) 와 비트선 디코더 (13) 의 전압 강하분을 뺀 전압이 인가된다. 따라서, 적어도 소거 억지 전압 (Vee/2) 이 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 데 필요한 제 2 임계값 전압보다 낮아지도록 소거용 전압 (Vee) 을 설정해 둠으로써, 비선택 메모리 셀에 대한 불필요한 소거 동작을 방지할 수 있다.
또한, 제 2 임계 전압 (VA) 과 제 1 임계 전압 (VB) 은 상이한 전압값이 되지만, 본 실시 형태에서는 상기 서술한 이유로부터, 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 을 동전압으로 설정할 수 있다. 또한, 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 의 전압 펄스의 펄스폭은 모두 짧은 펄스폭, 예를 들어, 100ns 이하로 설정할 수 있어, 양 펄스폭을 동일한 길이로 할 수도 있다. 이로 인해, 부하 저항 특성 가변 회로 (14) 의 부하 저항 특성의 전환 제어만으로, 기록 동작과 소거 동작의 구별을 제어할 수 있어, 회로 구성을 대폭 간단화 할 수 있다.
본 발명 장치의 메모리 셀의 판독 동작은, 종래의 유니폴러 스위칭 동작이나 바이폴러 스위칭 동작으로 재기록된 메모리 셀에 대한 공지된 판독 동작을 이용할 수 있다. 또한, 판독 동작은 본 발명의 본래의 취지는 아니기 때문에 상세한 설명은 생략한다.
(제 2 실시형태)
다음으로, 본 발명 장치의 제 2 실시형태에 대하여 설명한다. 본 발명의 큰 특징 중 하나로서, 종래는 장단이 상이한 펄스폭의 전압 펄스의 사용이나, 가변 저항 소자의 소자 구조를 비대칭으로 함으로써, 안정적인 유니폴러 스위칭 동작이나 바이폴러 스위칭 동작을 할 수 있었는데, 부하 회로의 부하 저항 특성을 스위칭 방향에 따라 전환함으로써, 장단이 상이한 펄스폭의 전압 펄스나 비대칭 구조의 가변 저항 소자를 사용하지 않고도, 안정적인 고속 유니폴러 스위칭 동작이 가능하다는 점이다. 이 점에 대해서는, 상기 제 1 실시형태에서 상세히 설명하였다. 그러나, 본 발명의 기술적 사상은, 유니폴러 스위칭 동작에만 한정되는 것이 아니라, 바이폴러 스위칭 동작에 대해서도 적용할 수 있다. 즉, 본 발명 장치에서의 바이폴러 스위칭 동작에서는, 가변 저항 소자의 소자 구조가 반드시 비대칭 구조일 필요가 없어진다.
이하, 바이폴러 스위칭 동작으로 기록 및 소거 동작을 실시하는 본 발명 장치의 제 2 실시형태에 대하여 설명한다.
도 11 에 제 2 실시형태에 있어서의 본 발명 장치 (40) 의 블록 구성을 나타낸다. 도 11 에 나타내는 바와 같이, 본 발명 장치 (40) 는, 메모리 셀 어레 이 (11), 워드선 디코더 (워드선 선택 회로에 상당) (12), 비트선 디코더 (비트선 선택 회로에 상당) (13), 부하 저항 특성 가변 회로 (44), 판독 회로 (15), 제어 회로 (46), 및 전압 스위치 회로 (17) 를 구비하여 구성된다.
메모리 셀 어레이 (11), 워드선 디코더 (12), 비트선 디코더 (13), 판독 회로 (15), 및 전압 스위치 회로 (17) 는 제 1 실시형태와 동일하므로, 중복되는 설명은 생략한다.
부하 저항 특성 가변 회로 (44) 는, 기록 또는 소거 동작시에 있어서, 메모리 셀 어레이 (11) 중에서 워드선 디코더 (12) 와 비트선 디코더 (13) 에 의해 재기록 대상으로서 선택된 선택 메모리 셀에 전기적으로 직렬로 접속되는 부하 회로 내의, 당해 부하 회로의 전류 전압 특성에 의해 규정되는 부하 저항 특성을, 상이한 2 개의 부하 저항 특성 (저저항 상태와 고저항 상태) 사이에서 부하 저항 특성 가변 회로 (44) 에 인가되는 전압 극성에 따라 자동적으로 전환하는 회로 (극성 의존형 부하 저항 회로에 상당) 이다. 본 실시 형태에서는 부하 저항 특성 가변 회로 (14) 가 워드선 디코더 (12) 와 전압 스위치 회로 (17) 사이에 형성되어 있다. 또한, 부하 저항 특성 가변 회로 (44) 로서는, 제 1 실시형태와 마찬가지로, 제어 회로 (46) 로부터의 제어에 의해 부하 저항 특성을 전환하는 제 1 실시형태의 부하 저항 특성 가변 회로 (14) (도 1 및 도 10 참조) 를 사용할 수도 있다.
제어 회로 (46) 는 메모리 셀 어레이 (11) 의 기록, 소거, 판독의 각 메모리 동작을 제어하기 위한 회로로서, 기본적인 기능은 제 1 실시형태의 제어 회로 (16) 와 동일하다. 제 1 실시형태의 제어 회로 (16) 와 상이한 점은, 워드선 디코더 (12) 와 비트선 디코더 (13) 에 대해 전압 스위치 회로 (17) 로부터 공급되는 각종 전압의 기록 및 소거 동작시에 있어서의 공급처의 제어이다. 요컨대, 제 1 실시형태에서는 유니폴러 스위칭 동작이었기 때문에, 동극성의 기록용 전압 (Vpp) 과 소거용 전압 (Vee), 및 동극성의 기록 억지 전압 (Vpp/2) 과 소거 억지 전압 (Vee/2) 은, 워드선 디코더 (12) 와 비트선 디코더 (13) 에 대해 동일하게 공급되고 있었으나, 제 2 실시형태에서는 바이폴러 스위칭 동작이기 때문에, 선택 메모리 셀에 인가되는 전압의 극성을 기록 동작시와 소거 동작시에 반전시킬 필요가 있는 점에서, 기록 동작시에는 기록용 전압 (Vpp) 을 워드선 디코더 (12) 에 공급하고, 접지 전압 (Vss) 을 비트선 디코더 (13) 에 공급하는데 반해, 소거 동작시에는 소거용 전압 (Vee) 을 비트선 디코더 (13) 에 공급하고, 접지 전압 (Vss) 을 워드선 디코더 (12) 에 공급하는 제어를 실시한다. 또한, 부하 저항 특성 가변 회로 (44) 가 인가되는 전압 극성에 따라 부하 저항 특성을 자동적으로 전환하기 때문에, 당해 전환 제어는 제어 회로 (46) 로부터는 직접 실시하지 않는다. 그 대신에, 기록 동작시와 소거 동작시에서, 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 의 공급처를 전환함으로써, 부하 저항 특성 가변 회로 (44) 에 인가되는 전압 극성이 반전하도록 구성함으로써, 간접적으로 부하 저항 특성의 전환 제어를 실시한다.
제 2 실시형태에서 사용하는 메모리 셀은, 제 1 실시형태와 마찬가지로 도 3 에 나타내는 상하 대칭인 소자 구조의 가변 저항 소자 (21) 를 상정한다. 따라서, 가변 저항 소자의 저항 특성도, 도 4 에 나타내는 바와 같이, 고저항 상태 (특성 A) 와 저저항 상태 (특성 B) 의 2 가지 저항 특성을 갖고, 2 가지 저항 특성 사 이를 동일 극성의 전압 인가에 의해 쌍 방향으로 전이할 수 있다. 가변 저항 소자의 소자 구조가 상하 대칭이기 때문에, 2 가지 저항 특성 A, B 는 각각 인가 전압의 극성에 대해 대칭인 특성으로 되어 있다.
다음으로, 바이폴러 스위칭 동작에 있어서도, 가변 저항 소자가 대칭인 소자 구조의 경우에는, 부하 회로의 부하 저항 특성을 스위칭 방향에 따라 전환함으로써 안정된 스위칭 동작이 가능하다는 것을 간단한 실시예를 이용하여 설명한다.
먼저, 이 가변 저항 소자에 부하 저항을 개재하지 않고, 이하의 순서로 정부 양 극성의 전압 펄스 인가를 교대로 실시하여, 전압 펄스의 인가마다 저항값을 측정하였다. 도 12 에 측정한 저항값의 변화를 나타낸다. 저항값의 판독은 파라미터 애널라이저를 이용하여, +0.3V 에서의 판독 전류를 전압값으로 나눈 값을 저항값으로 하고 있다. 도 12 에 나타내는 바와 같이, 처음 660Ω 의 저저항 상태였던 가변 저항 소자에, 전압 진폭 +2V, 펄스폭 35ns 의 전압 펄스를 인가하면, 저항값은 증가되어, 약 21kΩ 의 고저항 상태로 전이되었다. 계속하여, 전압 진폭 -2V, 펄스폭 35ns 의 역극성의 전압 펄스를 인가하였으나, 저항값은 거의 변화하지 않고, 그 후, 동일한 정부 양 극성의 전압 펄스를 교대로 인가하였으나, 고저항 상태인 채 연속적인 스위칭 동작 (저저항 상태와 고저항 상태 사이의 쌍 방향의 전이) 은 불가능하였다. 이것은 동일한 폭의 전압 펄스 인가에서는 종래의 바이폴러 스위칭 동작과 같이 저항 특성이 전압 극성에 따라 비대칭이 되는 정도로 가변 저항 소자의 소자 구조를 비대칭으로 하지 않으면, 바이폴러 스위칭 동작할 수 없는 것을 의미한다.
다음으로, 상이한 2 개의 부하 저항 특성을 기록시와 소거시에서 전환 가능한 부하 회로를 사용한 경우의 효과에 대하여, 도 12 와의 비교로 설명한다. 도 12 에 나타내는 부하 저항을 개재하지 않고 전압 펄스가 인가된 측정에서 연속적인 바이폴러 스위칭 동작을 나타내지 않았던 가변 저항 소자에 대해, 도 13 에 나타내는 인가 전압 극성에 대해 비대칭인 전류 전압 특성을 갖는 극성 의존형 부하 저항 회로를 부하 회로로서 이용하여, 전압 극성을 스위칭 방향에 따라 반전시켜 전압 펄스의 인가를 이하의 요령으로 실시하고, 전압 펄스의 인가마다 저항값을 측정하였다. 도 14 에 측정한 저항값의 변화를 나타낸다. 저항값의 판독은 파라미터 애널라이저를 이용하여, +0.3V 에서의 판독 전류를 전압값으로 나눈 값을 저항값으로 하고 있다. 도 14 에 나타내는 바와 같이, 처음 780Ω 의 저저항 상태였던 가변 저항 소자에 전압 진폭 +2V, 요컨대 극성 의존형 부하 저항이 보다 저저항인 극성의 펄스폭 35ns 의 전압 펄스를 인가하면, 저항값은 증가하여, 고저항 상태 (18kΩ) 로 전이되었다. 다음으로, 전압 진폭 -2V, 즉 극성 의존형 부하 저항이 보다 고저항인 극성의 펄스폭 35ns 의 역극성의 전압 펄스를 인가한 결과, 저항값은 약 700Ω 의 저저항 상태로 변화하였다. 또한, 동일한 요령으로 스위칭 방향에 따라 전압극을 전환하고, 반복하여 전압 진폭 +2V 와 -2V, 펄스폭 35ns 의 정부 양 극성의 전압 펄스를 교대로 인가함으로써, 가변 저항 소자의 저항 특성은 저저항 상태와 고저항 상태 사이에서 교대로 스위칭을 반복하여, 안정적이고 연속적인 바이폴러 스위칭 동작을 확인할 수 있었다.
다음으로, 제 2 실시형태에서 사용하는 부하 저항 특성 가변 회로 (44) 의 구체적 회로 구성에 대하여, 도 15 내지 도 17 을 참조하여 설명한다. 도 15 는, 재기록 대상인 선택 메모리 셀의 가변 저항 소자 (21) 와 부하 회로와 전압 스위치 회로 (17) 의 관계를 모식적으로 나타낸다. 도 15 에서는 부하 회로는, 전압 스위치 회로 (17) 로부터의 전압 펄스가 인가되는 회로 내의 선택 메모리 셀을 제외한 모든 회로로서 취급할 수 있고, 워드선 디코더 (12) 와 비트선 디코더 (13) 와 부하 저항 특성 가변 회로 (44), 및 선택 워드선이나 선택 비트선 등의 신호 배선의 기생 저항을 포함한다. 따라서, 그 부하 저항 특성은, 선택 메모리 셀을 제외한 모든 회로의 합성 회로의 전류 전압 특성으로서 규정된다. 도 15 에 나타내는 예에서는, 기록 동작시에는 전압 스위치 회로 (17) 로부터 비트선 디코더 (13) 를 통하여 선택 비트선에 접지 전압 (Vss) 이 인가되고, 부하 저항 특성 가변 회로 (44) 와 워드선 디코더 (12) 를 통하여 선택 워드선에 기록용 전압 (Vpp) 이 인가된다. 또한, 소거 동작시에는 전압 스위치 회로 (17) 로부터 비트선 디코더 (13) 를 통하여 선택 비트선에 소거용 전압 (Vee) 이 인가되고, 부하 저항 특성 가변 회로 (44) 와 워드선 디코더 (12) 를 통하여 선택 워드선에 접지 전압 (Vss) 이 인가된다. 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 은 전압 펄스로서 선택 워드선 또는 선택 비트선에 인가되지만, 그 펄스폭 (인가 시간) 은 기록용 전압 (Vpp) 또는 소거용 전압 (Vee) 을 공급하는 전압 스위치 회로 (17) 측, 또는 당해 전압이 공급되는 부하 저항 특성 가변 회로 (44) 또는 워드선 디코더 (12) 측, 또는 비트선 디코더 (13) 에 있어서, 제어 회로로부터의 제어에 의해 조정된다.
도 16(A) ∼ 도 16(C) 에 부하 저항 특성 가변 회로 (44) 의 회로 구성예를 3 개 예시한다. 도 16(A) 는 전류 전압 특성이 상이한 2 개의 다이오드 (51, 52) 를 서로 역방향으로 배치하여 병렬로 접속하여 구성된 부하 저항 특성 가변 회로 (44) 를 나타낸다. 이러한 구성에 의해, 도 17 에 나타내는 전류 전압 특성을 갖고, 인가 전압의 극성에 따라 부하 저항 특성이 자동적으로 전환되는 극성 의존형 부하 저항 회로를 실현할 수 있다. 도 16(A) 에 나타내는 예에서는, 다이오드 (51, 52) 각각의 전류 전압 특성을 상이하게 함으로써, 도 16 에 나타내는 동일한 전압 극성에 대해 비대칭인 전류 전압 특성이 가능해진다. 또한, 다이오드 (51, 52) 를 동일한 전류 전압 특성으로서, 각각 또는 어느 일방에 대해 직렬로 상이한 저항값의 저항 성분을 부가하도록 해도, 인가 전압의 극성에 따라 부하 저항 특성이 자동적으로 전환되는 극성 의존형 부하 저항 회로를 실현할 수 있다.
도 16(B) 는 다이오드 (53) 와 선형인 저항 특성의 부하 저항 (54) 을 병렬로 접속하여 구성된 부하 저항 특성 가변 회로 (44) 를 나타낸다. 이러한 구성에 의해, 다이오드 (53) 에 대해 순 (順) 방향으로 전압 인가된 경우의 부하 저항 특성은 다이오드 (53) 의 순방향 전류 전압 특성과 부하 저항 (54) 의 전류 전압 특성의 합성 특성이 되고, 다이오드 (53) 에 대해 역방향으로 전압 인가된 경우의 부하 저항 특성은 부하 저항 (54) 단체에서의 전류 전압 특성이 되어, 인가 전압의 극성에 따라 부하 저항 특성이 자동적으로 전환되는 극성 의존형 부하 저항 회로를 실현할 수 있다.
도 16(C) 는 다이오드 (55) 와 항시 온 상태의 MOSFET (56) 을 병렬로 접속 하여 구성된 부하 저항 특성 가변 회로 (44) 를 나타낸다. 이러한 구성에 의해, 다이오드 (55) 에 대해 순방향으로 전압이 인가된 경우의 부하 저항 특성은 다이오드 (55) 의 순방향 전류 전압 특성과 MOSFET (56) 의 소스·드레인간 전류 전압 특성의 합성 특성이 되고, 다이오드 (55) 에 대해 역방향으로 전압이 인가된 경우의 부하 저항 특성은 MOSFET (56) 단체에서의 전류 전압 특성이 되어, 인가 전압의 극성에 따라 부하 저항 특성이 자동적으로 전환되는 극성 의존형 부하 저항 회로를 실현할 수 있다.
도 16(A) ∼ 도 16(C) 에 예시한 회로 구성 이외에도, 배리스터 등의 비선형 소자를 이용하여, 도 17 에 나타내는 전압 극성에 대해 비대칭인 전류 전압 특성을 얻을 수 있다. 또한, 쇼트키 배리스터 다이오드의 역방향 바이어스시의 리크 전류를 증가시킴으로써, 도 13 에 나타내는 동일한 전압 극성에 대해 비대칭인 전류 전압 특성과 유사한 전류 전압 특성을 얻을 수 있다.
또한, 본 실시 형태에서는 도 11 및 도 15 에 나타내는 바와 같이, 부하 저항 특성 가변 회로 (44) 를 전압 스위치 회로 (17) 와 워드선 디코더 (12) 사이에 설정하고, 전압 스위치 회로 (17) 로부터 부하 저항 특성 가변 회로 (44) 에 대해, 기록 동작시에 기록용 전압 (Vpp) 을 인가하고, 소거 동작시에는 접지 전압 (Vss) 을 인가하는 경우를 설명하였으나, 부하 저항 특성 가변 회로 (44) 는 이 구성예에 한정되지 않고, 예를 들어, 워드선 디코더 (12) 의 내부, 워드선 디코더 (12) 와 메모리 셀 어레이 (11) 사이, 비트선 디코더 (13) 와 메모리 셀 어레이 (11) 사이, 비트선 디코더 (13) 의 내부, 비트선 디코더 (13) 와 전압 스위치 회로 (17) 사이, 또는 전압 스위치 회로 (17) 의 내부에 형성되도록 해도 상관없다. 또한, 부하 저항 특성 가변 회로 (44) 는, 1 지점이 아니라, 복수 지점에 분산하여 형성되어도 된다.
제 2 실시형태에 있어서의 기록 동작은 제 1 실시형태의 기록 동작과 기본적으로 동일하므로, 중복되는 설명은 생략한다. 또한, 제 2 실시형태에 있어서의 소거 동작은, 제 1 실시형태의 소거 동작과, 인가 전압의 극성이 역전되고, 선택 워드선과 선택 비트선의 관계가 반전되었을 뿐인 관계이므로, 선택 워드선에 연락하면 부하 저항 특성 가변 회로 (44) 및 워드선 디코더 (12) 와, 선택 비트선에 연락하는 비트선 디코더 (13) 의 관계를 제 1 실시형태의 소거 동작과 교체하면 동일한 설명이 타당하기 때문에, 중복되는 설명은 생락한다.
(제 3 실시형태)
다음으로, 본 발명 장치의 제 3 실시형태에 대하여 설명한다. 종래의 바이폴러 스위칭 동작에서는, 고속 스위칭 동작은 가능하지만, 선택 메모리 셀에는 기록과 소거를 반복하기 위해서는, 정부 양 극성의 전압을 인가할 필요가 있었기 때문에, 메모리 셀은 인가되는 전압의 극성에 관계없이 양 방향으로 전압을 흐르게 할 필요가 있었다. 그러나, 본 발명 장치에서는, 상기 제 1 실시형태에 있어서 상세하게 설명한 바와 같이, 안정적인 고속의 유니폴러 스위칭 동작이 가능하기 때문에, 메모리 셀은 반드시 바이폴러 동작이 가능할 필요는 없다. 요컨대, 메모리 셀을, 도 18 에 나타내는 바와 같이 가변 저항 소자 (61) 와 다이오드 (62) 를 직렬로 접속한 1D1R 형 구조로 할 수 있다. 이와 같이 메모리 셀 내에 다이오 드를 형성하여 메모리 셀을 흐르는 전류의 방향을 제한하고, 다이오드가 온되어 전류가 흐르기 시작하는 임계값 전압을 조정함으로써, 크로스포인트형 메모리 셀 어레이 구성에서 문제가 되고 있는 비선택 메모리 셀을 통한 불필요한 회입 전류의 영향을 대폭으로 저감할 수 있어, 판독 동작시의 동작 마진을 개선할 수 있다.
도 18(A) 는 제 3 실시형태의 본 발명 장치에서 사용하는 1D1R 형 메모리 셀의 단면 구조를 모식적으로 나타내는 단면 모식도이고, 도 18(B) 는 도 18(A) 에 나타내는 메모리 셀의 등가 회로도이다. 도 18(A) 에 나타내는 바와 같이, 하부 전극 (63) 과 가변 저항체 (64) 와 상부 전극 (65) 으로 이루어지는 3 층 구조의 가변 저항 소자 (61) 와, P 형 반도체층 (66) 과 N 형 반도체층 (67) 의 PN 접합으로 구성되는 다이오드 (62) 를 상하 직렬로 접속하여 구성된다. P 형 반도체층 (66) 과 N 형 반도체층 (67) 은, 각각 실리콘에 P 형과 N 형의 불순물을 주입하여 형성된다. 가변 저항 소자 (61) 는 제 1 실시형태와 동일한 재료로 형성할 수 있지만, 본 실시 형태에서는 Pt/Fe2O3/Pt 이외에, 가변 저항체 (64) 로서, TiN 를 산화시켜 제작한 TiON 를 이용하고, 하부 전극 (63) 에 Ti, 상부 전극 (65) 에 TiN 을 사용한다. 하부 배선 (68) 과 상부 배선 (69) 중 어느 일방이 워드선이 되고, 타방이 비트선이 된다. 하부 배선 (68) 과 상부 배선 (69) 은, 배선 저항을 낮추기 위해서, 하부 전극 (63) 및 상부 전극 (65) 과는 상이한 재료 또는 구조로 하여, 하부 배선 (68) 은 예를 들어, AlCu 로 형성하고, 상부 배선 (69) 은 예를 들어, AlCu 와 TiN 의 적층 구조로 한다.
도 19 에, 도 18 에 나타내는 1D1R 형 메모리 셀을 사용한 크로스포인트형 메모리 셀 어레이 (11) 의 부분적인 구성을 모식적으로 나타낸다. 도 19 에서는 메모리 셀 어레이 (11) 는 4 개의 비트선 (BL0 ∼ BL3) 과 4 개의 워드선 (WL0 ∼ WL3) 의 교점에 메모리 셀이 협지되어 있다.
메모리 셀 이외의 회로 구성은, 제 1 실시형태와 동일하므로, 제 3 실시형태의 본 발명 장치를 구성하는 각 회로의 중복되는 설명은 생략한다.
또한, 본 발명의 특징은 메모리 셀과 부하 회로의 직렬 회로에 대해, 기록 동작시와 소거 동작시에서 부하 회로의 부하 저항 특성을 전환하는 점에 있으나, 메모리 셀에 다이오드 등의 전류 제한 소자가 포함되는 경우에, 다이오드의 전류 전압 특성을 메모리 셀측의 전류 전압 특성에 포함시켜 부하 회로의 부하 저항 특성을 조정해도, 또는 다이오드의 전류 전압 특성을 부하 회로 측의 전류 전압 특성에 포함시켜 부하 회로의 부하 저항 특성을 조정해도, 모두 동일하게 본 발명의 효과를 나타낼 수 있다.
(제 4 실시형태)
다음으로, 본 발명 장치의 제 4 실시형태에 대하여 설명한다. 제 4 실시형태의 본 발명 장치는 메모리 셀이 가변 저항 소자와 선택 트랜지스터로 구성되는 1T1R 형 메모리 셀을 사용한다. 이하의 설명에서는, 유니폴러 스위칭 동작을 상정하여 설명하지만, 바이폴러 스위칭 동작에도 적응할 수 있다.
도 20 에 제 4 실시형태에 있어서의 본 발명 장치 (70) 의 블록 구성을 나타낸다. 도 20 에 나타내는 바와 같이, 본 발명 장치 (70) 는 메모리 셀 어레이 (71), 워드선 디코더 (워드선 선택 회로에 상당) (72), 비트선 디코더 (비트선 선택 회로에 상당) (73), 부하 저항 특성 가변 회로 (74), 판독 회로 (75), 제어 회로 (76), 및 전압 스위치 회로 (77) 를 구비하여 구성된다.
도 21(A) 에 1T1R 형 메모리 셀의 모식적인 단면 구조를 나타낸다. 메모리 셀 어레이 (71) 를 구성하는 메모리 셀은, 반도체 기판 상에 작성한 소스 영역 (86) 과 드레인 영역 (87), 및 게이트 산화막 상에 형성된 게이트 전극 (88) 으로 이루어지는 선택 트랜지스터 (82) 와, 하부 전극 (83) 과 가변 저항체 (84) 와 상부 전극 (85) 을 적층하여 이루어지는 3 층 구조의 가변 저항 소자 (81) 를, 선택 트랜지스터 (82) 의 드레인 영역 (87) 과 가변 저항 소자 (81) 의 하부 전극 (83) 을 전기적으로 접속하여, 선택 트랜지스터 (82) 와 가변 저항 소자 (81) 의 직렬 회로로서 형성되어 있다. 게이트 전극 (88) 은 워드선 (WL) 에 접속되고, 소스 영역 (86) 은 소스선 (SL) 에 접속되며, 상부 전극 (85) 는 비트선 (BL) 에 접속된다. 가변 저항체 (84) 로서 TiN 을 산화시켜 작성한 TiON 을 사용하고, 전극은 상부 전극, 하부 전극 모두 TiN 을 사용하였다. 도 21(B) 는 도 21(A) 에 나타내는 단면 구조의 1T1R 형 메모리 셀의 등가 회로도이다.
도 22 에 1T1R 형 메모리 셀을 매트릭스 형상으로 배치한 메모리 셀 어레이 (71) 의 부분적인 구성을 모식적으로 나타낸다. 도 22 에 있어서, 각 메모리 셀의 선택 트랜지스터의 게이트는 워드선 (WL1 ∼ WLn) 에 접속되어 있고, 각 메모리 셀의 선택 트랜지스터의 소스는 공통의 소스선 (SL) 에 접속되고, 각 메모리 셀의 가변 저항 소자의 일방단 (상부 전극측) 은 비트선 (BL1 ∼ BLm) 에 접속되어 있다. 본 실시 형태에서는 유니폴러 스위칭 동작을 상정하고 있으므로, 기록, 소거, 판독의 각 메모리 동작에 있어서 소스선에는 접지 전압이 인가되기 때문에, 메모리 동작의 종류에 따라 소스선 전압을 전환할 필요가 없어, 소스선 전압을 전환하기 위한 전압 스위치 회로 (77) 를 통하지 않고 직접 접지 전압에 고정할 수 있다.
워드선 디코더 (72) 는 메모리 셀 어레이 (71) 의 각 워드선에 접속하고, 어드레스선 (78) 에 입력된 행 선택용 어드레스 신호에 대응하는 메모리 셀 어레이 (71) 의 워드선을 선택 워드선으로서 선택하고, 선택 워드선과 선택되지 않은 비선택 워드선에 기록, 소거, 판독의 각 메모리 동작에 따른 선택 워드선 전압과 비선택 워드선 전압을 각각 인가하여, 선택 워드선에 접속하는 메모리 셀의 선택 트랜지스터를 온시키고, 비선택 워드선에 접속하는 메모리 셀의 선택 트랜지스터를 오프시킨다.
비트선 디코더 (73) 는 메모리 셀 어레이 (71) 의 각 비트선에 접속하고, 어드레스선 (78) 에 입력된 열 선택용 어드레스 신호에 대응하는 메모리 셀 어레이 (71) 의 비트선을 선택 비트선으로서 선택하여, 선택 비트선과 선택되지 않은 비선택 비트선에 기록, 소거, 판독의 각 메모리 동작에 따른 선택 비트선 전압과 비선택 비트선 전압을 각각 인가한다. 기록 및 소거 동작시에는, 선택 비트선에 선택 비트선 전압을 인가하기 때문에, 전압 스위치 회로 (77) 로부터 비트선 디코더 (73) 에 대해 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 이 각각 공급된다. 또한, 기록 및 소거 동작시에는, 비선택 비트선은, 전압 인가되지 않은 오픈 상태이 거나, 또는 접지 전압이 인가된 상태가 된다. 이 결과, 1T1R 형 메모리 셀 어레이에서는, 선택 워드선과 선택 비트선에 접속하는 선택 메모리 셀에만 부하 회로를 통하여 재기록용 전압 (Vpp) 또는 소거용 전압 (Vee) 이 인가된다.
부하 저항 특성 가변 회로 (74) 는, 기록 또는 소거 동작시에 있어서, 메모리 셀 어레이 (71) 중에서 워드선 디코더 (72) 와 비트선 디코더 (73) 에 의해 재기록 대상으로서 선택된 선택 메모리 셀에 전기적으로 직렬로 접속되는 부하 회로 내의, 당해 부하 회로의 전류 전압 특성에 의해 규정되는 부하 저항 특성을, 상이한 2 개의 부하 저항 특성 (저저항 상태와 고저항 상태) 사이에서 제어 회로 (76) 로부터의 제어에 의해 전환하는 회로이다. 본 실시 형태에서는 부하 저항 특성 가변 회로 (74) 는 비트선 디코더 (73) 와 전압 스위치 회로 (77) 사이에 형성되어 있다.
또한, 부하 저항 특성 가변 회로 (74) 는 도 10 에 예시된 제 1 실시형태의 부하 저항 특성 가변 회로 (14) 와 동일한 회로 구성의 것을 이용할 수 있다. 또한, 부하 저항 특성 가변 회로 (74) 는 도 20 에 나타내는 구성에 한정되지 않고, 비트선 디코더 (73) 의 내부, 비트선 디코더 (73) 와 메모리 셀 어레이 (71) 사이, 메모리 셀 어레이 (71) 와 소스선 사이, 또는 전압 스위치 회로 (77) 의 내부에 형성하도록 해도 상관없다. 또한, 부하 저항 특성 가변 회로 (74) 를 비트선 디코더 (73) 의 내부에 형성하는 경우에는, 비트선 디코더 (73) 를 구성하는 비트선 선택용 트랜지스터와 부하 저항 특성 가변 회로 (74) 를 동일한 트랜지스터로 구성하도록 해도 상관없다. 또한, 부하 저항 특성 가변 회로 (74) 는, 1 지 점이 아니라, 복수 지점에 분산하여 형성되어도 된다. 또한, 부하 저항 특성 가변 회로 (74) 를 MOSFET 를 이용하여 구성하는 경우에는, 그 형성 지점이나 기록용 전압 (Vpp) 및 소거용 전압 (Vee) 의 전압 극성에 따라, P 형 MOSFET 를 사용하는 대신에, N 형 MOSFET 를 사용하도록 해도 된다.
제어 회로 (76) 는 메모리 셀 어레이 (71) 의 기록, 소거, 판독의 각 메모리 동작의 제어를 실시한다. 제어 회로 (76) 는 어드레스선 (78) 으로부터 입력된 어드레스 신호, 데이터선 (79) 으로부터 입력된 데이터 입력 (기록 동작시), 제어 신호선 (80) 으로부터 입력된 제어 입력 신호에 기초하여, 워드선 디코더 (72), 비트선 디코더 (73) 를 제어하고, 메모리 셀 어레이 (71) 의 판독, 기록, 및 소거 동작을 제어한다. 구체적으로는, 각 메모리 동작에 있어서, 선택 워드선, 비선택 워드선, 선택 비트선, 및 비선택 비트선의 각각에 대해, 각 메모리 동작에 따른 소정의 전압을 인가하기 위한 제어를 전압 스위치 회로 (77), 워드선 디코더 (72), 비트선 디코더 (73) 등에 대해 실행한다. 특히, 기록 및 소거 동작시에 있어서는, 재기록 대상인 메모리 셀에 부하 회로를 통하여 인가하는 각 전압 펄스의 전압 진폭 및 펄스폭을 제어한다. 또한, 기록 동작시와 소거 동작시에 있어서, 부하 회로의 부하 저항 특성을 전환하기 위한 제어를 부하 저항 특성 가변 회로 (74) 에 대해 실시한다. 도 20 에 나타내는 예에서는, 제어 회로 (76) 는, 도시하지 않지만 일반적인 어드레스 버퍼 회로, 데이터 입출력 버퍼 회로, 제어 입력 버퍼 회로로서의 기능을 구비하고 있다.
전압 스위치 회로 (77) 는 메모리 셀 어레이 (71) 의 판독, 기록, 소거 동작 시에 필요한 선택 워드선 전압, 비선택 워드선 전압, 선택 비트선 전압, 비선택 비트선 전압을 워드선 디코더 (72) 및 비트선 디코더 (75) 에 부여한다. Vcc 는 본 발명 장치 (70) 의 공급 전압 (전원 전압), Vss 는 접지 전압, Vpp 는 기록용 전압, Vee 는 소거용 전압, Vr 은 판독용 전압이다. 본 실시 형태에서는 기록 및 소거 동작시의 선택 비트선 전압은 부하 저항 특성 가변 회로 (74) 를 통하여 비트선 디코더 (75) 에 공급된다.
데이터의 판독은 메모리 셀 어레이 (71) 로부터 비트선 디코더 (73), 판독 회로 (75) 를 통과하여 실시된다. 판독 회로 (75) 는 데이터 상태를 판정하고, 그 결과를 제어 회로 (76) 에 전송하여, 데이터선 (79) 으로 출력한다.
다음으로, 본 발명 장치의 메모리 셀의 기록 동작에 대하여 설명한다. 여기에서는, 선택 메모리 셀의 가변 저항 소자의 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우를 기록 동작으로서 설명한다.
먼저, 제어 회로 (76) 는 외부로부터의 어드레스 신호, 데이터 입력 신호, 제어 입력 신호 등에 의해, 어드레스 신호에 의해 지정되는 기록 대상인 메모리 셀에 대한 기록 동작을 지시받으면, 전압 스위치 회로 (77) 를 활성화하여, 기록 동작시에 선택 워드선, 비선택 워드선, 선택 비트선, 및 비선택 비트선에 각각 인가해야 할 전압의 출력을 지시한다. 전압 스위치 회로 (77) 는 도시하지 않은 전압 발생 회로에서 생성된 기록용 전압 (Vpp) 을 부하 저항 특성 가변 회로 (74) 를 통하여 비트선 디코더 (73) 에 공급한다. 또한, 제어 회로 (76) 는 부하 저항 특성 가변 회로 (74) 를 기록 동작용 부하 저항 특성이 되도록 제어한다. 본 실시형태에서는 부하 저항 특성이 보다 저저항이 되도록 제어한다. 이 결과, 기록용 전압 (Vpp) 을 상기 서술한 제 1 임계 전압 이상으로 설정함으로써, 선택 비트선, 즉, 선택 메모리 셀의 가변 저항 소자의 상부 전극에는, 부하 저항 특성 가변 회로 (74) 와 비트선 디코더 (73) 를 통하여 기록용 전압 (Vpp) 으로부터 양 회로에서의 전압 강하분을 뺀 전압이 인가되고, 선택 메모리 셀의 가변 저항 소자의 하부 전극에는 접지 전압 (Vss) 에서 선택 메모리 셀의 선택 트랜지스터의 드레인·소스 전압만큼 상승한 전압이 인가되고, 선택 메모리 셀의 가변 저항 소자의 양 단자사이에는, 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 데 필요한 제 1 임계값 전압 이상의 전압이 인가되어, 저항 특성이 저저항 상태에서 고저항 상태로 전이되어 기록이 완료된다. 이 때, 가변 저항 소자가 고저항 상태로 전이되었기 때문에, 선택 메모리 셀의 선택 트랜지스터를 포함하는 부하 회로와 가변 저항 소자의 직렬 회로의 합성 저항값이 높아져, 부하 회로를 흐르는 전류가 감소하여 부하 회로에서의 전압 강하가 저하되기 때문에, 고저항 상태로 전이 후의 선택 메모리 셀의 가변 저항 소자의 양 단자사이에 인가되는 전압은 상승하지만, 부하 저항 특성 가변 회로 (74) 의 제어에 의해 선택된 부하 저항 특성에 의해 당해 상승 후의 선택 메모리 셀의 가변 저항 소자의 양단 전압은, 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 데 필요한 제 2 임계값 전압보다 낮게 억제되기 때문에, 가변 저항 소자는 안정적으로 고저항 상태를 유지할 수 있다. 또한, 비선택 비트선에 접속하는 비선택 메모리 셀에는 전압 인가되지 않고, 또한, 비선택 워드선에 접속하는 비선택 메모리 셀은, 선택 트랜지스터가 오프 상태이기 때문에, 가변 저항 소자에 전압 인가되지 않아, 어느 비선택 메모리 셀에도 데이터의 기록은 일어나지 않는다.
다음으로, 본 발명 장치의 메모리 셀의 소거 동작에 대하여 설명한다. 여기에서는, 선택 메모리 셀의 가변 저항 소자의 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우를 소거 동작으로서 설명한다.
먼저, 제어 회로 (76) 는 외부로부터의 어드레스 신호, 데이터 입력 신호, 제어 입력 신호 등에 의해, 어드레스 신호에 의해 지정되는 소거 대상인 메모리 셀에 대한 소거 동작을 지시받으면, 전압 스위치 회로 (77) 를 활성화하고, 소거 동작시에 선택 워드선, 비선택 워드선, 선택 비트선, 및 비선택 비트선에 각각 인가해야 할 전압의 출력을 지시한다. 전압 스위치 회로 (77) 는 도시하지 않은 전압 발생 회로에서 생성된 기록용 전압 (Vpp) 과 동극성의 소거용 전압 (Vee) 을 부하 저항 특성 가변 회로 (74) 를 통하여 비트선 디코더 (73) 에 공급한다. 또한, 제어 회로 (76) 는, 부하 저항 특성 가변 회로 (74) 를 소거 동작용 부하 저항 특성이 되도록 제어한다. 본 실시 형태에서는 부하 저항 특성이 보다 고저항이 되도록 제어한다. 이 결과, 소거용 전압 (Vee) 을 상기 서술한 제 2 임계 전압 이상으로 설정함으로써, 선택 비트선, 요컨대 선택 메모리 셀의 가변 저항 소자의 상부 전극에는, 부하 저항 특성 가변 회로 (74) 와 비트선 디코더 (73) 를 통하여 소거용 전압 (Vee) 으로부터 양 회로에서의 전압 강하분을 뺀 전압이 인가되고, 선택 메모리 셀의 가변 저항 소자의 하부 전극에는, 접지 전압 (Vss) 에서 선택 메모리 셀의 선택 트랜지스터의 드레인·소스 전압만큼 상승한 전압이 인가되고, 선택 메모리 셀의 가변 저항 소자의 양 단자사이에는, 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 데 필요한 제 2 임계값 전압 이상의 전압이 인가되어, 저항 특성이 고저항 상태에서 저저항 상태로 전이되어 소거가 완료된다. 이 때, 가변 저항 소자가 저저항 상태로 전이되었기 때문에, 선택 메모리 셀의 선택 트랜지스터를 포함하는 부하 회로와 가변 저항 소자의 직렬 회로의 합성 저항값이 낮아져, 부하 회로를 흐르는 전류가 증대되고 부하 회로에서의 전압 강하가 증대되기 때문에, 저저항 상태로 전이 후의 선택 메모리 셀의 가변 저항 소자의 양 단자사이에 인가되는 전압은 저하되지만, 부하 저항 특성 가변 회로 (74) 의 제어에 의해 선택된 부하 저항 특성에 의해 당해 저하 후의 선택 메모리 셀의 가변 저항 소자의 양단 전압은, 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 데 필요한 제 1 임계값 전압보다 더욱 낮게 억제되기 때문에, 가변 저항 소자는 안정적으로 저저항 상태를 유지할 수 있다. 또한, 비선택 비트선에 접속하는 비선택 메모리 셀에는 전압이 인가되지 않고, 또한, 비선택 워드선에 접속하는 비선택 메모리셀은 선택 트랜지스터가 오프 상태이기 때문에, 가변 저항 소자에 전압이 인가되지 않아, 어느 비선택 메모리 셀에도 데이터의 소거는 일어나지 않는다.
또한, 제 2 임계 전압 (VA) 와 제 1 임계 전압 (VB) 는 상이한 전압값이 되지만, 본 실시 형태에서는 제 1 실시형태와 동일한 이유에서, 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 을 같은 전압으로 설정할 수 있다. 또한, 기록용 전압 (Vpp) 과 소거용 전압 (Vee) 의 전압 펄스의 펄스폭은, 모두 짧은 펄스폭, 예를 들어, 100ns 이하로 설정할 수 있고, 양 펄스폭을 동일한 길이로 할 수도 있다. 이로 인해, 부하 저항 특성 가변 회로 (74) 의 부하 저항 특성의 전환 제어만으로, 기록 동작과 소거 동작의 구별을 제어할 수 있어, 회로 구성의 대폭적인 간단화가 도모된다.
다음으로, 본 발명 장치의 다른 실시형태에 대하여 설명한다.
(1) 상기 각 실시형태에서는 메모리 셀을 구성하는 가변 저항 소자로서, 제 1 실시형태 및 제 2 실시형태에 있어서는, Pt/Fe2O3/Pt 구조를, 제 3 실시형태에 있어서는 Ti/TiON/TiN 구조를, 제 4 실시형태에 있어서는 TiN/TiON/TiN 구조를, 각각 채용하였으나, 각 실시형태에 있어서의 가변 저항 소자의 구조 및 재료는 상기 각 구조의 재료에 한정되지 않는다. 가변 저항 소자로서는, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 적어도 정부 어느 일방의 극성으로 실시한 경우에, 2 단자 사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태의 안정적으로 취할 수 있는 2 가지 저항 특성 사이를 전이할 수 있고, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이한 가변 저항 소자라면, 어떠한 재료나 구조이어도 본 발명을 적용할 수 있다.
본 발명을 적용할 수 있는 가변 저항 소자의 가변 저항체로서, 금속 산화물, 금속 산질화물, 또는 유기 박막 등을 적용할 수 있고, 특히, 전이 금속을 함유하는 산화물 또는 산질화물, 또한 Mn, Fe, Ni, Co, Ti, Cu, V 중에서 선택되는 원소를 함유하는 산화물 또는 산질화물, 또는 PCM0 등의 페로브스카이트형 산화물을 사용한 가변 저항 소자는, 개개의 구조나 재료마다 제 1 임계값 전압과 제 2 임계값 전압의 전압값은 상이하지만, 모두 제 1 임계값 전압과 제 2 임계값 전압이 상이한 가변 저항 소자로서, 본 발명 장치에 사용하여 동일한 효과를 얻을 수 있다. 예를 들어, Pt/NiO/Pt 구조의 가변 저항 소자에서는 도 23 에 나타내는 전류 전압 특성을 나타내고, W/CuOx/Pt 구조의 가변 저항 소자에서는 도 24 에 나타내는 전류 전압 특성을 나타내며, 모두 제 1 임계값 전압과 제 2 임계값 전압이 상이한 가변 저항 소자로서, 본 발명 장치에 사용하여 동일한 효과를 얻을 수 있다.
또한, 가변 저항 소자의 상부 전극 및 하부 전극의 재료, 나아가서는, 워드선 및 비트선의 재료도 상기 각 실시형태에 한정되지 않는다.
(2) 상기 제 3 실시형태에 있어서, 메모리 셀을 구성하는 다이오드 (62) 는, 가변 저항 소자 (61) 의 상하 어느 측에 형성되어도 상관없다. 또한, 다이오드 (62) 는 PN 접합형 다이오드에 한정되지 않고, 쇼트키 배리어 다이오드로 구성해도 된다. 또한, 다이오드 (62) 의 순 방향은 인가 전압의 극성에 맞춰, 상기 제 3 실시형태의 방향에 대해 역전시켜도 상관없다.
또한, 메모리 셀을 구성하는 다이오드 (62) 대신에, 정류 작용은 없지만, 일정한 인가 전압 이상이 아니면 통전하지 않는 배리스터 등의 비선형 소자를 이용하여도, 크로스포인트형 메모리 셀 어레이에 있어서의 회입 전류의 저감 효과를 발휘할 수 있다. 배리스터 등의 쌍 방향의 비선형 소자와 가변 저항 소자의 직렬 회로로 메모리 셀을 구성하는 경우에는, 유니폴러 스위칭 동작뿐만 아니라, 바이폴러 스위칭 동작에도 사용할 수 있다. 바이폴러 스위칭 동작을 적용하는 경우의 회로 구성은 제 2 실시형태에서 예시한 장치 구성을 이용할 수 있다.
(3) 상기 제 4 실시형태에서는 메모리 셀을 구성하는 선택 트랜지스터로서 MOSFET 를 사용하였으나, 선택 트랜지스터로서는 바이폴러 트랜지스터를 이용해도 된다. 또한, 선택 트랜지스터를 비트선과 접속하여, 가변 저항 소자를 소스선에 접속하는 메모리 셀 구성으로 해도 된다.
(4) 상기 각 실시형태에서는 부하 저항 특성 가변 회로 (14, 44, 74) 는 메모리 셀 어레이 (11, 71) 의 외측에 형성되고, 선택 워드선 또는 선택 비트선에 선택적으로 접속하는 구성으로 하였으나, 부하 저항 특성 가변 회로를 각 메모리 셀 내에 가변 저항 소자와 직렬로 접속하여 메모리 셀을 구성하는 것도 바람직하다. 이 경우, 메모리 셀 어레이 밖에 형성되어 있던 부하 저항 특성 가변 회로는 불필요해진다. 단, 제어 회로 (16, 46, 76) 로부터 직접 부하 저항 특성을 전환하기 위한 제어를 받는 부하 저항 특성 가변 회로의 경우에는, 선택 메모리 셀에 대해 당해 제어를 실시할 수 있는 회로 구성이 필요해진다.
예를 들어, 바이폴러 스위칭 동작을 전제로 하는 상기 제 2 실시형태에 대해, 부하 저항 특성 가변 회로를 각 메모리 셀 내에 형성하는 경우에는, 부하 저항 특성 가변 회로를, 인가되는 전압의 극성에 따라 부하 저항 특성을 자동적으로 전환가능한 극성 의존형 부하 저항 소자로 구성하고, 당해 극성 의존형 부하 저항 소자와 가변 저항 소자의 직렬 회로로 메모리 셀을 구성한다. 극성 의존형 부하 저항 소자는 예를 들어, 제 2 실시형태에 있어서 이미 설명한 바와 같이, 도 17 에 나타내는 전압 극성에 대해 비대칭인 전류 전압 특성을 나타내는 배리스터 등의 비선형 소자나, 도 13 에 나타내는 전압 극성에 대해 비대칭인 전류 전압 특성 또는 그와 유사한 전류 전압 특성을 나타내는 역방향 바이어스시의 리크 전류를 증가시킨 쇼트키 배리어 다이오드를 응용할 수 있다. 본 별도의 실시형태에서는 극성 의존형 부하 저항 소자의 부하 저항 특성이 인가되는 전압의 극성에 의해 자동적으로 전환 가능하기 때문에, 제어 회로 (16) 로부터의 당해 전환을 위한 제어를 직접 받을 필요는 없고, 제어 회로 (16) 가 기록용 전압과 소거용 전압의 극성을 반전시키는 제어를 실시하기만 하면 된다.
또한, 메모리 셀을 전압 제어 또는 전류 제어에 의해 부하 저항 특성을 전환 가능한 트랜지스터 소자와 가변 저항 소자의 직렬 회로로 구성하도록 해도 상관없다. 이 경우, 트랜지스터 소자가 메모리 셀 내에서 부하 저항 특성 가변 회로로서 기능하고, 제어 회로 (16) 로부터의 전압 제어 또는 전류 제어에 의해 부하 저항 특성이 전환되므로, 유니폴러 스위칭 동작과 바이폴러 스위칭 동작 중 어느 것에도 적용할 수 있다. 또한, 트랜지스터 소자로서 MOSFET 를 사용한 경우에는, 게이트 전압의 제어에 의해 소스·드레인간의 전류 전압 특성이 변화하여 부하 저항 특성이 전환된다. 또한, 트랜지스터 소자로서 바이폴러 트랜지스터를 사용한 경우에는, 베이스 전류의 제어에 의해 콜렉터·에미터간의 전류 전압 특성이 변화하여 부하 저항 특성이 전환된다.
또한, 메모리 셀 내에 부하 저항 특성 가변 회로로서 형성한 트랜지스터 소 자는 메모리 셀을 선택하기 위한 선택 트랜지스터로서 이용할 수 있으므로, 상기 트랜지스터 소자의 게이트 단자, 또는 베이스 단자를 워드선에 접속함으로써, 워드선 전압 또는 워드선 전류의 제어에 의해, 메모리 셀의 선택 동작과 부하 저항 특성의 전환 동작을 1 개의 트랜지스터 소자에 의해 실시할 수 있다. 예를 들어, 상기 제 4 실시형태에 있어서의 메모리 셀 내의 선택 트랜지스터를 부하 저항 특성 가변 회로로서 이용할 수 있다. 이 경우에는, 선택 워드선의 전압을 선택 트랜지스터의 임계값 전압 이상에서 2 가지로 제어하도록 한다.
(4) 상기 각 실시형태에서는 가변 저항 소자의 전류 전압 특성이 인가 전압 극성에 대해 대칭, 비대칭의 어느 경우에도 적용할 수 있어, 유니폴러 스위칭 동작에서는 어느 일방측의 극성의 전압 인가를 사용하고, 바이폴러 스위칭 동작에서는 어느 일방측의 극성을 기록 동작에, 타방측의 극성을 소거 동작에 사용하는 경우를 설명하였다. 여기에서, 가변 저항 소자의 전류 전압 특성이 인가 전압 극성에 대해 비대칭인 경우에는, 유니폴러 스위칭 동작에서는 어느 전압 극성을 사용하는 것이 안정적인 스위칭 동작 또는 저소비 전력 동작면에서 유리한가, 또한, 바이폴러 스위칭 동작에서는 어느 전압 극성을 기록 동작에 사용하는 것이 안정적인 스위칭 동작 또는 저소비 전력 동작면에서 유리한가의 문제가 있다. 예를 들어, 유니폴러 스위칭 동작의 경우에는, 2 가지 저항 특성간의 스위칭에 필요한 하한 전압값의 절대값으로 규정되는 2 개의 상이한 임계값 전압 (제 1 임계값 전압과 제 2 임계값 전압) 중 높은 쪽 전압이, 보다 저전압이 되는 측의 전압 극성을 사용함으로써, 상기 제 1 임계 전압과 제 2 임계 전압 중 높은 쪽 전압의 저전압화가 도모 되어, 기록 및 소거 동작시의 저소비 전력화가 도모된다. 또한, 안정적인 스위칭 동작의 관점에서 말하면, 일방의 전압 극성에 있어서, 제 1 임계값 전압과 제 2 임계값 전압의 전압차가 작은 경우에는, 안정적인 스위칭 동작에 필요한 2 개의 가변 저항 특성에 요구되는 조건을 만족시키기 곤란한 경우에는, 상기 조건을 만족하는 가변 저항 특성을 실현하기 쉬운 쪽의 전압 극성을 선택하게 된다.
(5) 본 발명의 특징은 부하 회로의 부하 저항 특성을 스위칭 방향에 따라 전환함으로써, 장단이 상이한 펄스폭의 전압 펄스나 비대칭 구조의 가변 저항 소자를 사용하지 않더라도, 안정적인 고속의 스위칭 동작이 가능해진다는 것이다. 그리고, 상기 각 실시형태에서는 부하 회로의 정의로서, 전압 스위치 회로로부터의 전압 펄스 (기록용 전압 또는 소거용 전압) 가 인가되는 회로 내의 선택 메모리 셀을 제외한 모든 회로로서 취급한다고 하였으나, 반대로, 부하 회로를 2 개의 상이한 부하 저항 특성을 전환하는 회로 부분인 부하 저항 특성 가변 회로로 하고, 나머지 회로 부분의 전류 전압 특성을 가변 저항 소자 측에 포함시켜, 부하 저항 특성 가변 회로에 있어서 전환되는 2 개의 상이한 부하 저항 특성을 조정하도록 해도 상관없다.
산업상 이용가능성
본 발명은 전압 인가에 의해 저항 특성이 변화하는 가변 저항 소자를 구비하여 이루어지는 불휘발성 반도체 기억 장치에 이용할 수 있고, 특히, 가변 저항 소자에 대한 안정적인 고속 스위칭 동작이 가능한 불휘발성 반도체 기억 장치의 실현에 유효하다.

Claims (34)

  1. 2 단자 구조의 가변 저항 소자로서, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 적어도 정부 (正負) 중 어느 일방의 극성으로 실시한 경우에, 2 단자 사이의 전류 전압 특성에 의해 규정되는 저항 특성이 저저항 상태와 고저항 상태의 안정적으로 취할 수 있는 2 가지 저항 특성 사이를 전이 가능하고, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이한 가변 저항 소자를 구비하여 이루어지는 불휘발성 반도체 기억 장치로서,
    상기 가변 저항 소자의 기억 상태가, 상기 저항 특성이 저저항 상태와 고저항 상태 중 어느 한 쪽에 의해 정해지고, 상기 가변 저항 소자의 일방 단자를 기준으로 하는 타방 단자에 대한 동일 극성의 전압 인가에 의해, 상기 저항 특성이 저저항 상태와 고저항 상태 사이에서 전이됨으로써 재기록 가능하고,
    상기 가변 저항 소자의 기억 상태의 재기록시에 있어서의 상기 가변 저항 소자의 양 단자사이에 대한 전압 인가를 실행하기 위한 부하 회로가, 재기록 대상인 상기 가변 저항 소자와 전기적으로 직렬 접속 가능하게 형성되고,
    상기 부하 회로의 전류 전압 특성에 의해 규정되는 부하 저항 특성이, 2 개의 상이한 부하 저항 특성 사이에서 전환 가능하며, 상기 부하 회로의 상기 2 개의 부하 저항 특성의 각각이, 상기 부하 회로에 대한 동일 극성의 전압 인가시에 발현되도록 구성되어,
    재기록 대상인 상기 가변 저항 소자의 상기 저항 특성이, 저저항 상태에서 고저항 상태로 전이되는 경우와 고저항 상태에서 저저항 상태로 전이되는 경우에서, 상기 부하 회로의 상기 2 개의 부하 저항 특성이 선택적으로 전환되고,
    상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 일방인 제 1 부하 저항 특성이, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 1 임계값 전압이 되도록 제 1 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 2 임계값 전압보다 저전압인 제 2 소자 전압이 되는 특성이고,
    상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 타방인 제 2 부하 저항 특성이, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 2 임계값 전압이 되도록 상기 제 1 임계 전압과 동극성의 제 2 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 1 임계값 전압보다 저전압인 제 1 소자 전압이 되는 특성이고,
    상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 1 전압 펄스의 전압 진폭의 절대값이, 상기 제 1 임계 전압의 절대값보다 고전압으로 설정되고,
    상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 2 전압 펄스의 전압 진폭의 절대값이, 상기 제 2 임계 전압의 절대값보다 고전압으로 설정되고,
    상기 제 1 전압 펄스와 상기 제 2 전압 펄스가 동극성인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 임계값 전압이 상기 제 2 임계값 전압보다 저전압이고,
    상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 1 임계값 전압일 때의 전류의 절대값을 제 1 임계값 전류로 하고, 상기 제 1 소자 전압일 때의 전류의 절대값을 제 1 소자 전류로 하고,
    상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 2 임계값 전압일 때의 전류의 절대값을 제 2 임계값 전류로 하고, 상기 제 2 소자 전압일 때의 전류의 절대값을 제 2 소자 전류로 하고,
    상기 제 2 임계값 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 임계값 전류의 차분으로 나눈 저항값을 임계 저항값으로 하고,
    상기 제 1 부하 저항 특성을, 상기 제 2 소자 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 소자 전류의 차분으로 나눈 제 1 저항값으로 표시하고,
    상기 제 2 부하 저항 특성을, 상기 제 2 임계값 전압과 상기 제 1 소자 전압의 차분을 상기 제 1 소자 전류와 상기 제 2 임계값 전류의 차분으로 나눈 제 2 저항값으로 표시한 경우,
    상기 제 1 저항값이 상기 임계 저항값보다 저저항이고, 또한, 상기 제 2 저항값이 상기 임계 저항값보다 고저항인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 전압 펄스와 상기 제 2 전압 펄스 각각의 전압 진폭의 절대값이 동일한 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  7. 제 1 항에 있어서,
    상기 제 1 전압 펄스와 상기 제 2 전압 펄스의 펄스폭이 모두 100ns 이하인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  8. 제 1 항에 있어서,
    상기 제 1 전압 펄스와 상기 제 2 전압 펄스의 펄스폭이 동일한 길이인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  9. 제 1 항, 제 4 항, 및 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 가변 저항 소자가, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 정부 어느 극성으로 실시한 경우에도, 상기 가변 저항 소자의 양 단자사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태의 2 가지 저항 특성 사이를 전이가능하고, 일방의 극성의 전압 인가에 대해, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이하고, 타방의 극성의 전압 인가에 대해서도, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 3 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 4 임계값 전압이 상이하고,
    상기 부하 회로에 대해 인가하는 동일 극성의 전압의 극성이, 상기 제 1 임계값 전압과 상기 제 2 임계값 전압 중 높은 쪽 전압과, 상기 제 3 임계값 전압과 상기 제 4 임계값 전압 중 높은 쪽 전압을 비교한 경우의 낮은 쪽 전압에 대응하는 정부 어느 일방의 극성인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  10. 제 1 항에 있어서,
    상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우와 고저항 상태에서 저저항 상태로 전이시키는 경우에, 공통으로 사용되는 전류 경로 상에서, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되고,
    상기 공통으로 사용되는 전류 경로 상에, 전압 제어 또는 전류 제어에 의해 부하 저항 특성을 전환 가능한 트랜지스터 소자가 형성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  11. 제 1 항, 제 4 항, 및 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에 활성화되는 회로와, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에 활성화되는 회로를, 적어도 일부의 회로에 있어서 전환함으로써, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  12. 2 단자 구조의 가변 저항 소자로서, 일방 단자를 기준으로 하는 타방 단자에 대한 전압 인가를 정부 중 어느 한쪽의 극성으로 실시한 경우에도, 상기 가변 저항 소자의 양 단자사이의 전류 전압 특성에 의해 규정되는 저항 특성이, 저저항 상태와 고저항 상태의 2 가지 저항 특성 사이를 전이 가능하고, 일방의 극성의 전압 인가에 대해, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 1 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 2 임계값 전압이 상이하고, 타방의 극성의 전압 인가에 대해서도, 상기 저항 특성이 저저항 상태에서 고저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 3 임계값 전압과, 상기 저항 특성이 고저항 상태에서 저저항 상태로 전이되는 데 필요한 인가 전압의 절대값의 하한값인 제 4 임계값 전압이 상이한 가변 저항 소자를 구비하여 이루어지는 불휘발성 반도체 기억 장치로서,
    상기 가변 저항 소자의 기억 상태가, 상기 저항 특성이 저저항 상태와 고저항 상태 중 어느 한 쪽에 의해 정해지고, 상기 가변 저항 소자의 일방 단자를 기준으로 하는 타방 단자에 대한 정부 양 극성의 전압 인가에 의해 상기 저항 특성이 저저항 상태와 고저항 상태 사이에서 전이됨으로써 재기록 가능하게 구성되고,
    상기 가변 저항 소자의 기억 상태의 재기록시에 있어서의 상기 가변 저항 소자의 양 단자 사이에 대한 전압 인가를 실행하기 위한 부하 회로가, 재기록 대상인 상기 가변 저항 소자와 전기적으로 직렬 접속 가능하게 형성되고,
    상기 부하 회로의 전류 전압 특성에 의해 규정되는 부하 저항 특성이, 2 개의 상이한 부하 저항 특성 사이에서 전환 가능하게 구성되어,
    재기록 대상인 상기 가변 저항 소자의 상기 저항 특성이, 저저항 상태에서 고저항 상태로 전이되는 경우와 고저항 상태에서 저저항 상태로 전이되는 경우에서, 상기 부하 회로의 상기 2 개의 부하 저항 특성이 선택적으로 전환되고,
    상기 부하 회로의 상기 2 개의 부하 저항 특성의 일방이, 상기 부하 회로에 대한 일방의 극성의 전압 인가시에 발현되고, 상기 부하 회로의 상기 2 개의 부하 저항 특성의 타방이, 상기 부하 회로에 대한 타방의 극성의 전압 인가시에 발현되도록 구성되고,
    상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 일방인 제 1 부하 저항 특성이, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 1 임계값 전압이 되도록 제 1 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 2 임계값 전압보다 저전압인 제 2 소자 전압이 되는 특성이고,
    상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우의 상기 2 개의 부하 저항 특성의 타방인 제 3 부하 저항 특성이, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에, 상기 가변 저항 소자와 상기 부하 회로의 저항 분압에 의해 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이 상기 제 4 임계값 전압이 되도록 상기 제 1 임계 전압과 역극성인 제 3 임계 전압을 인가한 상태에서, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태로 전이된 경우의 상기 가변 저항 소자의 양 단자사이의 인가 전압의 절대값이, 상기 제 3 임계값 전압보다 저전압인 제 3 소자 전압이 되는 특성이고,
    상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에, 상기 저항 특성이 저저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 1 전압 펄스의 전압 진폭의 절대값이, 상기 제 1 임계 전압의 절대값보다 고전압으로 설정되고,
    상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에, 상기 저항 특성이 고저항 상태에 있는 상기 가변 저항 소자와 상기 부하 회로의 직렬 회로의 양단에 인가하는 제 3 전압 펄스의 전압 진폭의 절대값이, 상기 제 3 임계 전압의 절대값보다 고전압으로 설정되고,
    상기 제 1 전압 펄스와 상기 제 3 전압 펄스가 서로 역극성인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 제 1 임계값 전압이 상기 제 2 임계값 전압보다 저전압이고,
    상기 제 3 임계값 전압이 상기 제 4 임계값 전압보다 저전압이고,
    상기 제 1 임계 전압을 인가한 상태에서의, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 1 임계값 전압일 때의 전류의 절대값을 제 1 임계값 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 2 소자 전압일 때의 전류의 절대값을 제 2 소자 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자간의 전압이 상기 제 2 임계값 전압일 때의 전류의 절대값을 제 2 임계값 전류로 하고,
    상기 제 3 임계 전압을 인가한 상태에서의, 상기 가변 저항 소자의 상기 저항 특성이 고저항 상태에 있어서의 양 단자사이의 전압이 상기 제 4 임계값 전압일 때의 전류의 절대값을 제 4 임계값 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 3 소자 전압일 때의 전류의 절대값을 제 3 소자 전류로 하고, 상기 가변 저항 소자의 상기 저항 특성이 저저항 상태에 있어서의 양 단자사이의 전압이 상기 제 3 임계값 전압일 때의 전류의 절대값을 제 3 임계값 전류로 하고,
    상기 제 2 임계값 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 임계값 전류의 차분으로 나눈 저항값을 제 1 임계 저항값으로 하고,
    상기 제 4 임계값 전압과 상기 제 3 임계값 전압의 차분을 상기 제 3 임계값 전류와 상기 제 4 임계값 전류의 차분으로 나눈 저항값을 제 2 임계 저항값으로 하고,
    상기 제 1 부하 저항 특성을, 상기 제 2 소자 전압과 상기 제 1 임계값 전압의 차분을 상기 제 1 임계값 전류와 상기 제 2 소자 전류의 차분으로 나눈 제 1 저항값으로 표시하고,
    상기 제 3 부하 저항 특성을, 상기 제 4 임계값 전압과 상기 제 3 소자 전압의 차분을 상기 제 3 소자 전류와 상기 제 4 임계값 전류의 차분으로 나눈 제 3 저항값으로 표시한 경우,
    상기 제 1 저항값이 상기 제 1 임계 저항값보다 저저항이고, 또한, 상기 제 3 저항값이 상기 제 2 임계 저항값보다 고저항인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  15. 삭제
  16. 제 12 항에 있어서,
    상기 제 1 전압 펄스와 상기 제 3 전압 펄스 각각의 전압 진폭의 절대값이 동일한 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  17. 제 12 항에 있어서,
    상기 제 1 전압 펄스와 상기 제 3 전압 펄스의 펄스폭이 동일한 길이인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  18. 제 12 항, 제 14 항, 제 16 항, 및 제 17 항 중 어느 한 항에 있어서,
    상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우와 고저항 상태에서 저저항 상태로 전이시키는 경우에, 공통으로 사용되는 전류 경로 상에서, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되고,
    상기 공통으로 사용되는 전류 경로 상에, 인가되는 전압의 극성에 따라 부하 저항 특성을 전환 가능한 극성 의존형 부하 저항 회로가 형성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  19. 제 18 항에 있어서,
    상기 극성 의존형 부하 저항 회로가, 인가되는 전압의 극성에 따라 부하 저 항 특성을 전환 가능한 극성 의존형 부하 저항 소자를 구비하여 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  20. 제 12 항에 있어서,
    상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우와 고저항 상태에서 저저항 상태로 전이시키는 경우에, 공통으로 사용되는 전류 경로 상에서, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되고,
    상기 공통으로 사용되는 전류 경로 상에, 전압 제어 또는 전류 제어에 의해 부하 저항 특성을 전환 가능한 트랜지스터 소자가 형성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  21. 제 12 항, 제 14 항, 제 16 항, 및 제 17 항 중 어느 한 항에 있어서,
    상기 부하 회로가, 상기 가변 저항 소자의 상기 저항 특성을 저저항 상태에서 고저항 상태로 전이시키는 경우에 활성화되는 회로와, 상기 가변 저항 소자의 상기 저항 특성을 고저항 상태에서 저저항 상태로 전이시키는 경우에 활성화되는 회로를, 적어도 일부의 회로에 있어서 전환함으로써, 상기 2 개의 부하 저항 특성을 전환 가능하게 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  22. 제 1 항, 제 4 항, 제 6 항 내지 제 8 항, 제 10 항, 제 12 항, 제 14 항, 제 16 항, 제 17 항, 및 제 20 항 중 어느 한 항에 있어서,
    상기 가변 저항 소자를 구비하여 구성되는 메모리 셀과,
    상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선을 구비하여, 동일 행의 상기 메모리 셀 각각이, 상기 메모리 셀의 일단측을 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이, 상기 메모리 셀의 타단측을 공통의 상기 비트선에 접속하여 구성되는 메모리 셀 어레이와,
    상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와,
    상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와,
    상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  23. 제 22 항에 있어서,
    상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 부하 저항 특성 가변 회로가, 상기 메모리 셀 어레이 밖에 형성되고, 또한, 상기 메모리 셀의 기억 상태의 재기록시에 있어서, 상기 선택 워드선과 상기 선택 비트선 중 적어도 어느 일방측에 전기적으로 접속할 수 있게 구성되어 있는 것을 특징으로 불휘발성 반도체 기억 장치.
  24. 제 22 항에 있어서,
    상기 메모리 셀이, 상기 가변 저항 소자만을 구비하여 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  25. 제 22 항에 있어서,
    상기 메모리 셀이, 상기 가변 저항 소자와 다이오드의 직렬 회로, 또는 상기 가변 저항 소자와 배리스터의 직렬 회로로 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  26. 제 19 항에 있어서,
    상기 가변 저항 소자와 상기 극성 의존형 부하 저항 소자의 직렬 회로로 구성되는 메모리 셀과,
    상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선을 구비하여, 동일 행의 상기 메모리 셀 각각이, 상기 메모리 셀의 일단측을 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이, 상기 메모리 셀의 타단측을 공통의 상기 비트선에 접속하여 구성되는 메모리 셀 어레이와,
    상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선 택하는 워드선 선택 회로와,
    상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와,
    상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지고,
    상기 제어 회로가, 상기 선택 워드선과 상기 선택 비트선 사이에 인가되는 전압의 극성을 전환함으로써, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  27. 제 10 항 또는 제 20 항에 있어서,
    상기 가변 저항 소자와 전압 제어 또는 전류 제어에 의해 상기 부하 저항 특성을 전환 가능한 상기 트랜지스터 소자의 직렬 회로로 구성되는 메모리 셀과,
    상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선과 1 또는 복수의 소스선을 구비하여, 동일 행의 상기 메모리 셀 각각이, 상기 메모리 셀의 상기 부하 회로의 상기 부하 저항 특성을 전압 제어 또는 전류 제어에 의해 전환하기 위한 제어 단자를 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이, 상기 메모리 셀의 상기 직렬 회로의 일단측을 공통의 상기 비트선에 접속하고, 상기 메모리 셀의 상기 직렬 회로의 타단측을 공통의 상기 소스선에 접속하여 구성되는 메모리 셀 어레이와,
    상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와,
    상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와,
    상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  28. 제 27 항에 있어서,
    상기 제어 회로는, 상기 선택 워드선에 인가되는 전압 또는 전류를 제어함으로써, 상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  29. 제 27 항에 있어서,
    상기 메모리 셀 내의 상기 트랜지스터 소자가, 상기 메모리 셀을 재기록 대상으로서 선택하기 위한 선택 트랜지스터로서 기능하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  30. 제 1 항, 제 4 항, 제 6 항 내지 제 8 항, 제 10 항, 제 12 항, 제 14 항, 제 16 항, 제 17 항, 및 제 20 항 중 어느 한 항에 있어서,
    상기 가변 저항 소자와 선택 트랜지스터의 직렬 회로로 구성되는 메모리 셀과,
    상기 메모리 셀을 행 방향 및 열 방향에 각각 복수 배열하고, 행 방향으로 연신하는 복수의 워드선과 열 방향으로 연신하는 복수의 비트선과, 1 또는 복수의 소스선을 구비하여, 동일 행의 상기 메모리 셀 각각이 상기 선택 트랜지스터의 게이트 단자를 공통의 상기 워드선에 접속하고, 동일 열의 상기 메모리 셀 각각이 상기 메모리 셀의 상기 직렬 회로의 일단측을 공통의 상기 비트선에 접속하고, 상기 메모리 셀의 상기 직렬 회로의 타단측을 공통의 상기 소스선에 접속하여 구성되는 메모리 셀 어레이와,
    상기 복수의 워드선 중에서 소정 수의 상기 워드선을 선택 워드선으로서 선택하는 워드선 선택 회로와,
    상기 복수의 비트선 중에서 소정 수의 상기 비트선을 선택 비트선으로서 선택하는 비트선 선택 회로와,
    상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 제어를 실시하는 제어 회로를 구비하여 이루어지고,
    상기 부하 회로의 상기 2 개의 상이한 부하 저항 특성을 전환하는 부하 저항 특성 가변 회로가, 상기 메모리 셀 어레이 밖에 형성되고, 또한, 상기 메모리 셀의 기억 상태의 재기록시에 있어서, 상기 선택 비트선 또는 상기 소스선에 전기적으로 접속할 수 있게 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  31. 제 1 항, 제 4 항, 제 6 항 내지 제 8 항, 제 10 항, 제 12 항, 제 14 항, 제 16 항, 제 17 항, 및 제 20 항 중 어느 한 항에 있어서,
    상기 가변 저항 소자가 제 1 전극과 제 2 전극 사이에 가변 저항체를 협지 (挾持) 하여 이루어지고,
    상기 가변 저항체가, 전이 금속을 함유하는 산화물 또는 산질화물인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  32. 제 31 항에 있어서,
    상기 가변 저항체가, Mn, Fe, Ni, Co, Ti, Cu, V 중에서 선택되는 원소를 함유하는 산화물 또는 산질화물인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  33. 제 32 항에 있어서,
    상기 가변 저항체가, 페로브스카이트형 산화물인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  34. 제 31 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극의 재료가 동일 재료인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
KR1020087019433A 2006-01-13 2007-01-09 불휘발성 반도체 기억 장치 KR100952088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006006738A JP4203506B2 (ja) 2006-01-13 2006-01-13 不揮発性半導体記憶装置及びその書き換え方法
JPJP-P-2006-00006738 2006-01-13

Publications (2)

Publication Number Publication Date
KR20080083210A KR20080083210A (ko) 2008-09-16
KR100952088B1 true KR100952088B1 (ko) 2010-04-13

Family

ID=38256247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087019433A KR100952088B1 (ko) 2006-01-13 2007-01-09 불휘발성 반도체 기억 장치

Country Status (6)

Country Link
US (1) US7433222B2 (ko)
JP (1) JP4203506B2 (ko)
KR (1) KR100952088B1 (ko)
CN (1) CN101371313B (ko)
TW (1) TW200739580A (ko)
WO (1) WO2007080840A1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7359236B2 (en) * 2005-03-11 2008-04-15 Adesto Technologies Read, write and erase circuit for programmable memory devices
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
US7479811B2 (en) * 2005-09-08 2009-01-20 Mediatek Inc. Sample/hold circuit module
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
KR100843210B1 (ko) * 2006-11-02 2008-07-02 삼성전자주식회사 저항 메모리 소자 및 데이터 기입 방법
WO2008059946A1 (fr) * 2006-11-17 2008-05-22 Panasonic Corporation Mémoire de type à changement de résistance
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US7400521B1 (en) * 2007-01-12 2008-07-15 Qimoda Ag Integrated circuit, memory chip and method of evaluating a memory state of a resistive memory cell
JP4221031B2 (ja) * 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
KR101317755B1 (ko) * 2007-03-23 2013-10-11 삼성전자주식회사 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
JP4288376B2 (ja) * 2007-04-24 2009-07-01 スパンション エルエルシー 不揮発性記憶装置およびその制御方法
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
JP4252624B2 (ja) * 2007-06-01 2009-04-08 パナソニック株式会社 抵抗変化型記憶装置
JP5164745B2 (ja) * 2007-09-03 2013-03-21 株式会社半導体エネルギー研究所 記憶装置
CN101802921B (zh) * 2007-09-10 2013-08-28 松下电器产业株式会社 非易失性存储装置和向非易失性存储装置的数据写入方法
CN101568971B (zh) 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
WO2009057275A1 (ja) 2007-10-29 2009-05-07 Panasonic Corporation 不揮発性記憶装置および不揮発性データ記録メディア
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
JP2009271999A (ja) * 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
WO2009141857A1 (ja) 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP5171955B2 (ja) * 2008-08-29 2013-03-27 株式会社東芝 多値抵抗変化型メモリ
WO2010026654A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
WO2010026653A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
WO2010026655A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
JP4751432B2 (ja) 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
WO2010038442A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
CN102177584B (zh) * 2008-10-08 2014-05-07 密执安大学评议会 具有可调电阻的硅基纳米级电阻器件
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
JP2012506621A (ja) 2008-10-20 2012-03-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン シリコン系ナノスケールクロスバーメモリ
CN101933096A (zh) 2008-10-21 2010-12-29 松下电器产业株式会社 非易失性存储装置及向其存储单元的写入方法
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
JP4653833B2 (ja) 2008-11-04 2011-03-16 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US8227788B2 (en) 2008-11-19 2012-07-24 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
JP5134522B2 (ja) * 2008-12-16 2013-01-30 シャープ株式会社 不揮発性半導体装置及びその負荷抵抗の温度補償回路
JP5175769B2 (ja) * 2009-02-25 2013-04-03 株式会社東芝 半導体記憶装置
JP4856202B2 (ja) 2009-03-12 2012-01-18 株式会社東芝 半導体記憶装置
JP2010225750A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP4643767B2 (ja) 2009-04-15 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP4722230B2 (ja) 2009-05-14 2011-07-13 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法
CN102099863B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
JP5197512B2 (ja) * 2009-07-02 2013-05-15 株式会社東芝 半導体記憶装置
US8158964B2 (en) * 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
JP4703789B2 (ja) * 2009-07-28 2011-06-15 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP5214566B2 (ja) * 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
JP2011108327A (ja) * 2009-11-18 2011-06-02 Toshiba Corp 不揮発性半導体記憶装置
JP5388814B2 (ja) * 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
JP4778125B1 (ja) 2010-02-02 2011-09-21 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
US8284597B2 (en) * 2010-05-06 2012-10-09 Macronix International Co., Ltd. Diode memory
WO2011152061A1 (ja) 2010-06-03 2011-12-08 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
JP4880101B1 (ja) * 2010-06-29 2012-02-22 パナソニック株式会社 不揮発性記憶装置及びその駆動方法
CN102569334A (zh) * 2010-12-22 2012-07-11 中国科学院微电子研究所 阻变随机存储装置及系统
US8456947B2 (en) * 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US8592795B2 (en) 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
JP5877338B2 (ja) * 2011-08-31 2016-03-08 パナソニックＩｐマネジメント株式会社 読み出し回路およびこれを用いた不揮発性メモリ
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US8526214B2 (en) * 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
US9118007B2 (en) 2013-03-14 2015-08-25 Crossbar, Inc. RRAM with dual mode operation
US9711721B2 (en) * 2014-03-07 2017-07-18 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
KR102223488B1 (ko) * 2015-07-29 2021-03-08 난테로 인크. 저항성 변화 엘리먼트 어레이들에 대한 ddr 호환 메모리 회로 아키텍처
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
US10205088B2 (en) * 2016-10-27 2019-02-12 Tdk Corporation Magnetic memory
JP2019021784A (ja) 2017-07-18 2019-02-07 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US11126248B2 (en) * 2019-06-25 2021-09-21 Western Digital Technologies, Inc. Data storage device detecting supply current limit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025914A (ja) 2003-06-12 2005-01-27 Sharp Corp 不揮発性半導体記憶装置及びその制御方法
WO2006137111A1 (ja) 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
KR20080009315A (ko) * 2007-12-05 2008-01-28 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치 및 그 기입 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP4167513B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
JP3752589B2 (ja) * 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
JP4385778B2 (ja) * 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
JP2006099866A (ja) * 2004-09-29 2006-04-13 Sony Corp 記憶装置及び半導体装置
JP2006114087A (ja) * 2004-10-13 2006-04-27 Sony Corp 記憶装置及び半導体装置
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025914A (ja) 2003-06-12 2005-01-27 Sharp Corp 不揮発性半導体記憶装置及びその制御方法
WO2006137111A1 (ja) 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
KR20080009315A (ko) * 2007-12-05 2008-01-28 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치 및 그 기입 방법

Also Published As

Publication number Publication date
KR20080083210A (ko) 2008-09-16
TWI321792B (ko) 2010-03-11
JP2007188603A (ja) 2007-07-26
CN101371313B (zh) 2011-08-17
US20070165442A1 (en) 2007-07-19
JP4203506B2 (ja) 2009-01-07
TW200739580A (en) 2007-10-16
CN101371313A (zh) 2009-02-18
WO2007080840A1 (ja) 2007-07-19
US7433222B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
KR100952088B1 (ko) 불휘발성 반도체 기억 장치
JP4088323B1 (ja) 不揮発性半導体記憶装置
JP4221031B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
JP4972238B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法
KR101520600B1 (ko) 저항 변화 메모리
CN101553924B (zh) 非易失性半导体存储器件
US7697317B2 (en) Nonvolatile semiconductor memory device
US8587986B2 (en) Variable-resistance memory device and its driving method
JP4705204B1 (ja) 抵抗変化型不揮発性記憶装置
JP4203532B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
JP5134522B2 (ja) 不揮発性半導体装置及びその負荷抵抗の温度補償回路
JP2012064277A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130314

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee