JP5171955B2 - 多値抵抗変化型メモリ - Google Patents
多値抵抗変化型メモリ Download PDFInfo
- Publication number
- JP5171955B2 JP5171955B2 JP2010526479A JP2010526479A JP5171955B2 JP 5171955 B2 JP5171955 B2 JP 5171955B2 JP 2010526479 A JP2010526479 A JP 2010526479A JP 2010526479 A JP2010526479 A JP 2010526479A JP 5171955 B2 JP5171955 B2 JP 5171955B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- state
- resistance
- storage layer
- resistance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title description 22
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 17
- 239000010936 titanium Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 101000963523 Homo sapiens Magnesium transporter MRS2 homolog, mitochondrial Proteins 0.000 description 2
- 101000589392 Homo sapiens Pannexin-1 Proteins 0.000 description 2
- 102100039143 Magnesium transporter MRS2 homolog, mitochondrial Human genes 0.000 description 2
- 229910018663 Mn O Inorganic materials 0.000 description 2
- 229910003176 Mn-O Inorganic materials 0.000 description 2
- 102100032361 Pannexin-1 Human genes 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910016978 MnOx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
105 基板
106 主面
110 第1配線
120 第2配線
130 セル
140 スイッチング素子部(整流素子部)
150 素子間分離絶縁層
200 記憶部
210 第1電極
220 記憶層
230 第2電極
310 ワード線ドライバ
320 ビット線ドライバ
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、本発明の第1の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
図2は、本発明の第1の実施形態に係る不揮発性記憶装置の一部の構成を例示する模式図である。
図3は、本発明の第1の実施形態に係る不揮発性記憶装置の一部の構成を例示する模式図である。
図4は、本発明の第1の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。
図5は、本発明の第1の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。
本発明の第1の実施形態の不揮発性記憶装置10は、抵抗が変化する記憶層と、その記憶層に電圧を印加して記録を行う駆動部と、を備える。
まず、図2〜図4を参照しながら、本発明の第1の実施形態に係る不揮発性記憶装置10の概略の構成を説明する。
図3(a)〜(c)に表したように、第1配線110と第2配線120との間に記憶部200が挟まれている。すなわち、不揮発性記憶装置10において、ビット配線とワード配線が三次元的に交差して形成される両者の間の部分(クロスポイント)に記憶部200が設けられている。そして、第1配線110に与える電位と第2配線120に与える電位の組み合わせによって、各記憶部200に印加される電圧が変化し、その時の記憶部200の特性によって、情報を記憶することができる。
図4に表したように、例えば、ワード線WLi−1、WLi、WLi+1の一端は、選択スイッチとしてのMOSトランジスタRSWを経由して、デコーダ機能を有するワード線ドライバ310に接続され、ビット線BLj−1、BLj、BLj+1の一端は、選択スイッチとしてのMOSトランジスタCSWを経由して、デコーダ及び読み出し機能を有するビット線ドライバ320に接続される。
また、図5(b)に表したように、本実施形態に係る別の不揮発性記憶装置13では、第1配線110、記憶部200及び第2配線120が3層積層されている。
このように、本実施形態に係る不揮発性記憶装置において、記憶部200(記憶層220)の積層数は任意であり、記憶部200を多数積層することにより、記憶密度を向上させることができる。
以下では、説明を簡単にするために、記憶部200の積層数が1層である不揮発性記憶装置10として説明する。
そして、電圧V02において、低抵抗状態LRSよりも抵抗が高く、高抵抗状態HRSよりも抵抗が低い中間抵抗状態MRSに変化する。
そして、引き続き印加電圧Vを上昇させた時、印加電圧が電圧V03より低い場合は、その中間抵抗状態MRSを維持する。
そして、電圧V03において、中間抵抗状態MRSから高抵抗状態LRSに変化する。
すなわち、例えば、読み出された現在の状態が高抵抗状態HRSであり、書き換え後の状態が高抵抗状態HRSの時は、電圧V3を印加する。また、現在の状態が高抵抗状態HRSであり、書き換え後の状態が中間抵抗状態MRSの時は、低抵抗状態LRSを経由して中間抵抗状態MRSになるように、電圧V4を印加した後に電圧V3を印加する。そして、現在の状態が高抵抗状態HRSであり、書き換え後の状態が低抵抗状態LRSの時は、電圧V4を印加する。
このようにして、3つの状態の相互を任意に書き換えることができる。
例えば、任意の状態から任意の状態のそれぞれに書き換える際に、常に一旦V4を印加し、その後所定の状態となる電圧を印加しても良い。
例えば、記憶層220として、NiとTiとOとからなる化合物が用いられ、第1電極210と第2電極230とにPtが用いられる。ただし、本発明は、これに限らず、高抵抗状態HRSと低抵抗状態LRSとの間に、それらの間の抵抗である中間抵抗状態MRSがあれば良く、用いられる材料は任意である。
第1の実施例に係る不揮発性記憶装置においては、記憶層220として、金属酸化物であるNiOにTiをドープした材料を用いた。具体的には、まず、下部電極(第1電極210)としてPtを成膜した後、Ar/O2雰囲気の反応性スパッタによりTiとNiとを同時にスパッタし、N2雰囲気、400℃で10分間のアニールを行った。なお、Tiのドープ量は4.16%とした。その後、その上に上部電極(第2電極230)としてPtを成膜した。そして、下部電極を接地電位とし、上部電極に正極性の電圧を印加し、ユニポーラ動作により、記憶層220の電流−電圧特性を評価した。その結果が、以下である。
図6に表したように、第1の実施例に係る不揮発性記憶装置10aにおいては、低抵抗状態LRSから、高抵抗状態HRSに移行させる際に、2段階で抵抗が変化している。すなわち、印加電圧を0Vから上昇させた時、約1.0Vにおいて、中間抵抗状態MRSに変化し、その状態から印加電圧を上昇させると、約1.5Vにおいて、高抵抗状態HRSに変化する。
そして、印加電圧が1.0V〜1.5Vの値の電圧V2を印加し、中間抵抗状態MRSとした後に、印加電圧を電圧V2から下げると、その中間抵抗状態MRSが維持される。
そして、印加電圧が1.5V〜2.2Vの値の電圧V3を印加し、高抵抗状態HRSとした後に、印加電圧を電圧V3から下げると、その高抵抗状態HRSが維持される。
このようにして、3つの状態を制御性良く発現させることができる。
図7は、比較例の不揮発性記憶装置の特性を例示するグラフ図である。
すなわち、図7(a)は、第1の比較例として、記憶層220としてNiOを用いた場合の電流−電圧特性である。図7(a)に表したように、第1の比較例においては、実質的に、高抵抗状態HRSと低抵抗状態LRSとの2つの状態のみを有する。この場合は、1つの記憶層220当たり、2値の情報を記録できるだけである。また、このような特性を有する記憶層220において、電流制限回路や電流制限素子を設けて、3値以上の状態を記録することもできるが、この場合、構成が複雑になり、素子面積が増大する。
本発明の第2の実施例に係る不揮発性記憶装置10bにおいては、記憶層220としてZn−Mn−Oの三元系金属酸化膜を用いた。すなわち、下部電極となる膜としてTiNを成膜し、その後、記憶層220となる膜として、Zn−Mn−O膜をスパッタ法により成膜した。この時、本実施例において、組成比は、Zn:Mn:O=1:1.5:4とした。その後、上部電極として、Ptを成膜した。そして、下部電極を接地電位とし、上部電極に正極性の電圧を印加し、ユニポーラ動作により、記憶層220の電流−電圧特性を評価した。その結果が、以下である。
図8に表したように、第2の実施例に係る不揮発性記憶装置10bにおいても、印加電圧の上昇につれて低抵抗状態LRSから高抵抗状態HRSに移行する際に、中間抵抗状態MRSが存在している。
本発明の第3の実施例に係る不揮発性記憶装置10cとして、記憶層220にMnOxからなる膜を用いた。そして、下部電極及び上部電極にはPtを用いた。このような構成の記憶層220の電流−電圧特性を評価した。その結果が、以下である。
図9に表したように、第3の実施例に係る不揮発性記憶装置10cにおいては、電圧の上昇につれて低抵抗状態LRSから高抵抗状態HRSに移行する際に、2つの中間抵抗状態、すなわち、第1中間抵抗状態MRS1及び第2中間抵抗状態MRS2が存在している。
図10は、本発明の第2の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。
すなわち、同図は、本実施形態に係る不揮発性記憶装置20における記憶層220の特性を例示しており、横軸は、記憶層220に印加される電圧Vを示し、縦軸は記憶層220を流れる電流Iを示している。
本実施形態に係る不揮発性記憶装置20の構成は、第1の実施形態に係る不揮発性記憶装置10と同様とすることができるので説明を省略する。
本発明の第4の実施例に係る不揮発性記憶装置20aでは、記憶層220としてHfOxを用いた。すなわち、下部電極となる膜としてPtを成膜し、その後、記憶層220となる膜として、HfOx膜をスパッタ法により成膜し、その後、上部電極として、Ptを成膜した。そして、下部電極を接地電位とし、上部電極に正極性の電圧を印加し、ユニポーラ動作により、記憶層220の電流−電圧特性を評価した。その結果が、以下である。
図11に表したように、第4の実施例に係る不揮発性記憶装置20aにおいては、印加電圧の上昇につれて低抵抗状態LRSから高抵抗状態HRSに移行する際に、中間抵抗状態MRSが存在しているが、その中間抵抗状態MRSは、実質的に連続的に変化している。すなわち、印加電圧の上昇に伴い、漸増している。
なお、上記において、中間抵抗状態MRSを1つとしたが、複数の中間抵抗状態MRSを設定しても良い。
図12は、本発明の第3の実施形態に係る不揮発性記憶装置30の動作を例示するフローチャート図である。
本発明の第3の実施の実施形態に係る不揮発性記憶装置30においては、中間抵抗状態MRSを書き込む際の動作に特徴を有する。
すなわち、図12に表したように、中間抵抗状態MRSを書き込む際に、まず印加電圧Vxを、例えば、図1に例示した電圧V02と電圧V03の範囲の値の電圧V2に設定する(ステップS110)。電圧V02と電圧V03は、電圧の上昇に伴い、低抵抗状態LRSから高抵抗状態HRSに変化する過程で、それぞれ、低抵抗状態LRSを示す最大の電圧と、高抵抗状態HRSを示す最小の電圧に相当する。
そして、ステップS120に戻り、電圧αだけ減少された印加電圧Vxを用いて、電圧V3を印加し、電圧V4を印加した後、上記のVxを印加する。そしてこれを繰り返す。
そして、ステップS120に戻り、電圧βだけ増大された印加電圧Vxを用いて、電圧V3を印加し、電圧V4を印加した後、上記のVxを印加する。そしてこれを繰り返す。
本発明の第4の実施の形態に係る情報記録方法においては、第1電圧の印加において第1抵抗を有する第1状態(低抵抗状態LR)と、前記第1電圧よりも高い第2電圧の印加において前記第1抵抗よりも高い第2抵抗を有する第2状態(高抵抗状態HRS)と、前記第1電圧と前記第2電圧の間の第3電圧の印加において前記第1抵抗と前記第2抵抗の間の第3抵抗を有する第3状態(中間抵抗状態MRS)と、を有する記憶層220に、前記第1、第2及び第3電圧少なくともいずれかの電圧を印加して、前記記憶層220に情報の記録を行う。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置及び情報記録方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置及び情報記録方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
Claims (15)
- 第1電圧の印加において第1抵抗を有する第1状態と、
前記第1電圧よりも高い第2電圧の印加において前記第1抵抗よりも高い第2抵抗を有する第2状態と、
前記第1電圧と前記第2電圧の間の第3電圧の印加において前記第1抵抗と前記第2抵抗の間の第3抵抗を有する第3状態と、
を有する記憶層と、
前記記憶層に、前記第1、第2及び第3電圧少なくともいずれかの電圧を印加して、前記記憶層に情報の記録を行う駆動部と、
を備え、
前記第1電圧から前記第3電圧を経て前記第2電圧への印加電圧の上昇において、前記記憶層の抵抗は不連続に変化することを特徴とする不揮発性記憶装置。 - 前記駆動部は、前記記憶層の抵抗状態を読み出し、前記読み出された抵抗状態に基づいて、電圧を変えて前記記憶層に情報を記録することを特徴とする請求項1記載の不揮発性記憶装置。
- 前記駆動部は、前記記憶層が前記第2状態から前記第1状態に変化する電圧以上の電圧を前記記憶層に印加した後、前記第3電圧を前記記憶層に印加することを特徴とする請求項1記載の不揮発性記憶装置。
- 前記駆動部は、
前記記憶層に、前記第1電圧よりも高く前記第2電圧よりも低いVxの値の電圧を印加する第1工程を行い、
その後、前記記憶層の抵抗の状態を読み出す第2工程を行い、
前記第2工程で読み出された抵抗が前記第2状態であった場合は、前記Vxよりも低い値を新たなVxとし、
前記第2工程で読み出された抵抗が前記第1状態であった場合は、前記Vxよりも高い値を新たなVxとし、
前記第1工程及び前記第2工程を繰り返して行い、前記第3状態を書き込むことを特徴とする請求項1記載の不揮発性記憶装置。 - 前記第2工程で読み出された抵抗が前記第2状態であった場合における前記新たなVxと前記第1工程におけるVxとの差の絶対値は、
前記第2工程で読み出された抵抗が前記第1状態であった場合における前記新たなVxと前記第1工程におけるVxとの差の絶対値よりも大きいことを特徴とする請求項4記載の不揮発性記憶装置。 - 前記駆動部は、前記第1工程及び前記第2工程の繰り返しの回数が所定の回数を超えた場合は、前記記憶層が前記第2状態から前記第1状態に変化する電圧以上の電圧を前記記憶層に印加した後に、前記第1工程及び前記第2工程を実施することを特徴とする請求項4記載の不揮発性記憶装置。
- 前記駆動部は、パルスの電圧、時間幅、波形及びデューティ比の少なくともいずれかを変えて、前記記憶層に電圧を印加することを特徴とする請求項1記載の不揮発性記憶装置。
- 前記記憶層を挟むようにして設けられたワード線及びビット線をさらに備え、
前記駆動部は、前記ワード線及び前記ビット線を介して、前記記憶層に前記第1、第2及び第3電圧の少なくともいずれかの電圧を印加することを特徴とする請求項1記載の不揮発性記憶装置。 - 前記記憶層は、異なる種類の金属元素と酸素とを含む化合物を含むことを特徴とする請求項1記載の不揮発性記憶装置。
- 第1電圧の印加において第1抵抗を有する第1状態と、
前記第1電圧よりも高い第2電圧の印加において前記第1抵抗よりも高い第2抵抗を有する第2状態と、
前記第1電圧と前記第2電圧の間の第3電圧の印加において前記第1抵抗と前記第2抵抗の間の第3抵抗を有する第3状態と、
を有する記憶層に、前記第1、第2及び第3電圧少なくともいずれかの電圧を印加して、前記記憶層に情報の記録を行い、
前記第1電圧から前記第3電圧を経て前記第2電圧への印加電圧の上昇において、前記記憶層の抵抗は不連続に変化することを特徴とする情報記録方法。 - 前記記憶層の抵抗状態を読み出し、前記読み出された抵抗状態に基づいて、電圧を変えて前記記憶層に情報を記録することを特徴とする請求項10記載の情報記録方法。
- 前記記憶層が前記第2状態から前記第1状態に変化する電圧以上の電圧を前記記憶層に印加した後、前記第3電圧を前記記憶層に印加することを特徴とする請求項10記載の情報記録方法。
- 前記記憶層に、前記第1電圧よりも高く前記第2電圧よりも低いVxの値の電圧を印加する第1工程を行い、
その後、前記記憶層の抵抗の状態を読み出す第2工程を行い、
前記第2工程で読み出された抵抗が前記第2状態であった場合は、前記Vxよりも低い値を新たなVxとし、
前記第2工程で読み出された抵抗が前記第1状態であった場合は、前記Vxよりも高い値を新たなVxとし、
前記第1工程及び前記第2工程を繰り返して行い、前記第3状態を書き込むことを特徴とする請求項10記載の情報記録方法。 - 前記第2工程で読み出された抵抗が前記第2状態であった場合における前記新たなVxと前記第1工程における前記Vxとの差の絶対値は、
前記第2工程で読み出された抵抗が前記第1状態であった場合における前記新たなVxと前記第2工程における前記Vxとの差の絶対値よりも大きいことを特徴とする請求項13記載の情報記録方法。 - 前記第1工程及び前記第2工程の繰り返しの回数が所定の回数を超えた場合は、前記記憶層が前記第2状態から前記第1状態に変化する電圧以上の電圧を前記記憶層に印加した後に、前記第1工程及び前記第2工程を実施することを特徴とする請求項13記載の情報記録方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/065601 WO2010023762A1 (ja) | 2008-08-29 | 2008-08-29 | 多値抵抗変化型メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010023762A1 JPWO2010023762A1 (ja) | 2012-01-26 |
JP5171955B2 true JP5171955B2 (ja) | 2013-03-27 |
Family
ID=41720952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010526479A Active JP5171955B2 (ja) | 2008-08-29 | 2008-08-29 | 多値抵抗変化型メモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8274816B2 (ja) |
JP (1) | JP5171955B2 (ja) |
WO (1) | WO2010023762A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5390730B2 (ja) * | 2011-09-28 | 2014-01-15 | パナソニック株式会社 | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 |
CN105448340A (zh) * | 2014-06-20 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 电可擦可编程只读存储器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185756A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 不揮発性メモリ装置 |
JP2008294207A (ja) * | 2007-05-24 | 2008-12-04 | Gunma Univ | メモリ素子、メモリセル、及びメモリセルアレイ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100682895B1 (ko) | 2004-11-06 | 2007-02-15 | 삼성전자주식회사 | 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 |
JP4203506B2 (ja) * | 2006-01-13 | 2009-01-07 | シャープ株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
JP4297136B2 (ja) | 2006-06-07 | 2009-07-15 | ソニー株式会社 | 記憶装置 |
JP4344372B2 (ja) * | 2006-08-22 | 2009-10-14 | シャープ株式会社 | 半導体記憶装置及びその駆動方法 |
JP4745395B2 (ja) * | 2006-11-17 | 2011-08-10 | パナソニック株式会社 | 抵抗変化型記憶装置 |
CN102099863B (zh) * | 2009-06-08 | 2014-04-02 | 松下电器产业株式会社 | 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置 |
US8675387B2 (en) * | 2009-07-28 | 2014-03-18 | Panasonic Corporation | Variable resistance nonvolatile memory device and programming method for same |
WO2011121971A1 (ja) * | 2010-03-30 | 2011-10-06 | パナソニック株式会社 | 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法 |
-
2008
- 2008-08-29 JP JP2010526479A patent/JP5171955B2/ja active Active
- 2008-08-29 WO PCT/JP2008/065601 patent/WO2010023762A1/ja active Application Filing
-
2011
- 2011-02-28 US US13/036,667 patent/US8274816B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185756A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 不揮発性メモリ装置 |
JP2008294207A (ja) * | 2007-05-24 | 2008-12-04 | Gunma Univ | メモリ素子、メモリセル、及びメモリセルアレイ |
Also Published As
Publication number | Publication date |
---|---|
US8274816B2 (en) | 2012-09-25 |
JPWO2010023762A1 (ja) | 2012-01-26 |
WO2010023762A1 (ja) | 2010-03-04 |
US20110149638A1 (en) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102356740B1 (ko) | 스위치 소자 및 기억 장치 | |
CN101952893B (zh) | 电阻变化元件的驱动方法及使用它的电阻变化型存储装置 | |
US8450709B2 (en) | Nonvolatile resistance change device | |
JP5320601B2 (ja) | 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 | |
EP2814073B1 (en) | Self-rectifying RRAM element | |
EP1947696B1 (en) | Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same | |
KR102488896B1 (ko) | 스위치 소자 및 기억 장치 | |
JP5028011B2 (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
CN102822901B (zh) | 电阻变化型非易失性元件的写入方法及存储装置 | |
JP4309877B2 (ja) | 半導体記憶装置 | |
JP5072997B2 (ja) | 情報記録装置及びその製造方法 | |
JP4252110B2 (ja) | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ | |
EP1657753B1 (en) | Nonvolatile memory device including one resistor and one diode | |
TWI424553B (zh) | 用於二極體存取之交叉點電阻性記憶體陣列的電路,偏壓方案以及製造方法 | |
JPWO2006137111A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
CN102301425B (zh) | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 | |
US8957399B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
CN103238185B (zh) | 非易失性半导体存储装置及其写入方法 | |
JP2008147343A (ja) | 不揮発性半導体記憶装置 | |
US20140056056A1 (en) | Method for reading data from nonvolatile memory element, and nonvolatile memory device | |
JP5626529B2 (ja) | 記憶装置およびその動作方法 | |
US20160093802A1 (en) | Self-rectifying resistive random access memory cell structure | |
KR20150093149A (ko) | 기억 소자 및 기억 장치 | |
KR102631895B1 (ko) | 기억 소자 및 기억 장치 | |
JP5171955B2 (ja) | 多値抵抗変化型メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5171955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |