CN102569334A - 阻变随机存储装置及系统 - Google Patents

Abstract

本发明公开了一种阻变随机存储装置及系统。该阻变随机存储装置通过在正向偏压下降低电子所需跨越的势垒从而提高电子电流，引入异质结的价带偏移形成大的空穴势垒和空穴累积，通过调制电势分布增加电流。上述这种正反馈的存在将有效的提高整流二极管的正向开态电流。

Description

阻变随机存储装置及系统

技术领域

本发明涉及微电子技术领域，尤其涉及一种阻变随机存储装置及系统。

背景技术

半导体存储技术是微电子技术领域的关键技术之一。随着信息技术从网络和计算为核心转入以存储为核心，存储技术的研究成为了信息技术研究的重要方向。当前存储技术的研究主要集中在高密度、高性能的非挥发性闪存技术研究上面。随着器件尺寸的不断缩小，传统FLASH技术在实现变比的过程中遭遇到越来越严重的技术难点，如串扰、写入速度慢等，因而难以适应后20纳米结点的存储技术发展的要求。因此，大容量存储需求需要发展新的存储技术。

近年来，阻变存储技术引起了众多研究者的注意，并被认为是后20nm结点的关键技术。阻变随机存储装置(RRAM)是利用电信号作用下存储介质在高阻和低阻间的可逆转换来区分两种状态。RRAM的集成常用的结构包含只有一个可变电阻(1R)、一个晶体管一个可变电阻(1T1R)和一个二极管一个可变电阻(1D1R)三种结构。在这三种集成方案中，采用1R结构集成碰到了严重的读串扰问题。图1为本发明现有技术采用1R结构的阻变随机存储装置中读串扰过程的示意图。如图1所示，相邻的四个器件，若A1为高阻态而其他为低阻态，在读取A1的阻态时，希望的电流通路如图1中实线所示，但实际上的电流通路却如图1中虚线所示，使得读出来的电阻值不是A1的电阻了，这就是读串扰现象。图2为本发明现有技术1T1R结构的阻变随机存储装置的示意图。基于1T1R结构的存储装置，其受限于访问晶体管的尺寸以及工艺的复杂度，因此相较1D1R型不利于实现阻变存储阵列的三维集成。图3为本发明现有技术1D1R结构的阻变随机存储装置的示意图。

对于1D1R结构来说，二极管的性能指标一直是RRAM研究工作者非常棘手的一个问题。当RRAM存储装置的器件面积持续缩小时，二极管提供的电流不足以使得阻变存储装置发生电阻转变。以32nm技术节点来计，如果RRAM的复位(Reset)电流能够降低到10微安，所需二极管的电流密度高达10⁶A/cm²，而目前所报道的用于RRAM整流二极管的电流密度只有10⁴A/cm²，此外，采用1D1R结构的集成方式因为二极管的分压会提高器件的操作电压，增大功耗。因此基于1D1R结构的集成方案在很大程度上依赖于整流二极管的性能，寻找具有高正向电流密度、低阈值电压，并与现有CMOS工艺兼容的二极管新结构，将是1D1R结构集成的重要任务。

目前，一些研究者提出了采用金属氧化物代替传统的硅基PN结来获得整流二极管特性，如肖特基型Pt/(In，Sn)₂O₃/TiO₂/Pt二极管，p-CuO_x/n-InZnO_x的PN结型整流二极(如图4所示)等。这类二极管结构利用金属氧化物之间的导带和价带的差异从而使得正反向电流不同。然而新的金属氧化物的采用随之而来的是生产成本的迅速上升，因此很难获得实际应用。

在实现本发明的过程中，发明人意识到现有技术存在如下缺陷：当阻变随机存储装置的器件面积持续缩小时，二极管提供的电流不足以使得阻变存储装置发生电阻转变。

发明内容

(一)要解决的技术问题

针对上述技术问题，本发明提出了一种阻变随机存储装置及系统，以当阻变随机存储装置的器件面积持续缩小时，二极管能够提供足够的电流以使得阻变存储装置中的阻变单元发生电阻转变。

(二)技术方案

根据本发明的一个方面，本发明公开了一种阻变随机存储装置，包括互相连接的阻变存储元件和二极管元件；二极管元件包括二极管区域，二极管区域包括n型区和p型区；n型区和p型区组成异质结，该异质结能够利用构成该异质结的材料之间的导带偏移和价带偏移来调整通过该异质结的载流子势垒，从而增加流经异质结的正\反向电流密度。

本技术方案中，二极管区域还包括介于n型区和p型区之间的本征区。

本技术方案中，n型区和p型区由分别进行n型掺杂和p型掺杂的以下材料构成：IV族单质或化合物，或者III-V族半导体及其合金构成。优选地，IV族单质或化合物为以下材料中的一种：Si、Poly-Si、Ge、Si_xGe_y或SiGeC；III-V族半导体及其合金构成为以下材料中的一种：包括：GaAs、AlAs、InP、InGaAs、AlGaAs或InGaAsP。

优选地，本技术方案中，n型区和p型区的材料分别为n-Si和p-SiGe；或n型区和p型区的材料分别为n-Si和p-SiGeC。

根据本发明的另一个方面，本发明公开了一种阻变随机存储系统，包括：衬底；一个或多个在衬底上形成并垂直于衬底的上述阻变随机存储装置。

(三)有益效果

1)本发明通过采用异质结结构完成能带的调制从而获得需要的整流二极管性能。在正向偏压下降低电子所需跨越的势垒从而提高电子电流。引入异质结的价带偏移形成大的空穴势垒和空穴累积，通过调制电势分布增加电子电流。这种正反馈的存在将有效的提高整流二极管的正向开态电流。同时，空穴对于电势的调制可以使得二极管的正向导通阈值电压获得降低。因此该新结构将能满足1D1R阻变存储装置对于整流二极管的性能需求；

2)本发明中，该整流二极管可以采用SiGe等材料实现，SiGe等材料已经被广泛用于CMOS工艺，如SiGe源极和漏极等，因此该新结构与CMOS工艺完全兼容，工艺简单，成本低，更适合工艺集成；

3)本发明中，该整流二极管通过能带的调制将完成PN结电势的再分布，有望减小传统PN结的结厚度，从而利于存储单元的三维集成。

附图说明

图1为本发明现有技术采用1R结构的阻变随机存储装置中读串扰过程的示意图；

图2为本发明现有技术1T1R结构的阻变随机存储装置的示意图；

图3为本发明现有技术1D1R结构的阻变随机存储装置的示意图；

图4为本发明现有技术采用金属氧化物代替传统的硅基PN结来获得整流二极管特性的半导体存储装置件的示意图；

图5为本发明实施例阻变随机存储装置的示意图；

图6为本发明实施例阻变随机存储装置的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明公开了一种阻变随机存储装置，包括互相连接的阻变存储元件和二极管元件；二极管元件包括二极管区域，二极管区域包括n型区和p型区；n型区和p型区组成异质结，该异质结能够利用构成该异质结的材料之间的导带偏移和价带偏移来调整通过该异质结的载流子势垒，从而增加流经所述异质结的正\反向电流密度。

本发明通过采用异质结结构完成能带的调制从而获得需要的整流二极管性能。在正向偏压下降低电子所需跨越的势垒从而提高电子电流。引入异质结的价带偏移形成大的空穴势垒和空穴累积，通过调制电势分布增加电子电流。这种正反馈的存在将有效的提高整流二极管的正向开态电流。

在本发明优选地实施例当中，二极管区域还包括介于n型区和p型区之间的本征区。优选地，本征区由以下材料中的一种形成：Si、Poly-Si、Ge、Si_xGe_y、SiGeC；或III-V族材料中的任意两种或者多种组合。通过在n型区和p型区之间设置本征区，可以抑制载流子在异质结之间的扩散，提高开态电流。

优选地，n型区和p型区由分别进行n型掺杂和p型掺杂的以下材料构成：Si、Poly-Si、Ge、Si_xGe_y、SiGeC；或III-V族材料中的任意两种或者多种组合。其中，III-V族材料中的任意两种或者多种组合包括：GaAs，InP。进一步的，n型区和p型区的材料分别为n-Si和p-SiGe；或n-Si和p-SiGeC。本发明中，n型区和p型区设置的核心在于提供电子、空穴移动过程中的能带调制从而改变流经pn结的电流密度。

本发明还公开了一种阻变随机存储系统，包括：衬底；一个或多个在衬底上形成，并垂直于衬底的阻变随机存储装置。

以下将以具体的材料为例，对本发明的阻变随机存储装置进一步说明。本发明围绕传统工艺和材料，采用异质结结构通过能带调制的概念来完成对于整流二极管的性能提升。

在本发明的一个示例性实施例中，公开了一种如图5所示的阻变随机存储装置，其中的整流二极管将使用SiGe/Si结构代替传统的Si/Si结构。在二极管正向偏置下，电子从n型硅向p型SiGe移动的过程中需要跨越的势垒降低，因此使得电子电流增大。同时，空穴从p型SiGe向n型硅运动过程中因为SiGe与Si之间大的价带偏移使得空穴面临更大的势垒，这种空穴在SiGe/Si空穴电荷区的累积将有效降低p型SiGe的电势，从而进一步增加电子电流。因此这种正反馈的存在将有效的提高整流二极管的正向开态电流，同时，空穴对于电势的调制也可以使得二极管的正向导通阈值电压获得降低，从而满足1D1R阻变存储装置对于整流二极管的性能需求。

本实施例中，应该指出的是，SiGe材料已经被广泛用于CMOS工艺，如SiGe源极和漏极等，因此该新结构也提供了与CMOS工艺的完全兼容同时能够实现对成本的控制。该异质结二极管SiGe层的制备可以采用CVD工艺、外延工艺或者掺杂退火工艺予以实现。

在本发明进一步的实施例当中，图6为根据本发明实施例阻变随机存储装置的示意图。其中的整流二极管将包含本征区或者应力区域。比如，通过引入本征硅进入n-Si和p-SiGe之间，这样可以抑制载流子在异质结之间的扩散，提高开态电流等。

以上结构我们只以SiGe/Si为例给出了对发明思路进行了实例化。应该指出的是，该异质结结构将不限于SiGe，还将包括如Poly-Si、Ge、Si_xGe_y、SiGeC等材料以及诸如GaAs，InP等III-V族材料中的任意组合。

本发明中，阻变随机存储装置包括：由中间电极、电阻转变存储层和上电极构成的阻变存储部分，以及由下电极、二极管区域和中间电极构成的整流二极管部分。其中：

上、下电极和中间电极均由至少一种以下材料形成：Pt、Ag、Pd、W、Ti、Al、Cu、TiN、TaN、WN、NiSi、CoSi、ITO、IZO、YBCO、LaAlO₃、SrRuO₃、Si以及多晶硅。电阻转变存储层可以通过淀积单层阻变材料或者多层阻变材料来构成，如包括至少一种以下材料或者至少一种以下材料经掺杂改性后形成的材料：NiO、TiO_x、CuO_x、ZrO_x、TaO_x、AlO_x、CoO、HfO_x、MoO_x、ZnO、PCMO、LCMO、SrTiO₃、BaTiO₃、SrZrO₃、非晶硅以及有机材料。电阻转变存储层的电阻态转换也可以通过改变功能层材料的相位予以实现(即常规的相变存储装置)。因此，该功能材料亦可以包括各种可以发生相变的材料，比如Ge₂Sb₂Te₅(GST)，GeTe，GeTeC等材料。

纵上所述，本发明提出了一种阻变随机存储装置及系统，通过采用异质结结构完成能带的调制从而获得需要的整流二极管性能。在正向偏压下降低电子所需跨越的势垒从而提高电子电流。引入异质结的价带偏移形成大的空穴势垒和空穴累积，通过调制电势分布增加电子电流。这种正反馈的存在将有效的提高整流二极管的正向开态电流。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阻变随机存储装置，其特征在于，包括互相连接的阻变存储元件和二极管元件；

所述二极管元件包括二极管区域，所述二极管区域包括n型区和p型区：

所述n型区和p型区组成异质结，该异质结能够利用构成该异质结的材料之间的导带偏移和价带偏移来调整通过该异质结的载流子势垒，从而增加流经所述异质结的正\反向电流密度。

2.根据权利要求1所述的阻变随机存储装置，其特征在于，所述二极管区域还包括介于n型区和p型区之间的本征区。

3.根据权利要求2所述的阻变随机存储装置，其特征在于，所述本征区由以下材料中的一种形成：

Si、Poly-Si、Ge、Si_xGe_y、SiGeC、GaAs、AlAs、InP、InGaAs、AlGaAs或InGaAsP。

4.根据权利要求1所述的阻变随机存储装置，其特征在于，所述n型区和p型区由分别进行n型掺杂和p型掺杂的以下材料构成：

IV族单质或化合物，或者

III-V族半导体及其合金构成。

5.根据权利要求4所述的阻变随机存储装置，其特征在于，

所述IV族单质或化合物为以下材料中的一种：Si、Poly-Si、Ge、Si_xGe_y或SiGeC；

所述III-V族半导体及其合金构成为以下材料中的一种：包括：GaAs、AlAs、InP、InGaAs、AlGaAs或InGaAsP。

6.根据权利要求5所述的阻变随机存储装置，其特征在于，

所述n型区和p型区的材料分别为n-Si和p-SiGe；或

所述n型区和p型区的材料分别为n-Si和p-SiGeC。

7.根据权利要求1-6中任一项所述的阻变随机存储装置，其特征在于，

所述二极管元件还包括下电极和第一电极，该下电极和该第一电极分别位于所述二极管区域的两侧；

所述阻变存储元件包括第二电极、电阻转变存储层和上电极；

所述第一电极和所述第二电极为同一电极。

8.根据权利要求7所述的阻变随机存储装置，其特征在于，所述电阻转变存储层由以下材料中的一种构成：

通过施加电压脉冲或者电流脉冲能使其电阻发生改变的材料；

通过施加电压脉冲或者电流脉冲能够改变相位从而具有高低电阻态的材料。

9.根据权利要求8所述的阻变随机存储装置，其特征在于，

所述通过施加电压脉冲或者电流脉冲能使其电阻发生改变的材料包括以下材料中的一种或以下材料经掺杂改性后形成的材料：NiO、TiO_x、CuO_x、ZrO_x、TaO_x、AlO_x、CoO、HfO_x、MoO_x、ZnO、PCMO、LCMO、SrTiO₃、BaTiO₃、SrZrO₃或非晶硅；

所述通过施加电压脉冲或者电流脉冲能够改变相位从而具有高低电阻态的材料包括以下材料中的一种：Ge₂Sb₂Te₅，GeTe或GeTeC。

10.一种阻变随机存储系统，其特征在于，包括：

衬底；

一个或多个在所述衬底上形成，并垂直于所述衬底的，如权利要求1-9中任一项所述的阻变随机存储装置。

Images