TWI321792B - - Google Patents

Description

九、發明說明： 【發明所屬之技術領域】 本發明係關於具備藉由施加電壓而改變電阻特性之可變 電阻元件之非揮發性半導體記憶裝置。 【先前技術】 非揮發性半導體記憶裝置應用於行動電話、個人電腦、 家電機器及遊戲機器等，而廣泛利用於產業界。目前產業 上主要利用之非揮發性半導體記憶裝置係快閃記憶體。預 測快閃記憶體在原理上已達到微細化之限度，因而廣泛研 九取代快閃S己憶體之新型之非揮發性半導體記憶裝置。乓 中，由於利用藉由在金屬氧化膜上施加電壓，而發生電阻 變化之現象之電阻變化記憶體，在微細化限度上比快閃記 憶體有利，且可進行高速之資料重寫，因此近年來積極進 行研究開發。 在鎳 '鐵、銅、鈦等金屬氧化物上施加電壓，而電阻變 化之現象本身’自1960年代起即進行研究（參照非專利文 獻1)’當時尚未應用於實際之裝置上。於199〇年代後期， 提出利用藉由在包含鈣鈦礦構造之錳及銅氧化物上賦予短 時間之電壓脈波，將材料之惡化抑制在最小限度，且可增 減電阻’而應用於非揮發性半導體記憶裝置，繼續，證實 將使用此等金屬氧化物之可變電阻元件與電晶體或二極體 組合’可將作為非揮發性之單位記憶體元件之記憶體陣列 實際形成於半導體晶片上，並在20〇2年之IEDM(國際電子 裝置會議（International Electron Device Meeting))中報告 117696.doc (參照非專利文獻2)，而成為半導體業界廣泛進行研究之契 機。而後’就連在1960年代研究過之鎳及銅之氧化物，亦 報告有以相同之構想，而與電晶體及二極體組合之記憶體 元件。 由於此等技術全部係利用藉由施加電壓脈波而感應金屬 氧化膜之電阻變化，而利用不同之電阻狀態作為非揮發性 。己憶體元件之s己憶資訊者，因此基本上視為同一種技術。 上述藉由施加電壓而感應電阻變化之可變電阻元件依使 用之可變電阻體之材料、電極材料、元件之形狀、大小及 測定條件，而顯示各種電阻特性及電阻變化特性。但是， 該特性之多樣性原因不明。亦即，研究者係在偶然製作之 範圍内，就非揮發性記憶體元件，將顯示最佳特性之動作 條件作為其元件之動作條件者，而並未充分掌握此等特性 之全體情況，目剛係在並無統一之設計方針的狀況。 並無該統一之設計方針之狀況，表示尚未達到上述可變 電阻元件可作真正有意義之工業性利用之技術。換言之， 上述經驗性最佳化之技術，即使上述可變電阻元件可用作 非揮發性記憶體7G件單體，或是將該非揮發性記憶體元件 予以小規模地積體化之零件，仍無法應用於目前快閃記憶 體需要100萬〜1億個以上之大規模積體度之高品質保證之 半導體記憶裝置。 上述未能掌握全體情況之具體實例’如有上述可變電阻 元件之雙極（雙極性）切換特性與單極（單極性）切換特性。 此等已經在1EDM中報告有兩者之切換特性與其應用例（參 I17696.doc 1321792 照非專利文獻2)。 所謂雙極切換，係利用正負不同之2個極性之電壓脈 波，藉由以任何一方極性之電壓脈波，使可變電阻元件之 電阻自低電阻狀態轉移為高電阻狀態，並以另一方極性之 電壓脈波，自高電阻狀態轉移為低電阻狀態，來實現2個 電阻狀態間之切換者。 另外’單極切換係利用同極性且長短2個不同之施加時 間（脈寬）之電壓脈波，藉由以一方施加時間之電壓脈波使 可變電阻元件之電阻自低電阻狀態轉移為高電阻狀態，以 另一方施加時間之電壓脈波自高電阻狀態轉移為低電阻狀 態’來實現2個電阻狀態間之切換者。 込至目前，就上述兩方切換特性雖提出有一些報告，但 疋僅止於說明製作之特定記憶體元件之動作條件中之特 性。 上述2個切換特性之切換動作分別有優點及缺點。亦 即，雙極切換由於隨著電阻增大及減少之轉移時間均可實 現數式10ns台或其以下，因此利用其之記憶裝置可非常高 速地執行儲存資料之重寫。但是，由於利用施加正負兩極 性之電壓脈波，因此實現半導體記憶裝置用之電路構造複 雜，晶片尺寸變大，而導致製程成本增加。 另外，單極切換由於可以單一極性之電壓脈波實現切換 動作’因此可簡化電路構造，可比雙極切換縮小晶片尺 寸，在製造成本面而言較優異。再者，由於單位記憶體元 件中可利用二極體與可變電阻元件之組合，因&，可大幅 117696.doc *· s 1321792 減低構成交又點型記憶胞陣列時’來自鄰接記憶胞之 電流之影響的問題，可期待大幅提高讀取動作時之電性特 性。但是，由於使用長短2種電壓脈波，特別是長時間之 電壓脈波者需要數μ8之脈寬，因此需要之重寫時間是雙極 切換之100倍以上。再者，由於重寫時之記憶胞電流與雙 極切換同樣地係數式⑽μΑ〜數mA，因此，每個記憶胞之 重寫耗電亦需要雙極切換之1〇〇倍程度，在重寫時之性能 面而言，大幅劣於雙極切換。

另外，就切換動作之穩定性方面而言，任何切換特性中 均存在問《I。為了穩定地引起切換動作，需要選擇最佳電 壓振幅之電壓脈波’但是該電壓振幅必須配合記憶體元件 具有之特性而在嘗試錯誤上作決定。因此，即使是雙極切 換’施加之電壓脈波通常仍係使用除了極性不同之外，電 壓振幅亦不同之電壓脈波，而成為更穩定之切換動作。 [專利文獻1]日本特開2005-25914號公報 [非專利文獻 1] H. Pagnia 等，"Bistable Switching in Electroformed Metal-Insulator-Metal Devices", Physica Status Solidi(a)，108, PP. 1 1-65, 1988年 [非專利文獻 2] W. W. Zhuang 等，"Novell Colossal

Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEDM Technical Digest，PP. 193- 196, 2002年12月 【發明内容】 (發明所欲解決之問題） 117696.doc 1321792 首先，在說明本發明所欲解決之問題及其解決手段之 ^就可穩疋地實現依據上述雙極切換特性及單極切換特 f生之切換動作用之條件，作為本發明基礎之技術構想來說 明。亦即，雖然先前已讀認現象本身，但是對於其穩定之 切換動作並未做理論性說明之雙極切換特性及單極切換特 性，仍可以類似之材料及構造而發現之理由，依據本專利 發明人等發現之新見解作說明。 圖25係顯示在上部電極與下部電極之間夾著可變電阻體 之構造之可變電阻元件中’ #由對兩電極間施加電壓而基 本之電阻變化特性之電流電壓特性。圖25所示之電流電壓 特性之測定，使用可設定電流上限值（c〇mPHance)之市售 之測定器（如AGILANT TECHNOLOGY公司之參數分析器 (Parameter Analyzer)，型號4156Β)β具體之電壓值及電流 值依測定對象之各個試料之材料、元件構造、製造步驟及 元件尺寸而異不過就定性之特性，不論可變電阻體之種 類，如可變電阻體之材料係鐵、鎳、銅、鈦等氧化膜時， 均顯示圖2 5所示之特性。 亦即，顯示高電阻狀態之電阻特性（圖中Α)之可變電阻 元件中施加臨限電壓Va(Va+或Va·)以上之電壓時，轉移為 低電阻狀態之電阻特性（圖中B)。流入可變電阻元件之電 流藉由施加電壓Va以上，而增加至電流上限值。卜此時 藉由將電流上限值Icl設定為不超過自低電阻狀態（特性b) 向高電阻狀態（特性A)之轉移點几上之電流值之值，不流 入上限值Icl以上之電流，而在維持電流值Ici狀態下使施 117696.doc 加電壓降低時，自高電阻狀態（特性A)轉移為低電阻狀態 (特性B)。此時，由於轉移為低電阻狀態後之施加電壓比 在轉移點Tb之臨限電壓vb(vb+或vb·)低，因此，電阻特性 不返口兩電阻狀態（特性A)，而穩定地轉移為低電阻狀態 (特丨生B)。其次’將電流上限值設定為轉移點Tb上之電流 值以上，或是解除最初之設定，而在顯示低電阻狀態之電 阻特性（圖中之可變電阻元件上，施加臨限電壓vb以上 之電壓時’流入可變電阻元件之電流減少，而轉移為高電 阻狀態之電阻特性（圖中A)。 在向電阻狀態（圖中A)時’不設定電流上限值，而持續 施加臨限電壓Va以上之電壓時，由於該施加電壓比臨限電 壓Vb大’因此’發生自高電阻狀態（特性A)轉移為低電阻 狀態（特性B)時，立即發生自低電阻狀態（特性B)轉移為高 電阻狀態（特性A) <·因而可變電阻元件之電阻特性發生在 尚電阻狀態（特性A)與低電阻狀態（特性b)之間持續變化之 不穩定之振盪現象。自此種振盪狀態降低施加電壓時，於 形成未達較大一方之臨限電壓Va之電壓時振盪停止，此 時’由於施加電壓係臨限電壓Vb以上，因此可變電阻元件 之電阻特性成為低電阻狀態（特性B)，實際上，即使施加 臨限電壓Va以上之電壓，不發生向高電阻狀態（特性A)之 轉移。亦即，對可變電阻元件單體，不設定電流上限值， 即使施加電壓’仍無法實現希望之切換動作。 此外’圖25所示之電阻特性係顯示自低電阻狀態向高電 阻狀態轉移之臨限電壓Vb，比自高電阻狀態向低電阻狀態 117696.doc 11 1321792 轉移之臨限電壓Va低之情況，不過該臨限電壓va，vb之大 小關係亦可有顛倒之情況。此種情況下，係以臨限電壓Va 而穩定地發生自高電阻狀態向低電阻狀態之轉移，不過臨 限電壓Vb以上時發生上述振盪，即使施加臨限電壓vb以 上之電壓脈波，仍不發生向低電阻狀態之轉移。 因此，可變電阻元件為了進行穩定之切換動作，自高電 阻狀態轉移至低電阻狀態之動作，及自低電阻狀態轉移至 尚電阻狀態之動作，分別須滿足以下兩個條件 第一，使可變電阻元件之電阻特性自高電阻狀態轉移至 低電阻狀態情況下，臨限電壓Va比臨限電壓¥|?低，須施加 比臨限電壓Va高之電壓。第〕，使可變電阻元件之電阻特 性自低電阻狀態轉移至高t阻狀態情況下，臨限電壓^比 臨限電壓Va低，需要施加比臨限電壓^^高之電壓。 先前所報告之對稱構造之可變電阻元件，以可變電阻元 件=體進行切換動作時，亦即’在負載電阻為零或固定為 -定之負載電阻特性之條件下，接通或斷開對可變電阻元 件之施加電塵時，使兩個電阻狀態間轉移之各個施加電麼 為同一極性時，無法同時滿足上述兩個條件。因而，為了 滿足上述兩個條件，需要使用對下述㈣稱構造之 1 且元1 牛之雙極切換特性之非對稱性，或是使用電阻特性； 由溫度上昇而變化之單極切換動作。 猎 圖26顯示可滿足上述兩個條件而進行雙 變電阻元件之電阻特性（電流電遷特性）。 =作之可 併顯示可變電阻元件之兩姻 圖26係合 變電阻π件之兩個電阻特性a、b與負載電路之 117696.doc

負載電阻特性c。备栽A 莉電路對可變電阻元件電性串聯連接 而形成串聯電路，對兮电 了通¥聯電路之兩端施加電壓，藉由可 變電阻7L件與負载電路之電阻分壓，來決^施加於可變電

P兀件之電壓。圖26中，負載電阻特性C與電阻特性A、B 之交點之電壓’成為實際施加於可變電阻it件之電壓，負 載電特f生C與電壓軸之交點顯示對該串聯電路兩端施加 之電壓。II由增減對該串聯電路兩端之施加電壓，顯示負 $ t PI,特HC：之特性曲線或特性直線在橫方向（電壓轴方 向）上平仃移動。圖26所示之例，係假設負載電路顯示線 形之負載電阻特性之負載電阻作說明。 圖26所示之電流電壓特性，係藉由對一方極性（正極性） 侧之串聯電路施加電壓，自高電阻狀態(特性A)向低電阻 狀態（特性B)轉移之臨限電壓VA+之絕對值，比在相同極性 (正極性）側自低電阻狀態向高電阻狀態轉移之臨限電壓vB+ 小’藉由將絕對值為臨限電壓VA+以上之電壓施加於串聯 電路之兩端’在可變電阻元件之兩端子間施加臨限電壓Va+ 以上之電壓’而發生自高電阻狀態向低電阻狀態之轉移。 此時’圖26所示之例係取代設定電流上限值，使用負載電 路’而實現與圖25說明者相同之效果。亦即，藉由存在負 載電路’流入自高電阻狀態向低電阻狀態轉移之可變電阻 元件之電流增加，而發生經由負載電路之電壓下降，對可 變電阻元件之施加電壓自動減低。藉由正確設定負載電路 之負載電阻特性，對轉移成低電阻狀態後之可變電阻元件 之施加電壓之絕對值，成為比使電阻特性自低電阻狀態轉 117696.doc 13 移為高電阻狀態之臨限電壓Vb+低之電壓，而穩定地實現 自南電阻狀態向低電阻狀態之轉移。但是，向低電阻狀態 轉移後’即使對串聯電路施加同一極性（正極性）之臨限電 壓VB以上之電壓，由於在可變電阻元件之兩端子間施加 比臨限電壓Va+高電壓之臨限電壓vb+以上之電壓，因此， 不發生自低電阻狀態向高電阻狀態之轉移。 反之，藉由對另一方極性（負極性）側之串聯電路施加電 壓’自低電阻狀態（特性B)向高電阻狀態（特性a)轉移之臨 限電壓VB·之絕對值’比在相同極性（負極性）側自高電阻 狀態向低電阻狀態轉移之臨限電壓VA-小，藉由將絕對值 為臨限電壓VB.以上之電壓施加於串聯電路之兩端，在可 變電阻元件之兩端子間施加絕對值為臨限電壓Vb·以上之 電壓，而發生自低電阻狀態向高電阻狀態之轉移。藉由在 負極性側亦與正極性側相同地設定負載電路之負載電阻特 性’對轉移成南電阻狀態後之可變電阻元件之施加電壓之 絕對值’成為比使電阻特性自高電阻狀態轉移成低電阻狀 態之臨限電壓Va·低之電壓，而穩定地實現自低電阻狀態 向高電阻狀態之轉移。但是，向高電阻狀態轉移後，即使 對串聯電路施加同一極性（負極性）之絕對值為臨限電壓 VA·以上之電壓，由於在可變電阻元件之兩端子間施加比 臨限電壓Vb·高電壓之臨限電壓Va•以上之電壓，因此，不 發生自高電阻狀態向低電阻狀態之轉移。

此時應注意，可變電阻元件單體不論施加電壓之極性為 何’儘管自低電阻狀態向高電阻狀態轉移之臨限電壓W Ι 17696.doc -Μ 1321792 及Vb均為比自高電阻狀態向低電阻狀態轉移之臨限電壓 Va及Va低之電壓，藉由將臨限電壓Va+及Vb+之相對關係 (如電壓差或電壓比）與臨限電壓Va-及Vb_之相對關係為非 對稱，而正確設定負載電路之負載電阻特性，對串聯電路 施加電壓之臨限電壓’係在正極性側可使臨限電壓va+之 絕對值比臨限電壓VB +小，在負極性侧可使臨限電壓vB-之絕對值比臨限電壓VA-小。因而，可使臨限電壓VA+及 VB +之大小關係與臨限電壓VB-及νΑ·之大小關係反轉，藉 由正負兩極性之電壓施加，可進行穩定之雙極切換動作。 此時，圖26所示之可變電阻元件之臨限電壓之相對關係 中之正負兩極性間之非對稱性，可藉由將可變電阻元件之 下部電極及上部電極之材料、可變電阻體之組成、元件形 狀或元件尺寸等上下非對稱地構成而實現。特別是，為了 實現穩定之雙極切換’有時需要下部電極與上部電極採用 不同材料，或是下部電極與可變電阻體間之界面構造或是 上部電極與可變電阻體間之界面構造採用不同構造等極端 之非對稱性。如在下部電極與可變電阻體間之界面以及上 部電極與可變電阻體間之界面之任何一方側，顯示肖特基 接合之整流特性時，容易發現良好之非對稱性。 但是，先前之雙極切換動作如上述，由於係利用施加正 負兩極性之電壓脈波，因此實現半導體記憶裝置用之電路 構造複雜，除了晶片尺寸變大導致製造成本增加之外因 此種可變電阻元件在構造上之非對稱性，於製造步驟中， 下部電極與上部電極需要使用不同材料，製造步驟趨於複 117696.doc •15· 雜，而成為製造成本更加高漲之原因。 與上述對非對稱構造之可變電阻元件進行雙極切換動作 不同，若對可變電阻元件施加電壓之時間為兩個不同之值 即使施加同-極性之電壓，有時仍可滿足進行上述穩 定之切換動作用之兩個條件。 圖27(A)及（B)中顯示滿足上述兩個條件，可進行單極切 換動作之可變電阻元件之電阻特性（電流電壓特性卜圖 27(A)顯示施加脈寬（電壓施加時間）短之電壓脈波時可變電 阻元件之電阻特性（電流電壓特性），圖27^)顯示施加脈寬 (電壓施加時間）長之電壓脈波時可變電阻元件之電阻特性 (電流電壓特性）。另外，圖27係以與圖26同樣之要領，合 併顯示可變電阻元件之兩個電阻特性A、b與負載電路之 負載電阻特性C。 圖27(A)所示之電淥電壓特性，係藉由向串聯電路施加 短脈寬之電壓脈波’而自高電阻狀態（特性A)向低電阻狀 態（特性B)轉移之臨限電壓VAs之絕對值，比相同脈寬時自 低電阻狀態向高電阻狀態轉移之臨限電壓VBS小，藉由在 串聯電路之兩端施加絕對值為臨限電壓VAs以上之電壓脈 波’在可變電阻元件之兩端子間施加臨限電壓Vas以上之 電壓’而發生自高電阻狀態向低電阻狀態之轉移。此時圖 27(A)所示之例，係取代設定圖25所示之電流上限值，使 用負载電路而實現與圖25說明者相同之效果。亦即，藉由 存在負載電路，流入自高電阻狀態向低電阻狀態轉移之可 變電阻元件之電流增加，而發生經由負載電路之電壓下 U7696.doc • 16 · 1321792 降’對可變電阻元件之施加電壓自動減低。藉由正確設定 負載電路之負載電阻特性’對轉移成低電阻狀態後之可變 電阻元件之施加電壓之絕對值，成為比使電阻特性自低電 阻狀態轉移為高電阻狀態之臨限電壓Vbs低之電壓，而穩 定地實現自高電阻狀態向低電阻狀態之轉移。但是，向低 電阻狀態轉移後，即使藉由施加相同脈寬之電壓脈波，而 對串聯電路施加臨限電壓VBs以上之電壓，由於在可變電 阻元件之兩端子間施加比臨限電壓Vas高電壓之臨限電壓 籲Vbs以上之電壓’因此，不發生自低電阻狀態向高電阻狀 態之轉移。 反之’圖27(B)所示之電流電壓特性，係藉由對串聯電 路施加長脈寬之電壓脈波，自低電阻狀態（特性B)向高電 阻狀態（特性A)轉移之臨限電壓VB丨之絕對值，比相同長度 脈寬時自高電阻狀態向低電阻狀態轉移之臨限電壓VA1 小’藉由將絕對值為臨限電壓VB1以上之電壓施加於串聯 _ 電路之兩端，在可變電阻元件之兩端子間施加絕對值為臨 限電壓Vbl以上之電壓，而發生自低電阻狀態向高電阻狀 態之轉移。藉由在長脈寬中亦與短脈寬相同地設定負載電 路之負載電阻特性，對轉移成高電阻狀態後之可變電阻元 件之施加電壓之絕對值，成為比使電阻特性自高電阻狀態 轉移成低電阻狀態之臨限電壓Val低之電壓，而穩定地實 現自低電阻狀態向高電阻狀態之轉移。但是，向高電阻狀 蟪轉移後，即使藉由施加相同長度脈寬之電壓脈波，而對 串聯電路施加臨限電壓VA1以上之電壓，由於在可變電阻 117696.doc •17· 1321792 凡件之兩端子間施加比臨限電壓Vbl高電壓之臨限電壓Val 以上之電壓’因此，不發生自高電阻狀態向低電阻狀態之 轉移。 因此，相同脈寬時，可變電阻元件之電阻特性僅自高電 阻狀態（特性A)與低電阻狀態（特性B)之一方向另一方轉 移’而無法反向轉移，因此無法進行穩定之切換動作，而 先則之單極切換動作’係藉由使用施加長短兩種脈寬之同 一極性之電壓脈波’可在兩個不同脈寬之電壓脈波施加之 • 一方穩定地實現自高電阻狀態向低電阻狀態之轉移，並在 另一方穩定地實現自低電阻狀態向高電阻狀態之轉移。 此時應注意，可變電阻元件單體不論脈寬之長短為何， 儘管自低電阻狀態向高電阻狀態轉移之臨限電壓Vbs及vbl 均為比自高電阻狀態向低電阻狀態轉移之臨限電壓Vas及 Val低之電壓’藉由脈寬之長短使臨限電壓Vas及Vbs之相 對關係（如電壓差或電壓比）與臨限電壓Val及Vbl之相對關 係不同’而正確設定負載電路之負載電阻特性，對串聯電 鲁路施加電壓之臨限電壓，係在短脈寬中可使臨限電壓VAs 之絕對值比臨限電壓VBs小，在長脈寬中可使臨限電壓 VB1之絕對值比臨限電壓vai小。因而，可使臨限電壓VAs 及VBs之大小關係與臨限電壓VB1及VA1之大小關係反轉， 措由脈寬不同之電壓脈波施加，可進行穩定之單極切換動 作。 此時’圖27所示之可變電阻元件之臨限電壓vai及vbl之 相對關係中之藉由脈寬長短之差異，係因於施加長脈寬之 117696.doc -18- 1321792 電愿脈波時，藉由可變電阻元件發生之焦耳熱，可變電阻 元件或其近旁之電阻成分之電阻值變化，可變電阻元件之 高電阻狀態（特性A)及低電阻狀態（特性B)之電阻特性變化 而發現。特別是固定施加於串聯電路之電壓脈波之電壓振 幅時’在低電阻狀態（特性B)之可變電阻元件上施加長脈 寬之電壓脈波情況下’焦耳熱之發生顯著，在低電阻狀態 (特性B)之電阻特性中’因脈寬不同造成之特性變化顯著 出現。亦即’比較圖27(A)及（B)時瞭解，藉由焦耳熱之影 響’施加長脈寬之電壓脈波時，低電阻狀態（特性B)之電 阻特性進一步低電阻化’臨限電壓VB1比脈寬短時之臨限 電壓VBs低。 但是’先前之單極切換動作，由於需要使用長短兩種脈 寬之電壓脈波，因此如上述，在重寫時間及重寫耗電上不 利。 再者’上述專利文獻1中提出有：在藉由選擇電晶體與 可變電阻元件之組合，而構成記憶胞之非揮發性半導體記 憶裝置中’於寫入或刪除時，藉由變更施加於選擇電晶體 之閘極電壓之電壓’控制流入可變電阻元件之電流量，而 實現穩定之切換動作之方法。該方法係使連接於切換之可 變電阻元件之選擇電晶體之接通電阻變化，來控制流入上 述可變電阻元件之電流量。但是，設定用於可變電阻元件 之電阻變化之施加電壓脈波之電壓振幅大小，及選擇電晶 體之電阻值時，只不過提供可動作之電壓值及電阻值之調 整方法’而並未具體指示針對上述先前雙極切換動作及單 117696.doc •19· 極切換動作之問題之根本解決對策。因此，為了可以因應 用2之電路設計上最佳之電壓振幅及脈寬之電壓脈波進行 疋之刀換動作’需要針對可變電阻體及電極之材料以及 70件形狀等之最佳化，花費許多心力作研究。 有鑑於具備藉由施加電壓而電阻特性變化之可變電阻元 件之非揮發性半導體記憶裝置中之先前雙極切換動作及單 ★刀換動作中發生之上述問題，本發明之目的為提供一種 依據對雙極切換動作及單極切換動作之統—現象掌握實 現可變電阻TG件在構造上之非對稱性，及不僅根據電壓施 加時間之長短區別，而可對可變電阻元件進行敎之高速 切換動作之非揮發性半導體記憶裝置。 (解決問題之手段） 達成上述目的用之本發明之非揮發性半導體記憶裝置之 第一特徵為：包含可變電阻元件兩端子構造之可變電阻元 件且以至少正負任何一方之極性進行以一方端子為基準 之向另一方端子的電壓施加時，以兩端子間之電流電壓特 性規定之電阻特性可在可穩定地取得低電阻狀態與高電阻 狀態之兩個電阻特性間轉移，前述電阻特性自低電阻狀態 轉移為高電阻狀態所需要之施加電壓之絕對值之下限值之 第-臨限電壓與前述電阻特性自高電阻狀態轉移為低電阻 狀態所需要之施加電壓之絕對值之下限值之第二臨限電壓 不同，且前述可變電阻元件之記憶狀態取決於前述電阻特 性係低電阻狀態與高電阻狀態之任何一個，藉由對前述可 變電阻7C件之兩端子間施加電壓，前述電阻特性在低電阻 117696.doc •20- 狀態與高電阻狀態間轉移而可重寫； 前述可變電阻S件之記憶狀態重寫時，執行對前述可變 J阻’件之兩端子間施加電屋用之負载電路設置成可與重 罵對象之前述可變電阻元件電性串聯連接；以前述負載電 之電流電壓特性規定之負載電阻特性構成為可在兩個不 冋=負載電阻特性間切換；重寫對象之前述可變電阻元件 2則述電阻特性自低電阻狀態轉移為高電阻狀態時與 ^且狀態轉移為低電阻狀態時’前述負載電路之前述兩個 =電阻特性選擇性切換；藉由施加於重寫對象之前述可 電：阻二牛：前述負載電路”聯電路兩端之特定重寫用 电整 而在剛述可變雷阳士从λ· ^ #兩端子間施加自前述兩個 一' 方向另一方轉移所需要之電壓，前述可變電 二：之則述電阻特性自前述一方之電阻特性轉移為前述 之電阻特性後，施加於前述可變電阻元件 之方電壓依所選擇之前述負載電阻特性，成為不能自前述另 -方之電阻特性返回前述一方之電阻特性之電屋。 非揮發性半導體記憶裝置，由於係構成 切換，且"對象…：不同之負載電阻特性間 寫對象之可變電阻元件之電阻 :轉移為高電阻狀態時與自高電阻狀態轉移為低電= :件可選擇性切換兩個負载電阻特性，因此，與可變電； 70件之元件構造之對稱性如何、電歷施加時間之長= 之極性無顯’可設定個別地滿足二或施 解之可變電阻元件進行穩定之切換動作…下:個:件見 117696.doc 之負載電阻特性，亦即，丨）使可變電阻元件之電阻特性自 高電阻狀態轉移為低電阻狀態時，該轉移之臨限電壓比反 方向轉移之臨限電壓低’而施加比該轉移之臨限電壓高之 電壓；2)使可變電阻元件之電阻特性自低電阻狀態轉移為 高電阻狀態時，該轉移之臨限電壓比反方向轉移之臨限電 壓低’而施加比該轉移之臨限電壓高之電壓；而在可變電 阻元件之電阻特性之高電阻狀態與低電阻狀態相互間實現 穩定之切換動作。因而解決先前雙極切換動作及單極切換 動作中之問題，於具備藉由施加電壓而電阻特性變化之可 變電阻元件之非揮發性半導體記憶裝置中，可對可變電阻 元件進行穩疋之尚速切換動作，及抑制製造成本高羅。 以下，參照圖式說明本發明與電壓施加時間之長短無 關，而可對提供之1個可變電阻元件之低電阻狀態與高電 阻狀態之電阻特性，在高電阻狀態與低電阻狀態相互間進 行穩定之單極切換動作。 圖28(A)及（B)中顯示滿足依據本發明之上述兩個條件， 可進行單極切換動作之可變電阻元件之電阻特性（電流電 壓特性）。圖28(A)及（B)均係顯示施加相同脈寬（電壓施加 時間）之電壓脈波時可變電阻元件之電阻特性A，B，圖 28(A)及（B)之間，雖然各電阻特性A，3相同但是負載電 P且特性CM，C2不同。另外’圖28係、合併顯示可變電阻元件 之兩個電阻特性A，B與負載電路之負載電阻特性以或以。 負載電路對可變電阻元件電性帛料連接而形成㈣電 路，藉由對該串聯電路之兩端施加電壓，而藉由可變電阻 117696.doc -22- 元件與負載電路之電阻分壓來決定施加於可變電阻元件之 電壓。圖28中負載電阻特性C1，C2與電阻特性A，B之交點 之電壓成為實際施加於可變電阻元件之電壓，負載電阻特 座Cl，C2與電壓軸之交點顯示對該串聯電路之兩端施加之 電廢。藉由增減對該串聯電路兩端之施加電壓，顯示負載 電阻特性C1，C2之特性曲線或特性直線在橫方向（電麗轴方 向）上平行移動。圖28所示之例係假設負載電路為顯示線 形之負载電阻特性之負載電阻作說明，不過，即使負载電 籲阻特性係非線形，仍可同樣作說明。 圖28(A)所示之電流電壓特性，係藉由對包含負載電阻 特性C1之負載電路之串聯電路施加電壓脈波，而自高電阻 狀態（特性A)向低電阻狀態（特性B)轉移之臨限電壓VA1之 絕對值，比自低電阻狀態向高電阻狀態轉移之臨限電壓 VB1小’藉由將絕對值為臨限電壓VA1以上之電壓脈波施 加於串聯電路之兩端，而在可變電阻元件之兩端子間施加 臨限電壓Val以上之電壓，而發生自高電阻狀態向低電阻 狀態之轉移。藉由存在負載電阻特性C1之負載電路，增加 流入自高電阻狀態向低電阻狀態轉移之可變電阻元件之電 流，而發生經由負載電路之電壓下降，對可變電阻元件之 施加電壓自動減低。藉由正確設定負載電路之負載電阻特 性C1 ’對於向低電阻狀態轉移後之可變電阻元件施加電壓 之絕對值，成為比使電阻特性自低電阻狀態轉移為高電阻 狀態之臨限電壓Vbl低之電壓，而實現穩定地自高電阻狀 態向低電阻狀態之轉移。但是，向低電阻狀態轉移後，即 •23· 117696.doc 1321792 使對包含相同負載電阻特性c 1之負載電路之串聯電路施加 臨限電M VB 1以上之電壓，由於在可變電阻元件之兩端子 間施加比臨限電壓Va 1高電壓之臨限電壓Vb 1以上之電壓， 因此不發生自低電阻狀態向高電阻狀態之轉移。亦即，將 臨限電壓VB 1以上之電壓脈波施加於串聯電路之兩端時， 於電壓脈波施加期間，由於在可變電阻元件之兩端子間施 加臨限電壓Val及臨限電壓Vbl以上之電壓，而發生高電阻 狀態與低電阻狀態間雙向之轉移，因此成為不穩定狀態 _ (振盪狀態）’不過’由於電壓施加係脈波狀，在電壓施加 期間之最後，施加電壓（電壓脈波之電壓振幅）之絕對值成 為臨限電壓VA1以上，且比臨限電壓VB 1小之電壓施加狀 態’因此，可變電阻元件之電阻特性最後收斂為低電阻狀 態。 反之，圖28(B)所示之電流電壓特性，係藉由對包含比 負載電阻特性C1低電阻之負載電阻特性C2之負載電路之 _ 串聯電路施加電壓脈波，而自低電阻狀態（特性B)向高電 阻狀態（特性A)轉移之臨限電壓VB2之絕對值，比自高電阻 狀態向低電阻狀態轉移之臨限電壓VA2小，藉由將絕對值 為臨限電壓VB2以上之電壓施加於串聯電路之兩端，而在 可變電阻元件之兩端子間施加絕對值為臨限電壓 Vb2(=Vbl)以上之電壓，而發生自低電阻狀態向高電阻狀 態之轉移。藉由正確設定負載電路之負載電阻特性C2，對 於向高電阻狀態轉移後之可變電阻元件施加電壓之絕對 值’成為比使電阻特性自高電阻狀態轉移為低電阻狀態之 117696.doc • 24· 1321792 臨限電壓Va2(=Val)低之電壓，而實現穩定地自低電阻狀 態向高電阻狀態之轉移。但是，向高電阻狀態轉移後，即 使對包含相同負載電阻特性C2之負載電路之串聯電路施加 臨限電壓VA2以上之電壓，由於在可變電阻元件之兩端子 間施加比臨限電壓Vb2高電壓之臨限電壓Va2以上之電壓， 因此，不發生自高電阻狀態向低電阻狀態之轉移。亦即， 將臨限電壓VA2以上之電壓脈波施加於串聯電路之兩端 時，在電壓脈波施加期間，由於在可變電阻元件之兩端子 _ 間施加臨限電壓Va2及臨限電壓Vb2以上之電壓，發生高電 阻狀態與低電阻狀態間之雙向轉移，而成為不穩定狀態 (振盥狀態）’不過’由於電壓施加係脈波狀，因此，於電 壓施加期間之最後，成為施加電壓（電壓脈波之電壓振幅） 之絕對值為臨限電壓VB2以上，且比臨限電壓VA2小之電 壓施加狀態，因此，可變電阻元件之電阻特性最後收斂為 高電阻狀態。 因此，本發明即使相同脈寬之電壓脈波，藉由因應切換 •方向而切換負載電路之負載電阻特性C1，C2，可藉由負載 電阻特性C1穩定地實現自高電阻狀態向低電阻狀態之轉 移，並藉由負載電阻特性C2穩定地實現自低電阻狀態向高 電阻狀態之轉移。 此時應注意，可變電阻元件單體不論負載電阻特性為 何，儘管自低電阻狀態向高電阻狀態轉移之臨限電壓 Vbl(=Vb2)均》比自高電阻狀態向低電阻狀態轉移之臨限 電壓Val(=va2)低之電壓，藉由正確設定負載電阻特性 117696.doc 25 1321792 C2，並因應切換方向切換，對串聯電路施加電壓之臨限電 壓，於自高電阻狀態向低電阻狀態之轉移中，可使臨限電 壓VA1之絕對值比臨限電壓VB1小，自低電阻狀態向高電 阻狀態之轉移中，可使臨限電壓VB2之絕對值比臨限電壓 VA2小。因而可使臨限電壓vai及VB1之大小關係與臨限 電壓VB2及VA2之大小關係反轉，而可藉由施加相同脈寬 之電壓脈波’來進行穩定之單極切換動作。 其次，圖29中顯示滿足依據本發明之上述兩個條件，可 籲進行雙極切換動作之可變電阻元件之電阻特性（電流電壓 特性）°另外’圖29係合併顯示可變電阻元件之兩個電阻 特性A，B與負載電路之負載電阻特性C 1或C2。此外，與先 前之雙極切換特性（參照圖26)不同，可變電阻元件之兩個 電阻特性A, B ’在正極性側與負極性側成為對稱之特性。 負載電路對可變電阻元件電性串聯地連接而形成串聯電 路’藉由對該串聯電路之兩端施加電壓，而藉由可變電阻 φ元件與負載電路之電阻分壓來決定施加於可變電阻元件之 電壓圖29中負載電阻特性c 1，C2與電阻特性A，B之交點 之電壓成為實際施加於可變電阻元件之電壓，負載電阻特 ί生Cl’ C2與電壓軸之交點顯示對該串聯電路之兩端施加之 電壓。藉由增減對該串聯電路兩端之施加電壓，顯示負載 電阻特性Cl，C2之特性曲線或特性直線在橫方向（電壓軸方 向）上平行移動。圖29所示之例係假設負載電路為顯示線 形之負載電阻特性之負載電阻作說明，不過，即使負載電 阻特性係非線形，仍可同樣作說明。 117696.doc • 26 · 圖29所示之電流電壓特性，係藉由對一方極性（正極性） 側之串聯電路施加電壓，而自高電阻狀態(特性a)向低電 阻狀態（特性B)轉移之臨限電壓VA+之絕對值，比在相同極 (正極f生）側自低電阻狀態向高電阻狀態轉移之臨限電壓 VB小，藉由將絕對值為臨限電壓VA+以上之電壓施加於 串聯電路之兩端，而在可變電阻元件之兩端子間施加臨限 電壓Va+以上之電壓，而發生自高電阻狀態向低電阻狀態 之轉移。#由存在負載電路，增加流入自高電阻狀態向低 電阻狀態轉移之可變電阻元件之電流，而發生經由負載電 路之電壓下降，對可變電阻元件之施加電壓自動減低。藉 由正確設定負載電路之負載電阻特性C1，對於向低電阻狀 慼轉移後之可變電阻元件施加電壓之絕對值，成為比使電 阻特性自低電阻狀態轉移為高電阻狀態之臨限電壓Vb+低 之電壓，而實現穩定地自高電阻狀態向低電阻狀態之轉 移。但是，向低電阻狀態轉移後，即使對包含相同負載電 阻特性C1之負載電路之串聯電路施加同一極性（正極性）之 臨限電壓VB +以上之電壓，由於在可變電阻元件之兩端子 間施加比臨限電壓Va+高電壓之臨限電壓Vb+以上之電壓， 因此不發生自低電阻狀態向高電阻狀態之轉移。亦即，將 臨限電壓VB +以上之電壓脈波施加於串聯電路之兩端時， 於電壓脈波施加期間，由於在可變電阻元件之兩端子間施 加臨限電壓Va+及臨限電壓Vb+以上之電壓，而發生高電阻 狀態與低電阻狀態間雙向之轉移，因此成為不穩定狀態 (振盪狀態），不過，由於電壓施加係脈波狀，在電壓施加 117696.doc -27- 期間之最後，施加電壓（電壓脈波之電壓振幅）之絕對值成 為臨限電壓VA+以上，且比臨限電壓VB +小之電壓施加狀 態，因此，可變電阻元件之電阻特性最後收斂為低電阻狀 態。 反之，藉由對另一方極性（負極性）側之串聯電路施加電 壓，而自低電阻狀態（特性B)向高電阻狀態（特性A)轉移之 臨限電壓VB-之絕對值，比在相同極性（負極性）侧自高電 阻狀態向低電阻狀態轉移之臨限電壓νΑ·小，藉由將絕對 值為臨限電壓VB-以上之電壓施加於串聯電路之兩端，而 在可變電阻元件之兩端子間施加絕對值為臨限電壓vb·以 上之電壓，而發生自低電阻狀態向高電阻狀態之轉移。藉 由在負極性侧亦正確設定負載電路之負載電阻特性C2，對 於向高電阻狀態轉移後之可變電阻元件施加電壓之絕對 值，成為比使電阻特性自高電阻狀態轉移為低電阻狀態之 臨限電壓Va_低之電壓，而實現穩定地自低電阻狀態向高 電阻狀態之轉移。但是，向高電阻狀態轉移後，即使對包 含相同負載電阻特性C2之負載電路之串聯電路施加同一極 性（負極性）之絕對值為臨限電壓VA·以上之電壓，由於在 可變電阻7L件之兩端子間施加比臨限電壓Vb-高電壓之臨 限電壓Va以上之電壓，因此，不發生自高電阻狀態向低 電阻狀態之轉移。亦即，將絕對值為臨限電壓VA·以上之 負電壓脈波施加於串聯電路之兩端時，在電壓脈波施加期 間，由於在可變電阻元件之兩端子間施加絕對值為臨限電 _·及臨限電壓Vb·以上之電遷’發生高電阻狀態與低電 117696.doc U21792 阻狀態間之雙向轉移，而成為不穩定狀態（振盪狀態），不 過，由於電壓施加係脈波狀，因此，於電壓施加期間之最 後，成為施加電壓（電壓脈波之電壓振幅）之絕對值為臨限 電壓VB·以上’且比臨限電壓VA-小之電壓施加狀態，因 此，可變電阻元件之電阻特性最後收斂為高電阻狀態。 因此，本發明之可變電阻元件之兩個電阻特性A，B即使 在正極性側與負極性側對稱，藉由因應施加電壓之極性 (亦即切換方向）而切換負載電路之負載電阻特性C j， 可藉由正極性側之電壓施加與負載電阻特性c丨穩定地實現 自高電阻狀態向低電阻狀態之轉移，並藉由負極性側之電 壓施加與負載電阻特性C2穩定地實現自低電阻狀態向高電 阻狀態之轉移。 此時應注意，可變電阻元件單體不論負載電阻特性及施 加電壓之極性為何，儘管絕對值中，自低電阻狀態向高電 阻狀態轉移之臨限電壓Vb+(=Vb-)均為比自高電阻狀態向 低電阻狀態轉移之臨限電壓Va+(=Va-)低之電壓，藉由正確 sx定負載電阻特性c 1，C2，並因應施加電壓之極性（切換方 向）作切換’對串聯電路施加電壓之臨限電壓，於正極性 側’可使臨限電壓VA+之絕對值比臨限電壓VB+小，於負 極性側’可使臨限電壓VB_之絕對值比臨限電壓VA-小。因 而可使臨限電壓VA+及VB+之大小關係與臨限電麼VB.及 VA之大小關係反轉，不論可變電阻元件之元件構造之對 稱性如何’均可藉由正負兩極性之電壓施加，來進行穩定 之雙極切換動作。 117696.doc •29· 1321792 上述第一特徵之非揮發性半導體記憶裝置之第二特徵 為：其中前述可變電阻元件之記憶狀態構成為藉由以前述 可變電阻元件之-方端子為基準之向另一方端子施加同一 電屋而可重寫’·前述負载電路之前述兩個負载電阻 特P刀別在對前述負載電路施加同—極性之電屢時顯現。 上述第二特徵之非揮發性半導體記憶裝置之第三特徵 =其中使前述可變電阻元件之前述電阻特性自低電阻狀

態轉移為高電阻狀態時之前述兩個負載電阻特性之一方之 第一負载電阻特性係下述特性：於前述電阻特性在低電阻 狀態之前述可變電阻元件與前述負載電路之串聯電路兩 端’以前述可變電阻元件兩端子間之施加電磨之絕對值因 =述可變電阻元件與前述負載電路之電阻分壓而成為前述 臨限電虔之方式施加第—臨界電屋之狀態下，前述可 變電阻元件之前述電阻特性轉移為高電阻狀態時之前述可 變電阻元件兩端+問夕& 卜 端子間之施加電壓之絕對錢為比前述第二 =限電Μ低電麼之第二元件電塵；使前述可變電阻元件之 j述電阻特佳自间電阻狀態轉移為低電阻狀態時之前述兩 負載=阻特性之另一方之第二負載電阻特性係下述特 乂於月j述電阻特性在高電阻狀態之前述可變電阻元件與 j述負载電路之串聯電路兩端，以前述可變電阻元件兩端 子間之施加電壓之铒银m & 、色對值因别述可變電阻元件與前述負 電路之電阻分壓而成為前述第二臨限電壓之方式施加與前 迷第-臨界電壓㈣性之第二臨界電壓之狀態下，前述可 變電阻元件之前述電阻特性轉移為低電阻狀態時之前述可 117696.doc 1321792 變電阻元件兩端子間之施加電壓之絕對值成為比前述第一 臨限電壓低電壓之第一元件電壓。 上述第三特徵之非揮發性半導體記憶裝置之第四特徵 為：其中前述第一臨限電壓係比前述第二臨限電壓低電 壓；將前述可變電阻元件之前述電阻特性於低電阻狀態時 兩端子間之電壓為前述第一臨限電壓時之電流之絕對值作 為第一臨限電流，將前述第一元件電壓時之電流之絕對值 作為第一元件電流；將前述可變電阻元件之前述電阻特性

於冋電阻狀態時兩端子間之電壓為前述第二臨限電壓時之 電流之絕對值作為第二臨限電流，將前述第二元件電壓時 之電流之絕對值作為第二元件電流；將前述第二臨限電壓

與則述第臨限電壓之差分用前述第一臨限電流與前述第 一臨限電々1(_之差分除之電阻值作為臨界電阻值；將前述第 一負載電阻特性以將前述第二元件電壓與前述第一臨限電 壓之差分用前述第—臨限電流與前述第二元件電流之差分 除之第-電阻值表示，將前述第二負載電阻特性以將前述 第二臨限電壓與前述第一元件電壓之差分用前述第一元件 2流與前述第二臨限電流之差分除之第二f阻值表示時， 則述第—電阻值比前述臨界電阻值低之電阻，且前述第二 電阻值比前述臨界電阻值高之電阻。 亍守菔δ己憶裝置之第 特徵為·其中使前述可 a 〜 變電兀件之則述電阻特性自低 阻狀態轉移為高電p且壯能 I喊時，施加於前述電阻特性在低 阻狀態之刖述可變雷_ /A 1 , 電阻70件與刖述負載電路之串聯電路 117696.doc

-31 - 丄/yz 端之第-電壓脈波之電壓振幅之絕對值設定為比前述第一 臨界電壓之絕對值高電壓；使前述可變電阻元件之前述電 阻特性自高電阻狀態轉移為低電阻狀態時，施加於前述電 阻特性在高電阻狀態之前述可變電阻元件與前述負載電路 之串聯電路兩端之第二電壓脈波之電壓振幅之絕對值設定 為比前述第二臨界電壓之絕對值高電壓；前述第—㈣脈 波與前述第二電壓脈波係同極性。 上述第五特徵之非揮發性半導體記憶裝置之第六特徵 為：其中前述第-電壓脈波與前述第二電壓脈波之各個電 壓振幅之絕對值相同。 上述第五或第六特徵之非揮發性半導體記憶&置之第七 特徵為：纟中前述第—電壓脈波與前述第二電壓脈波之脈 寬均為100 ns以下。 上述第五至第七之任何-個特徵之非揮發性半導體記憶 裝置之第八特徵為：其中前述第一電壓脈波與前述第二電 壓脈波之脈寬係相同長度。 上述第二至第八之任何一個特徵之非揮發性半導體記憶 裝置之第九特徵為：其中前述可變電阻元件即使以正負任 何極進行以—方端子為基準之向另—方端子的電壓施加 時以别述可變電阻元件兩端子間之電流電壓特性規定之 電阻特性亦可在低電阻狀態與高電阻狀態之兩個電阻特性 間轉移’且對一方極性之電壓施加，前述電阻特性自低電 阻狀態轉移為高電阻狀態所需要之施加電壓之絕對值之下 第L限電壓與前述電阻特性自高電阻狀態轉移為 117696.doc

•32- 1321792 低電阻狀態所需要之施加電壓之絕對值之下限值之第二臨 限電壓不同，對另一方極性之電壓施加，亦係前述電阻特 性自低電阻狀態轉移為高電阻狀態所需要之施加電壓之絕 對值之下限值之第三臨限電壓與前述電阻特性自高電阻狀 態轉移為低電阻狀態所需要之施加電壓之絕對值之下限值 之第四臨限電壓不同；對前述負載電路施加之同一極性之 電壓之極性，係比較前述第—臨限電壓與前述第二臨限電 壓中較高-方之電壓及前述第三臨限電壓與前述第四臨限 電壓中較高-方之電壓時，對應於較低—方電壓之正負任 何一方之極性。 上述第-至第九之任何一個特徵之非揮發性半導體記憶 裝置之第十特徵為：其中前述負載電路構成為在使前述可 變電阻s件之前述電阻特性自低電阻狀態轉移為高電阻狀 態時與自高電阻狀態轉移為低電阻狀態時，在共同使用之 電流路徑上可切換前述兩個負載電阻特性；在前述共同使 用之電流路徑上設有藉由電壓控制或電流控制，可切換負 載電阻特性之電晶體元件。 上述第-至第九之任—個特徵之非揮發性半導體記憶裝 置之第十一特徵為：其中前述負載電路構成為可將使前述 可變電阻70件之前述電阻特性自低電阻狀態轉移為高電阻 狀^時活化之電路、與使前述可變電阻S件之前述電阻特 !生自冋電阻狀蟋轉移為低電阻狀態時活化之電路，藉由在 ,、P刀電路中切換，而切換前述兩個負載電阻特性。 上述第一至第十一特徵之非揮發性半導體記憶裝置，可 117696.doc -33· 1321792 具體實現達到上述第一特徵之效果之可進行穩定之單極切 換動作之非揮發性半導體記憶裝置。 特別是上述第九特徵之非揮發性半導體記憶裝置，可謀 求重寫時施加之電壓脈波之低電壓化，而促進重寫時之低 耗電化。亦即，可將先前可用作可進行雙極切換動作之可 ft•電阻元件之非對稱元件構造之可變電阻元件，利用於在 低電壓下之單極切換動作。

上述第一特徵之非揮發性半導體記憶裝置第十二特徵 為：其中前述可變電阻元件即使以正負任何極性進行以一

方端子為基準之向另一方端子的電壓施加時，以前述可變 電阻元件兩端子間之電流電壓特性規定之電阻特性亦可 在低電阻狀態與高電阻狀態之兩個電阻特性間轉移，且對 方極性之電壓施加，於前述電阻特性自低電阻狀態轉移 為咼電阻狀態所需要之施加電壓之絕對值之下限值之第一 臨限電壓與前述電阻特性自高電阻狀態轉移為低電阻狀態 所需要之施加電壓之絕對值之下限值之第二臨限電壓不 同，對另一方極性之電壓施加，亦係前述電阻特性自低電 阻狀態轉㈣高電阻狀態所需要之絲電壓之絕對值之下 限值之第三臨限電壓與前述電阻特性自高電阻狀態轉移為 低電阻狀態所需要之施加電壓之絕對值之下限值之第四臨 限電壓不I前述可變電阻元件之記憶狀態構成為藉由以 前述可變電阻元件之-方端子為基準之向另-方端子施加 正負兩極性之電壓而可重寫；前述負載電路之前述兩個負 載電阻特性之-方於對前述負載電路施加—方極性之電屋 117696.doc -34- 1321792 ==述負載電路之前述兩個負載電阻特性之另一方 ; '引述負載電路施加另一方極性之電壓時顯現。 徵ί述ίΓ特徵之非揮發性半導體記憶裝置之第十三特 …”中心記憶胞之使前述可變電阻元件之前述電阻 特性自低電阻狀態轉移為高電阻狀態時之前述兩個負載電

一方之第一負載電阻特性係下述特性:於前述電 阻特性在低電阻狀態之前述可變電阻元件與前述負載電路 之串聯電路兩端，以前述可變電阻元件兩端子間之施加電 壓之絕對值因前述可變電阻元件與前述負載電路之電阻分 壓而成為前述第一臨限電壓之方式施加第_臨界電壓之狀 態下，前述可㈣阻元件之前述電阻特性轉移為高電阻狀 態時之前述可變電阻㈣兩端子間之施加電壓之絕對值成 為比前述第二臨限電壓低電壓之第二元件電壓；使前述可 變電阻元件之前述電阻特性自高電阻狀態轉移為低電阻狀 態時之前述兩個負載電阻特性之另一方之第三負載電阻特 性係下述特性：於前述電阻特性在高電阻狀態之前述可變 電阻几件與前述負載電路之串聯電路兩端，以前述可變電 阻^牛兩端子間之施加電愿之絕對值因前述可變電阻元件 與刖述負載電路之電阻分壓而成為前述第四臨限電壓之方 式施加^前述第-臨界電虔相反極性之第三臨界電壓之狀 態下’則述可變電阻元件之前述電阻特性轉移為低電阻狀 態時之前述可變電阻元件兩端子間之施加電壓之絕對值成 為比前述第三臨限電Μ低電壓之第三元件電壓。 上述第十三特徵之非揮發性半導體記憶裝置之第十四特 117696.doc

-35· 其中鈿述第一臨限電壓係比前述第二臨限電壓低電 壓，别述第二臨限電壓係比前述第四臨限電壓低電壓丨將 在施加前述第一臨界電壓狀態下之前述可變電阻元件之前 述電阻特性於低電阻狀態時兩端子間之電壓為前述第一臨 限電壓時之電流之絕對值作為第一臨限電流，將前述可變 電阻元件之前述電阻特性於高電阻狀態時兩端子間之電壓 為别述第二元件電壓時之電流之絕對值作為第二元件電 流，將前述可變電阻元件之前述電阻特性於高電阻狀態時 兩端子間t電壓為前述第二臨a電壓時之電流《絕對值作 為第二臨限電流；將在施加前述第三臨界電壓狀態下之前 述可變電阻元件之前述電阻特性於高電阻狀態時兩端子間 之電壓為冑述S四臨限電壓時之電流之絕對值作為第四臨 限電流’冑前述可變電阻元件之前述電阻特性於低電阻狀 態時兩端子間之電壓為前述第三元件電壓冑之電流之絕對 值作為第三元件電流，將前述可變電阻元件之前述電阻特 性於低電阻狀態時兩端子間之電壓為前述第三臨限電壓時 之電流之絕對值作為第三臨限電流；料述第二臨限電壓 與前述第一臨限電壓之差分用前述第一臨限電流與前述第 二臨限電流之差分除之電阻值作為第一臨界電阻值；將前 述第四臨限電壓與前述第三臨限電壓之差分用前述第三臨 限電流與前述第四臨限電流之差分除之電阻值作為第二臨 界電阻值；將前述第一負載電阻特性以將前述第二元件電 壓與前述第-臨限電壓之差分㈣述第—臨限電流與前述 第二元件電流之差分除之第—電阻值表示，Μ述第三負 117696.doc • 36 · 載電阻特性以將前述第四臨限電壓與前述第三元件電壓之 刀用則述第二元件電流與前述第四臨限電流之差分除之 第一電阻值表示時’前述第一電阻值比前述第一臨界電阻 -之電阻，且則述第三電阻值比前述第二臨界電阻值高 之電阻。 十二或第十四特徵之非揮發性半導體記憶裝置之 第十五特徵為.其中使前述可變電阻元件之前述電阻特性 低電阻14轉移為高電阻狀態時，施加於前述電阻特性 在低電阻狀態之前述可變電阻元件與前述負載電路之串聯 ' 端之第電壓脈波之電壓振幅之絕對值設定為比前 j第-臨界電壓之絕對值高電壓；使前述可變電阻元件之 2述電阻特性自高電阻狀態轉移為低電阻狀態時，施加於 =電阻特性在高電阻狀態之前述可變電阻元件與前述負 载電路之串聯雷 λ ^ 鈿之第三電壓脈波之電壓振幅之絕對 疋為比前述第三臨界電壓之絕對值高電壓；前述第一 電屋脈波與前过〔楚=# 第二電壓脈波係彼此相反極性。 上述第十補徵之_純半導 徵為：其中前诂馇^ 丨.。衣直义弟卞，、特 電壓振幅之絕對值_驗波與前述第三電屡脈波之各個 第二 =或Π =之非揮發性半導體記憶裝置之 波之脈寬係相同長度第一電遂脈波與前述第三電塵脈 上述第十二至第十 記憶裝置之第十八特徵Π中徵之非揮發性半導體 徵為.其中則述負載電路構成為在使 117696.doc •37- UZi 前述可變電阻元件之前述電阻特性自低電阻狀態轉移為高 電阻狀態時與自高電阻狀態轉移為低電阻狀態時，在共同 使用之電流路徑上可切換前述兩個負載電阻特性·在前述 共同使用t電流路控上設有藉由所施加之電虔極达，可切 換負載電阻特性之極性依存型負載電阻電路。 上述第十人特徵之非揮發性半導體記憶裝置之第十九特 徵為··其中前述極性依存型負載電阻電路係包含可

加之電難性可切換負載電阻特性之極性依存型負載電阻 元件而構成。 “上述第十二至第十七之任何—個特徵之非揮發性半導體 "己隐裝置之第—十特徵為：彡中前述負载電路構成為在使 前述可變電阻元件之前述電阻特性自低電阻狀態轉移為高 電阻狀態時與自高電阻狀態轉移為低電阻狀態時，在共同 使用之電流路捏上可切換前述兩個負載電阻特性；在前述 共同使用之電流路徑上設有藉由電屋控制，或電流控制可 切換負載電阻特性之電晶體元件。 十二至第十七之任何一個特徵之非揮發性半導體 將二if之第二十一特徵為：其中前述負載電路構成為可 述可變電阻元件之前述電阻特性自低電阻狀態轉移 门1狀態❹化之電路、與使前述可變電阻元件之 :電阻特性自高電阻狀態轉移為低電阻狀態時活化之電 電阻特性。 換’而切換前述兩個負載 上述第十二至第二十一 特徵之非揮發性半導體記憶裝 117696.doc

-38- 2可具”料到上述第—㈣之絲之可進行穩定之 雙極切換㈣之㈣發性半導體記憶裝置。 裝述第十六或第十七特徵之非揮發性半導體記憶 路構造/、冋利用正負兩極性之龍脈波，來謀求簡化電

上述第一罕策一I 十一之任何一個特徵之非揮發性半導體 二：裝置之第二十二特徵為：其包含：記憶胞，其係包含

阻元件而構成；記憶胞陣列’其係將前述記憶 。刀，歹方向及行方向上排列複數個，並包含：延伸於 =向之複數條字元線與延伸於行方向之複數條位元線， 同列之各個前述記憶胞將前述記憶胞之一端侧連接於丘 同之=字元線’同-行之各個前述記憶胞將前述記憶胞 之另U連接於共同之前述位元線*^構成；字元線選擇 電路’其係自前述複數條字元線中選擇特定數量之前述字 兀線作為選擇子讀；位元線選擇電路，其係自前述複數

條位7C線中選擇特定數量之前述位元線作為選擇位元線； 及控制電路’其係進行切換前述負載電路之前述兩個不同 之負載電阻特性之控制。 特徵之非揮發性半導體記憶裝置之第二十 三特徵為：：&中切她‘ 1 切換刖述負載電路之前述兩個不同負載電 阻特I·生之負載電阻特性可變電路之構造係形成於前述記憶 胞陣列外’且於前述記憶胞之記憶狀態重寫時，可電性連 接於前述選擇字+ 70線與則述選擇位元線之至少任何一方 側0 117696.doc

-39· (S 上=第—十_或第二十三特徵之非揮發性半導體記憶裝 之一十四特徵為：其中前述記憶胞係僅包含前述可變 電阻元件而構成。 V第十或第一十二特徵之非揮發性半導體記憶裝 置之第一十五特徵為：丨中前述記憶胞係以前述可變電阻 几件與二極體之串聯電路或是前述可變電阻元件與變阻器 (Varistor)之串聯電路構成q 上述第—十一至第二十五特徵之非揮發性半導體記憶裝 置’可具體實現包含可達到上述第—特徵之效果之穩定之 切換動作之交又點型記憶胞陣列構造之非揮發性半導體記 憶裝置。 特別是上述第二十三特徵之非揮發性半導體記憶裝置， 由於負載電路形成於記憶胞陣列外，因此應用先前之記憶 胞陣列構造’可具體實現包含可達到上述第一特徵之效果 之穩定之切換動作之交又點型記憶胞陣列構造之非揮發性 半導體記憶裝置。 上述第十九特徵之非揮發性半導體記憶裝置之第二十六 特徵為：其中包含：記憶胞，其係以前述可變電阻元件與 則述極性依存型負載電阻元件之串聯電路構成；記憶胞陣 列，其係將前述記憶胞分別在列方向及行方向上排列複數 個，並包含：延伸於列方向之複數條字元線與延伸於行方 向之複數條位元線，同一列之各個前述記憶胞將前述記憶 胞之一端側連接於共同之前述字元線，同一行之各個前述 記憶胞將前述記憶胞之另一端側連接於共同之前述位元線 117696.doc -40- z 數！元線選擇電路，其係自前述複數條字元線中選 之前述字元線作為選擇字元線;位 :乍=:前述複數條位元線中選擇特定數量之前述位元 電路之前述;及控制電路’其係進行切換前述負載 ==兩個不Γ負載電阻特性之控制；前述控制電 刀、施加於前述選擇字元線與前述選擇位元線間之 電壓極性’來切換前述負載電路之前述2個不同之負 阻特性。 貝戰電 上述第二十六特徵之非揮發性半導體記憶裝置，可且 實現含可達到上述第-特徵之效果之穩定之雙極切換動 作之交又點型§己憶胞陣列構造之非揮發性半導體記憶裝 置。此時’由於記憶胞内包含負載電路之至少兩個不；之 負載電阻特性變化之電路部分之極性依存型負載電阻元 件因此，記憶胞陣列之周邊電路可利用先前之電 造。 再 上述第十或第二十特徵之非揮發性半導體記憶裝置之第 -十七特徵為：其中包含：記憶胞，其係以前述可變電阻 元件〃藉由電壓控制或電流控制可切換前述負載電阻特性 之前述電晶體元件之串聯電路構成；記憶胞陣列，其係將 刚述s己憶胞分別在列方向及行方向上排列複數個並包 含.延伸於列方向之複數條字元線、延伸於行方向之複數 條位元線及1條或複數條源極線，同一列之各個前述記憶 胞將藉由電壓控制或電流控制而切換前述記憶胞之前述負 載電路之前述負載電阻特性用之控制端子連接於共同之前 117696.doc =予π線，同一行之各個前述記憶胞將前述記憶胞之前述 聯電2之—額連接於共同之前述位元線，並將前述記 :胞之W述串聯電路之另—端侧連接於共同之前述源極線 構j，子7L線選擇電路，其係自前述複數條字元線中選 路特2數量之前述字元線作為選擇字元線；位元線選擇電 路’其係、自前述複數條位元線中選擇特定數量之前述位元 線作為：擇位元線；及控制電路，其係進行切換前述負載 電路之則述兩個不同之負載電阻特性之控制。 乂上述第二十七特徵之非揮發性半導體記憶裝置之第二十 一、f支為.其中刖述控制電路藉由控制施加於前述選擇字 几線之電壓或電流，來切換前述負載電路之前述兩個不同 之負載電阻特性。 上述第一十七或第二十八特徵之非揮發性半導體記 f之第二十九特徵為：其中前述記憶胞内之前述電晶體元 彳起作用作為選擇前述記憶胞作為重寫對象用之選擇電晶 體0 署上返第二十七至第二十九特徵之非揮發性半導體記憶裝 ，可具體實現包含可達到上述第一特徵之效果之穩定之 切換動作之1T1R型記憶胞陣列構造之非揮發 裝置。此時，由於記憶胞内包含負載電路之至少兩個= 之負載電阻特性變化之電路部分之電晶體元件，因此，記 憶胞陣列之周邊電路可制先前之電路構造。 上述第一 5 嚷-丄 第-十-之任何-個特徵之非揮發性半導體 裝置之第三十特徵為：其中包含：記憶胞’其係以前 117696.doc

-42- (S 2變電阻M，與選擇電晶體之串聯電路構成；記憶胞 2列’其係將前述記憶胞分別在列方向及行方向上排列複 :’並包含：延伸於列方向之複數條字元線延伸於行 ^之複數條位元線及丨條或複數條源極線，同—列之各 記憶胞將前述選擇U體之閘極端子連接於共同之 ::字元線，同一行之各個前述記憶胞將前述記憶 2聯電路之-端側連接於共同m元線，並將前述 之前述串聯電路m侧連接於共同之前述源極 :，予讀選擇電路，其係'自前述複數條字元線中選擇特 〇數量之前述字元線作為選擇字域：位元線選擇電路， =係自前述複數條位元線中選㈣定數量之前述位元線作 =擇位元線；及㈣電路，其係進行㈣前述負載電路 广兩個不同之負載電阻特性之控制；切換前述負載電 :之前述兩個不同負載電阻特性之負載電阻特性可變電路 ^為形成於前述記憶胞陣列外，且於前述記憶胞之記憶 、重寫時’可電性連接於前述選擇位元線或前述源極 線0 上述第三十特徵之非揮發性半導體記憶裝置，由於負載 電路形成於記憶胞陣列外，因此可應用先前之記憶胞陣列 構造’具體實現包含可達到上述第—特徵之效果之穩定 2換動作之1T1R型記憶胞陣列構造之非揮發性半導體記 憶裝置。 ^第一至第三十之任何一個特徵之非揮發性半導體記 憶裝置之第三十一特徵為：其中前述可變電阻元件在第一 117696.doc

•43- ^ S 1321/% 電極與第二電極之間夾著可變電阻體；前述可變電阻體係 0 3過渡金屬之氧化物或氧氮化物。 述第二十一特徵之非揮發性半導體記憶裝置之第三十 一特徵為：其中前述可變電阻體係包含選自錳、鐵、鎳、 銘、鈦、銅、銳中之元素之氧化物或氧氮化物。 上述第三十二特徵之非揮發性半導體記憶裝置之第三十 一特徵為.其甲前述可變電阻體係鈣鈦礦型氧化物。 上述第三十一至第三十三之任何一個特徵之非揮發性半 籲導體s己憶裝置之第三十四特徵為：其中前述第一電極與前 述第二電極之材料係同一材料。 上述第二十一至第三十四特徵之非揮發性半導體記憶裝 置，可具體實現兩端子構造之可變電阻元件，且係以至少 正負任何一方之極性進行將一方端子為基準而向另—方端 子施加電壓時，以兩端子間之電流電壓特性規定之電阻特 性，可在可穩定取得低電阻狀態與高電阻狀態之兩個電阻 特間轉移，前述電阻特性自低電阻狀態轉移為高電阻狀 態時需要之施加電壓之絕對值之下限值之第一臨限電壓， 與前述電阻特性自高電阻狀態轉移為低電阻狀態時需要之 施加電壓之絕對值之下限值之第二臨限電壓不同，而可具 體提供可達到上述第一特徵之效果之穩定之切換 揮發性半導體記憶裝^ # 特別是，本發明之非揮發性半導體記憶裝置可利用對稱 元件構造之可變電阻元件，因此如上述第三十四特徵之非 揮發性半導體記憶裝置，第一電極與第二電極可採同一材 117696.doc -44 - 料’而謀求簡化製造步驟’因而可謀求製造成本低廉。 【實施方式】 以下，依據圖式說明本發明之非揮發性半導體記憶裝置 (以下，適時簡稱為「本發明裝置」）之實施形態。 <第一種實施形態> 圖1顯示本發明裝置10一種實施形態中之區塊構造。如 圖1所示，本發明裝置1〇之構造具備：記憶胞陣列u、字 元線解碼器（相當於字元線選擇電路）12、位元線解碼器（相 當於位元線選擇電路）13、負載電阻特性可變電路14、讀 取電路15、控制電路16及電壓開關電路17。 §己憶胞陣列11將複數個非揮發性之記憶胞分別排列於列 方向及行方向而構成，可在以來自外部之位址輸入而指定 之記憶胞内電性寫入資訊，並可讀取記憶於在以位址輸入 而指定之記憶胞内之資訊。更詳細而言，係在對應於自位 址線18輸入之位址信號之記憶胞陣列11内之特定記憶胞中 記憶資訊，其資訊通過資料線19而輸出至外部裝置。 字元線解碼器12連接於記憶胞陣列i丨之各字元線，選擇 對應於輸入位址線18之列選擇用位址信號之記憶胞陣列u 之字元線作為選擇字元線，並在選擇字元線與未選出之非 選擇字元線上，個別地施加因應寫入、刪除、讀取之各記 憶動作之選擇字元線電壓與非選擇字元線電壓。 位元線解碼器13連接於記憶胞陣列n之各位元線，選擇 對應於輸入位址線18之行選擇用位址信號之記憶胞陣列U 之位元線作為選擇位元線，並在選擇位元線與未選出之非 117696.doc -45 · 選擇位兀線上個別地施加因應寫入、刪除、讀取之各記憶 動作之選擇位元線電壓與非選擇位元線電壓。 負載電阻特性可變電路14係於寫入或刪除動作時，自記 隐胞陣W 11巾’將電性Φ聯連接於藉由字元線解碼器i 2與 位元線解碼器13料重寫董十象而選出之選擇記憶胞之負載 電路内，以該負載電路之電流電壓特性規定之負載電阻特 性，在不同之兩個負載電阻特性（低電阻狀態與高電阻狀 態）之間，藉由來自控制電路16之控制而切換之電路。本 實施形態中，負載電阻特性可變電路14設於字元線解碼器 12與電壓開關電路17之間。 控制電路16控制記憶胞陣列1!之寫入、刪除、讀取之各 記憶動作。控制電路16依據自位址線18輸入之位址信號、 自資料線19輸入之資料輸入信號（寫入動作時）及自控制信 號線20輸入之控制輸入信號，控制字元線解碼器12及位元 線解碼器13，並控制記憶胞陣列u之讀取、寫入及刪除動 作。具體而言’各記憶動作中，係對電壓開關電路17、字 元線解碼器12及位元線解碼器13等，執行對各個選擇字元 線、非選擇字元線、選擇位元線及非選擇位元線施加因應 各記憶動作之指定電壓用之控制。特別是在寫入及刪除動 作時’進行在重寫對象之記憶胞中，經由負載電路而施加 之各電壓脈波之電壓振幅及脈寬之控制。再者，於寫入動 作時與刪除動作時，對負載電阻特性可變電路14進行切換 負載電路之負載電阻特性用之控制。圖1所示之例中，控 制電路16具備作為圖上未顯示之一般位址缓衝電路、資料 117696.doc -46- ]入輸出緩衝電路及控制輸入緩衝電路之功能。另外，寫 入與刪除係表錢述之構成記憶胞之可變電阻元件之兩個 電阻特性（低電阻狀態與高電阻狀態）間之轉移（切換），並 將自方電阻特性向另一方電阻特性之轉移定義為寫入， 將其相反方向之轉移定義為刪除。 電壓開關電路17將記憶胞陣列11之冑S '寫人及刪除動 作時需要之選擇字元線電壓、非選擇字元線電壓、選擇位 π線電壓及非選擇位元線電壓供給至字元線解碼器12及也 π線解碼器13。Vcc係本發明裝置1〇之供給電壓（電源電 壓）’ Vss係接地電壓，Vpp係寫入用之電壓，Vee係刪除用 之電壓’ Vr係讀取用之電壓。本實施形態中，寫入及刪除 動作時之選擇字元線電壓係經由負載電阻特性可變電路Μ 而供給至字元線解碼器12。 資料之讀取係自記憶胞陣列11，通過位元線解碼器13及 讀取電路15而進行。讀取電路15判定資料之狀態，將其結 果送至控制電路16’並向資料線19輸出。 圖2中模式顯示交又點型之記憶胞陣列丨丨之部分構造。 圖2中，記憶胞陣列11在4條位元線BL〇〜BL3與4條字元線 WLO〜WL3之交點上夾著記憶胞M。如圖2所示，記憶胞陣 列11包含在列方向及行方向上分別排列複數個包含藉由電 阻之變化而記憶資訊之可變電阻元件之兩端子構造之記憶 胞Μ，並具備：延伸於列方向之複數條字元線與延伸於行 方向之複數條位元線，同一列之各個記憶胞，將記憶胞之 一端側連接於共同之字元線，同一行之各個記憶胞，將記 117696.doc -47- 1321792 憶胞之另一端側連接於共同之位元線之交又點型之記憶胞 陣列構造。 本實施形態中之記憶胞，假設為藉由在兩端子構造之可 變電阻元件之兩端子間施加重寫用（寫入用及刪除用）之電 壓脈波，以可變電阻元件之電流電壓特性規定之電阻特性 發生變化，亦即，藉由在一定偏廢條件下之電阻變化，而 可寫入資訊之構造者。如圖3所示，記憶胞μ僅由包含： 下部電極22、可變電阻體23與上部電極24之3層構造之可 變電阻元件21而構成。本實施形態中，下部電極22與上部 電極24係由相同金屬材料，如由鉑（pt)而製作，可變電阻 體23係由包含過渡金屬之氧化物或氧氮化物，如由三氧化 二鐵（FqO3)而製作。下部電極22與上部電極24之任何一方 連接於字元線，另一方連接於位元線。一種例子可形成下 部電極22延伸於行方向而形成位元線，上部電極24延伸於 列方向而形成字元線之構造。或是，亦可將字元線及位元 線等佈線、以及下部電極22與上部電極24之電極以其他材 料形成。另外，可變電阻元件21可在指定之半導體或絕緣 體基板上，使用濺鍍法等現有之薄膜形成方法及光微影技 術或#刻技術來製作，詳細製作方法之說明省略。 圖3所不構造之可變電阻元件之電阻特性如圖4所示包 含向電阻狀態（特性A)與低電阻狀態（特性B)之兩個電阻特 性，而可藉由施加同一極性之電壓，在兩個電阻特性間雙 向轉移。由於可變電阻元件之元件構造係上下對稱，因此 兩個電阻特性A，B分別成為對施加電壓之極性對稱之特 117696.doc -48- 1321792 性。此時，電壓極性之正負，如只須由將下部電極22為基 準而向上部電極24施加電壓之極性之正負來規定即可。 圖4所示之電阻特性與圖25所示之電阻特性同樣地，係 使用可设定電流之上限值（Compliance)之市售之測定器（如 AGILANT TECHNOLOGY公司之 Parameter Analyzer，型號 4156B)，而藉由以下之4個步驟測定者。

(1)電壓擺動（SweeP) : 0 V—+2.5 V->0 V，電流上限值 =+0.5 mA

_ (2)電壓擺動：0 v—+1.〇 V— 0 V，電流上限值=+5·〇 mA

(3) 電壓擺動：〇 V—-2.5 V— 0 V ’電流上限值=_0.5 mA (4) 電壓擺動：〇 V—_1.0 V—0 V ’電流上限值=_5 〇 mA 步驟（1)測定正極性側之高電阻狀態（特性A)，及自正極 性側之高電阻狀態（特性A)向低電阻狀態（特性B)之轉移。 步驟（2)測定正極性側之低電阻狀態（特性B)，及自正極性 側之低電阻狀態（特性B)向高電阻狀態（特性A)之轉移。步 •驟（3)測定負極性侧之高電阻狀態（特性a)，及自負極性侧 之高電阻狀態（特性A)向低電阻狀態（特性B)之轉移。步驟 (4)測定負極性側之低電阻狀態（特性b)，及自負極性側之 低電阻狀態（特性B)向高電阻狀態（特性a)之轉移。另外， 電壓擺動時之電壓階假設為20 mV，各階之間隔假設約3 秒。 可變電阻元件最初在約20 Ι^Ω之高電阻狀態（特性A)，於 步驟（1)中，施加電壓到達第二臨限電壓（1.5 v)時，發生自 高電阻狀態向低電阻狀態之轉移，流入可變電阻元件之電 • 49- 117696.doc 丄似792 流量急遽增大。施加電壓則在電流量到達設定之上限值 (〇.5 mA)狀態下下降至〇_22 V，並沿著約65〇 Ω之低電阻狀 態（特性Β)之I-V曲線’而到達〇 V。繼續，在步驟（2)中， 施加電壓時’最初係低電阻狀態’但是到達第一臨限電壓 (約0.5 V)時，發生自低電阻狀態向高電阻狀態之轉移，而 向高電阻狀態（特性Α)之I-V曲線返回。再者，於步驟（3)與 步驟（4)中，發生與步驟（1)及步驟（2)之電壓及電流值正負 逆轉時大致同樣之現象。亦即，於步驟（3)中，施加電壓到 達·1·5 V(絕對值為第四臨限電壓）時，發生自高電阻狀態 向低電阻狀態之轉移，流入可變電阻元件之電流量之絕對 值急遽地增大。施加電壓則在電流量到逹設定之上限值 (-0.5 mA)之狀態下’絕對值下降至〇·22 ν，並沿著約65〇卩 之低電阻狀態（特性Β)之I-V曲線而到達〇 Ve繼續，於步驟 (4)中，施加電壓時，最初係低電阻狀態，但是到達-丨5 ν (絕對值為第三臨限電壓）時，發生自低電阻狀態向高電阻 狀態之轉移’而向高電阻狀態（特性Α)之Ι-ν曲線返回。 該可變電阻元件中不經由負載電阻，而按照以下之步驟 施加電壓脈波，於每次施加電壓脈波時測定電阻值。圖5 中顯不測定之電阻值之變化。電阻值之讀取係使用參數分 析器，將電壓值除+〇·3 ν時之讀取電流之值作為電阻值。 如圖5所不’最初係680 Ω之低電阻狀態之可變電阻元件 中’施加電壓振幅+2V，脈寬35 ns之電壓脈波時，電阻值 增加，而轉移為高電阻狀態。再者，雖重複施加相同電壓 振幅+2 V ’脈寬35 ns之電壓脈波，但是電阻值幾乎無變 117696.doc -50- 電阻：電阻狀態’而無法進行連續之切換動作（低 電阻狀…電阻狀態間之雙向轉移卜這表示該可變電 件不像先前之單極切換動作，以寫入與删除變更脈寬 時，在其狀態下無法進行單極切換動作。

其-人，參照圖6說明對圖3所示之上下對稱之元件構造之 可變電阻元件寫入與刪除時，以刚⑽以下相同短脈寬（如 5 ns) ’使用在寫入時與刪除時可切換不同之兩個負載電 阻特性之負載電路’而可進行穩定之單極切換動作之動作 原理及最佳負載電阻特性之決定方;^本發明裝置於重寫 時二與記憶胞之可變電阻元件串聯連接之負㈣路，假設 為子7G線解碼器12、位元線解碼器13、負載電阻特性可變 電路14及連接此等電路間之信號佈線之寄生電阻等之合成 電路，不過為了簡化說明，負載電路係假設為包含線形之 負載電阻特性之單體之負載電阻來作說明。

圖6(A)係顯示在不經由負載電阻之狀態下測定時之可變 電阻元件之咼電阻狀態（特性A)與低電阻狀態（特性b)之兩 個電阻特性之lv特性曲線。高電阻狀態時，在轉移點Ta (Va，la)上’自高電阻狀態向低電阻狀態轉移，低電阻狀態 時’在轉移點Tb(Vb，lb)自低電阻狀態向高電阻狀態轉 移。此時，電壓Va相當於第二臨限電壓，電壓Vb相當於第 一臨限電壓，電流la相當於第二臨限電流，電流lb相當於 第一臨限電流。 首先’說明自高電阻狀態向低電阻狀態轉移時希望之負 载電阻特性之範圍’與施加於負載電路與可變電阻元件 117696.doc •51 · 1321792 (記憶胞）之串聯電路之驅動電壓Vda(電壓脈波之電壓振幅） 之範圍。具有圖6(A)所示之電阻特性之可變電阻元件上， 串聯連接電阻值R1之負載電阻時，通過轉移點Ta( Va，Ia) 之負載電阻特性，在圖6(B)中如直線c 1地描繪。另外，將 此時之驅動電壓Vda作為第二臨界電壓VAe為了進行自高 電阻狀態向低電阻狀態之穩定之動作，該負載電阻特性直 線C1需要在比自低電阻狀態向高電阻狀態轉移之轉移點 Tb(Vb，lb)低電壓侧之點T1(vtl，叫上，與低電阻狀態之 ι-ν特性曲線交叉。亦即，通過圖6(B)上之轉移點之負 載電阻特性直線C1係由公式1所示之關係式來表示。 (公式1) V=-Rlx(I-Ia)+Va 此時，為了滿足上述條件，於1=比時，係滿sv<vb。因 此，可自公式1及該條件導出下述公式2所示之條件。 (公式2) (Va-Vb)/(Ib-Ia)<Rl 此時，公式2左邊之電阻值相當於臨界電阻值。電阻值 Ri相當於第一電阻值，可使用轉移sTa(Va，Ia)與交點 Tl(Vtl，Itl)之各座標值，以丁數公式3來表示。 (公式3)

Rl=(Va-Vtl)/(Itl-Ia) 再者，此時經由負載電阻而使可變電阻元件自高電阻狀 態向低電阻狀態轉移之電壓脈波之電壓振幅須為比第 二臨界電壓VA高之電壓…亦即，由於公式i所示之負載電 117696.doc •52- 丄乃厶丄/y/ 阻特性直線Cl之式中，代入1=〇之值係第二臨界電壓VA， 因此’電壓振幅Vda須滿足下述公式4所示之條件。 (公式4)

Vda>Va+RixIa 繼續說明自低電阻狀態向高電阻狀態轉移時希望之負載 電阻特性範圍與施加於負載電路與可變電阻元件（記憶胞） 之串聯電路之驅動電壓vdb(電壓脈波之電壓振幅）之範 圍。具有圖6(A)所示之電阻特性之可變電阻元件上，串聯 連接電阻值R2之負載電阻時，通過轉移點Tb(Vb, lb)之負 載電阻特性，在圖6(C)中如直線〇2地描繪。另外，將此時 之驅動電壓vdb作為第一臨界電壓VBe為了進行自低電阻 狀態向高電阻狀態之穩定之動作，該負載電阻特性直線Ο 需要在比自高電阻狀態向低電阻狀態轉移之轉移點Ta(〜 ⑷低電壓侧之點T2(Vt2, It2)上，與高電阻狀態之^特性 曲線交又。亦即，通過圖6(c)上之轉移點Tb之負載電阻特 性直線C2係由公式5所示之關係式來表示。 (公式5) V=-R2x(I-Ib)+Vb 此時，為了滿足上述條株 I條件，於I=Ia時，係滿足ν<νρ因 此，可自公式5及該條件導出下述公式6所示之條件。 (公式6) 、va- v 丄卩 此 時’公式6左邊之電阻估 —η田仍—aa介电阻值。雷 R2相當於第二電阻值，可伟田姑 使用轉移點Tb(Vb，lb)與交 电阻值相當於臨界電阻值。 當於坌二雷阳祜._ % ^ 117696.doc •53·

1321792 T2(Vt2, It2)之各座標值，以下數公式7來表示。 (公式7) R2 = (Vt2-Vb)/(Ib-It2) 再者，此時經由負載電阻而使可變電阻元件自低電阻狀 態向高電阻狀態轉移之電壓脈波之電壓振幅Vdb須為比第 一臨界電壓VB高之電壓。亦即，由於公式5所示之負載電 阻特性直線C2之式中，代入1=〇之值係第一臨界電壓vb， 因此，電壓振幅Vdb須滿足下述公式8所示之條件。 (公式8)

Vdb>Vb+R2xIb 以上之說明中，第二臨界電壓VA與第一臨界電壓vb成 為不同之電壓值，但是使可變電阻元件自高電阻狀態向低 電阻狀態轉移之電壓脈波之電壓振幅Vda與自低電阻狀態 向高電阻狀態轉移之電壓脈波之電壓振幅vdb，只要分別 滿足公式4與公式8之條件，即可設定為相同電壓。 此時，如在自低電阻狀態向高電阻狀態之切換動作中， 電壓振幅vdb成為比第一臨界電壓VB大幅高之電壓，圖 6(C)中’即使負載電阻特性直線C2平行移動於右方向（高 電壓方向）’負載電阻特性直線C2與高電阻狀態（特性A)之 U特性曲線之交點，移動至比轉移點·⑷高之電壓 侧，此時在高電阻狀態與低電阻狀態之間發生雙向轉移， 而成為不穩定之振盪狀態，但是在施加電壓脈波結束時， 隨著電壓振幅Vdb下降，負載電阻特性直線c2平行移動於 左方向（低電壓方向），負載電阻特性直線C2與高電阻狀態 117696.doc •54- 1321792 (特性A)之I-V特性曲線之交點移動至比轉移點Ta(Va，Ia)低 之電壓側，因此最後產生向高電阻狀態之轉移，電阻特性 穩定在高電阻狀態。再者，自高電阻狀態向低電阻狀態之 切換動作中，電壓振幅Vda成為比第二臨界電壓VA大幅高 之電壓，圖6(B)中，即使負載電阻特性直線C1平行移動於 右方向（高電壓方向）’負載電阻特性直線C1與低電阻狀態 (特性B)之I-V特性曲線之交點移動至比轉移點Tb(vb，ib)高

之電壓侧，此時在高電阻狀態與低電阻狀態之間發生雙向 轉移，而成為不穩定之振盪狀態，但是在施加電壓脈波結 束時，隨著電壓振幅Vda下降，負載電阻特性直線C1平行 移動於左方向（低電壓方向），負載電阻特性直線ci與低電 阻狀態（特性8)之〗-V特性曲線之交點移動至比轉移點

Tb(Vb，Ib)低之電壓側，因此最後產生向低電阻狀態之轉 移，電阻特性穩定在低電阻狀態。基於以上之理由，本發 明裝置中，可將電壓振幅Vda與電壓振幅Vdb設定為同電 壓。 為了說明可變電阻元件之電阻特性，如圖4所示，係說 明使用市售之參數分析器來測定電流電壓特性者，但是， 本發明t提*之各臨限電M、臨限電流及各臨界電壓疋應 使用實際施加於負冑電路與記憶胞之争聯電路之電壓脈波 程度之短脈寬之電壓脈波作測定或評估，圖4中例示之數 值，係用於本發明之說明者。此因，可變電阻元件之電阻 特性具有顯著之溫度回應性時，各臨限電壓 壓施加時間之影響而變化。 117696.doc

•55- 1321792 ^明上述動作原理及最佳負載電阻特性之決定方法時， 負載電路係假設具有線形負載電阻特性之單體 ^不過實際之電路構造，由於負載電路中包含具有選^ 子讀解碼器12及位元線解碼器13中之字元線及位元 之非線形之電流電墨特性之電晶體，因此，負載電阻特性 成為非線形。即使負載電阻特性係非線形時，上述 理及最佳負載電阻特性之決定方法之思考方式仍然相同:、 不過’由於亦有基於負載電路中包含之MqSfet特有之電 流電壓特性而須注意者’ ^ &，以下之負載電路係假設具 有非線形負載電阻特性之單體之MC)SFET來作說明。 圖7⑷顯示以M0SFET在不同閘極電壓％下源極、沒極 間之兩個電流電壓特性規定之負载電阻特性〇, 〇。亦 即，該M0SFET係作為可藉由閘極電壓之電壓控制而切換 負載電阻特性之負載電阻特性可變電路14之功能。如圖 7(B)及（C)所示，閘極電壓低者（Vg=VL)之負載電阻特性〇 用於將可變電阻元件之電阻特性自高電阻狀態（特性A)向

低電阻狀態（特性B)轉移時，閘極電壓高者（Vg=VH)之負載 電阻特性C4用於將可變電阻元件之電阻特性自低電阻狀態 (特性B)向高電阻狀態（特性A)轉移時。 首先，說明自高電阻狀態向低電阻狀態轉移時希望之負 載電阻特性範圍，與施加於負載電路與可變電阻元件（記 憶胞）之串聯電路之驅動電壓Vda(電壓脈波之電壓振幅）之 範圍。具有圖6(A)所示之電阻特性之可變電阻元件上，將 MOSFET之閘極電壓設定為低位準（VL)，而作為負載電阻 117696.doc •56· 1321792 特性C3時，通過轉移點Ta(Va，la)之負載電阻特性，在圖 7(B)中如曲線C3地描繪。另外，將此時之驅動電壓Vda作 為第二臨界電壓VA。為了進行自高電阻狀態向低電阻狀 態之穩定之動作，該負載電阻特性曲線C3需要在比自低電 阻狀態向高電阻狀態轉移之轉移點Tb(Vb，lb)低電壓側之 點T3(Vt3，It3)上，與低電阻狀態之I-V特性曲線交叉。亦 即，由於通過圖7(B)上之轉移點Ta與交點T3(Vt3，It3)之負 載電阻特性曲線C3，對圖6(A)所示之兩個電阻特性，作為 • 與下述公式9使用轉移點Ta(Va，la)與交點T3(Vt3, It3)之各 座標值而定義之第一電阻值R3之負載電阻同等之功能，因 此，權宜上以第一電阻值R3顯示負載電阻特性時，係以公 式10所示之關係式來表示。 (公式9) R3 = (Va-Vt3)/(It3-Ia) (公式10) V=-R3x(I-Ia)+Va ® 此時，為了滿足上述條件，於I=Ib時，係滿SV<Vb。因 此，可自公式10及該條件導出下述公式11所示之條件。此 時，公式11左邊之電阻值相當於臨界電阻值。 (公式11) (Va-Vb)/(Ib-Ia)<R3 另外，MOSFET即使增加源極、汲極間之電壓，於到達 飽和區域時，抑制電流之增加，因此以使該飽和電流比轉 移點Tb(Vb，lb)之電流值（第一臨限電流）lb小之方式來設定 117696.doc -57-

閑極電壓時，滿足公式11所示之條件。 再者，此時經由MOSFET，使可變電阻元件自高電阻狀 態向低電阻狀態轉移之電壓脈波之電壓振幅Vda，須為比 第二臨界電壓VA高之電壓（Vda>VA)方面，與使用線形負 載電阻時相同。但是，第二臨界電壓VA於圖7(B)中係以 通過轉移點Ta(Va，la)之負載電阻特性曲線C3與電壓轴之 乂點之電壓值來供給。 繼續說明自低電阻狀態向高電阻狀態轉移時希望之負載 電阻特性範圍與施加於負載電路與可變電阻元件（記憶胞） 之串聯電路之驅動電壓Vdb(電壓脈波之電壓振幅）之範 圍。具有圖6(A)所示之電阻特性之可變電阻元件上，將 M〇SFET之閘極電壓設定為高位準（VH)，作為負載電阻特 性C4時，通過轉移點Tb(Vb，Ib)之負載電阻特性，在圖 7(C)中如曲線C4地描繪。另外，將此時之驅動電壓Vdb作 為第一臨界電壓VB。為了進行自低電阻狀態向高電阻狀 態之穩定之動作，該負載電阻特性曲線(^々需要在比自高電 阻狀態向低電阻狀態轉移之轉移點Ta(Va，Ia)低電壓側之點 T4(Vt4, It4)上，與高電阻狀態之j-v特性曲線交又。亦 即，通過圖7(C)上之轉移點Tb與交點T4(Vt4，IM)之負載電 阻特性曲線C4，對圖6(A)所示之兩個電阻特性，作為與下 述公式12使用轉移點Tb(Vb，lb)與交點T4(Vt4, It4)之各座 標值而定義之第二電阻值R4之負載電阻同等之功能因 此，權宜上以第二電阻值尺4顯示負載電阻特性時，係以公 式13所示之關係式來表示。 117696.doc •58· 1321792 (公式12) R4=(Vt4-Vb)/(Ib-It4) (公式13) V=-R4x(I-Ib)+Vb 此時，為了滿足上述條件，於地時，係滿足v,。 此’可自公式13及該條件導出下述公幻4所示之條件。 時，公式14左邊之電阻值相當於臨界電阻值。八 (公式14)

因 此 (Va-Vb)/(Ib-Ia)>R4 另外，由於負載電阻特性曲線C4需要與轉移點τ_ ib)交又，因此，需要使MOSFET之飽和電流比轉移點

Tb(Vb，lb)之電流值（第一臨限電流）Ib大之方式來設定問極 電壓。 再者，此時經由MOSFET，使可變電阻元件自低電阻狀 態向高電阻狀態轉移之電壓脈波之電壓振幅Vdb，須為比 第一臨界電壓VB高之電壓（Vdb>VB)方面，與使用線形負 載電阻時相同。但是，第一臨界電壓VB於圖7(C)中，係以 通過轉移點Tb(Vb，lb)之負載電阻特性曲線C4與電壓軸之 交點之電壓值來供給。 此外’基於與使用線形負載電阻時同樣之理由，第二臨 界電壓VA與第一臨界電壓VB雖不同，但是，只要使可變 電阻元件自向電阻狀態向低電阻狀態轉移之電壓脈波之電 壓振幅Vda ’與自低電阻狀態向高電阻狀態轉移之電壓脈 波之電壓振幅Vdb’分別滿足比第二臨界電壓VA高電壓 117696.doc -59-

Hum (Vda>VA)之條件，與須比第一臨界電壓高電壓 (Vdb>VB)之條件，即可設定為相同電壓。 其次’與圖5作比較來說明使用寫入時與刪除時可切換 不同之兩個負載電阻特性之負載電路時之效果。對圖5所 示之不經由負載電阻施加電壓脈波作測定時不顯示連續之 動作之可變電阻元件’使用MGSFET作為負載電路，因應 切換方向切換使用閘極電壓，按照以下要領施加電壓脈 波，於每次施加電壓脈波時測定電阻值。圖8中顯示測定 籲之電阻值之變化。電阻值之讀取係使用參數分析器，將以 電壓值除+0·3 V時之讀取電流之值作為電阻值。如圖8所 示，於最初為720 Ω之低電阻狀態之可變電阻元件上，將 MOSFET之閘極電壓設定為3 ν(接通電阻為7〇〇 Ω)，並施 加電壓振幅+2 V，脈寬35ns之電壓脈波時，電阻值增加， 而轉移為高電阻狀態（21 kn)。其次，將MOSFET之閘極電 麼變更成1.8 V(接通電阻為1700 Ώ)’而施加相同之電屋振 幅+2 V，脈寬35 ns之電壓脈波時，電阻值變成68〇 Ω之低 * 電阻狀態。再者，以相同要領，因應切換方向而切換閘極 電壓’藉由反覆施加相同之電壓振幅+2V，脈寬35 ns之電 壓脈波，可變電阻元件之電阻特性在低電阻狀態與高電阻 狀態之間交互地反覆切換’可確認穩定進行連續之單極切 換動作。 其次，參照圖9及圖10 ’說明本實施形態中使用之負載 電阻特性可變電路14之具體電路構造。圖9模式顯示重寫 對象之選擇記憶胞之可變電阻元件21、負載電路與電壓開 117696.doc •60- i S ) 1321792 關電路17之關係。圖9中’負載電路可作為施加來自電壓 開關電路17之電壓脈波之電路内除去選擇記憶胞之全部電 路來處理，且包含：字元線解碼器12、位元線解碼器η、 負載電阻特性可變電路14、及選擇字元線及選擇位元線等 信號佈線之寄生電阻。因此，其負載電阻特性作為除去選 擇圮憶胞之全部電路之合成電路之電流電壓特性來規定。 圖9所示之例，係自電壓開關電路17經由位元線解碼器 13，而在選擇位元線上施加接地電壓Vss ,並經由負載電 •阻特性可變電路Μ與字元線解碼器12 ,在選擇字元線上施 加寫入用電壓Vpp或刪除用電壓Vee。寫入用電壓Vpp與刪 除用電壓Vee作為電壓脈波而施加於選擇字元線，不過， 其脈寬（施加時間）係在供給寫入用電壓Vpp或刪除用電壓 Vee之電壓開關電路17侧，或是供給該電壓之負載電阻特 性可變電路14或字元線解碼器12侧，藉由來自控制電路之 控制作調整。 • 圖10(A)〜(E)中，例示5個負載電阻特性可變電路14之電 路構造例。圖10(A)顯示藉由隨時接通狀態之p型 MOSFET31與接通斷開可藉由控制信號Sel切換之p型 MOSFET32之並聯連接而構成之負載電阻特性可變電路 14。以相同尺寸設定p型MOSFET31與P型MOSFET32時， 藉由控制k號Scl可切換圖7(A)所示之負載電阻特性。另 外’即使取代隨時接通狀態之p型MOSFET31，而使用線 形或非線形電阻特性之電阻元件或配合電壓極性之二極 體，仍可實現可藉由P型MOSFET32之接通斷開而切換負

117696.doc -61 1321792 載電阻特性之負載電阻特性可變電路14。 圖10(B)顯示藉由接通斷開可藉由兩個控制信號Sc2，Sc3 而切換之P型MOSFET33，34之並聯連接而構成之負載電阻 特性可變電路14。P型MOSFET33，34係以一方接通時，另 一方斷開之方式控制。圖10(B)所示之例中，藉由使P型 MOSFET3 3，34之各個閘極寬等不同，可進行圖7(A)所示 之負載電阻特性之切換。此外，亦可將P型MOSFET33，34 採用相同尺寸，對各個或任何一方串聯地附加不同電阻值 之電阻成分。 圖10(C)顯示藉由可以1個控制信號Sc4多階段控制閘極 電壓之1個P型MOSFET35而構成之負載電阻特性可變電路 14。控制信號Sc4係構成可輸出將P型MOSFET35斷開之1 個信號位準，與將P型MOSFET35接通之2個信號位準，藉 由切換將P型MOSFET35接通之2個信號位準，可進行圖 7(A)所示之負載電阻特性之切換。 圖10(D)顯示可以2個控制信號Sc5，Sc6，分別將閘極電 ^ 壓與背面閘極（Back gate)(基板）電壓兩階段控制之1個P型 MOSFET36而構成之負載電阻特性可變電路14。且以控制 信號Sc5控制P型MOSFET36之接通斷開，以控制信號Sc6 調整P型MOSFET36之背面閘極電壓，使臨限電壓變化。 在接通P型MOSFET36狀態下，藉由背面閘極電壓將臨限 電壓切換成高低兩個，可進行圖7(A)所示之負載電阻特性 之切換。 圖10(E)顯示由可以1個控制信號Sc7多階段控制閘極電 117696.doc •62· 1321792 壓之1個電阻控制兀件37而構成之負載電阻特性可變電路 14。。電阻控制元件37係利用由Μ_ΕΤ以外構成之轉移閉 及單通電晶體等構成者。可藉由切換控制信號W之信號 位準來切換負載電阻特性。 另外，本實施形態如圖i及圖9所示，係說明將負載電阻 特性可變電路丨4設於電壓開關電路17與字元線解碼器12之 間，自電壓開關電路17對負載電阻特性可變電路14施加相 同電壓極性之寫入用電壓Vpp及刪除用電壓Vee之情況’不 過，負載電阻特性可變電路14並不限定於該構造例，如亦 可設於：字元線解碼器12之内部、字元線解碼器12與記憶 胞陣列11之間、位元線解碼器13與記憶胞陣列U之間、位 元線解碼器13之内部、位元線解碼器13與電壓開關電路17 之間或是電壓開關電路1 7之内部。此外，將負載電阻特性 可變電路14設於字元線解碼器12之内部或是位元線解碼器 13之内部時，構成字元線解碼器12及位元線解碼器13之字 元線選擇用電晶體及位元線選擇用電晶體與負載電阻特性 可變電路14亦可以相同電晶體構成。再者，負載電阻特性 可變電路14亦可分散地形成於複數個位置，而非1個位 置。 此外，使用MOSFET構成負載電阻特性可變電路14時， 亦可因應其形成位置及寫入用電壓Vpp及刪除用電壓Vee， 取代P型MOSFET，而使用N型MOSFET。 其次，說明本發明裝置之記憶胞之寫入動作。此時係說 明使選擇記憶胞之可變電阻元件之電阻特性自低電阻狀態 117696.doc -63- (S ) 1321792 轉移為胃電阻狀態時’作為寫入動作。 首先’控制電路16藉由來自外部之位址信號、資料輸入 仏號及控制輸入信號等，而指示對位址信號指定之寫入對 象之《己丨思胞進行寫入動作時，活化電壓開關電路】7，而指 不輸出於寫人動作時須分別施加於選擇字元線、非選擇字 兀線l擇位元線及非選擇位元線之電壓關電路

17將圖上未顯示之電麼產生電路所生成之寫入用電麼 Vpp ’經由負載電阻特性可變電路14而供給至字元線解碼 器12,將寫入用電壓Vpp之二分之一電壓之寫入抑止電壓 VPP/2供給至$元線解碼器12與纟元線解碼器13，並將接 地電壓Vss供給至位元線解碼器13。此外，控制電路μ將 負載電阻特性可變電路14控制成寫人動作用之負載電阻特 性。本實施形態控制負載電阻特性成為更低電阻。因而， 藉由將寫入用電壓Vpp設定為上述第一臨界電壓以上，而 在選擇字元線上，經由負載電阻特性可變電路14與字元線 解碼器12,施加自寫人用電壓、減去兩電路之電壓下降 部刀之電壓’於選擇位元線上施加自接地電壓Μ上昇在 位元線解碼器U電壓下降部分之電壓，在選擇記憶胞之兩 端施加使電阻特性自低電阻狀態轉㈣高電阻狀態時需要 之第一臨限電壓以上之電壓，雷 I坠電阻特性自低電阻狀態轉移 為高電阻狀態’而完成寫人。此時，由於可變電阻元件轉 移為高電阻狀態’因此負載電路與記憶胞之串聯電路之人 成電阻值提高’流入負載電路之電流減少，負載電路上： 電壓下降減少，因此，施加於轅 轉移為南電阻狀態後之選擇 117696.doc -64- 1321792 記憶胞兩端之電壓上昇，不過，藉由負載電阻特性可變電 路14之控制而選擇之負載電阻特性，選擇記憶胞之兩端電 壓在比第二臨限電壓低之電壓狀態下，發生穩定地向高電 阻狀態之轉移，因此於電壓上昇後，可變電阻元件可穩定 地維持高電阻狀態。 此外，由於在非選擇字元線上，經由字元線解碼器12施 加自寫入抑止電壓Vpp/2減去在字元線解碼器12上電壓下 降。卩刀之電麼，在非選擇位元線上，經由位元線解碼器【3 施加自寫入抑止電壓Vpp/2上昇在位元線解碼器13上電壓 下降部分之電壓，因此，連接於非選擇字元線與非選擇位 元線之非選擇記憶胞中不施加電壓，連接於非選擇字元線 與選擇位元線之非選擇記憶胞與連接於選擇字元線與非選 擇位元線之非選擇記憶胞中，施加自寫入抑止電壓νρρ/2 減去字7G線解碼器12與位元線解碼器13之電壓下降部分之 電壓。因此，藉由以至少寫入抑止電壓Vpp/2比使電阻特 性自低電阻狀態轉移為高電阻狀態時需要之第一臨限電壓 低之方式，預先設疋寫入用電虔Vpp，可防止對非選擇記 憶胞進行不需要之寫入動作。 其次，說明本發明裝置之記憶胞之刪除動作。此時係說 明使選擇記憶胞之可變電阻元件之電阻特性自高電阻狀態 轉移為低電阻狀態時，作為刪除動作。 首先，控制電路16藉由來自外部之位址信號、資料輸入 枱號及控制輸入信號等，而指示對位址信號指定之刪除對 象之記憶胞進行刪除動作時’活化電壓開關電路17，而指 117696.doc • 65 · 不輸出於刪除動作時須分別施加於選擇字元線、非選擇字 選擇位元線及非選擇位元線之電麼。電壓開關電路 〃圖上未顯示之電壓產生電路所生成之寫入用電壓 vPP同極性之刪除用電壓Vee，經由負載電阻特性可變電路 14而供給至字χ線解碼器12，將删除用電壓之二分之 -電壓之刪除抑止電壓臟供給至字元線解碼器Η:位 元線解碼器丨3 ,並將接地電壓Vss供給至位元線解碼器 13。此外，控制電路16將負載電阻特性可變電路14控制成 刪除動作用之負載電阻特性。本實施形態控制負載電阻特 性成為更高電阻。因而，藉由將删除用電壓Vee設定為上 述第二臨界電壓以上，而在選擇字元線上，經由負載電阻 特性了變電路14與子元線解碼器12，施加自刪除用電壓 Vee減去兩電路之電壓下降部分之電壓，於選擇位元線上 施加自接地電壓Vss上昇在位元線解碼器13電壓下降部分 之電壓’在選擇記憶胞之兩端施加使電阻特性自高電阻狀 態轉移為低電阻狀態時需要之第二臨限電壓以上之電壓， 電阻特性自高電阻狀態轉移為低電阻狀態，而完成刪除。 此時，由於可變電阻元件轉移為低電阻狀態，因此負載電 路與記憶胞之串聯電路之合成電阻值降低，流入負載電路 之電流增大，負載電路上之電壓下降增大，因此，施加於 轉移為低電阻狀態後之選擇記憶胞兩端之電壓下降，不 過’藉由負載電阻特性可變電路14之控制而選擇之負載電 阻特性，選擇記憶胞之兩端電壓在比第一臨限電壓低之電 壓狀態下，發生穩定地向低電阻狀態之轉移，因此於電壓 117696.doc •66· 1321792 上昇後，可變電阻元件可穩定地維持低電阻狀態。 此外，由於在非選擇字元線上，經由字元線解碼器12施 加自刪除抑止電壓Vee/2減去在字元線解碼器12上電壓下 降β刀之電壓，在非選擇位元線上，經由位元線解碼器13 施加自刪除抑止電壓Vee/2上昇在位元線解碼器13上電壓 下降部分之電壓，因此，連接於非選擇字元線與非選擇位 元線之非選擇記憶胞中不施加電壓，連接於非選擇字元線 與選擇位元線之非選擇記憶胞與連接於選擇字元線與非選 擇位元線之非選擇記憶胞中，施加自刪除抑止電壓Vee/2 減去字元線解碼器12與位元線解碼器13之電壓下降部分之 電壓。因此，藉由以至少刪除抑止電壓Vee/2比使電阻特 性自尚電阻狀態轉移為低電阻狀態時需要之第二臨限電壓 低之方式，預先設定刪除用電壓Vee，可防止對非選擇記 憶胞進行不需要之刪除動作。 另外，第二臨界電壓VA與第一臨界電壓VB為不同之電 壓值，不過，本實施形態基於上述之理由，可將寫入用電 壓Vpp與刪除用電壓Vee設定為同電壓。此外，寫入用電壓 Vpp與刪除用電壓Vee之電壓脈波之脈寬均可設定為短脈 寬，如設定為100 ns以下，亦可將兩脈寬設定為相同長 度。藉此，僅藉由負載電阻特性可變電路Μ之負載電阻特 性之切換控制，可控制寫入動作與刪除動作之區別，而謀 求大幅簡化電路構造。 本發明裝置之記憶胞之讀取動作，可利用對藉由先前之 單極切換動作及雙極切換動作而重寫之記憶胞之熟知之讀 117696.doc -67- 取動作。此外，讀取動作並非本發明之主旨，因此省略詳 細之說明。 <第二種實施形態> 其次，說明本發明裝置之第二種實施形態。本發明主要 特徵之一為.先前係藉由使用長短不同脈寬之電壓脈波， 及可變電阻兀件之元件構造為非對稱，可進行穩定之單極 切換動作及雙極切換動作之情況，而藉由將負載電路之負 載電阻特性因應切換方向來切換，即使不使用長短不同脈 寬之電壓脈波及非對稱構造之可變電阻元件，仍可穩定地 進打咼速之單極切換動作。就這一點已在上述第一種實施 形態中詳細說明過。但是，本發明之技術性構想並不僅限 定於單極切換動作，亦可適用於雙極切換動作。亦即，本 發明裝置中之雙極切換動作時，可變電阻元件之元件構造 無需為非對稱構造。 以下，說明以雙極切換動作進行寫入及刪除動作之本發 明裝置之第二種實施形態。 圖11顯不第二種實施形態中之本發明裝置4〇之區塊構 造。如圖11所示，本發明裝置40之構造具備：記憶胞陣列 11、字兀線解碼器（相當於字元線選擇電路）12、位元線解 碼器（相當於位元線選擇電路）13、負載電阻特性可變電路 44、磧取電路1 5、控制電路46及電壓開關電路丨7。 由於記憶胞陣列11、字元線解碼器12、位元線解碼器 13、讀取電路15及電壓開關電路17與第一種實施形態者相 同，因此省略重複之說明。 117696.doc •68- 1321792 負載電阻特性可變電路44係於寫入或删除動作時，將在 電性串聯連接於自記憶胞陣列丨丨中，藉由字元線解瑪器12 與位元線解碼器13作為重寫對象而選出之選擇記憶胞之負 載電路内，以該負載電路之電流電壓特性而規定之負載電 阻特性，在不同之兩個負載電阻特性（低電阻狀態與高電 阻狀態）之間’因應施加於負載電阻特性可變電路44之電 壓極性，自動地切換之電路（相當於極性依存型負載電阻 電路）。本實施形態之負載電阻特性可變電路44設於字元 •線解碼器12與電壓開關電路17之間。另外，負載電阻特性 可變電路44與第一種實施形態同樣地，亦可使用藉由來自 控制電路46之控制而切換負載電阻特性之第一種實施形態 之負載電阻特性可變電路14(參照圖1及圖1〇)。 控制電路46係控制記憶胞陣列丨丨之寫入、刪除、讀取之 各記憶動作用之電路，其基本之功能與第一種實施形態之 控制電路16相同。與第一種實施形態之控制電路16不同之 φ處為.係對字元線解碼器12及位元線解碼器丨3控制自電壓 開關電路17供給之各種電壓之寫入及刪除動作時之供給對 象。亦即，第一種實施形態由於係單極切換動作，因此同 極性之寫入用電壓Vpp與刪除用電壓Vee，以及同極性之寫 入抑止電壓Vpp/2與刪除抑止電壓Vee/2，係對字元線解碼 器12與位元線解碼器13同樣地供給，而第二種實施形態由 於係雙極切換動作，因此需要使施加於選擇記憶胞之電壓 之極性在寫入動作時與刪除動作時反轉，因此係進行於寫 入動作時，將寫入用電壓Vpp供給至字元線解碼器12，將 117696.doc -69- 接地電愿vss供給至位元線解碼器13，另外在刪除動作 時’將刪除用電M Vee供給至位元線解碼器13，並將接地 電壓Vss供給至字元線解碼器12之控制。此外，由於因應 施加負載電阻特性可變電路44之電塵極性自動地切換負載 電阻特I·生，因此該切換控制並非自控制電路46直接進行。 而是在寫入動作與刪除動作時，構成藉由切換寫入用電壓 VPP與刪除用電壓Vee之供給對象，使施加於負載電阻特性 可變電路44之電壓極性反轉’來間接地進行負載電阻特性 之切換控制。 第二種實施形態中使用之記憶胞與第一種實施形態同樣 地，假設為圖3所示上下對稱之元件構造之可變電阻元件 21。因此，可變電阻元件之電阻特性亦如圖4所示，具有 高電阻狀態（特性A)與低電阻狀態（特性B)之兩個電阻特 性並了藉由同極性之電壓施加而在兩個電阻特性間雙 向轉移。由於可變電阻元件之元件構造係上下對稱，因此 兩個電阻特性A，B分別對施加電壓之極性成為對稱之特 性。 其次，使用簡單之實施例說明雙極切換動作中，於可變 電阻疋件為對稱之元件構造情況下，亦藉由因應切換方向 而切換負載電路之負載電阻特性，可進行穩定之切換動 作。 首先，該可變電阻元件中，不經由負載電阻，而按照以 下之步驟父互進行正負兩極性之電壓脈波施加，於每次施 加電壓脈波時測定電阻值。圖12中顯示測定之電阻值之變 117696.doc 化電阻值之„貝取係使用參數分析器，將以電壓值除刊V 時之讀取電流之值作為電阻值。如圖12所示最初為660 Ω之低電阻狀態之可變電阻元件中，施加電壓振幅+2 v， 脈寬35 ns之電壓脈波時，電阻值增加，而轉移為約21扣 之高電阻狀態。繼續，施加電壓振幅_2 v，脈寬35如之反 極性之電壓脈波，不過電阻之幾乎無變化，而後，雖交互 地施加相同正負兩極性之電壓脈波，但是仍保持在高電阻 狀態，而無法進行連續之切換動作（低電阻狀態與高電阻 狀態間之雙向轉移）。這表示施加相同脈寬之電壓脈波 時，若不像先前之雙極切換動作，電阻特性因應電壓極性 形成非對稱程度地’將可變電阻元件之元件構造形成非對 稱時’即無法進行雙極切換動作。 其次’就使用可於寫入時與刪除時切換不同之兩個負載 電阻特性之負載電路時之效果’與圖12比較作說明。對於 圖12中所示之不經由負載電阻施加電壓脈波作測定，不顯 示連續之雙極切換動作之可變電阻元件，使用圖13所示之 對施加電壓極性具有非對稱之電流電壓特性之極性依存型 負載電阻電路’作為負載電路，使電壓極性因應切換方向 反轉，並按照以下之要領進行電壓脈波之施加，於每次施 加電壓脈波時測定電阻值》圖14中顯示測定之電阻值之變 化。電阻值之讀取係使用參數分析器，並將以電壓值除 + 0.3 V時之讀取電流之值作為電阻值，如圖14所示，最初 為780 Ω之低電阻狀態之可變電阻元件中，施加電壓振幅 +2 V，亦即施加極性依存型負載電阻係更低電阻之極性之 117696.doc •71 - 1321792 脈寬35 ns之電壓脈波時，電阻值增加，而轉移為高電阻狀 態（1 8 ΙίΩ)。其次，施加電壓振幅-2 V，亦即極性依存型負 載電阻係更高電阻之極性之脈寬35 ns之反極性之電壓脈波 時’電阻值變成約700 Ω之低電阻狀態。再者，以相同要 領因應切換方向切換電壓極性，藉由反覆地交互施加電壓 振幅+2 V與-2 V、脈寬35 ns之正負兩極性之電壓脈波，可 變電阻元件之電阻特性在低電阻狀態與高電阻狀態之間交 互地反覆切換，可確認穩定地進行連續之雙極切換動作。 其次，參照圖15至圖17，說明第二種實施形態中使用之 負載電阻特性可變電路44之具體電路構造。圖15模式顯示 重寫對象之選擇記憶胞之可變電阻元件21、負載電路與電 壓開關電路17之關係。圖15中，負載電路可作為施加來自 電壓開關電路17之電壓脈波之電路内除去選擇記憶胞之全 部電路來處理，且包含：字元線解碼器12、位元線解碼器 13、負載電阻特性可變電路44與選擇字元線及選擇位元線 等信號佈線之寄生電阻。因此，其負載電阻特性作為除去 選擇記憶胞之全部電路之合成電路之電流電壓特性來規 疋。圖15所示之例，係於寫入動作時，自電壓開關電路17 經由位元線解碼器13，而在選擇位元線上施加接地電壓 Vss ’並經由負載電阻特性可變電路料與字元線解碼器 12,在選擇字元線上施加寫入用電壓v卯。此外，於刪除 動作時，自電壓開關電路17經由位元線解碼器13，在選擇 位几線上施加刪除用電壓Vee，並經由負載電阻特性可變 電路44與字元線解碼化，在選擇字元線上施加接地電廢 117696.doc -72- /yz

Vss。寫入用電麼Vpp與刪除用電壓vee作為電堡脈波而施 加於選擇字元線或選擇位元線，但是其脈寬（施加時間）係 /、α寫入用電壓Vpp或删除用電壓之電壓開關電路1 7 '或疋供給該電壓之負載電阻特性可變電路44或字元線 解碼器12側’或是在位元線解碼器13中，藉由來自控制電 路之控制作調整。 圖16(A)〜(C)中例示3個負載電阻特性可變電路之電路 構造例。圖16(A)顯示將負載電阻特性不同之兩個二極體 A 52相互反方向西己置，且並聯連接而構成之負載電阻特 性可變電路44。藉由該構造，可實現具有_所示之電流 電壓特性，藉由施加電壓之極性，負載電阻特性自動地切 換，極性依存型負載電阻電路。圖16(A)所示之例，藉由 使二極體51，52之各個電流電㈣性不同，可形成對圖16 所不之電壓極性非對稱之電流電壓特性。此外，即使將二 極體51，52形成相同電流電㈣性，對各個或任何一方串 聯地附加不同電阻值之電阻成分，仍可實現藉由施加電塵 之極性’負载電阻特性自動地切換之極性依存型負載電阻 電路。 圖16(B)顯示並聯連接二極體”與線形電阻特性之負載 電阻54而構成之負载電阻特性可變電路44。藉由該構造， +極體53於正方向上施加電麼時之負載電阻特性，成為 二極體53之正方向之電流電壓特性與負载電阻54之電流電 壓特性之合成特性’對二極體53在反方向上施加電壓時之 負載電阻特性’成為負載電阻54單體中之電流電塵特性， 117696.doc 1321792 而可實現藉由施加電壓之極性，負載電阻特性自動地切換 之極性依存型負載電阻電路。 、 圖16(C)顯示並聯連接二極體55與隨時接通狀態之 MOSFET56而構成之負載電阻特性可變電路44。藉由該構 造，對二極體55正方向施加電壓時之負載電阻特性，成為 一極體55之正方向電流電壓特性與M〇SFET56之源極、汲 極間之電流電壓特性之合成特性’對二極體55反方向施加 電壓時之負載電阻特性，成為M〇SFET56單體上之電流電 壓特性，可實現藉由施加電壓之極性而負載電阻特性自動 切換之極性依存型負載電阻電路。 除了例示於圖16(A)〜(C)之電路構造之外，亦可使用變 阻器等非線形元件，獲得對圖17所示之電壓極性非對稱之 電流電壓特性。此外，藉由使肖特基障壁二極體反方向偏 壓時之漏電流增加，可獲得類似於對圖13所示之電壓極性 非對稱之電流電壓特性之電流電壓特性。 另外’本實施形態如圖11及圖丨5所示，係說明將負載電 阻特性可變電路44設於電壓開關電路17與字元線解碼器12 之間’自電壓開關電路17對負載電阻特性可變電路44，於 寫入動作時施加寫入用電壓Vpp，於刪除動作時施加接地 電壓Vss之情況，不過負載電阻特性可變電路44並不限定 於該構造例’如亦可設於字元線解碼器12之内部、字元線 解碼器12與記憶胞陣列11之間、位元線解碼器13與記憶胞 陣列11之間、位元線解碼器13之内部、位元線解碼器丨3與 電壓開關電路17之間或是電壓開關電路17之内部。再者， 117696.doc • 74· 1321792 負載電阻特性可變電路44亦可分散形成於複數個位置，而 非一個位置。 由於第二種實施形態中之寫入動作與第一種實施形態之 寫入動作基本上相同，因此省略重複之說明。此外，由於 第二種實施形態中之刪除動作與第一種實施形態之刪除動 作’係僅施加電壓之極性逆轉，選擇字元線與選擇位元線 之關係反轉之關係，於說明時，只要在連接於選擇字元線 時將負載電阻特性可變電路44及字元線解碼器12，與連接 鲁於選擇位元線之位元線解碼器13之關係，與第一種實施形 態之刪除動作交替即可，因此省略重複之說明。 <第三種實施形態> 其次，說明本發明之第三種實施形態。先前之雙極切換 動作可進行高速切換動作，但是為了在選擇記憶胞中反覆 寫入與刪除，需要施加正負兩極性之電壓，因此記憶胞不 娜施加之電壓極性為何，均需要雙向流入電壓。但是本發 φ月裝置如上述第一種實施形態中之詳細說明，由於可穩定 地進行高速切換動作，因此記憶胞無需為可進行雙極動 作亦即，亦可將記憶胞如圖18所示地形成串聯連接可變 電阻几件61與二極體“之⑴汛型之構造。如此，藉由在 。己隐胞内設置二極體，控制流入記憶胞之電流方向，調整 極體接通時電流開始流動之臨限電壓，可大幅減低交叉 之記隐胞陣列構造上問題之經由非選擇記憶胞之不需 寄生電"'L之影響’而可改善讀取動作時之動作範圍。 圖（A)係模式顯示第三種實施形態之本發明震置中使 117696.doc •75- 1321792 用之id1R型記憶胞之剖面構造之剖面模式圖，圖i8⑻係 圖1购所示之記憶胞之等價電路圖。如圖i8(A)所示其 構造係上下串聯連接：包含下部電極63、可變電阻體㈣ 上部電極65之3層構造之可變電阻元件61，及以？型半導體 層66與N型半導體層67之PN接合而構成之二極體心p型 半導體層66與關+導體層67係分別於石夕中佈植p型與· 雜質而形成。可變電阻元件61可以與第一種實施形態同樣 之材料而形成，但是本實施形態除了翻/三氧化二雜之 外，可變電阻體64使用將氮化鈦（TiN)氧化而製作之氧氮 化鈦（Ti〇N)，了部電極63使⑽，上部電極⑽用氮化 鈦。下部佈線68與上部佈線69之任何一方成為字元線，另 -方成為位元線。下部佈線68與上部佈線的為了降低佈線 電阻’而採用與下部電極63及上部電極65不同之材料或構 造，下部佈線68如以A1Cu形成，上部佈線69如形成Mu 與氮化鈦之疊層構造。 圖19中模式顯示使用圖18所示之im”之記憶胞之交 又點型之§己憶胞陣列u之部分構造。圖㈠中，記憶胞陣列 11係在4條位凡線⑽〜3與4條字元線wL〇〜3之交點夹著記 憶胞。 -己隐胞以外之電路構造與第一種實施形態相同，因此， 嗜略第三種實施形態之構成本發明裝置之各電路之重複說 明。 另外，本發明之特徵係對記憶胞與負載電路之串聯電 路於寫入動作時與刪除動作時切換負載電路之負載電阻 117696.doc -76- 1321792 特性，不過，記憶胞中包含_ 3 一極體萼電流限制元件時，即 使將二極體之電流電壓特性 竹注包含於記憶胞側之電流電壓特 性，來調整負載電路之負載 執电阻特性，或是將二極體之電 々丨L電壓特性包含於負載電路 、 吟1則之電流電壓特性，來調整負 载電路之負載電阻特性，均可同 J J Η樣地達到本發明之效果。 <第四種實施形態> /其次’說明本發明裝置之第四種實施形態。第四種實施 形之本發明裝置係使用記憶胞由可變電阻元件與選擇電 晶體而構成之mu型之記憶胞。以下之說明係假設單極切 換動作來作說明，但是亦可適用於雙極切換動作。 圖20中顯示第四種實施形態中之本發明裝置7G之區塊構 造。如圖20所示’本發明裝置70之構造具備：記憶胞陣列 71、字元線解碼器（相當於字元線選擇電路）72、位元線解 碼器（相當於位元線選擇電路）73、負載電阻特性可變電路 74、讀取電路75、控制電路76及電壓開關電路77。 圖21(A)中顯示1T1R型之記憶胞之模式剖面構造。構成 記憶胞陣列71之記憶胞係將在半導體基板上作成之源極區 域86與汲極區域87，以及包含形成於閘極氧化膜上之閘極 電極88之選擇電晶體82’與堆疊下部電極83、可變電阻體 84與上部電極85而構成3層構造之可變電阻元件81，電性 連接選擇電晶體82之沒極區域87與可變電阻元件81之下部 電極83 ’而形成選擇電晶體82與可變電阻元件81之串聯電 路。閘極電極88連接於字元線WL，源極區域86連接於源 極線SL ’上部電極85連接於位元線BL。可變電阻體84使 I17696.doc -77· 1321792 用將氮化鈦予以氧化而作成之氧氮化欽，電極則是上部電 極與下部電極均使用氮化鈦。圖21(B)係圖21(A)所示之刮 面構造之1T1R型記憶胞之等價電路圖。 . 圖22中模式顯示將丨丁丨尺型之記憶胞配置成矩陣狀之記 憶胞陣列71之部分構造。圖22中，各記憶胞之選擇電晶體 之閘極連接於字元線（WL1〜WLn)，各記憶胞之選擇電晶體 之源極連接於共同之源極線SL，各記憶胞之可變電阻元件 之一方端（上部電極側）連接於位元線（BL1〜BLm)。本實施 ®形態由於假設單極切換動作，因此，寫入、刪除及讀取之 各記憶動作中，在源極線上施加接地電壓，無須因應記憶 動作之種類切換源極線電壓，因此不經由切換源極線電壓 用之電壓開關電路77’可直接固定為接地電壓。 字兀線解碼器72連接於記憶胞陣列71之各字元線，選擇 對應於輸入位址線78之列選擇用位址信號之記憶胞陣列71 之字元線作為選擇字元線，在選擇字元線與未選擇之非選 _擇字το線上，個別地施加因應寫入、刪除及讀取之各記憶 動作之選擇字元線電壓與非選擇字元線電壓，而使連接於 選擇字7L線之記憶胞之選擇電晶體接通，並使連接於非選 擇子元線之記憶胞之選擇電晶體斷開。 位元線解碼器73連接於記憶胞陣列71之各位元線，選擇 對應於輸入位址線78之行選擇用位址信號之記憶胞陣列71 之位元線作為選擇位元線，在選擇位元線與未選擇之非選 擇位70線上，個別地施加因應寫入、刪除及讀取之各記憶 動作之選擇位元線電塵與非選擇位元線電壓。於寫入及刪 117696.doc •78· 除動作時，為了在選擇位元線上施加選擇位元線電壓，而 自電壓開關電路77對位元線解碼器73分別供給寫入用電壓 Vpp與刪除用電壓Vee。此外，於寫入及刪除動作時，非選 擇位元線成為不施加電壓之開放狀態，或是施加有接地電 壓之狀態。因而，1T1R型之記憶胞陣列僅在連接於選擇字 元線與選擇位元線之選擇記憶胞中，經由負載電路而施加 寫入用電壓Vpp或刪除用電壓Vee。 負載電阻特性可變電路74係於寫入或刪除動作時，將電 性串聯連接於自記憶胞陣列71中，藉由字元線解碼器72與 位元線解碼器73選擇作為重寫對象之選擇記憶胞之負載電 路内，以該負載電路之電流電壓特性規定之負載電阻特 性，在不同之兩個負載電阻特性（低電阻狀態與高電阻狀 態）之間，藉由來自控制電路7 6之控制而切換之電路。本 實施形態之負載電阻特性可變電路74設於位元線解碼器73 與電壓開關電路77之間。 此外，負載電阻特性可變電路74可利用與圖1〇中例示之 第一種實施形態之負載電阻特性可變電路14相同電路構造 者。另外，負載電阻特性可變電路74並不限定於圖2〇所示 之構造’亦可設於位元線解碼器73之内部、位元線解碼器 73與記憶胞陣列71之間、記憶胞陣列71與源極線之間或是 電遷開關電路7 7之内部。此外，將負載電阻特性可變電路 74設於位元線解碼器73之内部時，亦可與構成位元線解碼 器73之位元線選擇用電晶體，以相同之電晶體構成負載電 阻特性可變電路74。再者，負載電阻特性可變電路74亦可 117696.doc •79- 分散形成於複數個位置，而非i個位置。此外，使用 MOSFET構成負載電阻特性可變電路74時，亦可因應其形 成位置與寫入用電壓Vpp及刪除用電壓Vee之電壓極性使 用N型MOSFET來取代p型]viOSFET。 控制電路76控制記憶胞陣列71之寫入、刪除及讀取之各 記憶動作。控制電路76依據自位址線78輸入之位址信號、 自資料線79輸入之資料輸入信號（寫入動作時）及自控制信 號線80輸入之控制輸入信號，控制字元線解碼器72及位元 線解碼器73，來控制記憶胞陣列71之讀取、寫人及刪除動 作。具體而言，各記憶動作中，對電壓開關電路77、字元 線解碼器72及位元線解碼器73等執行分別對選擇字元線、 非選擇字元線、選擇位元線及非選擇位元線，進行施加因 應各記憶動作之指定電壓用之控制。特別是在寫入及刪除 動作時，控制經由負載電路而施加於重寫對象之記憶胞之 各電壓脈波之電壓振幅及脈寬。再者，於寫入動作與刪除 動作時，對負載電阻特性可變電路74進行切換負載電路之 負載電阻特性用之控制。圖20所示之例中，控制電路76作 為圖上未顯示之一般位址緩衝電路、資料輸入輸出緩衝電 路及控制輸入緩衝電路之功能。 電壓開關電路77將記憶胞陣列71於讀取、寫入及刪除動 作時需要之選擇字元線電壓、非選擇字元線電壓 '選擇位 疋線電壓及非選擇位元線電壓供給至字元線解碼器72及位 兀線解碼器73 » Vcc係本發明裝置70之供給電壓（電源電 壓），vss係接地電壓，Vpp係寫入用之電壓，Vee係刪除用 117696,doc -80 - 之電壓，vr係讀取用之電壓。本實施形態於寫入及刪除動 作時之選擇位元線電壓，係經由負載電阻特性可變電路74 而供給至位元線解碼器73。 資料之讀取係自記憶胞陣列71，通過位元線解碼 讀取電路75來進行。讀取電路75判定資料之狀態，將其結 果傳送至控制電路76，並向資料線79輸出。 其次，說明本發明裝置之記憶胞之寫人動作。以下係將 使選擇記憶胞之可變電阻元件之電阻特性自低電阻狀態轉 移為高電阻狀態時作為寫入動作來說明。 “首先’控制電路76藉由來自外部之位址信號、資料輸入 信號及控制輸人信號等’指示對位址信號指定之寫入對象 之圮憶胞之寫入動作時，活化電壓開關電路77，於寫入動 作時，指示輸出須分別施加於選擇字元線、非選擇字元 線選擇位70線及非選擇位元線之電壓。電壓開關電路 ®上未顯7R之電·壓產生電路所生成之寫人用電壓Vpp， 經由負載電㈣性可變電路74而供給至位元線解碼器73。 控制電路76控制負載電阻特性可變電路74成為寫入 貞栽電阻特性。本實施形態係以負載電阻特性成 二宕兔電阻之方式來控制。因而，藉由將寫入用電壓VPP 上述第一臨界電壓以上，而在選擇位元線亦即選擇 電路：變電阻疋件之上部電極上’經由負載電阻特性 兩電路上4與位70線解碼器73施加自寫入用電壓VPP減去 阻元株《電壓下降部分之電壓’於選擇記憶胞之可變電 阻兀*件之下邱啻 又电 。電極上，施加自接地電壓Vss上昇選擇記 117696.doc U2I/92 胞之選擇電晶體之汲極、源極電壓部分之電壓，在選擇記 it胞之可變電阻元件之兩端子間，施加使電阻特性自低電 阻狀態轉移為高電阻狀態時需要之第一臨限電壓以上之電 壓’電阻特性自低電阻狀態轉移為高電阻狀態，而完成寫 入。此時，由於可變電阻元件轉移為高電阻狀態，因此包 3選擇記憶胞之選擇電晶體之負載電路與可變電阻元件之 串聯電路之合成電阻值提高，流入負載電路之電流減少， 負載電路上之電壓下降減少，因&，施加於轉移為高電阻 狀態後之選擇記憶胞之可變電阻元件兩端子間之電壓上 昇不過藉由負載電阻特性可變電路74之控制而選擇之 負載電阻特性，該上昇後之選擇記憶胞之可變電阻元件之 兩端電壓被抑制為比使電阻特性自高電阻狀態轉移為低電 阻狀態時需要之第二臨限電壓低，因此可變電阻元件可穩 疋地維持南電阻狀態。另外，在連接於非選擇位元線之非 選擇記憶胞上不施加電|，此夕卜連接於非選#字元線之 非選擇記憶胞，由於選擇電晶體為斷開狀態，因此不施加 電堡於可變電阻元#，任何非選擇記憶胞中均不發生資料 之寫。 其-人，說明本發明裝置之記憶胞之刪除動作。以下係將 使選擇記憶胞之可變電阻元件之電阻特性自高電阻狀態轉 移為低電阻狀態時作為刪除動作來說明。 首先，控制電路76藉由來自外部之位址信號 '資料輪入 信號及控制輸人信號等，指示對位址信號指定之刪除對象 之記隐胞之刪除動作時，活化電壓開關電路77，於刪除動 117696.doc

-82- 1321792 作時，才曰示輸出須分別施加於選 綠、登埋你-成, 泛禪子兀線、非選擇字元 線、選擇位4及非位元線 , , θ 电魘開關電路77 將圖上未顯示之電壓產生電路 Χ心馬入用電壓Vpp與 同極性之刪除用電壓Vee’經由負載電阻特性可變電賴 而供給至位元線解碼器73。此外，控制電路76控制負載電 阻特性可變電路74成為刪除動作用之負載電阻特性：本實 施形態係以負載電阻特性成為更高電阻之方式來控制。因

而’藉由將刪除用電壓Vee設定為上述第二臨界電壓以 上，而在選擇位元線亦即選擇記憶胞之可變電阻元件之上 部電極上，經由負载電阻特性可變電路74與位元線解碼器 73施加自刪除用電壓Vee減去兩電路上之電壓下降部分之 電壓，於選擇記憶胞之可變電阻元件之下部電極上，施加 自接地電壓Vss上昇選擇記憶胞之選擇電晶體之汲極、源 極電壓部分之電壓，在選擇記憶胞之可變電阻元件之兩端 子間，施加使電阻特性自高電阻狀態轉移為低電阻狀態時

需要之第二臨限電壓以上之電壓，電阻特性自高電阻狀態 轉移為低電阻狀態，而完成刪除。此時，由於可變電阻元 件轉移為低電阻狀態，因此包含選擇記憶胞之選擇電晶體 之負載電路與可變電阻元件之串聯電路之合成電阻值降 低，流入負載電路之電流增大，負載電路上之電壓下降增 大’因此’施加於轉移為低電阻狀態後之選擇記憶胞之可 變電阻元件兩端子間之電壓下降，不過，藉由負載電阻特 性可變電路74之控制而選擇之負載電阻特性，該下降後之 選擇記憶胞之可變電阻元件之兩端電壓被抑制為比使電阻 117696.doc -83- 特性自低電阻狀態轉移為高電阻狀態時需要之第一臨限電 壓更低’因此可變電阻元件可穩定地維持低電阻狀態。另 外’在連接於非選擇位元線之非選擇記憶胞上不施加電 壓’此外’連接於非選擇字元線之非選擇記憶胞，由於選 擇電晶體為斷開狀態，因此不施加電壓於可變電阻元件， 任何非選擇記憶胞中均不發生資料之刪除。 另外’第二臨界電壓VA與第一臨界電壓vb雖成為不同 之電壓值，但是本實施形態基於與第一種實施形態同樣之 理由，可將寫入用電壓Vpp與刪除用電壓Vee設定為同電 壓。此外，寫入用電壓VPP與刪除用電壓Vee之電壓脈波之 脈寬均為短脈寬，如可設定為1〇〇 ns以下，亦可將兩脈寬 形成相同長度。藉此，僅藉由負載電阻特性可變電路74之 負载電阻特性之切換控制，可控制寫入動作與刪除動作之 區別，而謀求電路構造之大幅簡化。 其次，說明本發明裝置之另外實施形態。 <1 >上述各實施形態中，構成記憶胞之可變電阻元件， 於第一種實施形態及第二種實施形態中，係採用鉑/三氧 化二鐵/鉑構造，第三種實施形態中係採用鈦/氧氮化鈦/氮 化鈦構造，第四種實施形態中係採用氮化鈦/氧氮化鈦/氮 化鈦構造’不過各實施形態令之可變電阻元件之構造及材 料’並不限於上述各構造之材料。彳變電阻元件只要是 二至少正負任何—方之極性進行將—方端子為基準而向另 方端子施加電堡時，以兩端子間之電流電I特性規定之 電阻特性可在可穩定地取得低電阻狀態與高電阻狀態之兩 117696.doc -84 - 個電阻特性間轉移，前述電阻特性自低電阻狀態轉移為高 電阻狀態時需要之施加電壓之絕對值之下限值之第一臨限 電壓’與前述電阻特性自高電阻狀態轉移為低電阻狀態時 需要之施加電壓之絕對值之下限值之第二臨限電壓不同之 可變電阻元件，不論任何材料及構造，本發明均可適用。 本發明可適用之可變電阻元件之可變電阻體，可適用金 屬氧化物、金屬氧氮化物或有機薄膜等，特別是使用包含 過渡金屬之氧化物或氧氮化物，或是包含自錳、鐵、鎳、 鈷、汰、銅、釩中選擇之元素之氧化物或氧氮化物，或是 PCMO等鈣鈦礦型氧化物之可變電阻元件，各個構造及材 料雖第一臨限電壓與第二臨限電壓之電壓值不同，不過， 均是第一臨限電壓與第二臨限電壓不同之可變電阻元件， 且使用於本發明裝置，可達到同樣之效果。如鉑/氧化鎳 (NiO)/鉑構造之可變電阻元件顯示圖23所示之電流電壓特 性，鎢/CuOx/鉑構造之可變電阻元件顯示圖24所示之電流 電壓特性，均係第一臨限電壓與第二臨限電壓不同之可變 電阻元件，且適用於本發明裝置，可達到同樣之效果。 再者，可變電阻元件之上部電極及下部電極之材料，進 一步其字元線及位元線之材料亦不限定於上述各實施形態 者。 <2〉上述第三種實施形態中，構成記憶胞之二極體“亦 可形成於可變電阻元件61之上下任何側。此外，二極體62 不限定於PN接合型二極體，亦可由肖特基障壁二極體構 成。此外，二極體62之正方向亦可配合施加電壓之極性， 117696.doc -85- 1321792 而對上述第三種實施形態之方向逆轉。 再者，即使取代構成記憶胞之二極體62，而使用雖無整 流作用，但是未達一定施加電壓以上時不通電之變阻器等 非線形元件’仍可發揮交叉點型記憶胞陣列中之寄生電流 減低效果。以變阻器等雙向非線形元件與可變電阻元件之 串聯電路構成記憶胞時，除了單極切換動作之外，亦可使 用於雙極切換動作。適用雙極切換動作時之電路構造可利 用第一種實施形態中例示之裝置構造。 _ <3>上述第四種實施形態中，構成記憶胞之選擇電晶體 係使用MOSFET，但是選擇電晶體亦可使用雙極電晶體， 此外’亦可形成將選擇電晶體與位元線連接，將可變電阻 元件連接於源極線之記憶胞構造。 <4>上述各實施形態中，負載電阻特性可變電路 74係设於記憶胞陣列u，71之外侧，而形成選擇性連接於 選擇字元線或選擇位元線之構造，不過，亦可將負載電阻 φ特性可變電路在各記憶胞内與可變電阻元件串聯連接，而 構成記憶胞。此時，不需要設於記憶胞陣列外之負載電阻 特性可變電路。但是為自控制電路16, 46, 76直接接受切換 負載電阻特性角之控制之負載電阻特性可變電路時，需要 形成可對選擇記憶胞進行該控制之電路構造。 %如對於將雙極切換動作作為前提之上述第二種實施形 匕將負載電阻特性可變電路設於各記憶胞内時，以藉由 加之電壓極性可自動切換負載電阻特性之極性依存型負 載電阻TL件構成負載電阻特性可變電路，藉由該極性依存 117696.doc •86· (s) 1321792

型負載電阻元件與可變電阻元件之串聯電路構成記憶胞。 極性依存型負載電阻元件如第二種實施形態中之說明，可 應用對圖17所示之電壓極性顯示非對稱之電流電壓特性之 變阻器等非線形元件，或是對圖13所示之電壓特性顯示非 對稱之電流電壓特性或是類似於其之電流電壓特性之使反 方向偏壓時之漏電流增加之肖特基障壁二極體。該另外實 施形態，可藉由施加之電壓極性自動地切換極性依存型負 載電阻元件之負載電阻特性，因此無須直接接受來自控制 電路16之該切換用之控制，控制電路16只須進行使寫入用 電壓與刪除用電屋之極性反轉之控制即可。 再者，亦T以可||&電塵控制4€流控制而切換負載電 阻特性之電晶體元件與可變電阻元件之串聯電路構成記憶 胞。此時，電晶體元件在記憶胞内作為負載電阻特性可變 力月b並藉由來自控制電路16之電壓控制或電流控 制而切換負載電阻特性，因此，均可適用於單極切換動 作與雙極切換動作。另夕卜，電晶體元件使用刪而時， 係藉由閘極電壓之控制改變源極、汲極間之電流電麼特 =而切換負載電阻特性。此外，電晶體元件使用雙極電 _時係、藉由基極電流之控制改變集電極、發射極間之 電流電壓特性，而切換負載電阻特性。 曰=外’ $憶胞内作為負載電阻特性可變電路而設置之電 Λ:件可用作選擇記憶胞用之選擇電晶體，因此，藉 線晶體元件之閘極端子或基極端子連接於字元 ’藉由字元線電壓或字元線電流之控制，可以i個電 117696.doc

-87- 1321792 晶體元件進行記憶胞之選擇動作與負載電阻特性之切換動 作。如可利用上述第四種實施形態中之記憶胞内之選擇電 晶體作為負載電阻特性可變電路。此時，在選擇電晶體之 臨限電壓以上，控制2個選擇字元線之電壓。 <4>上述各實施形態，係說明可變電阻元件之電流電壓 特性對施加電壓極性，不論對稱或非對稱時均可適用，單 極切換動作時，使用任何一方侧極性之電壓施加，雙極切 換動作時，將任何一方侧之極性使用於寫入動作，並將另 一方側之極性使用於刪除動作之情況。此時，可變電阻元 件之電流電壓特性對施加電壓極性非對稱時，存在單極切 換動作下使用任何電壓極性者，有助於穩定之切換動作或 是低耗電動作，此外，雙極切換動作下，將任何電壓極性 使用於寫人動作者，有較敎之㈣動作或低耗電動作 之問題。如單極切換動作情況下，藉由以兩個電阻特性間 之切換時需要之下限電壓值之絕對值規定之兩個不同之臨 限電壓（第一臨限電壓或第二臨限電壓）中較高一方之電 壓，使用成4更低電壓之侧之電壓極性，謀求上述第一臨 限電壓與第二臨限電壓之較高—方電壓之低電壓化，來謀 求寫入及刪除動作時之低耗電化。再者，從敎進行切換 動作之觀點而言，在一方電壓極性令，第一臨限電壓與第 二臨限電壓之電壓差小情況下，較進行切換動作時需要 :兩個可變電阻特性不易滿足要求之條件情況下，係選擇 谷易實現収上述條件之可變電阻特性—方之電壓極性。 5本發明之特徵為：藉由因應切換方向切換負載電路 117696.doc •88- 丄/yz 之負載電阻特性’即使不使用長 韭斜赖4* 4 j账寬之電壓脈波及 非對稱構造之可變電阻元件， 作。而卜、十，夂奈 仍了穩定造行高速之切換動 施加“ 形態中對負載電路之定義，係作為除去 施加來自錢開關電路之電壓 雷厭、十㊉私^ ^八用電壓或刪除用 )電路内之選擇記憶胞之全部電路作處理，反之’ 亦可將負載電路作為切換兩個不同負載電限特性之電路 ::::電阻特性可變電路’將其餘電路部分之電流電壓 於可變電阻元件側，而在負載電阻特性可變電路 中調整切換之兩個不同之負載電阻特性。 (產業上之可利用性） 本發明可利用於具備藉由電壓施加而電阻特性變 變電阻元件之非揮發性半導體記憶裝 符别是可有效實 現可對可變電阻元件穩定進行高速切換動 導體記憶裝置。 谭發性4· 【圖式簡單說明】 圖1係顯示本發明之非揮發性半導體記憶 1 第一^^ 實施形態之概略電路構造例之區塊圖。 圖2係顯示交又點型之記憶胞陣列之部分構皮 圖。 化之電路 圖3係圖2所示之交叉點型記憶胞陣列中僅 __ 。3 變電阻 元件之記憶胞之模式垂直刮面圖。 圖4係顯示圖3所示構造之可變電阻元件之電阻特陡 流電壓特性圖。 * 之電 圖5係顯示在第一種實施形態中使用之可 又电P且元件中 117696.doc

S -89 - 不經由負載電阻，而進行單極切換動作實驗時之電阻值之 變化圖》 圖6(A)〜(C)係顯示第一種實施形態中使用之可變電阻元 件在不經由負載電阻狀態下測定時之高電阻狀態與低電阻 狀態兩個電阻特性之電流電壓特性圖，及在經由負載電阻 狀態下測定時之高電阻狀態與低電阻狀態之兩個電阻特性 之兩種電流電壓特性圖。 圖7(A)〜(C)係顯示作為負載電阻特性可變電路功能之 MOSFET之負載電阻特性之電流電壓特性圖，與在將 MOSFET作為負載電路而經由其之狀態下測定時之第一種 實施形態中使用之可變電阻元件之高電阻狀態與低電阻狀 態之兩個電阻特性之兩種電流電壓特性圖。 圖8係顯示在第一種實施形態中使用之可變電阻元件中 經由負載電阻，而進行單極切換動作實驗時之電阻值之變 化圖。 圖9係模式顯示第一種實施形態中重寫對象之選擇記憶 胞之可變電阻元件、負載電路與電壓開關電路之關係之區 塊圖。 ♦ 圖10(A)〜(E)係顯示第一種實施形態中使用之負載電阻 特性可變電路之電路構造例之電路圖。 圖11係顯示本發明之非揮發性半導體記憶裝置之第二種 實施形態中概略電路構造例之區塊圖。 圖12係顯示在第二種實施形態中使用之可變電阻元件中 不經由負載電阻，而進行雙極切換動作實驗時之電阻值之 117696.doc -90- 1321792 變化圖。 圖13係在圖12所示之雙極切換動作實驗中使用之極性依 存型負载電阻電路之電流電壓特性圖。 圖14係顯示在第二種實施形態中使用之可變電阻元件 中’作為負載電路而經由極性依存型負載電阻電路，進行 雙極切換動作實驗時之電阻值之變化圖。 圖1 5係模式顯示第二種實施形態中重寫對象之選擇記憶 胞之可變電阻元件、負載電路與電壓開關電路之關係之區 擊塊圖。 圖16(A)〜(C)係顯示第二種實施形態中使用之負載電阻 特性可變電路之電路構造例之電路圖。 圖17係顯示在第二種實施形態中可用作負載電阻特性可 變電路之極性依存型負載電阻電路一種負載電阻特性之電 流電壓特性圖。 圖18(A)、（Β)係顯示本發明之非揮發性半導體記憶裝置 之第二種實施形態中，1D1R型之記憶胞一種構造例之模 _ 式之垂直剖面圖與等價電路圖。 圖19係顯示使用圖18所示之1D1R型之記憶胞之交又點 型記憶胞陣列之部分構造之電路圖。 圖20係顯示本發明之非揮發性半導體記憶裝置之第四種 實施形態之概略電路構造例之區塊圖。 圖21(A)、（B)係顯示第四種實施形態之之丨丁汉型之記憶 胞一種構造例之模式之垂直剖面圖與等價電路圖。 圖22係顯示使用圖21所示之之記憶胞之記憶胞 117696.doc •91· 1321792 陣列11之部分構造之電路圖。 圖23係顯示鉑/氮化鈦/鉑構造之可變電阻元件之電阻特 性之電流電壓特性圖。 圖24係顯示鎢/Cu〇x/鉑構造之可變電阻元件之電阻特性 之電流電壓特性圖。 圖25係顯示先前之可進行雙極切換動作之可變電阻元件 在不經由負載電阻狀態下測定時之電阻特性之電流電壓特 性圖。 圖26係顯示先前之可進行雙極切換動作之可變電阻元件 在經由負載電阻狀態下測定時之電阻特性之電流電壓特性 圖。 圖27(A)、（B)係顯示先前之可進行單極切換動作之可變 電阻元件在經由負載電阻狀態下測定時之電阻特性之兩種 電流電壓特性圖。 圖28(A)、⑻係顯示依據本發明之可進行單極切換動作 之可變電阻元件在經由負載電阻狀態下測定時之電阻特性 之兩種電流電壓特性圖。 圖29係顯示依據本發明之可進行雙極切換動作之可變電 阻元件在經由負載電阻狀態下測定時之電阻特性之電流電 壓特性圖。 & 【主要元件符號說明】 10’ 40, 70 本發明之非揮發性半導體記憶裝置 U，71 記憶胞陣列 12, 72 字元線解碼器（字元線選擇電路） 117696.doc -92- 1321792 13, 73 位元線解碼器（相當於位元線選擇電 路） 14, 44, 74 負載電阻特性可變電路 15, 75 讀取電路 16, 46, 76 控制電路 17, 77 電壓切換電路 18, 78 位址線 19, 79 資料線 20, 80 控制信號線 21,61,81 可變電阻元件 22, 63, 83 下部電極 23, 64, 84 可變電阻體 24, 65, 85 上部電極 31 〜36 P型 MOSFET 37 電阻控制元件 51〜53, 55, 62 二極體 54 負載電阻 56 MOSFET 82 選擇電晶體 · 86 源極區域 87 汲極區域 88 閘極電極 BL、BL0〜BL3 位元線 Cl、C2 負載電阻特性直線 I17696.doc -93- 1321792

C3、C4 負載電阻特性曲線 M 記憶胞 Scl~Sc7 控制信號 Ta、Tb 電阻特性之轉移點 Vcc 供給電壓（電源電壓） Vee 刪除用電壓 Vee/2 刪除抑止電壓 Vpp 寫入用電壓 Vpp/2 寫入抑止電壓 Vr 讀取電壓 Vss 接地電壓 WL ' WLO^ uWL3字元線 117696.doc 94-

Claims (1)

1321792 第096101022號專利申請案 —---—_ .中文申請專利範圍替換本(98年1〇月） P W %修正太 . 十、申請專利範園： -：-」 1- 一種非揮發性半導體記憶裝置，其特徵為··包含可變電 阻元件，其係兩端子構造之可變電阻元件，且以一方端 子為基#，對於另一方端子施加至少正負任何一方之極 性之電壓時，兩端子間之電流電壓特性所規定之電阻特 性係可在可穩定地取得低電阻狀態與高電阻狀態之兩個 電阻特性間轉移者，前述電阻特性自低電阻狀態轉移為 尚電阻狀態所需施加電壓絕對值之下

與前述電阻特性自高電阻狀態轉移為低電第阻狀:所電 而：加電壓絕對值之下限值的第二臨限電壓不同； J述可變電阻元件之記憶狀態取決於前述電阻特性係 低電阻狀態與高電阻狀態之其中之—者，藉由對前述可 變電阻元件之兩端子間施加電麼，前述電阻特性在低電 阻狀態與高電阻狀態間轉移而可重寫； 前述可變電阻元件之記憶狀態重寫時執行對 電阻元件兩端子間施加電壓用之負載電路，係設置成可 與重寫對象之前述可變電阻元件電性㈣連接； 以前述負載電路之電流電壓特性規定之負載電阻特 性’係構成為可在兩個不同負栽電阻特性間切換； 二述可變電阻元件之前述電阻特性自低電 阻狀,¾、轉移為高電卩且壯能& A …技1 高電阻狀態轉移為低電 阻狀L時，刖述負栽雷拉之命 性切換； 、載電路之則迷兩個負載電阻特性選擇 藉 由施加於重寫對象之前述可變電 阻元件與前述負載 117696-981019.doc 電電:之:聯電路兩端之特定重寫用„，而在前述可變 :《兩端子間施加自前述兩個電阻特性之一方向 需要之電壓，前述可變電阻元件之前述電 特性“述一方之電阻特性轉移為前述另_方之電阻 特性後，施加於前述可變電阻元 •5, ^ 汁两嗎子間之電壓依所 4之前述負載電阻特性，成為不能自前述另一方之電 阻特性返回前述一方之電阻特性之電壓。 1如請求項1之非揮發性半導體記憶裝置，其中前述可變電 阻-件之記憶狀態，係構成為藉由以前述可變電阻元件 之一方端子為基準之向另—方瑞子的同-極性電Μ施加 而可重寫； 前述負載電路之前述兩個負載電阻特性分別在對前述 負載電路施加同一極性之電壓時顯現。 3.如請求項2之非揮發性半導體記憶裝置，其中使前述可變 電阻元件之前述電阻特性自低電阻狀態轉移為高電阻狀 態時之前述兩個負載電阻特性之—方的第—負載電阻特 性係下述特性：於前述電阻特性在低電阻狀態之前述可 變電阻元件與前述負載電路之串聯電路兩端，以前述可 變電阻元件兩端子間之施加電壓之絕對值，因前述可變 電阻疋件與前述負載電路之電阻分壓，而成為前述第— 臨限電壓之方式’來施加第一臨界電壓之狀態下，前述 可變電阻元件之前述電阻特性轉移為高電阻狀態時之前 述可變電阻兀件兩端子間之施加電壓之絕對值，成為比 則述第二臨限電壓低電壓之第二元件電壓； 117696-981019.doc -2- 使前述可變f _ />L , 移為彳 70之則述電阻特性自高電阻狀態轉 ==狀態時之前述兩個負载電阻特性之另一方的 ==特性係下述特性:於前述電阻特性在高電 引、可變電阻兀件與前述負載電路之串聯電路 =二以前述可變電阻元件兩端子間之施加電壓之絕對 ::迷可變電阻元件與前述負載電路之電阻分壓而成 f Ί 限電壓之方式施加與前述第—臨界電壓同 ^生之第二臨界電壓之狀態下，前述可變電阻元件之前 Ί阻特'_移為低電阻狀態時之前述可變電阻元件兩 端子間之施加電壓之絕對值，成為比前述第—臨限電壓 低電壓之第一元件電壓。

如請求項3之非揮發性半導體記憶裝置，#中前述第一臨 &電壓係比前述第二臨限電壓有較低電壓； 字月j述可變電阻元件之前述電阻特性於低電阻狀態 兩端子間之電壓以前述第一臨限電壓時之電流絕對 乍為第L限電流，以將前述第一元件電壓時之電流 絕對值作為第一元件電流； 將引述可變電阻元件之前述電阻特性於高電阻狀態時 兩端子間之電壓為前述第二臨限電壓時之電流絕對值作 為第二臨限電流，將前述第二元件電壓時之電流絕對值 作為第二元件電流； 將别述第二臨限電壓與前述第一臨限電壓之差分除以 剛述第一臨限電流與前述第二臨限電流之差分而得之電 阻值作為臨界電阻值； H7696.98l〇i9.d〇c 將别述第二元件電壓與前述第一臨限電壓之差分除以 前述第一臨限電流與前述第二元件電流之差分而得之第 一電阻值，且將前述第一負載電阻特性以該第一電阻值 表示， 將别述第二臨限電壓與前述第一元件電壓之差分除以 前述第一元件電流與前述第二臨限電流之差分而得之第 二電阻值，且將前述第二負載電阻特性以該第二電阻值 表示時， 前述第一電阻值係比前述臨界電阻值有較低之電阻， 且前述第二電阻值係比前述臨界電阻值有較高之電阻。 如請求項3之非揮發性半導體記憶裝置，其中使前述可變 電阻元件之前述電阻特性自低電阻狀態轉移為高電阻狀 態時，施加於前述電阻特性在低電阻狀態之前述可變電 阻元件與前述負載電路之串聯電路兩端之第一電壓脈波 之電壓振幅絕對值，設定為比前述第一臨界電壓之絕對 值高之電壓； 使前述可變電阻元件之前述電阻特性自高電阻狀態轉 移為低電阻狀態時，施加於前述電阻特性在高電阻狀態 之前述可變電阻元件與前述負載電路之串聯電路兩端之 第二電壓脈波之電壓振幅之絕對值，設定為比前述第二 臨界電壓之絕對值高之電壓；且 則述第一電壓脈波與前述第二電壓脈波係同極性。 6.如請求項5之非揮發性半導體記憶裝置，其中前述第一電 壓脈波與前述第二電壓脈波之各個電壓振幅之絕對值相 117696-981019.doc 4- [S

8. 9. =清求項5之非揮發性半導體記憶裝置，其中前述第一電 脱波與則述第二電壓脈波之脈寬均為 100ns以下。 如明求項5之非揮發性半導體記憶裝置，彡中前述第 肘波與别述第二電壓脈波之脈寬係相同長度。 如咕求項2〜8中任-項之非揮發性半導體記憶裝置，其 中前述可變電阻元件即使以正負任何極性進行以一方端 土準之向另—方端子的電塵施加時，以前述可變電 阻7G件兩端子間之電流電壓特性規定之電阻特性，亦可 在低電阻狀態與高電阻狀態之兩個電阻特性間轉移，且 對於方極性之電壓施加，前述電阻特性自低電阻狀態 轉移為高電阻狀態所需施加電壓之絕對值之下限值的第 臨限電壓，與前述電阻特性自高電阻狀態轉移為低電 阻狀態所需施加電壓之絕對值之下限值的第二臨限電壓 不同對於另一方極性之電壓施加，前述電阻特性自低 电阻狀態轉移為尚電阻狀態所需施加電壓之絕對值之下 限值之第三臨限電壓，亦與前述電阻特性自高電阻狀態 轉移為低電阻狀態所需施加電壓之絕對值之下限值之第 四臨限電壓不同； 對前述負載電路施加之同一極性之電壓之極性，係比 較前述第一臨限電壓與前述第二臨限電壓中較高一方之 電壓及前述第三臨限電壓與前述第四臨限電愿中較高一 方之電壓時，對應於較低一方電壓之正負任何一方之極 性。 117696-981019.doc 1321792 1〇.如請求項1之非揮發性半導體記憶裝置，#中前述負載電 路構成為在使前述可變電阻元件之前述電阻特性自低電 阻狀態轉移為高電阻狀態時與自高電阻狀態轉移為低電 阻狀態時，在共較用之電流路徑上可㈣前述兩個負 載電阻特性； 在則述共同使用之電流路徑上，設有可藉由電壓控制 或電流控制切換負載電阻特性之電晶體元件。 11.如=求項1〜8中任-項之非揮發性半導體記憶裝置，其 中前述負載電路構成為：可將使前述可變電阻元件之前 述電阻特性自低電阻狀態轉移為高電阻狀態時活化之第 電路、與使别述可變電阻元件之前述電阻特性自高電 阻狀態轉移為低電阻狀態時活化之第二 少料第-電路與第二電路中-部分電路中切 換前述兩個負載電阻特性。 12·如請求項1之非揮發性半導體記憶裝置，其中前述可變電 阻元件即使以正負任何極性進行.方端子為基準之向 另-方端子的電Μ施加時’以前述可變電阻元件兩端子 間之電流電塵特性規定之雷阳姑^ ^ 現疋之電阻特性，亦可在低電阻狀態 與高電阻狀態之兩個電阻特性間轉移，且對於一方極性 之電塵施加’前述電阻特性自低電阻狀態轉移為高電阻 狀態所需施力α電壓之絕對值之下限值之第一臨限電壓， 與前述電阻特性自高電阻狀態轉移為低電阻狀態所需施 加電壓之絕對值之下限值之第二臨限電壓不同，對於另 -方極性之電虔施加，前述電阻特性自低電阻狀態轉移 m 117696-981019.doc 為问電阻狀態所需施加電壓之絕對值之下限值之第三臨 限電壓，亦與前述電阻特性自高電阻狀態轉移為低電阻 狀態所需施加電壓之絕對值之下限值之第四臨限電壓不 同； 前述可變電阻元件之記憶狀態，係構成為藉由以前述 可變電阻元件之-方端子為基準之向另—方端子的正負 兩極性電壓施加而可重寫； 、 月’ί述負載電路之前述兩個負載電阻特性之一方於對前 述負載電路施加一方極性之電壓時顯現，前述負載電二 之前述兩個負載電阻特性之另—方於對前述負載電路施 加另一方極性之電壓時顯現。 13·:請求項12之非揮發性半導體記憶裝置，其中使前述可 去電阻70件之則述電阻特性自低電阻狀態轉移為高電阻 態時之前述兩個負載電阻特性之一方之第-負載電阻 ==下述特性：於前述電㈣性在低電阻狀態之前述 變電阻几件與前述負載電路之宰聯電路兩端， ^變電阻元：兩端子間之施加電壓之絕對值因前述= 阻几件與前述負载電路之電阻分壓而成為 二 限電屡之方式施加第一臨界電壓之㈣^ =臨 =件;前述電阻特性轉移為高電阻狀態時之前述可： 電阻讀兩端子間之施加電壓之絕對值了變 二臨限電壓低電壓之第二元件電壓； ’’’、前述第 使月述可邊電阻元件之前述電阻特性自古 移為低電阻狀態時之前述兩個負載電阻特：二狀態轉 订丨王之另一方的 M7696-981019.doc 弟三負载電阻特性係下述 阻肤離少从 行注·於刖述電阻特性在高雷 狀〜'之則述可變電阻元 電 X. ^ 卞”引述負载電路之串聯雷败 值:二前述可變電阻元件兩端子間之施加電塵之:: ==可變電阻元件與前述負載電路之電阻分壓而成 反二 =臨限電屋之方式施加與前述第-臨界電-相 第二岛界電壓之狀態下’前述可變電阻 刖述電阻特性轉移為低電阻狀態時之前述可變 兩端子間之施加電壓之絕對值…。 則牛 壓低電壓之第三元件電壓。 电 Μ.如請求項13之非揮發性半導體記憶裝置，其中前述第一 臨，係比前述第二臨限電慶有較低之電塵； 别述第二臨限電壓係比前述第四臨限電壓有較低之 壓； € :前述第一臨界電壓施加狀態下，前述可變電阻元件 之前述電阻特性於低電阻狀態時，兩端子間電壓以前述 第-臨限電壓時之電流絕對值作為第—臨限電流，而將 前述可變電阻元件之前述電阻特性於高電阻狀態時兩 端子間電壓以前述第二元件電壓時之電流絕對值作為第 二元件電流，又將前述可變電阻元件之前述電阻特性於 高電阻狀態時，兩端子間電壓以前述第二臨限電壓時之 電流絕對值作為第二臨限電流； 將前述第三臨界電壓施加狀態下前述可變電阻元件之 前述電阻特性於高電阻狀態時兩端子間電壓為前述第四 臨限電壓時之電流絕對值作為第四臨限電流，將前述可 is 117696-981019.doc jjg^ 一 a疋件之前述電阻特性於低電阻狀態時兩端子間電 f為前述第三元件電壓時之電流絕對值作為第三元件電 、it 了變電阻元件之前述電阻特性於低電阻狀態 、· 子間電壓為别述第三臨限電壓時之電流絕對值作 為第三臨限電流； 將别述第二臨限電壓與前述第一臨限電壓之差分除以 前述第—㈣電流與前述第i臨限電流之差#而得之電 阻值作為第一臨界電阻值； 將則述第四臨限電壓與前述第三臨限電壓之差分除以 别述第二臨限電流與前述第四臨限電流之差分而得之電 阻值作為第二臨界電阻值； 將别述第二元件電壓與前述第一臨限電壓之差分除以 前述第一臨限電流與前述第二元件電流之差分而得第一 電阻值，且將前述第一負載電阻特性以第一電阻值表 示， ^將前述第四臨限電壓與前述第三元件電壓之差分除以 剛述第二兀件電流與前述第四臨限電流之差分而得第三 電阻值，且將前述第三負載電阻特性以第三電阻值表示 時， 前述第一電阻值係比前述第—臨界電阻值有較低之電 阻，且别述第二電阻值係比前述第二臨界電阻值有較高 之電阻。 15. 如請求項13之非揮發性半導體記憶裝置，其中使前述可 變電阻元件之前述電阻特性自低電阻狀態轉移為高電阻 117696-981019.doc -9· 狀態時 > 施加 ♦ _ 、w述電阻特性在低電阻狀態之前述可變 电阻元件與前述負載雪 貝載電路之_聯電路兩端之第一電壓脈 波之電壓振幅之絕對值，讲 η 又疋為比前述第一臨界電壓之 絕對值高之電壓； 使剛述可變電阻元件之前述電阻特性自高電阻狀態轉 移：低電阻狀態時，施加於前述電阻特性在高電阻狀態 之則述可變電阻元件與前述負載電路之串聯電路兩端之 第三電壓脈波之電壓振幅之絕對值，設定為比前述第三 臨界電壓之絕對值高之電壓；且 别述第一電壓脈波與前述第三電壓脈波係彼此相反極 性。 16 17. 18. 19. 如咐求項15之非揮發性半導體記憶裝置，其中前述第一 電壓脈波與前述第三電壓脈波之各個電壓振幅之絕對值 相同 如印求項1 5之非揮發性半導體記憶裝置，其中前述第一 電壓脈波與前述第三電壓脈波之脈寬係相同長度。 如請求項12〜17中任一項之非揮發性半導體記憶裝置， 其中前述負載電路構成為在使前述可變電阻元件之前述 電阻特性自低電阻狀態轉移為高電阻狀態時與自高電阻 狀態轉移為低電阻狀態時，在共同使用之電流路徑上可 切換前述兩個負載電阻特性； 在前述共同使用之電流路徑上，設有可依所施加電壓 之極性切換負載電阻特性之極性依存型負載電阻電路。 如請求項18之非揮發性半導體記憶裝置，其中前述極性 117696-981019.doc -10· [S 依存型負载電阻電路係包含可依所施加錢之極性切換 負載電阻特性之極性依存型負載電阻元件而構成。 2〇.如請求項12之非揮發性半導體記憶裝置，其中前述負載 電路構成為在使前述可變電阻元件之前述電阻特性自低 電阻狀態轉移為高電阻狀態時與自高電阻狀態轉移為低 電阻狀態時，在共同使用之電流路徑上可切換前述兩個 負載電阻特性； 在前述共同使用之電流路徑上，設有可藉由電壓控制 或電流控制切換負載電阻特性之電晶體元件。 2 1.如凊求項! 2〜i 7中任一項之非揮發性半導體記憶裝置， ^前述負載電路構成為：可將使前述可變電阻元件之 月U迷電阻特性自低電阻狀態轉移為高電阻狀態時活化之 第一電路、與使前述可變電阻元件之前述電阻特性自高 電阻^態轉移為低電阻狀態時活化之第二電路，藉由在 J述第電路與第二電路中一部分電路中切換，而 切換前述兩個負載電阻特性。 、 22‘如請求項 體記憶裝置，其中包含或Mm之非揮發性半導 。己L胞’其係包含前述可變電阻元件而構成； 。己隱胞陣列’其係將前述記憶胞分別在列方向及行方 向上排列複數個，並& 與延伸於杆以. 複數條字元線 ^ 二D之複數條位元線’同一列之各個前述記 將前述記憶胞之—端側連接於共同之前述字元線， 5订之各個則边冗憶胞將前述記憶胞之另一端側連接 117696-98 ] 019.doc 1321792 於共同之前述位元線而構成； ::線：擇電路’其係自前述複數條字元線中選擇特 疋數量之則述字元線作為選擇字元線； ， 擇電路，其係自前述複數條位元線中選擇特 數里之别述位元線作為選擇位元線；及 控制電路，其係進行切換前 同負載電阻特性之控制。 電路之則述兩個不 23·=Γ之非揮發性半導體記憶裝置，其中切換前述 之前述兩個不同負載電阻特性之負載電阻特性 可變電路構成為：形成於前述記憶胞陣列外，且於前 記憶胞之記憶狀態重寫時，可電性連接於前述選擇字； 線與前述選擇位元線之至少任何一方側。 70 24.如請求項22之非揮發性半導體記憶裝置，丨中前述記憶 胞係僅包含前述可變電阻元件而構成。 25·如請求項22之非揮發性半導體記憶裝置，其中前述記憶 胞係以前述可變電阻元件與二極體之串聯電路、或是前' 述可變電阻元件與變Ρ且器（Varist〇r)之串聯電路構成。疋則 26.如請求項19之非揮發性半導體記憶裝置，其包含： 記憶胞，其係以前述可變電阻元件與前述極性依存型 負載電阻元件之串聯電路構成； 記憶胞陣列，其係將前述記憶胞分別在列方向及行方 向上排列複數個，並包含延伸於列方向之複數條字元線 與延伸於行方向之複數條位元線，同一列之各個前述記 憶胞將前述記憶胞之一端側連接於共同之前述字元線， 117696-981019.doc •12· 二：之各個前述記憶胞將前述記憶胞之另_ 於共同之前述位元線而構成； 接 定：”電路’其係自前述複數條字元線中選擇特 置之則述字7L線作為選擇字元線； :„電路’其係自前述複數條位元線中選擇特 里之别述位元線作為選擇位元線；及 =電路’其係進行㈣前述負載電路之前述兩個不 问負載電阻特性之控制； :述控制電路藉由切換施加於前述選擇字元線與前述 選擇位元線間之電麼極性，來切換前述負載電路之前述2 個不同負載電阻特性。 27.如請求項10或20之非揮發性半導體記憶裝置，其包含： 記憶胞’其係以前述可變電阻元件與可藉由電難制 或電流控制切換前述負載電阻特性之前述電晶體元件之 串聯電路構成； 己隱胞陣列’其係將前述記憶胞分別在列方向及行方 向上排列複數個’並包含延伸於列方向之複數條字元 線延伸於仃方向之複數條位元線及丨條或複數條源極 線同列之各個前述記憶胞將藉由電壓控制或電流控 制而切換則述記憶胞之前述負載電路之前述負載電阻特 性用之控制端子連接於共同之前述字元線，同一行之各 個前述記憶胞將前述記憶胞之前述串聯電路之一端側連 接於共同之前述位元線，並將前述記憶胞之前述串聯電 路之另一端側連接於共同之前述源極線而構成； 117696-98 ] 019.doc 13 予元線選擇電路，其係自前述複數條字元線中選擇特 疋數量之前述字元線作為選擇字元線； 位凡線選擇電路，其係自前述複數條位元線中選擇特 疋數量之前述位元線作為選擇位元線；及 控制電路，其係進行切換前述負冑電路之前述兩個不 同負載電阻特性之控制。 28·如請求初之非揮發性半導體記憶裝置，其中前述控制 電路係藉由控制施加於前述選擇字元線之電壓或電流， 來切換刖述負載電路之前述兩個不同負載電阻特性。 A如請求項27之非揮發性半導體記憶裝置，其中前述記情 胞内之前述電晶體元件❹作選擇前述記㈣作為重寫 對象用之選擇電晶體。 項之非揮發性半導 3〇.如請求項1〜8、10、12〜17或20中任— 體記憶裝置，其包含： 晶體之串 5己憶胞，其係以前述可變電阻元件與選擇電 聯電路構成； 記憶胞陣列’其係將前述記憶胞分別在列方向及行方 向上排列複數個，it包含延伸於列方向之複數條字元 延伸於行方向之複數條位元線及旧或複數條源極 線，同-狀各個前述記憶胞將前述選擇電晶體 端子連接於共同之前料元線，同_行之各個前述⑭ 胞將前述記憶胞之前述宰聯電路之—端側連接於址同： 前述位元線，並將前述記憶胞之前述串聯電路之之 側連接於共同之前述源極線； 另端 117696-981019.doc •14- [S; 1321792 字元線選擇電路，1係白針 — 〃係自别述複數條字元線中選擇特 疋數里之前述字元線作為選擇字元線； 位元線選擇電路，1係白访 — ，、係自刖述複數條位元線中選擇特 疋數里之前述位元線作為選擇位元線；及 =電路’其係進行切換前述負載電路之前述兩個不 同負載電阻特性之控制； 切換前述負載電路之前述兩個 个f J負載電阻特性之i 載電阻特性可變電路構成為· 、 从 成為.幵乂成於别述記憶胞陣列 卜’且於前述記憶胞之記憶狀態重寫時，可 前述選擇位元線或前述源極線。 包 於 .如請求項卜8、10、12〜17或2〇中任一項之非揮發 體記憶裝置，其中前述可變電阻元件在第—電極一 電極之間夾著可變電阻體； 、一 前述可變電阻體係包含過渡金屬之氧化物或氧氮化 物。 其中前述可 鋼、鈒中之 其中前述可 其中前述第 32.如請求項31之非揮發性半導體記憶裝置 電阻體係包含選自猛、鐵、銻、钻、敍^ 素之氧化物或氧氮化物。 3 3 ·如請求項3 2之非揮發性半導體記憶裝置 電阻體係鈣鈦礦型氧化物。 3 4 ·如請求項3 1之非揮發性半導體記憶裝置 電極與前述第二電極之材料係同一材料， 117696-981019.doc -15-