CN109036486B - 存储器件的读取方法 - Google Patents

存储器件的读取方法 Download PDF

Info

Publication number
CN109036486B
CN109036486B CN201810721290.7A CN201810721290A CN109036486B CN 109036486 B CN109036486 B CN 109036486B CN 201810721290 A CN201810721290 A CN 201810721290A CN 109036486 B CN109036486 B CN 109036486B
Authority
CN
China
Prior art keywords
random access
access memory
gate tube
resistive random
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810721290.7A
Other languages
English (en)
Other versions
CN109036486A (zh
Inventor
罗庆
吕杭炳
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810721290.7A priority Critical patent/CN109036486B/zh
Publication of CN109036486A publication Critical patent/CN109036486A/zh
Application granted granted Critical
Publication of CN109036486B publication Critical patent/CN109036486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器件的读取方法，所述存储器件包括阻变存储器和与阻变存储器串联的选通管，该方法包括：选择读取电压，使得当阻变存储器处于低阻态时选通管开启，以及当阻变存储器处于高阻态时选通管不开启；以及根据读取得到的电阻值来判断阻变存储器的存储状态。根据本发明的存储器件的读取方法避免了读取电压大于阻变存储器的转变电压从而使阻变存储器被误操作的问题；同时，还降低了选通管的开启次数，从而延长了选通管的寿命或降低了对选通管的疲劳特性要求。

Description

存储器件的读取方法
技术领域
本发明涉及半导体器件领域，具体地，涉及一种存储器件的读取方法。
背景技术
阻变存储器(RRAM)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。由于其操作电压低、非破坏性读取、操作速度快和结构简单易于集成等优点已成为新型半导体存储器的研究重点。而阻变存储器阵列存在比较严重的串扰(Crosstalk)问题。解决串扰问题的方法有集成MOS管的阻变存储器(1T1R结构)、外接二极管的阻变存储器(1D1R结构)和串联一个选通管的阻变存储器(1S1R结构)。1S1R结构是目前比较理想的解决串扰问题的结构。
现有技术中1S1R结构的读取方式为，每次读取，都要选择合适的电压使得选通管开启，并根据读取到的阻变存储器的阻值处于高阻态还是低阻态来判断存储状态。然而，该方法中，当阻变存储器的高阻态比较高时，会导致读取电压比较大，由于选通管和阻变存储器是串联关系，当选通管开启后，电阻突然变小，几乎全部电压被施加在了阻变存储器上，有可能导致读取电压大于阻变存储器的转变电压从而使阻变存储器被误操作(从高阻态变成低阻态)；另外，传统读取方法要求每一次读取都要开启一次选通管，从而使得选通管寿命缩短，或者使得对选通管的疲劳特性要求太高，难以实现。
发明内容
针对上述问题，本发明旨在提出一种新的1S1R器件的读取方法。本发明提供了一种存储器件的读取方法，所述存储器件包括一阻变存储器和与所述阻变存储器串联的选通管，其特征在于，所述方法包括：
施加读取电压，使得当所述阻变存储器在低阻态时所述选通管开启，当所述阻变存储器在高阻态时所述选通管不开启；
根据读取得到的电阻值来判断所述存储器件的存储状态。
在一些实施例中，所述读取电压Vread满足以下公式：
Figure BDA0001716995160000021
且
Figure BDA0001716995160000022
其中，Vth为所述选通管的开启电压，Roff为所述选通管开启前的电阻值，LRS为所述阻变存储器低阻态时的电阻值，HRS为所述阻变存储器高阻态时的电阻值。
在一些实施例中，所述选通管的开启电压Vth在一定的范围变化，所述读取电压Vread满足以下公式：
Figure BDA0001716995160000023
且
Figure BDA0001716995160000024
其中，Vth1为所述选通管的开启电压Vth的最大值，Vth2为所述选通管的开启电压Vth的最小值。
在一些实施例中，若读取得到的电阻值接近LRS的值，将存储状态定义为1，Ron为所述选通管开启后的电阻值；若读取到的电阻值接近HRS+Roff的值，将存储状态定义为0。
在一些实施例中，所述阻变存储器包括第一TiN层、TaOx层、TiOx层和第二TiN层。
在一些实施例中，所述选通管包括第一TiN层、NbOx层和第二TiN层。
基于上述技术方案可知，本发明至少取得了以下有益效果：
本发明提出的1S1R器件的读取方法，避免了读取电压大于阻变存储器的转变电压从而使阻变存储器被误操作的问题(从高阻态变成低阻态)；同时，还降低了选通管的开启次数，从而延长了选通管的寿命或降低了对选通管的疲劳特性要求。
附图说明
图1为本发明的一个实施例的存储器件的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。
本发明的实施例提供了一种存储器件的读取方法，图1为根据本发明的一个实施例的存储器件的示意图，参照图1，该存储器件包括阻变存储器1和与阻变存储器1串联的选通管2，该读取方法包括：
施加读取电压，使得当阻变存储器1处于低阻态时选通管2开启，以及当阻变存储器1处于高阻态时选通管2不开启；以及根据读取得到的电阻值来判断该存储器件的存储状态。
通过这样的方式，避免了读取电压大于阻变存储器的转变电压从而使阻变存储器被误操作的问题(从高阻态变成低阻态)；同时因阻变存储器为高阻态时，选通管不开启，还降低了选通管的开启次数，从而延长了选通管的寿命或降低了对选通管的疲劳特性要求。
根据一些实施例，读取电压Vread满足以下公式：
Figure BDA0001716995160000031
目
Figure BDA0001716995160000032
其中，Vth为选通管的开启电压，Roff为选通管开启前的电阻值，LRS为阻变存储器低阻态时的电阻值，HRS为阻变存储器高阻态时的电阻值。
精确度要求更高的情况下，选通管的开启电压Vth在一定的范围内变化，此时读取电压Vread满足以下公式：
Figure BDA0001716995160000041
且
Figure BDA0001716995160000042
其中，Vthl为选通管的开启电压Vth的最大值，Vth2为选通管的开启电压Vth的最小值。
根据一些实施例，阻变存储器包括第一TiN层、TaOx层、TiOx层和第二TiN层；选通管包括第一TiN层、NbOx层和第二TiN层。
例如，对于一种由上述TiN/TaOx/TiOx/TiN结构的阻变存储器和TiN/NbOx/TiN结构的选通管串联而成的1S1R器件，阻变存储器的高阻态阻值HRS约为500KΩ，低阻态阻值LRS约为50KΩ；选通管开启前的电阻值Roff约为350KΩ，开启后的阻值Ron约为1.4KΩ；开启电压最大值Vth1＝0.85V，开启电压最小值Vth2＝0.75V。
代入公式可得读取电压的范围为0.971V＜Vread＜1.82V。当读取电压在这个范围内时，若阻变存储器处于低阻态，则选通管两端电压较高，且高于其开启电压最大值，选通管被开启；若阻变存储器处于高阻态，则选通管两端电压较低，且低于其开启电压最小值，选通管不会被开启。
因此，若读取得到的电阻接近LRS的值即50KΩ(实际为LRS+Ron的值，但一般来说Ron的值相对较小可忽略)，说明阻变存储器处于低阻态，将存储状态定义为1；若读取到的电阻值接近HRS+Roff的值即850KΩ，说明阻变存储器处于高阻态，将存储状态定义为0。
本发明实施例提供的1S1R器件的读取方法，因读取电压值为
Figure BDA0001716995160000043
因此避免了读取电压Vread大于阻变存储器的转变电压从而使器件被误操作的问题(从高阻态变成低阻态)；
同时，当阻变存储器为高阻态时，选通管不开启，降低了选通管的开启次数从而降低了对选通管的疲劳特性要求。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种存储器件的读取方法，所述存储器件包括阻变存储器和与所述阻变存储器串联的选通管，其特征在于，所述方法包括：
施加读取电压，使得当所述阻变存储器处于低阻态时所述选通管开启，并且当所述阻变存储器处于高阻态时所述选通管不开启；以及
根据读取得到的电阻值来判断所述存储器件的存储状态；
所述读取电压Vread满足以下公式：
Figure FDA0003149416010000011
且
Figure FDA0003149416010000012
其中，Vth为所述选通管的开启电压，Roff为所述选通管开启前的电阻值，LRS为所述阻变存储器低阻态时的电阻值，HRS为所述阻变存储器高阻态时的电阻值。
2.根据权利要求1所述的方法，其特征在于，所述选通管的开启电压Vth在一定范围内变化，所述读取电压Vread满足以下公式：
Figure FDA0003149416010000013
且
Figure FDA0003149416010000014
其中，Vth1为所述选通管的开启电压Vth的最大值，Vth2为所述选通管的开启电压Vth的最小值。
3.根据权利要求1或2所述的方法，其特征在于，若读取得到的电阻值接近LRS的值，将存储状态定义为1；若读取到的电阻值接近HRS+Roff的值，将存储状态定义为0。
4.根据权利要求1所述的方法，其特征在于，所述阻变存储器包括第一TiN层、TaOx层、TiOx层和第二TiN层。
5.根据权利要求1所述的方法，其特征在于，所述选通管包括第一TiN层、NbOx层和第二TiN层。
CN201810721290.7A 2018-07-03 2018-07-03 存储器件的读取方法 Active CN109036486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810721290.7A CN109036486B (zh) 2018-07-03 2018-07-03 存储器件的读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810721290.7A CN109036486B (zh) 2018-07-03 2018-07-03 存储器件的读取方法

Publications (2)

Publication Number Publication Date
CN109036486A CN109036486A (zh) 2018-12-18
CN109036486B true CN109036486B (zh) 2022-02-25

Family

ID=65521838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810721290.7A Active CN109036486B (zh) 2018-07-03 2018-07-03 存储器件的读取方法

Country Status (1)

Country Link
CN (1) CN109036486B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910933B (zh) * 2019-11-18 2021-10-15 华中科技大学 一种三维存储器及其读取方法
WO2022040860A1 (zh) * 2020-08-24 2022-03-03 中国科学院微电子研究所 用于选通管疲劳特性测试的装置及方法
CN113643741B (zh) * 2021-08-16 2023-12-15 湖北大学 一种基于1s1r的逻辑运算单元及运算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005242A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
CN106356095A (zh) * 2016-09-13 2017-01-25 中国科学院微电子研究所 一种用于非易失性存储器的读操作方法及装置
CN106663683A (zh) * 2014-09-25 2017-05-10 英特尔公司 并入有阻挡层的1s1r存储单元
CN107545921A (zh) * 2016-06-27 2018-01-05 爱思开海力士有限公司 阻变存储器件及其感测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157567A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
US8767441B2 (en) * 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005242A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
CN106663683A (zh) * 2014-09-25 2017-05-10 英特尔公司 并入有阻挡层的1s1r存储单元
CN107545921A (zh) * 2016-06-27 2018-01-05 爱思开海力士有限公司 阻变存储器件及其感测方法
CN106356095A (zh) * 2016-09-13 2017-01-25 中国科学院微电子研究所 一种用于非易失性存储器的读操作方法及装置

Also Published As

Publication number Publication date
CN109036486A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN106796818B (zh) 用于存储器单元应用的选择装置
CN109036486B (zh) 存储器件的读取方法
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
JP5222380B2 (ja) 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
TWI299865B (zh)
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
Sato et al. Sub-$\hbox {100-}\mu\hbox {A} $ Reset Current of Nickel Oxide Resistive Memory Through Control of Filamentary Conductance by Current Limit of MOSFET
US8780607B2 (en) Select devices for memory cell applications
US9142767B2 (en) Resistive memory cell including integrated select device and storage element
JP2007300082A (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
JP5450911B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP2012528419A5 (zh)
WO2013075416A1 (zh) 一种阻变式存储器单元
US20160035791A1 (en) Resistance variable memory cell structures and methods
CN104134460A (zh) 一种基于动态参考的非挥发存储器读取电路
JP2014099557A (ja) 抵抗変化素子、記憶装置および駆動方法
CN102760492B (zh) 非挥发性半导体存储器及其存储操作方法
TWI534807B (zh) 電阻式記憶體之形成以及測試方法
US9680092B2 (en) Current selectors formed using single stack structures
TW202309900A (zh) 對電阻式記憶體裝置的記憶體單元進行程式化的方法
JP2012079930A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
TWI596610B (zh) 電阻式非揮發性記憶體及其操作方法
TWI492371B (zh) 電阻式隨存記憶體之製作方法
US20140191183A1 (en) Resistive random access memory
TW201142846A (en) Nonvolatile memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant