TWI299865B - - Google Patents

Download PDF

Info

Publication number
TWI299865B
TWI299865B TW095126239A TW95126239A TWI299865B TW I299865 B TWI299865 B TW I299865B TW 095126239 A TW095126239 A TW 095126239A TW 95126239 A TW95126239 A TW 95126239A TW I299865 B TWI299865 B TW I299865B
Authority
TW
Taiwan
Prior art keywords
electrode
variable
resistance
variable resistor
transition metal
Prior art date
Application number
TW095126239A
Other languages
English (en)
Other versions
TW200710845A (en
Inventor
Yasunari Hosoi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200710845A publication Critical patent/TW200710845A/zh
Application granted granted Critical
Publication of TWI299865B publication Critical patent/TWI299865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Description

1299865 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種可變電阻元件及其製造方法，上述可 變電阻元件具備第1電極、第2電極、以及可變電阻體，且 上述可變電阻體存在於上述第1電極與上述第2電極所挾持 之區域，藉由將電壓脈衝施加至兩電極間而使電阻產生變 化。又，本發明係關於包含該可變電阻元件之記憶裝置。 【先前技術】 近年來，作為替代快閃記憶體之可高速動作之次世代非 揮發性隨機存取記憶體（NVRAM : Nonvolatile Random Access Memory)，揭示有 FeRAM(Ferroelectric RAM，鐵電 式隨機存取記憶體）、MRAM(Magnetic RAM，磁性隨機存 取記憶體）、〇UM(Ovonic Unified Memory，相變化記憶 體）等各種裝置構造，考慮到高性能化、高可靠性化、低 成本化、以及製程整合性等觀點，展開了激烈的開發競 爭。然而，目前之該等記憶體裝置各自具有長處、短處， 仍無法實現兼有 SRAM(Static Random Access Memory，靜 態隨機存取記憶體）、DRAM(Dynamic Random Access Memory，動態隨機存取記憶體）、以及快閃記憶體之各個 優點之「通用記憶體」。 相對於該等現有技術，揭示有電阻性非揮發性記憶體 RRAM(Resistive Random Access Memory，電阻隨機存取 記憶體）（註冊商標），其使用藉由施加電壓脈衝而使電阻可 逆變化之可變電阻元件。該可變電阻元件之構造極其簡 112972.doc 1299865 單’如圖1所示，依次積層 、曰有作為弟2電極之下部電極3虚 广 及作為苐1電極之上部電極1，且藉由將 電屋脈衝施加至上部電極i以及下部電極3之間而可使電阻 值可逆地變化°可藉由讀出該可逆之電阻變化動作（以下 適當稱為「開關動作）之雷 與 J )之i阻值，而實現新型非揮發性 記憶裝置。 至於可變電阻體2之材料，下述專利文獻！以及非專利文 獻1中揭示有如下方法··根據美國休斯敦大學之 ShangquingLiu、AlexIgnatiev等，藉由對具有超巨磁阻效 應之鈣鈦礦材料施加電壓脈衝而使電阻可逆地產生變化。 此係使用具有超巨磁阻效應之鈣鈦礦材料，即使於不施加 磁場之室溫下，亦可表現出數位之電阻變化之極具劃時代 意義者。再者，專利文獻1中所例示之裝置構造中，可變 電阻體2之材料，使用為鈣鈦礦型氧化物之結晶性镨•鈣 •鐘氧化物Pri.xCaxMn03(PCM0)膜。 又，至於可變電阻體2之材料，根據非專利文獻2以及專 利文獻2等可知，鈦氧化（Ti〇2)膜、鎳氧化（Ni〇)膜、氧化 鋅（ZnO)膜、以及氧化鈮（Nb2〇5)膜等過渡金屬元素之氧化 物亦表現出可逆之電阻變化。其中，使用有Ni〇之開關動 作之現象詳細揭示於非專利文獻3中。 [專利文獻1]美國專利第62041 39號說明書 [非專利文獻 l]Liu，S· Q·以外 ’ ’’Electric-pulse-induced reversible Resistance change effect in magnetoresistive films"，Applied Physics Letter, Vol· 76，pp. 2749-2751， 112972.doc 1299865 2000 年 [非專利文獻2]Η· Pagnia 以外，"Bistable Switching in Electro formed Metal-Insulator-Metal D e vices Phys. St at.
Sol· (a)，vol. 108, pp. 1 1-65, 1988年 [專利文獻2]特表2002-537627號說明書 [非專利文獻3]Baek，I· G.以外，’’Highly Scalable Non， volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses"，IEDM 04, pp. 587-590, 2004年 [發明所欲解決之問題] 然而，使用鈣鈦礦型氧化物作為藉由電壓脈衝而使電阻 產生變化之可變電阻體2的材料時，存在以下問題：因材 料之不同而無法獲得電阻變化較小且穩定之開關動作，或 者必須使用與鈣鈦礦型氧化物之晶格整合性良好且具有高 導電性以及高耐氧化性之貴金屬電極作為下部電極3，故 而與先前之CMOS(complementary metal-oxide semiconductor， 互補金氧半導體）製程之整合性較差。 又，於使用過渡金屬元素之氧化物作為可變電阻體2之 材料之情形時，例如於使用有NiO之非專利文獻3中，存在 寫入電流較大（數mA)之問題。又，關於上部電極1以及下 部電極3之材料，考慮到可靠性，存在較理想的是貴金屬 電極之制約。 本發明係作為解決上述問題之一個方法研製而成者，其 目的在於以與CMOS製程之整合性較高且容易方法，提供 112972.doc 1299865 貫現穩定之開關動作且保持特性良好之可變電阻元件。 【發明内容】 為達成上述目的，本發明之可變電阻元件具備第1電 極、第2電極以及可變電阻體，且可變電阻體存在於第1電 極與第2電極所挾持之區域中，藉由將電壓脈衝施加至第工 電極與第2電極間而使第丨電極與第2電極間之電阻產生變 化’其特徵在於可變電阻體為過渡金屬元素之氮氧化物。 又，本發明之可變電阻元件，其特徵在於，可變電阻體 為選自鈦、鎳、釩、锆、鎢、鈷、鋅元素之氮氧化物。 又，本發明之可變電阻元件，其特徵在於，第2電極為 包含與構成作為氮氧化物之可變電阻體之過渡金屬相同元 素而成的導電性氮化物。 又，本發明之可變電阻元件，其特徵在於，第2電極為 遠自鈦、鎳、釩、鍅、鎢、鈷、鋅元素之導電性氮化物。 又，本發明之可變電阻元件，其特徵在於，第丨電極與 可艾電阻體接觸或者對向之區域的面積、或者第2電極與 可變電阻體接觸或者對向之區域的面積中較小之面積為 〇·〇6 μιη2以下。 又，本發明之可變電阻元件之製造方法，其特徵在於包 含：形成包含過渡金屬之導電性氮化物之第2電極之步 驟，藉由氧化第2電極之表面而形成包含過渡金屬元素之 氮氧化物之可變電阻體之步驟；以及形成第丨電極之步 驟。 又，本發明之可變電阻元件之製造方法，其特徵在於， 112972.doc Ϊ299865 第2電極為選自鈦、鎳、釩、錘、鎢、鈷、鋅元素之導電 性氮化物。 又’包含本發明之可變電阻元件之記憶裝置，其特徵在 於具備可變電阻元件，上述可變電阻元件具有第1電極、 第2電極以及可變電阻體，且可變電阻體存在於第1電極與 第2電極所挾持之區域中，且藉由將電壓脈衝施加至第1電 極與第2電極間而使第1電極與第2電極間之電阻產生變
化’且可變電阻體為過渡金屬元素之氮氧化物。 [發明之效果] 本發明之以過渡金屬元素之氮氧化物作為可變電阻體之 可變電阻元件，其表現出穩定之開關動作，且對資料之保 持特性亦良好。 主又，若使用本發明之可變電阻元件，則因並非必須使用 責金屬作為電極材料’故與現有之CM〇s製程整合性較高 且可容易地製造。
又’本發明之可變電阻元件 之下部電極表面後形成可變電 法’則可於半導體製程中，藉 處理步驟而形成可變電阻體膜置。 ，可氧化包含導電性氮化物 阻體材料。若使用該製造方 由作為通常步驟之氧化之敎 ，故無須用於成膜之特別裝 卞奴。〜J艾电阻元件之記憶裝置 以電阻比較大且穩定之開關動作 尸叩貫現資料之保持 良好之記憶裝置，故可用作記怜+ ,「…k下，或行動電話、 遊戲機、數位攝影機、以及印表 ^ 衣铖4電子機器之 H2972.doc !299865 【實施方式】 以下’根據圖式，對本發明之可變電阻元件之實施形態 進仃#細說明。再者，本發明者發現，過渡金屬元素之氮 氧化物顯現出藉由施加電壓脈衝而使電阻產生變化之開關 見象’且可將過渡金屬元素之氮氧化物用作可變電阻材 料，藉此形成本發明。 [實施例1] 本發明之第1實施形態之可變電阻元件係，將包含過渡 i屬元素之氮氧化物之可變電阻體2之材料設為Ti〇N(氮氧 化欽）膜者。以下，將第i實施形態之具體例作為實施例1 進行說明。 圖7表示本發明實施例1之可變電阻元件之概略剖面構造 圖。該可變電阻元件為如下構造，即於基板垂直方向上依 人積層有作為下部電極之第2電極13、可變電阻體12、以 及作為上部電極之第1電極Π。又，為將電壓脈衝施加至 第1電極11與第2電極13,於層間絕緣膜14上打開接觸孔15 且佈設有金屬配線16。該可變電阻元件可經過以下步驟製 造。 首先’如圖2所不’於基礎基板上（未圖示），藉由賤，、去 而堆積作為下部電極之第2電極13。對於第2電極13，作為 一例，以膜厚200 nm之厚度堆積作為導電性材料之氮化欽 (TiN)膜（以下，於本實施形態中，將第2電極揭示為Ti>j膜 13) 〇 112972.doc -10- 1299865 繼而，如圖3所示，為於了丨]^膜13之表面上形成包含過渡 金屬元素之氮氧化物之可變電阻體材料膜12而進行氧化處 理。本實施例中，於大氣壓（1013 pa)、〇2環境氣體中，藉 由快速熱氧化法（RTO ·· Rapid Thermal 0xidati〇n)，於基 ^ 加熱溫度500°C之條件下進行2分鐘熱氧化處理，藉此形成 厚度為10 nm之氮氧化鈦層（Ti〇N)12。 其次，如圖4所示，於Ti0N層12上，藉由濺鍍法，以膜 厚100 nm之厚度堆積作為上部電極、即第丨電極之一例的 TiN 膜 11。 繼而，如圖5所示’將藉由眾所周知之光微影法而形成 有圖案之光阻作為掩模，依次對作為第丨電極之材料之 膜11與作為可變電阻體之材料之Ti〇_12進行乾钱刻。再 者，本實施例中，為評價可變電阻元件之開關特性之面積 依存性，使該藉由圖案化而形成之^電極u之加工面積 為 0.043 μιη2、0.058 um2、Ω ι μ 〇·080 _、1·〇4 μιη2之 4種大 小，製造可變電阻元件。 進而，將藉由眾所周知之本艸旦，t y 之光被衫法而形成有圖案之光阻 作為掩模，對作為下部電極之Ti 〈膜13進行加工（加工圖案 未圖不）。 繼而，層間絕緣膜14係將膜 予马5〇〇 nm之厚度之矽氧化 膜以TEOS(四乙氧基矽烷）為 、 J馮原枓，並错由使之與臭氧、氧 混合後使之氣相沈積之大备 、 氣聖熱 CVD(Chemical Vapor
Deposition，化學氣相沈籍 積去）法而成膜。繼而，如圖6所 示，將藉由光微影法而形成右同本 成有圖案之光阻作為掩模，對層 H2972.doc 1299865 門、邑緣膜14進行钱&，藉此形成到達第}電極“或者第2電 極13之接觸孔15。 其_人’作為用以將電壓脈衝施加至第1電極11與第2電極 13之金屬配線之材料膜，藉由濺鍍法依次堆積厚度為50 nm之TiN膜、厚度為4〇〇 nn^A1_si心膜、以及厚度為％ nm之ΤιΝ膜。（TiN/Al-Si-Cu/TiN之積層構造)繼而，將藉由 光微影法而形成有圖案之光阻作為掩模，對金屬配線材料 進行钱刻藉此如圖7所示，形成經由接觸孔1 5而與第1電 極11或者第2電極13連接之金屬配線16。 再者，以上之說明中，省略對如下之通常步驟之記述， 4通吊步驟為對光阻劑進行塗布、曝光以及顯影之步驟， 蝕刻後除去光阻劑之步驟，或蝕刻及除去光阻後之清洗步 驟等。 、、、k而，以下就用以對根據上述要領所製造之可變電阻元 件進行評價之測定裝置以及測定順序加以說明。 圖8表示用以對可變電阻元件施加電壓脈衝、以及測定工 一 V特性之測定系統之構成。該測定系統構成為具備可變 電阻兀件21、脈衝發生器22、數位示波器23、參數分析儀 24、以及切換開關25。參數分析儀24例如使用安捷倫科技 公司製之型號4 1 5 6B，且用作電流電壓測定器。 繼而，可變電阻元件21之一方之端子連接於數位示波器 23之地線，他方之端子連接於切換開關乃之固定端。進 而，連接數位示波器23之一個端子與脈衝發生器22之_個 端子。繼而，連接切換開關25之可動端之一方之端子、與 112972.doc 12 1299865 數位示波器23之他端子以及脈衝發生器22之他端子後，形 成一方之電路。進而，連接切換開關之可動端之他方之端 子與參數分析儀24，形成他方之電路。如此，藉由切換開 關25之可動鈿之切換動作而可切換兩方之電路，故而可作 為測定系統。 繼而，施加電壓脈衝時，操作切換開關25後電性連接脈 衝發生器22與可變電阻元件21並施加電壓脈衝。藉由數位 示波器23監視此時所產生之電壓脈衝。繼而，將切換開關 25連接至參數分析儀24(與脈衝發生器22斷開）後，測定可 變電阻元件2 1之I 一 V特性。 對可變電阻το件21之上部電極，以_2 v(電壓振幅2 乂之 負極性脈衝）、脈衝寬度（脈衝施加時間）1〇〇 n秒施加電 壓，以此方式自脈衝發生器22產生電壓脈衝，由參數分析 儀24測定I— V特性後求出施加後之電阻值。測定後，再次 對可變電阻兀件21以+2 V(電壓振幅2 V之正極性脈衝）、脈 衝寬度30 η秒施加電壓，以此方式自脈衝發生器22產生電 壓脈衝，由參數分析儀24測定j—V特性後求出施加後之電 阻值。 每次施加上述電壓脈衝時進行特性之測定，且測定 轭加+0.7 V之電壓時的電流值。根據其結果求出施加電壓 脈衝後之可變電阻元件之電阻值。本實施形態中所使用之 可變電阻元件，藉由施加士2 ν之電壓脈衝而使電阻值產生 變化，但因即使施加士〇·7 ν之較低之電壓，電阻值亦幾乎 不產生麦化，故而可對施加電壓脈衝後之可變電阻元件之 112972.doc -13 - 1299865 電阻值進行測定，而不對以後施加電壓脈衝產生影響。 圖9係表不對以上部電極面積為〇 〇43 而製造之可變 電阻元件交替施加脈衝寬度為· n秒之負極性（_2 v)與脈 衝寬度為30 η秒之正極性(+2 v)電壓時之電阻值變化的 圖。橫轴表示施加脈衝週期之次數，縱轴表示根據對數刻 度讀出之電阻。施加脈衝週期之次數係將交替施加負極性 電壓脈衝與正極性電Μ脈衝數作—次。如圖9所示，可藉 =施加負極性（·2 V)電壓脈衝而使電阻值變化為高電阻^ 恶（約2Χ10Ε5 Ω)’繼而可藉由所施加之正極性（+2 電壓 脈衝而使電阻值變化為低電阻狀態（約叫㈣繼而可 藉由施加負極性電缝衝變為高電阻狀態，且可藉由施加 正極性之電壓脈衝而變為低電阻狀態。如上所述，可確 %以ΤιΟΝ膜為可變電阻體之可變電阻元件，以約則倍 之電阻比(高電阻狀態之電阻值與低電阻狀態之電阻值之 比率）進行開關動作。X，雖未圖示，但各電阻狀態至施 加下-電壓脈衝為止’可維持其電阻狀態。其表示可變電 阻元件作為非揮發性記憶元件，可於2個值之資料(高電阻 狀態與低電阻狀態)間可逆地進行開關動作。 、又，施加電壓脈衝並覆寫電阻狀態時，元件中流通之電 ml (寫入電流）較小，為數百pA。 其次，圖1〇表示上述開關動作後，於高溫（溫度150。〇下 保持於低電阻狀態寫人資料（於低電阻狀態下使電阻值產 生變化）之可變雷P且分 ’且於1小時、1 0小時、1 00小 夺5 00 j時後’於適當之室溫下讀出電阻之結果。高溫 112972.doc Ϊ299865 开:±、]時後’亦幾乎無電阻值之劣化(低電阻狀態之情 >日守為電阻值之增加），表現出良好之保持特性。 τ同樣：圖11表示於高溫(溫度150。〇下保持於高電阻狀態 寫入資料（於高電阻狀態下使電阻值產生變化）之可變電 ^件’且於1小時、1G小時、1GG小時、5叫時後，於 適當之室溫下讀出電阻之結果。高温保持5叫時後，亦
無電阻值之劣化(高電阻狀態之情形時為電阻值之減少）， 表現出良好之保持特性。 以上所說明之特性係指，本發明之可變電阻元件可用作 如下之非揮發性記憶裝置，該非揮發性記憶裝置可藉由施 加電壓脈衝而重複„料進行覆寫，且即便於高溫環境下 亦具有良好之資料保持特性。 八人對將過渡金屬元素之氮氧化物作為可變電阻體之 本發明之可變電阻元件的面積依存性進行說明。圖12表示 上。P電極之加工面積為Ο 043 μπι2、〇 〇58 μπι2、i.04 之4種大小之可變電阻元件的開關特性。可 確認於最小之G.043 一時，重複產生電阻比5⑽倍之較大 之開關動作，但於0.058 一時，於相同之施加電壓脈衝之 條件下，僅產生電阻比3倍左右之開關動作。又，於大於 其之面積(0·_〆、U—〗)時，無法確認開關現象。 圖13根據圖12之結果，表示上部電極之面積與電阻比之 關係。可知於電極面積較大之情形時，不進行開關動作， 但電極面積大致處於0.06 μηι2以下之特定面積範圍内時， 發現開關現象。再者，本實施例中，將作為上部電極之第 112972.doc -15- 1299865 1電極之面積設為電極面積’但於作為下部電極之第2電極 與可變電阻體之接觸面積，小於第1電極與可變電阻體之 接觸面積之情形時，因有助於可變電阻體之電性特性之區 域係由面積較小方^^ 4 ^ 斤 万所支配，故亦可將任-較小方之面積 (第2電極之面積）作為電極面積。 ;再者’於上述實施例1中，將作為第2電極之下部電極13 6又為ΉΝ(氮化鈦）之單層膜，但並非限定於此。例如，亦 可設為表面為TiN膜之Ti膽，或者TiN/A】_Cu/TiN等積層 構造膜。如上構成之可變電阻體，因可以溫度低於AI之融 點之氧化處理而成膜，故可使用電阻率較小之竭材料。 又’上述實施例！中，設作為第2電極之下部電仙為包 含™(氮化鈦）膜之材料，且設作為過渡金屬元素之氮氧 化物之可變t阻體為Ti〇N(氮氧化鈦）膜，但並非限定於 此。例如，至於下部電極材料，亦可為包含氮化欽、氣化 鎳、氮化鈒、氮化錯、“鶴、氮化録、氮化辞等導電性 氮化物之膜。於此情形時’作為過渡金屬元素之氮氧化物 之可變電阻體12’分別由氮氧化欽、氮氧化錄、氣氧化 釩、氮氧化鍅、氮氧化鎢、氮氧化鈷、氮氧化鋅而形成。 又，上述實施例！中，設作為第極之上部電極以 TiN膜’但並非限定於此’亦可為Pt等貴金屬，以及包含 Ag、A卜Cu、Ni、Ti等之金屬單體或者其合金。 又，作為其他形成可變電阻體材料膜12之方法，亦可使 下部電極13為導電性氧化物，並藉由對其表面進行氮化處 理而形成作為過渡金屬元素之氮氧化物之可變電阻體材料 n2972.doc -16- 1299865 膜12。於此情形時，至於導電性氧化物，必須選擇如作為 其氮化物之可變電阻體材料膜12表示開關動作之材料。 [實施例2] 本發明之第2實施形態之可變電阻元件，就其構造而 言’具有與圖2至圖7所表示之第1實施形態之可變電阻元 件相同之構成。然而，可變電阻體12之製造方法與第1實 施形態之可變電阻元件不同。即，第1實施形態中，藉由
對作為下部電極之導電性氮化物13之表面進行氧化處理， 而形成作為過渡金屬元素之氮氧化物之可變電阻體材料膜 12，但本發明之第2實施形態係藉由CVD法而形成該可變 電阻體材料膜12者。以下，以該具體例作為實施例2進行 說明。 實施例2之可變電阻元件可經由以下步驟而製造。 百先，與實施例1相同，如圖2所示，於基礎基板上（未 圖不），藉由濺鍍法，以膜厚2〇〇 nm之厚度堆積作為下部 電極，即第2電極之一例之？〖膜13之。 圖3所示，藉由眾所周知之技術而形成丁i〇y 12。本貝轭例中，以TiCU以及仏0作為來源氣體，並 4〇〇C之處理溫度下，藉由偏壓ECR-CVD法（Bias Electr Cyclotron Resonance Chemical Vapor Deposition ^ 子回凝加速器共振—化學氣相沈積法），以膜厚10 nm之 度成膜。 _以下，根據與實施例1相同之順序，可藉由圖4至圖7 不之步驟而製造本發明之第2實施形態之可變電阻元件。 112972.doc 17 1299865 再者’上述實施例2中，葬由 一 ^ 〇 猎由CVD法而對作為過渡金屬 兀素之氮氧化物之可變電 — 文电丨且體12進仃成膜，但並非限定於 此，亦可藉由濺鍍法而成 · 取联例如亦可以於乂-02混合氣 體中將Ti反應性濺錢至革姑 靶材之方法而成膜，且亦存在藉由 之^結挺材於心氣體中進行滅鍍成膜之方法。 述實把例2中’设作為過渡金屬元素之氮氧化物 之可變電阻體12為Ti0N(氮氧化鈦）膜，但並非限定於此。 i如亦可應用氮氧化鎳、氮氧化鈣、氮氧化釩、氮氧化 銥、氮氧化釕等。 ^ 上述實轭例2中，設作為第2電極之下部電極13為Pt 膜’但亦可與實施例1相同，STiN膜或者包含A1之膜，或 者亦可為以以外之貴金屬’以及包含Ag、A卜Cu、Ni、Ti 等之金屬單體或其合金。 [實施例3] 本發明之第3實施形態中，對具備以上詳細說明之包含 過渡金屬元素之氮氧化物之可變電阻元件的記憶裝置進行 況明。以下，將第3實施形態之具體例作為實施例]進行說 明。 圖14表不本發明之記憶裝置3〇之一實施形態之概略方塊 構成。本發明之記憶裝置3〇具備其控制電路32、讀出電路 33、位元線解碼器34、字線解碼器35以及電壓脈衝產生電 路36 ’作為記憶體單元陣列31之周邊電路。 控制電路32對記憶體單元陣列3 1之寫入、刪除以及讀出 進行控制。於與位址訊號對應之記憶體單元陣列31内特定 H2972.doc -18- 1299865 之記憶體單元中記憶有資料，且該資料經由讀出電路33而 輸出至外部裝置。控制電路32根據位址訊號、寫入時之資 料輸入、以及控制輸入訊號而控制位元線解碼器W、字線 解碼：35以及電壓脈衝產生電㈣，並對記憶體單元陣列 -之吻出動作、寫入動作以及删除動作進行控制。圖Μ所 示之示例中，控制電路32具備作為未圖示之通常之位址緩 衝電路、資料輸入輸出緩衝電路以及控制輸入緩衝電路之 功能。 字線解碼器35連接於記憶體單元陣列31之各字線，且選 擇與位址訊號相對應之記憶體單元陣列31之字線，位元線 解碼器34連接於記憶體單元陣_之各位元線，且選擇與 位址訊號相對應之記憶體單元陣列31之位元線。 電壓脈衝產生電路36產生記憶體單元陣列31之讀出動 作、寫入動作、以及刪除動作中所必須之位元線、以及字 線之各電壓。於寫入動作時，以僅於根據位址訊號所選擇 之。己隐體單元之可變電阻元件的上部電極與下部電極間， 施加電壓大於臨限值電壓之電壓脈衝的方式設定位元線、 以及字線之各電壓，且分別藉由位元線解碼器％以及字線 解碼器35，自電壓脈衝產生電路36對選擇•非選擇位元線 以及k擇非選擇字線施加電壓脈衝。寫入電壓脈衝係以 藉由控制電路32所設定之脈衝寬度控制施加時間，並施加 至選擇記憶體單元之可變電阻元件後，進行寫入。 作為記憶體單元陣列31之一例，可使用圖15所示之記憶 體單元構成。該記憶體單元陣列31係丨個記憶體單元包含工 112972.doc -19- 1299865 個選擇電晶體與1個可變電阻元件R，即所謂之1T1R構 成。圖15中，各記憶體單元之選擇電晶體之閘極連接於字 線（W1〜Wn)，各記憶體單元之選擇電晶體之源極連接於源 極線S。又，各記憶體單元之可變電阻元件r之一方（上部 電極側）連接於位元線（B1〜Bm)。 繼而，以下對包含圖14以及圖15之記憶裝置之動作進行 說明。 首先，對記憶體單元之寫入動作進行說明。此處，將寫 入狀態定義為可變電阻元件R處於低電阻狀態時。根據字 線解碼器35之位址訊號，將連接於選擇單元之字線曹乂設 為+2 V，根據字線解碼器35之位址訊號，將連接於非選擇 單元之字線Wy設為〇V。繼而，將源極線設為〇v，並根據 位元線解碼器34之位址訊號，將連接於選擇單元之位元線
Bx設為+2 V，根據位元線解碼器34之位址訊號，將連接於 非選擇單元之位元線Βγ設為〇 v。藉由該步驟，選擇單元 之可變電P且元件R中，因於上部電極施加#正極性電壓， 故可於低電阻狀態下寫人資料。另-方面，非選擇單元之 可k電阻兀件R中，因未對可變電阻體施加電壓，故不寫 入貝料。（無資料變動）此處，施力口於字線Wx之電壓必須為 接通選擇電晶體之電壓（所謂電晶體之臨限值電壓）以上#, 且^加於位元線Bx之電詩源極線中施加有接土也電壓之情 形恰’必須為開關可變電阻元件之電壓(開關動作之臨限 值電壓）以上。 其次，對記憶體單元之讀出動作谁并 勒邗進仃說明。根據字線解 112972.doc -20· 1299865 I⑽35之位址汛旒，將連接於選擇單元之字線設為μ v，且根據字線解碼器35之位址訊號，將連接於非選擇單 凡之字線Wy言免為〇 V。繼而，將源極線設為〇 ν，並根據位 元線解碼器34之位址訊號，將連接於非選擇單元之位元線 By設為〇 v，根據位元線解碼器34之位址訊號，將讀出電 壓+1 v施加至連接於選擇單元之位元線Βχ。此處，為不開 關非選擇單元之可變電阻元件化且不對資料進行覆寫，讀 • 出電壓必須為開關可變電阻元件R之電壓(開關之臨限值電 t ) X下本實施例中，與貫施例1相同，將讀出電壓設為 + 〇·7 V。讀出係藉由位元線解碼器34對此時流過選擇記憶 ； 體單70之纪憶體單元電流進行電壓轉換後，讀出電路33判 • 斷孩電壓值，將其判斷結果傳送至控制電路32並輸出至外 邛。右選擇冗憶體單元之可變電阻元件之電阻狀態為高電 阻，則纪憶體單元電流較小，相反若該電阻狀態為低電 阻，則記憶體單元電流較大，故藉由對該電流差進行電壓 φ 轉換而讀出資料。 繼而，對記憶體單元之刪除動作進行說明。此處，將刪 除狀態定義為可變電阻元件R處於高電阻狀態時。根據字 線解碼器35之位址訊號，將連接於選擇單元之字線冒乂設 為+2 V，且根據字線解碼器35之位址訊號，將連接於非選 擇單元之子線Wy設為Ο V。繼而，將源極線設為+2 v，且 根據位元線解碼器34之位址訊號，將連接於選擇單元之位 兀線Bx設為〇 v，根據位元線解碼器34之位址訊號，將連 接於非遥擇單元之位元線By設為+2 V。藉由該步驟，於選 112972.doc -21 - 1299865 擇:TL之可變電阻元件尺中，因於上部電極施加有負極性 電=，故而可於高冑阻狀態下册j除資料。（於高電阻狀態 下後寫貪料）另一方面，非選擇單元之可變電阻元件尺中， T不對可變電阻元件施加電壓，故而不寫入資料(並無資 料之變動)。此處，施加於字線^之電壓必須為接通選擇 電晶體之電壓（所謂電晶體之臨限值電壓）以上，且施加於 源極線之電壓必須為開關可變電阻元件之電壓（開關之臨 限值電壓）以上。 作為以上所說明之本發明之記憶裝置中之記憶體單元的 一例’可應用圖16所示之概略剖面構造圖之成之記 憶體單元。具備該記憶體單元之本發明之記憶裝置，可根 據以下之製造順序而製造。 首先，於半導體基板⑻上形成選擇電晶體丁。即，於元 件分離區域中形成有1〇2之半導驊 干等體基板1 〇 1上，形成閘極絕 緣膜1 03、閘極電極1 〇4、α β —人 ? 4以及包含汲極擴散層區域105盥 源極擴散層區域Η)6之選擇電晶體τ。此時，雖未圖示，作 配合並形成構成記憶體單元以外之周邊電路（上述控制電 路32、讀出電路33、位元绩鮭m w^ 綠解碼益34、字線解碼器35以及 電壓脈衝產生電路36等）之電晶體。 繼而，形成包含BPSG(Boron Ph〇sph〇r〇us仰如 ⑴脱，爾破璃)之第1層間絕緣膜H)7後，藉由眾所周 知之微影法與乾敍刻法而打開到達選擇電晶體丁之沒極區 域1〇5之接觸孔1〇8。繼而’藉由眾所周知之方法形成接觸 插塞，該接觸插塞僅以導電性多晶矽埋入上述接觸孔108 -22- 112972.doc 1299865 内。 繼而，作為用以確保埋入接觸孔丨〇8内之導電性接觸插 塞舁下邛電極11〇之電性連接的屏障金屬層ι〇9，藉由濺鍍 法以厚度為20 nm/5〇nm之厚度形成TiN/Ti膜。於該TiN/Ti 屏P早至屬層109上，以膜厚為1〇〇 nm/1〇〇 nm之厚度形成第2 電極mtLN/pt膜後，於大氣壓（1G13 Pa)、〇2環境氣體 中藉由决速熱氧化法（RT〇 ·· Rapid 丁^脱丨〇xidati〇n)，
於基板加熱溫度500t：下進行2 min之熱氧化處理，藉此於 第電極110之表面上形成厚度為10 nm之氮氧化鈦層 (Tl〇N)1U。繼而，形成厚度為1〇〇 nm之Pt膜作為上部電 極，即第1電極112。 其次’藉由眾所周知之微影法與乾姓刻法依次加工第i 電極112、可變電阻體膜111、以及第2電極11〇，完成可變 電阻凡似。於該可變電阻元件R上形成50〜60 nm之第2層 間絕緣臈113 ’並打開連接於可變電阻元件R之接觸孔 115 ’與連接於選擇電晶體之源極擴散層區域之接觸孔 114。繼*，_TiN/A1_Si/TiN/Ti作為第丨配線材料，並藉 由眾所周知之微影法與乾蝕刻法進行加工，形成第 116 以及 117。 、、㈣’形成第3層間絕緣膜118，且形成到達第㈣線之 接觸錄㈣）後，錢TiN/A1_Si/TiN/Ti作為第2配線材 枓’並猎由眾所周知之微影法與乾蝕刻法進行加工，形成 第2配線119(加工圖查本闰_、 圆案未圖不）。最後，藉由電漿CVD法形 成⑽膜作為表面保護膜12G，完成於記憶體單元内具有可 112972.doc
-23 · (S 1299865 變電阻元件R與選擇電晶體T之記憶裝置。 再者，於上述製造順序中，省略記述周邊電路之接觸孔 之形成、以及第1配線及第2配線之加工等，但亦可分別與 記憶體單元内形成時配合形成。 又’上述實施例3中，藉由實施例1中所說明之製造方法 而形成可變電阻體111，但亦可藉由實施例2中所說明之 CVD法或者濺鍵法而形成可變電阻體111。
以上，關於可變電阻元件之驅動方法、以及使用可變電 阻7〇件作為記憶體單元之記憶裝置，使用具體數值進行說 明，但已確認若可變電阻體之材料、組成、構造不同，則 例示之數值亦不同，本發明之製造方法以及本發明之裝置 並非限定於上述實施形態中所例示之數值。 又，已對本發明之裝置之功能性構成以及剖面構造進行 具體說明’但該構成以及構造作僅為—例，且可根據本發 明之主旨進行適當變更。 天 Η 士上述貫施例3中，記憶體單元為包含可變電阻元 件R與選擇電晶體之1T1R構成，並非限定於此。亦可為將 2以及子線分別直接連接於第】電極或者第2電極後， 貝出兩電極間之交點（crGss㈣叫處之可變電阻元件 之資料的記憶體單^成、即所謂之交點構成之記憶體單 :出2情形時’亦可使表示經由位元線解碼器34而讀出 出二之情形時之圖14所示的構成，設 料…為減小交點構成中之寄生電 -亦可設為串聯連接可變電阻元件R與二極體之所言田 H2972.doc -24- 1299865 1D1R構成之圮憶體單元。該二極體通常為相對於可變電 阻體串聯連接於第1電極或者第2電極之外側之構造，但亦 可為將二極體配置於可變電阻體與第1電極之間，或者配 置於可變電阻體與第2電極之間之構造。至於二極體，可 使用表現出PN二極體特性或者蕭特基二極體特性之材料、 或者Zn〇、Bi2〇3等之變阻體等。 又，圖14所示之電壓脈衝產生電路表示為於1個電路區 塊上產生寫入、刪除、讀出之各動作之電壓脈衝的形態， 4亦可刀別具備各自產生上述各動作用之電壓脈衝之電壓 脈衝產生電路。進而，產生讀出用之電壓脈衝之電壓脈衝 電路亦可。又置於位元線解碼器3 4與字線解碼器3 5 内0 又，如上述將二極體配置於第1電極或者第2電極之間之 構造’對於本發明之可變電阻元件而t，可變電阻體存在 於請極與第2電極所挾持之區域中，但並非限定於必須
與^電極以及第2電極接觸之構造。又，於此情形時，對 於^轭例1中根據圖13所說明之電極面積與電阻比之關係 =口 ★因第1電極或者第2電極不與可變電阻體接觸，故亦 可將第1電極或者第2電極與可變電阻體對向之區域之面積 5又為電極面積。 、 所說明之實施例1至實施例3中，將氮氧化鈦表 〜、T1〇N’且將氮化鈦表述為谓等，但此為缩寫而並不 對各凡素之組成比進行限定。 【圖式簡單說明】 H2972.doc -25- 1299865 圖1係表不可變電阻元件之基本構造之立體圖。 圖2係按照製造步驟之順序表示本發明實施形態之可變 電阻元件的概略剖面圖。 圖3係按照製造步驟之順序表示本發明實施形態之可變 電阻元件的概略剖面圖。 圖4係按照製造步驟之順序表示本發明實施形態之可變 電阻元件的概略剖面圖。 φ 圖5係按照製造步驟之順序表示本發明實施形態之可變 電阻元件的概略剖面圖。 ® 6係按照製造步驟之順序表示本發明實施形態之可變 . 電阻元件的概略剖面圖。 • 圖7係按照製造步驟之順序表示本發明實施形態之可變 電阻元件的概略剖面圖。 —圖8係表不用於向可變電阻元件施加電壓脈衝，以及測 疋1 V特性之測定系統之構成的圖。 _ 圖9係表示對本發明實施形態之可變電阻元件施加電壓 脈衝與電阻變化的圖表。 〜圖10係表不本發明實施形態之可變電阻元件之低電阻狀 恶之保持特性的圖表。 〜圖1 1係表7F本發明實施形態之可變電阻元件之高電阻狀 悲之保持特性的圖表。 二 不以第1電極面積為參數之對本發明實施形態之 ϋ文電阻元件施加電壓脈衝與電阻變化的圖表。 圖3係表不第1電極面積與開關之電阻比之關係的圖 112972.doc -26- 1299865 表0 圖14係表示本發明之記憶裝置之一實施形態中之概略方 塊構成的方塊圖。 圖15係表示本發明之記憶裝置之一實施形態中之概略記 憶體單元陣列構成的圖。 圖16係表示本發明之記憶裝置之一實施形態中之概略記 憶體卓元剖面構造的圖。 【主要元件符號說明】 1 5 11 第1電極 2，12 可變電阻體 3，13 第1電極 14 層間絕緣膜 15 接觸孔 16 金屬配線 21 可變電阻元件 22 脈衝發生器 23 數位示波器 24 參數分析儀 25 切換開關 30 本發明之記憶裝置 31 記憶體單元陣列 32 控制電路 33 讀出電路 位元線解碼器 34 112972.doc -27- 1299865
35 字線解碼器 36 電壓脈衝產生電 W1， W2， ... J 字線 Wn， Wx， Wy B1， B2， ...5 Bm ，位元線 Bx， By S 源極線 R 可變電阻元件 T 選擇電晶體 101 半導體基板 102 元件分離區域 103 閘極絕緣膜 104 閘極電極 105 汲極擴散層區域 106 源極擴散層區域 107 第1層間絕緣膜 108， 114 ，115 接觸孔 109 屏障層 110 下部電極 111 可變電阻體 112 上部電極 113 第2層間絕緣膜 116， 117 第1配線 118 第3層間絕緣膜 112972.doc -28- 1299865 119 第2配線 120 表面保護膜
112972.doc -29-

Claims (1)

1299865 卜、申請專利範圍·· 一種可變電 雷阳鹏 ’/、具備第1電極、第2電極以及可變 第2電 述可變電阻體存在於上述第1電極與上述 …圣所挾持之區域令，藉由將電遷脈衝施加至上述 弟1電極邀μ。 雷K 、 a弟電極間，而使上述第1電極與上述第2 電電阻產生變化，其特徵在於： 2· 3. 4. 如4 =可文電阻體為過渡金屬元素之氮氧化物。 白、、、之可麦電阻元件，其中上述可變電阻體為選 鎳、釩、鍅、鎢、鈷、辞中之元素之氮氧化物。 二項1之可變電阻元件’其中上述第2電極係包含與 、作為氮氧化物之上述可變電阻體之過渡金屬相同元 素而成之導電性氮化物。 如凊求項3之可變電阻元件，其中上述第2電極為選自 :太錦、銳、鍅、鎢、始、辞中之元素之導電性 如明求項1至4中任一項之可變電阻元件，其中上述第工 電極與上述可變電阻體接觸或對向之區域的面積、或者 上述第2電極與上述可變電阻體接觸或對向之區域的面 積中較小之面積為0·06 μηι2以下。 6· —種可變電阻元件之製造方法，其係如請求項丨至#中任 一項之可變電阻元件之製造方法，其特徵在於具備： 形成包含過渡金屬之導電性氮化物之上述第2電極的 步驟； 藉由氧化上述第2電極之表面而形成包含過渡金屬元 112972.doc 1299865 素之氮氧化物之上述可變電阻體的步驟；以及 形成上述第1電極之步驟。 如請求項6之可變電阻元件之製造方法，其中上述第^電 極為選自鈦、鎳、釩、錯、鎢、鈷、鋅中之元素之導電 性氮化物。 一種記憶裝置，其特徵在於具備可變電阻元件，上述可 變電阻元件具有第1電極、第2電極以及可變電阻體，且 上述可變電阻體存在於上述第1電極與上述第2電極所挾 持之區域中，藉由將電壓脈衝施加至上述第1電極與上 述第2電極間而使上述第1電極與上述第2電極間之電阻 產生變化， 且上述可變電阻體為過渡金屬元素之氮氧化物。 112972.doc
TW095126239A 2005-08-05 2006-07-18 Variable resistor element and production method therefor and storage device provided with it TW200710845A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005228600A JP3889023B2 (ja) 2005-08-05 2005-08-05 可変抵抗素子とその製造方法並びにそれを備えた記憶装置

Publications (2)

Publication Number Publication Date
TW200710845A TW200710845A (en) 2007-03-16
TWI299865B true TWI299865B (zh) 2008-08-11

Family

ID=37727215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095126239A TW200710845A (en) 2005-08-05 2006-07-18 Variable resistor element and production method therefor and storage device provided with it

Country Status (7)

Country Link
US (1) US7884699B2 (zh)
EP (1) EP1914806B1 (zh)
JP (1) JP3889023B2 (zh)
KR (1) KR100966063B1 (zh)
CN (1) CN100580930C (zh)
TW (1) TW200710845A (zh)
WO (1) WO2007018026A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
JP4857014B2 (ja) 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP4648940B2 (ja) * 2007-03-20 2011-03-09 シャープ株式会社 可変抵抗素子の製造方法
EP2128901A4 (en) * 2007-03-22 2013-01-09 Panasonic Corp STORAGE ELEMENT AND STORAGE DEVICE
JP5345052B2 (ja) * 2007-03-23 2013-11-20 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP5402630B2 (ja) * 2007-06-07 2014-01-29 日本電気株式会社 スイッチ回路および半導体集積回路
JP2010532568A (ja) * 2007-06-29 2010-10-07 サンディスク スリーディー，エルエルシー 選択成長による可逆的抵抗スイッチング素子を使用するメモリセルおよびその形成方法
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
KR101326077B1 (ko) 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
KR101127236B1 (ko) 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
KR101039191B1 (ko) * 2009-01-19 2011-06-03 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
EP2519288B1 (en) 2009-12-31 2016-04-13 DEKA Products Limited Partnership Infusion pump assembley
EP2549535B1 (en) * 2010-03-19 2015-11-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and production method therefor
CN101834274B (zh) * 2010-04-15 2012-08-01 复旦大学 一种阻变金属氮化物材料的制备方法
KR101124403B1 (ko) * 2010-06-11 2012-03-20 광주과학기술원 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리
CN101872855B (zh) * 2010-06-17 2012-10-17 复旦大学 一种用于锂离子电池的负极材料v2on及其制备方法
JP5490961B2 (ja) 2011-03-14 2014-05-14 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
US8942024B2 (en) * 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
TWI549326B (zh) * 2014-05-29 2016-09-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
KR102225782B1 (ko) 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2016053262A1 (en) * 2014-09-30 2016-04-07 Hewlett-Packard Development Company, L.P. Memristors with oxide switching layers
KR101755775B1 (ko) * 2014-12-09 2017-07-07 현대자동차주식회사 연료전지 필터 오염 감지 장치 및 방법
JP2018511935A (ja) * 2015-02-25 2018-04-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属窒化物を選択的に除去するためにアルキルアミンを使用する方法及び装置
JP6755164B2 (ja) * 2016-11-14 2020-09-16 東京エレクトロン株式会社 ＴｉＮ系膜およびその形成方法
US20190273205A1 (en) * 2018-03-05 2019-09-05 International Business Machines Corporation ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE
CN112986357A (zh) * 2019-12-13 2021-06-18 成都今是科技有限公司 基因测序芯片的微电极及其制备方法、基因测序芯片
KR102405553B1 (ko) * 2021-07-26 2022-06-03 연세대학교 산학협력단 멀티레벨 저항 변화형 메모리 소자 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
AU1887000A (en) 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP3752589B2 (ja) * 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
FR2879013A1 (fr) * 2005-12-06 2006-06-09 Samsung Electronics Co Ltd Cellule de memoire a changement de phase et procede de fabrication

Also Published As

Publication number Publication date
EP1914806A4 (en) 2012-06-20
CN100580930C (zh) 2010-01-13
JP3889023B2 (ja) 2007-03-07
KR20080028501A (ko) 2008-03-31
WO2007018026A1 (ja) 2007-02-15
US7884699B2 (en) 2011-02-08
KR100966063B1 (ko) 2010-06-28
JP2007048779A (ja) 2007-02-22
EP1914806A1 (en) 2008-04-23
CN101238582A (zh) 2008-08-06
US20100085142A1 (en) 2010-04-08
EP1914806B1 (en) 2013-09-25
TW200710845A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
TWI299865B (zh)
TWI322428B (zh)
Wong et al. Metal–oxide RRAM
TWI401791B (zh) 具有鎢化合物之嵌入式電阻記憶體的記憶體裝置及其製程方法
US7259387B2 (en) Nonvolatile semiconductor memory device
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
TWI354370B (zh)
Sato et al. Sub-$\hbox {100-}\mu\hbox {A} $ Reset Current of Nickel Oxide Resistive Memory Through Control of Filamentary Conductance by Current Limit of MOSFET
TWI254447B (en) Method for manufacturing nonvolatile semiconductor memory device
JP5156060B2 (ja) 不揮発性半導体記憶装置
TWI316752B (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
TWI337777B (zh)
EP1542277A2 (en) Electrodes for RRAM memory cells
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2007287761A (ja) 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2006324447A (ja) 不揮発性記憶素子及びその製造方法
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP5680927B2 (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JP5215741B2 (ja) 可変抵抗素子
JP2007281457A (ja) 可変抵抗素子及びその形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees