TWI596610B - 電阻式非揮發性記憶體及其操作方法 - Google Patents

電阻式非揮發性記憶體及其操作方法 Download PDF

Info

Publication number
TWI596610B
TWI596610B TW102136052A TW102136052A TWI596610B TW I596610 B TWI596610 B TW I596610B TW 102136052 A TW102136052 A TW 102136052A TW 102136052 A TW102136052 A TW 102136052A TW I596610 B TWI596610 B TW I596610B
Authority
TW
Taiwan
Prior art keywords
voltage
bit line
word line
target
line voltage
Prior art date
Application number
TW102136052A
Other languages
English (en)
Other versions
TW201514990A (zh
Inventor
林志和
李思翰
林文斌
許世玄
林哲輝
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW102136052A priority Critical patent/TWI596610B/zh
Publication of TW201514990A publication Critical patent/TW201514990A/zh
Application granted granted Critical
Publication of TWI596610B publication Critical patent/TWI596610B/zh

Links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

電阻式非揮發性記憶體及其操作方法
本揭露是有關於一種非揮發性記憶體，且特別是有關於一種電阻式非揮發性記憶體及其操作方法。
隨著電子產品的微小化與IC晶片微小化，已經成為未來半導體技術發展之重要方向，因此，世界各主要半導體廠商，都投入大量人力進行製程微小化的技術開發，希望將各種數位邏輯、記憶體或是類比電路整合成單一晶片，以大幅提昇電路操作速度與功能，並且降低產品的成本。電阻式非揮發性記憶體為目前具有潛力的下世代非揮發性記憶體技術之一，其擁有低功率消耗、面積小及操作速度快等優點。不同阻態的電阻比值可以超過100倍。因為電阻式非揮發性記憶體效能好，因此可以取代諸如快閃(Flash)記憶體等技術。
本揭露提供一種電阻式非揮發性記憶體(resistive non-volatile memory,RNVM)及其操作方法，讓未選擇到的電阻式非揮發性記憶體元件不會發生誤動作。
本揭露的一種電阻式非揮發性記憶體的操作方法包括：從電阻式非揮發性記憶體陣列的多個字元線(word line)中選擇一個目標字元線；從該電阻式非揮發性記憶體陣列的多個位元線(bit line)中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一個電阻式非揮發性記憶體元件的上電極(top electrode)與下電極(bottom electrode)；於寫入期間，提供第一字元線電壓至該目標字元線，以及提供第一位元線電壓至該目標位元線，其中該第一字元線電壓與該第一位元線電壓之電壓差大於電阻式非揮發性記憶體元件的轉態電壓；於該寫入期間，提供第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線，其中該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓；以及於該寫入期間，提供第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線，其中該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓。
本揭露的一種電阻式非揮發性記憶體包括電阻式非揮發性記憶體陣列、字元線選擇電路、位元線選擇電路、字元線電壓 產生器以及位元線電壓產生器。電阻式非揮發性記憶體陣列具有多個字元線與多個位元線。字元線選擇電路耦接至電阻式非揮發性記憶體陣列，以從該些字元線中選擇一個目標字元線。位元線選擇電路耦接至該電阻式非揮發性記憶體陣列，以從些位元線中選擇一個目標位元線。其中，該目標字元線與該目標位元線分別耦接至電阻式非揮發性記憶體陣列的電阻式非揮發性記憶體元件的上電極與下電極。字元線電壓產生器耦接至字元線選擇電路。於寫入期間，字元線電壓產生器通過字元線選擇電路提供第一字元線電壓至該目標字元線，以及通過字元線選擇電路提供第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線。位元線電壓產生器耦接至位元線選擇電路。於該寫入期間，位元線電壓產生器通過位元線選擇電路提供第一位元線電壓至該目標位元線，以及通過位元線選擇電路提供第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線。其中，第一字元線電壓與第一位元線電壓之電壓差大於電阻式非揮發性記憶體元件的轉態電壓，第二字元線電壓與第一位元線電壓之電壓差不大於該轉態電壓，第二位元線電壓與第一字元線電壓之電壓差不大於該轉態電壓，以及第二位元線電壓與第二字元線電壓之電壓差不大於該轉態電壓。
基於上述，除了被選擇的電阻式非揮發性記憶體元件的電壓差大於轉態電壓而發生寫入操作外，未被選擇的電阻式非揮發性記憶體元件的電壓差可以確保不大於該轉態電壓。因此，未 選擇到的電阻式非揮發性記憶體元件不會發生誤動作。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧非揮發性隨機存取記憶體
120‧‧‧電晶體
201‧‧‧接觸窗插塞
202‧‧‧介層窗插塞
300‧‧‧電阻式非揮發性記憶體
310‧‧‧電阻式非揮發性記憶體陣列
320‧‧‧字元線選擇電路
330‧‧‧字元線電壓產生器
340‧‧‧位元線選擇電路
350‧‧‧位元線電壓產生器
BE‧‧‧下電極
BL_1、BL_n-1、BL_n、BL_n+1、BL_N‧‧‧位元線
R11~R19‧‧‧電阻式非揮發性記憶體元件
S、W‧‧‧電壓
S510、S520‧‧‧步驟
T1、T2、T3‧‧‧時間
Td1~Td7‧‧‧延遲時間
TE‧‧‧上電極
Tt‧‧‧暫態期間
Tw‧‧‧寫入期間
V1、V2、V3、V4‧‧‧節點電壓
VBL1‧‧‧第一位元線電壓
WL_1、WL_m-1、WL_m、WL_m+1、WL_M‧‧‧字元線
△Va、△Vb、△Vc‧‧‧電壓差
圖1是依據本揭露實施例說明一種非揮發性隨機存取記憶體的電路示意圖。
圖2是依據本揭露實施例說明圖1所示電阻式非揮發性記憶體元件的立體結構示意圖。
圖3是依照本揭露實施例說明一種電阻式非揮發性記憶體的電路示意圖。
圖4是依照本揭露實施例說明圖3所示電阻式非揮發性記憶體陣列的電路示意圖。
圖5是依照本揭露實施例說明一種電阻式非揮發性記憶體的操作方法的流程示意圖。
圖6是依照本揭露實施例說明圖4所示節點電壓V1、V2、V3與V4的波形時序示意圖。
圖7是依照本揭露另一實施例說明位元線電壓產生器輸出第一位元線電壓的波形時序示意圖。
圖8是依照本揭露另一實施例說明圖4所示節點電壓V1與V4的波形時序示意圖。
圖9是依照本揭露又一實施例說明圖4所示節點電壓V1與V4的波形時序示意圖。
圖10是依照本揭露更一實施例說明圖4所示節點電壓V4與V3的波形時序示意圖。
圖11是依照本揭露又一實施例說明圖4所示節點電壓V4與V3的波形時序示意圖。
圖12是依照本揭露更一實施例說明圖4所示節點電壓V3與V4的波形時序示意圖。
圖13是依照本揭露更一實施例說明圖4所示節點電壓V2與V3的波形時序示意圖。
圖14A、圖14B與圖14C是依照本揭露又一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。
圖15A、圖15B與圖15C是依照本揭露又一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。
圖16A與圖16B是依照本揭露更一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。
圖17A與圖17B是依照本揭露再一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描 述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依據本揭露實施例說明一種非揮發性隨機存取記憶體(non-volatile random access memory,NV-RAM)100的電路示意圖。非揮發性隨機存取記憶體100包括電阻式非揮發性記憶體(resistive non-volatile memory)元件110與電晶體120。上述電晶體120的實現方式可以是金屬氧化物半導體(metal oxide semiconductor,MOS)電晶體、雙極性接面電晶體(bipolar junction transistor,BJT)或是其他電晶體。以MOS電晶體為例，電晶體120的源極耦接至電壓S，而電晶體120的閘極耦接至控制電壓W。電晶體120依據控制電壓W而決定是否導通。
電阻式非揮發性記憶體元件110的上電極(top electrode)TE耦接至電壓A，而電阻式非揮發性記憶體元件110的下電極(bottom electrode)BE耦接至電晶體120的汲極。上述電阻式非揮發性記憶體元件110可以視設計需求而以任何方式實現之。例如，上述電阻式非揮發性記憶體元件110之基本構造為在基板(substrate)垂直方向上，按照下電極BE、可變電阻體、上電極TE之順序層疊構造。例如，鑭鋁氧化物LaAlO3(LAO)之單晶基板上 所沉積的所述下電極BE材料可以是釔鋇銅氧化物YBa2Cu3O7(YBCO)膜，所述可變電阻體材料可以是鈣鈦礦型氧化物之結晶性鐠鈣錳氧化物Prl-XCaXMnO3(PCMO)膜，而所述上電極TE材料可以是濺鍍所沉積的Ag膜。此外，作為上述可變電阻體之材料，除了上述鈣鈦礦材料以外，已知ZnSe-Ge異質構造或者關於Ti、Nb、Hf、Zr、Ta、Ni、V、Zn、Sn、In、Th、Al等金屬之氧化物，皆可以被用來實現上述可變電阻體。隨著上電極TE、可變電阻體與下電極BE的材質及或製程條件的改變，上述電阻式非揮發性記憶體元件110的電阻值以及轉態電壓(又稱clamp voltage)Vclamp會有所不同。
所述轉態電壓Vclamp亦可視為電阻式非揮發性記憶體元件110的臨界電壓(threshold voltage)。藉由決定在上電極TE和下電極BE之間的電壓的方向與大小，能夠可逆改變此可變電阻體的電阻值。也就是說，當電阻式非揮發性記憶體元件110的兩端的電壓差大於轉態電壓Vclamp時，電阻式非揮發性記憶體元件110才會發生「設定(set)」操作或「重置(reset)」操作。例如，對於電阻式非揮發性記憶體元件110的特定類型而言，當電壓的方向為從上電極TE至下電極BE，且上電極TE和下電極BE之間的電壓差大於順向轉態電壓時，此可變電阻體的電阻值會變小，此操作一般稱為「設定」。反之，當電壓的方向為從下電極BE至上電極TE，且下電極BE和上電極TE之間的電壓差大於逆向轉態電壓時，此可變電阻體的電阻值會變大，此操作一般稱為「重置」。 藉由讀取該可變電阻體材料之電阻值，能夠實現電阻式記憶體的功效。
電阻式非揮發性記憶體元件110之層疊構造可以配置在積體電路的上方，例如是疊覆在電晶體120上方。因此，電阻式非揮發性記憶體元件110不會額外增加晶片面積。
例如，圖2是依據本揭露實施例說明圖1所示電阻式非揮發性記憶體元件110的立體結構示意圖。電阻式非揮發性記憶體元件110配置在積體電路的基板上方。電阻式非揮發性記憶體元件110是依序由下電極BE、可變電阻體以及上電極TE相互堆疊，而形成金屬/電阻層/金屬(MIM)結構的電阻式記憶體元件。電阻式非揮發性記憶體元件110的下電極BE透過接觸窗插塞(contact plug)201電性連接至電晶體120的汲極。本實施例中，下電極BE的材質是氮化鈦(TiN)。於其他實施例中，前述下電極BE是包含選自錳、鐵、鎳、鈷、鈦、銅、釩、矽中之元素之氧化物、氮化物或氧氮化物，例如鈦(Ti)、二氧化矽(SiO2)、矽(Si)等。本實施例中，以原子層化學氣相沉積法於下電極BE上方鍍製二氧化鉿(HfO2)薄膜而形成前述可變電阻體。完成可變電阻體後，再於可變電阻體上鍍製鈦(Ti)以及配置氮化鈦(TiN)而形成上電極TE。此上電極TE可以透過介層窗插塞(via plug)202與金屬內連線電性連接至電壓A。所述金屬內連線的材質可以是鋁(Al)、鋁銅(AlCu)或其他金屬或導電合金。
表1是依照本揭露一實施例說明圖1所示電阻式非揮發 性記憶體元件110的操作電壓表。在供電給電阻式非揮發性記憶體元件110的初始階段，非揮發性隨機存取記憶體100會進行生成(Forming)程序(或初始化程序)，以將電阻式非揮發性記憶體元件110的資訊(電阻狀態)初始化為初始狀態(例如低阻態)。於生成程序中，電晶體120被導通，電壓A被設定為高電壓準位(例如5V)，以及電壓S被設定為低電壓準位(例如0V)。因此，生成(Forming)電流會從電阻式非揮發性記憶體元件110的上電極TE流向下電極BE。此生成電流會將電阻式非揮發性記憶體元件110的阻態初始化為初始狀態(例如低阻態)。
在此假設電阻式非揮發性記憶體元件110的低阻態表示邏輯值1，而高阻態表示邏輯值0。當系統要將邏輯值1寫入電阻式非揮發性記憶體元件110時，可進行設定(Set)程序。於設定程序中，電晶體120被導通，電壓A被設定為高電壓準位(例如2V)，以及電壓S被設定為低電壓準位(例如0V)。因此，設定(Set)電流會從電阻式非揮發性記憶體元件110的上電極TE流向下電極BE。由於上電極TE和下電極BE之間的電壓差(即A-S)大於電 阻式非揮發性記憶體元件110的順向轉態電壓，因此設定電流會將電阻式非揮發性記憶體元件110的阻態設定為低阻態(例如5KΩ)。當系統要將邏輯值0寫入電阻式非揮發性記憶體元件110時，可進行重置(Reset)程序。於重置程序中，電晶體120被導通，電壓A被設定為低電壓準位(例如0V)，以及電壓S被設定為高電壓準位(例如1.5V)。因此，重置(Reset)電流會從電阻式非揮發性記憶體元件110的下電極BE流向上電極TE。由於下電極BE和上電極TE之間的電壓差(即S-A)大於電阻式非揮發性記憶體元件110的逆向轉態電壓時，因此重置電流會將電阻式非揮發性記憶體元件110的阻態設定為高阻態(大於100KΩ，例如1MΩ)。
電阻式非揮發性記憶體元件110為一種新型非揮發性記憶體，其與邏輯製程之相容性極佳。電阻式非揮發性記憶體元件110操作時所消耗的電流很低。電阻式非揮發性記憶體元件110具有低功耗之特性，以及非揮發性資訊之特性。再者，本實施例利用電阻式非揮發性記憶體元件110佈局在MOS電晶體120上方，不會造成額外的面積損耗，可節省積體電路面積。以下說明利用電阻式非揮發性記憶體元件110實現電阻式非揮發性記憶體300之實施範例。
圖3是依照本揭露實施例說明一種電阻式非揮發性記憶體300的電路示意圖。電阻式非揮發性記憶體300包括電阻式非揮發性記憶體陣列310、字元線選擇電路320、字元線電壓產生器330、位元線選擇電路340以及位元線電壓產生器350。電阻式非 揮發性記憶體陣列310具有M個字元線(例如字元線WL_1、…、WL_m-1、WL_m、WL_m+1、…、WL_M)與N個位元線(例如位元線BL_1、…、BL_n-1、BL_n、BL_n+1、…、BL_N)。其中，這些字元線WL_1~WL_M與這些位元線BL_1~BL_N分別耦接至電阻式非揮發性記憶體陣列310的不同電阻式非揮發性記憶體元件的上電極與下電極(未繪示)。電阻式非揮發性記憶體陣列310的這些電阻式非揮發性記憶體元件可以參照圖1與圖2中電阻式非揮發性記憶體元件110的相關說明而類推之。
字元線選擇電路320耦接至電阻式非揮發性記憶體陣列310。依據字元線解碼器(word line decoder，未繪示)的控制，字元線選擇電路320可以從這些字元線WL_1~WL_M中選擇一個目標字元線。字元線電壓產生器330耦接至字元線選擇電路320。於寫入期間，字元線電壓產生器330通過字元線選擇電路320提供第一字元線電壓VWL1至目標字元線，以及通過字元線選擇電路320提供第二字元線電壓VWL2至這些字元線WL_1~WL_M中除了該目標字元線之外的至少一非目標字元線。
相類似地，位元線選擇電路340耦接至電阻式非揮發性記憶體陣列310。依據位元線解碼器(bit line decoder，未繪示)的控制，位元線選擇電路340從這些位元線BL_1~BL_N中選擇一個目標位元線。位元線電壓產生器350耦接至位元線選擇電路340。於該寫入期間，位元線電壓產生器350通過位元線選擇電路340提供第一位元線電壓VBL1至該目標位元線，以及通過位元線 選擇電路340提供第二位元線電壓VBL2至這些位元線BL_1~BL_N中除了該目標位元線之外的至少一非目標位元線。
其中，第一字元線電壓VWL1與第一位元線電壓VBL1之電壓差大於電阻式非揮發性記憶體元件的轉態電壓(又稱clamp voltage)Vclamp，例如|VWL1-VBL1|>Vclamp。因此，被選擇的電阻式非揮發性記憶體元件可以發生寫入操作(例如設定或重置)。第二字元線電壓VWL2與第一位元線電壓VBL1之電壓差不大於轉態電壓Vclamp(例如|VWL2-VBL1|<Vclamp)，第一字元線電壓VWL1與第二位元線電壓VBL2之電壓差不大於轉態電壓Vclamp(例如|VWL1-VBL2|<Vclamp)，以及第二字元線電壓VWL2與第二位元線電壓VBL2之電壓差不大於轉態電壓Vclamp(例如|VWL2-VBL2|<Vclamp)。因此，未被選擇的電阻式非揮發性記憶體元件不會發生寫入操作。
圖4是依照本揭露實施例說明圖3所示電阻式非揮發性記憶體陣列310的電路示意圖。圖4所示實施例雖僅繪示字元線WL_m-1、WL_m、WL_m+1與位元線BL_n-1、BL_n、BL_n+1，然而其他字元線(例如字元線WL_1與WL_M)與其他位元線(例如位元線BL_1與BL_N)可以參照圖4的相關說明而類推之。
這些字元線WL_m-1~WL_m+1與這些位元線BL_n-1~BL_n+1分別耦接至電阻式非揮發性記憶體陣列310的不同電阻式非揮發性記憶體元件R11~R19的上電極與下電極。例如，非揮發性記憶體元件R15的上電極與下電極分別耦接至字元線WL_m與位元線BL_n。在一些實施例中，電阻式非揮發性記憶體元件R11 ~R19的上電極各自耦接至對應的位元線，而電阻式非揮發性記憶體元件R11~R19的下電極各自耦接至對應的字元線。在另一些實施例中，電阻式非揮發性記憶體元件R11~R19的上電極各自耦接至對應的字元線，而電阻式非揮發性記憶體元件R11~R19的下電極各自耦接至對應的位元線。
圖4所示這些電阻式非揮發性記憶體元件R11~R19可以參照圖1與圖2中電阻式非揮發性記憶體元件110的相關說明而類推之。例如，於本實施例中，電阻式非揮發性記憶體元件R11可以包含單一個電阻式非揮發性記憶體元件110。於另一實施例中，電阻式非揮發性記憶體元件R11可以包含多個相互串聯的電阻式非揮發性記憶體元件110。於又一實施例中，電阻式非揮發性記憶體元件R11可以包含多個相互並聯的電阻式非揮發性記憶體元件110。於更一實施例中，電阻式非揮發性記憶體元件R11可以包含多個相互並聯的電阻單元，其中每一個電阻單元包含多個相互串聯的電阻式非揮發性記憶體元件110。於其他實施例中，電阻式非揮發性記憶體元件R11可以包含多個相互串聯的電阻單元，其中每一個電阻單元包含多個相互並聯的電阻式非揮發性記憶體元件110。其他電阻式非揮發性記憶體元件R12~R19可以參照電阻式非揮發性記憶體元件R11的相關說明而類推之。
圖5是依照本揭露實施例說明一種電阻式非揮發性記憶體的操作方法的流程示意圖。請參照圖3、圖4與圖5，於步驟S510中，字元線選擇電路320從電阻式非揮發性記憶體陣列310的多 個字元線WL_1~WL_M中選擇一個目標字元線(例如字元線WL_m)，而位元線選擇電路340從電阻式非揮發性記憶體陣列310的多個位元線BL_1~BL_N中選擇一個目標位元線(例如位元線BL_n)。於步驟S520中，字元線電壓產生器330在寫入期間通過字元線選擇電路320提供第一字元線電壓VWL1至目標字元線WL_m，以及通過字元線選擇電路320提供第二字元線電壓VWL2至這些字元線WL_1~WL_M中除了目標字元線WL_m之外的至少一非目標字元線(例如字元線WL_m-1與字元線WL_m+1)。在同一個寫入期間，位元線電壓產生器350通過位元線選擇電路340提供第一位元線電壓VBL1至目標位元線BL_n，以及通過位元線選擇電路340提供第二位元線電壓VBL2至這些位元線BL_1~BL_N中除了目標位元線BL_n之外的至少一非目標位元線(例如位元線BL_n-1與位元線BL_n+1)。
其中，施加於字元線WL_m的第一字元線電壓VWL1與施加於位元線BL_n的第一位元線電壓VBL1之電壓差大於電阻式非揮發性記憶體元件R15的轉態電壓Vclamp。因此，被選擇的電阻式非揮發性記憶體元件R15可以發生寫入操作(例如設定操作或重置操作)。施加於字元線WL_m-1與WL_m+1的第二字元線電壓VWL2與施加於位元線BL_n的第一位元線電壓VBL1之電壓差不大於電阻式非揮發性記憶體元件R12與R18的轉態電壓Vclamp。因此，未被選擇的電阻式非揮發性記憶體元件R12與R18不會發生寫入操作。施加於位元線BL_n-1與BL_n+1的第二位元線電壓 VBL2與施加於字元線WL_m的第一字元線電壓VWL1之電壓差不大於電阻式非揮發性記憶體元件R14與R16的轉態電壓Vclamp。因此，未被選擇的電阻式非揮發性記憶體元件R14與R16不會發生寫入操作。施加於位元線BL_n-1與BL_n+1的第二位元線電壓VBL2與施加於字元線WL_m-1與WL_m+1的第二字元線電壓VWL2之電壓差不大於電阻式非揮發性記憶體元件R11、R13、R17與R19的轉態電壓Vclamp。因此，未被選擇的電阻式非揮發性記憶體元件R11、R13、R17與R19不會發生寫入操作。
電阻式非揮發性記憶體300的設計者可以依據上述實施例之示範例而任意決定第一位元線電壓VBL1、第二位元線電壓VBL2、第一字元線電壓VWL1與第二字元線電壓VWL2的電壓準位。例如，第一字元線電壓VWL1可以不同於第二字元線電壓VWL2，以及/或者第一位元線電壓VBL1可以不同於第二位元線電壓VBL2。又例如，第二字元線電壓VWL2與第二位元線電壓VBL2的準位可以介於第一字元線電壓VWL1與第一位元線電壓VBL1之間。
在一些實施例中，第二字元線電壓VWL2為|VWL1-VBL1|/2，且該第二位元線電壓VBL2亦為|VWL1-VBL1|/2。舉例來說，請參照圖4，假設電阻式非揮發性記憶體元件R15的上電極耦接至字元線WL_m，而電阻式非揮發性記憶體元件R15的下電極耦接至位元線BL_n。當電阻式非揮發性記憶體元件R15被選擇要進行設定(SET)操作時，選擇到的目標位元線BL_n的電壓VBL1可以被設定為x伏特，而選擇到的目標字元線WL_m的電壓VWL1可以被設 定為0伏特。由於電阻式非揮發性記憶體元件R15的跨壓(即x-0伏特)大於轉態電壓Vclamp，因此電阻式非揮發性記憶體元件R15會被寫入邏輯「1」(即低阻態)。此時，未選擇到的非目標位元線BL_n-1與BL_n+1的電壓VBL2可以被設定為x/2伏特，未選擇到的非目標字元線WL_m-1與WL_m+1的電壓VWL2可以被設定為x/2伏特。由於電阻式非揮發性記憶體元件R11~R14與R16~R19的跨壓(分別為0伏特或x/2伏特)皆小於轉態電壓Vclamp，因此未選擇到的非目標位元線BL_n-1與BL_n+1與非目標字元線WL_m-1與WL_m+1均不會對電阻式非揮發性記憶體元件R11~R14與R16~R19造成誤寫入的動作。同理可推，當電阻式非揮發性記憶體元件R15被選擇要進行重置(RESET)操作時，選擇到的目標字元線WL_m的電壓VWL1可以被設定為x伏特，而選擇到的目標位元線BL_n的電壓VBL1可以被設定為0伏特。第二位元線電壓VBL2可以被設定為x/2伏特，第二字元線電壓VWL2可以被設定為x/2伏特。因此，電阻式非揮發性記憶體元件R15會被寫入邏輯「0」(即高阻態)，而未選擇到的電阻式非揮發性記憶體元件R11~R14與R16~R19均不會發生誤寫入。
在另一些實施例中，第二字元線電壓VWL2為2|VWL1-VBL1|/3，且該第二位元線電壓VBL2亦為|VWL1-VBL1|/3。舉例來說，請參照圖4，假設電阻式非揮發性記憶體元件R15的上電極耦接至字元線WL_m，而電阻式非揮發性記憶體元件R15的下電極耦接至位元線BL_n。當電阻式非揮發性記憶體元件R15被 選擇要進行設定(SET)操作時，選擇到的目標位元線BL_n的電壓VBL1可以被設定為x伏特，而選擇到的目標字元線WL_m的電壓VWL1可以被設定為0伏特。由於電阻式非揮發性記憶體元件R15的跨壓(即x-0伏特)大於轉態電壓Vclamp，因此電阻式非揮發性記憶體元件R15會被寫入邏輯「1」(即低阻態)。此時，未選擇到的非目標位元線BL_n-1與BL_n+1的電壓VBL2可以被設定為x/3伏特，未選擇到的非目標字元線WL_m-1與WL_m+1的電壓VWL2可以被設定為2x/3伏特。由於電阻式非揮發性記憶體元件R11~R14與R16~R19的跨壓(分別為x/3伏特或-x/3伏特)皆小於轉態電壓Vclamp，因此未選擇到的非目標位元線BL_n-1與BL_n+1與非目標字元線WL_m-1與WL_m+1均不會對電阻式非揮發性記憶體元件R11~R14與R16~R19造成誤寫入的動作。同理可推，當電阻式非揮發性記憶體元件R15被選擇要進行重置(RESET)操作時，選擇到的目標字元線WL_m的電壓VWL1可以被設定為x伏特，而選擇到的目標位元線BL_n的電壓VBL1可以被設定為0伏特。第二位元線電壓VBL2可以被設定為2x/3伏特，第二字元線電壓VWL2可以被設定為x/3伏特。因此，電阻式非揮發性記憶體元件R15會被寫入邏輯「0」(即高阻態)，而未選擇到的電阻式非揮發性記憶體元件R11~R14與R16~R19均不會發生誤寫入。
然而，字元線與位元線各自具有不同的延遲時間Td。隨著導線長度的增加，其延遲時間Td越大。例如，圖6是依照本揭 露實施例說明圖4所示節點電壓V1、V2、V3與V4的波形時序示意圖。節點電壓V1與V2分別表示位元線BL_n的節點電壓與字元線WL_m的節點電壓，而節點電壓V3與V4分別表示位元線BL_n-1的節點電壓與字元線WL_m-1的節點電壓，如圖4所示。當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會施加電壓VBL1(例如為x伏特)給目標位元線BL_n，而字元線選擇電路320會施加電壓VWL1給目標字元線WL_m(例如為0伏特)。同時，位元線選擇電路340會施加電壓VBL2(例如為x/3伏特)給非目標位元線BL_n-1與BL_n+1，而字元線選擇電路320會施加電壓VWL2(例如為2x/3伏特)給非目標字元線WL_m-1與WL_m+1。
請參照圖4與圖6，由於位元線BL_n-1、位元線BL_n、字元線WL_m-1與字元線WL_m的線長可能互不相同(或因為其他寄生效應)，導致其延遲時間Td互不相同。例如，位元線BL_n從位元線選擇電路340傳送電壓VBL1(例如x伏特)至電阻式非揮發性記憶體元件R12與R15會有延遲時間Td1。字元線WL_m-1從字元線選擇電路320傳送電壓VWL2(例如2x/3伏特)至電阻式非揮發性記憶體元件R11與R12會有延遲時間Td2。位元線BL_n-1從位元線選擇電路340傳送電壓VBL2(例如x/3伏特)至電阻式非揮發性記憶體元件R11與R14會有延遲時間Td3。由於延遲時間Td1與Td2互不相同，使得電阻式非揮發性記憶體元件R12可能在某一暫態時間會遭受大於轉態電壓Vclamp的電壓差△Va。也就 是說，由於字元線與位元線的延遲時間Td互不相同，導致可能造成誤寫入。相類似地，由於延遲時間Td2與Td3互不相同，使得電阻式非揮發性記憶體元件R11可能在某一暫態時間會遭受大於轉態電壓Vclamp的電壓差△Vb，進而可能造成誤寫入。
為了避免發生圖6所示情況，圖3所示字元線電壓產生器330與位元線電壓產生器350可以控制輸出電壓轉態過程的調壓速度r。此調壓速度r定義為信號轉態的暫態期間中電壓的變化量。例如，圖7是依照本揭露另一實施例說明位元線電壓產生器350輸出第一位元線電壓VBL1的波形時序示意圖。其餘電壓VBL2、VWL1與VWL2可以參照圖7的相關說明而類推之。在寫入期間Tw中，位元線電壓產生器350會通過位元線選擇電路340施加電壓VBL1(例如為x伏特)給目標位元線(例如位元線BL_n)。在暫態期間Tt中，位元線電壓產生器350將以調壓速度r將目標位元線BL_n的電壓調整至第一位元線電壓VBL1(例如為x伏特)。其中，此調壓速度r定義為暫態期間Tt中電壓的變化量△Vc。假設所述非目標字元線(例如字元線WL_m-1)的延遲時間為Td，則調壓速度r、轉態電壓Vclamp與非目標位元線的延遲時間Td之關係為：r<Vclamp/Td。
圖8是依照本揭露另一實施例說明圖4所示節點電壓V1與V4的波形時序示意圖。圖8所示實施例可以參照圖6的相關說明而類推之。不同於圖6所示實施例之處，在於圖8所示實施例中字元線電壓產生器330與位元線電壓產生器350可以控制輸出 電壓的調壓速度r。請參照圖4與圖8，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會施加電壓VBL1(例如為x伏特)給目標位元線BL_n，而字元線選擇電路320會施加電壓VWL1(例如為0伏特)給目標字元線WL_m。同時，位元線選擇電路340會施加電壓VBL2(例如為x/3伏特)給非目標位元線BL_n-1與BL_n+1，而字元線選擇電路320會施加電壓VWL2(例如為2x/3伏特)給非目標字元線WL_m-1與WL_m+1。假設非目標字元線WL_m-1的延遲時間為Td4，也就是節點電壓V1與V4之間具有延遲時間Td4，則節點電壓V1(即提供至目標位元線BL_n之第一位元線電壓VBL1)的調壓速度r<Vclamp/Td4。因此可以確保電阻式非揮發性記憶體元件R12在暫態期間所遭受的電壓差小於轉態電壓Vclamp。因此，未選擇到的電阻式非揮發性記憶體元件R12不會發生誤寫入。
然而，在其他實施例中，電壓VBL1與VWL2於暫態期間的電壓調整方式並不受限於圖8所示之線性調整方式(電壓斜升方式)。例如，圖9是依照本揭露又一實施例說明圖4所示節點電壓V1與V4的波形時序示意圖。圖9所示實施例可以參照圖8的相關說明而類推之。不同於圖8所示實施例之處，在於圖9所示實施例中電壓VBL1與VWL2於暫態期間的電壓調整方式採用步階調整方式。由於提供至目標位元線BL_n之第一位元線電壓VBL1的調壓速度r<Vclamp/Td4，因此圖9所示實施例亦可以確保電阻式非揮發性記憶體元件R12在暫態期間所遭受的電壓差小於轉態電壓 Vclamp。
圖10是依照本揭露更一實施例說明圖4所示節點電壓V4與V3的波形時序示意圖。圖10所示實施例可以參照圖6的相關說明而類推之。不同於圖6所示實施例之處，在於圖10所示實施例中字元線電壓產生器330與位元線電壓產生器350可以控制輸出電壓的調壓速度r。請參照圖4與圖8，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會分別施加電壓VBL1(例如為x伏特)與電壓VBL2(例如為x/3伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會分別施加電壓VWL1(例如為0伏特)與電壓VWL2(例如為2x/3伏特)給目標字元線WL_m與非目標字元線WL_m-1。假設非目標位元線BL_n-1的延遲時間為Td5，也就是節點電壓V4與V3之間具有延遲時間Td4，則節點電壓V4(即提供至非目標字元線WL_m-1之第二字元線電壓VWL2)的調壓速度r<Vclamp/Td5。因此可以確保電阻式非揮發性記憶體元件R11在暫態期間所遭受的電壓差小於轉態電壓Vclamp。也就是說，未選擇到的電阻式非揮發性記憶體元件R11可以確保不會發生誤寫入。
然而，在其他實施例中，電壓VBL2與VWL2於暫態期間的電壓調整方式並不受限於圖10所示之線性調整方式(電壓斜升方式)。例如，圖11是依照本揭露又一實施例說明圖4所示節點電壓V4與V3的波形時序示意圖。圖11所示實施例可以參照圖10 的相關說明而類推之。不同於圖10所示實施例之處，在於圖11所示實施例中電壓VBL2與VWL2於暫態期間的電壓調整方式採用步階調整方式。由於提供至非目標位元線WL_m-1之第二字元線電壓VWL2的調壓速度r<Vclamp/Td5，因此圖11所示實施例亦可以確保電阻式非揮發性記憶體元件R11在暫態期間所遭受的電壓差小於轉態電壓Vclamp。
圖12是依照本揭露更一實施例說明圖4所示節點電壓V3與V4的波形時序示意圖。請參照圖4與圖12，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會分別施加電壓VBL1(例如為0伏特)與VBL2(例如為2x/3伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會分別施加電壓VWL1(例如為x伏特)與VWL2(例如為x/3伏特)給目標字元線WL_m與非目標字元線WL_m-1。假設非目標字元線WL_m-1的延遲時間為Td6，也就是節點電壓V3與V4之間具有延遲時間Td6，則節點電壓V3(即提供至非目標位元線BL_n-1之第二位元線電壓VBL2)的調壓速度r<Vclamp/Td6。因此可以確保電阻式非揮發性記憶體元件R11在暫態期間所遭受的電壓差小於轉態電壓Vclamp。因此，未選擇到的電阻式非揮發性記憶體元件R11不會發生誤寫入。其中，電壓VBL2與VWL2的調整方式可以是線性調整或步階調整。
圖13是依照本揭露更一實施例說明圖4所示節點電壓V2與V3的波形時序示意圖。請參照圖4與圖13，當電阻式非揮 發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會分別施加電壓VBL1(例如為0伏特)與VBL2(例如為2x/3伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會分別施加電壓VWL1(例如為x伏特)與VWL2(例如為x/3伏特)給目標字元線WL_m與非目標字元線WL_m-1。假設非目標位元線BL_n-1的延遲時間為Td7，也就是節點電壓V2與V3之間具有延遲時間Td7，則節點電壓V2(即提供至目標字元線WL_m之第一字元線電壓VWL1)的調壓速度r<Vclamp/Td7。因此可以確保電阻式非揮發性記憶體元件R14在暫態期間所遭受的電壓差小於轉態電壓Vclamp。因此，未選擇到的電阻式非揮發性記憶體元件R14不會發生誤寫入。其中，電壓VBL2與VWL1的調整方式可以是線性調整或步階調整。
圖14A、圖14B與圖14C是依照本揭露又一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。請參照圖4與圖14A至圖14C，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會分別施加第一位元線電壓VBL1(例如為x伏特)與第二位元線電壓VBL2(例如為x/3伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會分別施加第一字元線電壓VWL1(例如為0伏特)與第二字元線電壓VWL2(例如為2x/3伏特)給目標字元線WL_m與非目標字元線WL_m-1。
詳細言之，於寫入期間Tw的第一時間T1中，位元線電 壓產生器350將目標位元線BL_n的電壓從0伏特調整至第二位元線電壓VBL2(例如x/3伏特，如圖14A所示)，以及將非目標位元線BL_n-1的電壓從0伏特調整至該第二位元線電壓VBL2(例如x/3伏特，如圖14C所示)。其中，第一時間T1大於所述非目標字元線WL_m-1的延遲時間。在同一個第一時間T1中，字元線電壓產生器330將非目標字元線WL_m-1的電壓從0伏特調整至第二位元線電壓VBL2(例如x/3伏特，如圖14B所示)。其中，第一時間T1大於所述非目標位元線BL_n-1的延遲時間。
在第一時間T1結束後，於寫入期間Tw的第二時間T2中，位元線電壓產生器350將目標位元線BL_n的電壓從第二位元線電壓VBL2(例如x/3伏特)調整至第二字元線電壓VWL2(例如為2x/3伏特，如圖14A所示)。其中，第二時間T2大於所述非目標字元線WL_m-1的延遲時間。在同一個第二時間T2中，字元線電壓產生器330將非目標字元線WL_m-1的電壓從第二位元線電壓VBL2(例如x/3伏特)調整至第二字元線電壓VWL2(例如為2x/3伏特，如圖14B所示)。其中，第二時間T2大於所述非目標位元線BL_n-1的延遲時間。
在第二時間T2結束後，於寫入期間Tw的第三時間T3中，位元線電壓產生器350將目標位元線BL_n的電壓從第二字元線電壓VWL2(例如為2x/3伏特)調整至第一位元線電壓VBL1(例如為x伏特，如圖14A所示)。其中，第三時間T3大於所述非目標字元線WL_m-1的延遲時間。由於第一時間T1、第二時間T2 與第三時間T3大於字元線及/或位元線的延遲時間，因此可以確保未選擇到的電阻式非揮發性記憶體元件不會發生誤寫入。
在另一實施例中，請參照圖4與圖14A至圖14C，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，位元線選擇電路340在寫入期間Tw中會分別施加第一位元線電壓VBL1(例如為0伏特)與第二位元線電壓VBL2(例如為2x/3伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會在寫入期間Tw中分別施加第一字元線電壓VWL1(例如為x伏特)與第二字元線電壓VWL2(例如為x/3伏特)給目標字元線WL_m與非目標字元線WL_m-1。
詳細言之，於寫入期間Tw的第一時間T1中，字元線電壓產生器330將目標字元線WL_m的電壓從0伏特調整至第二字元線電壓VWL2(例如x/3伏特，如圖14A所示)，以及將非目標字元線WL_m-1的電壓從0伏特調整至第二字元線電壓VWL2(例如x/3伏特，如圖14C所示)。其中，第一時間T1大於非目標位元線BL_n-1的延遲時間。在同一個第一時間T1中，位元線電壓產生器350將非目標位元線BL_n-1的電壓從0伏特調整至第二字元線電壓VWL2(例如x/3伏特，如圖14B所示)。其中，第一時間T1大於非目標字元線WL_m-1的延遲時間。
在第一時間T1結束後，於寫入期間Tw的第二時間T2中，字元線電壓產生器330將目標字元線WL_m的電壓從第二字元線電壓VWL2(例如x/3伏特)調整至第二位元線電壓VBL2(例 如為2x/3伏特，如圖14A所示)。其中，第二時間T2大於非目標位元線BL_n-1的延遲時間。在同一個第二時間T2中，位元線電壓產生器350將非目標位元線BL_n-1的電壓從第二字元線電壓VWL2(例如x/3伏特)調整至第二位元線電壓VBL2(例如為2x/3伏特，如圖14B所示)。其中，第二時間T2大於所述非目標字元線WL_m-1的延遲時間。
在第二時間T2結束後，於寫入期間Tw的第三時間T3中，字元線電壓產生器330將目標字元線WL_m的電壓從第二位元線電壓VBL2(例如為2x/3伏特)調整至第一字元線電壓VWL1(例如為x伏特，如圖14A所示)。其中，第三時間T3大於所述非目標位元線BL_n-1的延遲時間。由於第一時間T1、第二時間T2與第三時間T3大於字元線及/或位元線的延遲時間，因此可以確保未選擇到的電阻式非揮發性記憶體元件不會發生誤寫入。
然而，在其他實施例中，第一字元線電壓VWL1、第二字元線電壓VWL2、第一位元線電壓VBL1與/或第二位元線電壓VBL2於暫態期間的電壓調整方式並不受限於圖14A至圖14C所示之線性調整方式(電壓斜升方式)。例如，圖15A、圖15B與圖15C是依照本揭露又一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。圖15A、圖15B與圖15C所示實施例可以分別參照圖14A、圖14B與圖14C的相關說明而類推之。不同於圖14A至圖14C所示實施例之處，在於圖15A至圖15C所示實施例中電壓於暫態期間的調整方式採用步階調整方式。
圖16A與圖16B是依照本揭露更一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。請參照圖4、圖16A與圖16B，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，在寫入期間Tw中，位元線選擇電路340會分別施加第一位元線電壓VBL1(例如為x伏特)與第二位元線電壓VBL2(例如為x/2伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會分別施加第一字元線電壓VWL1(例如為0伏特)與第二字元線電壓VWL2(例如為x/2伏特)給目標字元線WL_m與非目標字元線WL_m-1。
詳細言之，於寫入期間Tw的第一時間T1中，位元線電壓產生器350將目標位元線BL_n的電壓從0伏特調整至第二位元線電壓VBL2(例如x/2伏特，如圖16A所示)，以及將非目標位元線BL_n-1的電壓從0伏特調整至該第二位元線電壓VBL2(例如x/2伏特，如圖16B所示)。其中，第一時間T1大於所述非目標字元線WL_m-1的延遲時間。在同一個第一時間T1中，字元線電壓產生器330將非目標字元線WL_m-1的電壓從0伏特調整至第二字元線電壓VWL2(例如x/2伏特，如圖16B所示)。其中，第一時間T1大於所述非目標位元線BL_n-1的延遲時間。
在第一時間T1結束後，於寫入期間Tw的第二時間T2中，位元線電壓產生器350將目標位元線BL_n的電壓從第二位元線電壓VBL2(例如x/2伏特)調整至第一位元線電壓VBL1(例如為x伏特，如圖16A所示)。其中，第二時間T2大於所述非目標 字元線WL_m-1的延遲時間。由於第一時間T1與第二時間T2大於字元線及/或位元線的延遲時間，因此可以確保未選擇到的電阻式非揮發性記憶體元件不會發生誤寫入。
在另一實施例中，請參照圖4、圖16A與圖16B，當電阻式非揮發性記憶體元件R15被選擇要進行寫入操作時，位元線選擇電路340在寫入期間Tw中會分別施加第一位元線電壓VBL1(例如為0伏特)與第二位元線電壓VBL2(例如為x/2伏特)給目標位元線BL_n與非目標位元線BL_n-1，而字元線選擇電路320會在寫入期間Tw中分別施加第一字元線電壓VWL1(例如為x伏特)與第二字元線電壓VWL2(例如為x/2伏特)給目標字元線WL_m與非目標字元線WL_m-1。
詳細言之，於寫入期間Tw的第一時間T1中，字元線電壓產生器330將目標字元線WL_m的電壓從0伏特調整至第二字元線電壓VWL2(例如x/2伏特，如圖16A所示)，以及將非目標字元線WL_m-1的電壓從0伏特調整至第二字元線電壓VWL2(例如x/2伏特，如圖16B所示)。其中，第一時間T1大於非目標位元線BL_n-1的延遲時間。在同一個第一時間T1中，位元線電壓產生器350將非目標位元線BL_n-1的電壓從0伏特調整至第二位元線電壓VBL2(例如x/2伏特，如圖16B所示)。其中，第一時間T1大於非目標字元線WL_m-1的延遲時間。
在第一時間T1結束後，於寫入期間Tw的第二時間T2中，字元線電壓產生器330將目標字元線WL_m的電壓從第二字 元線電壓VWL2(例如x/2伏特)調整至第一字元線電壓VWL1(例如為x伏特，如圖16A所示)。其中，第二時間T2大於非目標位元線BL_n-1的延遲時間。由於第一圖16A至圖16B與第二時間T2大於字元線及/或位元線的延遲時間，因此可以確保未選擇到的電阻式非揮發性記憶體元件不會發生誤寫入。
然而，在其他實施例中，第一字元線電壓VWL1、第二字元線電壓VWL2、第一位元線電壓VBL1與/或第二位元線電壓VBL2於暫態期間的電壓調整方式並不受限於圖16A至圖16B所示之線性調整方式(電壓斜升方式)。例如，圖17A與圖17B是依照本揭露再一實施例說明圖4所示字元線電壓與位元線電壓的波形時序示意圖。圖17A與圖17B所示實施例可以分別參照圖16A至圖16B的相關說明而類推之。不同於圖16A至圖16B所示實施例之處，在於圖17A與圖17B所示實施例中電壓於暫態期間的調整方式採用步階調整方式。
綜上所述，上述諸實施例以步階上升或是電壓斜升方式將偏壓電壓施加於電阻式非揮發性記憶體元件。如此一來，就算電阻式非揮發性記憶體300內部路徑有延遲(Delay)情況的發生，上述諸實施例亦可以避免未選擇到的電阻式非揮發性記憶體元件發生誤寫入的情況。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍 當視後附的申請專利範圍所界定者為準。
300‧‧‧電阻式非揮發性記憶體
310‧‧‧電阻式非揮發性記憶體陣列
320‧‧‧字元線選擇電路
330‧‧‧字元線電壓產生器
340‧‧‧位元線選擇電路
350‧‧‧位元線電壓產生器
BL_1、BL_n-1、BL_n、BL_n+1、BL_N‧‧‧位元線
WL_1、WL_m-1、WL_m、WL_m+1、WL_M‧‧‧字元線

Claims (34)

  1. 一種電阻式非揮發性記憶體的操作方法，包括：從一電阻式非揮發性記憶體陣列的多個字元線中選擇一個目標字元線；從該電阻式非揮發性記憶體陣列的多個位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；於一寫入期間，提供一第一字元線電壓至該目標字元線；於該寫入期間，提供一第一位元線電壓至該目標位元線，其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓；於該寫入期間，提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線，其中該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓；以及於該寫入期間，提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線，其中該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓，其中所述提供該第一字元線電壓至該目標字元線之步驟包括：於該寫入期間，以一調壓速度r將該目標字元線的電壓調整 至該第一字元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標位元線的延遲時間Td之關係為：r<Vclamp/Td。
  2. 如申請專利範圍第1項所述電阻式非揮發性記憶體的操作方法，其中該第一字元線電壓不同於該第二字元線電壓，以及該第一位元線電壓不同於該第二位元線電壓。
  3. 如申請專利範圍第2項所述電阻式非揮發性記憶體的操作方法，其中該第二字元線電壓與該第二位元線電壓的準位介於該第一字元線電壓與該第一位元線電壓之間。
  4. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作方法，其中當該第一字元線電壓為VWL1，而該第一位元線電壓為VBL1時，該第二字元線電壓為|VWL1-VBL1|/2，且該第二位元線電壓為|VWL1-VBL1|/2。
  5. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作方法，其中當該第一字元線電壓為VWL1，而該第一位元線電壓為VBL1時，該第二字元線電壓為2|VWL1-VBL1|/3，且該第二位元線電壓為|VWL1-VBL1|/3。
  6. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作方法，其中該第一字元線電壓或該第一位元線電壓為0伏特。
  7. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作方法，其中所述提供該第一字元線電壓至該目標字元線之步驟包括： 於該寫入期間的一第一時間中，將該目標字元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的低準位者；在該第一時間結束後，於該寫入期間的一第二時間中，將該目標字元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的高準位者；以及在該第二時間結束後，於該寫入期間的一第三時間中，將該目標字元線的電壓調整至該第一字元線電壓；其中該第一時間、該第二時間與該第三時間各自大於所述至少一非目標位元線的延遲時間。
  8. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作方法，其中所述提供該第一位元線電壓至該目標位元線之步驟包括：於該寫入期間的一第一時間中，將該目標位元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的低準位者；在該第一時間結束後，於該寫入期間的一第二時間中，將該目標位元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的高準位者；以及在該第二時間結束後，於該寫入期間的一第三時間中，將該目標位元線的電壓調整至該第一位元線電壓；其中該第一時間、該第二時間與該第三時間各自大於所述至少一非目標字元線的延遲時間。
  9. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作 方法，其中當該第二字元線電壓大於該第二位元線電壓時，所述提供該第二字元線電壓至該非目標字元線之步驟包括：於該寫入期間的一第一時間中，將該非目標字元線的電壓調整至該第二位元線電壓；以及在該第一時間結束後，於該寫入期間的一第二時間中，將該非目標字元線的電壓調整至該第二字元線電壓；其中該第一時間與該第二時間各自大於所述至少一非目標位元線的延遲時間。
  10. 如申請專利範圍第3項所述電阻式非揮發性記憶體的操作方法，其中當該第二位元線電壓大於該第二字元線電壓時，所述提供該第二位元線電壓至該非目標位元線之步驟包括：於該寫入期間的一第一時間中，將該非目標位元線的電壓調整至該第二字元線電壓；以及在該第一時間結束後，於該寫入期間的一第二時間中，將該非目標位元線的電壓調整至該第二位元線電壓；其中該第一時間與該第二時間各自大於所述至少一非目標字元線的延遲時間。
  11. 如申請專利範圍第1項所述電阻式非揮發性記憶體的操作方法，其中在將該目標字元線的電壓調整至該第一字元線電壓的期間，該目標字元線的電壓調整方式為線性調整或步階調整。
  12. 一種電阻式非揮發性記憶體的操作方法，包括：從一電阻式非揮發性記憶體陣列的多個字元線中選擇一個目 標字元線；從該電阻式非揮發性記憶體陣列的多個位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；於一寫入期間，提供一第一字元線電壓至該目標字元線；於該寫入期間，提供一第一位元線電壓至該目標位元線，其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓；於該寫入期間，提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線，其中該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓；以及於該寫入期間，提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線，其中該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓，其中所述提供該第一位元線電壓至該目標位元線之步驟包括：於該寫入期間，以一調壓速度r將該目標位元線的電壓調整至該第一位元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標字元線的延遲時間Td之關係為：r<Vclamp/Td。
  13. 如申請專利範圍第12項所述電阻式非揮發性記憶體的操作方法，其中在將該目標位元線的電壓調整至該第一位元線電壓的期間，該目標位元線的電壓調整方式為線性調整或步階調整。
  14. 一種電阻式非揮發性記憶體的操作方法，包括：從一電阻式非揮發性記憶體陣列的多個字元線中選擇一個目標字元線；從該電阻式非揮發性記憶體陣列的多個位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；於一寫入期間，提供一第一字元線電壓至該目標字元線；於該寫入期間，提供一第一位元線電壓至該目標位元線，其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓；於該寫入期間，提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線，其中該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓；以及於該寫入期間，提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線，其中該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓，其中所述提供該第二字元線電壓至所述至少一非目標字元線 之步驟包括：於該寫入期間，以一調壓速度r將所述至少一非目標字元線的電壓調整至該第二字元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標位元線的延遲時間Td之關係為：r<Vclamp/Td。
  15. 如申請專利範圍第14項所述電阻式非揮發性記憶體的操作方法，其中在將所述至少一非目標字元線的電壓調整至該第二字元線電壓的期間，所述至少一非目標字元線的電壓調整方式為線性調整或步階調整。
  16. 一種電阻式非揮發性記憶體的操作方法，包括：從一電阻式非揮發性記憶體陣列的多個字元線中選擇一個目標字元線；從該電阻式非揮發性記憶體陣列的多個位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；於一寫入期間，提供一第一字元線電壓至該目標字元線；於該寫入期間，提供一第一位元線電壓至該目標位元線，其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓；於該寫入期間，提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線，其中該第二字元線電 壓與該第一位元線電壓之電壓差不大於該轉態電壓；以及於該寫入期間，提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線，其中該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓，其中所述提供該第二位元線電壓至所述至少一非目標位元線之步驟包括：於該寫入期間，以一調壓速度r將所述至少一非目標位元線的電壓調整至該第二位元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標字元線的延遲時間Td之關係為：r<Vclamp/Td。
  17. 如申請專利範圍第16項所述電阻式非揮發性記憶體的操作方法，其中在將所述至少一非目標位元線的電壓調整至該第二位元線電壓的期間，所述至少一非目標位元線的電壓調整方式為線性調整或步階調整。
  18. 一種電阻式非揮發性記憶體，包括：一電阻式非揮發性記憶體陣列，具有多個字元線與多個位元線；一字元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些字元線中選擇一個目標字元線；一位元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些位元線中選擇一個目標位元線，其中該目標字元線與該目 標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；一字元線電壓產生器，耦接至該字元線選擇電路，其中於一寫入期間，該字元線電壓產生器通過該字元線選擇電路提供一第一字元線電壓至該目標字元線，以及通過該字元線選擇電路提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線；以及一位元線電壓產生器，耦接至該位元線選擇電路，其中於該寫入期間，該位元線電壓產生器通過該位元線選擇電路提供一第一位元線電壓至該目標位元線，以及通過該位元線選擇電路提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線；其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓，該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓，該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓；以及其中於該寫入期間，該字元線電壓產生器以一調壓速度r將該目標字元線的電壓調整至該第一字元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標位元線的延遲時間Td之關係為： r<Vclamp/Td。
  19. 如申請專利範圍第18項所述的電阻式非揮發性記憶體，其中該第一字元線電壓不同於該第二字元線電壓，以及該第一位元線電壓不同於該第二位元線電壓。
  20. 如申請專利範圍第19項所述的電阻式非揮發性記憶體，其中該第二字元線電壓與該第二位元線電壓的準位介於該第一字元線電壓與該第一位元線電壓之間。
  21. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中當該第一字元線電壓為VWL1，而該第一位元線電壓為VBL1時，該第二字元線電壓為|VWL1-VBL1|/2，且該第二位元線電壓為|VWL1-VBL1|/2。
  22. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中當該第一字元線電壓為VWL1，而該第一位元線電壓為VBL1時，該第二字元線電壓為2|VWL1-VBL1|/3，且該第二位元線電壓為|VWL1-VBL1|/3。
  23. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中該第一字元線電壓或該第一位元線電壓為0伏特。
  24. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中於該寫入期間的一第一時間中，該字元線電壓產生器將該目標字元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的低準位者；在該第一時間結束後，於該寫入期間的一第二時間中，該字元線電壓產生器將該目標字元線的電壓調整至該第二字 元線電壓與該第二位元線電壓中的高準位者；以及在該第二時間結束後，於該寫入期間的一第三時間中，該字元線電壓產生器將該目標字元線的電壓調整至該第一字元線電壓；其中該第一時間、該第二時間與該第三時間各自大於所述至少一非目標位元線的延遲時間。
  25. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中於該寫入期間的一第一時間中，該位元線電壓產生器將該目標位元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的低準位者；在該第一時間結束後，於該寫入期間的一第二時間中，該位元線電壓產生器將該目標位元線的電壓調整至該第二字元線電壓與該第二位元線電壓中的高準位者；以及在該第二時間結束後，於該寫入期間的一第三時間中，該位元線電壓產生器將該目標位元線的電壓調整至該第一位元線電壓；其中該第一時間、該第二時間與該第三時間各自大於所述至少一非目標字元線的延遲時間。
  26. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中該第二字元線電壓大於該第二位元線電壓；於該寫入期間的一第一時間中，該字元線電壓產生器將該非目標字元線的電壓調整至該第二位元線電壓；以及在該第一時間結束後，於該寫入期間的一第二時間中，該字元線電壓產生器將該非目標字元線的電壓調整至該第二字元線電壓；其中該第一時間與該第二時間各自大於所述至少一非目標位元線的延遲時間。
  27. 如申請專利範圍第20項所述的電阻式非揮發性記憶體，其中該第二位元線電壓大於該第二字元線電壓；於該寫入期間的一第一時間中，該位元線電壓產生器將該非目標位元線的電壓調整至該第二字元線電壓；以及在該第一時間結束後，於該寫入期間的一第二時間中，該位元線電壓產生器將該非目標位元線的電壓調整至該第二位元線電壓；其中該第一時間與該第二時間各自大於所述至少一非目標字元線的延遲時間。
  28. 如申請專利範圍第18項所述的電阻式非揮發性記憶體，其中在將該目標字元線的電壓調整至該第一字元線電壓的期間，該字元線電壓產生器調整該目標字元線的電壓的方式為線性調整或步階調整。
  29. 一種電阻式非揮發性記憶體，包括：一電阻式非揮發性記憶體陣列，具有多個字元線與多個位元線；一字元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些字元線中選擇一個目標字元線；一位元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；一字元線電壓產生器，耦接至該字元線選擇電路，其中於一寫入期間，該字元線電壓產生器通過該字元線選擇電路提供一第 一字元線電壓至該目標字元線，以及通過該字元線選擇電路提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線；以及一位元線電壓產生器，耦接至該位元線選擇電路，其中於該寫入期間，該位元線電壓產生器通過該位元線選擇電路提供一第一位元線電壓至該目標位元線，以及通過該位元線選擇電路提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線；其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓，該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓，該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓；以及其中於該寫入期間，該位元線電壓產生器以一調壓速度r將該目標位元線的電壓調整至該第一位元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標字元線的延遲時間Td之關係為：r<Vclamp/Td。
  30. 如申請專利範圍第29項所述的電阻式非揮發性記憶體，其中在將該目標位元線的電壓調整至該第一位元線電壓的期間，該位元線電壓產生器調整該目標位元線的電壓的方式為線性調整 或步階調整。
  31. 一種電阻式非揮發性記憶體，包括：一電阻式非揮發性記憶體陣列，具有多個字元線與多個位元線；一字元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些字元線中選擇一個目標字元線；一位元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極；一字元線電壓產生器，耦接至該字元線選擇電路，其中於一寫入期間，該字元線電壓產生器通過該字元線選擇電路提供一第一字元線電壓至該目標字元線，以及通過該字元線選擇電路提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線；以及一位元線電壓產生器，耦接至該位元線選擇電路，其中於該寫入期間，該位元線電壓產生器通過該位元線選擇電路提供一第一位元線電壓至該目標位元線，以及通過該位元線選擇電路提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線；其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓，該第二字元線電壓與 該第一位元線電壓之電壓差不大於該轉態電壓，該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓；以及其中於該寫入期間，該字元線電壓產生器以一調壓速度r將所述至少一非目標字元線的電壓調整至該第二字元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標位元線的延遲時間Td之關係為：r<Vclamp/Td。
  32. 如申請專利範圍第31項所述的電阻式非揮發性記憶體，其中在將所述至少一非目標字元線的電壓調整至該第二字元線電壓的期間，該字元線電壓產生器調整所述至少一非目標字元線的電壓的方式為線性調整或步階調整。
  33. 一種電阻式非揮發性記憶體，包括：一電阻式非揮發性記憶體陣列，具有多個字元線與多個位元線；一字元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些字元線中選擇一個目標字元線；一位元線選擇電路，耦接至該電阻式非揮發性記憶體陣列，從該些位元線中選擇一個目標位元線，其中該目標字元線與該目標位元線分別耦接至該電阻式非揮發性記憶體陣列的一電阻式非揮發性記憶體元件的一上電極與一下電極； 一字元線電壓產生器，耦接至該字元線選擇電路，其中於一寫入期間，該字元線電壓產生器通過該字元線選擇電路提供一第一字元線電壓至該目標字元線，以及通過該字元線選擇電路提供一第二字元線電壓至該些字元線中除了該目標字元線之外的至少一非目標字元線；以及一位元線電壓產生器，耦接至該位元線選擇電路，其中於該寫入期間，該位元線電壓產生器通過該位元線選擇電路提供一第一位元線電壓至該目標位元線，以及通過該位元線選擇電路提供一第二位元線電壓至該些位元線中除了該目標位元線之外的至少一非目標位元線；其中該第一字元線電壓與該第一位元線電壓之電壓差大於該電阻式非揮發性記憶體元件的一轉態電壓，該第二字元線電壓與該第一位元線電壓之電壓差不大於該轉態電壓，該第二位元線電壓與該第一字元線電壓之電壓差不大於該轉態電壓，以及該第二位元線電壓與該第二字元線電壓之電壓差不大於該轉態電壓；以及其中於該寫入期間，該位元線電壓產生器以一調壓速度r將所述至少一非目標位元線的電壓調整至該第二位元線電壓，其中該調壓速度r、該轉態電壓Vclamp與所述至少一非目標字元線的延遲時間Td之關係為：r<Vclamp/Td。
  34. 如申請專利範圍第33項所述的電阻式非揮發性記憶體， 其中在將所述至少一非目標位元線的電壓調整至該第二位元線電壓的期間，該位元線電壓產生器調整所述至少一非目標位元線的電壓的方式為線性調整或步階調整。
TW102136052A 2013-10-04 2013-10-04 電阻式非揮發性記憶體及其操作方法 TWI596610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102136052A TWI596610B (zh) 2013-10-04 2013-10-04 電阻式非揮發性記憶體及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102136052A TWI596610B (zh) 2013-10-04 2013-10-04 電阻式非揮發性記憶體及其操作方法

Publications (2)

Publication Number Publication Date
TW201514990A TW201514990A (zh) 2015-04-16
TWI596610B true TWI596610B (zh) 2017-08-21

Family

ID=53437713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136052A TWI596610B (zh) 2013-10-04 2013-10-04 電阻式非揮發性記憶體及其操作方法

Country Status (1)

Country Link
TW (1) TWI596610B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600009B (zh) 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200506950A (en) * 2003-06-17 2005-02-16 Sharp Kk Nonvolatile semiconductor memory device, and programming method and erasing method thereof
TW200739587A (en) * 2005-12-16 2007-10-16 Sharp Kk Nonvolatile semiconductor memory device
US20080151601A1 (en) * 2006-12-20 2008-06-26 Samsung Electronics Co., Ltd. Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
TW200849244A (en) * 2007-02-27 2008-12-16 Ibm Rectifying element for a crosspoint based memory array architecture
US20110096588A1 (en) * 2009-10-26 2011-04-28 Fasoli Luca G Non-volatile memory array architecture incorporating 1t-1r near 4f2 memory cell
TW201203248A (en) * 2010-07-05 2012-01-16 Macronix Int Co Ltd Nonvolatile memory device having trasistor connected in parallel with resistance switching device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200506950A (en) * 2003-06-17 2005-02-16 Sharp Kk Nonvolatile semiconductor memory device, and programming method and erasing method thereof
TW200739587A (en) * 2005-12-16 2007-10-16 Sharp Kk Nonvolatile semiconductor memory device
US20080151601A1 (en) * 2006-12-20 2008-06-26 Samsung Electronics Co., Ltd. Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
TW200849244A (en) * 2007-02-27 2008-12-16 Ibm Rectifying element for a crosspoint based memory array architecture
US20110096588A1 (en) * 2009-10-26 2011-04-28 Fasoli Luca G Non-volatile memory array architecture incorporating 1t-1r near 4f2 memory cell
TW201203248A (en) * 2010-07-05 2012-01-16 Macronix Int Co Ltd Nonvolatile memory device having trasistor connected in parallel with resistance switching device

Also Published As

Publication number Publication date
TW201514990A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
US10210917B2 (en) Circuits and techniques to compensate memory access signals for variations of parameters in multiple layers of memory
US10366751B2 (en) Resistance memory cell
JP6351771B2 (ja) 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置
JP4705202B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
KR101694561B1 (ko) 유전체 메모리 소자를 가진 메모리 셀
US8570785B2 (en) Reading a memory element within a crossbar array
US8125817B2 (en) Nonvolatile storage device and method for writing into the same
JP4705998B2 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP6251885B2 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
US8665633B2 (en) Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
CN100524512C (zh) 半导体存储元件及半导体存储器件
JP4563511B2 (ja) 不揮発性記憶装置
CN102568565B (zh) 存储装置
US7724564B2 (en) Capacitive divider sensing of memory cells
CN107045883A (zh) Rram电路以及rram行形成的方法
SG183131A1 (en) Resistive memory and methods of processing resistive memory
US9231208B2 (en) Method for forming memory device
JP6653488B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
JP5542222B2 (ja) 半導体装置及びその制御方法
US9761309B2 (en) Sensing circuit for resistive memory array
TWI596610B (zh) 電阻式非揮發性記憶體及其操作方法
US20210201994A1 (en) Rram circuit and method
US10068642B1 (en) Memory device and control method thereof