JP6351771B2 - 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 - Google Patents

抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 Download PDF

Info

Publication number
JP6351771B2
JP6351771B2 JP2017025989A JP2017025989A JP6351771B2 JP 6351771 B2 JP6351771 B2 JP 6351771B2 JP 2017025989 A JP2017025989 A JP 2017025989A JP 2017025989 A JP2017025989 A JP 2017025989A JP 6351771 B2 JP6351771 B2 JP 6351771B2
Authority
JP
Japan
Prior art keywords
rram
voltage
applying
word line
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017025989A
Other languages
English (en)
Other versions
JP2017147016A (ja
Inventor
晉杰 楊
晉杰 楊
文定 朱
文定 朱
至揚 張
至揚 張
昇弘 石
昇弘 石
仁盛 楊
仁盛 楊
國基 ▲と▼
國基 ▲と▼
▲しぁ▼威 陳
▲しぁ▼威 陳
クマー シン マニシュ
クマー シン マニシュ
昌盛 廖
昌盛 廖
祈材 陳
祈材 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2017147016A publication Critical patent/JP2017147016A/ja
Application granted granted Critical
Publication of JP6351771B2 publication Critical patent/JP6351771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0026Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0028Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/82Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

本発明は、メモリに関し、特に、抵抗型ランダムアクセスメモリの装置およびその動作方法に関するものである。
多くの現在の電子装置は、データを記憶するように構成された電子メモリを備えている。電子メモリは、揮発性メモリまたは不揮発性メモリであってもよい。揮発性メモリは、電源が入っているときにデータを記憶し、不揮発性メモリは、電源が切られたときでも、データを記憶することができる。抵抗型ランダムアクセスメモリ(RRAM:登録商標)は、次世代の不揮発性メモリ技術の1つの有力候補である。RRAMは、単純な構造を有し、必要なセル面積が小さく、スイッチング電圧が低く、スイッチング時間が短く、且つCMOSの製造プロセスと交換性がある。
抵抗型ランダムアクセスメモリの装置およびその動作方法を提供する。
本発明は、選択されたRRAM装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法を提供する。前記方法は、第1の読み出し電圧をワード線に印加して、RRAMアレイ内の前記選択されたRRAM装置を含むRRAMセルの行に接続された前記ワード線を活性化させるステップ、第2の読み出し電圧を前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するステップ、および1つ以上の非ゼロのバイアス電圧を選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するステップを含む。
本発明は、選択されたRRAM装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法を提供する。前記方法は、第1の非ゼロ電圧をRRAMアレイ内の前記選択されたRRAM装置を含むRRAMセルの行に接続されたワード線に印加するステップ、第2の非ゼロの電圧を前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するステップ、実質的にゼロの電圧を前記選択されたRRAM装置の第2の電極に動作可能に接続された選択線に印加するステップ、および非ゼロのバイアス電圧を選択されていないRRAM装置を有する前記RRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するステップを含む。
本発明は、集積チップを提供する。前記集積チップは、複数のRRAMセルを有するRRAMアレイ、第1の読み出し電圧を、前記RRAMアレイ内の選択されたRRAM装置を含むRRAMセルの行に接続されたワード線に印加するように配置されたワード線復号器、第2の読み出し電圧を、前記択されたRRAM装置の第1の電極に接続されたビット線に印加するように配置されたビット線復号器、および非ゼロのバイアス電圧を、選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するように配置されたバイアス素子を含む。
抵抗型ランダムアクセスメモリ(RRAM)回路の読み出し電流ウィンドウ(read current window)を改善するように配置されたバイアス素子を含む抵抗型ランダムアクセスメモリ(RRAM)回路のブロック図のいくつかの実施形態を示している。 RRAM回路に対して読み出し動作を行う方法のいくつかの実施形態の流れ図を示しており、バイアス電圧を用いてRRAM回路の読み出し電流ウィンドウを改善している。 本開示のRRAM回路に対して読み出し動作を行う方法を示しているブロック図のいくつかの実施形態を示している。 本開示のRRAM回路の動作方法を示しているタイミング図のいくつかの実施形態を示している。 RRAM回路の動作方法のより詳細な実施形態を示すいくつかの図を示している。 RRAM回路の動作方法のより詳細な実施形態を示すいくつかの図を示している。 RRAM回路の動作方法のより詳細な実施形態を示すいくつかの図を示している。 バイアス素子に接続された抵抗型ランダムアクセスメモリ(RRAM)セルを含む集積チップの断面図のいくつかの実施形態を示している。 バイアス素子に接続されたRRAMアレイを含むRRAM回路のいくつかの実施形態を示すブロック図を示している。 バイアス素子に接続されたRRAMアレイを含むRRAM回路のいくつかの実施形態を示すブロック図を示している。
次の開示は、提供された主題の異なる特徴を実現するための、多くの異なる実施態様または実施例を提供する。本発明を分かりやすくするため、複数の構成要素および複数の配置の特定の例を説明する。もちろん、これらは単なる例であり、本発明はこれに限定されるものではない。たとえば、以下に記述される第1の特徴を第2の特徴の上またはその上方に形成するということは、第1の特徴と第2の特徴とが直接接触で形成される実施態様、および追加された特徴が第1の特徴と第2の特徴との間に形成されて第1の特徴と第2の特徴とが直接接触しない実施態様を含む。このほか、本開示は、種々の実施例において、参照符号および/または表示を繰り返し用いている。この繰り返しは、本開示を簡潔で明確にするためのものであり、それ自体が、種々の実施態様および/または議論された構造との間の関係を規定するものではない。
更に、“下の方”、“下方”、“下部”、“上方”、“上部”およびこれらに類する語のような、空間的に相対的な用語は、図において1つの要素または特徴の関係を別の(複数の)要素と(複数の)特徴で記述するための説明を簡略化するために用いられる。空間的に相対的な用語は、図に記載された方向に加えて、使用または動作するデバイスの異なる方向をカバーすることを意図している。前記装置は、他の方式で方向づけされてもよく(90度回転、または他の方向に)、ここで用いられる空間的に相対する記述は、同様にそれに応じて解釈され得る。
抵抗型ランダムアクセスメモリ(RRAM)装置は、通常、バックエンドオブライン(back−end−of−the−line; BEOL)金属スタック内に設けられた導電性電極の間に配置された、高k(high−k)誘電体材料の層を含んでいる。RRAM装置は、抵抗状態の間のスイッチングを可逆的に変えることができるプロセスに基づいて動作するように配置される。この可逆的スイッチングは、高k誘電体材料の層を通過する導電性フィラメントを選択的に形成することによって可能となる。例えば、通常、絶縁体である高k誘電体材料の層は、導電電極間に電圧を印加することによって導電されて、高k誘電体材料の層を通過して延伸する導電性フィラメントを形成することができる。RRAMセルは、第1のデータ値(例えば、論理値“0”)に対応する第1(例えば、High)抵抗状態を有し、且つ第2のデータ値(例えば、論理値“1”)に対応する第2(例えば、Low)抵抗状態を有する。
未来のテクノロジーノードにおいて、RRAMセルのスケーリングは、性能および信頼性の特性の低下により制限される可能性がある。例えば、RRAMセルのサイズの減少に伴い、第1のデータ状態(例えば、“0”)と第2のデータ状態(例えば、“1”)の間の電流差(即ち、読み出し電流ウィンドウ)も減少し、RRAMセルからデータ状態を正確に読み出すことをより難しくさせる。読み出し電流ウィンドウのサイズは、より高いワード線電圧を用いることによって増加されることができる。しかしながら、より高いワード線電圧の使用は、アクセストランジスタのゲート‐ソース電圧(VGS)を増加させることになる。より高いゲート‐ソース電圧(VGS)は、アクセストランジスタ内のゲート誘電体の破損を招き、信頼性に懸念が生じることになる(例えば、装置故障)。
本実施形態は、抵抗型ランダムアクセスメモリ(RRAM)回路に関し、RRAM回路は、RRAM回路の読み出し電流ウィンドウを改善するように配置されたバイアス素子、および関連方法を含む。いくつかの実施形態では、RRAM回路は、複数のRRAMセルを有するRRAMアレイを含む。ワード線復号器は、第1の読み出し電圧を、選択されたRRAMセルを含むRRAMセルの行(row)に接続されたワード線に印加するように配置される。ビット線復号器は、第2の読み出し電圧を、選択されたRRAMセルに接続されたビット線に印加するように配置される。バイアス素子は、非ゼロのバイアス電圧をRRAMセルの行の中の選択されていないRRAMセルに接続されたビット線と選択線に印加するように配置される。非ゼロのバイアス電圧を選択されていないRRAMセルに接続されたビット線と選択線に印加することによって、より高いワード線電圧は、読み出し動作の期間に用いられることができるため、対応するアクセストランジスタにダメージを与えることなく、RRAM回路の読み出し電流ウィンドウを増加させる。
図1は、抵抗型ランダムアクセスメモリ(RRAM)回路100の読み出し電流ウィンドウ(read current window)を改善するように配置されたバイアス素子を含む抵抗型ランダムアクセスメモリ(RRAM)回路のブロック図のいくつかの実施形態を示している。
RRAM回路100は、複数のRRAMセル104a〜104dを有するRRAMアレイ102を含む。RRAMセル104a〜104dは、行(row)および/または列(column)の方式でRRAMアレイ102の中に配置される。RRAMアレイ102の行の中のRRAMセル104a、104bまたは104c、104dは、ワード線WL1またはWL2に動作可能にそれぞれ接続され、RRAMアレイ102の列の中のRRAMセル104a、104cまたは104b、104dは、ビット線BL1またはBL2および選択線SL1またはSL2に動作可能にそれぞれ接続される。複数のRRAMセル104a〜104dは、ワード線WL1またはWL2およびビット線BL1またはBL2および/或いは選択線SL1またはSL2の交差によって定義されたアドレスとそれぞれ関連付けられる。
複数のRRAMセル104a〜104dは、RRAM装置106およびアクセストランジスタ108をそれぞれ含む。RRAM装置106は、低抵抗状態と高抵抗状態との切り替えが可能である抵抗状態を有する。抵抗状態は、RRAM装置106内に記憶されたデータ値(例えば、“1”または“0”)を示している。RRAM装置106は、ビット線BL1またはBL2に接続された第1の端子およびアクセストランジスタ108に接続された第2の端子を有する。アクセストランジスタ108は、ワード線WL1またはWL2に接続されたゲート、選択線SL1またはSL2に接続されたソース、およびRRAM装置106の第2の端子に接続されたドレインを有する。ワード線WL1またはWL2を活性化することによって、アクセストランジスタ108はオンになり、選択線SL1またはSL2がRRAM装置106の第2の端子に接続されるようにする。
RRAMアレイ102は、複数のRRAMセル104a〜104dからデータを読み出す、および/または複数のRRAMセル104a〜104dにデータを書き込むように配置されたサポート回路に接続される。いくつかの実施形態では、サポート回路は、ワード線復号器110、ビット線復号器112、選択線復号器114、および感知回路116を含む。ワード線復号器110は、第1のアドレスADDRに基づいてワード線WL〜WLの1つに信号(例えば、電流および/または電圧)を選択的に印加するように配置され、ビット線復号器112は、第2のアドレスADDRに基づいて複数のビット線BL〜BLの1つに信号(例えば、電流および/または電圧)を選択的に印加するように配置され、且つ選択線復号器114は、第3のアドレスADDRに基づいて複数の選択線SL〜SLの1つに信号(例えば、電流および/または電圧)を選択的に印加するように配置される。
ワード線WL〜WL、ビット線BL〜BL、および選択線SL〜SLに信号を選択的に印加することによって、上述のサポート回路は、複数のRRAMセル104a〜104dの選択された1つに、形成(forming)動作、セット動作、リセット動作、および読み出し動作を行うことができる。例えば、RRAMセル104aからデータを読み出すには、ワード線復号器110は、ワード線WLに信号(例えば、電圧)を印加し、ビット線復号器112は、ビット線BLに信号(例えば、電圧)を印加し、且つ選択線復号器114は、選択線SLに信号(例えば、電圧)を印加する。印加された信号は、感知回路116がRRAMセル104aのデータ状態に応じた値を有する信号(例えば、電圧)を受けるようにさせる。感知回路116は、この信号を感知し、上述の信号に基づいて選択されたRRAMセル104aのデータ状態を判定するように配置される(例えば、受けた電圧と基準電圧を比較することによって)。
ビット線BL〜BLおよび選択線SL〜SLもバイアス素子118に接続される。RRAMアレイの動作中(例えば、読み出し動作、セット動作、リセット動作)、バイアス素子118は、非ゼロのバイアス電圧をRRAMセルの行の中の選択されていないRRAMセル104bに接続されたビット線BL〜BLおよび/または選択線SL〜SLに選択的に印加するように配置され、且つ選択されていないRRAMセルは、活性化されていないワード線に接続される。例えば、RRAMセル104aが読み出し動作中に選択された場合、バイアス素子118は、動作中に、非ゼロのバイアス電圧をビット線BLおよび選択線SLに印加することができる。
非ゼロのバイアス電圧を選択されていないRRAMセルに接続されたビット線BLまたはBLおよび選択線SLまたはSLに印加することは、選択されたワード線と選択されていない選択線および/またはビット線との間のより小さい電位差を達成する。より小さい電位差は、選択されていないRRAMセルのアクセストランジスタ108のゲート誘電体間の電圧差を減少するため、より高いワード線の電圧が、選択されていないRRAMセルのアクセストランジスタ108へのダメージを増加させることなく、動作で用いられるようにする。読み出し動作中でのより高いワード線電圧の使用は、選択されたRRAMセルの中のアクセストランジスタ108の読み出し電流ウィンドウを増加させることができる。
図2は、RRAM回路の読み出し動作を行う方法200のいくつかの実施形態の流れ図を示しており、バイアス電圧を用いてRRAM回路の読み出し電流ウィンドウを改善している。
本実施形態の方法200は、一連の動作またはイベントとして記述され、説明されているが、これらの動作またはイベントは、本発明を限定するものではない。例えば、いくつかの動作は、異なる順序で行われるか、または本実施形態で記述され、説明されている以外の動作またはイベントと同時に発生されることができる。また、全ての記述された動作がここに記述された1つ以上の態様または実施形態を実施するのに必要とされるわけではない。また、ここに記述された1つ以上の動作は、1つ以上の単独の動作および/または段階で行われてもよい。
ステップ202では、第1の読み出し電圧がRRAMセルの行に接続されたワード線に印加され、ワード線を活性化させる。いくつかの実施形態では、ワード線は、RRAMセルの行の中の複数のアクセストランジスタのゲートに接続されてもよい。
ステップ204では、第2の読み出し電圧がRRAMセルの行の中の選択されたRRAMセルのRRAM装置の第1電極に接続されたビット線に印加される。第2の読み出し電圧は、第1の読み出し電圧より小さい値を有する非ゼロの電圧であることができる。
ステップ206では、第2の読み出し電圧より小さい第3の読み出し電圧が、選択されたRRAMセルの中のRRAM装置の第2電極に選択的に接続された選択線に印加される。いくつかの実施形態では、第3の読み出し電圧は、ドレイン供給電圧(VDD)と等しいことができる。いくつかの実施形態では、第3の読み出し電圧は、実質的にゼロのボルトと等しいことができる。
ステップ208では、1つ以上の非ゼロのバイアス電圧がRRAMセルの行の中の選択されていないRRAMセルに接続されたビット線および/または選択線に印加される。いくつかの実施形態では、動作208は、動作210および212に基づいて行われることができる。
ステップ210では、第1の非ゼロのバイアス電圧は、RRAMセルの行の中の選択されていないRRAMセルに接続されたビット線に印加される。
ステップ212では、第2の非ゼロのバイアス電圧は、RRAMセルの行の中の選択されていないRRAMセルに接続された選択線に印加される。
方法200の行動は、任意の順序で行われることができることが認識されるであろう。例えば、いくつかの実施形態では、第1の読み出し電圧(ステップ202)、第2の読み出し電圧(ステップ204)、および/または第3の読み出し電圧(ステップ206)を印加する前に、1つ以上の非ゼロのバイアス電圧が選択されていないRRAMセルに接続されたビット線および/または選択線に印加されてもよい。これらの実施形態では、1つ以上の読み出し電圧を印加する前の非ゼロのバイアス電圧の印加は、ゲート誘電体間の電圧差を減少することによって、アクセストランジスタのゲート誘電体へのダメージを減少することができる(例えば、第1の読み出し電圧の前に非ゼロのバイアス電圧を印加することによって、全ての第1の読み出し電圧がゲート誘電体間に印加されなくなる)。
他の実施形態では、1つ以上の非ゼロのバイアス電圧(ステップ210および/または212)は、1つ以上の読み出し電圧(ステップ202、204、および/または206)の印加の後、選択されていないRRAMセルに接続されたビット線および/または選択線に印加されてもよい。
また、方法200は、読み出し動作中に、非ゼロのバイアス電圧を選択されていないRRAMセルに接続されたビット線および/または選択線に印加することを述べているが、本方法は、この動作を制限するものではない。選択されていないRRAMセルに接続されたビット線および/または選択線への非ゼロのバイアス電圧の印加は、アクセストランジスタのゲート誘電体間の電圧差を減少するため、どのRRAM動作中(例えば、読み出し動作、セット動作、リセット動作)にも用いられることができる。
図3は、本開示のRRAM回路に対して読み出し動作を行う方法を示しているブロック図300のいくつかの実施形態を示している。
図3に示されるように、第1のワード線電圧VWL1は、選択されたRRAMセル104aを含むRRAMアレイ102の中のRRAMセル104a〜104bの第1の列に接続された第1のワード線WLに印加される。第1のワード線電圧VWLは、RRAMセル104a〜104bの第1の列の中のアクセストランジスタ108のゲートに提供される。第1のワード線電圧VWL1は、非ゼロの電圧値(例えば、1.4V)に設定されることができる。
選択されたRRAMセル104aでは、第1のビット線電圧VBL1は、選択されたRRAMセル104aのRRAM装置106aの第1の電極に接続される。いくつかの実施形態では、第1のビット線電圧VBL1は、ビット線復号器112から出力された非ゼロの電圧とバイアス素子118から出力された実質的にゼロのバイアス電圧の総和に等しい。第1の選択線電圧VSL1は、選択されたRRAMセル104aのアクセストランジスタ108aに接続された第1の選択線SLに印加される。いくつかの実施形態では、第1の選択線電圧VSL1は、実質的にゼロのボルトと等しいことができる。いくつかの実施形態では、第1の選択線電圧VSL1は、選択線復号器114から出力された実質的にゼロの電圧、且つバイアス素子118から出力された実質的にゼロのバイアス電圧と等しいことができる。
選択されていないRRAMセル104bでは、第2のビット線電圧VBL2は、選択されていないRRAMセル104bのRRAM装置106bの第1の電極に接続される。いくつかの実施形態では、第2のビット線電圧VBL2は、ビット線復号器112から出力された実質的にゼロの電圧とバイアス素子118から出力された非ゼロのバイアス電圧の総和に等しい。第2の選択線電圧VSL2は、選択されていないRRAMセル104bのアクセストランジスタ108bに接続された第2の選択線SL1に印加される。いくつかの実施形態では、第2の選択線電圧VSL2は、選択線復号器114から出力された実質的にゼロの電圧と、且つバイアス素子118から出力された非ゼロのバイアス電圧の総和と等しい。
RRAMセル104aまたは104bの中のアクセストランジスタ108aまたは108bのしきい値電圧(VGS)は、ドレイン‐ソース電圧(VDS)とゲート‐ドレイン電圧(VDG)(即ち、VS=VDS+VDG)の総和と等しい。選択されたRRAMセル104aの中のアクセストランジスタ108aは、第1のワード線電圧VWL1と等しいゲート電圧、第1のビット線電圧VBL1と等しいドレイン電圧、および第1の選択線電圧VSL1と等しいソース電圧を有する。選択されたRRAMセル104aの中のアクセストランジスタ108aで得られたしきい値(VGS1)は、(VBL1−VSL1)+(VWL1−VBL1)と等しい。選択されていないRRAMセル104bのアクセストランジスタ108bは、第1のワード線電圧VWL1と等しいゲート電圧、第2のビット線電圧VBL2と等しいえドレイン電圧、および第2の選択線電圧VSL2と等しいソース電圧を有する。選択されていないRRAMセル104bの中のアクセストランジスタ108aで得られたしきい値(VGS2)は、(VBL2−VSL2)+(VWL2−VBL2)と等しい。
第1のビット線電圧VBL1と第1の選択線電圧VSL1との間の差値は、第2のビット線電圧VBL2と第2の選択線電圧VSL2との間の差値より大きく、第1のワード線電圧VWL1と第1のビット線電圧VBL1との間の差値は、第1のワード線電圧VWL1と第2のビット線電圧VBL2との間の差値と実質的に等しい。従って、選択されたRRAMセル104aの中のアクセストランジスタ108のしきい値(VGS1)(即ち、(VGS1)=(VBL1−VSL1)+(VWL1−VBL1))は、選択されたRRAMセル104bの中のアクセストランジスタ108のしきい値(VGS2)(即ち、(VGS2)=(VBL2−VSL21)+(VWL2−VBL2))より大きい(RRAMセルの中のアクセストランジスタのしきい値は、RRAMセルに印加されたビット線電圧と選択線電圧の間の差値によって制御されることができるため)。
従って、非ゼロのバイアス電圧を、選択されていないRRAMセル104bに接続されたビット線BLおよび選択線SLに印加すると、ゲートドレイン電圧(VDG)を、選択されたRRAMセル104aと選択されていないRRAMセル104bの両方の中のアクセストランジスタ108a、108bと同じ電圧に維持させることができる(例えば、選択されていないRRAMセル104bのアクセストランジスタ108bに比べ、選択されたRRAMセル104aのアクセストランジスタ108aでドレイン‐ソース電圧(VDS)(VDS=VBL−VSL)としきい値電圧(VGS2=VDS2−VGD2)を増加したとき)。言い換えれば、バイアス電圧を、選択されていないRRAMセル104aに接続されたビット線BL2および選択線SL2に印加すると、選択されていないRRAMセル104bのアクセストランジスタ108bでしきい値電圧(VGS2=VDS2−VGD2)を減少し、選択されていないRRAMセル104bの中のアクセストランジスタ108bにダメージを与えることなく、読み出し動作中により大きなワード線電圧VWLxが印加されるようにする。
図4は、本開示のRRAM回路の動作方法を示しているタイミング図400のいくつかの実施形態を示している。タイミング図は、形成動作402(初期導電性フィラメントがRRAMセル内に形成される)、セット動作404(導電性フィラメントが断線し、高抵抗状態となる)、リセット動作406(導電性フィラメントが再形成され、低抵抗状態となる)、および読み出し動作408を示している。
図4に示されるように、初期時間tではRRAM回路に動作が行われない。バイアス電圧はRRAM回路のどのワード線、ビット線、および/または選択線にも印加されない。
第1の時間tでは、形成動作が行われる。形成動作402中、選択されたワード線の電圧VWL_selは、第1のワード線電圧V1WLで保持され、選択されていないワード線の電圧VWL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。選択されたビット線の電圧VBL_selは、第1のビット線電圧V1BLで保持され、選択されていないビット線の電圧VBL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。選択された選択線の電圧VSL_selおよび選択されていない選択線の電圧VSL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。第1のワード線電圧VWL1は、RRAMアレイの行のRRAMセルの中のアクセストランジスタをオンにし、行の中のRRAM装置と複数の選択線SL〜SLの間に導電経路を形成する。選択されたビット線の電圧VBL_selと選択された選択線の電圧VSL_selは、選択されたRRAMセルの中のRRAM装置の電極の間に大きな電圧差を形成する。大きな電圧差は、RRAM装置内の誘電体材料層を通過する電流を駆動し、初期導電性フィラメントがRRAM装置内に形成されるようにする(例えば、熱エネルギーおよび/または電磁力を発生させることによって、誘電体材料層内の酸素欠損(oxygen vacancy migration)を生じ、初期導電性フィラメントを形成する)。
第1の時間tでは、セット動作404が行われる。セット動作404中、選択されたワード線の電圧VWL_selは、第1のワード線電圧V1WLで保持され、選択されていないワード線の電圧VWL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。選択されたビット線の電圧VBL_selは、第2のビット線電圧V2BLで保持され、選択されていないビット線の電圧VBL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。いくつかの実施形態では、第2のビット線電圧V2BLは、第1のビット線電圧V1BLより小さくてもよい。選択された選択線の電圧VSL_selおよび選択されていない選択線の電圧VSL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。第1のワード線電圧V1WLは、RRAMアレイの行のRRAMセルの中のアクセストランジスタをオンにし、RRAMアレイの行の中のRRAM装置と複数の選択線SL〜SLの間に導電経路を形成する。選択されたビット線VBL_selと選択された選択線VSL_selの電圧は、電圧差を形成し、且つ上述の電圧差は、選択されたRRAMセル内のRRAM装置内の誘電体材料層を通過する電流を駆動する。RRAM装置に既存のフィラメントがあるため、セット動作404は、初期の形成動作402より小さい電圧差(例えば、より小さいビット線電圧)を用いることができる。
第3の時間tでは、リセット動作406が行われる。リセット動作406中、選択されたワード線VWL_sel電圧は、第2のワード線電圧V2WLで保持され、選択されていないワード線の電圧VWL_unsel低電圧(例えば、VDDまたは0ボルト)で保持される。選択されたビット線VBL_selおよび選択されていないビット線VBL_unsel電圧は、低電圧(例えば、VDDまたは0ボルト)で保持される。選択された選択線の電圧VSL_selは、第1の選択線の電圧V1SLで保持され、選択されていない選択線の電圧VSL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。第2のワード線電圧V2WLは、RRAMアレイの行のRRAMセルの中のアクセストランジスタをオンにし、RRAMアレイの行の中のRRAM装置と複数の選択線SL1〜SLnの間に導電経路を形成する。選択されたビット線の電圧VBL_selと選択された選択線の電圧VSL_selは、電圧差を形成し、且つ上述の電圧差は、選択されたRRAMセル内のRRAM装置内の誘電体材料層を通過する電流を駆動し(セット動作と反対の方向で)、RRAM装置内の導電フィラメントを断線させる。
第4の時間tでは、リセット動作408が行われる。リセット動作408中、選択されたワード線VWL_sel電圧は、第3のワード線電圧V3WLで保持され、選択されていないワード線の電圧VWL_unselは、低電圧(例えば、VDDまたは0ボルト)で保持される。第3のワード線電圧V3WLは、第1のワード線電圧V1WLより大きくてもよい。選択されたビット線VBL_selおよび選択されていないビット線VBL_unsel電圧は、第3のビット線V3BLで保持される。選択された選択線の電圧VSL_selは、低電圧(例えば、VDDまたは0ボルト)で保持され、選択されていない選択線の電圧VSL_unselは、第2の選択線電圧V2SL(即ち、非ゼロのバイアス電圧)保持される。いくつかの実施形態では、第3のビット線電圧V3BLは、第2の選択線電圧V2SLと実質的に等しい。第3のワード線電圧V3WLは、RRAMアレイの行のRRAMセルの中のアクセストランジスタをオンにし、RRAMアレイの行の中のRRAM装置と複数の選択線SL〜SLの間に導電経路を形成し、選択されたRRAMセル内のRRAM装置の電極間の電圧差を形成する。
図5A〜図5Cは、RRAM回路の動作方法のより詳細な実施形態を示すいくつかの図を示している。図5A〜図5Cに示された実施形態では、読み出し動作中に用いられる第1のワード線電圧は、1.4ボルトとほぼ等しい値を有する。1.4ボルトとほぼ等しい値を有する第1のワード線電圧を用いると、選択されたRRAMセルの読み出し電流ウィンドウを改善することができる。1.4ボルトとほぼ等しい値を有する第1のワード線電圧の使用は、これらの電圧が選択されていないRRAMセル内のアクセストランジスタのゲート誘電体にダメージを与える可能性があるため、一般的に、RRAMアレイの読み出し動作中に用いられることができる、許容ワード線電圧でない。しかしながら、選択されていないRRAMセルに接続されたビット線および選択線でのバイアス電圧の使用は、アクセストランジスへのダメージを軽減するため、このワード線電圧を用いることができる。
図5A〜図5Cは、第1のワード線電圧が1.4ボルトとほぼ等しい値を有する実施形態に関して説明されているが、本実施形態を限定するものではない。むしろ、代替の実施形態では、第1のワード線電圧は、1.4ボルトより大きく(例えば、1.6V、1.8Vなど)、または1.4ボルトより小さく(例えば、1.2Vなど)てもよい。
図5Aは、RRAM回路に形成動作、セット動作、リセット動作、および読み出し動作を行うように用いられる例示的な電圧のいくつかの実施形態を示す図500を示している。
図5Aに示されるように、読み出し動作中、1.4ボルトとほぼ等しい値を有する第1のワード線電圧502は、選択されたRRAMを含むRRAMセルの行に接続されたワード線に印加され、実質的にゼロの電圧を有する第2のワード線電圧504は、選択されたRRAMを含まないRRAMセルの行に接続されたワード線に印加される。0.3Vとほぼ等しい値を有する第1のビット線電圧506と第2のビット線電圧508は、選択されたRRAMセルと選択されていないRRAMセルに接続されたビット線に印加される。いくつかの実施形態では、ビット線電圧506は、ビット線復号器によって発生され、第2のビット線電圧508は、バイアス素子によって発生されることができる。実質的にゼロの電圧を有する第1の選択線電圧510は、選択されたRRAMセルに動作可能に接続された選択線に印加され、0.3Vとほぼ等しい値を有する第2の選択線電圧512は、選択されていないRRAMセルに接続された選択線に印加される。いくつかの実施形態では、第2の選択線電圧512は、バイアス素子によって発生されることができる。
いくつかの実施形態では、形成動作および/またはセット動作において、第1のワード線の電圧502と第2のビット線の電圧508との間の差は、選択されたワード線の電圧と選択されていないビット線の電圧との間の差と実質的に等しくすることができる。
図5Bは、いくつかの実施形態のブロック図514を示しており、図5Aで述べた電圧の印加によって選択されたRRAMセル104a内のRRAM装置106の読み出し動作を示している。
図5Cは、図5Aで述べた電圧のRRAM装置の読み出し電流を示すグラフ516のいくつかの実施形態を示している。グラフは、x軸に沿った読み出し電流とy軸に沿ったビット数(即ち、読み出し電流値を有するビット数)を示している。
グラフ516に示されるように、読み出し電流は、第1の値を有する記憶されたデータ状態に用いる(例えば、“0”を有するデータ状態に用いる)第1の電流範囲518、および第2の値を有する記憶されたデータ状態に用いる(例えば、“1”を有するデータ状態に用いる)第2の電流範囲520を有する。第1の電流範囲518と第2の電流範囲520との差は、読み出し電流ウィンドウ522である。読み出し動作において、読み出し電流ウィンドウ522が大きければ大きいほど、他のデータ状態と区別しやすくなる。
第1のワード線電圧502を、1.4ボルトとほぼ等しい値を有する選択されたワード線に印加すると、より小さいワード線電圧のときのRRAMセルの読み出し電流ウィンドウを改善することができる。例えば、1.4ボルトとほぼ等しい値を有する第1のワード線電圧502の印加は、約1.1ボルトのワード線電圧を印加した約6μAと比べ、約11マイクロアンペア(μA)の読み出し電流ウィンドウを提供する。
図6は、バイアス素子に接続された抵抗型ランダムアクセスメモリ(RRAM)セルを含む集積チップ600の断面図のいくつかの実施形態を示している。
集積チップ600は、基板602上に配置されたRRAM装置618を含む。いくつかの実施形態では、基板602は、例えば半導体ウエハ、および/または1つ以上のウエハ上のダイなどの任意のタイプの半導体本体(例えば、シリコン、SiGe、SOI)、それと関連する任意の他のタイプの金属層、装置、半導体および/またはエピタキシャル層なども含んでもよい。
トランジスタ装置604は、基板602内に配置される。トランジスタ装置604は、チャネル領域607で分離されるソース領域606、およびドレイン領域608を含む。トランジスタ装置604は、ゲート誘電体609によってチャネル領域607から分離されたゲート電極610も含む。ソース領域606は、1つ以上の金属配線層614(例えば、金属線、金属ビア、および/または導電性接触子)によって選択線612に接続される。ゲート電極610は、1つ以上の金属配線層614によってワード線616に接続される。ドレイン領域608は、1つ以上の金属配線層614によってRRAM装置618の底部電極620に接続される。
RRAM装置618の底部電極620は、誘電体材料層622によって、上部電極624から分離される。酸素欠損チェーン(chain of oxygen vacancies)を含む導電性フィラメント626は、RRAM装置618に形成動作が行われた後、誘電体材料層622を通過して延伸する。上部金属ビアは、RRAM装置618の上部電極624を、RRAM装置618を覆う金属配線層の中に形成される。いくつかの実施形態では、底部電極620および上部電極624は、例えばプラチナ(Pt)、アルミニウム銅(AlCu)、窒化チタン(TiN)、金(Au)、チタン(Ti)、タンタル(Ta)、タンタル窒化物(TaN)、タングステン(W)、タングステン窒化物(WN)、および/または銅(Cu)などを含むことができる。いくつかの実施形態では、誘電体材料層622は、酸化ニッケル(NiO)、チタン酸化物(TiO)、ハフニウム酸化物(HfO)、酸化ジルコニウム(ZrO)、酸化亜鉛(ZnO)、タングステン酸化物(WO3)、酸化アルミニウム(Al2O3)、タンタル酸化物(TaO)、モリブデン酸化物(MoO)および/または酸化銅(CuO)を含んでもよい。
ワード線復号器110はワード線616に接続され、ビット線復号器112はビット線628に接続され、且つ選択線復号器114は選択線612に接続される。ビット線628と選択線612は、RRAM装置が読み込むように選択されないとき、バイアス電圧Vbiasをビット線BLと選択線SLに選択的に印加するように配置されたバイアス素子118に更に接続される。いくつかの実施形態では、ワード線復号器110、ビット線復号器112、および選択線復号器114は、バックエンドオブライン(BEOL)金属配線層(例えば、レベル間誘電体構造内に配置された導線およびビア)によって、ワード線616、ビット線628、および選択線612にそれぞれ接続されることができる。同様に、ビット線628および選択線612は、BEOL金属配線層(例えば、レベル間誘電体構造内に配置された導線およびビア)によって、バイアス素子118に接続されることができる。
集積チップ600は、1T1R(1つのトランジスタ、1つのレジスタ)を有するRRAM装置構造と記述されているが、他の実施形態では、本発明のRRAM回路は他のRRAM装置構造(例えば2T2R)に用いられることもできる。また、選択線612、ワード線616、ビット線628は、この実施形態に示されたのと異なる層に配置されることができる。また、本発明に係る方法および装置は、RRAMセルに関連して記述されているが、本発明に係る方法および装置は、このタイプのメモリ素子に限定されるものではないことは理解されるべきである。むしろ、代替の実施形態では、本開示の方法および装置は、他のタイプのメモリ素子、例えば、抗磁ランダムアクセスメモリ(MRAM)装置などに用いられることができる。
図7A〜図7Bは、バイアス素子に接続されたRRAMアレイを含むRRAM回路のいくつかの実施形態を示すブロック図を示している。
図7Aに示されるように、RRAM回路700は、RRAM装置106とアクセストランジスタ108をそれぞれ含む複数のRRAMセル104を有するRRAMアレイ102を含む。バイアス素子702は、複数のRRAMセル104に接続された複数のビット線BL〜BL、および選択線SL〜SLにそれぞれ接続される。バイアス素子702は、読み出し動作中、選択されていないRRAMセルに接続された、複数のビット線BL〜BL、および/または複数の選択線SL〜SLの中の1つ以上のビット線および/または選択線に非ゼロのバイアス電圧を提供するように配置される。いくつかの実施形態では、バイアス素子702は、形成動作、セット動作、および/またはリセット動作中、選択されていないRRAMセルに接続された、複数のビット線BL1〜BLn、および複数の選択線SL〜SLの中の1つ以上のビット線および/または選択線に非ゼロのバイアス電圧を印加しないように配置されることができる。
RRAMアレイ102は、ワード線復号器110、ビット線復号器112、選択線復号器114、および感知回路704aに接続される。制御ユニット706は、1つ以上のアドレスをワード線復号器110、ビット線復号器112、および選択線復号器114に提供するように配置される。1つ以上のアドレスは、復号化されたマルチビット信号を含み、動作(例えば、セット、リセット、読み出し)中に、ワード線WL〜WL、ビット線BL〜BL、および選択線SL〜SLのどれが活性化されるか判定する。例えば、ワード線復号器110は、第1のアドレスADDRWLに基づいてワード線WL〜WLの1つに信号(例えば、電流および/または電圧)を選択的に印加するように配置されることができ、ビット線復号器112は、第2のアドレスADDRBL/SLに基づいて複数のビット線BL〜BLの1つに信号(例えば、電流および/または電圧)を選択的に印加するように配置されることができ、且つ選択線復号器114は、第2のアドレスADDRBL/SLに基づいて複数の選択線SL〜SLの1つに信号(例えば、電流および/または電圧)を選択的に印加するように配置されることができる。
感知回路704aは、読み出し動作における、選択された1つのRRAMセル104内のデータ状態を判定するように配置される。いくつかの実施形態では、感知回路206は、マルチプレクサ708およびセンスアンプ710を含むことができる。図7Aに示されるように、いくつかの実施形態では、感知回路704aは、ビット線BL〜BLによってデータを読み込むように配置されてもよい。これらのいくつかの実施形態では、マルチプレクサ708は、1つ以上の構成要素をビット線復号器112とシェアしてもよい。読み出し動作中、マルチプレクサ708は、複数のビット線BL〜BLの中の1つ以上のビット線から信号を受信し、それに基づいてセンスアンプ710に信号を選択的に提供するように配置される。センスアンプ710は、受信した信号を基準電圧Vrefと比較し、選択されたRRAMセルに保存されたデータ状態に対応する出力データ状態Dout(例えば、「1」または「0」)を発生させる。
図7Bに示されるように、いくつかの代替の実施形態では、RRAM回路714は、選択線SL〜SLによってデータを読み込むように配置されることができる。これらのいくつかの実施形態では、マルチプレクサ708は、1つ以上の構成要素を選択線復号器114とシェアすることができる。読み出し動作中、マルチプレクサ708は、複数の選択線SL〜SLの中の1つ以上のビット線から信号を受信し、それに基づいてセンスアンプ710に信号を選択的に提供するように配置される。センスアンプ710は、受信した信号を基準電圧Vrefと比較し、選択されたRRAMセルに保存されたデータ状態に対応する出力データ状態Dout(例えば、「1」または「0」)を発生させる。
いくつかの実施形態では、制御ユニット706は、バイアス素子702に更に接続されてもよい。制御ユニット706は、バイアス素子702を選択的に動作し、読み出し動作中に、複数のビット線BL1〜BLnおよび/または複数の選択線SL1〜SLnに非ゼロのバイアス電圧を印加するように配置される。いくつかの実施形態では、バイアス素子702は、バイアス素子復号器712を含んでもよい。バイアス素子復号器712は、第2のアドレスADDRBL/SLを受け、第2のアドレスADDRBL/SLに基づいてバイアス電圧を選択的に印加するように配置される。例えば、第2のアドレスADDRBL/SLに基づいて、バイアス素子復号器712は、非ゼロのバイアス電圧を、選択されたビット線と選択されていないビット線、および選択されていない選択線に印加するが、選択されていない選択線に印加しないように配置されてもよい。いくつかの代替の実施形態では、バイアス素子復号器712は、制御ユニット706から、第2のアドレスADDRBL/SLと異なるアドレスを受けるように配置されてもよい。
いくつかの実施形態では、制御ユニット706は、バイアス素子702を動作し、RRAMアレイ102の形成動作中、セット動作中、および/またはリセット動作中に、複数のビット線BL1〜BLnおよび/または複数の選択線SL1〜SLnに非ゼロのバイアス電圧を印加しないように配置される。例えば、いくつかの実施形態では、バイアス素子702は、形成動作中、セット動作中、および/またはリセット動作中に、複数のビット線BL1〜BLnおよび/または複数の選択線SL1〜SLnと分離、および/またはオフにされてもよい。
従って、いくつかの実施形態では、本発明は、RRAMセルの読み出し動作を行う方法および装置に関し、読み出し動作において、選択されていないRRAMセルに接続されたビット線と選択線に非ゼロのバイアス電圧を印加し、対応するアクセストランジスタにダメージを与えることなく、読み出し電流ウィンドウを増加させる。
いくつかの実施形態では、本発明は、選択されたRRAM装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法に関するものである。読み出し動作は、第1の読み出し電圧をワード線に印加して、RRAMアレイ内のRRAMセルの行に接続されたワード線を活性化させることによって行われる。RRAMセルの行は、選択されたRRAM装置を含む。読み出し動作は、第2の読み出し電圧を選択されたRRAM装置の第1の電極に接続されたビット線に更に印加することによって、且つ1つ以上の非ゼロのバイアス電圧を選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加することによって、行われる。
他の実施形態では、本発明は、選択されたRRAM装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法に関するものである。読み出し動作は、第1の非ゼロの電圧を第1の読み出し電圧をワード線に印加して、RRAMアレイ内のRRAMセルの行に接続されたワード線に印加することによって行われる。RRAMセルの行は、選択されたRRAM装置を含む。読み出し動作は、第2の非ゼロの電圧を選択されたRRAM装置の第1の電極に接続されたビット線に更に印加することによって、且つ実質的にゼロの電圧を選択されたRRAM装置の第2の電極に動作可能に接続された選択線に印加することによって、行われる。読み出し動作は、非ゼロのバイアス電圧を選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に更に印加することによって行われる。
またもう1つの実施形態では、本発明は、集積チップに関するものである。集積チップは、複数のRRAMセルを有するRRAMアレイを含む。集積チップは、第1の読み出し電圧を、RRAMアレイ内のRRAMセルの行に接続されたワード線に印加するように配置されたワード線復号器を更に含む。RRAMセルの列は、選択されたRRAM装置を含む。集積チップは、第2の読み出し電圧を、選択されたRRAM装置の第1の電極に接続されたビット線に印加するように配置されたビット線復号器を更に含む。集積チップは、非ゼロのバイアス電圧を選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するように配置されたバイアス素子を更に含む。
以上、当業者が本開示の態様をより理解できるように幾つかの実施の形態特徴を概説した。上記実施の形態は、他のプロセスおよび構造を設計又は改変するための基礎となり得る。本開示の思想を逸脱しない限りにおいては、等価な構成を含み、本開示の思想を逸脱せずに、ここで種々の変更、代替、および改変も含む。
100…RRAM回路
102…RRAMアレイ
104a〜104d…RRAMセル
106…RRAM装置
108…アクセストランジスタ
110…ワード線復号器
112…ビット線復号器
114…選択線復号器
116…感知回路
118…バイアス素子
WL〜WL…ワード線
BL〜BL…ビット線
SL〜SL…選択線
202〜212…動作
106a、106b…RRAM装置
108a、108b…アクセストランジスタ
402…形成動作
404…セット動作
406…リセット動作
408…読み出し動作
502…第1のワード線電圧
504…第2のワード線電圧
506…第1のビット線電圧
508…第2のビット線電圧
510…第1の選択線電圧
512…第2の選択線電圧
522…読み出し電流ウィンドウ
600…集積チップ
602…基板
604…トランジスタ装置
606…ソース領域
607…チャネル領域
608…ドレイン領域
609…ゲート誘電体
610…ゲート電極
612…選択線
614…金属配線層
616…ワード線
618…RRAM装置
620…底部電極
622…誘電体材料層
624…上部電極
626…導電性フィラメント
628…ビット線
700…RRAM回路
702…バイアス素子
704a、704b…感知回路
706…制御ユニット
708…マルチプレクサ
710…センスアンプ
712…バイアス素子復号器
714…RRAM回路

Claims (10)

  1. 選択された抵抗型ランダムアクセスメモリ(以下RRAMと称す)装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法であって、
    第1の読み出し電圧をワード線に印加して、RRAMアレイ内の前記選択されたRRAM装置を含むRRAMセルの行に接続された前記ワード線を活性化させるステップ、
    第2の読み出し電圧を、前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するステップ、および
    1つ以上の非ゼロのバイアス電圧を、選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するステップを含み、
    前記第1の読み出し電圧は前記1つ以上の非ゼロのバイアス電圧より高い方法。
  2. 第3の読み出し電圧を、前記選択されたRRAM装置の第2の電極に動作可能に接続された選択線に印加するステップを更に含み、
    前記第2の読み出し電圧は、前記第3の読み出し電圧より大きい請求項1に記載の方法。
  3. セット動作およびリセット動作中、前記選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続された、前記ビット線および選択線に、前記1つ以上の非ゼロのバイアス電圧を印加しないステップを更に含む請求項1に記載の方法。
  4. 前記選択されたRRAM装置にセット動作を行うステップを更に含み、
    前記セット動作を行うステップは、
    第1のセット電圧を前記ワード線に印加して、前記RRAMアレイ内の前記RRAMセルの行に接続された前記ワード線を活性化させるステップ、および
    第2のセット電圧を、前記選択されたRRAM装置の前記第1の電極に接続された前記ビット線に印加するステップを含む請求項1に記載の方法。
  5. 前記第1の読み出し電圧は、前記第1のセット電圧より大きい請求項4に記載の方法。
  6. 前記第2のセット電圧より小さい第3のセット電圧を、前記選択されたRRAM装置の第2電極に動作可能に接続された選択線に印加するステップを更に含み、
    前記第1の読み出し電圧と前記1つ以上の非ゼロのバイアス電圧との間の差は、前記第のセット電圧と前記第3のセット電圧との間の差とほぼ等しい請求項4に記載の方法。
  7. 選択されたRRAM装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法であって、
    第1の非ゼロ電圧を、RRAMアレイ内の前記選択されたRRAM装置を含むRRAMセルの行に接続されたワード線に印加するステップ、
    第2の非ゼロの電圧を、前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するステップ、
    実質的にゼロの電圧を、前記選択されたRRAM装置の第2の電極に動作可能に接続された選択線に印加するステップ、および
    非ゼロのバイアス電圧を、選択されていないRRAM装置を有する前記RRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するステップを含み、
    前記第1の読み出し電圧は前記非ゼロのバイアス電圧より高い方法。
  8. 前記選択されたRRAM装置のセット動作を行うステップを更に含み、
    前記セット動作を行うステップは、第1の非ゼロのセット電圧を、前記RRAMセルの行に接続された前記ワード線に印加するステップを含み、
    前記第1の非ゼロの電圧は、前記第1の非ゼロのセット電圧より大きい請求項7に記載の方法。
  9. 前記セット動作を行うステップは、
    第2の非ゼロのセット電圧を、前記選択されたRRAM装置の前記第1の電極に接続された前記ビット線に印加するステップ、および
    実質的にゼロのセット電圧を前記選択されたRRAM装置の前記第2の電極に動作可能に接続された前記選択線に印加するステップを更に含む請求項8に記載の方法。
  10. 複数のRRAMセルを有するRRAMアレイ、
    第1の読み出し電圧を、前記RRAMアレイ内の選択されたRRAM装置を含むRRAMセルの行に接続されたワード線に印加するように配置されたワード線復号器、
    第2の読み出し電圧を、前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するように配置されたビット線復号器、および
    非ゼロのバイアス電圧を、選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するように配置されたバイアス素子を含み、
    前記第1の読み出し電圧は前記非ゼロのバイアス電圧より高い集積チップ。
JP2017025989A 2016-02-16 2017-02-15 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 Active JP6351771B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662295700P 2016-02-16 2016-02-16
US62/295,700 2016-02-16
US15/425,213 2017-02-06
US15/425,213 US9934853B2 (en) 2016-02-16 2017-02-06 Method and apparatus for reading RRAM cell

Publications (2)

Publication Number Publication Date
JP2017147016A JP2017147016A (ja) 2017-08-24
JP6351771B2 true JP6351771B2 (ja) 2018-07-04

Family

ID=59562245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017025989A Active JP6351771B2 (ja) 2016-02-16 2017-02-15 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置

Country Status (5)

Country Link
US (3) US9934853B2 (ja)
JP (1) JP6351771B2 (ja)
KR (1) KR102224380B1 (ja)
CN (1) CN107086049B (ja)
TW (1) TWI618064B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600121631A1 (it) * 2016-11-30 2018-05-30 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita'
US10755779B2 (en) * 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof
US10762960B2 (en) * 2017-11-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11393526B2 (en) * 2018-06-18 2022-07-19 Intel Corporation Thin film based 1T-1R cell with resistive random access memory below a bitline
KR102480013B1 (ko) 2018-11-26 2022-12-22 삼성전자 주식회사 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법
US10586581B1 (en) 2018-11-30 2020-03-10 Globalfoundries Inc. Dynamic bipolar write-assist for non-volatile memory elements
US10811069B2 (en) 2019-01-15 2020-10-20 Globalfoundries Inc. Non-volatile memory elements with multiple access transistors
US10861547B1 (en) 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window
US11853921B2 (en) 2019-06-24 2023-12-26 Block, Inc. Predicting capital needs
US10990980B1 (en) 2019-06-24 2021-04-27 Square, Inc. Predicting capital needs
WO2021016237A1 (en) * 2019-07-22 2021-01-28 Weebit Nano Ltd. A configuration and method of operation of a one-transistor two-resistors (1t2r) resistive memory (reram)
CN112802521B (zh) * 2019-11-13 2024-02-23 华邦电子股份有限公司 熟化电阻式随机存取存储器的方法
US11538524B2 (en) 2020-07-15 2022-12-27 Weebit Nano Ltd. Silicon over insulator two-transistor two-resistor in-series resistive memory cell
US11348628B2 (en) * 2020-09-25 2022-05-31 Nxp Usa, Inc. Non-volatle memory with virtual ground voltage provided to unselected column lines during memory read operation
US11289144B1 (en) 2020-09-25 2022-03-29 Nxp Usa, Inc. Non-volatile memory with virtual ground voltage provided to unselected column lines during memory write operation
US11600318B2 (en) 2020-12-17 2023-03-07 Honeywell International Inc. Memory array with reduced leakage current
CN115424647B (zh) * 2022-09-22 2023-03-28 中国科学院微电子研究所 一种rram阵列的读取电路及读取方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1511042B1 (en) * 2003-08-27 2012-12-05 STMicroelectronics Srl Phase-change memory device with biasing of deselected bit lines
JP4195715B2 (ja) 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
JP5100514B2 (ja) 2008-06-02 2012-12-19 株式会社東芝 半導体メモリ
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
JP5204825B2 (ja) 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
JP2013004143A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
WO2013028377A1 (en) * 2011-08-24 2013-02-28 Rambus Inc. System and method for performing memory operations on rram cells
KR101926603B1 (ko) 2011-12-08 2018-12-10 삼성전자 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
JP2014032724A (ja) * 2012-08-03 2014-02-20 Sharp Corp 半導体記憶装置
KR102131812B1 (ko) * 2013-03-13 2020-08-05 삼성전자주식회사 소스라인 플로팅 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 독출 방법
US9576656B2 (en) 2013-10-23 2017-02-21 Taiwan Semiconductor Manufacturing Company Limited Device and method for setting resistive random access memory cell
KR102237735B1 (ko) * 2014-06-16 2021-04-08 삼성전자주식회사 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법
TWI514392B (zh) 2014-06-24 2015-12-21 Winbond Electronics Corp 電阻式記憶體及其控制方法與記憶胞
KR102140787B1 (ko) * 2014-07-07 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102230195B1 (ko) * 2014-07-28 2021-03-19 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
TWI529716B (zh) 2014-08-04 2016-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體電路以及讀取方法
US9390798B2 (en) * 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
US9576651B2 (en) * 2015-01-21 2017-02-21 Taiwan Semiconductor Manufacturing Company Limited RRAM and method of read operation for RRAM

Also Published As

Publication number Publication date
US20170236581A1 (en) 2017-08-17
KR20170096604A (ko) 2017-08-24
US20190272873A1 (en) 2019-09-05
TW201742073A (zh) 2017-12-01
US10796759B2 (en) 2020-10-06
US10311952B2 (en) 2019-06-04
CN107086049B (zh) 2020-12-01
JP2017147016A (ja) 2017-08-24
US9934853B2 (en) 2018-04-03
KR102224380B1 (ko) 2021-03-09
CN107086049A (zh) 2017-08-22
US20180218770A1 (en) 2018-08-02
TWI618064B (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
JP6351771B2 (ja) 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置
US10510411B2 (en) RRAM array with current limiting element
US8391049B2 (en) Resistor structure for a non-volatile memory device and method
US10461126B2 (en) Memory circuit and formation method thereof
US10783961B2 (en) Memory cells, memory systems, and memory programming methods
US20140061568A1 (en) Resistive memory devices
US10832771B2 (en) Semiconductor memory device
CN111986720B (zh) 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法
JP6653488B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
US9865601B2 (en) Semiconductor integrated circuit
US10510410B2 (en) Method for programming resistive memory cell with AC perturbation AC signal and nonvolatile memory device thereof
TWI742516B (zh) 記憶體裝置以及偏壓方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180605

R150 Certificate of patent or registration of utility model

Ref document number: 6351771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250