JP6351771B2 - 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 - Google Patents
抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 Download PDFInfo
- Publication number
- JP6351771B2 JP6351771B2 JP2017025989A JP2017025989A JP6351771B2 JP 6351771 B2 JP6351771 B2 JP 6351771B2 JP 2017025989 A JP2017025989 A JP 2017025989A JP 2017025989 A JP2017025989 A JP 2017025989A JP 6351771 B2 JP6351771 B2 JP 6351771B2
- Authority
- JP
- Japan
- Prior art keywords
- rram
- voltage
- applying
- word line
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
他の実施形態では、1つ以上の非ゼロのバイアス電圧(ステップ210および/または212)は、1つ以上の読み出し電圧(ステップ202、204、および/または206)の印加の後、選択されていないRRAMセルに接続されたビット線および/または選択線に印加されてもよい。
102…RRAMアレイ
104a〜104d…RRAMセル
106…RRAM装置
108…アクセストランジスタ
110…ワード線復号器
112…ビット線復号器
114…選択線復号器
116…感知回路
118…バイアス素子
WL1〜WLm…ワード線
BL1〜BLn…ビット線
SL1〜SLn…選択線
202〜212…動作
106a、106b…RRAM装置
108a、108b…アクセストランジスタ
402…形成動作
404…セット動作
406…リセット動作
408…読み出し動作
502…第1のワード線電圧
504…第2のワード線電圧
506…第1のビット線電圧
508…第2のビット線電圧
510…第1の選択線電圧
512…第2の選択線電圧
522…読み出し電流ウィンドウ
600…集積チップ
602…基板
604…トランジスタ装置
606…ソース領域
607…チャネル領域
608…ドレイン領域
609…ゲート誘電体
610…ゲート電極
612…選択線
614…金属配線層
616…ワード線
618…RRAM装置
620…底部電極
622…誘電体材料層
624…上部電極
626…導電性フィラメント
628…ビット線
700…RRAM回路
702…バイアス素子
704a、704b…感知回路
706…制御ユニット
708…マルチプレクサ
710…センスアンプ
712…バイアス素子復号器
714…RRAM回路
Claims (10)
- 選択された抵抗型ランダムアクセスメモリ(以下RRAMと称す)装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法であって、
第1の読み出し電圧をワード線に印加して、RRAMアレイ内の前記選択されたRRAM装置を含むRRAMセルの行に接続された前記ワード線を活性化させるステップ、
第2の読み出し電圧を、前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するステップ、および
1つ以上の非ゼロのバイアス電圧を、選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するステップを含み、
前記第1の読み出し電圧は前記1つ以上の非ゼロのバイアス電圧より高い方法。 - 第3の読み出し電圧を、前記選択されたRRAM装置の第2の電極に動作可能に接続された選択線に印加するステップを更に含み、
前記第2の読み出し電圧は、前記第3の読み出し電圧より大きい請求項1に記載の方法。 - セット動作およびリセット動作中、前記選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続された、前記ビット線および選択線に、前記1つ以上の非ゼロのバイアス電圧を印加しないステップを更に含む請求項1に記載の方法。
- 前記選択されたRRAM装置にセット動作を行うステップを更に含み、
前記セット動作を行うステップは、
第1のセット電圧を前記ワード線に印加して、前記RRAMアレイ内の前記RRAMセルの行に接続された前記ワード線を活性化させるステップ、および
第2のセット電圧を、前記選択されたRRAM装置の前記第1の電極に接続された前記ビット線に印加するステップを含む請求項1に記載の方法。 - 前記第1の読み出し電圧は、前記第1のセット電圧より大きい請求項4に記載の方法。
- 前記第2のセット電圧より小さい第3のセット電圧を、前記選択されたRRAM装置の第2電極に動作可能に接続された選択線に印加するステップを更に含み、
前記第1の読み出し電圧と前記1つ以上の非ゼロのバイアス電圧との間の差は、前記第1のセット電圧と前記第3のセット電圧との間の差とほぼ等しい請求項4に記載の方法。 - 選択されたRRAM装置の読み出し動作を行うステップを含むRRAMアレイを動作する方法であって、
第1の非ゼロ電圧を、RRAMアレイ内の前記選択されたRRAM装置を含むRRAMセルの行に接続されたワード線に印加するステップ、
第2の非ゼロの電圧を、前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するステップ、
実質的にゼロの電圧を、前記選択されたRRAM装置の第2の電極に動作可能に接続された選択線に印加するステップ、および
非ゼロのバイアス電圧を、選択されていないRRAM装置を有する前記RRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するステップを含み、
前記第1の読み出し電圧は前記非ゼロのバイアス電圧より高い方法。 - 前記選択されたRRAM装置のセット動作を行うステップを更に含み、
前記セット動作を行うステップは、第1の非ゼロのセット電圧を、前記RRAMセルの行に接続された前記ワード線に印加するステップを含み、
前記第1の非ゼロの電圧は、前記第1の非ゼロのセット電圧より大きい請求項7に記載の方法。 - 前記セット動作を行うステップは、
第2の非ゼロのセット電圧を、前記選択されたRRAM装置の前記第1の電極に接続された前記ビット線に印加するステップ、および
実質的にゼロのセット電圧を前記選択されたRRAM装置の前記第2の電極に動作可能に接続された前記選択線に印加するステップを更に含む請求項8に記載の方法。 - 複数のRRAMセルを有するRRAMアレイ、
第1の読み出し電圧を、前記RRAMアレイ内の選択されたRRAM装置を含むRRAMセルの行に接続されたワード線に印加するように配置されたワード線復号器、
第2の読み出し電圧を、前記選択されたRRAM装置の第1の電極に接続されたビット線に印加するように配置されたビット線復号器、および
非ゼロのバイアス電圧を、選択されていないRRAM装置を有するRRAMセルの行内のRRAMセルに接続されたビット線と選択線に印加するように配置されたバイアス素子を含み、
前記第1の読み出し電圧は前記非ゼロのバイアス電圧より高い集積チップ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662295700P | 2016-02-16 | 2016-02-16 | |
US62/295,700 | 2016-02-16 | ||
US15/425,213 | 2017-02-06 | ||
US15/425,213 US9934853B2 (en) | 2016-02-16 | 2017-02-06 | Method and apparatus for reading RRAM cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147016A JP2017147016A (ja) | 2017-08-24 |
JP6351771B2 true JP6351771B2 (ja) | 2018-07-04 |
Family
ID=59562245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017025989A Active JP6351771B2 (ja) | 2016-02-16 | 2017-02-15 | 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US9934853B2 (ja) |
JP (1) | JP6351771B2 (ja) |
KR (1) | KR102224380B1 (ja) |
CN (1) | CN107086049B (ja) |
TW (1) | TWI618064B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT201600121631A1 (it) * | 2016-11-30 | 2018-05-30 | St Microelectronics Srl | Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita' |
US10755779B2 (en) * | 2017-09-11 | 2020-08-25 | Silicon Storage Technology, Inc. | Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof |
US10762960B2 (en) * | 2017-11-30 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
US11393526B2 (en) * | 2018-06-18 | 2022-07-19 | Intel Corporation | Thin film based 1T-1R cell with resistive random access memory below a bitline |
KR102480013B1 (ko) | 2018-11-26 | 2022-12-22 | 삼성전자 주식회사 | 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법 |
US10586581B1 (en) | 2018-11-30 | 2020-03-10 | Globalfoundries Inc. | Dynamic bipolar write-assist for non-volatile memory elements |
US10811069B2 (en) | 2019-01-15 | 2020-10-20 | Globalfoundries Inc. | Non-volatile memory elements with multiple access transistors |
US10861547B1 (en) | 2019-05-21 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step reset technique to enlarge memory window |
US11853921B2 (en) | 2019-06-24 | 2023-12-26 | Block, Inc. | Predicting capital needs |
US10990980B1 (en) | 2019-06-24 | 2021-04-27 | Square, Inc. | Predicting capital needs |
WO2021016237A1 (en) * | 2019-07-22 | 2021-01-28 | Weebit Nano Ltd. | A configuration and method of operation of a one-transistor two-resistors (1t2r) resistive memory (reram) |
CN112802521B (zh) * | 2019-11-13 | 2024-02-23 | 华邦电子股份有限公司 | 熟化电阻式随机存取存储器的方法 |
US11538524B2 (en) | 2020-07-15 | 2022-12-27 | Weebit Nano Ltd. | Silicon over insulator two-transistor two-resistor in-series resistive memory cell |
US11348628B2 (en) * | 2020-09-25 | 2022-05-31 | Nxp Usa, Inc. | Non-volatle memory with virtual ground voltage provided to unselected column lines during memory read operation |
US11289144B1 (en) | 2020-09-25 | 2022-03-29 | Nxp Usa, Inc. | Non-volatile memory with virtual ground voltage provided to unselected column lines during memory write operation |
US11600318B2 (en) | 2020-12-17 | 2023-03-07 | Honeywell International Inc. | Memory array with reduced leakage current |
CN115424647B (zh) * | 2022-09-22 | 2023-03-28 | 中国科学院微电子研究所 | 一种rram阵列的读取电路及读取方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1511042B1 (en) * | 2003-08-27 | 2012-12-05 | STMicroelectronics Srl | Phase-change memory device with biasing of deselected bit lines |
JP4195715B2 (ja) | 2006-07-31 | 2008-12-10 | シャープ株式会社 | 半導体記憶装置 |
US7961534B2 (en) * | 2007-09-10 | 2011-06-14 | Hynix Semiconductor Inc. | Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof |
JP5100514B2 (ja) | 2008-06-02 | 2012-12-19 | 株式会社東芝 | 半導体メモリ |
JP5549105B2 (ja) * | 2009-04-15 | 2014-07-16 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
JP5614150B2 (ja) * | 2010-07-29 | 2014-10-29 | ソニー株式会社 | 抵抗変化型メモリデバイス |
JP5204825B2 (ja) | 2010-09-17 | 2013-06-05 | シャープ株式会社 | 半導体記憶装置 |
US8462580B2 (en) * | 2010-11-17 | 2013-06-11 | Sandisk 3D Llc | Memory system with reversible resistivity-switching using pulses of alternatrie polarity |
JP2013004143A (ja) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2013028377A1 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | System and method for performing memory operations on rram cells |
KR101926603B1 (ko) | 2011-12-08 | 2018-12-10 | 삼성전자 주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법 |
JP2014032724A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 半導体記憶装置 |
KR102131812B1 (ko) * | 2013-03-13 | 2020-08-05 | 삼성전자주식회사 | 소스라인 플로팅 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 독출 방법 |
US9576656B2 (en) | 2013-10-23 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company Limited | Device and method for setting resistive random access memory cell |
KR102237735B1 (ko) * | 2014-06-16 | 2021-04-08 | 삼성전자주식회사 | 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법 |
TWI514392B (zh) | 2014-06-24 | 2015-12-21 | Winbond Electronics Corp | 電阻式記憶體及其控制方法與記憶胞 |
KR102140787B1 (ko) * | 2014-07-07 | 2020-08-03 | 삼성전자주식회사 | 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 |
KR102230195B1 (ko) * | 2014-07-28 | 2021-03-19 | 삼성전자주식회사 | 메모리 장치 및 상기 메모리 장치의 동작 방법 |
TWI529716B (zh) | 2014-08-04 | 2016-04-11 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體電路以及讀取方法 |
US9390798B2 (en) * | 2014-09-15 | 2016-07-12 | Rambus Inc. | 1T-1R architecture for resistive random access memory |
US9576651B2 (en) * | 2015-01-21 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company Limited | RRAM and method of read operation for RRAM |
-
2017
- 2017-02-06 US US15/425,213 patent/US9934853B2/en active Active
- 2017-02-15 JP JP2017025989A patent/JP6351771B2/ja active Active
- 2017-02-16 TW TW106105025A patent/TWI618064B/zh active
- 2017-02-16 CN CN201710083075.4A patent/CN107086049B/zh active Active
- 2017-02-16 KR KR1020170021186A patent/KR102224380B1/ko active IP Right Grant
-
2018
- 2018-03-27 US US15/937,257 patent/US10311952B2/en active Active
-
2019
- 2019-05-16 US US16/413,937 patent/US10796759B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170236581A1 (en) | 2017-08-17 |
KR20170096604A (ko) | 2017-08-24 |
US20190272873A1 (en) | 2019-09-05 |
TW201742073A (zh) | 2017-12-01 |
US10796759B2 (en) | 2020-10-06 |
US10311952B2 (en) | 2019-06-04 |
CN107086049B (zh) | 2020-12-01 |
JP2017147016A (ja) | 2017-08-24 |
US9934853B2 (en) | 2018-04-03 |
KR102224380B1 (ko) | 2021-03-09 |
CN107086049A (zh) | 2017-08-22 |
US20180218770A1 (en) | 2018-08-02 |
TWI618064B (zh) | 2018-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6351771B2 (ja) | 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置 | |
US10510411B2 (en) | RRAM array with current limiting element | |
US8391049B2 (en) | Resistor structure for a non-volatile memory device and method | |
US10461126B2 (en) | Memory circuit and formation method thereof | |
US10783961B2 (en) | Memory cells, memory systems, and memory programming methods | |
US20140061568A1 (en) | Resistive memory devices | |
US10832771B2 (en) | Semiconductor memory device | |
CN111986720B (zh) | 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法 | |
JP6653488B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置 | |
US9865601B2 (en) | Semiconductor integrated circuit | |
US10510410B2 (en) | Method for programming resistive memory cell with AC perturbation AC signal and nonvolatile memory device thereof | |
TWI742516B (zh) | 記憶體裝置以及偏壓方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20170612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6351771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |