CN105825884A - 存储器操作方法及相关的存储器装置 - Google Patents

存储器操作方法及相关的存储器装置 Download PDF

Info

Publication number
CN105825884A
CN105825884A CN201510242018.7A CN201510242018A CN105825884A CN 105825884 A CN105825884 A CN 105825884A CN 201510242018 A CN201510242018 A CN 201510242018A CN 105825884 A CN105825884 A CN 105825884A
Authority
CN
China
Prior art keywords
read voltage
volt
memory element
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510242018.7A
Other languages
English (en)
Other versions
CN105825884B (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105825884A publication Critical patent/CN105825884A/zh
Application granted granted Critical
Publication of CN105825884B publication Critical patent/CN105825884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器操作方法及相关的存储器装置，该存储器操作方法包括以下步骤：对存储单元施加第一读取电压；当第一读取电压无法读取存储单元的数据时，对存储单元施加第二读取电压。该存储器装置包括：一存储器阵列，包括至少一存储单元以储存数据；以及一控制器，耦接至该存储器阵列，该控制器对该至少一存储单元施加一第一读取电压，并在该第一读取电压无法读取该至少一存储单元的该数据时，对该至少一存储单元施加一第二读取电压。

Description

存储器操作方法及相关的存储器装置
技术领域
本发明是有关于一种存储器操作方法及相关的存储器装置。
背景技术
针对相变化存储器(PhaseChangeMemory,PCM)的多阶存储单元(MultiLevelCell,MLC)技术是一种用以增加存储器密度并降低单位比特成本的关键技术。
一般来说，PCM存储单元可透过安排多个电阻状态来储存数据。换言之，在PCM存储单元中，数据被储存为电阻状态。然而，PCM存储单元在特定读取电压下的所能安排的电阻状态数量是有限的，进而限制了存储单元的数据容量。
因此，如何提供一种存储器操作方法及相关的存储器装置，以增加存储单元的储存容量，为目前业界所致力的课题之一。
发明内容
本发明是有关于一种存储器操作方法及相关的存储器装置，其利用存储器的非线性电阻特性，使存储单元可在不同读取电压下被安排更多的数据电平。
根据本发明的一方面，提出一种存储器操作方法。此存储器操作方法包括以下步骤：对存储单元施加第一读取电压；以及当第一读取电压无法读取存储单元的数据时，对存储单元施加第二读取电压。
根据本发明的另一方面，提出一种存储器装置。此存储器装置包括存储器阵列以及控制器。存储器阵列包括至少一存储单元以储存数据。控制器耦接至此存储器阵列，其中，此控制器对此至少一存储单元施加第一读取电压，并在此第一读取电压无法读取此至少一存储单元的数据时，对此至少一存储单元施加第二读取电压。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示存储单元的电阻值对读取电压的非线性特性。
图2绘示依据本发明的一实施例的存储器装置。
图3绘示依据本发明的一实施例的存储器操作方法的写入流程图。
图4绘示存储单元的电阻值与读取电压的关系图的一例。
图5绘示存储单元的电阻值与读取电压的关系图的一例。
图6绘示依据本发明的一实施例的存储器操作方法的流程图。
图7绘示依据本发明的另一实施例的存储器操作方法的流程图。
【符号说明】
RSW：电阻感测窗
Rmax：上限值
Rmin：下限值
R1、R2、R3：电阻值
200：存储器装置
202：存储器阵列
204：控制器
MC：存储单元
BL：位线
WL：字线
300、600、700：流程图
302、304、306、308、310、312、314、602、604、606、608、610、612、702、704、706、708、710：步骤
具体实施方式
以下是提出实施例进行详细说明，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的图式是省略不必要的元件，以清楚显示本发明的技术特点。
图1绘示存储单元的电阻值对读取电压的特性的一例。此处所述的存储单元例如是针对相变化存储器(PhaseChangeMemory,PCM)的多阶存储单元(MultiLevelCell,MLC)。由图1可看出，当读取电压越高，存储单元电阻值(例如R1、R2或R3)会变得越低。举例来说，当以0.4伏的读取电压读取时，所得到的存储单元电阻值R1约为100K欧姆；当以0.9伏的读取电压读取时，所得到的存储单元电阻值R1降低至约13K欧姆。
为读出存储单元所储存的数据，存储器控制器可对存储单元施加读取电压，使后端电路(未绘示)可得到存储单元电阻值或存储单元电流值的信息。然而，当所得到的存储单元电阻值太低或太高(或是得到的电流值太高或太低)，后端电路将无法读出存储单元所储存的数据。以图1为例，倘若存储单元电阻值大于在0.4伏读取电压下的电阻感测窗RSW的上限值Rmax(例如约1M欧姆)，后端电路所侦测到的电流将会过低以致于无法用来读出存储单元的所储存的数据。另一方面，当存储单元电阻值低于此电阻感测窗RSW的下限值Rmin(例如约100K欧姆)，后端电路会侦测到过大的电流而造成读取干扰(readdisturb)。因此，在图1的例子中，存储单元电阻值R1、R2、R3只可被其所对应的读取电压(也就是约0.3伏至0.5伏的电压)侦测出。需注意的是，此处所述的存储单元电阻值可视为一个用以储存数据的数据电平。
一般来说，在一特定的读取电压下，存储单元的电阻感测窗的范围内所能容纳的数据电平数量是有限的。当电阻感测窗中的数据电平数量过多(例如大于3或4个数据电平)，此将增加错误读取的机会，进而限制了存储单元的数据容量。
为了达到较高的存储单元容量，本发明提供一种存储器操作方法及相关的存储器装置，使存储单元可被安排更多的数据电平。相较于传统以单一电压进行数据写入的存储器技术，本发明所提供之存储器操作方法及相关的存储器装置可在不同的读取电压下对存储单元写入额外的数据，使存储单元容量可显着地被提升。
请参考图2及图3。图2绘示依据本发明的一实施例的存储器装置200。图3绘示依据本发明的一实施例的存储器操作方法的写入流程图300。存储器装置200包括存储器阵列202以及控制器204。存储器阵列202包括至少一存储单元MC以储存数据。控制器204耦接至存储器阵列202，用以控制存储器阵列202的操作。存储单元MC例如是针对PCM的MLC，或是其它形式的存储器。控制器204例如是存储器控制集成电路、微处理器或其它形式的控制电路。
控制器204可执行如图3所示的存储器操作方法以执行存储器写入操作。在步骤302，控制器204判断写入数据所对应的存储单元电阻值是否落在中间读取电压下的电阻感测窗RSW之内。若是，控制器204以此中间读取电压对存储单元MC执行编程及验证(programandverify)操作，使存储单元MC的电阻值达到电阻感测窗RSW内的目标电阻值，如步骤304所示。在此例子中，中间读取电压约为0.3伏至0.5伏，电阻感测窗RSW的电阻值范围约100K欧姆至1M欧姆，但本发明并不限于此。电阻感测窗RSW的范围可依据后端电路感测能力而有所不同。在执行步骤304之后，存储单元MC电阻值对读取电压的特征可如图1所示。可注意到存储单元电阻值R1、R2、R3只可被其所对应的读取电压(也就是约0.3伏至0.5伏的电压)侦测出。
在步骤306，控制器204判断写入数据是否为额外的数据(也就是对应其它读取电压的数据)。若是，在步骤308，控制器204接着判断此写入数据所对应的存储单元电阻值在中间读取电压下是否大于电阻感测窗RSW的上限值Rmax。若步骤308的判断结果为是，控制器204选择大于中间读取电压的高读取电压对存储单元MC执行编程及验证操作，使得存储单元MC在被高读取电压读取时所对应的电阻值落在电阻感测窗RSW的范围之内，如步骤310所示。在此例子中，步骤210中所选用的高读取电压约为0.8伏至0.9伏，或大于0.9伏。
在步骤312，控制器204判断写入数据所对应的存储单元电阻值在中间读取电压下是否低于电阻感测窗RSW的下限值Rmin。若是，控制器204选择小于中间读取电压的低读取电压对存储单元MC执行编程及验证操作，使得存储单元MC在被此低读取电压读取时所对应的电阻值落在电阻感测窗RSW的范围之内，如步骤314所示。在此例子中，步骤314中所选用的低读取电压约为0.1伏至0.2伏。
简述流程图300，控制器204可判断写入数据所对应的存储单元电阻值在一初始读取电压(例如中间读取电压)下是否落在电阻感测窗RSW的范围之内。若是，控制器204直接以此初始读取电压对存储单元MC执行编程及验证操作。若否，控制器204则选择以新读取电压(例如，低读取电压或高读取电压)对存储单元MC执行编程及验证操作，使得存储单元MC在被此新读取电压读取时所对应的电阻值落在电阻感测窗RSW的范围之内。
图4绘示以步骤310执行写入操作后，存储单元MC的电阻值与读取电压的关系图的一例。在图4的例子中，存储单元电阻值R1、R2、R3只可被0.8伏至0.9伏的高读取电压侦测出。若是以其它较低的读取电压(例如0.4伏的读取电压)来读取存储单元MC，则会得到超出电阻感测窗RSW上限值Rmax的存储单元电阻值。因此，相较于图1，在高读取电压条件下的电阻感测窗RSW内可被安排额外的数据电平组。
图5绘示以步骤314执行写入操作后，存储单元MC的电阻值与读取电压的关系图的一例。在图5的例子中，存储单元电阻值R1、R2、R3只可被0.1伏至0.2伏的低读取电压侦测出。若是以其它较高的读取电压(例如0.4伏或0.9伏的读取电压)来读取存储单元，则会得到低于电阻感测窗RSW下限值Rmin的电阻值。因此，相较于图1，存储单元MC可在低读取电压条件下的电阻感测窗RSW中安排额外的数据电平组。
综合图1、图4、图5，可知通过使用三个不同的读取电压(低、中、高读取电压)，可提供三个独立的电阻感测窗。各电阻感测窗只需储存2至3个电阻值电平(也就是数据电平)，即可提供3位/单元的MLC。此外，正确的存储单元数据电平只能使用对应的读取电压来感测，故可避免读取干扰。基于这样的概念，若存储单元MC可容纳多个数据电平以储存数据，第一读取电压可用以感测这些数据电平中的一组数据电平，第二读取电压可用以感测这些数据电平中的另一组数据电平，第三读取电压可用以感测这些数据电平中的又一组数据电平，以此类推。可以理解的是，本发明并不限于此。读取电压的大小以及各读取电压条件下电阻感测窗中的数据电平数目可依据实际需求而有所调整。此外，本发明的存储器操作方法及相关的存储器装置亦可适用多于三组的读取电压(例如极低读取电压、低读取电压、中间读取电压、高读取电压、极高读取电压)以进行读写操作。在各阻读取电压下，存储单元MC可被安排对应的数据电平组。
图6绘示依据本发明的一实施例的存储器操作方法的流程图600。控制器204可执行如图6所示的存储器操作方法以执行存储器读出操作。在步骤602，控制器204透过位线BL对存储单元MC施加中间读取电压(例如约0.3伏至0.5伏)。字线WL的电压例如是1伏至1.5伏。
在步骤604，控制器204判断是否有读取到存储单元MC的数据。若有，控制器204完成对存储单元MC的读取。若否，控制器204接着依据在中间读取电压条件下所得到的存储单元MC量值(例如，存储单元电阻值或存储单元电流值)，判断存储单元MC的电阻值是否大于电阻感测窗RSW的上限值Rmax(或是判断存储单元电流值是否小于一第一阈值)，如步骤606所示。若是，控制器204将施加高读取电压(例如0.8伏至0.9伏，或大于0.9伏)以读取存储单元MC的对应数据电平组，如步骤608所示。
在步骤610，控制器204依据在中间读取电压条件下所得到的存储单元MC的量值，判断存储单元MC的电阻值是否低于电阻感测窗RSW的下限值Rmin(或是判断电流值是否大于一第二阈值)。若是，控制器204将施加低读取电压(例如0.1伏至0.2伏)以读取存储单元MC的对应数据电平组，如步骤612所示。
图7绘示依据本发明的另一实施例的存储器操作方法的流程图700。控制器204可执行如图7所示的存储器操作方法以执行存储器读出操作。与流程图600的主要差异在于，流程图700系施加由低到高的读取电压以读出储存的数据。
如步骤702所示，控制器204施加低读取电压(例如0.1伏至0.2伏)以读取存储单元MC。在步骤704，控制器204判断是否有读取到存储单元MC的数据。若有，控制器204完成对存储单元MC的读取。若否，则程序进入步骤706。
在步骤706，控制器204施加中间读取电压(例如0.3伏至0.5伏)以读取存储单元MC的对应数据电平组。在步骤708，控制器204判断是否有读取到存储单元MC的数据。若有，控制器204完成对存储单元MC的读取。若否，则程序进入步骤710。
在步骤710，控制器204施加高读取电压(例如0.8伏至0.9伏，或大于0.9伏)以读取存储单元MC的对应数据电平组。在步骤712，控制器204判断是否有读取到存储单元MC的数据。若有，控制器204完成对存储单元MC的读取。
简述上述的读取操作，控制器204系先施加对存储单元MC施加第一读取电压，以针对存储单元MC中对应的第一数据电平组进行读取。若此第一读取电压无法读取存储单元的数据时，控制器204接着对存储单元MC施加第二读取电压，以针对存储单元MC中对应的第二数据电平组进行读取，以此类推。
综上所述，本发明提供一种存储器操作方法及相关的存储器装置，其利用存储器在不同读取电压下的非线性电阻特性，使存储单元可被安排更多的数据电平以储存数据。因此，相较于传统存储器读/写技术，本发明所提供之存储器操作方法及相关的存储器装置可使存储单元容量可显着地被提升。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求范围所界定的为准。

Claims (10)

1.一种存储器操作方法，包括：
对一存储单元施加一第一读取电压；以及
当该第一读取电压无法读取该存储单元的数据时，对该存储单元施加一第二读取电压。
2.根据权利要求1所述的存储器操作方法，更包括：
依据施加该第一读取电压所取得的该存储单元的量值，决定该第二读取电压的大小。
3.根据权利要求1所述的存储器操作方法，其中当该存储单元在该第一读取电压下的电阻值大于一电阻感测窗的一上限值，设定该第二读取电压大于该第一读取电压；当该存储单元在该第一读取电压下的电阻值小于该电阻感测窗的一下限值，设定该第二读取电压小于该第一读取电压。
4.根据权利要求3所述的存储器操作方法，其中该第一读取电压为0.3伏至0.5伏，该电阻感测窗的范围从100K欧姆至1M欧姆，该存储器操作方法更包括：
当该存储单元在该第一读取电压下的电阻值大于该电阻感测窗的该上限值，该第二读取电压为0.8伏至0.9伏，或大于0.9伏；以及
当该存储单元在该第一读取电压下的电阻值小于该电阻感测窗的该下限值，该第二读取电压为0.1伏至0.2伏。
5.根据权利要求1所述的存储器操作方法，更包括：
当该第二读取电压无法读取该存储单元的数据时，对该存储单元施加一第三读取电压；
其中该第二读取电压大于该第一读取电压，该第三读取电压大于该第一读取电压以及该第二读取电压，该第一读取电压为0.1伏至0.2伏，该第二读取电压为0.3伏至0.5伏，该第三读取电压为0.8伏至0.9伏，或大于0.9伏。
6.根据权利要求1所述的存储器操作方法，其中该存储单元容纳多个数据电平，该第一读取电压用以感测一第一组的这些数据电平，该第二读取电压用以感测一第二组的这些数据电平。
7.根据权利要求1所述的存储器操作方法，更包括：
判断写入数据所对应的存储单元电阻值在该第一读取电压下是否落在一电阻感测窗之内；
若是，以该第一读取电压对该存储单元进行编程及验证操作；
若否，以该第二读取电压对该存储单元进行该编程及验证操作；
其中若该写入数据所对应的该存储单元电阻值在该第一读取电压下超出该电阻感测窗，该第二读取电压为0.8伏至0.9伏或大于0.9伏；若该写入数据所对应的该存储单元电阻值在该第一读取电压下低于在该电阻感测窗，该第二读取电压为0.1伏至0.2伏。
8.一种存储器装置，包括：
一存储器阵列，包括至少一存储单元以储存数据；以及
一控制器，耦接至该存储器阵列，该控制器对该至少一存储单元施加一第一读取电压，并在该第一读取电压无法读取该至少一存储单元的该数据时，对该至少一存储单元施加一第二读取电压。
9.根据权利要求8所述的存储器装置，其中该存储单元容纳多个数据电平，该第一读取电压用以感测一组的这些数据电平，该第二读取电压用以感测另一组的这些数据电平；
其中该第一读取电压为0.3伏至0.5伏，该第二读取电压为0.1伏至0.2伏，或为大于0.8伏。
10.根据权利要求8所述的存储器装置，其中该控制器判断写入数据所对应的存储单元电阻值在该第一读取电压下是否落在一电阻感测窗之内；
若是，该控制器以该第一读取电压对该存储单元进行编程及验证操作；以及
若否，该控制器以该第二读取电压对该存储单元进行该编程及验证操作。
CN201510242018.7A 2015-01-22 2015-05-13 存储器操作方法及相关的存储器装置 Active CN105825884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562106276P 2015-01-22 2015-01-22
US62/106,276 2015-01-22

Publications (2)

Publication Number Publication Date
CN105825884A true CN105825884A (zh) 2016-08-03
CN105825884B CN105825884B (zh) 2019-04-23

Family

ID=56433422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510242018.7A Active CN105825884B (zh) 2015-01-22 2015-05-13 存储器操作方法及相关的存储器装置

Country Status (3)

Country Link
US (1) US9627054B2 (zh)
CN (1) CN105825884B (zh)
TW (1) TWI569270B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474305B1 (ko) * 2016-06-27 2022-12-06 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 센싱 방법
US10431267B2 (en) * 2016-11-28 2019-10-01 SK Hynix Inc. Electronic device and method for driving the same
TWI670725B (zh) * 2018-12-05 2019-09-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11467900B2 (en) * 2020-07-14 2022-10-11 Micron Technology, Inc. Adjusting read throughput level for a data recovery operation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089950A1 (en) * 2011-12-15 2013-06-20 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
CN103680616A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 可变电阻存储器件及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US7848138B2 (en) * 2007-06-01 2010-12-07 Intel Corporation Biasing a phase change memory device
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
KR101097435B1 (ko) * 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US8891319B2 (en) * 2010-11-30 2014-11-18 Micron Technology, Inc. Verify or read pulse for phase change memory and switch
GB2510339A (en) * 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089950A1 (en) * 2011-12-15 2013-06-20 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
CN103680616A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 可变电阻存储器件及其操作方法

Also Published As

Publication number Publication date
CN105825884B (zh) 2019-04-23
TWI569270B (zh) 2017-02-01
TW201629967A (zh) 2016-08-16
US9627054B2 (en) 2017-04-18
US20160217852A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
CN104919434B (zh) 用于在固态驱动器中进行较低页数据恢复的系统和方法
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
EP2678864B1 (en) Resistive memory sensing methods and devices
CN100437827C (zh) 每单元使用多个状态位以处理写操作期间的电源故障
US7594157B2 (en) Memory system with backup circuit and programming method
CN110032531B (zh) 存储器控制器、存储器系统以及操作存储器控制器的方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
US9099185B2 (en) Using different programming modes to store data to a memory cell
JP2011510428A5 (zh)
CN105825884A (zh) 存储器操作方法及相关的存储器装置
WO2017033534A1 (ja) メモリ、情報処理システムおよびメモリの制御方法
US20170294235A1 (en) Memory Programming Methods and Memory Systems
CN110097910A (zh) 用于感测电阻可变存储器单元的设备和方法
US7707380B2 (en) Memories, method of storing data in memory and method of determining memory cell sector quality
US20150234741A1 (en) Command Execution Using Existing Address Information
CN110444243A (zh) 存储设备读错误纠错能力的测试方法、系统及存储介质
CN102656640A (zh) 具有多电平、单次写入存储器单元的可重写存储器件
CN106201761A (zh) 数据储存装置及其操作方法
CN105931668A (zh) 非易失性存储器装置和操作方法及包括其的数据存储装置
CN106356093A (zh) 存储器的操作方法及应用其的存储器装置
CN106297882B (zh) 编程非挥发性存储器装置以降低位线干扰的方法及装置
CN110444244A (zh) 存储设备读错误纠错能力的测试装置
US20160035398A1 (en) Memory devices
CN106158015A (zh) 阻变式存储器装置、读/写电路单元及其操作方法
JP5700635B2 (ja) 多次元のメモリ状態により特徴付けられる記憶された多ビットのデータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant