CN102656640A - 具有多电平、单次写入存储器单元的可重写存储器件 - Google Patents

具有多电平、单次写入存储器单元的可重写存储器件 Download PDF

Info

Publication number
CN102656640A
CN102656640A CN2010800567163A CN201080056716A CN102656640A CN 102656640 A CN102656640 A CN 102656640A CN 2010800567163 A CN2010800567163 A CN 2010800567163A CN 201080056716 A CN201080056716 A CN 201080056716A CN 102656640 A CN102656640 A CN 102656640A
Authority
CN
China
Prior art keywords
memory cell
group
memory
level
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800567163A
Other languages
English (en)
Inventor
R.E.舒尔莱恩
L.法索里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
SanDisk 3D LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102656640A publication Critical patent/CN102656640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在此描述的实施例涉及具有多电平、单次写入存储器单元的存储器件。在一个实施例中，存储器件具有存储器阵列，其包括多个多电平单次写入存储器单元，其中，每个存储器单元可编程到多个电阻率等级之一。该存储器件还包括被配置以从存储器阵列选择一组存储器单元并读取与该组存储器单元相关的一组标记位的电路。该组标记位指示该组存储器单元已经被写入的次数。该电路还被配置以为选择适合于该组存储器单元已经被写入的次数的阈值读取电平，并且对该组中的每个存储器单元，基于所选择的阈值读取电平，读取该存储器单元作为未编程的单个位的存储器单元或作为已编程的单个位的存储器单元。

Description

具有多电平、单次写入存储器单元的可重写存储器件
背景技术
典型的单次写入存储器单元在原始的、未编程的状态下制造，且然后可以被编程到已编程状态。单次写入存储器单元在一旦该存储器单元被编程、则不能将该存储器单元返回到其初始的、未编程状态的意义上是“单次写入”。虽然单次写入存储器单元相比于可重写存储器单元提供低成本存储解决方案，但是存在期望可重写存储器的许多应用。解决该问题的先前的方法包括使用控制器逻辑来指向未编程的存储器单元，来模拟可重写性。参见例如美国专利No.7,051,251和7,062,602。但是，提供存储器单元的数量的两倍来模拟可重写性的成本会减少与单次写入存储器单元相关的成本优势。美国专利No.7,177,183描述一种替换的方法，其中，使用一组单次写入存储器单元来表示单个位的数据。为了“重写”该数据，编程组中的另外的存储器单元。如同另一方法，该方法以需要另外的存储器单元为代价。
近来，已经公开了可以用来存储两位或多位数据且具有“一次可重写性”的单次写入存储器单元。例如，美国专利申请公开No.2007/0090425描述可以通过施加适当的编程脉冲来降低存储器单元的电阻以存储多于两个状态的单次写入存储器单元。每个降低的电阻状态对应于不同的已编程状态，且该存储器单元被用作存储两位或多位数据的多电平单元(″MLC")。如果施加适当的编程脉冲，可以将存储器单元的电阻从降低的电阻状态改变为永久的、更高电阻状态。因此，这种存储器单元可以被考虑为具有“一次可重写性”，因为其可以被单次写入以存储两位或多位数据（存储器单元用作MLC），并且然后永久地将存储器单元设置为较高电阻以表示不同的状态。因为该较高电阻状态是永久的，因此该存储器单元可以仅“被重写”一次，这限制这种存储器单元对于可重写环境的可应用性。
发明内容
本发明的实施例由权利要求限定，且在该部分中的内容不应该被视为对那些权利要求的限制。
通过介绍，以下描述的实施例涉及具有多电平、单次写入存储器单元的存储器件。在一个实施例中，存储器件具有存储器阵列，其包括多个多电平单次写入存储器单元，其中，每个存储器单元可编程到多个电阻率等级之一。该存储器件还包括被配置为从存储器阵列选择一组存储器单元并读取与该组存储器单元相关的一组标记位的电路。该组标记位指示该组存储器单元已经被写入的次数。该电路还被配置为选择适合于该组存储器单元已经被写入的次数的阈值读取电平，且对该组中的每个存储器单元，基于所选择的阈值读取电平，读取该存储器单元作为未编程的单个位的存储器单元或作为已编程的单个位的存储器单元。
其他实施例是可能的，且可以单独或结合到一起地使用每个实施例。因此，现在将参考附图来描述各种实施例。
附图说明
图1是一个实施例的存储器件的方框图。
图2A-2D是一个实施例的存储器单元的电流相对电压的曲线的图。
图3是用于从具有多电平、单次写入存储器单元的存储器件中读取数据的实施例的方法的流程图。
图4是一个实施例的存储器单元的电流相对电压的曲线的图。
具体实施方式
现在转到附图，图1是一个实施例的存储器件100的方框图。该存储器件100可以采用任何适当的形式，诸如但不限于可移除地连接到主机的手持存储卡、嵌入式存储卡（例如，在主机中嵌入的安全模块）、通用串行总线（USB）器件、或诸如固态盘的可移除或不可移除硬盘。如图1所示，该存储器件100包括存储器芯片110和控制器120。存储器芯片110包含包括多个多电平、单次写入存储器单元135的存储器阵列130。每个存储器单元可被编程到多个电阻率等级之一。仅被单次编程到两个状态之一的存储器单元将在此被称为二进制存储器单元140。以下将详细描述这些存储器单元的使用。
存储器芯片110还包括由页选择控制电路150控制的行解码器和字线驱动器145、以及列解码器和位线驱动器155。使用编程电路160（在Iprog和Vprog控制电路165的控制下）将数据编程到存储器阵列130中，且使用感测电路170（在Iref和Vread控制电路175的控制下）从存储器阵列130中读取数据。存储器芯片110还包括与控制器120接口的芯片输入-输出电路185，控制器120控制存储器芯片110的一般操作和诸如（但不限于）损耗平衡的其他功能。控制器120还与接口（未示出）通信，以从主机设备（例如，个人计算机、可便携媒体播放器、移动电话、游戏设备等）接收读取、编程和其他命令。
至今列出的元件的功能类似于典型的存储器芯片的功能。但是，该实施例的存储器芯片110包括数据和标记位控制电路180，其用于实现以下讨论的“可重写性”特征。如在此使用的，“电路”可以采用一个或多个微处理器或处理器和存储可由例如（微）处理器、逻辑门、开关、专用集成电路（ASIC）、可编程逻辑控制器和嵌入式微控制器执行的计算机可读程序代码（例如，软件或固件）的计算机可读介质的形式。应该理解，在权利要求中陈述的“电路”可以包括图1所示的电路元件中的一些或所有、以及不在图1中示出的另外的元件。
如上所述，存储器阵列130包括多个多电平单次写入存储器单元，其中，每个存储器单元可编程到多个电阻率等级之一。一些现有的存储器件利用这一功能，以便如果四个或更多电平可用则用两位或多位数据来编程存储器单元。因为该类存储器单元是“单次写入”，因此一旦存储器单元被编程到特定电阻率等级，该电阻率等级不能是“未编程”。但是，在使用该存储器单元来存储两位或多位数据之后、该存储器单元随后可以被设置为更高的电阻来呈现不同状态的意义上，该存储器单元是“一次可重写”。
在这些实施例的存储器件100中，不使用存储器单元来存储两位或多位数据，该存储器件100利用存储器单元的多电平特性来存储单个位的数据多次。这提供“多次可重写”单个位的存储器单元，即使该存储器单元本身是“单次写入”。图2A-2C中的图图示了该能力。这些图的每个示出存储器单元的四个电阻率等级（状态）的电流(I)相对电压(V)的曲线。如这些图所示，为给定的Vread选择适当的Iref阈值允许在不同状态之间区分，且通过调整Iref阈值，可以在两个状态的不同组之间区分。例如，图2A的第一Iref可以在状态1和状态2之间区分，图2B中的第二Iref可以在状态2和状态3之间区分，且图2C中的第三Iref可以在状态3和状态4之间区分。
不使用所有四个状态来表示两位数据，而是可以使用状态对来表示一位数据。这允许可以存储多于两个状态的多电平单元来模拟可重写单个位（即二进制）的存储器单元。参考图2A，在存储器单元第一次被编程时，状态1表示逻辑1，且状态2表示逻辑0，且状态3和4不可用。在存储器单元第二次被编程时，状态1和2表示逻辑1，且状态3表示逻辑0，状态4不可用（图2B）。类似地，在存储器单元第三次被编程时，状态1、2和3表示逻辑1，且状态4表示逻辑0（图2C）。因此，通过在任何给定的时间每个存储器单元存储一位，四状态多电平存储器单元可以重写单个位的数据三次，因为其可以在不同时间存储三个不同的单个位的数据。因此，如图2D所示，为了获得对存储器单元的第四次写入，该存储器件100可以施加更强的编程脉冲，来破坏存储器单元的导电路径（例如“炸毁”二极管触点），来形成另外的、更高的电阻率等级（状态5）。在该替换方式中，状态5将表示逻辑0，且更高的状态将表示逻辑1。
为了记住发生了多少次写入，和使用哪个阈值电平，在一个实施例中，一组（即一个或多个）标记位与一组存储器单元（例如，一页数据）相关，来指示存储器单元已经使用了多少次。因此，不存在不确定使用什么阈值读取电平，该组标记位优选地被存储在仅仅已经被写入一次的二进制存储器单元中，因为这种单元相对于任何制造或电路变化更健壮。图3是用于使用标记位来读取存储器单元的一个实施例的方法的流程图300。如图3所示，存储器件100中的电路从存储器阵列130中选择一组存储器单元（在此，一页数据）（动作310）。接下来，读取与该组存储器单元相关的一组标记位（动作320）。在此，使用在该页的“侧带（sideband）”区域中的二进制存储器单元来存储该组标记位。例如，该侧带区域还可以存储其他信息，诸如纠错码位和指向存储器的空闲块的指针。如上所述，该组标记位指示该组存储器单元已经被写入的次数。然后，存储器件100选择适合于该组存储器单元已经被写入的次数的阈值读取电平（例如电流或电压）（动作330），且对在该组中的每个存储器单元，存储器件100基于所选的阈值读取电平来读取该存储器单元作为未编程的单个位的存储器单元或作为已编程的单个位的存储器单元（动作340）。
对于编程操作，在编程了一组存储器单元之后，编程第二组标记位来指示该组存储器单元已经被写入的次数的增加（例如，使用在图1中的数据和标记位控制电路180）。如上所述，可以优选使用不同组的标记位而不重新编程原始的该组标记位，以确保信息的健壮性。但是，在其他实施例中，可以使用在此描述的重写技术来重新编程原始的该组标记位。而且，为了改善性能，可以在编程之前读取一组存储器单元，以便仅编程需要调整电阻的那些存储器单元。
这些实施例提供若干优点。在三维存储器矩阵中的单次写入存储器单元（诸如反熔丝存储器单元）是低成本的，但不能更新在这种单元中包含的数据。这些实施例仍提供低成本二进制存储器单元，但这些实施例提供可重写的优点。而且，这些实施例允许即使在任何给定的读取操作中使用多个电平也使用单个读取周期。这维持高性能。另外，这些实施例允许直接的覆写操作，且不回报擦除操作，如在NAND快闪可重写单元中需要的。另外，在此时仅一个逻辑状态需要编程，因为其总是可以在编程期间被跳过。这也提供了良好的性能。
这些是可以用于这些实施例的若干替换实施方式。例如，不使用相同Vread值和改变Iref值来检测不同状态，可以使用不同Vread值用于某一状态。在图4的图中示出该替换方式。如该图所示，在第二和第三使用时，该存储器件100保持相同的Iref，但改变Vread。该方法的优点是感测电路170中的感测放大器可以被设计为在某一功率电平处（即，在某一Iref处）提供最大增益和最高准确度。因此，如果该存储器件100使用太低的Iref，该感测电路170不能最佳地操作。
在另一替换方式中，控制器120可以进行损耗平衡，来使得该存储器件100看起来多于三次可重写。在操作中，在三次使用之后，一页数据可以被标记为坏，且其他页可以用于新数据。在另一替换方式中，存储器单元的多次使用可以提供更高读取容忍度（甚至比传统的一次可编程单元更高），而不是多次写入使用。当提供芯片上纠错码（ECC）算法来检测读取容忍度问题时，存储器件100可以在相同位置进行读取、校正和重写操作，以提供强的读取余量（margin）。原始逻辑1仍然是高电阻率等级，且不被编程，但升高参考电平，因此读取逻辑1具有更多的余量。逻辑0可以编程到具有好的余量的较低电阻率等级。
而且，虽然上述呈现的例子示出在可两次写入的单调降低的电阻中的三个等级，但是可以使用另外的等级（例如，在单调降低的电阻中的五个等级可以是可四次写入等）。另外，虽然使用“逻辑0”和“逻辑1”来描述在上述例子中的各个状态，但是应该理解，可以分配相反逻辑值，且“逻辑0”和“逻辑1”甚至可以基于一组标记位随着使用而改变。
最后，应该注意，可以使用任何适当的存储器单元。由此通过引用并入于此的以下专利文档是一些适当的存储器单元的例子：美国专利No.6,490,218、美国专利申请公开No.2007/0090425和美国专利申请公开No.2009/0086521。应该注意，这些仅是例子，且不应该将具体类型的存储器单元曲解到权利要求中。
意图先前详细的描述被理解为本发明可以采用的所选形式的例示，且不是本发明的限定。仅以下权利要求(包括所有等价物)意图限定所要求保护的发明的范围。最后，应该注意，在此描述的任意优选实施例的任何方面可以单独使用或彼此结合使用。

Claims (14)

1.一种存储器件，包括：
存储器阵列，包括多个多电平单次写入存储器单元，其中，每个存储器单元可编程到多个电阻率等级之一；
电路，与所述存储器阵列通信，其中，所述电路被配置为：
从存储器阵列选择一组存储器单元；
读取与该组存储器单元相关的一组标记位，其中，该组标记位指示该组存储器单元已经被写入的次数；
选择适合于该组存储器单元已经被写入的次数的阈值读取电平；以及
对于该组存储器单元中的每个存储器单元，基于所选择的阈值读取电平，读取该存储器单元作为未编程的单个位的存储器单元或作为已编程的单个位的存储器单元。
2.根据权利要求1的存储器件，其中，所述电路进一步被配置为：
编程该组存储器单元；以及
编程第二组标记位，来指示该组存储器单元已经被写入的次数的增加。
3.根据权利要求2的存储器件，其中，在编程之前读取该组存储器单元，且仅编程需要调整电阻的那些存储器单元。
4.根据权利要求1的存储器件，其中，所述阈值读取电平包括电压电平。
5.根据权利要求1的存储器件，其中，所述阈值读取电平包括电流电平。
6.根据权利要求1的存储器件，其中，存储该组标记位的存储器单元仅仅已经被写入一次。
7.根据权利要求1的存储器件，其中，所述电路可进一步操作以施加脉冲以破坏存储器单元的导电路径，来形成另外的、更高的电阻率等级。
8.一种用于读取多电平单次写入存储器单元的方法，所述方法包括：
从包括多个多电平单次写入存储器单元的存储器阵列选择一组存储器单元，其中，每个存储器单元可编程到多个电阻率等级之一；
读取与该组存储器单元相关的一组标记位，其中，该组标记位指示该组存储器单元已经被写入的次数；
选择适合于该组存储器单元已经被写入的次数的阈值读取电平；以及
对于该组存储器单元中的每个存储器单元，基于所选择的阈值读取电平，读取该存储器单元作为未编程的单个位的存储器单元或作为已编程的单个位的存储器单元。
9.根据权利要求8的方法，还包括：
编程该组存储器单元；以及
编程第二组标记位，来指示该组存储器单元已经被写入的次数的增加。
10.根据权利要求9的方法，其中，在编程之前读取该组存储器单元，且仅编程需要调整电阻的那些存储器单元。
11.根据权利要求8的方法，其中，所述阈值读取电平包括电压电平。
12.根据权利要求8的方法，其中，所述阈值读取电平包括电流电平。
13.根据权利要求8的方法，其中，存储该组标记位的存储器单元仅仅已经被写入一次。
14.根据权利要求8的方法，进一步包括施加脉冲以破坏存储器单元的导电路径，来形成另外的、更高的电阻率等级。
CN2010800567163A 2009-12-21 2010-11-05 具有多电平、单次写入存储器单元的可重写存储器件 Pending CN102656640A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/643,561 US8149607B2 (en) 2009-12-21 2009-12-21 Rewritable memory device with multi-level, write-once memory cells
US12/643,561 2009-12-21
PCT/US2010/055547 WO2011078917A1 (en) 2009-12-21 2010-11-05 Rewritable memory device with multi-level, write-once memory cells

Publications (1)

Publication Number Publication Date
CN102656640A true CN102656640A (zh) 2012-09-05

Family

ID=43417069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800567163A Pending CN102656640A (zh) 2009-12-21 2010-11-05 具有多电平、单次写入存储器单元的可重写存储器件

Country Status (7)

Country Link
US (1) US8149607B2 (zh)
EP (1) EP2517209A1 (zh)
JP (1) JP5320511B2 (zh)
KR (1) KR101213982B1 (zh)
CN (1) CN102656640A (zh)
TW (1) TW201135730A (zh)
WO (1) WO2011078917A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097908A (zh) * 2014-01-15 2019-08-06 苹果公司 使用附加带电区域来改善电荷俘获存储器结构中的存储

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588009B2 (en) * 2011-09-28 2013-11-19 International Business Machines Corporation Circuit for memory cell recovery
US9025391B2 (en) * 2012-11-27 2015-05-05 Infineon Technologies Ag Circuit arrangement and method for operating a circuit arrangement
US9672928B2 (en) 2015-11-10 2017-06-06 Samsung Electronics Co., Ltd. Method and apparatus for estimating read levels of nonvolatile memory and for programming pilot signals used for such estimation
KR102406664B1 (ko) 2016-02-24 2022-06-08 삼성전자주식회사 Otp 메모리 및 그것의 데이터 기입 방법
KR20210024269A (ko) 2019-08-21 2021-03-05 삼성전자주식회사 빠른 읽기 페이지를 포함하는 불휘발성 메모리 장치 및 이를 포함하는 스토리지 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202262A (zh) * 1995-09-29 1998-12-16 英特尔公司 对非易失存储器的每单次擦除的多重写入
CN1581489A (zh) * 2003-08-15 2005-02-16 旺宏电子股份有限公司 集成电路、存储单元及制造方法、存储单元的程序化方法
CN1694174A (zh) * 2004-05-05 2005-11-09 台湾积体电路制造股份有限公司 熔丝电路
CN1871592A (zh) * 2003-10-20 2006-11-29 爱特梅尔股份有限公司 用于增强存储器单元耐久性的方法和系统
US20070002613A1 (en) * 2005-06-30 2007-01-04 Intel Corporation Memory array with pseudo single bit memory cell and method
CN101202110A (zh) * 2006-12-13 2008-06-18 旺宏电子股份有限公司 编程可编程电阻性存储单元的方法、装置及程序产品
CN101288169A (zh) * 2005-09-28 2008-10-15 桑迪士克3D公司 使用包含具可调式电阻的可切换半导体存储器元件的存储器单元的方法
US20090085153A1 (en) * 2007-09-28 2009-04-02 Sandisk 3D Llc Diode array and method of making thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114630B2 (ja) * 1996-10-03 2000-12-04 日本電気株式会社 不揮発性半導体メモリおよび書込み読出し方法
JP2000348493A (ja) * 1999-06-03 2000-12-15 Fujitsu Ltd 不揮発性メモリ回路
US7062602B1 (en) 2001-04-09 2006-06-13 Matrix Semiconductor, Inc. Method for reading data in a write-once memory device using a write-many file system
US6490218B1 (en) 2001-08-17 2002-12-03 Matrix Semiconductor, Inc. Digital memory method and system for storing multiple bit digital data
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6901549B2 (en) 2001-12-14 2005-05-31 Matrix Semiconductor, Inc. Method for altering a word stored in a write-once memory device
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7051251B2 (en) 2002-12-20 2006-05-23 Matrix Semiconductor, Inc. Method for storing data in a write-once memory array using a write-many file system
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
EP1503384A3 (en) 2003-07-21 2007-07-18 Macronix International Co., Ltd. Method of programming memory
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US6996004B1 (en) * 2003-11-04 2006-02-07 Advanced Micro Devices, Inc. Minimization of FG-FG coupling in flash memory
US20060067117A1 (en) 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
US7453755B2 (en) 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
US7486537B2 (en) 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US7450414B2 (en) 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
TWI346948B (en) * 2007-06-26 2011-08-11 Quanta Storage Inc Writing method for an optical disk drive
US20090086521A1 (en) 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
JP2009252255A (ja) * 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
KR101412974B1 (ko) * 2008-05-28 2014-06-30 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202262A (zh) * 1995-09-29 1998-12-16 英特尔公司 对非易失存储器的每单次擦除的多重写入
CN1581489A (zh) * 2003-08-15 2005-02-16 旺宏电子股份有限公司 集成电路、存储单元及制造方法、存储单元的程序化方法
CN1871592A (zh) * 2003-10-20 2006-11-29 爱特梅尔股份有限公司 用于增强存储器单元耐久性的方法和系统
CN1694174A (zh) * 2004-05-05 2005-11-09 台湾积体电路制造股份有限公司 熔丝电路
US20070002613A1 (en) * 2005-06-30 2007-01-04 Intel Corporation Memory array with pseudo single bit memory cell and method
CN101288169A (zh) * 2005-09-28 2008-10-15 桑迪士克3D公司 使用包含具可调式电阻的可切换半导体存储器元件的存储器单元的方法
CN101202110A (zh) * 2006-12-13 2008-06-18 旺宏电子股份有限公司 编程可编程电阻性存储单元的方法、装置及程序产品
US20090085153A1 (en) * 2007-09-28 2009-04-02 Sandisk 3D Llc Diode array and method of making thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097908A (zh) * 2014-01-15 2019-08-06 苹果公司 使用附加带电区域来改善电荷俘获存储器结构中的存储
CN110097908B (zh) * 2014-01-15 2023-05-26 苹果公司 使用附加带电区域来改善电荷俘获存储器结构中的存储

Also Published As

Publication number Publication date
TW201135730A (en) 2011-10-16
KR101213982B1 (ko) 2012-12-20
KR20120080665A (ko) 2012-07-17
JP2013515330A (ja) 2013-05-02
US8149607B2 (en) 2012-04-03
EP2517209A1 (en) 2012-10-31
JP5320511B2 (ja) 2013-10-23
WO2011078917A1 (en) 2011-06-30
US20110149631A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
CN1905070B (zh) 能够存储多比特数据和单比特数据的闪存设备
CN101779194B (zh) 用于存储器的错误校正
US7877669B2 (en) Non-volatile memory with error detection
CN102132354B (zh) 闪存中的数据的快速低功率读取
CN110097913A (zh) 存储器控制器及其操作方法
US20110029714A1 (en) Resistive sense memory array with partial block update capability
CN104919434A (zh) 用于在固态驱动器中进行较低页数据恢复的系统和方法
CN102656640A (zh) 具有多电平、单次写入存储器单元的可重写存储器件
CN101681300A (zh) 存储器系统
CN101256843A (zh) 混合闪存装置、存储系统以及控制误差的方法
WO2022103702A1 (en) Selective wordline scans based on a data state metric
CN108766495A (zh) 数据写入方法、存储器控制器与存储器存储装置
TW201346918A (zh) 判定針對記憶體之字線之程式化步階大小之系統及方法
CN107958687B (zh) 存储器编程方法、存储器控制电路单元及其存储装置
CN106856102B (zh) 一种Nand Flash的编程方法
CN117882047A (zh) 使用部分超级块的存储器子系统
CN102929740A (zh) 检测存储设备坏块的方法和装置
US20140301132A1 (en) Storage control device, storage device, information processing system, and processing method thereof
CN110473584B (zh) 固态储存装置中已抹除区块的再验证方法
CN110444243A (zh) 存储设备读错误纠错能力的测试方法、系统及存储介质
CN106445404A (zh) 存储器编程方法、存储器控制电路单元与存储器存储装置
CN105825884A (zh) 存储器操作方法及相关的存储器装置
US20140025907A1 (en) Storage control apparatus, storage apparatus, and processing methods thereof
CN110444244A (zh) 存储设备读错误纠错能力的测试装置
CN106959821A (zh) 数据存储装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120905