CN106959821A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN106959821A
CN106959821A CN201610412687.9A CN201610412687A CN106959821A CN 106959821 A CN106959821 A CN 106959821A CN 201610412687 A CN201610412687 A CN 201610412687A CN 106959821 A CN106959821 A CN 106959821A
Authority
CN
China
Prior art keywords
data
bias
unreliable
memory cell
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610412687.9A
Other languages
English (en)
Other versions
CN106959821B (zh
Inventor
李炯珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106959821A publication Critical patent/CN106959821A/zh
Application granted granted Critical
Publication of CN106959821B publication Critical patent/CN106959821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种用于操作数据存储装置的方法，其包括：基于读取偏压，从对应于联接至目标字线的目标存储器单元的多个页面读取多个数据组块；基于识别偏压，获得对应于目标存储器单元的识别数据；基于多个数据组块和识别数据，确定多个数据组块中的目标数据组块中的不可靠位；以及确定不可靠位是否为错误位。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年1月8日提交的申请号为10-2016-0002782的韩国申请的优先权，其全文通过引用并入本文。
技术领域
各种实施例总体涉及一种包括非易失性存储器装置的数据存储装置。
背景技术
数据存储装置响应于写入请求存储由外部装置提供的数据。数据存储装置还可以响应于读取请求将存储的数据提供给外部装置。使用数据存储装置的外部装置的实例包括计算机、数字相机、移动电话等。数据存储装置可以被嵌入外部装置中或者被分别制造然后连接。
发明内容
在一个实施例中，用于操作数据存储装置的方法可包括：基于读取偏压，从对应于联接至目标字线的目标存储器单元的多个页面读取多个数据组块；基于识别偏压，获得对应于目标存储器单元的识别数据；基于多个数据组块和识别数据，确定多个数据组块中的目标数据组块中的不可靠位；以及确定不可靠位是否为错误位。
在一个实施例中，用于操作数据存储装置的方法可包括：从多个存储器单元中的目标存储器单元读取包括多个位的数据；确定多个位中的不可靠位；以及确定不可靠位是否为错误位。
在一个实施例中，数据存储装置可包括：非易失性存储器装置，其包括联接至目标字线并对应于多个页面的目标存储器单元；以及控制器，其适于基于读取偏压从多个页面读取多个数据组块、基于识别偏压获得对应于目标存储器单元的识别数据、基于多个数据组块和识别数据确定多个数据组块中的目标数据组块中的不可靠位以及确定不可靠位是否为错误位。
附图说明
图1为例示根据一个实施例的数据存储装置的框图。
图2为例示根据一个实施例的非易失性存储器装置的框图。
图3为例示存储块的明细图。
图4A为例示存储器单元的阈值电压分布的实例的简图。
图4B为例示不同的阈值电压分布的实例的简图。
图5为例示通过使用校验数据来校正错误位的方法的简图。
图6和图7为例示被分组以生成校验数据的数据组块的实例的简图。
图8为例示用于确定存储在存储器单元中的位中的不可靠位的方法的简图。
图9A和图9B为例示用于根据存储器单元所位于的细分区域确定不可靠位的方法的简图。
图10A至图10C为例示用于基于根据页面的类型的不可靠区域确定数据组块中的不可靠位的方法的简图。
图11为例示用于操作根据一个实施例的数据存储装置的方法的流程图。
图12为例示根据一个实施例的固态驱动器(SSD)的框图。
图13为例示将根据一个实施例的数据存储装置应用于其的数据处理系统的框图。
具体实施方式
下面将通过本发明的示例性实施例，参照附图，对根据本发明的数据存储装置及其操作方法进行描述。然而，本发明可以不同的形式实施并且不应被理解为限于此处所陈述的实施例。而是，这些实施例被提供以详细描述本发明至本发明所属领域的技术人员能够实施本发明的技术方案的程度。
应理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按照比例绘制，并且在一些情况下，比例可以被扩大以更清楚地描绘本发明的某些特征。尽管使用特定术语，但应理解的是所使用的术语只是用于描述特定的实施例，而且不旨在限制本发明的范围。
图1为例示根据一个实施例的数据存储装置10的框图。
数据存储装置10可被配置为响应于来自外部装置(未示出)的写入请求存储从外部装置提供的数据。而且，数据存储装置10可被配置为响应于来自外部装置的读取请求将所存储的数据提供给外部装置。
数据存储装置10可由个人计算机存储卡国际协会(PCMCIA)卡、正常闪存(CF)卡、智能媒介卡、记忆棒、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的多媒体卡(RS-MMC)和微型版本MMC(微型-MMC)、安全数字(SD)卡、迷你安全数字(迷你-SD)卡和微型安全数字(微型–SD)卡、通用闪存(UFS)或固态驱动器(SSD)配置。
数据存储装置10可包括控制器100和非易失性存储器装置200。
控制器100可包括处理器110、存储器120和错误校正码(ECC)单元130。
处理器110可控制数据存储装置10的一般操作。处理器110可响应于从外部装置传输的写入请求，将数据存储在非易失性存储器装置200中，并可响应于从外部装置传输的读取请求，读取存储在非易失性存储器装置200中的数据并将读取的数据输出到外部装置。
处理器110可从联接至非易失性存储器装置200的目标字线的目标存储器单元读取目标数据组块，并可对目标数据组块执行基于图案(pattern)的错误校正操作。根据一个实施例，当根据ECC单元130的ECC算法对于目标数据组块的错误校正操作失败时，处理器110可对目标数据组块执行基于图案的错误校正操作。
详细地，当执行基于图案的错误校正操作时，处理器110可基于读取偏压从对应于目标存储器单元的多个页面读取多个数据组块，可以基于识别偏压获得对应于目标存储器单元的识别数据，并可基于多个数据组块和识别数据确定目标数据组块中的不可靠位。
读取偏压和识别偏压划定存储器单元的阈值电压的区域，且不可靠位可以是从对应于阈值电压的区域中的不可靠区域的目标存储器单元读取的一个。不可靠区域可包括关于被用于读取目标数据组块的读取偏压的预定范围。当阈值电压的区域对应于预定的数据图案时，不可靠位可以是对应于从目标存储器单元读取的多个位的数据图案中的位，其与相邻数据图案中的位不匹配。
处理器110可确定根据上述方法所确定的不可靠位是否为错误位。根据上述方法所确定的不可靠位为错误位的可能性很高，因此，处理器110可最终确定不可靠位是否为错误位。详细地，处理器110可获得与目标数据组块一起分组的数据组块和校验数据，并可基于分组的数据组块和校验数据确定不可靠位是否为错误位。分组的数据组块可表示对应于共同校验数据的数据组块。
一个或多个分组的数据组块可被包括在从对应于目标存储器单元的页面读取的数据组块中。在这种情况下，处理器110可获得和使用来自已经从对应于目标存储器单元的页面读取的数据组块的分组的数据组块，以确定不可靠位。
存储器120可用作处理器110的工作存储器、缓冲存储器或缓存存储器。作为工作存储器的存储器120可存储待由处理器110驱动的软件程序和各种程序数据。作为缓冲存储器的存储器120可缓冲在外部装置和诸如非易失性存储器装置200的存储介质之间传输的数据。作为缓存存储器的存储器120可临时存储缓存数据。
通过编码待被存储在非易失性存储器装置200中的数据和解码从非易失性存储器装置200读取的数据，ECC单元130可根据ECC算法执行错误校正操作。
根据控制器100的控制，非易失性存储器装置200可存储从控制器100传输的数据以及可读取存储的数据并将读取的数据传输到控制器100。根据控制器100的控制，非易失性存储器装置200可基于读取偏压从对应于目标存储器单元的多个页面读取多个数据组块，并将多个数据组块传输至控制器100。根据控制器100的控制，非易失性存储器装置200可基于识别偏压获得对应于目标存储器单元的识别数据，并将识别数据传输到控制器100。
非易失性存储器装置200可包括诸如NAND闪存或者NOR闪存的闪速存储器装置、铁电体随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)或电阻随机存取存储器(ReRAM)。
图2为例示根据一个实施例的非易失性存储器装置的框图。例如，图2的非易失性存储器装置可以是图1中所示的非易失性存储器装置200。
非易失性存储器装置200可包括控制逻辑210、电压供给单元220、接口单元230、地址解码器240、数据输入/输出单元250和存储区域260。
控制逻辑210可根据控制器100的控制，控制非易失性存储器装置200的一般操作。控制逻辑210可从接口单元230接收从控制器100传输的指令，并可响应于指令将控制信号传输到非易失性存储器装置200的内部单元。
根据控制逻辑210的控制，电压供给单元220可生成用于非易失性存储器装置200的一般操作所需的各种操作电压。电压供给单元220可提供例如读取偏压和识别偏压至地址解码器240。
接口单元230可与控制器100交换包括指令和地址的各种控制信号和数据。接口单元230可将输入至其的各种控制信号和数据传输至非易失性存储器装置200的内部单元。
地址解码器240可解码地址以选择存储区域260中待被访问的部分。地址解码器240可根据解码结果选择性地驱动字线WL并控制数据输入/输出单元250以选择性地驱动位线BL。
数据输入/输出单元250可通过位线BL将从接口单元230传输的数据传输至存储区域260。数据输入/输出单元250可将通过位线BL从存储区域260读取的数据传输至接口单元230。数据输入/输出单元250可感测从包括在存储区域260中的存储器单元形成的电流响应于读取偏压被开启和关闭，并且可根据感测结果获取从存储器单元读取的数据。
存储区域260可通过字线WL与地址解码器240联接，并且可通过字位线BL与数据输入/输出单元250联接。存储区域260可包括多个存储器单元，其中多个存储器单元被分别设置在字线WL和位线BL彼此相交且数据被存储在其中的区域处。存储区域260可包括二维或三维结构的存储器单元阵列。
存储区域260可包括多个存储块BK0至BKj。存储块BK0至BKj的每一个可包括多个页面P0至Pk。
图3为例示存储块BK的明细图。例如，图3的存储块BK可以是图2中所示的存储块BK0至BKj中的一个。图2中所示的存储块BK0至BKj中的每一个可以与存储块BK大致相同的方式配置。
参照图3，存储块BK可包括字符串STR0至STRm。字符串STR0至STRm的每一个可被联接在源极线SL和对应的位线之间。例如，字符串STR0可被联接在源极线SL和位线BL0之间。
字符串STR1至STRm可以与字符串STR0大致相同的方式配置，因此，将字符串STR0作为一个实例进行描述。字符串STR0可包括漏极选择晶体管DST、存储器单元MC00至MCn0和源极选择晶体管SST。漏极选择晶体管DST可具有联接至位线BL0的漏极和联接至漏极选择线DSL的栅极。源极选择晶体管SST可具有联接至源极线SL的源极和联接至源极选择线SSL的栅极。存储器单元MC00至MCn0可串联地联接在源极选择晶体管SST和漏极选择晶体管DST之间。存储器单元MC00至MCn0的栅极可分别联接至字线WL0至WLn。
字线WL0至WLn的每一个可被联接至字符串STR0至STRm的对应的存储器单元。例如，字线WL1可被联接至分别包括在字符串STR0至STRm中的存储器单元MC10至MC1m。当对应的字线在写入操作中被选择时，存储器单元可被写入。当字线WL1在写入操作中被选择时，存储器单元MC10至MC1m可被同时写入。
根据被存储在每个存储器单元中的数据位的数量，每个字线或联接至每个字线的存储器单元可对应于多个页面。例如，当3个位即最低有效位(LSB)、中央有效位(CSB)和最高有效位(MSB)被存储在每个存储器单元中时，每个字线可对应于分别存储LSB、CSB和MSB的LSB页面、CSB页面和MSB页面。其中3个位被存储在每个存储器单元中的情况将被作为实例在下面描述，然而，应注意的是，实施例并不限于该实例。
图4A为例示存储器单元的阈值电压分布VD1至VD8的实例的简图。水平轴Vth表示存储器单元的阈值电压，而竖直轴#表示对应于阈值电压的存储器单元的数量。
参照图4A，存储器单元可根据存储在其中的数据形成预定的阈值电压分布VD1至VD8。根据存储在其中的3-位数据，存储器单元可被控制以具有对应于8个阈值电压分布VD1至VD8中的任何一个的阈值电压。例如，存储有数据“111”的存储器单元可具有对应于阈值电压分布VD1的阈值电压。
当通过对应的字线施加预定的读取偏压时，存储器单元可以根据阈值电压被开启或关闭。而且，当施加大于其阈值电压的读取偏压时，存储器单元可被开启，当施加小于其阈值电压的读取偏压时，存储器单元可被关闭。通过感测当存储器单元被开启或关闭使形成的电流，可以确定对应于存储器单元的阈值电压分布，并且可以读取对应于阈值电压分布的数据。
为了读取存储在存储器单元中的数据，可以使用能够辨别阈值电压分布VD1至VD8的读取偏压R1至R7。读取偏压R1至R7可以划定阈值电压的区域AREA1至AREA8，并且区域AREA1至AREA8可分别包括阈值电压分布VD1至VD8。
由于当读取偏压R3和R7被施加至存储器单元时，LSB值根据存储器单元的阈值电压而变得不同，读取偏压R3和R7可被用于读取存储在LSB页面中的数据组块。由于当读取偏压R2、R4和R6被施加至存储器单元时，CSB值根据存储器单元的阈值电压而变得不同，读取偏压R2、R4和R6可被用于读取存储在CSB页面中的数据组块。由于当读取偏压R1和R5被施加至存储器单元时，MSB值根据存储器单元的阈值电压而变得不同，读取偏压R1和R5可被用于读取存储在MSB页面中的数据组块。
图4B为例示不同的阈值电压分布VD1＇至VD8＇的实例的简图。
参照图4B，因为各种原因，比如相邻存储器单元之间的干扰和由于时间的流逝而导致的放电，存储器单元可具有不同的阈值电压。因此，图4A的阈值电压分布VD1至VD8可变化为阈值电压分布VD1＇至VD8＇，并且读取偏压R1至R7可被设置在相互重叠的阈值电压分布VD1＇至VD8＇上。对应于阈值电压分布VD1＇至VD8＇相互重叠的区域的存储器单元可以输出错误位。例如，基于读取偏压R1至R7被确定为设置在阈值电压的区域AREA3中的存储器单元可以形成阈值电压分布VD3＇，也可以形成阈值电压分布VD2＇，但具有比读取偏压R2大的阈值电压，或者也可以形成阈值电压分布VD4＇，但具有比读取偏压R3小的阈值电压。然而，在任何情况下，存储器单元将输出数据“001”。因此，在后面的两种情况下，存储器单元可以输出与初始存储的数据不同的数据。
根据一个实施例，控制器100可以估计对于不同阈值电压分布VD1＇至VD8＇的最佳读取偏压。最佳读取偏压可以是能够使从存储器单元读取的错误位最小化的偏压。最佳读取偏压可被设置在阈值电压分布VD1＇至VD8＇之间的凹处中。控制器100可以使用估计的最佳读取偏压来读取存储在存储器单元中的数据。
图5为例示通过使用校验数据PD来校正错误位的方法的简图。
数据组块DCK1、DCK2和DCK3可被分组以生成校验数据PD。尽管图5示出了3个数据组块DCK1、DCK2和DCK3被分组，但应注意到，被分组的数据组块的数量不被明确地限制。
基于被分组的数据组块DCK1、DCK2和DCK3，可以生成校验数据PD。例如，可以通过关于数据组块DCK1、DCK2和DCK3的XOR逻辑函数来生成校验数据PD。例如，可以通过关于分别从数据组块DCK1、DCK2和DCK3中分组的位B11、B21和B31的XOR逻辑函数来生成校验位P1。
校验数据PD可被用于校正随后在数据组块DCK1、DCK2和DCK3中出现的错误位。例如，当确定数据组块DCK1包括错误位时，基于与数据组块DCK1一起分组的剩余数据组块DCK2和DCK3和校验数据PD，可以对数据组块DCK1执行错误校正操作。例如，位B11可以匹配通过执行关于剩余的分组位B21和B31和校验位P1的XOR逻辑函数获得的值，并因此可被确定为正常位。例如，位B12可与通过执行关于剩余的分组位B22和B32和校验位P2的XOR逻辑函数获得的值不同，并因此可被确定为错误位并被翻转(flip)。
然而，如图5中所示，当数据组块DCK2包括错误位B23时，对数据组块DCK1的错误校正操作可能失效。即，即使位B13是正常位，但由于通过包括错误位B23而执行的XOR逻辑函数，位B13可被确定为错误位并被翻转。总之，当被分组的数据组块中的至少两个的每一个包括错误位时，上述使用校验数据PD的错误校正操作可能失败。
图6和图7为例示被分组以生成校验数据PD的数据组块的实例的简图。
参照图6，存储在对应于单个字线WL1的LSB页面、CSB页面和MSB页面中的数据组块DCK1、DCK2和DCK3可被分组，并且可生成用于被分组的数据组块DCK1、DCK2和DCK3的校验数据PD。
根据非易失性存储器装置200的物理和操作特性，存储在对应于单个字线的页面中的数据组块有可能同时分别包括错误位。例如，当数据组块DCK1和DCK2同时分别包括错误位时，可能发生如图5中所示的情况。因此，当存储在对应于单个字线的不同页面中的数据组块被分组时，如图5中所示的错误校正操作可具有很高的失败可能性。
参照图7，存储在多个字线WL1至WL3中的相同类型的页面中的数据组块可被分组。例如，存储在字线WL1至WL3的LSB页面中的数据组块DCK11、DCK12和DCK13可被分组，并且可生成用于被分组的数据组块DCK11、DCK12和DCK13的校验数据PD1。
在这种情况下，生成至少页面种类的数量的校验数据，因此，可存在管理校验数据的费用。而且，甚至在图7的分组方案中，一起分组的各自数据组块同时包括错误位的可能性仍然存在，因此，图5中所示的错误校正操作可能仍然是不完善的。
由于图5中所示的错误校正操作在不可能知道数据组块DCK1中的哪一位是错误位的状态下启动，因此，根本问题是确定位是否为错误位应该对数据组块DCK1的所有位执行。即，尽管位B13是正常位，但由于通过使用错误位B23来执行错误校正操作，所以产生了新的错误位。
如将在下面所述，根据实施例，不可靠位可以在数据组块DCK1中首先确定。然后，所确定的不可靠位是否为错误位可以被确定。例如，正常位B13可不被确定为不可靠位，因此，通过使用错误位B23对正常位B13的错误校正操作可以事先被阻止。特别地，如图6中所示，当数据组块DCK1、DCK2和DCK3被存储在对应于相同字线的不同页面中时，正常位B13可不被确定为不可靠位。因此，即使数据组块如图6所示被分组，错误校正操作也可能成功。
图8为例示根据实施例的用于确定存储在存储器单元中的位中的不可靠位的方法的简图。
首先，存储在对应于单个字线的LSB页面、CSB页面和MSB页面中的数据组块被读取，并且可获得相应存储器单元的识别数据。
当读取偏压R1至R7被施加至存储器单元时，可以读取存储在LSB页面、CSB页面和MSB页面中的数据组块。读取偏压R1至R7可划定存储器单元的阈值电压的区域AREA1至AREA8。如果存储在LSB页面、CSB页面和MSB页面中的数据组块被读取，则可以获得存储在每个存储器单元中的位，并且在区域AREA1至AREA8中可以确定其中设置了每个存储器单元的区域。
基于识别偏压SR1至SR6，可获得识别数据。当识别偏压SR1至SR6被施加至存储器单元时，识别数据可以是从存储器单元读取的数据。识别数据可包括对应于各自存储器单元的识别值SRV。图8示例性地示出对于识别偏压SR1至SR6的识别值SRV“1”或“0”。例如，具有小于识别偏压SR1的阈值电压的存储器单元可对应于识别值SRV“1”，具有在识别偏压SR1和SR2之间的阈值电压的存储器单元可对应于识别值SRV“0”。具有在识别偏压SR2和SR3之间的阈值电压的存储器单元可对应于识别值SRV“1”。具有在识别偏压SR3和SR4之间的阈值电压的存储器单元可对应于识别值SRV“0”。具有在识别偏压SR4和SR5之间的阈值电压的存储器单元可对应于识别值SRV“1”。具有在识别偏压SR5和SR6之间的阈值电压的存储器单元可对应于识别值SRV“0”。具有大于识别偏压SR6的阈值电压的存储器单元可对应于识别值SRV“1”。识别偏压SR1至SR6可细分阈值电压的区域AREA1至AREA8。
基于数据组块和识别数据，不可靠位可以在存储于每个存储器单元中的位中被确定。例如，在对应于数据“011”和识别值SRV“1”的存储器单元中，不可靠位可以是MSB。在对应于数据“011”和识别值SRV“0”的存储器单元中，不可靠位可以是CSB。在对应于数据“001”和识别值SRV“0”的存储器单元中，不可靠位可以是CSB。在对应于数据“001”和识别值SRV“1”的存储器单元中，不可靠位可以是LSB。在对应于数据“000”和识别值SRV“1”的存储器单元中，不可靠位可以是LSB。在对应于数据“100”和识别值SRV“1”的存储器单元中，不可靠位可以是LSB。在对应于数据“101”和识别值SRV“1”的存储器单元中，不可靠位可以是LSB。下面将参照图9A和图9B对确定不可靠位的原则进行详细描述。
图9A和图9B为例示根据存储器单元被设置在其中的细分区域来确定不可靠位的方法的简图。
参照图9A，首先，可以通过将读取偏压R1至R8施加至存储器单元读取存储在存储器单元中的数据“000”，并且可以确定存储器单元被设置在区域AREA4中。在这种情况下，可以估计，存储器单元形成阈值电压分布VD4＇，形成阈值电压分布VD3＇但具有比读取偏压R3大的阈值电压，或形成阈值电压分布VD5＇但具有比读取偏压R4小的阈值电压。
当存储器单元具有大于识别偏压SR3的阈值电压时，可以另外获得存储器单元的识别值SRV“0”。因此，可确定存储器单元被设置在如附图中所示的细分区域或精细区域中。即，基于识别值SRV“0”可以确定相比区域AREA3，存储器单元被设置为更靠近区域AREA5。
因此，可确定存储器单元极有可能形成阈值电压分布VD4＇或者阈值电压分布VD5＇，而不是形成阈值电压分布VD3＇。在这种情况下，在存储于存储器单元中的多个位“000”中，与对应于相邻区域AREA5的相邻数据图案“010”的对应位匹配的位，即LSB“0”和MSB“0”可以是可靠位，因为不管存储器单元是否形成阈值电压分布VD4＇或阈值电压分布VD5＇，其都具有相同的值。然而，在存储于存储器单元中的多个位“000”中，与相邻数据图案“010”的对应位不匹配的位，即CSB“0”可以被确定为不可靠。而且，当存储器单元形成阈值电压分布VD4＇时，从存储器单元读取的CSB“0”可以是正常位，并且当存储器单元形成阈值电压分布VD5＇时，从存储器单元读取的CSB“0”可以是错误位。
基于上述原则，再次参照图8，可以被核实的是，当设置在区域AREA4中的存储器单元对应于识别值SRV“0”时，不可靠位是CSB。
参照图9B，与图9A不同，当存储器单元具有小于识别偏压SR3的阈值电压时，可以获得存储器单元的识别值SRV“1”。基于识别值SRV“1”，可以确定存储器单元被设置在如附图所示的细分区域或精细区域中。因此，可以确定存储器单元极有可能形成阈值电压分布VD3＇或阈值电压分布VD4＇。
在这种情况下，在存储于存储器单元中的多个位“000”中，与对应于相邻区域AREA3的相邻数据图案“001”的对应位匹配的位，即CSB“0”和MSB“0”可以是可靠位，因为不管存储器单元是否形成阈值电压分布VD3＇或阈值电压分布VD4＇，其都具有相同的值。然而，在存储于存储器单元中的多个位“000”中，与相邻数据图案“001”的对应位不匹配的位，即LSB“0”可以被确定为不可靠。
如上面参照图8至图9B所述，当存储器单元被设置在左细分区域和右细分区域之间的细分区域中时，基于对应的阈值电压区域中的识别偏压，可以确定不可靠位。即，其中设置有存储器单元的细分区域和不可靠位即LSB、CSB或MSB的类型可相互对应。因此，根据不可靠位是否为LSB、CSB或MSB，可以规定其中设置有存储器单元的细分区域。因此，如下面将被描述的，可以根据页面即LSB页面、CSB页面或MSB页面的类型定义不可靠区域。
图10A至图10C为例示用于基于根据页面的类型的不可靠区域确定数据组块中的不可靠位的方法的简图。图10A至图10C分别示出LSB页面、CSB页面和MSB页面的不可靠区域。
参照图10A，在LSB数据组块中，从对应于附图所示的不可靠区域的存储器单元读取的位可以被确定为不可靠位。基于用于读取LSB数据组块的读取偏压R3和R7，不可靠区域可包括由相邻的识别偏压限定的预定范围。例如，不可靠区域可包括基于读取偏压R3由识别偏压SR2和SR3限定的预定范围，并可包括基于读取偏压R7由识别偏压SR6限定的预定范围。
参照图10B，在CSB数据组块中，从对应于附图所示的不可靠区域的存储器单元读取的位可以被确定为不可靠位。基于用于读取CSB数据组块的读取偏压R2、R4和R6，不可靠区域可包括由相邻的识别偏压限定的预定范围。例如，不可靠区域可包括基于读取偏压R2由识别偏压SR1和SR2限定的预定范围，可包括基于读取偏压R4由识别偏压SR3和SR4限定的预定范围，并可包括基于读取偏压R6由识别偏压SR5和SR6限定的预定范围。
参照图10C，在MSB数据组块中，从对应于附图所示的不可靠区域的存储器单元读取的位可以被确定为不可靠位。基于用于读取MSB数据组块的读取偏压R1和R5，不可靠区域可包括由相邻的识别偏压限定的预定范围。例如，不可靠区域可包括基于读取偏压R1由识别偏压SR1限定的预定范围，并可包括基于读取偏压R5由识别偏压SR4和SR5限定的预定范围。
汇总这些，根据实施例，基于从存储器单元读取的多个位和存储器单元的识别值，可以确定对应于存储器单元的细分区域，并且可以确定在多个位中的哪一位是不可靠位。即，确定从页面中读取的数据组块中哪一位是不可靠位可以通过确定相应存储器单元是否对应于根据页面的类型所规定的不可靠区域来执行。
如果不可靠位在数据组块中被确定，则基于一起分组的剩余位和生成的校验位，可以确定不可靠位是否为错误位。即，当通过执行关于剩余被分组的位和校验位的XOR逻辑函数而获得的值与不可靠位匹配时，不可靠位可以被确定为正常位，并且当值与不可靠位不匹配时，不可靠位可以被确定为错误位。
再次参照图5，由于不可能准确地确定数据组块DCK1中的哪一位是错误位，因此通过使用错误位B23执行对正常位B13的错误校正操作，由此，产生了新的错误位。然而，根据实施例，如果数据组块DCK1至DCK3被存储在相同字线的不同页面中，则正常位B13可能不被确定为不可靠位。原因是，如上面参照图9A和图9B所述，由于只有存储于存储器单元中的多个位中的一个被确定为不可靠位，因此只有错误位B23将被确定为不可靠位。因此，正常位B13不被确定为不可靠位，并且可以对正常位B13不执行错误校正操作。
图11为例示用于操作根据一个实施例的数据存储装置的方法的流程图。例如，图11的方法可以是用于操作图1的数据存储装置10的方法。参照图11，示出了控制器100对从非易失性存储器装置200的目标存储器单元读取的目标数据组块执行错误校正操作的方法。
在步骤S110中，控制器100可基于读取偏压从对应于目标存储器单元的多个页面读取多个数据组块。
在步骤S120中，基于识别偏压，控制器100可获得对应于目标存储器单元的识别数据。识别偏压可以与读取偏压交替的方式被分别设置在读取偏压之间。
在步骤S130中，基于多个数据组块和识别数据，控制器100可确定目标数据组块中的不可靠位。当读取偏压划定存储器单元的阈值电压的区域且区域对应于数据图案时，不可靠位可以是对应于从目标存储器单元读取的多个位的数据图案中的位，其与相邻数据图案中的对应的位不匹配。不可靠位可以是从对应于阈值电压的区域中的不可靠区域的目标存储器单元读取的位。不可靠区域可包括基于用于读取目标数据组块的读取偏压由相邻的识别偏压限定的预定范围。
在步骤S140中，控制器100可确定不可靠位是否为错误位。详细地，基于分组的数据组块和校验数据，控制器100可获得与目标数据组块和校验数据一起分组的数据组块，并可确定不可靠位是否为错误位。
在步骤S150中，控制器100可根据确定结果校正错误位。
图12为例示根据一个实施例的固态驱动器(SSD)1000的框图。
SSD 1000可包括控制器1100和存储介质1200。
控制器1100可控制主机装置1500和存储介质1200之间的数据交换。控制器1100可包括处理器1110、随机存取存储器(RAM)1120、只读存储器(ROM)1130、错误校正码(ECC)单元1140、主机接口1150和存储介质接口1160。
处理器1110可控制控制器1100的一般操作。根据来自主机装置1500的数据处理请求，处理器1110可将数据存储在存储介质1200中并从存储介质1200读取存储的数据。为了有效地管理存储介质1200，处理器1110可控制SSD 1000的内部操作，诸如合并操作、损耗均衡操作等。
另外，处理器1110可以与图1中所示的处理器110基本上类似的方式操作。处理器1110可基于读取偏压从对应于目标存储器单元的多个页面读取多个数据组块，可基于识别偏压获得对应于目标存储器单元的识别数据，并可基于多个数据组块和识别数据确定目标数据组块中的不可靠位。处理器1110可获得与目标数据组块和校验数据一起分组的数据组块，并可基于分组的数据组块和校验数据来确定不可靠位是否为错误位。
RAM 1120可以存储待由处理器1110使用的程序和程序数据。RAM 1120可在将从主机接口1150传输的数据传输至存储介质1200之前临时地存储它，并可在将从存储介质1200传输的数据传输至主机装置1500之前临时地存储它。
ROM 1130可以存储待由处理器1110读取的程序编码。程序编码可以包括待被处理器1110处理的用于处理器1110控制控制器1100的内部单元的指令。
ECC单元1140可编码待存储在存储介质1200中的数据，并可解码从存储介质1200读取的数据。ECC单元1140可根据ECC算法检测和校正数据中出现的错误。
主机接口1150可与主机装置1500交换数据处理请求、数据等。
存储介质接口1160可将控制信号和数据传输至存储介质1200。存储介质接口1160可包括从存储介质1200传输的数据。存储介质接口1160可通过多个通道CH0至CHn与存储介质1200联接。
存储介质1200可包括多个非易失性存储器装置NVM0至NVMn。多个非易失性存储器装置NVM0至NVMn的每一个可根据控制器1100的控制，执行写入操作和读取操作。
图13为例示根据实施例的数据存储装置10被应用在其中的数据处理系统2000的框图。
数据处理系统2000可包括计算机、笔记本电脑、上网本、智能电话、数字电视、数字相机、导航器等。数据处理系统2000可包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可通过系统总线2500交换数据、控制信号等。
主处理器2100可控制数据处理系统2000的一般操作。主处理器2100可以是诸如微处理器的中央处理单元。主处理器2100可以执行在主存储器装置2200上的诸如操作系统、应用、装置驱动器等的软件。
主存储器装置2200可存储待被主处理器2100使用的程序和程序数据。主存储器装置2200可临时存储待被传输到数据存储装置2300和输入/输出装置2400的数据
数据存储装置2300可包括控制器2310和存储介质2320。数据存储装置2300可被配置为以与图1中所示的数据存储装置10基本上类似的方式操作。
输入/输出装置2400可包括能够与用户交换数据诸如从用户接收用于控制数据处理系统2000的指令或者将处理的结果提供给用户的键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等。
根据一个实施例，数据处理系统2000可通过诸如局域网(LAN)、广域网(WAN)、无线网络等网络2600与至少一个服务器2700通信。数据处理系统2000可包括网络接口(未示出)以访问网络2600。
尽管上面已经描述了各种实施例，但对本领域技术人员而言应理解的是，所描述的实施例仅仅是实例。因此，此处所描述的数据存储装置及其操作方法不应被限制于所述实施例。

Claims (20)

1.一种用于操作数据存储装置的方法，所述方法包括：
基于读取偏压，从对应于联接至目标字线的目标存储器单元的多个页面读取多个数据组块；
基于识别偏压，获得对应于所述目标存储器单元的识别数据；
基于所述多个数据组块和所述识别数据，确定所述多个数据组块中的目标数据组块中的不可靠位；以及
确定所述不可靠位是否为错误位。
2.根据权利要求1所述的方法，
其中从对应于与所述读取偏压对应的阈值电压的区域中的不可靠区域的存储器单元读取所述不可靠位。
3.根据权利要求2所述的方法，其中所述不可靠区域包括由与被用于读取所述目标数据组块的读取偏压相邻的识别偏压确定的预定范围。
4.根据权利要求1所述的方法，其中确定所述不可靠位是否为所述错误位包括：
获得与所述目标数据组块和校验数据分组的数据组块；以及
基于所分组的数据组块和所述校验数据确定所述不可靠位是否为所述错误位。
5.根据权利要求4所述的方法，其中所分组的数据组块的至少一个被包括在所述多个数据组块中。
6.根据权利要求1所述的方法，其中所述识别偏压被分别设置在所述读取偏压中的两个相邻读取偏压之间。
7.一种数据存储装置，其包括：
非易失性存储器装置，其包括联接至目标字线并对应于多个页面的目标存储器单元；以及
控制器，其适于：
基于读取偏压，从所述多个页面读取多个数据组块；
基于识别偏压，获得对应于所述目标存储器单元的识别数据；
基于所述多个数据组块和所述识别数据，确定所述多个数据组块中的目标数据组块中的不可靠位；以及
确定所述不可靠位是否为错误位。
8.根据权利要求7所述的数据存储装置，
其中从对应于与所述读取偏压对应的阈值电压的区域中的不可靠区域的存储器单元读取所述不可靠位。
9.根据权利要求8所述的数据存储装置，其中所述不可靠区域包括由与被用于读取所述目标数据组块的读取偏压相邻的识别偏压确定的预定范围。
10.根据权利要求7所述的数据存储装置，其中所述控制器获得与所述目标数据组块和校验数据分组的数据组块；并基于所分组的数据组块和所述校验数据确定所述不可靠位是否为所述错误位。
11.根据权利要求10所述的数据存储装置，其中至少一个所分组的数据组块被包括在所述多个数据组块中。
12.根据权利要求7所述的数据存储装置，其中所述识别偏压被分别设置在所述读取偏压中的两个相邻的读取偏压之间。
13.一种用于操作数据存储装置的方法，所述方法包括：
从多个存储器单元中的目标存储器单元读取包括多个位的数据；
确定所述多个位中的不可靠位；以及
确定所述不可靠位是否为错误位。
14.根据权利要求13所述的方法，其中从所述目标存储器单元读取包括所述多个位的数据包括：
通过应用选自对应于多个阈值电压区域的多个读取偏压中的一个读取偏压，从所述目标存储器单元读取包括所述多个位的数据。
15.根据权利要求14所述的方法，其中确定所述多个位中的所述不可靠位包括：
将所述多个位与包括在对应于至少一个相邻区域的另一个数据中的位进行比较，所述至少一个相邻区域与所述多个阈值电压区域中对应于所述一个读取偏压的特定区域相邻；以及
基于所述多个位和包括在所述另一个数据中的所述位之间的比较结果，确定所述不可靠位。
16.根据权利要求15所述的方法，其中基于所述比较结果确定所述不可靠位包括：
将与包括在所述另一个数据中的所述位的每一个不同的所述多个位的每一个确定为所述不可靠位。
17.根据权利要求14所述的方法，其中确定所述多个位中的所述不可靠位包括：
基于在对应于所述多个读取偏压的多个识别偏压中与所述一个读取偏压相邻的一个识别偏压，确定对应于至少一个相邻区域的另一个数据。
18.根据权利要求17所述的方法，其中每个所述识别偏压被设置在所述多个读取偏压中的两个相邻读取偏压之间。
19.根据权利要求13所述的方法，其中确定所述不可靠位是否为所述错误位包括：
获得与所述不可靠位分组以生成校验位的剩余位；以及
基于所述剩余位和所述校验位，确定所述不可靠位是否为所述错误位。
20.根据权利要求13所述的方法，进一步包括：
当确定所述不可靠位为所述错误位时，对所述不可靠位执行错误校正操作。
CN201610412687.9A 2016-01-08 2016-06-13 数据存储装置及其操作方法 Active CN106959821B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0002782 2016-01-08
KR1020160002782A KR20170083386A (ko) 2016-01-08 2016-01-08 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN106959821A true CN106959821A (zh) 2017-07-18
CN106959821B CN106959821B (zh) 2020-05-05

Family

ID=59275740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610412687.9A Active CN106959821B (zh) 2016-01-08 2016-06-13 数据存储装置及其操作方法

Country Status (4)

Country Link
US (1) US10152372B2 (zh)
KR (1) KR20170083386A (zh)
CN (1) CN106959821B (zh)
TW (1) TWI693608B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877824B1 (ko) * 2018-02-12 2018-07-12 엣센클라우드 주식회사 보조 기억 장치
US10607712B1 (en) 2018-09-28 2020-03-31 Toshiba Memory Corporation Media error reporting improvements for storage drives
TWI718975B (zh) * 2020-07-17 2021-02-11 汎思數據股份有限公司 提高記憶體資料讀寫速度的方法及裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568593A (zh) * 2010-12-07 2012-07-11 慧荣科技股份有限公司 读取快闪存储器中储存数据的方法、存储器控制器与装置
CN103870399A (zh) * 2012-12-18 2014-06-18 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
TW201539464A (zh) * 2014-04-15 2015-10-16 Phison Electronics Corp 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892307B2 (ja) * 2006-09-08 2012-03-07 株式会社東芝 不揮発性半導体格納装置
JP2009059453A (ja) * 2007-09-03 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US8406048B2 (en) * 2008-08-08 2013-03-26 Marvell World Trade Ltd. Accessing memory using fractional reference voltages
US8365041B2 (en) 2010-03-17 2013-01-29 Sandisk Enterprise Ip Llc MLC self-raid flash data protection scheme
US8913437B2 (en) * 2011-12-15 2014-12-16 Marvell World Trade Ltd. Inter-cell interference cancellation
US9177664B2 (en) 2012-02-22 2015-11-03 Silicon Motion, Inc. Method, memory controller and system for reading data stored in flash memory
CN103594116A (zh) * 2012-08-15 2014-02-19 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器存储装置
TWI508082B (zh) * 2013-09-30 2015-11-11 Phison Electronics Corp 解碼方法、記憶體儲存裝置與記憶體控制電路單元
TWI533305B (zh) * 2014-02-10 2016-05-11 慧榮科技股份有限公司 將資料寫入至快閃記憶體的方法及相關的記憶裝置與快閃記憶體
KR102247087B1 (ko) * 2014-07-08 2021-05-03 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9690697B2 (en) * 2014-07-10 2017-06-27 Kabushiki Kaisha Toshiba Memory controller, storage device and memory control method
KR102412781B1 (ko) * 2015-11-03 2022-06-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 독출 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568593A (zh) * 2010-12-07 2012-07-11 慧荣科技股份有限公司 读取快闪存储器中储存数据的方法、存储器控制器与装置
CN103870399A (zh) * 2012-12-18 2014-06-18 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
TW201539464A (zh) * 2014-04-15 2015-10-16 Phison Electronics Corp 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
TW201725590A (zh) 2017-07-16
US10152372B2 (en) 2018-12-11
KR20170083386A (ko) 2017-07-18
US20170199783A1 (en) 2017-07-13
TWI693608B (zh) 2020-05-11
CN106959821B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
US10403369B2 (en) Memory system with file level secure erase and operating method thereof
CN111916130B (zh) 擦除具有极少编程页面的区块的系统与方法
US9053790B1 (en) Counter for write operations at a data storage device
US12009042B2 (en) Executing a refresh operation in a memory sub-system
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
US20210334000A1 (en) Memory system, memory controller and memory device for configuring super blocks
US12002524B2 (en) Sequential wordline erase verify schemes
US20220246222A1 (en) Destruction of data and verification of data destruction on a memory device
CN106959821A (zh) 数据存储装置及其操作方法
CN107045484B (zh) 数据存储装置
US10026501B2 (en) Data storage device and operating method thereof
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR102500222B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11217319B2 (en) Read threshold optimization systems and methods by multi-dimensional search
KR20220036569A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220138961A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US20240069745A1 (en) Cross-temperature compensation based on media endurance in memory devices
CN112951285B (zh) 系统、控制器和用于操作系统的方法
US20220310168A1 (en) Operating method of storage controller using count value of direct memory access, storage device including storage controller, and operating method of storage device
US20220012185A1 (en) Memory system and operating method thereof
KR20220022139A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230085625A (ko) 메모리 장치 및 그 동작 방법
KR20220025401A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant