CN101140801B - 相变随机存取存储器设备及相关的操作方法 - Google Patents

相变随机存取存储器设备及相关的操作方法 Download PDF

Info

Publication number
CN101140801B
CN101140801B CN2007101485387A CN200710148538A CN101140801B CN 101140801 B CN101140801 B CN 101140801B CN 2007101485387 A CN2007101485387 A CN 2007101485387A CN 200710148538 A CN200710148538 A CN 200710148538A CN 101140801 B CN101140801 B CN 101140801B
Authority
CN
China
Prior art keywords
programming operation
program cycles
random access
change random
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101485387A
Other languages
English (en)
Other versions
CN101140801A (zh
Inventor
金惠珍
李光振
金杜应
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101140801A publication Critical patent/CN101140801A/zh
Application granted granted Critical
Publication of CN101140801B publication Critical patent/CN101140801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种操作相变随机存取存储器PRAM设备的方法，该方法包括执行编程操作，以将数据存储在该设备的所选PRAM单元中，其中所述编程操作包括多个连续的编程循环。该方法还包括在编程操作的中间挂起编程操作；以及在挂起编程操作之后，响应于继续命令而继续所述编程操作。

Description

相变随机存取存储器设备及相关的操作方法
技术领域
本发明的实施例一般涉及相变随机存取存储器(PRAM)设备及相关的操作方法。更具体地，本发明的实施例涉及用于执行编程操作的PRAM设备和相关的方法。
背景技术
相变存储器设备使用诸如硫化物的相变材料来存储数据，所述相变材料能够在非结晶和结晶相之间稳定地转换。所述非结晶相和结晶相(或状态)展示出不同的电阻值，用来区分存储器设备中的存储单元的不同逻辑状态。具体而言，非结晶相展示出相对较高的电阻，而结晶相展示出相对较低的电阻。
至少一种类型的相变存储器设备——PRAM——使用非结晶状态来表示逻辑“1”，并使用结晶状态来表示逻辑“0”。在PRAM设备中，将结晶状态称为“设置状态(set state)”，而将非结晶状态称为“重置状态(resetstate)”。因此，PRAM中的存储单元通过将存储单元中的相变材料设置成结晶状态来存储逻辑“0”，并且存储单元通过将该相变材料设置成非结晶状态来存储逻辑“1”。例如，在美国专利No.6,487,113和No.6,480,438中公开了各种PRAM设备。
通过将PRAM中的相变材料加热到高于预定融化温度的第一温度然后快速冷却该材料而把该材料转换成非结晶状态。通过以低于所述融化温度但高于结晶温度的第二温度对该材料加热一持续时间段而把所述相变材料转换成结晶状态。因此，通过使用如上所述的加热和冷却将PRAM的存储单元中的相变材料在非结晶状态和结晶状态之间转换而将数据编程到PRAM中的存储单元中。
PRAM中的相变材料通常包括包含锗(Ge)、锑(Sb)和碲(Te)的化合物，即“GST”化合物。GST化合物非常适合于PRAM，因为通过加热和冷却其可以快速地在非结晶状态和结晶状态之间转换。除了GST化合物之外或作为GST化合物的替代，在相变材料中可以使用各种其它化合物。所述其它化合物的示例包括但不限于诸如GaSb、InSb、InSe、Sb2Te3以及GeTe的两元素化合物、诸如GeSbTe、GaSeTe、InSbTe、SnSb2Te4以及InSbGe的三元素化合物、或诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2的四元素化合物。
PRAM中的存储单元被称为“相变存储单元”。相变存储单元通常包括顶部电极、相变材料层、底部电极接触件、底部电极和存取晶体管。通过测量相变材料层的电阻而对相变存储单元执行读取操作，通过如上所述来加热和冷却相变材料层而对相变存储单元执行编程操作。
不幸的是，传统的PRAM设备可以同时接收几个输入位，但不能同时将这些位编程到相应的存储单元中。例如，PRAM可以通过多个管脚接收16个输入，但是该PRAM可能不能同时存取16个相变存储单元。该缺点的一个原因是：如果对一个相变存储单元进行编程需要1mA的电流，则同时编程16个相变存储单元将需要16mA的电流。此外，如果提供电流的驱动电路的效率是10％，则实际上，同时编程16个存储单元将需要160mA的电流。然而，传统的PRAM设备一般未配置提供这样高的幅值的电流。
由于PRAM设备中的编程驱动器只能提供有限量的电流，所以可以将几个相变存储单元的编程操作划成几个“分区(division)编程操作”，每个“分区编程操作”只需要编程所有的几个相变存储单元所需的总电流的一小部分。在每个分区编程操作中，对较大组中的存储单元的子集(即，分区)进行编程。例如，可以通过将16个相变存储单元划分成8个具有两个存储单元的组(即，分区)并且在8个连续的分区编程操作中同时对每组两个的两个存储单元进行编程而对16个相变存储单元的组进行编程。
为了防止不必要的电流消耗和编程故障，PRAM设备也可以执行验证读取操作，以验证每个所选存储单元的编程状态。为了执行验证读取操作，将要被编程到所选存储单元中的编程数据存储在诸如编程缓冲器的临时存储位置中。然后，将编程数据编程到所选单元中。然后，读取存储在所选存储单元中的数据，并且将其与存储在临时存储位置中的编程数据进行比较。当存储在临时存储位置中的数据与存储在所选存储单元中的数据不同时，验证读取操作指示编程故障。否则，验证读取操作指示编程成功。
不幸的是，在使用分区编程操作的PRAM设备中，验证读取操作使得编程时间明显增加。因此，尽管验证读取操作意欲改进PRAM设备的可靠性，但是它可能损害PRAM设备的整体性能。
发明内容
本发明的所选实施例提供了一种能够执行挂起(suspend)和继续操作的相变随机存取存储器设备以及相关的操作方法。
根据本发明的一个实施例，提供了一种操作包括多个相变随机存取存储单元的相变随机存取存储器设备的方法。该方法包括：执行编程操作，以将数据存储在所述多个相变随机存取存储单元中的所选相变随机存取存储单元中，其中，所述编程操作包括多个连续的编程循环；在所述编程操作的中间挂起编程操作；以及在挂起编程操作之后，响应于继续命令而继续编程操作。
根据本发明的另一实施例，提供了一种操作包括被划分成多个单元组的多个相变随机存取存储单元的相变随机存取存储器设备的方法。该方法包括：执行编程操作，以将数据存储在所述多个相变随机存取存储单元中的所选相变随机存取存储单元中，其中，所述编程操作包括多个连续的编程循环，其中每个编程循环包括多个分区编程操作，并且其中每个分区编程操作将数据编程到所述多个单元组的一个或多个中；在编程操作的当前循环的中间挂起编程操作；以及在挂起编程操作之后，响应于继续命令而继续编程操作。
根据本发明的另一实施例，提供了一种相变随机存取存储器设备。该设备包括编程电路和多个相变随机存取存储单元，所述编程电路适于执行编程操作，以使用多个连续的编程循环将数据编程到多个相变随机存取存储单元中的所选存储单元中，其中，在所述编程操作的中间挂起编程操作，以及此后将其继续。
根据本发明的又一实施例，提供了一种相变随机存取存储器设备。该设备包括编程电路和被划分成多个单元组的多个相变随机存取存储单元，所述编程电路适于执行编程操作，以使用多个连续的编程循环将数据编程到多个相变随机存取存储单元中的所选存储单元中，其中，所述每个编程循环包括多个分区编程操作，其中每个分区编程操作将数据编程到所述多个单元组中的一个或多个中，并且其中在所述编程操作的中间该编程操作被挂起，以及此后响应于继续命令而继续。
附图说明
下面参考相应附图描述本发明的实施例。在附图中，相似的附图标记指代类似的特征。在附图中：
图1是说明依据本发明的实施例的操作PRAM设备的方法的概念性时序图；
图2是说明依据本发明的所选实施例的用于编程PRAM设备的不同类型的设置和重置脉冲的图；
图3是说明图1的方法的实现的流程图；
图4是说明依据本发明的另一实施例的操作PRAM设备的方法的概念性时序图；
图5是说明图4的方法的实现的流程图；
图6是说明依据本发明的另一实施例的操作PRAM设备的方法的概念性时序图；
图7是说明图6的方法的实现的流程图；
图8是说明依据本发明的另一实施例的操作PRAM设备的方法的概念性时序图；
图9是说明图8的方法的实现的流程图；
图10是说明依据本发明的实施例的PRAM设备的框图；以及
图11是说明图10的PRAM的控制单元的框图。
具体实施方式
下面参考附图描述本发明的示范性实施例。作为教导示例来描述这些实施例，而由随后的权利要求书来限定本发明的范围。
图1是说明依据本发明的实施例的操作PRAM设备的方法的概念性时序图。
参考图1，通过向PRAM设备提供编程数据并存储用于验证读取操作的编程数据的副本而在该PRAM设备中执行编程操作。然后，使用多个编程循环(L＝1至11)将编程数据编程到PRAM设备的所选相变存储单元中。
在开始每个编程循环之前，执行验证读取操作(VERIFY_READ)，以确定所选存储单元是否已被成功编程。在每个编程循环中，根据验证读取操作对还没有被成功编程的所选存储单元执行分区编程操作。
出于解释的目的，假设用于编程操作的编程数据包括16位的数据，该16位的数据要被编程到划分成8对的16个所选存储单元中。经由16个输入/输出(IO)管脚将编程数据传递给PRAM设备，然后在8个相应分区编程操作中将该编程数据连续编程到所述8对或组中。作为示例，表1示出了通过被标记为0至15的相应IO管脚接收的8个位对。每个位对可以被称作“分区编程单位”。
                                  表1
  IO管脚   {0，8}   {1，9}  {2，10}  {3，11}   4，12}  {5，13}  {6，14}  {7，15}
  组   1   2  3  4  5  6  7  8
出于解释的目的，假设在编程操作的第一编程循环(L＝1)之前，8个组中的编程单元都未被成功编程。因此，第一编程循环之前的第一读取验证操作将检测出编程单元都还未被成功编程。结果，在第一编程循环中，将对第一至第八组的每个组中的存储单元执行分区编程操作。
将其中至少有一个存储单元还未被成功编程的存储单元组称为“故障组”。当在验证读取操作中检测到一个组是故障组时，对该组中的两个存储单元都执行分区编程操作。
假设在第二循环之前的第二读取验证操作检测到存储单元的第一至第五和第七以及第八组是故障组。因此，在第二循环(L＝2)中，将对这些组的每一组执行分区编程操作，在图1中被表示为①至⑤、⑦和⑧。
在图1的示例中，在第二循环的中间，在对PRAM中的第一至第四组的每个组已执行了分区编程操作之后，向PRAM输入挂起命令。稍后，向PRAM输入继续命令，第二循环再次开始。然而，在第二循环再次开始之前，对所选的存储单元执行验证读取操作，以检测第一至第八组中的哪个组是故障组。假设在图1所示的继续命令之后，第一、第二、第五、第七和第八组是故障组。因此，在第二循环再次开始之后，将对这些故障组的每一组执行分区编程操作，被表示为①、②、⑤、⑦和⑧。因为在继续命令之后不对第三和第四组执行分区编程操作，所以在PRAM中节约了大量功率。
如图2中所示，设置和重置脉冲电流的各个幅度在连续的编程循环中增加，例如，从第一编程循环中的0.5mA增加到第十一编程循环中的1.0mA。然而，当重复部分编程循环时(诸如图1的第二编程循环)，在相同的条件下重复所述部分编程循环。例如，在挂起和继续命令之前和之后，使用具有幅度为0.65mA的设置和重置脉冲电流来执行第二编程循环。
通常向PRAM发送挂起命令以允许在正执行编程操作的同一存储块内执行读取操作。在读取操作完成之后向PRAM发送继续命令。通过允许由读取操作来中断的编程操作，降低了PRAM的平均读取等待时间。
在图1中所示的实施例中，执行了11个编程循环。然而，可以修改PRAM，以执行更少或更多的编程循环。
图3是说明图1的方法的实现的流程图。在下面的描述中，通过括号(SXX)来表示示范性方法步骤。
参考图1和3，向PRAM设备输入要被编程到该PRAM设备的所选存储单元中的写入数据WDATA(也称为“编程数据”)(S10)。然后，将编程循环计数器设置为L＝1，并且将分区编程操作计数器设置成C＝1(S12)。
然后，将存储在所选存储单元中的数据读取出作为验证数据VDATA(S20)。该验证数据用于验证读取操作中(VERIFY_READ)。然后将验证数据VDATA与写入数据WDATA进行比较(S30)。当验证数据VDATA与写入数据WDATA相同时(S30＝是)，则该方法成功地结束(S92)。否则(S30＝否)，PRAM执行分区编程操作(被标注为“分区写入”)(S40)。对与分区编程操作计数器“C”相对应的所选存储单元的组或分区执行分区编程操作。在分区编程操作之后，PRAM将分区编程操作计数器“C”与最大分区编程计数“Cmax”进行比较(S50)。当分区编程操作计数器“C”的值与最大分区编程计数“Cmax”的值相同时(S50＝是)，该方法继续到步骤S80。另一方面，当分区编程操作计数器“C”的值与最大分区编程计数“Cmax”的值不相同时(S50＝否)，该方法增加分区编程操作计数器“C”的值(S52)。
在增加分区编程操作计数器“C”的值之后，该方法确定是否已接收到挂起命令，当没有接收到挂起命令时(S60＝否)，该方法转到步骤S40。否则(S60＝是)，该方法等待，直到在继续之前接收到继续命令(S70＝是)。在接收到继续命令后，该方法将分区编程操作计数器“C”重置成1(S72)，并返回步骤S20。
在步骤S80，该方法将编程循环计数器“L”与最大编程循环计数“Lmax”进行比较(S80)。当编程循环计数器“L”等于最大编程循环计数“Lmax”时(S80＝是)，该方法不成功地结束(S94)。否则(S80＝否)，该方法增加编程循环计数器“L”(S82)，将分区编程操作计数器“C”重置成1(S83)，并且返回步骤S20。
图4是说明根据本发明的另一实施例的操作PRAM设备的方法的概念性时序图，图5是说明图4的方法的实现的示范性流程图。图4和图5的方法类似于图1和图3的方法。因此，为了避免重复，省略了已参考图1和图3描述的详细步骤描述。
除了以下不同之外，图4和图5的方法类似于图1和图3的方法：在图4和图5的方法中，在接收到挂起和继续命令后增加编程循环计数器“L”(S84)。因此，如图4中所示，在接收到挂起和继续命令后，执行第三编程循环(L＝3)，而不是如图1所示的第二编程循环(L＝2)。
将主要描述在图5中所示的结构与在图3中所示的结构之间的差别。如果输入继续命令，则再次将分区编程操作C设置成1(S72)，向编程循环L增加1(S84)，并且继续编程操作。
图6是说明根据本发明的另一实施例的操作PRAM设备的方法的概念性时序图，图7是说明图6的方法的实现的流程图。图6和图7的方法类似于图1和图3的方法。因此，为了避免重复，省略了已参考图1和图3描述的详细步骤描述。
除了以下不同之外，图6和图7的方法类似于图1和图3的方法：在图6和图7的方法中，在接收到继续命令后(S70＝是)，跳过步骤S72、S20和S30。因此，当接收到挂起命令之前对所选存储单元的第一至第m组(例如，图6中的m＝4)编程时，该方法在接收到继续命令之后立即编程第m+1组。此外，在编程循环计数器“L”达到最大编程循环计数“Lmax”后(S80＝是)，只读取出验证数据VDATA并且将其与写入数据WDATA进行比较。
图8是说明根据本发明的另一实施例的操作PRAM设备的方法的概念性时序图，图9是说明图8的方法的实现的流程图。图8和图9的方法类似于图1和图3的方法。因此，为了避免重复，省略了已参考图1和图3描述的详细步骤描述。
除了以下不同之外，图8和图9的方法类似于图1和图3的方法：在图8和图9中，直到编程循环结束才执行挂起命令。因此，直到分区编程操作计数器“C”达到最大分区编程操作计数“Cmax”(S50＝是)时，才执行随后的分区编程操作(S40)，并且增加分区编程操作计数器“C”(S52)。
在图8所示的示例中，在对所选存储单元的第四组进行编程之后，在PRAM中接收挂起命令。然而，直到完成第二编程循环之后才执行该挂起命令。以更一般的术语来说，在图8和图9的方法中，如果在第n编程循环期间接收到挂起命令，则在第n编程循环和第n+1编程循环之间执行该挂起命令。通过使用图8和图9的方法，相对于诸如上述的其它方法来说可以改进编程操作的稳定性。另一方面，图8和图9的方法可以增加接收挂起命令和诸如读取命令的下一命令的之间的恢复时间。
图10是说明根据本发明的实施例的PRAM设备的框图。图10的PRAM设备可以适于实现图1至图9中所示的任何一种方法。图11是说明图10的PRAM设备中的控制单元的示范性框图。
参考图10，该PRAM设备包括存储单元阵列110、行译码器124、列译码器126、地址缓冲器128以及编程电路130。
存储单元阵列110包括多个相变存储单元，该多个相变存储单元可以被划分成多个单元组。尽管在图中未示出，但是每个相变存储单元包括相变电阻材料和诸如晶体管或二极管的存取元件。所述存取元件用于在编程、读取以及擦除操作期间控制向相变电阻材料提供电流。
行译码器124被提供有由地址缓冲器128输出的行地址XA，其译码该行地址XA，并选择要被编程的多个相变存储单元的行。列译码器126被提供有由地址缓冲器128输出的列地址YA，其译码该列地址YA，并基于所译码的列地址YA选择要编程的多个相变随机存取存储单元的列。
编程电路130如上所述将数据编程到属于“故障组”的所选存储单元中。使用其每个都被分成多个分区编程操作的多个连续的编程循环执行该编程。编程电路30可以在执行编程操作时挂起或继续该编程操作。上面参考图1至9描述了对于编程电路130的编程操作的挂起和继续而执行的各种示范性操作。
在图10的实施例中，编程电路130包括比较单元140、验证读出放大器142、数据输入缓冲器144、编程脉冲产生单元160、编程驱动器170、控制单元180以及命令缓冲器186。
比较单元140将通过验证读出放大器142从所选相变随机存取存储单元中读取的数据验证数据VDATA与数据输入缓冲器144输入的写入数据WDATA进行比较，并且输出比较信号PASS。比较信号PASS通过相应的验证数据VDATA与相应的写入数据WDATA不同而指示多个不同的故障相变随机存取存储单元[k:0]。此外，比较单元140向控制单元180提供标记信号PASS_FLAG。当验证数据VDATA和写入数据WDATA彼此相等时，标记信号PASS_FLAG假设为第一电平(例如，逻辑电平“高”)，当验证数据VDATA和写入数据WDATA彼此不同时，标记信号PASS_FLAG假设为第二电平(例如，逻辑电平“低”)。
控制单元180控制验证读出放大器142、编程驱动器170以及编程脉冲产生单元160，以执行编程操作。控制单元180接收编程命令WT，以使能指示预定编程循环的编程循环信号WT_LOOP，从而使得将数据编程到属于“故障组”的所选相变随机存取存储单元中，并且接收挂起命令，以禁止编程循环信号WT_LOOP。此外，控制单元180接收继续命令，以重新使能编程循环信号WT_LOOP。此外，控制单元180接收第一电平的标记信号PASS_FLAG，并且控制验证读出放大器142挂起编程操作。
图11通过示例的方式说明了控制单元180的更具体的实施例。图11所示的控制单元180与用于实现图1和图3中所示的驱动方法的电路块相对应。在图11的示例中，控制单元180包括验证计数器182和寄存器184。验证计数器182接收变为使能的编程命令WT并且提供计数信号CNT。验证计数器182接收变为禁止的挂起命令，且接收变为重新使能的继续命令，并且产生计数信号CNT。寄存器184接收计数信号CNT，并且产生编程循环信号WT_LOOP。例如，验证计数器182提供指示2的计数信号CNT，寄存器184存储指示2的计数信号CNT并使用计数信号CNT提供表示指示第二编程循环(L＝2)的编程循环信号WT_LOOP。在该状态中，验证计数器182和寄存器184接收挂起命令，并挂起操作。然后，如果提供继续命令，则寄存器184通过使用存储在其中的指示2的计数信号CNT来提供指示第二编程循环(L＝2)的编程循环信号WT_LOOP。
再参考图10，编程脉冲产生单元160接收比较信号PASS以及写入循环信号，并且提供设置脉冲控制信号PWD_SET和重置脉冲控制信号PWD_RESET，用于对多个分区编程操作进行定时。
编程驱动器170接收写入数据WDATA、设置脉冲控制信号PWD_SET，以及重置脉冲控制信号PWD_RESET，向多个故障相变随机存取存储单元提供设置脉冲或重置脉冲，并对写入数据WDATA进行编程。
根据本发明的所选实施例的相变存储器随机存取存储器设备采用了分区编程操作和验证读取操作，但是本发明不限于此。例如，在所选的替代实施例中，可以使用分区编程操作而不使用编程验证操作，或者省略分区编程操作和编程验证操作二者。
如上所述，在本发明的所选实施例中，相变随机存取存储器设备和相关的系统可以使用分区编程操作和编程验证操作，其相对于传统的设备和系统来说增加了可靠性。此外，为了当在预定存储块中正进行编程操作时读取存储在其它存储块中的数据，可以在挂起预定存储块中的编程操作并且完成另一存储块中的读取操作之后，继续预定存储块中的编程操作。
作为教导示例而描述上述示范性实施例。本领域内的技术人员应当理解，在不背离由所附权利要求书所限定的本发明范围的情况下，可以在形式上和细节上对这些实施例做出各种改变。

Claims (26)

1.一种操作包括多个相变随机存取存储单元的相变随机存取存储器设备的方法，该方法包括：
执行编程操作，以将数据存储在所述多个相变随机存取存储单元中的所选相变随机存取存储单元中，其中，所述编程操作包括多个连续的编程循环，其中所述每个编程循环包括多个分区编程操作；
在所述编程操作的中间挂起编程操作；以及
在挂起编程操作之后，响应于继续命令而继续编程操作。
2.根据权利要求1所述的方法，还包括：
在当前的编程循环的中间挂起所述编程操作；以及
从当前的编程循环的开始处继续所述编程操作。
3.根据权利要求1所述的方法，还包括：
在当前的编程循环的中间挂起所述编程操作；以及
从当前编程循环之后的下一编程循环的开始处继续所述编程操作。
4.根据权利要求1所述的方法，还包括：
在当前的编程循环的中间的挂起点挂起编程操作；以及
从所述挂起点继续该编程操作。
5.根据权利要求1所述的方法，还包括：
在所述编程操作的当前编程循环的中间接收挂起命令；
在完成当前的编程循环之后但在下一编程循环操作之前挂起该编程操作；以及
从下一编程循环继续所述编程操作。
6.根据权利要求1所述的方法，其中，所选的相变随机存取存储单元是一个或多个故障相变随机存取存储单元。
7.一种操作包括被划分成多个单元组的多个相变随机存取存储单元的相变随机存取存储器设备的方法，该方法包括：
执行编程操作，以将数据存储在所述多个相变随机存取存储单元中的所选相变随机存取存储单元中，其中，所述编程操作包括多个连续的编程循环，其中每个编程循环包括多个分区编程操作，并且其中每个分区编程操作将数据编程到所述多个单元组的一个或多个中；
在编程操作的当前循环的中间挂起编程操作；以及
在挂起编程操作之后，响应于继续命令而继续编程操作。
8.根据权利要求7所述的方法，其中，所述编程操作中的每个分区编程操作将数据编程到多个单元组中的一个或多个故障组中。
9.根据权利要求7或8所述的方法，还包括：
在当前编程循环的第m分区编程操作和当前编程循环的第m+1分区编程操作之间挂起所述编程操作，其中m是自然数；以及
响应于继续命令，在当前编程循环的开始处继续所述编程操作。
10.根据权利要求7或8所述的方法，还包括：
在当前编程循环的第m分区编程操作和当前编程循环的第m+1分区编程操作之间挂起所述编程操作，其中m是自然数；以及
响应于继续命令，从当前编程循环之后的下一编程循环的开始处继续所述编程操作。
11.根据权利要求7或8所述的方法，还包括：
在当前编程循环的第m分区编程操作和当前编程循环的第m+1分区编程操作之间挂起所述编程操作，其中m是自然数；以及
响应于继续命令，从第m+1分区编程操作的开始处继续所述编程操作。
12.根据权利要求7或8所述的方法，还包括：
在当前编程循环的中间接收挂起命令；
在完成当前的编程循环之后但在下一编程循环之前挂起所述编程操作；以及
响应于继续命令，从下一编程循环继续所述编程操作。
13.一种相变随机存取存储器设备，包括：
多个相变随机存取存储单元；以及
编程电路，所述编程电路适于执行编程操作，以使用多个连续的编程循环将数据编程到多个相变随机存取存储单元中的所选存储单元中，其中所述每个编程循环包括多个分区编程操作，其中，在所述编程操作的中间挂起编程操作，以及此后将其继续。
14.根据权利要求13所述的相变随机存取存储器设备，其中，在当前编程循环的中间挂起所述编程操作；以及
从当前编程循环的开始处继续所述编程操作。
15.根据权利要求13所述的相变随机存取存储器设备，其中，在当前编程循环的中间挂起所述编程操作；以及
从当前编程循环之后的下一编程循环的开始处继续所述编程操作。
16.根据权利要求13所述的相变随机存取存储器设备，其中，在编程操作的当前编程循环的中间的挂起点挂起所述编程操作；以及
从所述挂起点继续所述编程操作。
17.根据权利要求13所述的相变随机存取存储器设备，其中，所述编程电路在编程操作的当前编程循环的中间接收挂起命令，并且响应于该挂起命令在当前的编程循环之后挂起所述编程操作；以及
从当前的编程循环之后的下一编程循环继续所述编程操作。
18.根据权利要求13所述的方法，其中，所选的相变随机存取存储单元是一个或多个故障相变随机存取存储单元。
19.一种相变随机存取存储器设备，包括：
被划分成多个单元组的多个相变随机存取存储单元；以及
编程电路，所述编程电路适于执行编程操作，以使用多个连续的编程循环将数据编程到多个相变随机存取存储单元中的所选存储单元中，其中，所述每个编程循环包括多个分区编程操作，其中每个分区编程操作将数据编程到所述多个单元组中的一个或多个中，并且其中在所述编程操作的中间挂起该编程操作，以及此后响应于继续命令而继续。
20.根据权利要求19所述的相变随机存取存储器设备，其中，编程操作内的每个分区编程操作将数据编程到所述多个单元组中的一个或多个故障组中。
21.根据权利要求19或20所述的相变随机存取存储器设备，其中，在当前编程循环的第m分区编程操作和当前编程循环的第m+1分区编程操作之间挂起所述编程操作，其中m是自然数；以及
响应于继续命令，在当前编程循环的开始处继续所述编程操作。
22.根据权利要求19或20所述的相变随机存取存储器设备，其中，在当前编程循环的第m分区编程操作和当前编程循环的第m+1分区编程操作之间挂起所述编程操作，其中m是自然数；以及
响应于继续命令，从当前编程循环之后的下一编程循环的开始处继续所述编程操作。
23.根据权利要求19或20所述的相变随机存取存储器设备，其中，在当前编程循环的第m分区编程操作和当前编程循环的第m+1分区编程操作之间挂起所述编程操作，其中m是自然数；以及
响应于继续命令，从第m+1分区编程操作继续所述编程操作。
24.根据权利要求19或20所述的相变随机存取存储器设备，其中，所述编程操作在当前编程循环的中间接收到挂起命令，并且响应于该挂起命令在完成当前编程循环后挂起所述编程操作；以及
响应于继续命令，从当前编程循环之后的下一编程循环的开始处继续所述编程操作。
25.根据权利要求19所述的相变随机存取存储器设备，其中，所述编程电路包括：
比较单元，将从所述多个相变随机存取存储单元中读取的验证数据与要被编程到所述多个相变随机存取存储单元中的编程数据进行比较，并且还适于基于该比较而输出比较信号，用于指示还未成功编程的多个相变随机存取存储单元中的存储单元；
控制单元，接收编程命令，以使能指示用于将数据编程到所选存储单元中的编程循环的编程循环信号，该控制单元还适于接收挂起命令以禁止所述编程循环信号，并且其还适于接收继续命令以重新使能所述编程循环信号；
编程脉冲产生单元，接收比较信号和被使能或禁止的编程循环信号，并且根据分区编程操作所需的时序产生设置脉冲控制信号和重置脉冲控制信号；以及
编程驱动器，接收所述编程数据、设置脉冲控制信号和重置脉冲控制信号，并基于所述编程数据选择地向所述多个相变随机存取存储单元提供所述设置脉冲和重置脉冲。
26.根据权利要求25所述的相变随机存取存储器设备，其中，所述控制单元包括：
验证计数器，接收编程命令以及响应于该编程命令被使能并提供计数信号、接收挂起命令以及响应于该挂起命令被禁止、以及接收继续命令并响应于该继续命令而被重新使能且提供计数信号；以及
寄存器，接收所述计数信号并产生编程循环信号。
CN2007101485387A 2006-08-31 2007-08-29 相变随机存取存储器设备及相关的操作方法 Active CN101140801B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060083544A KR100834738B1 (ko) 2006-08-31 2006-08-31 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치
KR1020060083544 2006-08-31
KR10-2006-0083544 2006-08-31

Publications (2)

Publication Number Publication Date
CN101140801A CN101140801A (zh) 2008-03-12
CN101140801B true CN101140801B (zh) 2012-08-29

Family

ID=39151268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101485387A Active CN101140801B (zh) 2006-08-31 2007-08-29 相变随机存取存储器设备及相关的操作方法

Country Status (4)

Country Link
US (4) US7701757B2 (zh)
KR (1) KR100834738B1 (zh)
CN (1) CN101140801B (zh)
TW (1) TWI492229B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10445226B2 (en) 2010-08-10 2019-10-15 Rambus Inc. Verify before program resume for memory devices
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
JP5892000B2 (ja) * 2012-08-24 2016-03-23 ソニー株式会社 記憶制御装置、不揮発性メモリ、および、メモリ制御方法
US8913425B2 (en) * 2013-03-12 2014-12-16 Intel Corporation Phase change memory mask
JP2014186787A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
KR102144779B1 (ko) 2014-02-04 2020-08-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR102126760B1 (ko) 2014-04-07 2020-06-25 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
KR20150140921A (ko) * 2014-06-09 2015-12-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
CN104318956B (zh) * 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
KR20160094789A (ko) * 2015-02-02 2016-08-10 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN104733047B (zh) 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构
KR20180009246A (ko) * 2016-07-18 2018-01-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
JP6783682B2 (ja) * 2017-02-27 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
CN112466384B (zh) * 2020-11-12 2023-02-28 苏州浪潮智能科技有限公司 一种闪存编程挂起特性的测试方法、测试装置及测试设备
WO2022197307A1 (en) * 2021-03-19 2022-09-22 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201739B1 (en) * 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
CN1386224A (zh) * 2000-07-31 2002-12-18 M-系统快闪盘开拓者公司 使非易失性存储器作为数据存储/处理设备运转时能执行代码的系统和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
KR100463197B1 (ko) * 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
DE60323202D1 (de) 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
KR100546328B1 (ko) 2003-06-03 2006-01-26 삼성전자주식회사 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법및 장치
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
US6965521B2 (en) * 2003-07-31 2005-11-15 Bae Systems, Information And Electronics Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100674983B1 (ko) * 2005-07-13 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100757410B1 (ko) * 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201739B1 (en) * 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
CN1386224A (zh) * 2000-07-31 2002-12-18 M-系统快闪盘开拓者公司 使非易失性存储器作为数据存储/处理设备运转时能执行代码的系统和方法

Also Published As

Publication number Publication date
TW200820255A (en) 2008-05-01
US8320168B2 (en) 2012-11-27
US7701757B2 (en) 2010-04-20
US20080055971A1 (en) 2008-03-06
TWI492229B (zh) 2015-07-11
US20130039124A1 (en) 2013-02-14
KR100834738B1 (ko) 2008-06-05
US7961504B2 (en) 2011-06-14
US8526223B2 (en) 2013-09-03
US20100220521A1 (en) 2010-09-02
US20110213922A1 (en) 2011-09-01
CN101140801A (zh) 2008-03-12
KR20080020268A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
CN101140801B (zh) 相变随机存取存储器设备及相关的操作方法
CN102496387B (zh) 非易失性存储设备
CN101140802B (zh) 相变随机访问存储器与相关操作方法
US7746688B2 (en) PRAM and method of firing memory cells
US8159867B2 (en) Phase change memory devices and systems, and related programming methods
CN105280221B (zh) 电阻型存储器装置及其操作方法
US8014190B2 (en) Resistance variable memory device and method of writing data
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
CN101114519A (zh) 用于相变存储器的读干扰传感器
JP2008165964A (ja) 電力消費を制限するメモリ
US20120195113A1 (en) Phase change random access memory apparatus
KR20130075541A (ko) 반도체 장치 및 그 센싱 방법
KR20140013384A (ko) 비휘발성 메모리 장치의 동작 방법
US10678438B2 (en) Schedulers and scheduling methods related to memory systems
KR102684082B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant