CN1386224A - 使非易失性存储器作为数据存储/处理设备运转时能执行代码的系统和方法 - Google Patents

使非易失性存储器作为数据存储/处理设备运转时能执行代码的系统和方法 Download PDF

Info

Publication number
CN1386224A
CN1386224A CN01802253A CN01802253A CN1386224A CN 1386224 A CN1386224 A CN 1386224A CN 01802253 A CN01802253 A CN 01802253A CN 01802253 A CN01802253 A CN 01802253A CN 1386224 A CN1386224 A CN 1386224A
Authority
CN
China
Prior art keywords
chip
logical circuit
cpu
bus
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01802253A
Other languages
English (en)
Other versions
CN1300700C (zh
Inventor
莫西·吉分
苏卡·泽诺维兹基
阿米尔·班
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Israel Ltd
Original Assignee
M Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M Systems Ltd filed Critical M Systems Ltd
Publication of CN1386224A publication Critical patent/CN1386224A/zh
Application granted granted Critical
Publication of CN1300700C publication Critical patent/CN1300700C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一个使得能同时应用非易失性存储器进行代码执行及数据存储/处理的系统和方法,包括一个能够支持自动挂起和恢复操作的硬件装置。该装置要求挂起逻辑电路和恢复逻辑电路(26和27)集成到一个芯片硬件上,或以能和芯片一起操作的任何方式配置逻辑芯片。本系统和方法使得一闪存芯片(24)能够在其进行擦除/编程操作的同时进行代码执行,以避免通常会引起系统毁坏的冲突。这通过感应芯片的操作状态和CPU/总线(20)的活动,以及命令闪存设备在适当时机挂起和/或恢复编程/擦除操作,以免与读请求相冲突来实现。

Description

使非易失性存储器作为数据存储/处理设备 运转时能执行代码的系统和方法
技术领域：
本发明涉及一种使非易失性存储器在作为一个数据存储设备运转时能够执行代码的系统。
背景技术：
非易失性存储器的主要应用于代码的执行。在非易失性代码存储器市场，闪存因其更好的成本结构、易于制造和高密度，正在取代只读存储器家族的各种成员(ROM，PROM，EPROM，EEPROM)。闪存通常既用作独立设备也用作嵌入式存储器。该领域的市场竞争集中在为降低设备的成本而把一段信息压缩于一个更小的硅区域。用作代码执行的最常用的闪存类型称为NOR闪存。这种NOR闪存能够随意访问它的每一个地址并因此能够从中执行代码。由于这个原因NOR闪存被称为XIP存储器，其中XIP代表在位置上可执行(executable inplace)。
迄今为止我们讨论了闪存应用于代码执行，闪存显现出来的另一个市场——数据存储市场开始成长并变为主要市场。数据存储应用要求一个对闪存的文件系统管理。用作数据存储的闪存叫做闪速磁盘，它由H/W(闪存)和一个S/W包(文件系统管理，OS界面等)组成。
现代应用通常要求闪存既可用于代码执行又可用于数据存储。今天，大多数体系应用独立设备(或成套设备)来实现每一个功能。这就非常需要应用同一设备(单一设备)来储存应用的数据及软件代码。这样做的主要好处有：
减少不动产的需求、芯片数量、硅的尺寸和能量消耗。下述情节列举了这种方法的主要问题：假设有两个任务运行在应用的OS下。第一个任务(T1)是数据存储驱动程序任务。其负责把所有的应用数据存储在闪存上。第二个任务(T2)是执行同一闪存上的代码。
开始于T1的情节向闪存的某些区域发出一个擦除命令，作为数据管理要求的一部分。NOR闪存的典型擦除时间是1秒。在这个时间内(这1秒内)，OS给T2一个时隙(time slot)，T2开始从闪存执行代码。这时操作将失败并引起整个应用失败。原因在于，当闪存忙于擦除/编程另一部分时，它不可用于读操作(例如，代码的执行)。OS和T2不会意识到闪存此时不可用。OS和T2期望储存在闪存上的代码将总是可用来执行，但情况并非如此。事实上，每当忙于紧随着T1请求的擦除/编程部分时它都将不可用。
现有解决方法：
1、利用两个设备，一个用做数据存储，另一个用作代码存储(XIP)。正如上述，这是当今最常用的体系。这一方法的图解说明见图1。
这一方法的缺陷是需要更多的不动产、芯片数量、硅的尺寸和能量消耗。
2、应用具有多存储体(multi-bank)体系的单独设备，它能够同时进行读操作和擦除/编程操作。几家闪存供应商已经开始提供具有多存储体(通常是双存储体)体系的闪存设备。利用此方法可减少不动产的需求，且芯片数量也可减少到一个。这个方法的不足在于硅的费用(由于多存储体设计)。估计这种设计的硅的费用比常规高30％，因此基本上必须为硅的附加功能付费。这种方法仅在不动产不足的应用中流行，因为否则它将受限于成本。这一方法的图解说明见图2。
3、利用具有特殊系统S/W的单一设备控制和计划系统的所有任务，例如，英特尔的PSM。这种方法利用闪存的挂起和恢复S/W命令，以便实现设备的双功能。利用此方法可以解决没有意识到这一问题，但是其代价是复杂的集成。这要求为每一CPU和/或OS特别制订一个方法。这种特殊系统S/W加到OS并控制和计划所有任务和中断。因为有很高的复杂性，所以这种方法集成和开发的时间过长。而且这方法具有很强的入侵性，因此可能适合一些适当的市场。
于是广泛地认识到需要一个能够真正同时利用非易失性存储器进行代码执行和数据存储的系统，并且这种系统将有大的优势。
本发明提供另一个方法，解决了一个非易失性(闪存)设备(或一套设备)既可用作数据存储/处理又可用作代码执行的问题。这个方法能够实现两种应用的适当功能，特别是能够在任何时间从闪存上进行代码执行，包括当闪存忙于擦除/编程某些部分时。
本发明涉及一种硬件应用，它使闪存设备既能以有效的方式产生又能以有效的方式运行，并使得能够利用闪存同时进行数据存储/处理和代码执行。
发明内容：
本发明提供一种能够使用非易失性存储器，特别是闪存，进行代码执行和数据存储/处理的系统，包括：
CPU/总线/控制器；
非易失性设备阵列；
非易失性设备电路；及
逻辑电路，
其中所述的逻辑电路是一个能够支持自动挂起和恢复操作的硬件装置。
本发明提供一种能够支持自动挂起和恢复操作的单片(on-chip)H/W装置的设计和实现的方法。这种方法易于集成到任何CPU/OS。
本发明使一种非易失性存储器芯片，如闪存芯片，能够在进行擦除/编程操作时进行代码执行。这通过感应芯片的运行状态和CPU/总线的活动，以及命令闪存设备在适当时机挂起和/或恢复编程/擦除操作以免与读请求相冲突来实现。因此当芯片在进行编程/擦除操作时，该系统缓冲CPU/总线/控制器的读命令的执行。
附图说明：
参照附图，仅仅通过举例子的方法对本发明进行描述，其中：
图1说明当今最常用的方法，把两个独立设备合并进存储器芯片以实现代码执行和数据存储；
图2说明一种替换的方法，在闪存芯片中既可进行代码执行又可进行数据存储，其中利用了多存储体体系；
图3说明根据本发明的系统的基本操作；
图4是根据本发明的系统的基本组成的流程图。
具体实施方式：
本发明是一种能够同时应用非易失性存储器芯片进行代码执行及数据存储和处理的系统和方法。
特别地，本发明能用于执行闪存芯片上的代码，同时又处理存储在同一芯片中的数据。这是基于自动挂起和自动恢复操作的应用。
参照附图及其说明，能更好地理解根据本发明的这一系统的原理和操作，其中：
图3和图4说明在本发明的优选应用的基本组成和操作。本发明的硬件装置是一个逻辑电路(或几个电路)，它被设计成能够以如下方式进行编程和/或擦除操作的自动挂起和自动恢复。例如，假定一个有效的擦除/编程命令10发布到存储器设备。该存储器设备正在执行擦除/编程操作15，同时登记一个读请求11。同本方法相对立的方法将不能执行该读请求并可能毁坏系统，而本发明暂时挂起12编程/擦除操作15。在挂起模式12期间，CPU/总线仍可自由地继续读请求。读操作将随后被监控以便检测一个超时13(一个预先设定的时间段，在这段时间里没有进行读操作)。一旦检测到超时，它自动发出一个命令以恢复操作14，允许编程/擦除操作15继续进行。更详细地说，系统运行如下：
1、在下面情形自动执行挂起操作：
      1.1设备正忙于擦除/编程操作15。
      1.2设备11正在尝试进行一个读操作。
2、一个忙信号22(图4)指示设备进入挂起状态12(这段时间称作挂起等待时间(latency))。这个忙信号是给CPU/总线的一个物理信号，其将被用在平台上以通知存储在闪存芯片中的代码将可以执行。主机CPU/总线/控制器20或主机总线21通过这个信号利用它的标准保持/重试机制进行保持/重试操作，或通过CPU/总线/控制器提供的其它方法防止因读尝试失败引起系统损坏。
3、一旦完成所有的读循环，恢复操作14将自动执行。用超时监测13(一个预先设定的时间段，在这段时间里没有进行读操作)来检测是否完成读循环。可能基于可选因素，如预先设定的时间间隔或任何其它选定的方法来命令恢复操作执行。
优势：
首先，本发明可应用非易失性存储器芯片或用作一体化芯片的存储体，既进行数据存储/处理又进行代码执行。这能显著减少不动产的需求、芯片数量、硅的尺寸和能量消耗。通过比较本发明和市场上的其它方法，英特尔的PSM(其它方法：1和2成本较高)指出这一事实，即本发明的很大的优势是易于将闪存设备(H/W和S/W)集成到平台环境(CPU，总线和OS)。通过这种方法，无须干扰OS组成部分(如调度程序)及其它软件成分。OS以及在它下面运行的所有任务完全觉察不到闪存的情况并且无论在什么情况下它们都能访问它。唯一的集成要求是一个简单的H/W集成，以便允许CPU、总线或控制器在挂起等待时间进行保持/重试操作。这种硬件集成要求实现一种规则的和通常的保持/重试机制，或任何其它存在于CPU/总线中的能够延迟执行读/取循环的机制。为了获得这一信号和能够在单一芯片上实现数据存储和代码执行的双操作，逻辑电路需要嵌入存储器芯片或者附加作为外部逻辑以促进自动恢复和挂起。
自动挂起装置：
这部分说明自动挂起特征的装置和执行。当开始擦除或编程操作15(图3)时，执行自动挂起逻辑26(图4)。当监测到这些操作(擦除或编程)之一时，自动挂起逻辑26被触发。从此时起，该逻辑等待来自设备的读操作11(读操作要求该设备输出和状态位相反或相似的实数据(real data))。如果擦除/编程操作15在接收到任何读操作11之前完成，则逻辑和芯片将都返回空闲状态17。读操作的识别将基于由该设备提供的常规的方法(例如，控制信号，地址信号，读命令)完成。一旦检测到读操作11，自动挂起逻辑26执行一个使该设备进入挂起状态12的程序。所述逻辑能够用现存于该设备内部的机制执行这一任务(例如，执行可用于某些设备的挂起命令)。另外，该逻辑可以在一定的地方(例如，I/O端口或一个专用寄存器)做标志，表明设备已经进入自动挂起状态12。这种标志能由文件系统管理S/W使用。另外，该逻辑将利用外部信号(忙信号)22显示设备正在进入自动挂起状态12。这一信号能被平台用于保持/重试读操作11尝试或被任何其它存在于CPU/总线内的能够延迟执行读/取循环的机制应用。该逻辑也负责确认设备已实际进入自动挂起状态12。在确认阶段以后，忙信号22将被关掉(以显示设备已经进入自动挂起状态12)。从这时起，设备准备就绪，在被请求时可执行读请求。
自动恢复装置：
当设备进入自动挂起状态12时，自动恢复逻辑27开始操作。该逻辑的目的在于恢复被自动挂起逻辑26中断的编程/擦除操作15。该逻辑将监控来自设备的读操作，例如，通过利用与自动挂起逻辑26同样的技术监控。该逻辑负责恢复挂起操作。一种建议的实现是等待设备读操作中的中断。当该中断足够长(依赖于具体应用和环境)时，该逻辑执行一个程序使设备恢复编程/擦除操作15(例如，执行可用于某些设备的恢复命令)。该逻辑包含一些装置来判定此中断是真的中断还是临时中断(例如，一个计算没有读操作的时间的计时器)。该逻辑也负责关掉用以显示设备已经进入自动挂起状态12的所述标志(例如，在I/O端口或一个专用寄存器)。
虽然已经接合有限的几个实施例对本发明进行了描述，但应理解，本发明还可能做许多变化、修改和其他应用。

Claims (16)

1.一种利用非易失性存储设备在进行数据处理操作的同时执行代码的系统，包括：
CPU/总线/控制器，用于控制所述存储设备；
非易失性阵列，用于保持所述系统的数据和代码；
非易失性设备电路，用于控制所述非易失性阵列的内容和活动；及
逻辑电路，用于使能自动挂起和/或自动恢复操作。
2.如权利要求1所述的系统，其中所述的挂起和/或恢复操作由一个硬件装置初始化。
3.如权利要求1所述的系统，其中所述的非易失性存储设备是一个闪存设备。
4.如权利要求1所述的系统，其中所述的逻辑电路使能包含在一个具有单硅芯片的单芯片设备内的代码执行和数据存储/处理装置。
5.如权利要求1所述的系统，其中所述的逻辑电路使能包含在一个具有单硅芯片的单存储器芯片存储体内的代码执行和数据存储/处理装置。
6.如权利要求1所述的系统，其中所述的逻辑电路嵌入存储器芯片内。
7.如权利要求1所述的系统，其中所述的逻辑电路在存储器芯片外面工作。
8.如权利要求1所述的系统，其中多个所述的逻辑电路嵌入一个存储器芯片内。
9.如权利要求1所述的系统，其中多个所述的逻辑电路在存储器芯片外面工作。
10.如权利要求1所述的系统，其中所述逻辑电路被操作用来监控所述存储器芯片内当前操作的状态。
11.如权利要求1所述的系统，其中所述逻辑电路被操作用来标志芯片操作的当前状态，以便使它能被OS/应用软件/文件管理软件读取。
12.如权利要求1所述的系统，其中所述的CPU/总线/控制器通过给所述存储器芯片发信号以延迟CPU/总线/控制器的读操作而使得所述存储器芯片挂起和/或恢复操作。
13.一种在非易失性存储设备上进行数据处理操作的同时执行代码的方法，其包括步骤：
i.加入至少一个逻辑电路以和非易失性存储设备一起工作；
ii.监控所述存储器芯片当前操作的状态；
iii.如果该芯片可用于代码执行，则给CPU/总线发信号；
iv.监控CPU/总线的活动；
v.命令芯片挂起和/或恢复芯片操作。
14.一种在非易失性存储设备上进行数据处理操作的同时执行代码的方法，包括如下步骤：
i.加入至少一个逻辑电路以和非易失性存储设备一起工作；
ii.当芯片处于编程/擦除模式/操作时，感应读请求；
iii.自动从编程和/或擦除操作进入挂起模式；
iv.在执行进一步的读/取命令之前，发信号让CPU/总线等待；
v.关掉该信号以允许CPU/总线(自动)继续执行读/取命令；
vi.使所述的芯片进入恢复操作以继续进行编程/擦除操作。
15.如权利要求15所述的方法，其中所述的进入挂起模式包括：标志状态以便被芯片的OS/应用软件/文件管理软件读取。
16.一个单闪存设备，包括：
一个挂起逻辑电路，用于使硬件初始化数据处理操作的挂起；及
一个恢复逻辑电路，用于使硬件初始化数据处理操作的恢复。
CNB018022537A 2000-07-31 2001-06-18 响应读请求挂起编程和擦除操作的存储设备及其管理方法 Expired - Fee Related CN1300700C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/629,966 2000-07-31
US09/629,966 US7032081B1 (en) 2000-07-31 2000-07-31 System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device

Publications (2)

Publication Number Publication Date
CN1386224A true CN1386224A (zh) 2002-12-18
CN1300700C CN1300700C (zh) 2007-02-14

Family

ID=24525212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018022537A Expired - Fee Related CN1300700C (zh) 2000-07-31 2001-06-18 响应读请求挂起编程和擦除操作的存储设备及其管理方法

Country Status (9)

Country Link
US (1) US7032081B1 (zh)
EP (1) EP1305713A1 (zh)
JP (1) JP2004505374A (zh)
KR (1) KR100469569B1 (zh)
CN (1) CN1300700C (zh)
AU (1) AU2001266987A1 (zh)
IL (2) IL148619A0 (zh)
TW (1) TW550455B (zh)
WO (1) WO2002010921A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323359C (zh) * 2003-05-20 2007-06-27 群联电子股份有限公司 以共用汇流排方式启动外部只读存储器的单晶片快闪存储器控制系统
CN101140801B (zh) * 2006-08-31 2012-08-29 三星电子株式会社 相变随机存取存储器设备及相关的操作方法
CN108351380A (zh) * 2015-10-29 2018-07-31 北欧半导体公司 微处理器接口
CN109716305A (zh) * 2016-09-19 2019-05-03 高通股份有限公司 异步高速缓存操作
CN112466384A (zh) * 2020-11-12 2021-03-09 苏州浪潮智能科技有限公司 一种闪存编程挂起特性的测试方法、测试装置及测试设备

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228377B2 (en) * 2003-06-06 2007-06-05 Renesas, Technology Corp. Semiconductor integrated circuit device, IC card, and mobile terminal
ITMI20050063A1 (it) * 2005-01-20 2006-07-21 Atmel Corp Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash
KR20050107369A (ko) * 2005-10-27 2005-11-11 서운식 모바일 기기를 위한 코드 직접 수행기능을 갖는 대용량저장장치 및 제어 방법
US7562180B2 (en) * 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
US7818610B2 (en) * 2007-09-27 2010-10-19 Microsoft Corporation Rapid crash recovery for flash storage
US8751760B2 (en) * 2009-10-01 2014-06-10 Dell Products L.P. Systems and methods for power state transitioning in an information handling system
TWI486966B (zh) * 2010-02-04 2015-06-01 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與寫入管理方法
KR101903095B1 (ko) 2011-11-21 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
KR102083490B1 (ko) 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
KR102226367B1 (ko) 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US9336391B2 (en) * 2014-06-17 2016-05-10 International Business Machines Corporation Verification of intellectual property core trusted state
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US10817200B2 (en) * 2017-10-26 2020-10-27 Silicon Laboratories Inc. Memory interface for a secure NOR flash memory
CN109669729B (zh) * 2018-12-26 2022-11-01 杭州迪普科技股份有限公司 一种处理器的启动引导方法
US20190163403A1 (en) * 2019-01-31 2019-05-30 Intel Corporation Solid state drive with reduced host oversight of high priority read command
KR200490551Y1 (ko) 2019-09-03 2019-11-28 유제록 굴삭기용 안전 집게발 조립체
KR20210061171A (ko) 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US20230418472A1 (en) * 2022-06-23 2023-12-28 Texas Instruments Incorporated Methods and apparatus to schedule memory operations

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5333300A (en) * 1991-02-11 1994-07-26 Intel Corporation Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory
FR2672709B1 (fr) * 1991-02-11 1994-09-30 Intel Corp Machine d'etat d'ordre.
TW241346B (zh) * 1991-10-15 1995-02-21 Bull Hn Information Syst
US6189070B1 (en) * 1997-08-28 2001-02-13 Intel Corporation Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323359C (zh) * 2003-05-20 2007-06-27 群联电子股份有限公司 以共用汇流排方式启动外部只读存储器的单晶片快闪存储器控制系统
CN101140801B (zh) * 2006-08-31 2012-08-29 三星电子株式会社 相变随机存取存储器设备及相关的操作方法
CN108351380A (zh) * 2015-10-29 2018-07-31 北欧半导体公司 微处理器接口
CN109716305A (zh) * 2016-09-19 2019-05-03 高通股份有限公司 异步高速缓存操作
CN109716305B (zh) * 2016-09-19 2020-05-26 高通股份有限公司 实现异步高速缓存维护操作的方法、计算设备以及介质
CN112466384A (zh) * 2020-11-12 2021-03-09 苏州浪潮智能科技有限公司 一种闪存编程挂起特性的测试方法、测试装置及测试设备
CN112466384B (zh) * 2020-11-12 2023-02-28 苏州浪潮智能科技有限公司 一种闪存编程挂起特性的测试方法、测试装置及测试设备

Also Published As

Publication number Publication date
WO2002010921A1 (en) 2002-02-07
JP2004505374A (ja) 2004-02-19
US7032081B1 (en) 2006-04-18
KR20020047199A (ko) 2002-06-21
TW550455B (en) 2003-09-01
CN1300700C (zh) 2007-02-14
EP1305713A1 (en) 2003-05-02
IL148619A0 (en) 2002-09-12
IL148619A (en) 2007-06-03
AU2001266987A1 (en) 2002-02-13
KR100469569B1 (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
CN1300700C (zh) 响应读请求挂起编程和擦除操作的存储设备及其管理方法
CN1299201C (zh) 通过响应高速缓存缺失而切换任务来提高基于高速缓存的嵌入式处理器的处理能力的方法和装置
CN101464819B (zh) 进入低功率模式前的硬件驱动处理器状态存储
US5832513A (en) Detecting significant file system alterations during execution of a storage media software utility
US8151102B2 (en) System and methods for booting electronic devices
US20020062352A1 (en) Multiprocessor system and control method thereof
US20120173803A1 (en) Methods and apparatus to share a thread to reclaim memory space in a non-volatile memory file system
US20050246508A1 (en) System and method for interleaving memory
US20080147945A1 (en) Parallel memory migration
US20070043975A1 (en) Methods and apparatus for recovering from fatal errors in a system
EP0533805A4 (en) Method for efficient non-virtual main memory management
JPH096633A (ja) データ処理システムに於ける高性能多重論理経路の動作用の方法とシステム
US6601153B1 (en) Method and apparatus for increasing computer performance through asynchronous memory block initialization
JPH07504527A (ja) 高性能の不揮発性ｒａｍ保護式の書き込みキャッシュアクセラレータシステム
CN1811699A (zh) 用于解决多线程处理器中指令饥饿的方法及设备
CN101410905A (zh) 减小非易失性存储器读取延迟的方法和设备
US8275949B2 (en) System support storage and computer system
JP2004334486A (ja) ブートコードを用いた起動システム、及び起動方法
CN1296830C (zh) 中央处理单元启动的方法及系统
CN1912833A (zh) 一种嵌入式操作系统驱动程序动态升级方法
CN101064192A (zh) 一种访问与非型闪存的系统及方法
JP5340658B2 (ja) コマンド選択のメモリ・コントローラ読み取りキュー動的最適化
WO2000016199A1 (fr) Procede permettant de realiser une table de gestion de memoire et dispositif de memoire
CN1145101C (zh) 存取控制装置和存取方法
WO1988002513A1 (en) Method and device to execute two instruction sequences in an order determined in advance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214