TW550455B - System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device - Google Patents

Description

550455 A7 B7 五、發明説明（1 ) 發明部份及背景 (請先閱讀背面之注意事項再填寫本頁) 本發明係有關使非揮發性記憶體能執行指令，同時操 作如資料儲存裝置之一種系統。 非揮發性記憶體之主要用途在指令執行。在非揮發性 指令儲存記憶體之市場中，快閃記憶體由於其較佳成本結 構，易於製造，及高密度，取代ROM各家族（ROM， PROM ，EPROM，EEPR0M)。 快閃記憶體通常用作一獨 立裝置及用作埋置記憶體。此市場之競爭集中於凝聚資訊 數元於更小之矽面積中，以減少裝置之成本。用於指令執 行上之最普通快閃記憶體型式知道爲NOR快閃記憶體。 N〇R快閃記憶體可隨機進出其每一位址，且故此可執行其 中之指令。爲此，NOR快閃記憶體亦稱爲XIP記憶體， 其中，XIP表示可當地執行。 經濟部智慧財產局員工消費合作社印製 雖吾人迄此討論快閃記憶體在指令執行上之用法，快 閃曰5丨思體之另一浮現巾場開始長大，並變爲主宰-資料儲 存市場。資料儲存應用需要對快閃記憶體之一檔案系統管 理。用於資料儲存上之快閃記憶體稱爲快閃碟，且由H/w( 快閃s5憶體）及一 S / W (檔案系統管理，〇s介面等）構 成。 近代應用常需要用於指令執行及資料儲存二者上之快 閃記憶體。目前，大部份構造使用分開之裝置（或裝置組） 於每一功能上。非常需要使用同一裝置（單個裝置）來儲 存應用之貝料及指令。主要優點爲：減少不動產需求，晶 片數，砂體積’及功率消耗。以下情境顯示此方法之主要 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公董） ' ------- 550455 A7 B7 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) 問題：假定有二工作在應用中在os下進行。第一工作 (T1)爲資料儲存驅動工作。此負責儲存所有應用資料於快 閃記憶體中。第二工作（T2)爲某指令，此由快閃記憶體（ 當然，同一快閃記憶體）執行。該情境開始由T1發出 一抹消命令至快閃記憶體之某區域，作爲資料管理需求之 部份。NOR快閃記憶體之普通抹消時間爲1秒。在此時 間中（此1秒內），0S給T2 —時槽，及T2開始執行快 閃記憶體中之指令。此刻，操作失敗，並導致整個應用 程式失敗。其理由爲快閃記憶體在其忙於抹消/規劃另一 部份之期間中，不方便用於讀出操作（例如指令之執行） 。0S及T2不知道快閃記憶體現在不方便之事實。〇S 及T2期望快閃記憶體上所儲存之指令恆可執行，但情形 並非如此。如上述，有許多情形，當時快閃記憶體不方便 執行所儲存之指令。事實上，每次遵照TI要求忙於抹消 /規劃部份時，快閃並不方便。 已知之解決方法 經濟部智慧財產局員工消費合作社印製 1. 使用二裝置，一用於資料儲存’及弟一作爲指令儲 存（XIP)。如上述，此爲目前在使用中之最普通構造。閱 圖1說明此解決方法。 此解決方法有缺點，即較高之不動產需求，晶片數’ 矽體積，及功率消耗。 2. 使用具有多排構造之一單個裝置，此可同時進出讀 出及抹消/程式。若千快閃記憶體販賣者已開始提供具有 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） -5- 550455 A7 B7 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 多排（通常雙排）構造之快閃裝置。由此方法，減小不動 產需求，且亦減少晶片數至一個。此解決方法之缺點爲石夕 之經常費（由於多排設計）。此設計之估計成本經常費較普 通設計高30%，故此，基本上需對矽之額外功能付費。此 解決方法僅在不動產重要之應用中通行，因爲否則，其成 本太高。閱圖2顯示此解決方法。 3.使用具有特殊系統S/W之一單個裝置，此控制並 編訂系統之所有工作，例如，在Intel之PSM。此解決方 法使用快閃記憶體之暫停及回復之S/W命令，俾該裝置可 具雙功能。由此解決方法，解決該情況不知情況之問題， 但代價爲複雜之整合。此需要對每一 CPU及/或OS量 身定製之解決方法。特殊之系統S/W加於OS，並控制及 編排所有工作及岔斷。此解決方法之整合及發展時間過長 ’因其複雜性高。而且，此爲非常新闖之方法，此可適用 於一些特別市場。 故此’有廣泛認爲需要，且局度宜具有一種系統，此 能真正同時使用非揮發性記憶體於指令執行及資料儲存上 〇 經濟部智慧財產局員工消費合作社印製 本發明提供另一方法，以解決一非揮發性（快閃）裝 置（或一組裝置）用於資料儲存/處理及指令執行二者上 之問題。該解決方法使二用法可適當作用，且尤其是可在 任何時刻，包括快閃記憶體忙於抹消/規劃一些部份時 ’可由快閃記憶體執行指令。 本發明爲一硬體應用，此使快閃記憶裝置能以有效之 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） -6 · 550455 A7 __ _B7___ 五、發明説明（4 ) 方式產生及操作，使快閃記憶體可同時用於指令執行及資 料儲存/處理。 (請先閲讀背面之注意事項再填寫本頁) 發明槪要 依據本發明，提供一種使非揮發性記憶體’且尤其是 快閃記憶體可用於指令執行及資料儲存/處理上’包含： CPU/匯流排/控制器； 非揮發性行列； 非揮發性裝置電路；及 邏輯電路； 其中，邏輯電路爲硬體機構，此可支持自動暫停及回 復操作。 本發明提供設計及實施一晶片上H/W機構，此可支 持自動暫停及回復操作。此解決方法可容易整合於任何 CPU/OS。 經濟部智慧財產局員工消費合作社印製 本發明使一非揮發性晶片，諸如快閃記憶晶片可處理 指令執行，同時處理抹消/程式操作。此由感測晶片之操 作狀態及CPU /匯流排活動，並在適當時刻命令快閃記憶 裝置暫停及/或回復程式/抹消操作達成，不致與讀出要 求衝突。該系統從而在晶片處理程式/抹消操作之期間中 ’緩衝CPU/匯標排/控制器執行讀出命令。 附圖簡述 在此僅由貫例’並寥1考附圖，說明本發明，在附圖中：

550455 A7 B7 五、發明説明（5 ) 圖1顯示最普通之現解決方法，二分開之裝置裝於記 憶晶片中，用於指令執行及資料處理。 (請先閲讀背面之注意事項再填寫本頁) 圖2顯示另一解決方法，在一快閃記憶晶片中達成指 令執行及處料處理，其中使用多排構造。 圖3顯示本發明系統之基本操作。 圖4爲本發明系統之基本組成件之流程圖。 主要元件對照表 1〇 有效抹消/程式命令 11 讀出請求 12 暫停 13 時間暫停 14 回復操作 15 抹消/程式操作 17 空閒狀態 20 主CPU/匯流排/控制器 21 主匯流排 22 忙信號 經濟部智慧財產局員工消費合作社印製 26 自動暫停邏輯 27 自動回復邏輯 較佳實施例之說明 本發明爲--種系統及方法，可使用非揮發性記憶晶片 同時用於指令執行及資料儲存及處理。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 550455 A7 B7 五、發明説明（β ) ^ 明確言之，本發明可用以在快閃晶片上執行指令，同 時在同晶片上儲存資料。此以使用自動暫停及自動回復操 作爲基礎 ° (請先閲讀背面之注意事項再填寫本頁) 參考附圖及附帶說明，可更佳明瞭本發明之此一系統 之原理及操作，在附圖中： 圖3及4顯示本發明在其較佳用法上之組成件及操 作。本發明之硬體機構爲一邏輯電路（或少數電路），設計 在㉟依以下方式’自動暫停及自動回復程式及/或抹消操 作。例如，假設有一有效抹消/程式命令1 〇發給記憶 裝置。記憶裝置執行抹消/程式操作15，且同時暫存一 讀出要求1 1。與讀出要求不能執行且會使該系統當機之 現行方法相反，本發明暫停12該程式/抹消操作15。 當在暫停模式12中時，CPU/匯流排自由繼續讀出要求。 其後監視讀出操作，以偵測一時間暫停1 3( —預定時間， 在此，不執行操作）。於偵得時，自動發出一命令，以回 復操作14，使程式/抹消操作15可繼續。更詳細言之 ，該系統操作如下： 1. 在以下情況，執行自動執行暫停操作： 經濟部智慧財產局員工消費合作社印製 1.1裝置忙於抹消/程式操作15。 1.2裝置11有讀出企圖。 2. 由一忙信號22(圖4)提供指示該裝置進入暫停狀 態12(此時稱爲暫停潛伏）。該忙信號爲給CPU/匯流排 之實際信號，用於平台上，以告知快閃晶片上所儲存之指 令將可執行。主CPU/匯流排/控制器或主匯流排21 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 550455 A7 B7 五、發明説明（7 ) 使用此信號，使用其標準保持/再試機構’或由CPU/匯 流排/控制器所提供之任何其他裝置於保持/再試操作， 以防止由於失敗之讀出冒旨式引起當機。 (請先閲讀背面之注意事項再填寫本頁} 3 .於完成所有讀出週期時’自動執行回復操作1 4。 使用時間暫停偵測1 3 (—預定時間，在此，不執行讀出操 作）測該完成。可根據其他因素，諸如預定時間，或任 何其他所選方法，命令執行回復操作。 優點： 第一，本發明可使用一非揮發性晶片，或用作統一晶 片之晶片排於資料儲存/處理及指令執行。由執行此，可 大爲降低不動產需求，晶片數，矽體積，及功率消耗。比 較本發明及市面上之其他解決方法，Intel PSM(其他解決 方法：a.及b.具有較高之成本）指出在此大優點爲容易整 合快閃裝置（H/W及S/W)於平台環境（CPU，匯流排， 經濟部智慧財產局員工消費合作社印製 及OS)中。由此解決方法，無需干涉OS組成件（例如排 程器）及其他軟體組成份子。OS及在其下進行之所有工 作均不知知快閃記憶體情況，且彼等可進出該記憶體，而 不管其情況如何。唯一需要整合者爲一簡單之H/W整合， 使CPU，匯流排，或控制器可保持/再試在暫停潛伏期間 所發生之操作。此硬體整合需要實施一定期及普通機構， 或CPU/匯流排上所存在之會延遲執行讀出/取出週期之 任何其他機構。爲達成此通知，並能在單晶片上作資料儲 存及指令執行之雙操作，邏輯電路需埋置於記憶晶片中， 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -10- 550455 以方便自動回復及暫停 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（8 或作爲外部邏輯加裝 自動暫停機構： 本節說明自動暫停特色之機構及實施。當抹消或程式 操作開始時15(圖3)，操作自動暫停邏輯26(圖4)。 S偵得此等操作（抹消或程式）之一時，觸發自動暫停邏 輯2 6。自此時開始，邏輯等待來自裝置之讀出操作1（ 需要輸出讀出資料之讀出操作，與狀態數元或類似者不同 )。如在收到任何讀出操作1 1之前，完成抹消/程式操作 1 5 ’則邏輯及晶片二者回至空閒狀態丨7。根據由裝置所 供應之定期及正常裝置（例如，控制信號，位址信號，讀 出命令），識別讀出操作。於偵得讀出操作1 1時，自動 暫停邏輯26執行一程序，此使裝置進入暫停狀態12。 該邏輯可使用裝置內之現有機構，以執行此工作（例如， 執行某裝置中可用之暫停命令）。而且，該邏輯可在某處 (例如I/O埠或專用暫存器）標註該裝置已進入自暫停狀態 12。此標註可由檔案系統管理S/W使用。而且，該邏輯可 使用外部信號（忙信號）22，指示該裝置在向自動暫停狀 態進行途中。此信號可由平台使用，以保持/再試讀出 操作1 1嘗試，或可延遲執行讀出/取出週期之CPU/匯 流排中之任何其他機構。該邏輯亦負責確認該裝置已實際 進入自動暫停狀態12 °在確認階段後，忙信號2 2關掉 ，以指示該裝置已進入自動暫停狀態1 2。自此刻開始，該 裝置準備執行所需之讀出要求。 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公董） (請先閲讀背面之注意事項再填寫本頁)

-11 - 550455 A7 B7 五、發明説明（9 ) 自動回復機構： 當裝置進入自動暫停狀態12時，自動回復邏輯27 開始操作。此邏輯之目的在回復由自動暫停邏輯26中斷 之程式/抹消操作1 5。此邏輯應監視由裝置所執行之讀 出操作，例如使用與個動暫停邏輯26相同之技術。該邏 輯負責回復暫停之操作。一建議之實施爲等待裝置之讀出 操作中之一中斷。當該中斷夠長時（視應用及環境而定）， 邏輯執行一程序，此使裝置回復程式/抹消操作15(例如 ’執行特定裝置中可用之回復命令）。該邏輯包含某機構 ’以決定該中斷爲一真實中斷，或僅爲一暫時中斷（例如 ’計算無讀出操作時間之一定時器）。該邏輯亦負責關掉（ 例如I/O埠或專利暫存器）顯示該裝置已進入自動暫停狀 態12之標註。 雖已以有限之實施例說明本發明，但應明暸本發明可 作許多改變，修改，及其他應用。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12-

Claims (1)

1. ••第90114463號專利申請案中文申請專利範圍無劃線替換本 民國92年4月1日修正

   申請專利範圍 丨'«.-«r—tTV、 一'.V . 士 ,.、tt 經濟部智慧財產局員工消費合作社印製 1 · 一種使用非揮發性記憶裝置執行指令並同時處理資 料操作之系統，包含： CPU/匯流排/控制器，用以控制該記憶裝置； 非揮發性行列，用以保持該系統之指令及資料； 非揮發性裝置電路，用以控制該非揮發性行列之內容 及活動；及 邏輯電路，使操作能自動暫停及/或自動回復。 2. 如申請專利範圍第 1項所述之系統，其中，操 作之自動暫停及/或自動回復由一硬體裝置發動。 3. 如申請專利範圍第 1項所述之系統，其中，非 揮發性記憶裝置爲快閃記憶裝置。 4. 如申請專利範圍第1項所述之系統，其中，該 邏輯電路能由一單個矽晶粒在一單個晶片裝置內達成指令 執行及資料儲存/處理設施。 5. 如申請專利範圍第1項所述之系統，其中，該 邏輯電路能由一單個砂晶粒在一排單晶片裝置內達成指令 執行及資料儲存/處理設施。 6. 如申請專利範圍第1項所述之系統’其中’該 邏輯電路埋置於記憶晶片中。 7. 如申請專利範圍第1項所述之系.統，其中，該 邏輯電路自記憶晶片外作用。 8 ·如申請專利範圍第1項所述之系統，其中’多 個邏輯電路埋置於記憶晶片中。 9.如申請專利範圍第1項所述之系統，其中，多 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -- (請先閲讀背面之注意事項再填寫本頁) -、1T 『d J.V;:·:.;-:. · 1 d rl‘-li .----1---1—--- 除丨一本有.：：，\.....: Ί,*ν>;,'ρ修it。 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 個邏輯電路在記憶晶片外作用。 1 〇·如申請專利範圍第 i項所述之系統，其中， 邏輯電路可用以監視記憶晶片中現操作之狀態。 11.如申請專利範圍第 1項所述之系統，其中， 邏輯電路可用以標註晶片操作之現狀態，俾可由0S/應 用/檔案管理軟體讀出。 12·如申請專利範圍第 1項所述之系統，其中， CPU/匯流排/控制器由告知記憶晶片延遲 CPU/匯流 排/控制器讀出操作，以暫停及/或回復操作。 1 3 · —種用以在非揮發性記憶裝置上執行指令並同時 處理資料之方法，包括步驟： i·加裝至少一邏輯電路，俾與非揮發性記憶裝置一 起操作； ii·監視該記憶晶片中現操作狀態； iii·通知CPU/匯流排該晶片是否可用於指令執行； iv·監視 CPU/匯流排活動； v·命令晶片暫停及/或回復晶片操作。 14. 一種用以在非揮發性記憶裝置上執行指令並同時 處理資料之方法，包括以下步驟： i ·加裝至少一邏輯電路，俾與非揮發性記憶裝置一 起工作； ii·感測讀出要求，同時晶片在程式/抹消模式/ 操作； . iii.使程式及/或抹消操作自動進入暫停模式· — (請先閲讀背面之注意事項再填寫本頁) 訂 • I m · ,,;±,.; ,.5台本予修，1£。 A8 B8 C8 D8 六、申請專利範圍 iv.在執行進一步讀出 /取出命令之前，通知 CPU/匯流排等待； V.關掉信號，使 CPU/匯流排可（自動）繼續讀 | 出/取出命令； i；T Vi.使晶片進入回復操作，以繼續程式/抹消操作 0 1 5 .如申請專利範圍第 1 4項所述之方法，其中， 進入暫停模式包括標註狀態，俾由晶片中之 0S/應用/ 1 檔案管理軟體讀出。 ; 1 6. —種單快閃記憶裝置，包含： : 一暫停邏輯電路，使硬體可發動暫停資料處理操作； 及 一回復邏輯電路，使硬體可發動回復資料處理操作。 -- (請先閲讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（21 ΟΧ 297公釐） -3-