TWI430271B - 藉由變異重置振幅之pcm多階式記憶胞編程 - Google Patents

藉由變異重置振幅之pcm多階式記憶胞編程 Download PDF

Info

Publication number
TWI430271B
TWI430271B TW099106795A TW99106795A TWI430271B TW I430271 B TWI430271 B TW I430271B TW 099106795 A TW099106795 A TW 099106795A TW 99106795 A TW99106795 A TW 99106795A TW I430271 B TWI430271 B TW I430271B
Authority
TW
Taiwan
Prior art keywords
current
resistance
memory cell
phase change
target
Prior art date
Application number
TW099106795A
Other languages
English (en)
Other versions
TW201117212A (en
Inventor
Chung H Lam
Ming-Hsiu Lee
Thomas Nirschi
Bipin Rajendran
Original Assignee
Macronix Int Co Ltd
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd, Ibm filed Critical Macronix Int Co Ltd
Publication of TW201117212A publication Critical patent/TW201117212A/zh
Application granted granted Critical
Publication of TWI430271B publication Critical patent/TWI430271B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

藉由變異重置振幅之PCM多階式記憶胞編程
本發明係相關於相變化記憶體，以及更特別地是，係相關於對一相變化記憶裝置的編程。
電腦記憶體主要分為兩種：揮發性記憶體以及非揮發性記憶體。在揮發性記憶體中，會需要持續的能量輸入來保留資訊，而在非揮發性記憶體中則是不需要持續的能量輸入。揮發性記憶裝置的例子包括，動態隨機存取記憶體(DRAM)以及靜態隨機存取記憶體(SRAM)。DRAM需要不斷地更新記憶元件(需要能量)，而SRAM則是需要持續供應的能量來維持記憶元件的狀態。非揮發性記憶裝置的例子為，唯讀記憶體(ROM)，快閃電子抹除式唯讀記憶體(Flash Electrical Erasable Read Only Memory)，鐵電隨機存取記憶體，磁性隨機存取記憶體(MRAM)，以及相變化記憶體(PCM，Phase Change Memory)。
正如所述，在非揮發性記憶體的記憶元件中的資訊可以在不需要消耗電力的情形下保留數天至數十年。而本發明所針對的則主要是相變化記憶體，亦即，一種型態的非揮發性記憶體。在相變化記憶體中，資訊會被儲存在可因受控制而變為不同相的材質之中。而這些相的每一個則是都會顯現出可被用於儲存資訊之具區別的電特性。由於一非結晶相 (amorphous phase)以及一結晶相(crystalline phase)在電阻上具有可偵測的差異性，因此，它們通常會是被用於(1以及0的)位元儲存的二個相。特別地是，非結晶相具有較該結晶相更高的電阻。
硫族化合物(Chalcogenides)是常被使用作為相變化材質的一群材質而此群材質則是會包含一氧族(chalcogen)(週期表16/VIA族)以及另一元素。在產生一相變化記憶胞元時，鍶(Se)以及碲(Te)是此群中常被用來產生一氧族半導體的二個元素。一個例子是Ge2Sb2Te5(GST)，SbTe，以及In2Se3。
當欲改變該相變化材質的狀態時，會需要將該材質加熱至一熔點，然後再將該材質冷卻至各種可能狀態的其中之一。一電流會通過該相變化材質而誘發歐姆加熱，並造成該相變化材質融化。而融化以及逐漸地冷卻該相改變材質，則是讓該相變化材質有時間可以形成結晶相。融化並急遽地冷卻該相變化材質，則是會使得該樣改變材質形成非結晶相。
在多位元儲存(multi-bit storage)中，一個別的相變化記憶胞元必須要能夠被編程成為多種狀態。這些的多種狀態指的是各種比例之非結晶相以及結晶相的相變化材質。非結晶相與結晶相變化材質的比例會直接影響該記憶胞元的電阻。
於相變化記憶體中，會面臨的一個問題是，如何準確地將一相變化記憶胞元編程成為多種狀態。將一記憶胞元編程成為一特定電阻所必要的電流是取決於其既存的電阻。而這則是讓一相變化記憶胞元被編程成為一目標電阻的準確性，會在所需電流必須根據其既存電阻以及目標電阻而進行改變時產生問題。因此，有需要發展一種編程一相變化記憶裝 置的方法，其可以利用。一致的電流層次而將一相變化記憶胞元編程成為複數個目標電阻。
根據本發明一方面的構想所提供的是一種將在一相變化記憶裝置中的一目標記憶胞元編程為一目標電阻的方法。該相變化記憶裝置包括複數個記憶胞元。該目標記憶胞元屬於該複數個記憶胞元。每一個記憶胞元會儲存由至少二電阻狀態代表的二進元資料。該方法包括將在該目標記憶胞元中的一相變化元件設定為一完全非結晶狀態。該方法包括檢索用於該相變化記憶裝置的一特徵最低SET電流以及一相對應SET電阻。該特徵最低SET電流是一SET脈衝的一最小電流振幅，其中，該SET脈衝是將在一記憶胞元的該相變化元件由一完全非結晶狀態改變為一完全結晶狀態所需的一電流脈衝。該方法包括檢索用於該相變化記憶裝置的一特徵RESET電流斜率，其中，該特徵RESET電流斜率包括將該複數個記憶胞元編程為目標電阻所必須的一RESET脈衝的相關電流振幅數值。該方法包括以該特徵最低SET電流以及該特徵RESET電流斜率作為基礎而計算用於一RESET脈衝的一第一電流振幅。該方法包括將該RESET脈衝施加至處於該完全非結晶狀態的該目標記憶胞元。該方法亦包括在施加該RESET脈衝之後，測量該目標記憶胞元的電阻。若是該目標記憶胞元的所測得電阻於實質上小於該目標電阻時，則該方法亦會包括施加一、或多個額外RESET脈衝至該目標記憶胞元，直到該所測得電阻於實質上等於該目標電阻為止。
根據本發明另一方面的構想所提供的是一種相變化記憶裝置。該相變化記憶裝置包括複數個記憶胞元。每一個記憶胞元儲存有由至 少二電阻狀態代表的二進元資料。該相變化記憶裝置包括一目標記憶胞元，且該目標記憶胞元屬於該複數個記憶胞元。該相變化記憶裝置亦包括一寫入單元。且該寫入單元被建構為會將在該目標記憶胞元中的一相變化元件設定為一完全非結晶狀態。該寫入單元被建構為會檢索用於該相變化記憶裝置的一特徵最低SET電流以及一相對應SET電阻。該特徵最低SET電流是一SET脈衝的一最小電流振幅，其中，該SET脈衝是將在該相變化記憶裝置中的該相變化元件由一完全非結晶狀態改變為一完全結晶狀態所需的一電流脈衝。該寫入單元被建構為會檢索用於該相變化記憶裝置的一特徵RESET電流斜率。該特徵RESET電流斜率包括將該複數個記憶胞元編程為目標電阻所必須的該RESET脈衝的相關電流振幅數值。該寫入單元被建構為會以該相變化記憶裝置的一特徵最低SET電流以及一特徵RESET電流斜率作為基礎而計算用於一RESET脈衝的一第一電流振幅。該寫入單元被建構為會將該RESET脈衝施加至完全非結晶狀態中的該目標記憶胞元。該寫入單元亦被建構為會在施加該RESET脈衝之後，測量該目標記憶胞元的電阻。而若是該目標記憶胞元的所測得電阻於實質上小於該目標電阻時，則該寫入單元更進一步被建構為會施加一、或多個額外RESET脈衝至該目標記憶胞元，直到該所測得電阻於實質上等於該目標電阻為止。
根據本發明再一方面的構想所提供的是一種實施於一電腦可用記憶體中的電腦程式產品。該電腦程式產品包括電腦可讀取程式碼，其耦接至該電腦可用記憶體而用於將在一相變化記憶裝置中的一目標記憶胞元編程為一目標電阻。該相變化記憶裝置包括複數個記憶胞元，且該目標記憶胞元屬於該複數個記憶胞元，而每一個記憶胞元則是會儲存由至少 二電阻狀態代表的二進元資料。該等電腦可讀取程式碼被建構為會使該程式將在該目標記憶胞元中的一相變化元件設定為一完全非結晶狀態。該等電腦可讀取程式碼被建構為會使該程式檢索用於該相變化記憶裝置的一特徵最低SET電流以及一相對應SET電阻。該特徵最低SET電流是一SET脈衝的一最小電流振幅，其中，該SET脈衝是將在一記憶胞元的該相變化元件由一完全非結晶狀態改變為一完全結晶狀態所需的一電流脈衝。該等電腦可讀取程式碼被建構為會使該程式檢索用於該相變化記憶裝置的一特徵RESET電流斜率。其中，該特徵RESET電流斜率包括將該複數個記憶胞元編程為目標電阻所必須的該RESET脈衝的相關電流振幅數值。該等電腦可讀取程式碼被建構為會使該程式以該相變化記憶裝置的一特徵最低SET電流以及一特徵RESET電流斜率作為基礎而計算用於一RESET脈衝的一第一電流振幅。該等電腦可讀取程式碼被建構為會使該程式將該RESET脈衝施加至完全非結晶狀態中的該目標記憶胞元。該等電腦可讀取程式碼亦被建構為會使該程式在施加該RESET脈衝之後，測量該目標記憶胞元的電阻。而若是該目標記憶胞元的所測得電阻於實質上小於該目標電阻時，則該等電腦可讀取程式碼亦更進一步被建構為會使該程式施加一、或多個額外RESET脈衝至該目標記憶胞元，直到該所測得電阻於實質上等於該目標電阻為止。
102‧‧‧記憶胞元中電流對電阻曲線
104‧‧‧RESET電流斜率
202‧‧‧相變化記憶裝置
204‧‧‧記憶胞元
206‧‧‧寫入單元
208‧‧‧記憶胞元
210‧‧‧相變化元件
212‧‧‧存取記憶體
有關於本發明的主題內容會於作為說明書結論的申請專利範圍中特別地指出並清楚地主張權利。本發明前述的以及其他的目的、特徵、以及優點都可以藉由接下來關聯於所附圖式的詳細敘述而變得更為清 楚，其中：第1圖：其舉例說明從一開始RESET狀態起的一電流對電阻曲線；第2圖：其舉例說明一相變化記憶裝置；第3圖：其舉例說明一種決定一最低SET電流以及一RESET電流斜率的方法的一流程圖；以及第4圖：其舉例說明一種編程一相變化記憶裝置的方法的一流程圖。
本發明是參考所產生的實施例而進行敘述，且在整篇敘述中的參考是指向第1圖至第4圖。
正如接下來所要敘述的，本發明一方面的構想是一種編程一相變化記憶裝置的方法。
第1圖所舉例說明的是描繪一記憶胞元中電流對電阻曲線102的一曲線圖。具變異振幅的電流脈衝(通常，會具有一4毫微秒(nanosecond)啟始，一400毫微秒脈衝，以及一4毫微秒下降緣(trailing edge))被施加至該記憶胞元的一相變化元件，並且會對相對應的電阻進行測量，另外，在本發明的此特別實施例之中，該等電流脈衝會被施加至已被編程為一完全非結晶狀態(亦已知為RESET狀態)的相變化元件。需要注意的則是，該曲線圖的數值僅是作為舉例說明，並非需要反應一特殊相變化材質的真實測量數值。
當施加振幅漸增的電流脈衝時，該相變化元件的電阻會快速地下降(相較於曲線102的其他部分)，並會在其變得完全結晶時(點106，相對應於最低SET電流，以及相對應的SET電阻R0)(亦已知為SET狀態)， 到達一最小值。而在電阻值已經到達該最小值(106)後，則是會發生一急速返回。當振幅漸增的電流脈衝自I0進行供給時，電阻會逐漸增加(相對於曲線102)，直到其已到達於完全非結晶狀態(RESET狀態)下的最大電阻為止。自I0至該完全非結晶狀態的曲線102的特徵在於一RESET電流斜率S 104。此RESET電流斜率104所描繪的是該相變化元件的中間狀態的特徵。這些中間狀態的構成則是各種比例的結晶相與非結晶相變化材質。由於較高的電流脈衝振幅就等於較高的融化量(在冷卻前的非結晶量)，因此，若施加至該記憶胞元的該電流脈衝的振幅越大，則所量測到的電阻就會越大。在本領域中具通常知識者將可理解的是，利用對應於該特徵RESET電流斜率104的電流脈衝振幅(將該相變化材質自完全結晶狀態改變為更為非結晶狀態所必須的電流)來取代對應於SET相變化材質的電流脈衝振幅(將該相變化材質自完全非結晶狀態改變為更為結晶狀態所必須的電流)時，將可由於其緩升的斜率而有助於對電阻數值的較大控制。
在來自一相變化記憶裝置的一記憶胞元樣品裡，一變化將會發生在曲線102之中。而在此記憶胞元樣品中，一SET脈衝在至少一記憶胞元中所需要的最小電流(用於在一特別記憶胞元中將相變化元件自該非結晶相變化至該結晶相的電流脈衝)會被稱之為特徵最低SET脈衝。換言之，在一記憶胞元樣品中，具有最低相對應電流的該I0會是該特徵最低SET脈衝，有利地是，該記憶胞元樣品的該等特徵RESET電流斜率104在程度上是相似的。
接著，請參閱第2圖，其顯示根據本發明之一相變化記憶裝置202的一實施例。該相變化記憶裝置202包括複數個記憶胞元204以及一寫 入單元206。每一個個別的記憶胞元208會包括一相變化元件210，以儲存至少二電阻狀態代表的二進元資料。該相變化元件210是由相變化材質所構成。本領域中具通常知識者將可理解的是，各式的相變化材質都可以被利用，例如，但不限於，鍺銻碲合金(GST，Germanium-Antimony-Tellurium)。
在寫入操作期間，該寫入單元206被建構為會在一目標記憶胞元208中將該相變化元件210編程成為一完全非結晶狀態。該寫入單元206亦會被建構來決定該相變化記憶裝置202(接下來會有更進一步的敘述)的該特徵最低SET電流以及該特徵RESET電流斜率。該寫入單元206會更進一步被建構來計算達成該目標記憶胞元208的一目標電阻的一第一電流振幅。該第一電流振幅是以被應用於該特徵最低SET電流的該特徵RESET電流斜率作為基礎而被決定來將該記憶胞元編程成為該目標電阻的該相對應電流振幅。計算該第一電流振幅的式子為：I1=I0+(1/S) * log10[Rt/R0]，其中，Rt是該記憶胞元的該目標電阻。
在本發明的一特殊實施例中，該寫入單元206會存取記憶體212，以儲存I0，R0，以及S的數值，而藉由此三個數值，該第一電流振幅就可以如上面所述一樣地進行計算，其中，較佳地是，該記憶體是一非揮發性記憶體。在本發明的一實施例之中，則是會有部分的該複數個記憶胞元204專門被用來儲存I0，R0，以及S的數值。
該寫入單元206亦會被建構來將一具有該第一電流振幅的RESET脈衝施加至該目標記憶胞元208(處於該完全非結晶狀態)。而在施加該RESET脈衝之後，則是會測量該目標記憶胞元208的電阻。若是該目標記憶胞元208的所測得電阻於實質上小於該目標電阻時，則該寫入單元206 會更進一步地被建構來將一、或多個額外RESET脈衝施加至該目標記憶胞元，直到該所測得的電阻於實質上相等於該目標電阻為止。
在本發明的一特殊實施例中，當該目標記憶胞元208的該所測得電阻於實質上小於該目標電阻時，該寫入單元206會被建構來將在該目標記憶胞元中的該相變化元件設定回該完全非結晶狀態。而在此特殊實施例中，此額外的程序則是可以為該等正在進行的RESET脈衝提供有關於先前所獲得的特徵資料的一致性。
當該所測得的電阻並非於實質上相等於該目標電阻、但卻小於該目標電阻時，就會計算用於該RESET脈衝的一第二電流振幅。由於該第一電流振幅是由根據該特徵最低SET電流計算所得，因此，用於該RESET脈衝的該第二電流振幅會被計算為比用於該RESET脈衝的該第一電流振幅更大(額外應用於該RESET脈衝的電流振幅亦會大於先前被應用於該RESET脈衝的電流振幅)。特別地是，若是在進行編程時第n個嘗試的強度為In，以及所測得的電阻為Rn，則在該第n個嘗試之後，用於第(n+1)個嘗試的編程電流可由下列的關係式獲得：In+1=In+(1/S)*log10[Rt/Rn]。具有該第二電流振幅的RESET脈衝會被施加至該目標記憶胞元208，並且會再次地測量電阻。若是該所測得的電阻仍於實質上少於該目標電阻，則該施加額外RESET脈衝的程序會不斷地重複，直到該所測得電阻於實質上相等於該目標電阻為止。在本發明的一替代實施例之中，在計算該第二電流振幅之前，該目標記憶胞元的該相變化元件都不會被設定回該完全非結晶相。
在第3圖中，一流程圖舉例說明了根據本發明一實施例，一種決定該特徵最低SET電流I0，相對應SET電阻R0，以及該特徵RESET電流 斜率S的方法。在實施例中，決定I0，R0，以及S所執行的操作僅會在裝置特徵描述期間執行一次。在其他的實施例中則可能每隔一特定時間間隔、或是該裝置每次啟動時就執行這些步驟。
此程序流程開始於施加操作302。在施加操作302期間，各種振幅的電流脈衝會被施加至在該相變化記憶裝置的一記憶胞元樣品中的每一個記憶胞元的該相變化元件。會測量在該記憶胞元樣品中的每一個記憶胞元的該相變化元件相對於所施加的每一個電流脈衝的電阻。而在施加操作302被執行之後，控制程序來到決定操作304。
在決定操作304期間，該等所測得的電阻以及它們的相對應電流脈衝會進行比較。而由於該等所測得的最低電阻(當該等記憶胞元是處於完全結晶相時)應該要合理地為相等，因此，對應於該完全結晶相的該最低電流脈衝就會被決定為是用於該相變化記憶裝置的該特徵最低SET電流(正如先前所述，該最低I0)。該相對應SET電阻R0亦是藉由測量該胞元電阻而決定。
決定操作304亦可以進一步地包括將該最低SET電流I0以及相對應的SET電阻R0數值儲存於記憶體之中。該記憶體可以是揮發性、或非揮發性記憶體。在本發明的一實施例中，在該記憶陣列中會有複數個記憶胞元被保留來儲存I0以及R0的數值。在決定操作304完成之後，控制程序會來到決定操作306。
在決定操作306期間，會根據因施加操作302所獲得的資料而決定自該特徵最低SET電流至該完全非結晶相的該特徵RESET電流斜率。舉例而言，會沿著該記憶裝置中記憶胞元的該電流-電阻曲線上的各點 而進行測量。每一個振幅的電阻都會被測量，並且，該特徵RESET電流斜率會利用通過該等已測量資料點的一最適線(best-fit line)而加以決定。
決定操作306亦可以更進一步地包括將該特徵RESET電流斜率S的數值儲存於記憶體之中。再次地，該記憶體可以是揮發性、或非揮發性記憶體。在本發明的一實施例中，在該記憶陣列中會有複數個記憶胞元被保留來儲存該特徵RESET電流斜率S的數值。在決定操作306完成之後，方法即結束。
第4圖舉例說明本發明用於編程該相變化記憶裝置的一特殊實施例。在第4圖中所描繪的該等操作可以被實行於軟體、韌體、硬體、或其一些結合之中。程式碼邏輯(Program code logic)可以被儲存在一儲存媒體之中、被載入一電腦中、及/或由一電腦來執行，其中，當該程式碼邏輯是被載入一電腦中並由電腦來執行時，該電腦就會變成實行本發明的一設備。在此，儲存媒體的例子包括固態記憶體(RAM、或ROM)，磁碟片(floppy diskette)，CD-ROM，硬碟，通用匯流排(USB)快閃磁碟，或是任何其他電腦可讀的儲存媒體。
程序流程開始於設定操作402。在設定操作402期間，在該相變化記憶裝置的一目標記憶胞元中的該相變化元件會被設定為該完全非結晶狀態。而在設定操作402完成之後，控制程序會來到檢索操作404。
在檢索操作404期間，會自記憶體(請參閱第3圖中的決定操作304)中檢索出用於該相變化記憶裝置的該特徵最低SET電流I0以及相對應的SET電阻R0數值。而在執行檢索操作404之後，控制程序來到檢索操作406。
在檢索操作406期間，會自記憶體(請參閱第3圖中的決定操作306)中檢索出用於該相變化記憶裝置的該特徵RESET電流斜率S。而在執行決定操作406之後，控制程序來到計算操作408。
在計算操作408期間，該RESET脈衝的該第一電流振幅會進行計算。而該第一電流振幅，正如先前所述，則是藉由決定該目標電阻，以及由該特徵最低SET電流以及該特徵RESET電流斜率中選擇出該相對應電流振幅而進行計算。舉例而言，該電流振幅(IX)可以被計算為I1=I0+(1/S) * log10[Rt/R0]，其中，Rt是該目標電阻，S是該特徵RESET電流斜率，I0是該特徵最低SET電流，以及R0是該相對應最低SET電阻。在完成計算操作408之後，控制程序來到施加操作410。
在施加操作410期間，該具有該第一電流振幅的RESET脈衝會被施加至該目標記憶胞元。而在完成施加操作410之後，控制程序來到測量操作412。
在測量操作412期間，會測量該目標記憶胞元的電阻。而在執行完測量操作412之後，控制程序會來到決定操作414。
在決定操作414期間，會執行該所測得電阻是否於實質上相等於該目標電阻、或是於實質上小於該目標電阻的決定。若所測得電阻實質等於目標電阻，則程序操作結束。若是該所測得電阻於實質上小於該目標電阻，則該控制程序即來到編程操作416，然而，在本發明的一替代實施例之中，編程操作416則是會被略過，因而使得在決定操作414之後，控制程序會來到計算操作418。
在設定操作416期間，在該目標記憶胞元中的該相變化元件 會被設定回該完全非結晶狀態。而在編程操作416完成之後，控制程序則是會來到計算操作418。
在計算操作418期間，會計算用於該RESET脈衝的該第二電流振幅。而由於該第一電流振幅是根據該特徵最低SET電流計算所得，因此，該第二電流振幅會被計算為比該第一電流振幅更大。在一實施例中，一固定的增加量會被增加至先前施加的電流幅度之中。在一另一實施例中，若是在進行編程時第n個嘗試的強度為In，以及所測得的電阻為Rn，則在該個嘗試之後，用於第(n+1)個嘗試的編程電流可由下列的關係式獲得：In+1=In+(1/S)*log10[Rt/Rn]。在又一實施例中，若是在進行編程時第n個嘗試的強度為In，以及所測得的電阻為Rn，則在該個嘗試之後，用於第(n+1)個嘗試的編程電流可由下列的關係式獲得：In+1=In+(1/2S) * log10[Rt/Rn]。在執行完計算操作418之後，控制程序即來到施加操作420。
在施加操作420期間，該具有該第二電流振幅的RESET脈衝會被施加至該目標記憶胞元。而在執行完施加操作420之後，控制程序即來到測量操作422。
在測量操作422期間，會測量該目標記憶胞元的電阻。而在執行完測量操作422之後，控制程序來到決定操作414。再次地，該決定操作414會被執行，並且，若是該所測得電阻於實質上小於該目標電阻，則該控制程序再次地來到設定操作416、或計算操作418(取決於實施例)，然後，從設定操作416、或計算操作418至測量操作422的程序會一直重複，直到該所測得的電阻於實質上等於該目標電阻為止。
正如可由本領域具通常之知識所理解的，本發明的各方面 構想可以具體實施為一系統、方法、或電腦程式產品。據此，本發明各方面的構想就可以實施為一完全硬體實施例的形式，一完全軟體實施例(包括韌體、常駐軟體、微碼(micro-code)等)的形式，或是結合各方面軟體以及硬體的實施例形式(在此，其一般而言可被稱之為一“電路”、“模組”、或“系統”)。再者，本發明的各方面構想也可以採用具體實施於一、或多個電腦可讀取媒體中的一電腦程式產品的形式，且該電腦可讀取媒體亦具有電腦可讀取程式碼具體實施於其上。
一、或多個電腦可讀取媒體的任何結合都可以被利用。該電腦可讀取媒體可以是一電腦可讀取訊號媒體、或是一電腦可讀取儲存媒體。一電腦可讀取儲存媒體可以是，舉例而言，但不限於，一電子的、磁性的、光學的、電磁的、紅外線的、或是半導體的系統、設備、裝置、或前述的任何合適結合。另外，該電腦可讀取儲存媒體的更特別例子(一非詳盡列表)亦可以包括下列：一具有一、或多條接線的電子連接，一可攜式電腦磁片，一硬碟，一隨機存取記憶體(RAM)，一唯讀記憶體(ROM)，一可抹除且可編程唯讀記憶體(EPROM或快閃記憶體)，一光纖，一可攜式唯讀記憶光碟(CD-ROM)，一光儲存裝置，一磁性儲存裝置，或是前述的任何合適結合。在此份文件的上下文中，一電腦可讀取儲存媒體可以是可包含、或儲存被一指令執行系統、設備、或裝置所使用、或相連接的一程式的任何有形媒體。
一電腦可讀取訊號媒體可以包括傳播資料訊號，該傳播資料訊號具有具體實施於其中(舉例而言，在基頻中、或作為一載波的一部分)的電腦可讀取程式碼。如此的一傳播訊號可以採用任何的各式形式，包括， 但不限於，電磁的、光學的、或是其任何合適的結合。一電腦可讀取訊號媒體可以是任何電腦可讀取媒體，該任何電腦可讀取媒體非為一電腦可讀取媒體、且可以通信、傳播、或運輸一指令執行系統、設備、或裝置所使用、或關連的一程式。
具體實施於一電腦可讀取媒體上的程式碼可以利用任何適合的媒體來進行傳輸，包括，但不限於，無線、有限(wireline)、光纖纜線，RF等，或是前述的任何適合結合。
用於實行本發明各方面操作的電腦程式碼可以利用一、或多種的程式語言的任何結合來撰寫，包括一物件導向程式語言，例如，Java，Smalltalk，C++，或是類似者，以及傳統程序程式語言(conventional procedural programming language)，例如，“C”程式語言、或類似的程式語言。另外，該程式碼可以完全在使用者的電腦上執行，部分在使用者的電腦上執行，執行為一獨立的軟體包，部分在使用者電腦上且部分在一遠端電腦上執行，或是完全在該遠端電腦、或伺服器上執行。在後者的方案中，該遠端電腦則是可以透過任何型態的網路而被連接至該使用者電腦，包括一區域網路(LAN)、或是一廣域網路(WAN)，或是可與一外部電腦進行連接(舉例而言，透過利用一網際網路服務提供者的網際網路)。
本發明各方面構想是藉由參考根據本發明實施例的方法、設備(系統)、以及電腦程式產品的流程圖圖例、及/或方塊圖而進行敘述。將可瞭解的是，該等流程圖圖例、及/或方塊圖的每一個方塊以及在該等流程圖圖例、及/或方塊圖中的方塊結合，是可以利用電腦程式指令來執行。這些電腦程式指令可以被提供至一般目的電腦、特殊目的電腦、或其他可 程式化資料處理設備的一處理器，以創造出一機器，因而使得經由該電腦、或其他可程式化資料處理設備的該處理器而執行的該等指令可以產生用於執行在該流程圖、及/或方塊圖、或方塊中所載明的功能/動作的手段。
這些電腦程式指令亦可以被儲存在可指向一電腦、其他可程式化資料處理設備、或其他裝置的一電腦可讀取媒體中，而以一特殊的方式運作，因而使得被儲存在該電腦可讀取媒體中的該等指令可產生包括用於執行在該流程圖、及/或方塊圖、或方塊中所載明的功能/動作的指令的一製造物品。
該等電腦可讀取指令亦可以載於一電腦、其他的可程式化資料處理設備、或其他裝置之上，以在該電腦、其他的可程式化設備、或其他裝置上造成一系列的操作步驟，進而產生一電腦執行程序，因而使得在該電腦、其他的可程式化資料處理設備、或其他裝置上所執行的該等指令可提供用於執行在該流程圖、及/或方塊圖、或方塊中所載明的功能/動作的程序。
在圖式中的流程圖以及方塊圖舉例說明了根據本發明之各式實施例的系統、方法、及電腦程式產品的架構、功能、以及操作的各種可能方式。就此點而言，在該等流程圖、或方塊圖中的每一個方塊都可代表一模組、區段、或程式碼的一部分，其包括一、或多個用於實行該(等)所記載的邏輯功能的可執行指令。應該要注意的是，在一些替代的實行中，在該方塊中所載明的功能有可能以不同於圖中所載之順序的方式進行。舉例而言，顯示為連續的二個方塊，事實上，可以於實質上同時被執行，或是方塊可以有的時候以相反的順序執行，取決於所牽涉的功能。另外，亦 應該要注意的是，該等方塊圖、及/或流程圖圖例的每一個方塊以及在該等方塊圖、及/或流程圖圖例中的方塊結合，可以藉由用於執行該等所載明的功能或動作之以特殊目的硬體為基礎的系統(special purpose hardware-based systems)、或是藉由特殊目的硬體與電腦指令的結合來執行。
雖然已經敘述了用於編程一相變化記憶裝置的方法的較佳實施例(其意在於舉例而非限制)，但應該注意的是，本領域具通常知識者可以在前述的教示之下對其進行修飾以及變化。因此，應該可以瞭解的是，對於特殊實施例的改變仍會落在所附申請專利範圍所列出之本發明的範疇以及精神之內。在特別由專利法所要求而詳細地描述本發明後，所主張且期望由專利證書保護者會被提出於所附申請專利範圍之中。

Claims (18)

  1. 一種將在一相變化記憶裝置中的一目標記憶胞元編程為一目標電阻的方法，其中，該相變化記憶裝置包括複數個記憶胞元，每一個記憶胞元儲存由至少二電阻狀態代表的二進元資料，且該目標記憶胞元屬於該複數個記憶胞元，該方法包括：檢索用於該相變化記憶裝置的一特徵最低SET電流以及一相對應SET電阻，其中，該特徵最低SET電流是一SET脈衝的一最小電流振幅，該SET脈衝是將在該相變化記憶裝置中的至少一記憶胞元的一相變化元件由一完全非結晶狀態改變為一完全結晶狀態所需的一電流脈衝，其為該SET電流脈衝對應至該相對應SET電阻；檢索用於該相變化記憶裝置的一特徵RESET電流斜率，其中，該特徵RESET電流斜率包括將該複數個記憶胞元編程為目標電阻所必須的一RESET脈衝的相關電流振幅數值；以該相變化記憶裝置的該特徵最低SET電流，該相對應SET電阻，以及該特徵RESET電流斜率作為基礎而計算用於一RESET脈衝的一第一電流振幅；將該RESET脈衝施加至該目標記憶胞元；在施加該RESET脈衝之後，測量該目標記憶胞元的該電阻；以及 若是該目標記憶胞元的所測得電阻於實質上小於該目標電阻時，施加一、或多個額外RESET脈衝至該目標記憶胞元，直到該所測得電阻於實質上等於該目標電阻為止。
  2. 如申請專利範圍第1項所述的方法，其中，施加該一、或多個額外RESET脈衝至該目標記憶胞元包括：計算用於該RESET脈衝的一第二電流振幅，其中，該第二電流振幅大於一先前施加的電流振幅；以及重複施加該RESET脈衝的操作以及測量該電阻的操作，直到該所測得電阻於實質上相等於該目標電阻為止。
  3. 如申請專利範圍第2項所述的方法，其更包括，在施加該等RESET脈衝的至少其中之一前，先將在該目標記憶胞元中的該相變化元件設定為該完全非結晶狀態。
  4. 如申請專利範圍第1項所述的方法，其更包括：將具變異振幅的電流脈衝施加至該相變化記憶裝置中的一記憶胞元樣品；決定將一個別記憶胞元設定為一完全結晶狀態所必須的該特徵最低SET電流以及該相對應SET電阻；以及將代表該特徵最低SET電流以及該相對應SET電阻的數值儲存在該複數個記憶胞元之中。
  5. 根據申請專利範圍第4項所述的方法，其更包括： 藉由測量該記憶胞元樣品相關於被施加至該記憶胞元樣品之具變異振幅的RESET脈衝電流的該等電阻而決定該特徵RESET電流斜率；以及將代表該特徵RESET電流斜率的一數值儲存在該複數個記憶胞元之中。
  6. 如申請專利範圍第1項所述的方法，其更包括，在將該RESET脈衝施加至該目標記憶胞元之前，將在該目標記憶胞元中的一相變化元件編程成為該完全非結晶狀態、或是一部份非結晶狀態。
  7. 一種相變化記憶裝置，包括：複數個記憶胞元，每一個記憶胞元儲存由至少二電阻狀態代表的二進元資料；一目標記憶胞元，該目標記憶胞元屬於該複數個記憶胞元且包括一相變化元件；以及一寫入單元，其被建構為：檢索用於該相變化記憶裝置的一特徵最低SET電流以及一相對應SET電阻，其中，該特徵最低SET電流是一SET脈衝的一最小電流振幅，該SET脈衝是將在該相變化記憶裝置中的至少一記憶胞元的該相變化元件由一完全非結晶狀態改變為一完全結晶狀態所需的一電流脈衝； 檢索用於該相變化記憶裝置的一特徵RESET電流斜率，其中，該特徵RESET電流斜率包括將該複數個記憶胞元編程為目標電阻所必須的該RESET脈衝的相關電流振幅數值；以該相變化記憶裝置的該特徵最低SET電流，該相對應SET電阻，以及該特徵RESET電流斜率作為基礎而計算用於一RESET脈衝的一第一電流振幅；將該RESET脈衝施加至該目標記憶胞元；在施加該RESET脈衝之後，測量該目標記憶胞元的該電阻；以及若是該目標記憶胞元的所測得電阻於實質上小於該目標電阻時，施加一、或多個額外RESET脈衝至該目標記憶胞元，直到該所測得電阻於實質上等於該目標電阻為止。
  8. 如申請專利範圍第7項所述的相變化記憶裝置，其中，該寫入單元在施加該一、或多個額外RESET脈衝至該目標記憶胞元時更進一步地被建構為：計算用於該RESET脈衝的一第二電流振幅，其中，該第二電流振幅大於一先前施加的電流振幅；以及重複施加該RESET脈衝的操作以及測量該電阻的操作，直到該所測得電阻於實質上相等於該目標電阻為止。
  9. 如申請專利範圍第8項所述的相變化記憶裝置，其中，該寫入單元更進一步地被建構為在施加該等RESET脈衝的至 少其中之一前，先將在該目標記憶胞元中的該相變化元件設定為該完全非結晶狀態。
  10. 如申請專利範圍第7項所述的相變化記憶裝置，其中，該寫入單元更進一步地被建構為：將具變異振幅的電流脈衝施加至該相變化記憶裝置中的一記憶胞元樣品；決定將一個別記憶胞元設定為一完全結晶狀態所必須的該特徵最低SET電流以及該相對應SET電阻；以及將代表該特徵最低SET電流以及該相對應SET電阻的數值儲存在該複數個記憶胞元之中。
  11. 如申請專利範圍第10項所述的相變化記憶裝置，其中，該寫入單元更進一步地被建構為：藉由測量該記憶胞元樣品相關於被施加至該記憶胞元樣品之具變異振幅的RESET脈衝電流的該等電阻而決定該特徵RESET電流斜率；以及將代表該特徵RESET電流斜率的一數值儲存在該複數個記憶胞元之中。
  12. 如申請專利範圍第10項所述的相變化記憶裝置，其中，該寫入單元更進一步地被建構為在將該RESET脈衝施加至該目標記憶胞元之前，先將在該目標記憶胞元中的該相變化元件編程成為該完全非結晶狀態、或是一部份非結晶狀態。
  13. 一種實施於一電腦可用記憶體中的電腦程式產品，包括： 電腦可讀取程式碼，耦接至該電腦可用記憶體，以用於將在一相變化記憶裝置中的一目標記憶胞元編程為一目標電阻，其中，該相變化記憶裝置包括複數個記憶胞元，每一個記憶胞元儲存由至少二電阻狀態代表的二進元資料，以及該目標記憶胞元屬於該複數個記憶胞元，且包括一相變化元件，該等電腦可讀取程式碼被建構為使該程式：檢索用於該相變化記憶裝置的一特徵最低SET電流以及一相對應SET電阻，其中，該特徵最低SET電流是一SET脈衝的一最小電流振幅，該SET脈衝是將在該相變化記憶裝置中的至少一記憶胞元的該相變化元件由一完全非結晶狀態改變為一完全結晶狀態所需的一電流脈衝；檢索用於該相變化記憶裝置的一特徵RESET電流斜率，其中，該特徵RESET電流斜率包括將該複數個記憶胞元編程為目標電阻所必須的該RESET脈衝的相關電流振幅數值；以該相變化記憶裝置的該特徵最低SET電流，該相對應SET電阻，以及該特徵RESET電流斜率作為基礎而計算用於一RESET脈衝的一第一電流振幅；將該RESET脈衝施加至該目標記憶胞元；在施加該RESET脈衝之後，測量該目標記憶胞元的電阻；以及 若是該目標記憶胞元的所測得電阻於實質上小於該目標電阻時，施加一、或多個額外RESET脈衝至該目標記憶胞元，直到該所測得電阻於實質上等於該目標電阻為止。
  14. 如申請專利範圍第13項所述的電腦程式產品，其中，用以施加一、或多個RESET脈衝至該目標記憶胞元的該等電腦可讀取程式碼包括執行下列步驟的電腦可讀取程式碼：計算用於該RESET脈衝的一第二電流振幅，其中，該第二電流振幅大於一先前施加的電流振幅；以及重複施加該RESET脈衝的操作以及測量該電阻的操作，直到該所測得電阻於實質上相等於該目標電阻為止。
  15. 如申請專利範圍第14項所述的電腦程式產品，其更包括，在施加該等RESET脈衝的至少其中之一前，先將在該目標記憶胞元中的該相變化元件設定為該完全非結晶狀態的電腦可讀取程式碼。
  16. 如申請專利範圍第13項所述的電腦程式產品，其更包括執行下列步驟的電腦可讀取程式碼：將具變異振幅的電流脈衝施加至該相變化記憶裝置中的一記憶胞元樣品；決定將一個別記憶胞元設定為一完全結晶狀態所必須的特徵最低SET電流以及該相對應SET電阻；以及將代表該特徵最低SET電流以及該相對應SET電阻的數值儲存在該複數個記憶胞元之中。
  17. 如申請專利範圍第13項所述的電腦程式產品，其更包括執行下列步驟的電腦可讀取程式碼：藉由測量該記憶胞元樣品相關於被施加至該記憶胞元樣品之具變異振幅的RESET脈衝電流的該等電阻而決定該特徵RESET電流斜率；以及將代表該特徵RESET電流斜率的一數值儲存在該複數個記憶胞元之中。
  18. 如申請專利範圍第13項所述的電腦程式產品，其更包括在將該RESET脈衝施加至該目標記憶胞元之前，先將在該目標記憶胞元中的該相變化元件編程成為該完全非結晶狀態、或是一部份非結晶狀態的電腦可讀取程式碼。
TW099106795A 2009-09-22 2010-03-09 藉由變異重置振幅之pcm多階式記憶胞編程 TWI430271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/564,904 US7944740B2 (en) 2009-09-22 2009-09-22 Multi-level cell programming of PCM by varying the reset amplitude

Publications (2)

Publication Number Publication Date
TW201117212A TW201117212A (en) 2011-05-16
TWI430271B true TWI430271B (zh) 2014-03-11

Family

ID=43756499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106795A TWI430271B (zh) 2009-09-22 2010-03-09 藉由變異重置振幅之pcm多階式記憶胞編程

Country Status (3)

Country Link
US (1) US7944740B2 (zh)
CN (1) CN102044292B (zh)
TW (1) TWI430271B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US8737121B2 (en) 2012-05-23 2014-05-27 International Business Machines Corporation Drift-insensitive or invariant material for phase change memory
GB2502569A (en) 2012-05-31 2013-12-04 Ibm Programming of gated phase-change memory cells
GB2502568A (en) 2012-05-31 2013-12-04 Ibm Memory apparatus with gated phase-change memory cells
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9007800B2 (en) * 2012-12-08 2015-04-14 International Business Machines Corporation Three-dimensional memory array and operation scheme
GB2510339A (en) 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
TWI571872B (zh) * 2013-06-21 2017-02-21 旺宏電子股份有限公司 相變化記憶體、其寫入方法及其讀取方法
US9715930B2 (en) * 2015-06-04 2017-07-25 Intel Corporation Reset current delivery in non-volatile random access memory
CN106257589B (zh) * 2015-06-17 2019-11-05 旺宏电子股份有限公司 可变电阻式存储器、及其操作方法与操作系统
KR102681484B1 (ko) 2019-10-22 2024-07-08 삼성전자주식회사 메모리 장치 및 이의 동작 방법
CN113517015B (zh) * 2021-04-29 2024-05-14 中国科学院上海微系统与信息技术研究所 一种实现存储单元多级存储的方法及装置
US20240062814A1 (en) * 2022-08-22 2024-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and programming method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809401B2 (en) * 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
DE10297786B4 (de) * 2002-09-11 2012-11-08 Ovonyx Inc. Programmierung eines Phasenübergangsmaterialspeichers
US7365355B2 (en) 2004-11-08 2008-04-29 Ovonyx, Inc. Programmable matrix array with phase-change material
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7515455B2 (en) * 2006-03-17 2009-04-07 Qimonda North America Corp. High density memory array for low power application
US7460394B2 (en) * 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US20080019257A1 (en) * 2006-07-18 2008-01-24 Jan Boris Philipp Integrated circuit with resistivity changing material having a step-like programming characteristitic
US7433226B2 (en) * 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell

Also Published As

Publication number Publication date
US20110069538A1 (en) 2011-03-24
CN102044292B (zh) 2013-04-24
CN102044292A (zh) 2011-05-04
US7944740B2 (en) 2011-05-17
TW201117212A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
TWI430271B (zh) 藉由變異重置振幅之pcm多階式記憶胞編程
JP6101806B2 (ja) 抵抗可変メモリにおけるドリフト加速
TWI480874B (zh) 判定相位改變記憶體之存取資訊的方法，裝置及系統
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US9865340B2 (en) Enhanced temperature compensation for resistive memory cell circuits
US9613695B2 (en) Methods, devices and systems using over-reset state in a memory cell
TWI493547B (zh) 相變記憶體及開關（ｐｃｍｓ）記憶體裝置中之漂移管理
KR101678886B1 (ko) 멀티-레벨 상변환 메모리 장치 및 그 구동 방법
US8238147B2 (en) Multi-level phase change memory device, program method thereof, and method and system including the same
TW200410244A (en) Method and system to store information
CN111383687B (zh) 电阻式存储器装置及其编程方法
JP6420456B2 (ja) 相変化メモリセルの核形成の増進
JP7097792B2 (ja) メモリ装置及びその動作方法
KR102080542B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9899084B2 (en) Data storage method and phase change memory
CN112311361A (zh) 一种阶梯脉冲的确认方法、装置、电子设备和存储介质
CN112951295A (zh) 一种数据的多级存储方法、系统、电子设备及存储介质
Zhang et al. Multi-level cell storage with a modulated current method for phase-change memory using Ge-doped SbTe
Braga et al. Modeling of partial-RESET dynamics in Phase Change Memories
KR20180000203A (ko) 메모리 테스트 시스템 및 테스트 방법