KR20120033511A - 플래시 메모리 장치 및 프로그램 검증 방법 - Google Patents

플래시 메모리 장치 및 프로그램 검증 방법 Download PDF

Info

Publication number
KR20120033511A
KR20120033511A KR1020100095067A KR20100095067A KR20120033511A KR 20120033511 A KR20120033511 A KR 20120033511A KR 1020100095067 A KR1020100095067 A KR 1020100095067A KR 20100095067 A KR20100095067 A KR 20100095067A KR 20120033511 A KR20120033511 A KR 20120033511A
Authority
KR
South Korea
Prior art keywords
program
voltage
verification
memory cell
cells
Prior art date
Application number
KR1020100095067A
Other languages
English (en)
Other versions
KR101212745B1 (ko
Inventor
박영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100095067A priority Critical patent/KR101212745B1/ko
Priority to US13/243,945 priority patent/US9007840B2/en
Publication of KR20120033511A publication Critical patent/KR20120033511A/ko
Application granted granted Critical
Publication of KR101212745B1 publication Critical patent/KR101212745B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Abstract

메모리 셀 어레이, 동작 모드에 따라 동작 전압을 생성하여 메모리 셀 어레이로 제공하는 전압 공급부 및 프로그램 검증 동작시 제 1 검증전압 및 제 2 검증전압을 메모리 셀 어레이로 제공하며, 프로그램을 위해 선택된 메모리 셀에 대하여 제 1 검증전압 및 제 2 검증전압에 의해 고속 프로그램 셀을 검출하여 프로그램 금지 상태로 설정하고, 제 2 검증전압에 의해 저속 프로그램 셀을 검출하는 컨트롤러를 포함하는 플래시 메모리 장치 및 프로그램 검증 방법을 제시한다.

Description

플래시 메모리 장치 및 프로그램 검증 방법{Flash Memory Apparatus and Program Verify Method Therefor}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 플래시 메모리 장치 및 검증 방법에 관한 것이다.
비휘발성 메모리 장치의 일종인 플래시 메모리 장치는 전기적으로 셀의 데이터를 일괄적으로 소거할 수 있는 특성이 있어 컴퓨터 및 메모리 카드 등으로 사용되고 있다. 아울러, 무선통신 단말기, 디지털 카메라 등과 같은 휴대용 정보기기의 사용이 급증함에 따라 하드디스크를 대체하여 플래시 메모리 장치가 널리 사용되고 있다.
도 1은 일반적인 플래시 메모리 장치의 구성도이다.
도시한 것과 같이, 플래시 메모리 장치(10)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 공급부(150) 및 전체적인 동작을 제어하는 컨트롤러(160)를 포함한다.
메모리 셀 어레이(110)에는 데이터를 저장하는 복수의 메모리 셀이 메모리 셀을 선택하여 활성화하는 워드라인(WL)과 메모리 셀의 데이터를 입출력하는 비트라인(BL) 간에 매트릭스 형태로 접속되어 있다.
페이지 버퍼부(120)는 비트라인(BL)을 통해 메모리 셀 어레이(110)와 접속되는 복수의 페이지 버퍼를 포함하여, 메모리 셀 어레이(110)의 선택된 메모리 셀에 프로그램 데이터를 제공하거나, 메모리 셀 어레이(110)의 선택된 메모리 셀로부터 데이터를 리드하여 저장한다.
Y 디코더(130)는 컨트롤러(160)의 제어에 따라 페이지 버퍼부(120)의 페이지 버퍼들에 데이터 입출력 경로를 제공하며, X 디코더(140)는 컨트롤러(160)의 제어에 따라 메모리 셀 어레이(110)의 워드라인(WL)을 선택한다.
전압 공급부(150)는 컨트롤러(160)의 제어에 따라 동작 모드(프로그램, 소거, 리드)에 따른 동작 전압을 생성하고, 생성된 동작 전압을 X 디코더(140)를 통해 워드라인(WL) 또는 페이지 버퍼부(120)로 공급한다.
이러한 플래시 메모리 장치에서 프로그램 동작은 일반적으로 ISPP(Incremental Step Pulse Program) 방식으로 수행된다.
도 2는 일반적인 플래시 메모리 장치에서의 프로그램 방법을 설명하기 위한 도면이다.
먼저, 제 1 단계의 프로그램 펄스(Vpgm1)를 인가하여 선택된 메모리 셀들에 대한 프로그램을 수행한다. 이후, 선택된 메모리 셀들에 검증전압(PVB)을 인가하여 문턱전압(Vth)이 검증전압(PVB)보다 높은 메모리 셀들을 패스시킨다.
이후, 문턱전압(Vth)이 검증전압(PVB) 이하인 메모리 셀들에 대하여 프로그램 전압을 일정한 스텝으로 증가시켜 제 2 단계의 프로그램 펄스(Vpgm2)를 인가하여 프로그램을 수행한다. 이때, 검증전압(PVB)보다 문턱전압(Vth)이 높아 패스된 셀들에 대해서는 프로그램이 금지되도록 하여 오버 프로그램되는 것을 방지한다.
마찬가지로, 제 2 단계의 프로그램 펄스(Vpgm2)를 인가하여 프로그램을 수행한 후에도 셀의 문턱전압(Vth)과 검증전압(PVB)을 비교, 모든 셀에 대한 프로그램이 완료될 때까지 프로그램 펄스를 점차 증가(Vpgm3, Vpgm4, …)시키면서 프로그램 및 검증을 수행한다.
만약, 프로그램 대상이 되는 모든 메모리 셀이 동일한 프로그램 속도를 갖는다면 프로그램이 완료된 후 프로그램된 메모리 셀의 문턱전압이 프로그램 전과 동일한 분포를 갖게 될 것이다.
하지만 메모리 장치의 제조 공정 상에 발생되는 여러 가지 이유, 메모리 장치의 사용량에 따른 외부 조건의 변화 등에 의해 메모리 셀은 동일한 프로그램 속도를 가질 수 없다. 따라서, 프로그램 동작시 고속 프로그램되는 셀들과 저속 프로그램되는 셀들이 혼재하게 된다. 즉, 프로그램 동작은 저속 프로그램 셀들이 모두 프로그램되어야 완료될 수 있다.
이와 같이 프로그램 속도의 차이가 존재함에도 불구하고, 동일한 프로그램 펄스에 의해 동일한 시간동안 프로그램이 수행되면, 고속 프로그램 셀의 문턱전압이 계속 상승하여 저속 프로그램 셀과의 문턱전압 차이가 크게 벌어지게 된다.
도 3은 일반적인 플래시 메모리 장치에서 셀의 문턱전압 분포를 설명하기 위한 도면이다.
문턱전압 레벨이 낮은 셀들(CL0)을 높은 문턱전압 레벨의 셀들(CL1)로 프로그램하는 경우를 가정한다.
문턱전압 레벨이 낮은 셀들(CL0) 중에는 고속 프로그램 셀(FC)과 저속 프로그램 셀(SC)이 혼재되어 있으며, 이들에 대하여 동일한 프로그램 펄스를 동일한 시간동안 인가함에 따라, 이미 프로그램된 고속 프로그램 셀(FC)의 문턱전압이 계속 상승한다.
프로그램 동작은 모든 셀의 문턱전압이 검증전압(PVB)보다 커야 완료되는데, 이와 같은 과정이 진행되는 동안 고속 프로그램 셀(FC)의 문턱전압은 계속 상승하여, 문턱전압 레벨이 높은 셀들(CL1)의 문턱전압 분포가 넓어지게 하는 결과를 초래한다.
셀의 문턱전압 분포가 넓어지는 것을 방지하기 위해서, 프로그램 펄스의 증가 정도를 작게 하여, 세밀하게 프로그램하는 방법을 고려할 수 있다. 하지만, 프로그램 펄스가 세밀하게 증가함에 따라 프로그램에 긴 시간이 소요되고, 긴 시간 동안 프로그램이 수행됨에 따라 셀간 간섭 현상에 의해 오류가 발생하는 등의 문제를 배제할 수 없다.
더욱이 플래시 메모리 장치에서 셀의 문턱전압 분포는 오버 프로그램과 리드 마진에 따른 디바이스 성능을 좌우하는 요소이다. 따라서 셀의 문턱전압 분포를 고르게 하기 위한 다양한 연구가 이루어지고 있는 실정이다.
본 발명은 셀의 문턱전압 분포를 고르게 할 수 있는 플래시 메모리 장치 및 프로그램 검증 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 리드 마진을 향상시킨 플래시 메모리 장치 및 프로그램 검증 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 플래시 메모리 장치는 메모리 셀 어레이; 동작 모드에 따라 동작 전압을 생성하여 상기 메모리 셀 어레이로 제공하는 전압 공급부; 및 프로그램 검증 동작시 제 1 검증전압 및 제 2 검증전압을 상기 메모리 셀 어레이로 제공하며, 프로그램을 위해 선택된 메모리 셀에 대하여 상기 제 1 검증전압 및 상기 제 2 검증전압에 의해 고속 프로그램 셀을 검출하여 프로그램 금지 상태로 설정하고, 상기 제 2 검증전압에 의해 저속 프로그램 셀을 검출하는 컨트롤러;를 포함한다.
한편, 본 발명의 일 실시예에 의한 프로그램 검증 방법은 컨트롤러의 제어에 의해 메모리 셀 어레이의 선택된 메모리 셀을 제 1 레벨의 문턱전압 이상으로 프로그램하는 플래시 메모리 장치의 프로그램 검증 방법으로서, 프로그램 펄스를 인가하여 상기 선택된 메모리 셀이 프로그램됨에 따라, 상기 제 1 레벨보다 크고 상기 프로그램 펄스의 레벨보다 작은 레벨의 제 1 검증전압 및 제 2 검증전압에 의해 고속 프로그램 셀을 검출하는 단계; 및 상기 선택된 메모리 셀 중 고속 프로그램 셀로 검출된 셀을 제외한 메모리 셀에 대하여 상기 프로그램 펄스를 순차적으로 증가시켜 프로그램이 수행됨에 따라, 상기 제 2 검증전압에 의해 프로그램 검증을 수행하는 단계; 를 포함한다.
본 발명에서는 프로그램 동작시 프로그램이 완료된 고속 프로그램 셀들을 먼저 검출하여 프로그램이 금지되도록 한 상태에서, 프로그램 펄스를 증가시켜 나머지 셀들에 대한 프로그램을 수행한다.
따라서, 고속 프로그램 셀들에 불필요한 프로그램 펄스가 인가되는 것을 방지하여 문턱전압이 상승하는 것을 방지할 수 있다.
셀의 문턱전압 분포는 메모리 셀의 리드 마진을 결정하는 중요한 요소이다. 본 발명에서는 고속 프로그램 셀들을 먼저 검출하여 두고, 이후 저속 프로그램 셀들에 대한 프로그램을 완료함으로써, 셀의 문턱전압 분포를 고르게 할 수 있다.
결국, 플래시 메모리 장치의 리드 마진을 개선함은 물론, 셀 데이터의 분포 마진 확대, 데이터 리텐션(retention) 특성 또한 향상시킬 수 있다.
도 1은 일반적인 플래시 메모리 장치의 구성도,
도 2는 일반적인 플래시 메모리 장치에서의 프로그램 방법을 설명하기 위한 도면,
도 3은 일반적인 플래시 메모리 장치에서 셀의 문턱전압 분포를 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 의한 플래시 메모리 장치의 구성도,
도 5는 본 발명의 일 실시예에 의한 플래시 메모리 장치의 프로그램 검증 방법을 설명하기 위한 흐름도,
도 6은 도 5에 도시한 고속 프로그램 셀 검출 과정을 설명하기 위한 흐름도,
도 7은 본 발명의 일 실시예에 의한 프로그램 검증 방법을 설명하기 위한 개념도,
도 8은 본 발명에 의한 프로그램 검증 방법에 따른 셀의 문턱전압 분포를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 4는 본 발명의 일 실시예에 의한 플래시 메모리 장치의 구성도이다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 플래시 메모리 장치(20)는 전체적인 동작을 제어하는 컨트롤러(270), 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 공급부(250) 및 검증전압 제어부(260)를 포함한다.
메모리 셀 어레이(210)에는 데이터를 저장하는 복수의 메모리 셀이 메모리 셀을 선택하여 활성화하는 워드라인(WL)과 메모리 셀의 데이터를 입출력하는 비트라인(BL) 간에 매트릭스 형태로 접속되어 있다.
페이지 버퍼부(220)는 비트라인(BL)을 통해 메모리 셀 어레이(210)와 접속되는 복수의 페이지 버퍼를 포함하여, 메모리 셀 어레이(210)의 선택된 메모리 셀에 프로그램 데이터를 제공하거나, 메모리 셀 어레이(210)의 선택된 메모리 셀로부터 데이터를 리드하여 저장한다.
Y 디코더(230)는 컨트롤러(260)의 제어에 따라 페이지 버퍼부(220)의 페이지 버퍼들에 데이터 입출력 경로를 제공하며, X 디코더(240)는 컨트롤러(260)의 제어에 따라 메모리 셀 어레이(210)의 워드라인(WL)을 선택한다.
전압 공급부(250)는 컨트롤러(260)의 제어에 따라 동작 모드(프로그램, 소거, 리드)에 따른 동작 전압을 생성하고, 생성된 동작 전압을 X 디코더(240)를 통해 워드라인(WL) 또는 페이지 버퍼부(220)로 공급한다.
검증전압 제어부(260)는 선택된 메모리 셀의 문턱전압을 제 1 레벨 이상으로 프로그램하는 프로그램 검증 동작시 고속 프로그램 셀을 검출하기 위한 제 1 검증전압 및 저속 메모리 셀을 검출하기 위한 제 2 검증전압을 전압 공급부(250)로 제공한다. 본 실시예에서는 검증전압 제어부(260)가 컨트롤러(270)와 별도의 구성을 갖는 것으로 도시하였으나 이에 한정되지 않는다. 즉, 검증전압 제어부(260)는 컨트롤러(270) 내에 포함시켜, 컨트롤러(270)가 검증전압 제어부(260)의 기능을 수행하도록 구성하는 것도 가능하다.
여기에서, 프로그램은 ISPP 방식으로 수행될 수 있으며, 제 1 검증전압은 제 1 레벨보다 크고 최초 프로그램 펄스의 레벨보다 작은 레벨을 갖도록 설정할 수 있다. 그리고, 제 2 검증전압은 제 1 레벨의 전압이 될 수 있다.
보다 구체적으로 설명하면, 선택된 메모리 셀에 대해 ISPP 방식으로 프로그램 동작을 수행할 때, 최초 프로그램 펄스를 인가하여 프로그램을 수행한다. 이후, 검증 과정이 수행되는데, 검증전압 제어부(260)는 제 1 레벨보다 크고 최초 프로그램 펄스의 레벨보다 작은 레벨의 제 1 검증전압을 전압 공급부(250)로 제공한다. 이에 따라, 컨트롤러(270)는 프로그램 대상 메모리 셀들 중 문턱전압이 제 1 검증전압보다 높은 셀이 하나라도 검출되는지 확인한다.
문턱전압이 제 1 검증전압보다 높은 적어도 하나의 셀이 검출되는 경우, 컨트롤러(270)는 해당 셀들을 프로그램 완료된 셀들로 판단하여 프로그램 금지 상태로 설정한다. 아울러, 컨트롤러(270)는 문턱전압이 제 1 레벨보다 크고 제 1 검증전압보다 낮은 메모리 셀들을 검출, 마찬가지로 프로그램 완료된 셀들로 판단하여 프로그램 금지 상태로 설정한다.
이러한 상태에서 모든 메모리 셀에 대한 프로그램이 완료되지 않은 경우에는 프로그램 펄스를 일정 스텝으로 증가시켜, 프로그램 미완료된 셀들에 대해 프로그램 펄스를 인가한다. 아울러, 검증전압 제어부(260)는 전압 공급부(250)로 제 1 레벨의 전압을 제 2 검증전압으로 제공한다. 컨트롤러(270)는 제 2 검증전압을 이용한 검증을 수행, 모든 셀에 대한 프로그램이 완료될 때까지 프로그램 펄스를 증가시키면서 제 1 레벨의 제 2 검증전압을 이용한 프로그램 검증을 수행한다.
결국, 제 1 검증전압에 의해 고속 프로그램 셀들을 검출하여 프로그램 금지 상태로 설정한 후, 프로그램이 미완료된 저속 프로그램 셀들에 대해 프로그램 펄스를 인가하여, 이미 프로그램이 완료된 셀들에 불필요한 프로그램 펄스가 인가되어 문턱전압이 상승하는 것을 방지할 수 있다.
도 5는 본 발명의 일 실시예에 의한 플래시 메모리 장치의 프로그램 검증 방법을 설명하기 위한 흐름도이다.
플래시 메모리 장치에서, 선택된 메모리 셀들의 문턱전압이 제 1 레벨(PVB)이상이 되도록 프로그램하기 위하여 페이지 버퍼부(220)로 데이터를 입력하여(S10) ISPP(Incremental Step Pulse Program) 방식으로 프로그램을 수행(S20)한 후에는 전압 공급부(250), 검증전압 제어부(260) 및 제어부(270)에 의해 모든 셀의 문턱전압이 기 설정된 레벨을 초과하는지 확인하는 검증 과정이 수행된다.
본 발명에서는 고속 프로그램 셀들에 대해 불필요한 프로그램 펄스가 인가되는 것을 방지하기 위해, 최초 프로그램 펄스를 이용하여 프로그램을 수행한 후(S20), 제 1 검증 전압을 이용하여 고속 프로그램 셀을 검출한다(S30).
고속 프로그램 셀을 검출하는 방법은 도 6에 도시하였다.
도 6을 참조하면, 컨트롤러(270)는 최초 프로그램 펄스에 의해 프로그램이 수행된 셀들 중, 문턱전압이 제 1 검증전압(MPVB)을 초과하는 셀이 적어도 하나라도 검출되는지 확인한다(S301). 여기에서, 제 1 검증전압(MPVB)의 레벨은 제 1 레벨보다 크고 최초 프로그램 펄스의 레벨보다 작은 레벨을 갖도록 설정한다. 아울러, 제 2 검증전압(PVB)은 제 1 레벨의 전압이 될 수 있다.
만약, 단계 S301의 확인 결과 문턱전압이 제 1 검증전압(MPVB)보다 높은 셀이 검출되지 않으면, 컨트롤러(270)는 프로그램 펄스를 증가시켜 다시 프로그램을 수행한다. 반면, 문턱전압이 제 1 검증전압(MPVB)보다 높은 셀이 하나라도 검출되면 컨트롤러(270)는 문턱전압이 제 2 검증전압(PVB)보다 높은 셀들을 프로그램 금지 상태로 설정한다(S303).
결국, 단계 S301 및 S303을 통해 프로그램 속도가 빠른 셀들을 검출하여 프로그램 금지 상태로 설정할 수 있게 된다.
이후, 컨트롤러(270)는 선택된 모든 셀이 프로그램되었는지 즉, 선택된 모든 셀의 문턱전압이 제 2 검증전압(PVB)보다 큰지 확인한다(S40). 만약, 선택된 모든 셀의 문턱전압이 제 2 검증전압(PVB) 즉, 제 1 레벨보다 크면 프로그램 동작을 완료한다(S70).
한편, 선택된 셀 중 문턱전압이 제 2 검증전압(PVB) 이하인 셀이 존재하는 경우에는 프로그램 펄스를 증가시켜 프로그램을 수행하고(S50), 제 2 검증전압(PVB)을 이용한 검증 과정을 수행한다(S60).
고속 프로그램 셀 검출 후의 프로그램 및 검증 과정(S50, S60)은 선택된 모든 셀에 대한 프로그램이 완료될 때까지 반복 수행됨은 물론이다.
도 7은 본 발명의 일 실시예에 의한 프로그램 검증 방법을 설명하기 위한 개념도이다.
본 발명에서는 ISPP 방식의 프로그램 과정 중, 프로그램 검증을 수행하기 위해 셀의 목표 문턱전압(제 1 레벨, 제 2 검증전압)보다 높고, 최초 프로그램 펄스의 레벨(Vpgm1)보다 낮은 레벨의 제 1 검증전압(MPVB)을 이용하여 검증을 수행한다. 즉, 고속 프로그램 셀을 검출하는 것이다.
문턱전압이 제 2 검증전압(MPVB)보다 큰 적어도 하나의 셀이 검출되면, 문턱전압이 제 2 검증전압(PVB)보다 큰 메모리 셀을 프로그램 금지 상태로 설정하여, 더 이상 프로그램 펄스가 인가되지 않도록 한다.
이후에는 프로그램 미완료된 셀에 대해 프로그램 펄스를 증가시키면서 제 2 검증전압(PVB)을 이용한 검증을 수행, 모든 셀이 프로그램되도록 한다.
도 8은 본 발명에 의한 프로그램 검증 방법에 따른 셀의 문턱전압 분포를 설명하기 위한 도면이다.
고속 프로그램 셀들을 미리 검출하여 프로그램 금지 상태로 설정함에 따라, 도 8에 도시한 것과 같이 셀의 문턱전압 분포를 고르게 할 수 있다.
즉, 프로그램 속도가 빨라 이미 프로그램이 완료되었는데도 동일한 프로그램 펄스를 동일한 시간동안 인가하였던 현재의 기술과 비교하여, 프로그램이 고속으로 완료된 셀들을 미리 분류하여 프로그램 금지 상태로 둠으로써 이들의 문턱전압이 상승하는 것을 방지할 수 있다.
따라서, 플래시 메모리 장치의 리드 마진을 개선함은 물론, 셀 데이터의 분포 마진 확대, 데이터 리텐션(retention) 특성 또한 향상시킬 수 있다.
이상에서는 플래시 메모리 장치에서 프로그램 과정 중의 검증을 예로 들어 설명하였으나 본 발명은 이에 한정되지 않는다. 즉, 캐쉬 프로그램 검증, 카피백 프로그램 검증, 시스템 온 칩(SOC) 프로그램 검증 과정 등 다양한 검증 과정이 본 발명을 적용할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
20 : 플래시 메모리 장치
210 : 메모리 셀 어레이
220 : 페이지 버퍼부
230 : Y 디코더
240 : X 디코더
250 : 전압 공급부
260 : 검증전압 제어부
270 : 컨트롤러

Claims (9)

  1. 메모리 셀 어레이;
    동작 모드에 따라 동작 전압을 생성하여 상기 메모리 셀 어레이로 제공하는 전압 공급부; 및
    프로그램 검증 동작시 제 1 검증전압 및 제 2 검증전압을 상기 메모리 셀 어레이로 제공하며, 프로그램을 위해 선택된 메모리 셀에 대하여 상기 제 1 검증전압 및 상기 제 2 검증전압에 의해 고속 프로그램 셀을 검출하여 프로그램 금지 상태로 설정하고, 상기 제 2 검증전압에 의해 저속 프로그램 셀을 검출하는 컨트롤러;
    를 포함하는 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 프로그램 펄스를 순차적으로 증가시켜 상기 선택된 메모리 셀을 프로그램하며,
    상기 선택된 메모리 셀의 문턱전압을 제 1 레벨 이상으로 프로그램하는 경우 상기 제 1 검증전압은 상기 제 1 레벨의 전압보다 크고 최초 프로그램 펄스의 레벨보다 작은 레벨을 갖는 플래시 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제 2 검증전압은 상기 제 1 레벨의 전압인 플래시 메모리 장치.
  4. 제 2 항에 있어서,
    상기 컨트롤러는 상기 선택된 메모리 셀 중 문턱전압이 상기 제 1 검증전압보다 높은 셀이 적어도 하나 검출되면, 상기 선택된 메모리 셀 중 문턱전압이 상기 제 2 검증전압보다 높은 메모리 셀을 검출하여 프로그램 금지 상태로 설정하는 플래시 메모리 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는 상기 선택된 메모리 셀 중 프로그램 금지 상태에 있지 않은 모든 메모리 셀의 문턱전압이 상기 제 2 검증전압을 초과할 때까지 프로그램 펄스를 순차적으로 증가시켜 프로그램을 수행하는 플래시 메모리 장치.
  6. 컨트롤러의 제어에 의해 메모리 셀 어레이의 선택된 메모리 셀을 제 1 레벨의 문턱전압 이상으로 프로그램하는 플래시 메모리 장치의 프로그램 검증 방법으로서,
    프로그램 펄스를 인가하여 상기 선택된 메모리 셀이 프로그램됨에 따라, 상기 제 1 레벨보다 크고 상기 프로그램 펄스의 레벨보다 작은 레벨의 제 1 검증전압 및 제 2 검증전압에 의해 고속 프로그램 셀을 검출하는 단계; 및
    상기 선택된 메모리 셀 중 고속 프로그램 셀로 검출된 셀을 제외한 메모리 셀에 대하여 상기 프로그램 펄스를 순차적으로 증가시켜 프로그램이 수행됨에 따라, 상기 제 2 검증전압에 의해 프로그램 검증을 수행하는 단계;
    를 포함하는 플래시 메모리 장치의 프로그램 검증 방법.
  7. 제 6 항에 있어서,
    상기 고속 프로그램 셀을 검출하는 단계는, 상기 프로그램 펄스에 의해 프로그램된 셀 중 문턱전압이 상기 제 1 검증전압보다 높은 메모리 셀이 검출되는 경우, 문턱전압이 상기 제 2 검증전압보다 높은 메모리 셀을 프로그램 금지 상태로 설정하는 단계인 플래시 메모리 장치의 프로그램 검증 방법.
  8. 제 7 항에 있어서,
    상기 프로그램 펄스에 의해 프로그램된 셀 중 문턱전압이 상기 제 1 검증전압보다 높은 메모리 셀이 검출되지 않는 경우, 상기 프로그램 펄스를 증가시키도록 하는 플래시 메모리 장치의 프로그램 검증 방법.
  9. 제 6 항에 있어서,
    상기 제 2 검증전압에 의해 프로그램 검증을 수행하는 단계는, 상기 프로그램 펄스의 레벨을 증가시켜 프로그램이 수행될 때마다 프로그램 대상 메모리 셀 중 문턱전압이 상기 제 2 검증전압보다 높은 메모리 셀을 프로그램 금지 상태로 설정하는 단계인 플래시 메모리 장치의 프로그램 검증 방법.
KR1020100095067A 2010-09-30 2010-09-30 플래시 메모리 장치 및 프로그램 검증 방법 KR101212745B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100095067A KR101212745B1 (ko) 2010-09-30 2010-09-30 플래시 메모리 장치 및 프로그램 검증 방법
US13/243,945 US9007840B2 (en) 2010-09-30 2011-09-23 Semiconductor memory apparatus and program verification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095067A KR101212745B1 (ko) 2010-09-30 2010-09-30 플래시 메모리 장치 및 프로그램 검증 방법

Publications (2)

Publication Number Publication Date
KR20120033511A true KR20120033511A (ko) 2012-04-09
KR101212745B1 KR101212745B1 (ko) 2012-12-14

Family

ID=45889722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095067A KR101212745B1 (ko) 2010-09-30 2010-09-30 플래시 메모리 장치 및 프로그램 검증 방법

Country Status (2)

Country Link
US (1) US9007840B2 (ko)
KR (1) KR101212745B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US10354724B2 (en) * 2017-09-15 2019-07-16 Sandisk Technologies Llc Methods and apparatus for programming barrier modulated memory cells
KR102504295B1 (ko) 2017-11-24 2023-02-27 삼성전자 주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
CN111727477A (zh) * 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US7352629B2 (en) 2005-12-29 2008-04-01 Sandisk Corporation Systems for continued verification in non-volatile memory write operations
US7596028B2 (en) * 2006-12-28 2009-09-29 Macronix International Co., Ltd. Variable program and program verification methods for a virtual ground memory in easing buried drain contacts
KR20100057784A (ko) 2007-07-03 2010-06-01 샌디스크 코포레이션 개선된 감지를 위해 상이한 기준 레벨들을 이용하는 비휘발성 메모리에서의 비정밀/정밀 프로그램 검증
JP4693859B2 (ja) * 2008-03-21 2011-06-01 株式会社東芝 不揮発性半導体記憶装置及びその制御方法

Also Published As

Publication number Publication date
US20120081970A1 (en) 2012-04-05
US9007840B2 (en) 2015-04-14
KR101212745B1 (ko) 2012-12-14

Similar Documents

Publication Publication Date Title
TWI501232B (zh) 用於類比記憶體單元之增強之程式化及抹除方案
JP6154986B2 (ja) 不揮発性メモリ装置およびその動作方法
US8929149B2 (en) Semiconductor memory device and method of operating the same
US10199115B2 (en) Managing refresh for flash memory
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
KR102031742B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
US8441861B2 (en) Self-check calibration of program or erase and verify process using memory cell distribution
TWI536386B (zh) 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
KR20120092911A (ko) 반도체 메모리 장치 및 데이터 소거 방법
CN109686392B (zh) 非易失性存储器装置及对其验证的错误补偿方法
US20130159798A1 (en) Non-volatile memory device and operating method thereof
TW201705145A (zh) 半導體記憶體裝置及其操作方法
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
US8243519B2 (en) Writing method of a nonvolatile memory device
KR20200121654A (ko) 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법
KR20140024723A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20150104858A (ko) 반도체 장치 및 이의 동작 방법
US9378829B2 (en) Non-volatile memory device with an EPLI comparator
TWI523011B (zh) 用於類比記憶體單元之程式化與抹除方案
CN115295056A (zh) 用于过擦除修复的方法和存储装置
CN111081303B (zh) 存储器编程方法、装置、电子设备及计算机可读存储介质
KR20140019538A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
JP2006190488A (ja) 半導体記憶装置の書き込み方法
EP4060665A1 (en) Modulation of source voltage in nand-flash array read
US11004524B2 (en) SSD having a parallelized, multi-level program voltage verification

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 8