CN115295056A - 用于过擦除修复的方法和存储装置 - Google Patents

用于过擦除修复的方法和存储装置 Download PDF

Info

Publication number
CN115295056A
CN115295056A CN202210961804.2A CN202210961804A CN115295056A CN 115295056 A CN115295056 A CN 115295056A CN 202210961804 A CN202210961804 A CN 202210961804A CN 115295056 A CN115295056 A CN 115295056A
Authority
CN
China
Prior art keywords
over
memory
erase
word line
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210961804.2A
Other languages
English (en)
Inventor
陈纬荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongxin Semiconductor Co ltd
Original Assignee
Dongxin Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongxin Semiconductor Co ltd filed Critical Dongxin Semiconductor Co ltd
Priority to CN202210961804.2A priority Critical patent/CN115295056A/zh
Publication of CN115295056A publication Critical patent/CN115295056A/zh
Priority to PCT/CN2023/111518 priority patent/WO2024032560A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本申请提供一种用于对非易失性存储器进行过擦除修复的方法、可执行该方法的存储装置、以及存储有执行该方法的指令的计算机可读介质，所述非易失性存储器包括多个存储区块，所述方法包括：a.对多个存储区块中的第一存储区块执行局部过擦除修复，局部过擦除修复以逐字线方式执行；b.对多个存储区块中的存储单元进行全字线过擦除校验；以及c.响应于判断全部字线上的存储单元中存在过擦除存储单元，对多个存储区块中未执行过局部过擦除修复的存储区块中的一个存储区块执行局部过擦除修复。

Description

用于过擦除修复的方法和存储装置
技术领域
本申请涉及半导体存储技术领域，尤其涉及一种用于对非易失性存储器进行过擦除修复的编程方法以及存储装置。
背景技术
随着步入信息纪元，对信息存储的要求越来越高，从而对计算机等的存储设备的要求同样越来越高。而非易失性存储器作为一种能够在使用时可改写的存储介质，被广泛使用在各种存储设备内。诸如闪存、可擦除可编程只读存储器(EPROM：ErasableProgrammable Read Only Memory)、电子抹除式可复写只读存储器(EEPROM：ElectricallyErasable Programmable Read Only Memory)之类的非易失性存储器可通过擦除存储单元之后再将存储单元进行编程的方式，从而删除之前存储的信息再记录下新的信息。
然而，在进行擦除过程时，可能出现过擦除现象，导致编程受到影响，直接影响存储器的正常工作，甚至发生功能错误。因此，如何准确且迅速地检测过擦除现象，由此防止因过擦除状态导致的不良影响、确保存储器正常工作，已成为本领域技术人员亟待解决的问题之一。
常规的过擦除修复过程中，由于无法确定在同一位线(BL：Bit Line)上发生过擦除问题的存储单元(cell)的数目和位置，所以导致漏电大小是无法很好地控制的。这带来的问题是，如果漏电太大，则极有可能超出BL的电荷泵的带负载能力。一旦这种情况发生，过擦除修复效率将被影响，极端状况下甚至起不到过擦除修复的效果，发生功能失效。
此外，常规的过擦除校验和修复都需要一个比较低的电压源去偏置所有的字线，需较大的负载，而这通常通过稳压器实现，从而会消耗相当可观的芯片面积。
发明内容
发明所要解决的技术问题
本申请鉴于上述那样的现有问题而完成，其目的在于，提供一种用于对非易失性存储器进行过擦除修复的方法以及存储装置，其可准确且高效地修复过擦除的存储单元(ZQ：以下统改)。
解决技术问题的技术方案
在解决上述问题的本申请的一个实施例中，提供了一种用于对非易失性存储器进行过擦除修复的方法，所述非易失性存储器包括多个存储区块，所述方法包括：
a.对所述多个存储区块中的第一存储区块执行局部过擦除修复，所述局部过擦除修复以逐字线(WL：Word Line)方式执行并且包括：将当前字线偏置到第一电压以对当前字线上的存储单元执行过擦除校验，所述第一电压高于所述第一存储区块中其他字线的电压；以及响应于判断当前字线上存在过擦除存储单元，对当前字线上的过擦除存储单元执行修复操作；
b.对所述多个存储区块中的存储单元进行全字线过擦除校验，包括：同时将所述多个存储区块中的全部字线偏置到第二电压以对所述全部字线上的存储单元进行过擦除校验；以及
c.响应于判断所述全部字线上的存储单元中存在过擦除存储单元，对所述多个存储区块中未执行过所述局部过擦除修复的存储区块中的一个存储区块执行所述局部过擦除修复。
在本申请的一实施例中，重复步骤b和步骤c，直至所述多个存储区块中不存在过擦除存储单元。
在本申请的一实施例中，所述局部过擦除修复还包括：确定当前字线上存在的过擦除存储单元的数量和位置。
在本申请的一实施例中，所述过擦除校验包括：确定所述当前字线上的存储单元的阈值电压是否低于底电压，所述底电压为经擦除存储单元的预期阈值电压分布的最小值。
在本申请的一实施例中，在执行局部过擦除修复期间，所述其他字线的电压被偏置到负电压。
在本申请的一实施例中，所述第二电压为0V。
在解决上述问题的本申请的一个实施例中，提供了一种存储装置，包括：多个存储区块，每个存储区块包括存储单元的阵列和多个字线，所述多个字线中的每一个耦合到所述存储单元的阵列中的一行存储单元；控制器，所述控制器被配置成用于执行如上述实施例中任一项所述的方法，以对所述多个存储区块进行过擦除修复。
在解决上述问题的本申请的一个实施例中，提供了一种非瞬态计算机可读存储介质，其上存储有指令，所述指令在由处理器执行时，使得所述处理器执行如上述实施例中任一项所述的方法。
发明效果
根据本申请，能够准确且高效地修复过擦除的存储单元。
附图说明
为了能够详细地理解本申请，可参考实施例得出上文所简要概述的本申请的更具体的描述，一些实施例在附图中示出，为了促进理解，已尽可能使用相同附图标记来标示各图所共有的相同要素。然而，应当注意，附图仅仅示出本申请的典型实施例，并且因此不应视为限制本申请的范围，因为本申请可允许其他等效实施例，在附图中：
图1是示出本申请所涉及的正常情况下的经擦除和经编程的存储单元的电压分布的示意图。
图2是示出本申请所涉及的存在过擦除现象的情况下的经擦除和经编程的存储单元的电压分布的示意图。
图3是示出在非易失性存储器中出现过擦除现象的情况下的存储单元的示意图。
图4是示出根据本申请的实施例的对非易失性存储器进行过擦除修复的方法的一个示例的流程图。
图5是示出根据本申请的实施例的对非易失性存储器进行过擦除修复的方法的另一个示例的流程图。
图6是示出根据本申请的实施例的存储装置的示意性框图。
可以预期的是，本申请的一个实施例中的要素可有利地适用于其他实施例而无需赘述。
具体实施方式
以下通过具体实施例来进行说明，本领域技术人员可由本说明书所公开的内容清楚地了解本申请的其它优点与技术效果。此外，本申请并不限于下述具体实施例，也可通过其它不同的实施例加以施行或应用，并且，对于本说明书中的各项具体内容，可在不背离本申请的精神下进行各种修改与变更。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“其他实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一个实施例”或“其他实施例”或“一些实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个实施例的理解，后文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于在下文披露的单个实施例的全部特征。
下面，基于附图对本申请的具体实施例进行详细叙述。所列举的附图仅为简单说明，并非依实际尺寸描绘，未反应出相关结构的实际尺寸，先予叙明。为了便于理解，在各附图中使用了相同的参考标号，以指示附图中共用的相同元素。附图并未依比例绘制并且可为了清晰而被简化。一个实施例的元素及特征可有利地并入其它实施例中，而无须进一步叙述。
以下，参照图1至图3，对本申请所涉及的过擦除现象的形成原理及影响进行简单说明。
对于诸如NOR闪存之类的非易失性存储器，当对该非易失性存储器的擦除操作和写操作完成后，通常情况下非易失性存储器的经擦除的存储单元的阈值电压(VT：Threshold Voltage)一般分布于1V至4V之间，而经受写操作的存储单元一般分布于7V到9V之间，如图1所示。正常情况下，经擦除的存储单元的VT的最小值为1V，当这些存储单元为非选中(字线电压为0时)，非易失性存储器的存储单元的栅源间电压(VGS：Gate-SourceVoltage)与VT之差是-1V，即VGS-VT＝-1V，所以存储单元是不会漏电的。需要说明的是，图1中的电压V1(对应于经擦除的存储单元的阈值电压分布的最大值，例如1V)可作为底电压(即经擦除存储单元的预期阈值电压分布的最小值)用于过擦除校验(也可称为底电压校验)，图1中的电压V2(对应于经擦除的存储单元的阈值电压分布的最大值，例如4V)可用于校验存储单元是否完成了擦除，这将会在下文中进一步说明。
然而，由于受到非易失性存储器的存储单元的非一致性、擦除写操作循环(cycling)、擦除操作控制等各种因素的影响，擦除操作过后的存储单元的电压小于0V的过擦除情况会经常出现，不仅出现在当前擦除的存储单元上，也有可能对共用衬底的其他区域的存储单元产生影响，进而出现VT掉到0V附近。如图2所示，在过擦除现象比较严重从而VT更低或者出现过擦出现象的存储单元更多的情况下，发生泄漏的位线上存在较大漏电，即使这些存储单元是非选中的，也会对选中要执行正常操作的存储单元产生负面影响，甚至会发生功能错误。
如图3所示，例如，WL1/BL0上是正在被执行操作的存储单元，由于在擦除过程中掉电或者其他不可控因素的发生，WL1/BL0上的存储单元可发生漏电。如果此时位于BL0上的其他不被选中的存储单元(WL＝0)的VT<0并且数量较多时，这些存储单元也会在BL0上产生较大的漏电且会有以下严重的影响：
1.在读(read)/校验操作时因为BL上的漏电的影响，读操作或者校验操作的VT会低于实际选中的存储单元的VT；和/或
2.写操作会因为这些漏电导致电荷泵产生的电流的写效率严重下降(假设电荷泵输出BL电流一定)，甚至可出现失效。
在图4中示出了本申请所涉及的用于对非易失性存储器进行过擦除修复的方法的一个示例。
示例方法400可开始于步骤401处。在步骤401处，可对非易失性存储器所包括的多个存储区块中的第一存储区块执行局部过擦除修复。此局部过擦除修复可以以逐字线方式执行并且可包括：1)将当前字线偏置到第一电压以对当前字线上的存储单元执行过擦除校验，其中第一电压可高于第一存储区块中其他字线的电压(作为非限制性示例，第一电压可为3V、5V、10V等，而其他字线的电压可为0V、-1V、-3V等)；和2)响应于判断当前字线上存在过擦除存储单元，对当前字线上的过擦除存储单元执行修复操作。第一存储区块可为非易失性存储器
可选地，局部过擦除修复还可包括：确定当前字线上存在的过擦除存储单元的数量和位置。由此，可以向内部处理器或外部处理器提供关于过擦除单元的数量和位置的信息，进而将该信息提供给用户(例如，通过传输装置向用户传输该信息或经由显示装置向用户显示该信息等)或计算机设备(例如，有线地或无线地将该信息发给计算机设备以供计算机设备根据该信息作出应对等)。
作为过擦除校验的一个非限制性示例，过擦除校验可以包括：确定当前字线上的存储单元的阈值电压是否低于底电压，该底电压为经擦除存储单元的预期阈值电压分布的最小值。若确定为当前字线上的存储单元的阈值电压低于底电压，则可判断为该存储单元处于过擦除状态。
作为一个具体操作的示例，例如，由于可将存储单元视作相当于NMOS(N-Metal-Oxide-Semiconductor；N型金属-氧化物-半导体)，在字线上施加有一定的电压即栅极电压(VG：Gate Voltage)的情况下，该电压与存储单元的VT可产生一定大小的电流(例如，当VG＞VT的情况下，该电压可能产生如下电流：I存储单元＝K×(VG-VT)2，从该等式可以看出存储单元的电流值大小直接决定于VG-VT的值，而其中K是一个相对较大的数值，所以可近似地理解为VG比VT稍大就会有电流，则VG就可以相当于等效为存储单元的VT)。可将存储单元的电流和基准电流(此基准电流可为预设定的恒定电流)进行比较，当I存储单元大于这个特定值时说明VT偏小，反之说明VT偏大。由此，可以用字线电压控制I存储单元再与基准电流比较，从而判断存储单元的VT的大小。作为更具体的示例，例如，在定义成出现过擦除现象的存储单元是VT<0V的存储单元的情况下，如果将选中的字线偏置到0V(VG＝0)，则I存储单元＝K(0-VT)2，其必然大于0，而如果I存储单元大于设定的基准电流，则可认为该存储单元处在过擦除状态。
可选地，在执行局部过擦除修复期间，其他字线(即未选中的字线)的电压可以被偏置到负电压。由此，能够达到VGS<<0，可以避免过擦除现象造成漏电的影响。
在步骤402处，可对非易失性存储器的多个存储区块中的存储单元进行全字线过擦除校验。全字线过擦除校验可以包括：同时将多个存储区块中的全部字线偏置到第二电压以对全部字线上的存储单元进行过擦除校验。通过全字线过擦除校验，可检查除了第一存储区块外(例如，与第一存储区块共衬底的其他存储区块内)有无其他存储单元被此次擦除动作影响成过擦除状态(此时第一存储区块内已经没有过擦除的存储单元)。作为一个优选实施例示例，第二电压可为0V。然而，不限于此，第二电压也可以是其他值，例如比经擦除的存储单元的底电压值更低的值。
在步骤403处，可响应于判断全部字线上的存储单元中存在过擦除存储单元，对多个存储区块中未执行过局部过擦除修复的存储区块中的一个存储区块执行局部过擦除修复。
可选地，可以重复步骤402和步骤403，直至多个存储区块中不存在过擦除存储单元。由此，可以准确、高效地对存储器进行过擦除修复。
在图5中示出了用于对包括的多个存储区块的非易失性存储器进行过擦除修复的方法的另一具体的非限制性示例。
方法500可开始于步骤501。在步骤501处，可对多个存储区块中的第一存储区块进行区块擦除校验。作为示例，参考回图1，区块擦除校验可为检查经擦除的存储单元的电压分布的最大值(例如图1中的电压V2)与读电压之间是否有一定裕度(例如，图1中示出的擦除裕度(erase margin))，以保证读操作不会有错。作为一个具体示例，例如，当完成一次擦除动作时，一个字线上有一个存储单元A的VT比4V稍小，并且有另一个存储单元B的VT比4V稍大，此时当在此字线上施加4V进行校验，那么存储单元A的I存储单元大于参考电流，可知存储单元A的VT已低于4V，到达指定电压范围区域，不需要再对其进行擦除，而存储单元B的I存储单元小于参考电流，可知存储单元B的VT大于4V，需继续擦除。当区块擦除校验成功(即通过校验)时，方法500可前进至后述的步骤505。当区块擦除校验失败(即未通过校验)时，方法500可前进至步骤502。
在步骤502处，可执行区块擦除操作以对第一存储区块进行擦除操作。
在步骤503处，可以以逐字线方式对第一存储区块内的各个字线上的存储单元执行过擦除校验。具体地，可将当前字线(例如选中的字线)偏置到比第一存储区块中其他字线的电压更高的第一电压(例如，5V)以对当前字线上的存储单元执行过擦除校验。作为示例，参考回图1，过擦除校验可为对第一存储区块中的存储单元的VT最小值与底电压(例如图1中的电压V1)进行比较，如果VT最小值低于底电压，则可判断为这个存储单元存在过擦除现象。作为另一个示例，可以确定第一存储区块内的经擦除过的存储单元的VT最小值与0V之间是否存在一定裕度，若不存在一定裕度(诸如VT最小值小于0V)，则可以判断为这个存储单元存在过擦除现象。当过擦除校验成功(即通过校验)，没有检测出过擦除的存储单元时，方法500可返回至前述的步骤501。当过擦除校验失败(即未通过校验)，检测出过擦除的存储单元时，方法500可前进至步骤504。
在步骤504处，响应于判断第一存储区块内的选中的字线上存在过擦除存储单元，可以对选中的字线上的过擦除存储单元执行修复操作，以消除该字线的存储单元的过擦除问题。当步骤504完成时，方法500可返回至前述的步骤503，继续对选中的字线或第一存储区块中的其他字线上的存储单元进行过擦除校验。
在步骤505处，可对多个存储区块中的存储单元进行全字线过擦除校验。可同时将多个存储区块中的全部字线偏置到第二电压(例如，0V)，以对多个存储区块中的全部字线上的存储单元进行过擦除校验。当全字线过擦除校验成功(即通过校验)，没有检测出过擦除的存储单元时，可说明被检查的多个存储区块中的存储单元没有过擦除现象，方法500完成。当全字线擦除校验失败(即未通过校验)，检测出过擦除的存储单元时，方法500可前进至步骤506。
在步骤506处，响应于判断全部字线上的存储单元中存在过擦除存储单元，可以以逐字线方式，对多个存储区块中未执行过过擦除校验的存储区块内的各个字线上的存储单元执行过擦除校验。此过擦除校验的过程可类似于或等同于如在步骤503针对第一存储区块内的各个字线上的存储单元执行的过擦除校验的过程。当过擦除校验成功(即通过校验)，没有检测出过擦除的存储单元时，可说明被检查的多个存储区块中的存储单元没有过擦除现象，方法500完成。当过擦除校验失败(即未通过校验)，检测出过擦除的存储单元时，方法500可以前进至步骤507。
在步骤507处，响应于在步骤506被执行过擦除校验的存储区块的选中的字线上存在过擦除存储单元，可以对选中的字线上的过擦除存储单元执行修复操作，以消除该字线的存储单元的过擦除问题。当步骤507完成时，方法500可返回至前述的步骤506，继续对选中的字线或者其他字线上的存储单元进行过擦除校验。
在某些实施例中，上述各实施例中的方法所包括的操作可同时地发生、实质上同时地发生、或以不同于附图所示的次序而发生。
在某些实施例中，上述各实施例中的方法所包括的操作的全部或部分可选地可以由程序来自动执行。在一个示例中，本申请可以被实施作为存储在用于与计算机系统一起使用的计算机可读存储介质上的程序产品。程序产品的(多个)程序包括实施例的功能(包括本文所述的方法)。说明性计算机可读存储介质包括但不限于：(i)不可写存储介质(例如，计算机内的只读存储器装置，诸如可通过CD-ROM机读取的CD-ROM盘、闪存、ROM芯片或任何类型的固态非易失性半导体存储器)，在该不可写存储介质上的信息被永久存储；以及(ii)可写存储介质(例如，盘存储或硬盘驱动或者任何类型的固态随机存取半导体存储器)，在该可写存储介质上存储可变动信息。当实施指示本文所述的方法的功能的计算机可读指令时，这种计算机可读存储介质是本申请的实施例。
在图6中示出了本申请所涉及的存储装置的一个示例。示例性存储装置600可包括多个存储区块610-1至610-n(n是大于或等于2的自然数)和控制器620。存储区块610-1至610-n中的每一个可以包括存储单元的阵列以及多个字线，多个字线中的每一个可以耦合到存储单元的阵列中的一行存储单元。需要说明的是，“一行”不一定指的是物理意义上的一行，可指存储单元的阵列中被分配到同一字线地址的存储单元的集合。控制器620可被配置用于例如通过以上实施例中叙述的方法和其他的方法，来对所述多个存储区块进行过擦除修复。
根据本申请，可准确并且高效地修复过擦除的存储单元。
根据本申请，通过对存储区块内的每个字线进行过擦除校验和修复，从而即使存储单元中有过擦除现象发生，因为非选中的字线为负电压而不会造成影响，所以需要进行修复的存储单元的数量容易确定，保证了修复的效率，不会出现电荷泵过载的现象。
根据本申请，由于对第一存储区块内进行的过擦除校验与对第一存储区块外的其他的存储区块进行的过擦除校验可为相同或类似的操作，只是地址范围不同，因而，对控制设备(诸如状态机)来讲，方法也相对简单，从而能够使得芯片占用面积也较小。
根据本申请，通过使多个存储区块的全部字线偏置到第二电压，因为只需要用第二电压执行检测过擦除，因此不需要使用如常规的技术中那样的稳压器来实现将所有的字线偏置，进而节省芯片面积。
以上详细描述了本申请的可选实施例。但是应当理解，在不脱离本申请的广义精神和范围的情况下可以采用各种实施例及变形。本领域的普通技术人员无需创造性劳动就可以根据本申请的构思做出诸多修改和变化。作为非限制性的示例，本领域技术人员可将上述系统或结构中的各个部分中的一个或多个进行省略或者于上述系统或结构中添加一个或多个部分，或用其他的具有相同或者相似的功能的部分代替本实施例中所涉及的各种结构或系统中的一部分或者全部。因此，凡本领域技术人员依本申请的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应属于由本申请的权利要求书所确定的保护范围内。
应当注意，虽然本公开内容包括了几个实施例，但这些实施例都是非限制性的(无论其是否已被标记为示例性)，并且存在改变、置换及等效方案，这些都落入本申请的范围内。此外，所描述的实施例不应当被解释为互斥的，并且相反地应当被理解为潜在地可组合(如果这些组合被允许的话)。还应当注意，存在实现本公开的实施例的许多替代方式。因此，本申请旨在将所附权利要求解释成包括落入本公开的真正的精神和范围内的所有这样的改变、置换以及等效方案。

Claims (8)

1.一种用于对非易失性存储器进行过擦除修复的方法，所述非易失性存储器包括多个存储区块，所述方法包括：
a.对所述多个存储区块中的第一存储区块执行局部过擦除修复，所述局部过擦除修复以逐字线方式执行并且包括：
将当前字线偏置到第一电压以对当前字线上的存储单元执行过擦除校验，所述第一电压高于所述第一存储区块中其他字线的电压；以及
响应于判断当前字线上存在过擦除存储单元，对当前字线上的过擦除存储单元执行修复操作；
b.对所述多个存储区块中的存储单元进行全字线过擦除校验，包括：同时将所述多个存储区块中的全部字线偏置到第二电压以对所述全部字线上的存储单元进行过擦除校验；以及
c.响应于判断所述全部字线上的存储单元中存在过擦除存储单元，对所述多个存储区块中未执行过所述局部过擦除修复的存储区块中的一个存储区块执行所述局部过擦除修复。
2.如权利要求1所述的方法，其特征在于，重复步骤b和步骤c，直至所述多个存储区块中不存在过擦除存储单元。
3.如权利要求1所述的方法，其特征在于，所述局部过擦除修复还包括：确定当前字线上存在的过擦除存储单元的数量和位置。
4.如权利要求1所述的方法，其特征在于，所述过擦除校验包括：确定所述当前字线上的存储单元的阈值电压是否低于底电压，所述底电压为经擦除存储单元的预期阈值电压分布的最小值。
5.如权利要求1所述的方法，其特征在于，在执行局部过擦除修复期间，所述其他字线的电压被偏置到负电压。
6.如权利要求1所述的方法，其特征在于，所述第二电压为0V。
7.一种存储装置，包括：
多个存储区块，每个存储区块包括存储单元的阵列和多个字线，所述多个字线中的每一个耦合到所述存储单元的阵列中的一行存储单元；
控制器，所述控制器被配置成用于执行如权利要求1至6中任一项所述的方法，以对所述多个存储区块进行过擦除修复。
8.一种非瞬态计算机可读存储介质，其上存储有指令，所述指令在由处理器执行时，使得所述处理器执行如权利要求1至6中任一项所述的方法。
CN202210961804.2A 2022-08-11 2022-08-11 用于过擦除修复的方法和存储装置 Pending CN115295056A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210961804.2A CN115295056A (zh) 2022-08-11 2022-08-11 用于过擦除修复的方法和存储装置
PCT/CN2023/111518 WO2024032560A1 (zh) 2022-08-11 2023-08-07 用于过擦除修复的方法和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210961804.2A CN115295056A (zh) 2022-08-11 2022-08-11 用于过擦除修复的方法和存储装置

Publications (1)

Publication Number Publication Date
CN115295056A true CN115295056A (zh) 2022-11-04

Family

ID=83828992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210961804.2A Pending CN115295056A (zh) 2022-08-11 2022-08-11 用于过擦除修复的方法和存储装置

Country Status (2)

Country Link
CN (1) CN115295056A (zh)
WO (1) WO2024032560A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024032560A1 (zh) * 2022-08-11 2024-02-15 东芯半导体股份有限公司 用于过擦除修复的方法和存储装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124090A (ja) * 2000-10-13 2002-04-26 Denso Corp 不揮発性半導体メモリの過剰消去セル検出システム，不揮発性半導体メモリの過剰消去セル解消システム，不揮発性半導体メモリ，不揮発性半導体メモリの過剰消去セル検出方法，不揮発性半導体メモリの過剰消去セル解消方法
CN101430935B (zh) * 2007-11-08 2011-03-23 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
CN102568594B (zh) * 2010-12-16 2016-01-06 北京兆易创新科技股份有限公司 一种非易失存储器的过擦除处理方法和处理系统
US20160078961A1 (en) * 2014-09-13 2016-03-17 Elite Semiconductor Memory Technology Inc. Method of erasing a nonvolatile memory for preventing over-soft-program
CN113409863A (zh) * 2021-06-28 2021-09-17 芯天下技术股份有限公司 一种减少擦除时间的方法、装置、电子设备及存储介质
CN114758689A (zh) * 2022-04-08 2022-07-15 珠海博雅科技股份有限公司 用于非易失性存储器的擦除方法和上电修复方法
CN115295056A (zh) * 2022-08-11 2022-11-04 东芯半导体股份有限公司 用于过擦除修复的方法和存储装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024032560A1 (zh) * 2022-08-11 2024-02-15 东芯半导体股份有限公司 用于过擦除修复的方法和存储装置

Also Published As

Publication number Publication date
WO2024032560A1 (zh) 2024-02-15

Similar Documents

Publication Publication Date Title
US7450435B2 (en) Systems for comprehensive erase verification in non-volatile memory
US10147495B2 (en) Nonvolatile memory device generating loop status information, storage device including the same, and operating method thereof
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
CN110232943B (zh) 半导体存储装置
US9529663B1 (en) Detection and localization of failures in 3D NAND flash memory
US8750052B2 (en) Semiconductor storage device
US8363482B2 (en) Flash memory devices with selective bit line discharge paths and methods of operating the same
US8437197B2 (en) Nonvolatile semiconductor memory and method of operating the same
US8995202B2 (en) Test flow to detect a latent leaky bit of a non-volatile memory
US20090010071A1 (en) Nonvolatile memory device and erasing method
JP2012022767A (ja) 不揮発性メモリブロックのソフトプログラム
TWI602055B (zh) 半導體儲存裝置及其編程方法
US9152497B2 (en) Data recovery from blocks with gate shorts
US20160012916A1 (en) Semiconductor memory device and memory system
WO2024032560A1 (zh) 用于过擦除修复的方法和存储装置
CN114758689A (zh) 用于非易失性存储器的擦除方法和上电修复方法
CN109872759B (zh) 一种存储器擦除方法及装置
US8713406B2 (en) Erasing a non-volatile memory (NVM) system having error correction code (ECC)
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
CN110888519B (zh) 一种存储器的编程方法和系统
US20230067457A1 (en) Defect detection during erase operations
US20120008408A1 (en) Non-volatile memory device and operating method of the same
CN115602232A (zh) 非易失性存储器的编程方法以及存储装置
CN110838325A (zh) 一种存储器的编程方法和系统
CN110838323A (zh) 一种存储器的编程方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination