KR100571641B1 - 라이트 드라이버 - Google Patents

라이트 드라이버 Download PDF

Info

Publication number
KR100571641B1
KR100571641B1 KR1020000086596A KR20000086596A KR100571641B1 KR 100571641 B1 KR100571641 B1 KR 100571641B1 KR 1020000086596 A KR1020000086596 A KR 1020000086596A KR 20000086596 A KR20000086596 A KR 20000086596A KR 100571641 B1 KR100571641 B1 KR 100571641B1
Authority
KR
South Korea
Prior art keywords
signal
data
masking
write
control signal
Prior art date
Application number
KR1020000086596A
Other languages
English (en)
Other versions
KR20020058489A (ko
Inventor
권오원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000086596A priority Critical patent/KR100571641B1/ko
Publication of KR20020058489A publication Critical patent/KR20020058489A/ko
Application granted granted Critical
Publication of KR100571641B1 publication Critical patent/KR100571641B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Abstract

본 발명은 리드와 라이트 명령에 대해 데이터 입출력 버스라인을 공유하는 반도체 메모리 장치에서 사용되는 라이트 드라이버에 관한 것으로, 특히 리드 동작 제어용 프래그 신호 및 데이터 마스킹 제어신호를 입력으로 하여 드라이버의 디스에이블을 제어하는 마스킹 제어신호를 발생시키는 데이터 마스킹 제어수단을 구비하여 리드 동작 전체구간에서나 라이트 동작중의 데이터 마스킹 동작시 및 데이터 폭에 따라 선택되지 않은 어드레스 영역에 할당된 라이트 드라이버와 같이 구동할 필요가 없는 불필요한 동작구간에서는 디스에이블되도록 제어하므로써, 이에 따른 불필요한 전류소모를 막아 저전력을 실현할 수 있도록 하는 한편, 고주파수 동작시의 오동작 발생율을 그만큼 저하시켜 회로동작을 안정화시킬 수 있도록 한 라이트 드라이버에 관한 것이다.
라이트 드라이버, 리드동작, 라이트동작, 글로벌 데이터 버스라인, 로컬 데이터 버스라인, 마스킹, 디스에이블, DC 전류.

Description

라이트 드라이버{Write drive}
도 1은 종래 기술에 따른 라이트 드라이버의 회로 구성도
도 2는 종래 기술에 따른 라이트 드라이버의 동작 타이밍도
도 3은 본 발명에 따른 라이트 드라이버의 회로 구성도
도 4는 도 3에 도시된 데이터 마스킹 제어수단의 일 예에 따른 회로 구성도
도 5는 본 발명에 따른 라이트 드라이버의 동작 타이밍도
<도면의 주요부분에 대한 부호의 설명>
10, 15: 인에이블 제어수단 20: 버퍼링 수단
30: 래치수단 40: 풀-업 및 풀-다운 구동 제어수단
50: 프리차지 수단 60: 데이터 마스킹 제어수단
62: 마스킹 데이터 버퍼링부 64: 디스에이블 제어신호 발생부
본 발명은 리드와 라이트 명령에 대해 데이터 입출력 버스라인을 공유하는 반도체 메모리 장치에서 사용되는 라이트 드라이버에 관한 것으로, 보다 상세하게는 불필요하게 가동되는 동작구간에서의 인에이블을 제어하여 이에 따른 전류소모 및 고주파수 동작에서의 노이즈 발생율을 줄여 저전력을 실현하도록 한 라이트 드라이버에 관한 것이다.
일반적으로, 데이터 입력 버퍼를 거쳐 입력된 라이트 데이터 신호는 글로벌 데이터 버스라인을 통해 라이트 드라이버로 입력되는데, 이때 라이트 드라이버 장치는 외부로부터 입력되는 라이트 명령신호 및 외부 클럭신호에 동기하여 버스트 길이에 해당하는 만큼의 펄스신호로 입력되는 라이트 드라이버 구동 제어신호의 상태에 따라 로컬 데이터 버스라인을 구동하게 된다.
도 1은 종래 기술에 따른 라이트 드라이버의 회로 구성도를 도시한 것으로, 인에이블 제어수단(10)과 3-상태 버퍼링 수단(20), 래치수단(30) 및, 풀-업 및 풀-다운 구동 제어수단(40)과 프리차지 수단(50)을 구비하여 구성한다.
상기 인에이블 제어수단(10)은 데이터 폭(data with)이 ×4 또는 ×8 , …에 따라 선택되는 어드레스 영역내 라이트 드라이버인지의 여부를 판단하는 컬럼 어드레스 제어신호(dw_sel)와 데이터 마스킹 여부를 나타내는 마스킹 제어신호(wdqm)를 노아 조합하는 노아 게이트소자(NOR1)와, 상기 노아 게이트소자(NOR1)의 출력신호와 외부로부터 입력되는 라이트 명령신호 및 외부 클럭신호에 동기하여 버스트 길이에 해당하는 만큼의 펄스신호로 입력되는 라이트 드라이버 구동 제어신호(wd_en)를 낸드 조합하는 낸드 게이트 소자(NAND1)와, 상기 낸드 게이트 소자(NAND1)의 출력단(N1)에 접속된 반전 소자(IV1)를 구비하여 구성한다.
또한, 상기 3상태 버퍼링 수단(20)은 글로벌 데이터 버스라인(gio)을 통해 전달받은 데이터 신호를 각각의 게이트 단으로 전달받으며 전원전압 인가단과 접지단 사이에 상호 직렬 연결된 제1 피모스 및 엔모스 트랜지스터(MP1, MN1)와, 상기 두 모스 트랜지스터의 사이에 상호 직렬 연결되며 각각의 게이트 단으로 상기 인에이블 제어수단(10)내 반전소자(IV1)와 낸드 게이트 소자(NAND1)의 출력신호가 인가되는 제2 피모스 및 엔모스 트랜지스터(MP2, MN2)로 구성한다. 상기 버퍼링 수단(20)의 출력단(N2) 전위는 상호 입·출력단이 피드백되어 연결된 2개의 반전 소자(IV2, IV3)로 구성된 래치수단(30)에 의해 일정하게 래치된다.
상기 구성을 갖고 동작하는 종래 기술에 따른 라이트 드라이버 장치는 라이트 동작구간이 아닌 즉, 리드 동작구간에서 상기한 라이트 드라이버 구동 제어신호(wd_en)가 '로직로우'로 인가되면서, 인에이블 제어수단(10)내 낸드 게이트 소자(NAND1)의 출력단(N1) 전위를 '로직하이'로, 그리고 후단의 반전 소자(IV1) 출력을 '로직로우'로 발생시키게 된다. 이에 따라, 상기 낸드 게이트 소자(NAND1) 및 반전소자(IV1)의 출력 전위를 전달받아 가동되는 후단의 버퍼링 수단(20)내 두 모스 트랜지스터(MP2, MN2)가 턴-온되어, 글로벌 데이터 버스라인(gio)을 통해 전달되는 데이터 신호의 천이시마다 라이트 드라이버가 불필요하게 가동되면서, 이와 더불어 불필요하게 DC전류가 흐르게 되는 문제점이 발생한다.
또한, 이와 같은 문제는 데이터 폭(data width)에 따라 선택적으로 활성화되는 컬럼 어드레스 신호(dw_sel) 및 데이터 마스킹 제어신호(wdqm)가 각각 '로직하이'로 인가되는 별도의 라이트 동작구간에서도 라이트 드라이버는 동작할 필요가 없게 되지만, 상기한 인에이블 제어수단(10)내 노아 게이트 소자(NOR1)의 출력 전위를 '로직로우'로 출력하게 되면서 결과적으로 후단에 접속된 낸드 게이트 소자(NAND1)의 출력단(N1) 전위를 '로직하이'로 발생시켜 상기한 리드 동작구간에서와 마찬가지로 상기 버퍼링 수단(20)을 가동시키게 되면서, 불필요한 DC의 소모를 야기시키게 된다.
도 2는 종래 기술에 따른 라이트 드라이버의 동작 타이밍도를 도시한 것으로, 리드 명령신호 및 외부 클럭신호에 동기되어 펄스신호로 형성되는 리드 제어신호가 (a)와 같이 인가되면, 입·출력 데이터 버스라인 센스앰프(IO S/A)의 인에이블을 제어하는 센스앰프 구동 제어신호가 (b)와 같이 발생하게 된다. 이에 따라, 글로벌 데이터 버스라인(gio)이 가동되어 (c)에 도시된 바와 같이 데이터가 실리게 된다.
그런데, 종래 기술에 따른 라이트 드라이버는 리드 동작시에도 3-상태 데이터 버퍼링 수단(20)가 불필요하게 인에이블되면서, 동 도면의 (c)의 파형으로 도시된 글로벌 데이터 버스라인(gio)에 실린 데이터 신호의 전이가 천이할 때마다 불필요한 DC전류가 발생하게 되는 것을 (d)의 신호파형을 통해 알 수 있다.
이와 같은 불필요한 DC전류 경로의 형성은 메모리 장치에서의 저전력 실현을 저하시킬 뿐만 아니라, 고주파수 동작에서 노이즈 발생원으로 작용하여 회로 동작에 악영향을 미치게 되는 문제점이 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 불필요한 동작 구간에서의 가동을 막아 그에 따른 전류소모 및 노이즈 발생을 최소화하므로써 고주파수 성능 향상을 꾀할 수 있도록 한 라이트 드라이버를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 라이트 드라이버는 리드 동작 제어용 프래그 신호 및 데이터 마스킹 제어신호를 입력으로 하여 리드 동작시 및 라이트 동작중의 데이터 마스킹 동작시에는 드라이빙수단의 디스에이블을 제어하는 마스킹 제어신호를 발생시키는 데이터 마스킹 제어수단과,
라이트 구동 제어신호 및 데이터 폭 정보를 실은 컬럼 어드레스 신호 및 상기 마스킹 제어수단으로부터 출력된 마스킹 제어신호를 조합하여 드라이버의 인에이블 여부를 제어하는 인에이블 제어수단 및,
상기 인에이블 제어수단으로부터 출력된 신호에 의해 구동 제어되어 글로벌 데이터 버스라인을 통해 전달된 데이터 신호를 버퍼링하는 버퍼링수단을 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 라이트 드라이버의 회로 구성도를 도시한 것으로, 리드 동작 제어용 프래그 신호(rd_en) 및 데이터 마스킹 제어신호(dinr, dinf)를 입력으로 하여 리드 동작시 및 라이트 동작중의 데이터 마스킹 동작시에는 라이트동작의 디스에이블을 제어하는 마스킹 제어신호(dmz)를 발생시키는 데이터 마스킹 제어수단(60)과, 라이트 구동 제어신호(wd_en) 및 데이터 폭 정보를 실은 컬럼 어드레스 신호(dw_sel) 및 상기 마스킹 제어수단(60)으로부터 출력된 마스킹 제어신호(dmz)를 조합하여 드라이빙수단(40)의 인에이블 여부를 제어하는 인에이블 제어수단(15)과, 상기 인에이블 제어수단(15)으로부터 출력된 신호에 의해 구동 제어되어 글로벌 데이터 버스라인(gio)을 통해 전달된 데이터 신호를 버퍼링하는 버퍼링수단(20)과 버퍼링수단에 의해 버퍼링된 데이터를 데이터라인을 통해 드라이빙하기 위한 드라이빙수단(30,40,50)을 구비한다.
드라이빙수단은 상기 버퍼링 수단에 의해 버퍼링된 데이터 신호를 일정하게 래치시키는 래치수단(30)과, 상기 인에이블 제어수단(15)의 출력전위에 따라 구동 제어되어 상기 래치수단(30)에 래치된 데이터 신호에 따라 로컬 데이터 라인의 풀-업 및 풀-다운 구동을 제어하는 풀-업 및 풀-다운 구동 제어수단(40)과, 상기 로컬 데이터 버스라인의 프라차지를 수행하는 프리차지 수단(50)을 구비한다.
상기 인에이블 제어수단(15)은 데이터 폭 정보를 실은 컬럼 어드레스신호와 상기 데이터 마스킹 제어수단(60)의 출력신호의 반전신호를 각각 전달받아 노아 조합하는 노어게이트(NOR1)와, 상기 라이트 구동 제어신호(wd_en)와 상기 제1 논리소자(NOR1)의 출력신호를 전달받아 낸드 조합하는 낸드게이트(NAND1)와, 상기 라이트 구동 제어신호(wd_en)의 반전신호와 상기 제1 논리소자(NOR1)의 출력신호를 전달받아 낸드 조합하는 낸드게이트(NAND2) 및 상기 낸드게이트(NAND2)의 출력신호를 반전시키는 반전소자(IV3)를 구비하여 구성한다.
또한, 상기 버퍼링 수단(20)은 글로벌 데이터 버스라인(gio)을 통해 전달받은 데이터 신호를 각각의 게이트 단으로 전달받으며 전원전압 인가단과 접지단 사이에 각각 일측이 접속된 제1 피모스트랜지스터 및 엔모스 트랜지스터(MP1, MN1)와, 상기 두 모스트랜지스터(MP1, MN1)의 사이에 상호 직렬 연결되며 각각의 게이트 단으로 상기 낸드게이트(NAND2)와 반전소자(IV3)의 출력신호가 각각 인가되는 제2 피모스트래지스터 및 앤모스트랜지스터(MP2, MN2)로 구성한다. 상기 구성을 통해 알 수 있듯이, 상기 버퍼링 수단(20)내 두 모스 트랜지스터(MP2, MN2)의 턴-온 및 턴-오프 동작 제어를 기존의 라이트 구동 제어신호(wd_en)에 의해서 만이 아닌, 상기 데이터 마스킹 제어수단(60)의 출력신호(dmz)에 의해서도 제어할 수 있도록 하여 리드 동작시나 라이트 동작중의 데이터 마스킹 동작시에도 디스에이블되도록 제어할 수 있게 된다.
도 4는 도 3에 도시된 데이터 마스킹 제어수단(60)의 일 예에 따른 회로 구성도를 도시한 것으로, 클럭의 라이징 에지와 폴링 에지에 동기시켜 래치한 각각의 마스킹 데이터 신호(dinr, dirf)를 입력받아 라이트 명령시 입력되는 컬럼 어드레스 신호가 짝수인지 홀수인지에 따라 선택적으로 스트로브되는 인에이블 제어신호(din_stb_ev, din_stb_od)에 의해 상기 래치된 마스킹 데이터 신호를 해당 번지에 래치시키는 마스킹 데이터 버퍼링부(62)와, 리드 동작 제어용 프래그 신호의 활성화시 상기 마스킹 데이터 버퍼링부(62)의 일측 출력단(N1) 신호와의 조합으로 상기 인에이블 제어수단(15)을 디스에이블시키는(결국 라이트동작을 디스에이블시키는) 마스킹 제어신호(dmz)를 발생시키는 디스에이블 제어신호 발생부(64)를 구비한다.
상기 마스킹 데이터 버퍼링부(62)는 라이트 명령시 입력되는 컬럼 어드레스 신호가 짝수일 경우 스트로브되는 인에이블 제어신호(din_stb_ev)가 구동 제어신호로 인가되며, 양측 입력단으로 클럭의 라이징 에지에 동기하여 래치시킨 마스킹 데이터 신호(dinr, /dinr)을 전달받아 버퍼링하는 상호 크로스 커플 구조의 전류 미러로 구성되는 제1 버퍼와, 상기 제1 버퍼와 상호 병렬 구조로 이루어져 라이트 명령시 입력되는 컬럼 어드레스 신호가 홀수일 경우 스트로브되는 인에이블 제어신호(din_stb_od)가 구동 제어신호로 인가되며, 양측 입력단으로 클럭의 폴링 에지에 동기하여 래치시킨 마스킹 데이터 신호(dinf, /dinf)을 전달받아 버퍼링하는 상호 크로스 커플 구조의 전류 미러로 구성되는 제2 버퍼를 구비하여 구성한다.
또한, 상기 디스에이블 제어신호 발생부(64)는 상기 리드동작 제어용 프레그 신호와 상기 마스킹 데이터 버퍼링부(62)의 일측 출력단(N1) 신호의 반전신호를 전달받아 노아 조합하는 노아 게이트 소자(NOR2)와, 전원전압 인가단과 접지단 사이에 상호 직렬 연결되며 각각의 게이트 단으로 상기 노아 게이트 소자(NOR2)의 출력신호와 상기 마스킹 데이터 버퍼링부(62)의 타측 출력단(N2) 신호의 반전신호가 각각 인가되는 피모스 트랜지스터(MP1)와 엔모스 트랜지스터(MN1) 및 상기 두 모스 트랜지스터(MP1, MN1)의 연결단(N3)의 전위신호를 래치시키기 위해 상호 입·출력단이 피드백 연결된 2개의 인버터(IV1, IV2)를 구비하여 구성한다.
이하, 상기 구성을 갖는 라이트 드라이버의 동작을 도면을 참조하며 자세히 살펴보기로 한다.
우선, 리드 동작시, 도 3 에 도시된 데이터 마스킹 제어수단(60)의 입력신호 rd_en가 '로직하이'로 인가되면서 노아 게이트 소자(NOR2)의 출력신호가 '로직로 우'가 되어 피모스 트랜지스터(MP1)를 턴-온시키게 된다. 이에 따라, N3의 전위를 '로직하이'로 천이시켜 최종적으로는 dmz신호를 '로직로우'로 발생시키게 된다. 이와 같이 발생된 dmz신호는 인버터(IV4)를 거쳐 '로직하이'로 반전된 후, 도 3에 도시된 인에이블 제어수단(15)내 노아 게이트 소자(NOR1)의 일측 입력단으로 전달된다. 상기한 노아 게이트 소자(NOR1)의 출력신호는 '로직로우'가 되면서 후단의 낸드 게이트 소자(NAND2)의 출력신호를 '로직하이'로, 그리고 인버터(IV3)의 출력을 '로직로우'로 발생시키게 된다. 그 결과, 후단의 버퍼링 수단(20)내 두 모스 트랜지스터(MP2, MN2)를 모두 턴-오프시키게 되면서, 리드 동작으로 천이되는 글로벌 데이터 버스라인의 데이터 신호와 무관하게 라이트 드라이버의 DC전류 경로를 차단시키게 된다. 또한, 후단의 풀-업 및 풀-다운 구동 제어수단(40)내 두 풀-업 노드(pu1, pu2)의 전위는 '로직하이'로, 그리고 두 풀-다운 노드(pd1, pd2)의 전위는 '로직로우'로 유지시키게 되면서, 결과적으로 라이트 드라이버를 디스에이블 시키게 되는 것이다.
한편, 라이트 동작 중의 데이터 마스킹 동작에 대해 살펴보면, 상기 rd_en신호가 '로직로우'로 인가되면서 도 4에 도시된 데이터 마스킹 제어수단(60)은 데이터 마스킹 버퍼로 동작하게 된다. 즉, 기존 데이터 마스킹 버퍼의 출력신호(dinr, dinf)를 입력으로 하는데, 각 신호는 클럭의 라이징 에지와 폴링 에지에 각각 래치된 데이터 마스킹신호이다. 또한, 상기 두 입력신호(dinr, dinf)는 외부 클럭에 동기되어 펄스로 생성되는 각각의 인에이블 제어신호(din_stb_ev, din_stb_od)에 의해 래치되는데, 상기 두 인에이블 제어신호(din_stb_ev, din_stb_od)는 라이트 명령시 입력되는 컬럼 어드레스가 각각 짝수일 때와 홀수일 때 선택적으로 생성되는 신호이다. 따라서, 상기 두 신호(din_stb_ev, din_stb_od)는 입력되는 클럭의 라이징/폴링 에지에 입력되는 데이터를 각각 선택적으로 래치시키게 된다.
예를 들어, 홀수 주소가 입력되면, 인에이블 제어신호(din_stb_od)가 구동 제어신호로 인가되면서, 양측 입력단으로 클럭의 폴링 에지에 동기하여 래치시킨 마스킹 데이터 신호(dinf, /dinf)을 전달받아 이를 버퍼링하여 래치된 데이터신호를 홀수번지에 입력하는 한편, 라이징 시 래치된 데이터를 짝수번지에 입력시키게 된다.
이와 같이, 라이트 데이터와 동시에 입력된 마스킹 데이터 신호(dinr, dinf)는 각각의 인에이블 제어신호(din_stb_ev, din_stb_od)의 활성화 여부에 따라, 디스에이블 제어신호(dmz)로 출력된다. 예를 들어, 짝수의 컬럼 어드레스 신호가 입력되면, din_stb_en이 펄스신호로 활성화되어 인가되면서 이때 입력되는 데이터 마스킹 신호(dinr)이 디스에이블 제어신호(dmz)로 출력된다. 상기 인에이블 제어신호(din_stb_ev, din_stb_od)가 '로직로우'로 인가되는 구간에서는 프리차지 제어신호(pcg)를 인에이블시켜 상기 마스킹 데이터 버퍼링부(62)의 양측 출력단(N1, N2) 전위를 모두 '로직하이'로 하여 상기 두 인에이블 제어신호(din_stb_ev, din_stb_od) 중 어느 하나가 '로직하이'로 활성화되기 전까지 이전의 dmz신호를 래치시키게 된다.
만약, 마스킹 데이터 신호가 '로직하이'이면, 상기 마스킹 데이터 버퍼링부(62)의 일측 출력단(N1) 전위는 '로직하이'로, 타측 출력단(N2) 전위는 ' 로직로우'가 되면서 디스에이블 제어신호 발생부(64)내 피모스 트랜지스터(MP1)를 턴-온시키는 한편, 엔모스 트랜지스터(MN1)를 턴-오프하여 dmz신호를 '로직로우'로 발생시키게 된다. 상기한 '로직로우' 레벨의 dmz신호는 인버터(IV4)를 거쳐 '로직하이'로 반전된 후, 인에이블 제어수단(15)내 노아 게이트 소자(NOR1)의 일측 입력단 신호로 전달되면서, 상기한 리드 동작시와 동일한 동작과정을 거쳐 라이트 드라이버를 디스에이블시키게 된다.
한편, 데이터 폭(data width)에 따라 라이트 드라이버를 순차적으로 인에이블되기 때문에, 선택되지 않은 주소의 라이트 드라이버는 디스에이블되어야 하는데, 상기 인에이블 제어수단(15)내 일측 입력신호인 dw_sel신호의 '로직하이' 입력에 의해 라이트 구동 제어신호(wd_en)의 활성화여부에 상관없이 라이트 드라이버를 디스에이블시키게 된다.
마지막으로, 데이터 마스킹이 없는 정상적인 라이트 동작의 경우에는 인버터(IV4)를 통해 입력되는 /dmz 신호와 dw_sel 신호가 모두 '로직로우'로 입력되어, 라이트 구동 제어신호(wd_en)가 '로직하이'인 구간에서는 글로벌 데이터 버스라인(gio)에 실린 데이터 신호를 입력받아 로컬 데이터 버스라인을 구동하게 된다. 라이트 동작시 로컬 데이터 버스라인 프리차지 제어신호(lio_pcg)는 항상 '로직로우'로, 상기 라이트구동 제어신호(wd_en)가 '로직로우'로 전이되는 구간 즉, 글로벌 데이터 버스라인을 통한 라이트 동작이 완료될 때에는 상기 프리차지 제어수단(50)내 낸드 게이트 소자(NAND3)의 출력신호를 '로직로우'로 발생시켜 양측 로컬 데이터 버스라인(lio, liob)의 전위를 동일하게 만든다. 반면, 리드동작시에는 입출력 센스앰프의 디스에이블 구간에서 '로직로우'의 펄스신호가 발생하여 상기 양측 로컬 데이터 버스라인(lio, liob)을 동일한 전위로 프리차지시키게 된다.
결과적으로, 본 발명에 따른 라이트 드라이버는 마스킹 동작이 없는 정상적인 라이트 동작구간을 제외한 리드동작구간과 라이트 동작중의 마스킹 동작구간 및, 데이터 폭에 따라 선택되지 않은 어드레스 영역에 배치될 경우 디스에이블 제어신호를 활성화상태로 발생시켜, 불필요한 동작구간에서의 동작을 막을 수 있게 된다.
도 5는 본 발명에 따른 라이트 드라이버의 동작 타이밍도를 도시한 것으로, 라이트 동작 구간에서 (c)에 도시된 바와 같이 데이터 마스킹 신호가 입력되는 경우와 리드동작구간 전체에서는, (e)와 (f) 파형을 통해 알 수 있듯이 라이트 드라이버의 디스에이블 제어신호가 활성화 상태로 발생하게 되면서 라이트 드라이버를 디스에이블시키게 되는 것을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 라이트 드라이버에 의하면, 리드와 라이트 동작시 데이터 입·출력 버스라인을 공유하는 메모리 장치에 있어서 리드 동작 전체구간에서나 라이트 동작중의 데이터 마스킹 동작시 및 데이터 폭에 따라 선택되지 않은 어드레스 영역에 할당된 라이트 드라이버와 같이 구동할 필요가 없는 불필요한 동작구간에서는 디스에이블되도록 제어하므로써, 이에 따른 불필요한 전류소모를 막아 저전력을 실현할 수 있도록 하는 한편, 고주파수 동작시의 오 동작 발생율을 그만큼 저하시켜 회로동작을 안정화시킬 수 있게 되는 매우 뛰어난 효과가 있다.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 삭제
  2. 리드 동작 제어용 프래그 신호 및 데이터 마스킹 제어신호를 입력으로 하여 리드 동작시 및 라이트 동작중의 데이터 마스킹 동작시에는 라이트 동작의 디스에이블을 제어하는 마스킹 제어신호를 발생시키는 데이터 마스킹 제어수단;
    라이트 구동 제어신호 및 데이터 폭 정보를 실은 컬럼 어드레스 신호 및 상기 마스킹 제어수단으로부터 출력된 마스킹 제어신호를 조합하여 드라이빙수단의 인에이블 여부를 제어하는 인에이블 제어수단;
    상기 인에이블 제어수단으로부터 출력된 신호에 의해 구동 제어되어 글로벌 데이터 버스라인을 통해 전달된 데이터 신호를 버퍼링하는 버퍼링수단; 및
    상기 버퍼링수단에 의해 버퍼링된 데이터를 데이터라인을 통해 드라이빙하기 위한 상기 드라이빙수단을 구비하며,
    상기 데이터 마스킹 제어수단은,
    클럭의 라이징 에지와 폴링 에지에 동기시켜 래치한 각각의 마스킹 데이터 신호를 입력받아 라이트 명령시 입력되는 컬럼 어드레스 신호가 짝수인지 홀수인지에 따라 선택적으로 스트로브되는 인에이블 제어신호에 의해 상기 래치된 마스킹 데이터 신호를 해당 번지에 래치시키는 마스킹 데이터 버퍼링부와,
    상기 리드 동작 제어용 프래그 신호의 활성화시 상기 마스킹 데이터 버퍼링부의 일측 출력단 신호와의 조합으로 상기 인에이블 제어수단을 디스에이블시키기 위한 상기 마스킹 제어신호를 발생시키는 디스에이블 제어신호 발생부를 구비하는 것을 특징으로 하는 라이트 드라이버.
  3. 제 2 항에 있어서,
    상기 인에이블 제어수단은
    데이터 폭 정보를 실은 컬럼 어드레스 신호와 상기 데이터 마스킹 제어수단의 출력신호의 반전신호를 각각 전달받아 노아 조합하는 노어게이트;
    상기 라이트 구동 제어신호와 상기 노어게이트의 출력신호를 전달받아 앤드 조합하여 상기 드라이빙수단의 인에이블 여부를 제어하기 위한 신호를 출력하는 앤드게이트;
    상기 라이트 구동 제어신호의 반전신호와 상기 노어게이트의 출력신호를 전달받아 낸드 조합하여 출력하는 낸드게이트; 및
    상기 낸드게이트의 출력신호를 반전시키는 반전소자를 구비하는 것을 특징으로 하는 라이트 드라이버.
  4. 제 3 항에 있어서,
    상기 버퍼링 수단은
    글로벌 데이터 버스라인을 통해 전달받은 데이터 신호를 각각의 게이트 단으로 전달받으며 전원전압 인가단과 접지단 사이에 각각 일측단이 접속된 제1 피모스트랜지스터와 제1 앤모스트랜지스터; 및
    상기 제1 피모스트래모스 트랜지스터의 타측단과 상기 제1 앤모스트랜지스터의 타측단 사이에 직렬 연결되며 각각의 게이트 단으로 상기 낸드게이트와 상기 반전소자의 출력신호를 각각 입력받는 제2 피모스트랜지스터 및 제2 앤모스트랜지스터를 구비하며, 상기 제2 피모스트랜지스터 및 제2 앤모스트랜지스터의 공통노드에 인가되는 신호가 상기 드라이빙 수단으로 전달되는 것을 특징으로 하는 라이트 드라이버.
KR1020000086596A 2000-12-30 2000-12-30 라이트 드라이버 KR100571641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086596A KR100571641B1 (ko) 2000-12-30 2000-12-30 라이트 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086596A KR100571641B1 (ko) 2000-12-30 2000-12-30 라이트 드라이버

Publications (2)

Publication Number Publication Date
KR20020058489A KR20020058489A (ko) 2002-07-12
KR100571641B1 true KR100571641B1 (ko) 2006-04-17

Family

ID=27689585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086596A KR100571641B1 (ko) 2000-12-30 2000-12-30 라이트 드라이버

Country Status (1)

Country Link
KR (1) KR100571641B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014000A (ko) * 1996-08-06 1998-05-15 김광호 라이트 드라이버
KR19980034256A (ko) * 1996-11-06 1998-08-05 김영환 라이트 퍼 비트(wpb) 데이타 마스킹 회로를 포함하는 라이트 드라이버 회로
JPH1166846A (ja) * 1997-08-07 1999-03-09 Mitsubishi Electric Corp 同期型半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014000A (ko) * 1996-08-06 1998-05-15 김광호 라이트 드라이버
KR19980034256A (ko) * 1996-11-06 1998-08-05 김영환 라이트 퍼 비트(wpb) 데이타 마스킹 회로를 포함하는 라이트 드라이버 회로
JPH1166846A (ja) * 1997-08-07 1999-03-09 Mitsubishi Electric Corp 同期型半導体記憶装置

Also Published As

Publication number Publication date
KR20020058489A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
JP3903674B2 (ja) 半導体メモリ装置
US5852579A (en) Method and circuit for preventing and/or inhibiting contention in a system employing a random access memory
KR100507379B1 (ko) 워드라인 구동 회로
JP3894273B2 (ja) 同期式メモリ装置
US6055194A (en) Method and apparatus for controlling column select lines in a synchronous memory device
JPH0850793A (ja) データ出力バッファ制御回路
KR20080065100A (ko) 반도체 메모리 소자와 그의 구동 방법
US8085614B2 (en) Source control circuit and semiconductor memory device using the same
EP0644549B1 (en) Method of flash writing with small operation current and semiconductor memory circuit according to the method
US6154415A (en) Internal clock generation circuit of semiconductor device and method for generating internal clock
US5751649A (en) High speed memory output circuitry and methods for implementing same
US5983314A (en) Output buffer having inherently precise data masking
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100772721B1 (ko) 반도체 메모리 장치
JP3032966B2 (ja) 基準クロック発生回路
KR0184480B1 (ko) 반도체 메모리 장치의 데이타 출력 버퍼 제어회로
KR100571641B1 (ko) 라이트 드라이버
KR100701683B1 (ko) 센스 앰프 전원제어회로
JP2006286100A (ja) 半導体メモリ
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
KR100532971B1 (ko) 메모리 장치용 데이타 출력 장치
KR100557591B1 (ko) 데이타 출력버퍼
KR100335269B1 (ko) 워드라인구동장치
KR101013443B1 (ko) 테스트 회로를 포함하는 반도체 메모리 장치
KR100607350B1 (ko) 디스에이블 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee