KR101921101B1 - 불휘발성 메모리 장치 및 그것의 동작 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR101921101B1
KR101921101B1 KR1020120085680A KR20120085680A KR101921101B1 KR 101921101 B1 KR101921101 B1 KR 101921101B1 KR 1020120085680 A KR1020120085680 A KR 1020120085680A KR 20120085680 A KR20120085680 A KR 20120085680A KR 101921101 B1 KR101921101 B1 KR 101921101B1
Authority
KR
South Korea
Prior art keywords
signal
control signals
read
data
registration fee
Prior art date
Application number
KR1020120085680A
Other languages
English (en)
Other versions
KR20140019538A (ko
Inventor
하범석
이정환
김지환
조명
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120085680A priority Critical patent/KR101921101B1/ko
Priority to US13/713,505 priority patent/US9036429B2/en
Publication of KR20140019538A publication Critical patent/KR20140019538A/ko
Application granted granted Critical
Publication of KR101921101B1 publication Critical patent/KR101921101B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치 및 그것의 동작 방법에 관한 것이다. 상기 불휘발성 메모리 장치는, 워드 라인과 비트 라인이 교차하는 영역에 배열된 메모리 셀; 테스트 모드로 동작하는 동안 활성화되고, 외부 장치로부터 제공된 기준 신호에 근거하여 상기 외부 장치로부터 제공되지 않은 제어 신호들을 생성하도록 구성된 제어 신호 생성기; 및 상기 생성된 제어 신호들에 따라 상기 메모리 셀에 대한 동작을 제어하도록 구성된 제어 로직을 포함한다.

Description

불휘발성 메모리 장치 및 그것의 동작 방법{NONVOLATILE MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 휘발성 메모리 장치와 불휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존할 수 있다. 불휘발성 메모리 장치는 다양한 형태의 메모리 셀을 포함한다.
불휘발성 메모리 장치는 메모리 셀의 구조에 따라 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(Tunneling Magneto-Resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device), 전이 금속 산화물(transition metal oxide)을 이용한 저항 메모리 장치(resistive RAM: RERAM) 등으로 구분될 수 있다.
불휘발성 메모리 장치 중에서 플래시 메모리 장치는 메모리 셀과 비트 라인의 연결 상태에 따라 크게 노어(NOR) 플래시 메모리 장치와 낸드(NAND) 플래시 메모리 장치로 구분된다. 노어 플래시 메모리 장치는 1개의 비트 라인에 2개 이상의 메모리 셀 트렌지스터들이 병렬로 연결되는 구조를 갖는다. 따라서, 노어 플래시 메모리 장치는 우수한 랜덤 액세스(random access) 시간 특성을 갖는다. 반면, 낸드 플래시 메모리 장치는 1개의 비트 라인에 2개 이상의 메모리 셀 트렌지스터들이 직렬로 연결되는 구조를 갖는다. 이러한 구조를 셀 스트링(string) 구조라고 하며, 셀 스트링당 한 개의 비트 라인 컨택(contact)을 필요로 한다. 따라서, 낸드 플래시 메모리 장치는 집적도면에서 우수한 특성을 갖는다.
불휘발성 메모리 장치 중에서 플래시 메모리 장치는 입출력 멀티플렉싱(multiplexing) 방식을 사용한다. 즉, 데이터 입출력 핀들(또는 패드들)을 통해 데이터는 물론, 명령과 어드레스가 플래시 메모리 장치에 제공된다. 이러한 입출력 멀티플렉싱 방식을 사용하기 위해서, 플래시 메모리 장치는 입력된 제어 신호들의 조합을 통해 데이터 입출력 핀들(또는 패드들)에 인가된 신호가 무엇인지를 판별할 수 있다.
본 발명의 실시 예는 기준 신호에 근거하여 제어 신호를 발생할 수 있는 불휘발성 메모리 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 워드 라인과 비트 라인이 교차하는 영역에 배열된 메모리 셀; 테스트 모드로 동작하는 동안 활성화되고, 외부 장치로부터 제공된 기준 신호에 근거하여 상기 외부 장치로부터 제공되지 않은 제어 신호들을 생성하도록 구성된 제어 신호 생성기; 및 상기 생성된 제어 신호들에 따라 상기 메모리 셀에 대한 동작을 제어하도록 구성된 제어 로직을 포함한다.
본 발명의 실시 예에 따른 적어도 하나의 메모리 셀을 포함하는 불휘발성 메모리 장치의 동작 방법은, 테스트 모드로 동작 중인지의 여부를 판단하고, 테스트 모드로 동작 중인 경우, 외부 장치로부터 제공된 기준 신호에 근거하여 상기 외부 장치로부터 제공되지 않은 제어 신호들을 생성하고, 상기 생성된 제어 신호들에 따라 테스트 동작을 수행한다.
본 발명의 실시 예에 따르면, 불휘발성 메모리 장치를 효과적으로 테스트할 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주기 위한 블럭도이다.
도 2는 본 발명의 실시 예에 따른 제어 신호 생성기를 설명하기 위한 블럭도이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 데이터 입력 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 데이터 출력 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 테스트 모드 동작을 설명하기 위한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주기 위한 블럭도이다. 도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 회로(140), 입력/출력 버퍼 회로(150), 제어 로직(160) 및 제어 신호 생성기(170)를 포함한다.
메모리 셀 어레이(110)는 비트 라인들(BL0~BLn) 및 워드 라인들(WL0~WLm)의 교차 영역에 배열된 복수의 메모리 셀들을 포함한다. 각각의 메모리 셀은 1비트의 데이터를 저장할 수 있다. 이러한 메모리 셀은 싱글 레벨 셀(SLC: single level cell)이라 불린다. 싱글 레벨 셀(SLC)은 소거 상태와 하나의 프로그램 상태에 대응하는 문턱 전압을 갖도록 프로그램된다. 다른 예로서, 각각의 메모리 셀은 2비트 데이터 또는 그 이상의 데이터를 저장할 수 있다. 이러한 메모리 셀은 멀티 레벨 셀(MLC: multi level cell)이라 불린다. 멀티 레벨 셀(MLC)은 소거 상태와 복수의 프로그램 상태들 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램된다. 메모리 셀 어레이(110)는 단층 어레이 구조(single-layer array structure)(또는, 2차원 어레이 구조라고 불림) 또는 다층 어레이 구조(multi-layer array structure)(또는, 3차원 어레이 구조라고 불림)를 갖도록 구현될 수 있다.
행 디코더(120)는 제어 로직(160)의 제어에 따라 동작한다. 행 디코더(120)는 워드 라인들(WL0~WLm)을 통해서 메모리 셀 어레이(110)와 연결된다. 행 디코더(120)는 외부에서 입력된 어드레스(ADDR)를 디코딩하도록 구성된다. 행 디코더(120)는 디코딩 결과에 따라 워드 라인들(WL0~WLm)에 대한 선택 동작 및 구동 동작을 수행하도록 구성된다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작한다. 열 디코더(130)는 비트 라인들(BL0~BLn)을 통해서 메모리 셀 어레이(110)와 연결된다. 열 디코더(130)는 어드레스(ADDR)를 디코딩하도록 구성된다. 열 디코더(130)는 디코딩 결과에 따라 비트 라인들(BL0~BLn)과 데이터 읽기/쓰기 회로(140)를 정해진 단위로 순차적으로 연결하도록 구성된다.
데이터 읽기/쓰기 회로(140)는 제어 로직(160)의 제어에 따라 동작한다. 데이터 읽기/쓰기 회로(140)는 동작 모드에 따라 쓰기 드라이버로써 또는 감지 증폭기로써 동작하도록 구성된다. 예를 들면, 데이터 읽기/쓰기 회로(140)는 프로그램 동작 시 입력/출력 버퍼 회로(150)를 통해 입력된 데이터를 메모리 셀 어레이(110)의 메모리 셀들에 저장하도록 구성된다. 다른 예로서, 데이터 읽기/쓰기 회로(140)는 읽기 동작 시 메모리 셀 어레이(110)의 메모리 셀들로부터 읽혀진 데이터를 입력/출력 버퍼 회로(150)로 출력하도록 구성된다. 데이터 읽기/쓰기 회로(140)는 비트 라인들(BL0~BLn)(또는, 비트 라인 쌍들) 각각에 대응하는 복수의 데이터 읽기/쓰기 회로들(RWC0~RWCn)을 포함할 수 있다. 그러한 까닭에, 비트 라인들(BL0~BLn)(또는, 비트 라인 쌍들)은 대응하는 데이터 읽기/쓰기 회로들(RWC0~RWCn)에 의해서 각각 선택 또는 제어될 수 있다.
입력/출력 버퍼 회로(150)는 외부 장치(예를 들면, 메모리 컨트롤러, 메모리 인터페이스, 호스트 장치 등)로부터 데이터를 입력 받거나, 외부 장치로 데이터를 출력하도록 구성된다. 이를 위해서 입력/출력 버퍼 회로(150)는 데이터 래치 회로(도시되지 않음) 및 출력 드라이빙 회로(도시되지 않음)를 포함할 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호들에 응답하여 불휘발성 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 프로그램(또는 쓰기), 소거 동작을 제어할 것이다. 또한, 제어 로직(160)은 일반적인 읽기, 프로그램, 소거 동작 외에, 테스트 모드와 같은 특정 동작을 제어할 수 있다. 여기에서, 테스트 모드는 불휘발성 메모리 장치(100)를 테스트하거나 불휘발성 메모리 장치의 동작, 초기값 등을 설정하기 위해서 제공되는 특정 동작 모드를 의미한다.
제어 신호 생성기(170)는 외부 장치(예를 들면, 테스트 장치)로부터 제공되는 기준 신호에 근거하여 제어 신호들을 생성하도록 구성된다. 예시적으로, 외부 장치(예를 들면, 테스트 장치)의 물리적 환경으로 인해서, 불휘발성 메모리 장치가 테스트 모드로 동작하는 동안 동작에 필요한 제어 신호들 중 일부만이 불휘발성 메모리 장치(100)에 제공될 수 있다. 이 경우, 제어 신호 생성기(170)는 제공된 기준 신호에 근거하여 제공되지 않은 제어 신호들을 생성하도록 구성된다. 제어 신호 생성기(170)를 통해 생성되는 제어 신호들은 도 2를 통해서 상세히 설명될 것이다.
예시적으로, 제어 신호 생성기(170)는 입력/출력 버퍼 회로(150) 또는 제어 로직(160)과 구분된 회로 블럭일 것이다. 그러나, 설계 변경에 따라서, 제어 신호 생성기(170)는 입력/출력 버퍼 회로(150) 또는 제어 로직(160)에 포함될 수 있다.
본 발명의 실시 예에 따르면, 불휘발성 메모리 장치(100)는 테스트 모드로 동작하는 동안 외부 장치로부터 제공되지 않은 제어 신호들을 내부적으로 생성할 수 있다. 따라서, 불휘발성 메모리 장치(100)의 제어에 필요한 제어 신호들을 인가하기 위한 핀(또는 패드)의 수를 줄일 수 있다. 또한, 불휘발성 메모리 장치(100)의 제어가 간결해질 수 있다.
도 2는 본 발명의 실시 예에 따른 제어 신호 생성기를 설명하기 위한 블럭도이다. 도 2를 참조하면, 패드(_PD)는 외부 장치로부터 제공된 제어 신호가 인가되는 패드(또는 핀)를 나타내고, 입력단(_IN)은 패드(_PD)를 통해 제공된 제어 신호가 입력되는 회로 블럭(예를 들면, 제어 로직(도 1의 160))의 특정 노드를 나타낸다.
앞서 설명된 바와 같이, 불휘발성 메모리 장치(도 1의 100)는 입출력 멀티플렉싱(multiplexing) 방식을 사용한다. 즉, 불휘발성 메모리 장치(100)는 데이터 입출력 핀들(또는 패드들)을 통해 데이터는 물론, 명령과 어드레스를 수신할 수 있다. 입출력 멀티플렉싱 방식을 사용하기 위해서, 불휘발성 메모리 장치(100)는 입력된 제어 신호들의 조합을 통해 데이터 입출력 핀들에 인가된 신호가 무엇인지를 판별할 수 있다.
예시적으로, 그러한 제어 신호들은 명령 래치 활성화(command latch enable) 신호(CLE), 어드레스 래치 활성화(address latch enable) 신호(ALE), 쓰기 활성화(write enable) 신호(WE) 및 읽기 활성화(read enable) 신호(RE)를 포함할 수 있다. 이러한 제어 신호들은 단지 본 발명의 실시 예를 설명하기 위한 것이며, 불휘발성 메모리 장치(100)의 종류에 따라 달라질 수 있음은 잘 이해될 것이다.
명령 래치 활성화 신호(CLE)는 데이터 입출력 핀들을 통해 입력된 신호가 명령어라는 것을 알려주기 위해서 불휘발성 메모리 장치(100)에 제공되는 신호이다. 어드레스 래치 활성화 신호(ALE)는 데이터 입출력 핀들을 통해 입력된 신호가 어드레스라는 것을 알려주기 위해서 불휘발성 메모리 장치(100)에 제공되는 신호이다. 쓰기 활성화 신호(WE)는 데이터 입출력 핀들을 통해 명령, 어드레스 또는 데이터를 입력하기 위해서 불휘발성 메모리 장치(100)에 제공되는 신호이다. 읽기 활성화 신호(RE)는 메모리 셀들로부터 독출된 데이터를 임시 저장하는 데이터 읽기/쓰기 회로(도 1의 140)가 저장된 데이터를 입력/출력 버퍼 회로(도 1의 150)를 통해 외부로 출력하도록 제어하기 위해서 불휘발성 메모리 장치(100)에 제공되는 신호이다.
한편, 불휘발성 메모리 장치(100)는, 데이터의 입출력 속도를 높이기 위해서, 데이터 스트로브 신호(DQS)를 사용한다. 불휘발성 메모리 장치(100)는 외부 장치로부터 제공된 데이터 스트로브 신호(DQS)에 동기하여 데이터를 제공받도록 구성된다. 이 경우, 불휘발성 메모리 장치(100)는 쓰기 활성화 신호(WE)에 무관하게 데이터를 제공받을 수 있다. 불휘발성 메모리 장치(100)는 데이터 스트로브 신호(DQS)와 데이터 스트로브 신호(DQS)에 동기된 데이터를 외부 장치로 제공하도록 구성된다.
제어 신호 생성기(170)는 불휘발성 메모리 장치(100)가 테스트 모드로 동작하는 동안 테스트 모드 활성화 신호(TM_EN)에 응답하여 활성화된다. 제어 신호 생성기(170)는 기준 신호(REF_SG)에 근거하여 외부 장치로부터 제공되지 않은 제어 신호들을 생성하도록 구성된다. 예를 들면, 제어 신호 생성기(170)는 데이터 스트로브 신호 쌍(DQS 및 DQSC) 및 읽기 활성화 신호 쌍(RE 및 REC)을 생성할 수 있다. 생성된 데이터 스트로브 신호 쌍(DQS 및 DQSC)은 데이터 스트로브 신호 입력단들(DQS_IN 및 DQSC_IN)에 각각 전달된다. 생성된 읽기 활성화 신호 쌍(RE 및 REC)은 읽기 활성화 신호 입력단들(RE_IN 및 REC_IN)에 각각 전달된다.
정상적인 데이터 입출력 동작 시, 명령 래치 활성화 신호(CLE), 어드레스 래치 활성화 신호(ALE) 및 쓰기 활성화 신호(WE)는 불휘발성 메모리 장치(100)에 제공되지 않는다. 그러나, 불휘발성 메모리 장치(100)가 테스트 모드로 동작하는 동안, 제어 신호 생성기(170)의 제어 신호 생성 동작을 위해서 명령 래치 활성화 신호(CLE), 어드레스 래치 활성화 신호(ALE) 및 쓰기 활성화 신호(WE)가 불휘발성 메모리 장치(100)에 제공된다. 제어 신호 생성기(170)는 명령 래치 활성화 신호(CLE), 어드레스 래치 활성화 신호(ALE) 및 쓰기 활성화 신호(WE)의 조합에 따라 데이터 스트로브 신호 쌍(DQS 및 DQSC) 또는 읽기 활성화 신호 쌍(RE 및 REC)을 생성하도록 구성된다. 제어 신호 생성기(170)를 통해 생성되는 이러한 제어 신호들은 도 3 및 도 4를 통해 상세히 설명될 것이다.
도 2에서는, 기준 신호(REF_SG)가 읽기 활성화 신호(RE)를 인가하기 위한 패드(RE_PD)를 통해 제공된 것을 예시하였지만, 기준 신호(REF_SG)는 제어 신호가 인가되지 않는 다른 제어 신호 패드들을 통해 제공될 수 있다. 예를 들면, 기준 신호(REF_SG)는 읽기 활성화 상보 신호(REC)를 인가하기 위한 패드, 데이터 스트로브 신호(DQS)를 인가하기 위한 패드 또는 데이터 스트로브 상보 신호(DQSC)를 인가하기 위한 패드를 통해 외부 장치로부터 제공될 수 있다. 여기에서, 상보 신호(complementary signal)는, 잘 알려진 바와 같이, 원래 신호에 비해 반대 위상을 갖는 신호이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 데이터 입력 동작을 설명하기 위한 타이밍도이다. 도 3에 있어서, 설명의 간략화를 위해서, 불휘발성 메모리 장치(도 1의 100)는 외부 장치(예를 들면, 테스트 장치)로부터 제공된 명령 및 어드레스에 따라 테스트 모드로 진입하였고, 데이터를 입력받기 위한 상태로 설정되었음을 가정한다.
제어 신호 생성기(도 1의 170)는, 명령 래치 활성화 신호(CLE)와 어드레스 래치 활성화 신호(ALE)가 논리 하이(high) 상태로 활성화되고 쓰기 활성화 신호(WE)가 논리 로우(low) 상태로 활성화된 경우, 기준 신호(REF_SG)에 근거하여 데이터 스트로브 신호 쌍(DQS 및 DQSC)을 생성한다. 제어 신호 생성기(170)는 기준 신호(REF_SG)의 주기(T1)와 다른 주기(T2)를 갖는 데이터 스트로브 신호 쌍(DQS 및 DQSC)을 생성할 수 있다. 즉, 제어 신호 생성기(170)는 기준 신호(REF_SG)의 주기(T1)를 가변하여 데이터 스트로브 신호 쌍(DQS 및 DQSC)을 생성할 수 있다. 예시적으로, 데이터 스트로브 신호 쌍(DQS 및 DQSC)의 주기(T2)는 기준 신호(REF_SG)의 주기(T1)보다 빠를 수 있다.
불휘발성 메모리 장치(100)가 테스트 모드로 동작하는 동안 데이터 스트로브 신호 쌍(DQS 및 DQSC)이 외부 장치로부터 제공되지 않더라도, 불휘발성 메모리 장치(100)는 제어 신호 생성기(170)에 의해서 생성된 데이터 스트로브 신호 쌍(DQS 및 DQSC)에 따라 데이터를 받아들이고, 테스트 프로그램 동작을 수행할 수 있다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 데이터 출력 동작을 설명하기 위한 타이밍도이다. 도 4에 있어서, 설명의 간략화를 위해서, 불휘발성 메모리 장치(도 1의 100)는 외부 장치(예를 들면, 테스트 장치)로부터 제공된 명령 및 어드레스에 따라 테스트 모드로 진입하였고, 데이터를 출력하기 위한 상태로 설정되었음을 가정한다.
제어 신호 생성기(도 1의 170)는, 명령 래치 활성화 신호(CLE), 어드레스 래치 활성화 신호(ALE) 및 쓰기 활성화 신호(WE)가 논리 하이(high) 상태로 활성화된 경우, 기준 신호(REF_SG)에 근거하여 읽기 제어 신호 쌍(RE 및 REC)을 생성한다. 제어 신호 생성기(170)는 기준 신호(REF_SG)의 주기(T1)와 다른 주기(T3)를 갖는 읽기 제어 신호 쌍(RE 및 REC)을 생성할 수 있다. 즉, 제어 신호 생성기(170)는 기준 신호(REF_SG)의 주기(T1)를 가변하여 읽기 제어 신호 쌍(RE 및 REC)을 생성할 수 있다. 예시적으로, 읽기 제어 신호 쌍(RE 및 REC)의 주기(T3)는 기준 신호(REF_SG)의 주기(T1)보다 빠를 수 있다.
불휘발성 메모리 장치(100)가 테스트 모드로 동작하는 동안 읽기 활성화 신호 쌍(RE 및 REC)이 외부 장치로부터 제공되지 않더라도, 불휘발성 메모리 장치(100)는 제어 신호 생성기(170)에 의해서 생성된 읽기 활성화 신호 쌍(RE 및 REC)에 따라 메모리 셀 어레이(도 1의 110)로부터 데이터들을 독출할 수 있다. 독출된 데이터들은 데이터 스트로브 신호 쌍(DQS 및 DQSC)에 동기되어 외부 장치로 제공될 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 테스트 모드 동작을 설명하기 위한 순서도이다. 도 1 및 도 5를 참조하여, 불휘발성 메모리 장치(100)의 테스트 모드 동작이 상세히 설명될 것이다.
S110 단계에서, 불휘발성 메모리 장치(100)가 테스트 모드로 동작하는 지의 여부가 판별된다. 불휘발성 메모리 장치(100)가 노멀 모드로 동작하는 경우, 절차는 S150 단계로 진행된다. S150 단계에서, 불휘발성 메모리 장치(100)는 외부 장치로부터 제공된 제어 신호들에 따라 해당하는 동작을 수행한다. 불휘발성 메모리 장치(100)가 테스트 모드로 동작하는 경우, 제어 신호 생성기(170)는 활성화되고, 절차는 S120 단계로 진행된다.
S120 단계에서, 불휘발성 메모리 장치(100)의 제어 신호 생성기(170)는 외부 장치로부터 기준 신호를 수신한다. 기준 신호는, 동작에 필요한 제어 신호 중에서 외부 장치로부터 제공되지 않는 제어 신호에 할당된 핀(또는 패드)을 통해서 수신될 수 있다.
S130 단계에서, 제어 신호 생성기(170)는 수신된 기준 신호에 근거하여 제어 신호들을 생성한다. 여기에서, 생성된 제어 신호들은 외부 장치로부터 제공되지 않은 제어 신호들을 의미한다. 생성된 제어 신호들은 불휘발성 메모리 장치(100)에 데이터를 입력하기 위해서 제공되는 제어 신호, 예를 들면, 데이터 스트로브 신호를 포함할 수 있다. 생성된 제어 신호들은 불휘발성 메모리 장치(100)의 메모리 셀들로부터 데이터를 독출하는데 사용되는 제어 신호, 예를 들면, 읽기 활성화 신호를 포함할 수 있다.
S140 단계에서, 불휘발성 메모리 장치(100)는 내부적으로 생성된 제어 신호들에 따라 해당하는 동작을 수행한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)는, 테스트 모드로 동작하는 동안, 외부 장치로부터 동작에 필요한 일부 제어 신호들이 제공되지 않더라도, 기준 신호에 근거하여 제공되지 않은 제어 신호들을 생성할 수 있다. 따라서, 불휘발성 메모리 장치(100)의 제어에 필요한 제어 신호들을 인가하기 위한 핀(또는 패드)의 수를 줄일 수 있다. 또한, 불휘발성 메모리 장치(100)의 제어가 간결해질 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 불휘발성 메모리 장치
110 : 메모리 셀 어레이
120 : 행 디코더
130 : 열 디코더
140 : 데이터 읽기/쓰기 회로
150 : 입력/출력 버퍼 회로
160 : 제어 로직
170 : 제어 신호 생성기

Claims (18)

  1. 워드 라인과 비트 라인이 교차하는 영역에 배열된 메모리 셀;
    테스트 모드로 동작하는 동안 활성화되고, 외부 장치로부터 제공된 기준 신호에 근거하여 상기 외부 장치로부터 제공되지 않은 제어 신호들을 생성하도록 구성된 제어 신호 생성기; 및
    상기 생성된 제어 신호들에 따라 상기 메모리 셀에 대한 동작을 제어하도록 구성된 제어 로직을 포함하며,
    상기 기준 신호는 상기 외부 장치로부터 제공되지 않은 상기 제어 신호들을 수신하기 위해 할당된 패드들 중 어느 하나를 통해서 제공되는 불휘발성 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 생성된 제어 신호들은 상기 메모리 셀에 프로그램될 데이터를 수신하기 위한 데이터 스트로브 신호를 포함하는 불휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 생성된 제어 신호들은 상기 데이터 스트로브 신호의 반대 위상을 갖는 데이터 스트로브 상보 신호를 포함하는 불휘발성 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 셀에 데이터를 저장하거나, 상기 메모리 셀에 저장된 데이터를 독출하고 독출된 데이터를 임시 저장하도록 구성된 데이터 읽기/쓰기 회로를 더 포함하는 불휘발성 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 생성된 제어 신호들은 상기 독출된 데이터가 상기 외부 장치로 출력되도록 상기 데이터 읽기/쓰기 회로를 제어하기 위한 읽기 제어 신호를 포함하는 불휘발성 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 생성된 제어 신호들은 상기 읽기 제어 신호의 반대 위상을 갖는 읽기 제어 상보 신호를 포함하는 불휘발성 메모리 장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어 신호 생성기는 상기 기준 신호의 주기와 서로 다른 주기를 갖는 상기 제어 신호들을 생성하도록 구성된 불휘발성 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제어 신호 생성기는 상기 기준 신호의 주기보다 빠른 주기를 갖는 상기 제어 신호들을 생성하도록 구성된 불휘발성 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어 신호 생성기는 명령 래치 활성화 신호, 어드레스 래치 활성화 신호 및 쓰기 활성화 신호의 조합에 따라 상기 메모리 셀에 프로그램될 데이터를 수신하기 위한 데이터 스트로브 신호 및 상기 메모리 셀로부터 독출된 데이터가 상기 외부 장치로 출력되도록 제어하기 위한 읽기 제어 신호 중 어느 하나를 생성하도록 구성된 불휘발성 메모리 장치.
  11. 적어도 하나의 메모리 셀을 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서:
    테스트 모드로 동작 중인지의 여부를 판단하고, 테스트 모드로 동작 중인 경우, 외부 장치로부터 제공된 기준 신호에 근거하여 상기 외부 장치로부터 제공되지 않은 제어 신호들을 생성하고, 상기 생성된 제어 신호들에 따라 테스트 동작을 수행하며,
    정상 모드로 동작 중인 경우, 상기 외부 장치로부터 제공된 제어 신호들에 따라 동작을 수행하는 불휘발성 메모리 장치의 동작 방법.
  12. 삭제
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 생성된 제어 신호들은 상기 메모리 셀에 프로그램될 데이터를 수신하기 위한 데이터 스트로브 신호를 포함하는 불휘발성 메모리 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 데이터 스트로브 신호는 상기 기준 신호의 주기보다 빠른 주기를 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 생성된 제어 신호들은 상기 데이터 스트로브 신호의 반대 위상을 갖는 데이터 스트로브 상보 신호를 포함하는 불휘발성 메모리 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 생성된 제어 신호들은 상기 메모리 셀로부터 독출된 데이터가 상기 외부 장치로 출력되도록 제어하기 위한 읽기 제어 신호를 포함하는 불휘발성 메모리 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 읽기 제어 신호는 상기 기준 신호의 주기보다 빠른 주기를 갖는 것을 특징으로하는 불휘발성 메모리 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 생성된 제어 신호들은 상기 읽기 제어 신호의 반대 위상을 갖는 읽기 제어 상보 신호를 포함하는 불휘발성 메모리 장치의 동작 방법.
KR1020120085680A 2012-08-06 2012-08-06 불휘발성 메모리 장치 및 그것의 동작 방법 KR101921101B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120085680A KR101921101B1 (ko) 2012-08-06 2012-08-06 불휘발성 메모리 장치 및 그것의 동작 방법
US13/713,505 US9036429B2 (en) 2012-08-06 2012-12-13 Nonvolatile memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120085680A KR101921101B1 (ko) 2012-08-06 2012-08-06 불휘발성 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140019538A KR20140019538A (ko) 2014-02-17
KR101921101B1 true KR101921101B1 (ko) 2018-11-22

Family

ID=50025344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120085680A KR101921101B1 (ko) 2012-08-06 2012-08-06 불휘발성 메모리 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9036429B2 (ko)
KR (1) KR101921101B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115482862A (zh) 2016-07-13 2022-12-16 铠侠股份有限公司 存储装置及存储系统
US9966124B2 (en) * 2016-09-02 2018-05-08 Toshiba Memory Corporation Memory device
KR20180058478A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682182B1 (ko) 2004-04-12 2007-02-12 주식회사 하이닉스반도체 내부 클럭 더블러 및 이를 포함한 반도체 메모리 장치 및그의 데이터 출력방법
KR100612128B1 (ko) 2004-12-16 2006-08-11 삼성전자주식회사 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기
US7518930B2 (en) * 2006-04-21 2009-04-14 Sandisk Corporation Method for generating and adjusting selected word line voltage
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR101022882B1 (ko) * 2009-06-12 2011-03-16 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
KR20110131648A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20140019538A (ko) 2014-02-17
US9036429B2 (en) 2015-05-19
US20140036604A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
JP6420504B2 (ja) メモリデバイスにおける異なるセンスノード電圧を使用するベリファイ動作
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
US20090180323A1 (en) Nonvolatile memory device, program method thereof, and memory system including the same
JP2013235646A (ja) 抵抗性メモリのテスト方法、システム及びアーキテクチャー
KR20140028481A (ko) 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
CN107408411B (zh) 存储器装置及其控制方法
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
CN107492392B (zh) 半导体存储器件及其操作方法
KR20100042853A (ko) 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
US7085158B2 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
CN105321579B (zh) 存储器件及包括存储器件的存储系统
KR20170007927A (ko) 반도체장치 및 반도체시스템
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US7796441B2 (en) Method of reading configuration data in flash memory device
KR102156276B1 (ko) 메모리 장치 및 이의 동작 방법
KR101921101B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
CN111198657A (zh) 存储器控制器、操作存储器控制器的方法和存储器系统
KR20130075541A (ko) 반도체 장치 및 그 센싱 방법
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
US8416601B2 (en) Phase change random access memory apparatus for controlling data transmission
TW202213668A (zh) 邏輯模擬裝置及邏輯模擬程式
CN114822659A (zh) 具有页缓冲器的存储器设备
US9368165B2 (en) Current generation circuit and semiconductor device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right