KR20160016386A - 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법 - Google Patents

라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법 Download PDF

Info

Publication number
KR20160016386A
KR20160016386A KR1020140100444A KR20140100444A KR20160016386A KR 20160016386 A KR20160016386 A KR 20160016386A KR 1020140100444 A KR1020140100444 A KR 1020140100444A KR 20140100444 A KR20140100444 A KR 20140100444A KR 20160016386 A KR20160016386 A KR 20160016386A
Authority
KR
South Korea
Prior art keywords
current
program
emphasis
control code
pulse
Prior art date
Application number
KR1020140100444A
Other languages
English (en)
Inventor
안창용
신윤재
이인수
천준호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140100444A priority Critical patent/KR20160016386A/ko
Priority to US14/515,774 priority patent/US9355720B2/en
Priority to CN201510131785.0A priority patent/CN105321560B/zh
Publication of KR20160016386A publication Critical patent/KR20160016386A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술의 일 실시예에 의한 라이트 드라이버는 프로그램 모드시, 라이트 드라이버로부터 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 프로그램 타겟 셀의 저항값에 따라 설정되는 제어코드에 응답하여, 프리-엠파시스 전류 펄스의 크기 및 인가 시간을 결정하고, 기 설정된 프로그램 전류에 프리-엠파시스 전류를 부가하여 메모리 회로부로 제공할 수 있다.

Description

라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법{Write Driver, Resistibility Memory Apparatus and Operation Method Thereof}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법에 관한 것이다.
비휘발성 메모리를 대표하였던 플래시 메모리는 높은 동작 전압이 필요함에 따라 고내압 회로가 필수적이며 따라서 칩 면적 사용 효율이 낮다. 아울러 데이터 기록 횟수에 제한이 있고 데이터 보존 특성을 확보하기 위한 스케일링의 한계도 있다.
플래시 메모리의 기술적 한계를 극복하고자 연구된 비휘발성 차세대 메모리는 데이터의 비휘발성, 빠른 처리 속도, 랜덤 액세스, 낮은 전력 소비, 초소형, 안전성 등 요구되는 장점들을 고루 갖춘 이상적인 메모리를 말한다.
비휘발성 차세대 메모리는 단위 메모리 셀의 구조나 데이터 저장 물질의 종류에 따라 강유전체 램(FeRAM), 강자성 램(MRAM), 상변화 램(PRAM), 저항 램(ReRAM), 폴리머 램(PoRAM) 등으로 구분할 수 있다.
이 중 상변화 램, 저항 램 등과 같은 저항변화 메모리 소자는 데이터 저장물질의 저항 상태에 따라 정보 저장 상태를 정의한다. 저항변화 메모리 소자에서는 프로그램 동작시 데이터 저장물질이 요구되는 저항상태를 갖질 수 있는 프로그램 전류를 인가한다.
프로그램 전류는 라이트 드라이버를 통해 공급되는데, 라이트 드라이버로부터의 셀 위치에 따라, 셀에 실제로 인가되는 프로그램 전류의 펄스 형태가 달라질 수 있다.
이는 라이트 드라이버로부터 라이트 대상 셀까지의 거리 사이에서 결정되는 시정수에 의해 프로그램 전류 펄스의 라이징(rising) 및 폴링(falling) 슬롭(slop)이 변화되기 때문이다.
도 1에는 라이트 드라이버에서 출력되는 프로그램 전류 펄스(a)가 라이트 드라이버로부터 가까이 위치한 셀에 공급되는 경우(b) 및 멀리 위치한 셀에 공급되는 경우(c)를 도시하였다. 라이트 드라이버로부터 멀리 위치한 셀의 경우 프로그램 전류 펄스의 라이징 슬롭이 낮아진 것을 알 수 있다.
프로그램 전류 펄스의 라이징 슬롭이 낮아졌다는 것은 대상 셀에 요구되는 만큼의 전류를 전달하지 못하여, 목적하는 데이터를 기록하지 못함을 의미한다. 따라서 목적하는 데이터를 기록하기 위해 프로그램 및 검증 과정을 수 차례 반복하는 것이 필요하게 된다.
이에 라이트 드라이버로부터 셀까지의 경로에 따라 결정되는 시정수를 고려하여 프로그램 전류 펄스를 보상하는 방안을 고려할 수 있다. 하지만 라이트 드라이버로부터 셀까지의 경로에 따라 결정되는 시정수만을 고려하게 되면, 프로그램 전 셀의 저항 상태에 따라 오버슛(overshoot) 현상이 발생할 수 있다.
도 2에는 라이트 드라이버에서 공급되는 프로그램 전류 펄스(a) 및 오버슛 현상이 발생한 프로그램 전류 펄스(b)를 도시하였다.
본 발명의 실시예는 정확한 쓰기 동작을 수행할 수 있는 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 시스템과 동작 방법을 개시한다.
본 기술의 일 실시에에 의한 라이트 드라이버는 프로그램 모드시, 라이트 드라이버로부터 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 상기 프로그램 타겟 셀의 저항값에 따라 설정되는 제어코드에 응답하여, 프리-엠파시스 전류 펄스의 크기 및 인가 시간을 결정하고, 기 설정된 프로그램 전류에 상기 프리-엠파시스 전류를 부가하여 메모리 회로부로 제공할 수 있다.
본 기술의 일 실시예에 의한 저항변화 메모리 장치는 복수의 저항변화 메모리 셀을 포함하는 메모리 회로부; 라이트 모드시, 라이트 드라이버로부터 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 상기 프로그램 타겟 셀의 저항값에 따라 제어코드를 생성하는 컨트롤러; 및 상기 제어코드에 응답하여 프리-엠파시스 전류 펄스의 크기 및 인가 시간을 결정하고, 기 설정된 프로그램 전류에 상기 프리-엠파시스 전류를 부가하여 메모리 회로부로 제공하는 상기 라이트 드라이버;를 포함할 수 있다.
본 기술의 일 실시예에 의한 저항변화 메모리 장치의 동작 방법은 라이트 명령에 응답하여 프로그램 타겟 셀의 저항값을 판독하는 단계; 라이트 드라이버로부터 상기 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 상기 프로그램 타겟 셀의 저항값에 따라 제어코드를 생성하는 단계; 및 상기 제어코드에 응답하여 결정된 크기 및 인가 시간을 갖는 프리-엠파시스 전류 펄스를 프로그램 전류에 부가하여 상기 프로그램 타겟 셀로 제공하는 프로그램 단계;를 포함할 수 있다.
본 기술에 의하면 라이트 드라이버로부터 셀의 위치 및 셀 자체의 저항 상태에 따라 스케일링(scaling)된 프로그램 전류 펄스를 공급할 수 있어 정확한 쓰기 동작이 가능해 진다.
도 1은 셀의 위치에 따른 프로그램 전류 펄스 변화를 설명하기 위한 도면,
도 2는 셀의 저항 상태에 따른 프로그램 전류 펄스 변화를 설명하기 위한 도면,
도 3은 본 발명의 실시예에 의한 저항변화 메모리 장치의 구성도,
도 4는 도 3에 도시한 제어코드 생성부의 구성도,
도 5는 본 발명의 실시예에 의한 라이트 드라이버의 구성도,
도 6은 본 발명의 실시예에 의한 라이트 드라이버의 회로도,
도 7은 본 발명의 실시예에 의한 저항변화 메모리 장치의 동작을 설명하기 위한 타이밍도,
도 8 및 도 9는 본 발명의 실시예들에 의한 저항변화 메모리 장치의 동작을 설명하기 위한 흐름도,
도 10은 본 발명의 실시예에 따른 타겟 셀에 대한 시정수 별로 스케일링된 프로그램 전류 펄스의 형태를 설명하기 위한 도면,
도 11은 입력 프로그램 전류 및 프리 엠파시스 전류에 따른 출력 프로그램 전류 펄스의 형태를 설명하기 위한 도면,
도 12 내지 도 16은 본 발명의 실시예들에 따른 시스템을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 구체적으로 설명한다.
도 3은 본 발명의 실시예에 의한 저항변화 메모리 장치의 구성도이다.
본 실시예에 의한 저항변화 메모리 장치(10)는 메모리 회로부(200), 컨트롤러(110), 리드 회로부(120) 및 라이트 드라이버(130)를 포함할 수 있다.
메모리 회로부(200)는 워드라인과 비트라인 간에 접속된 복수의 저항변화 메모리 셀과, 각 메모리 셀에 접속하기 위한 로우 선택부 및 컬럼 선택부를 구비할 수 있다.
컨트롤러(110)는 외부로부터 명령어, 어드레스 및 데이터를 수신하고 라이트 드라이버(130)를 제어하여 메모리 회로부(200)에 데이터를 프로그램할 수 있다. 또한, 외부로부터 명령어 및 어드레스를 수신하고 리드 회로부(120)를 제어하여 메모리 회로부(200)에 의해 데이터를 리드하도록 하고, 리드된 데이터를 외부로 출력할 수 있다.
특히, 컨트롤러(110)는 프로그램 동작시 리드 회로부(120)를 제어하여 타겟 셀의 저항 상태를 미리 리드한다. 그리고, 컨트롤러(110)에 구비되는 제어코드 생성부(1110)는 라이트 드라이버(130)로부터 타겟 셀까지의 경로 상에 존재하는 기생성분 및 미리 리드한 타겟 셀의 저항 상태에 기초하여 프리-엠파시스(pre-emphasis) 전류 펄스를 제어하기 위한 제어코드를 생성한다.
본 발명의 실시예에서 제어코드 생성부(1110)는 타겟 셀까지의 경로 상에 존재하는 기생성분 및 타겟 셀의 저항 상태에 기초하여 프리-엠파시스 전류의 펄스 크기 및 펄스 인가 시간(펄스 폭)을 결정할 수 있다.
일 실시예에서, 제어코드 생성부(1110)는 프리-엠파시스 전류 펄스의 크기를 기 설정해 두고, 라이트 드라이버(130)로부터 타겟 셀까지의 경로 상에 존재하는 기생성분 및 타겟 셀의 저항 상태에 따라 프리-엠파시스 전류 펄스의 인가시간이 가변되도록 제어코드를 생성할 수 있다.
나아가, 제어코드 생성부(1110)는 라이트 드라이버(130)로부터 타겟 셀의 거리에 따라 프리-엠파시스 전류 펄스의 크기를 다르게 설정해 두고, 이에 기초하여 프리-엠파시스 전류 펄스의 인가 시간이 가변되도록 제어코드를 생성할 수 있다.
다른 실시예에서, 제어코드 생성부(1110)는 프리-엠파시스 전류 펄스의 인가 시간을 기 설정된 기준에 따라 산출해 두고, 라이트 드라이버(130)로부터 타겟 셀까지의 경로 상에 존재하는 기생성분 및 타겟 셀의 저항 상태에 따라 프리-엠파시스 전류 펄스의 크기가 가변되도록 제어코드를 생성할 수 있다.
라이트 드라이버(130)는 기 설정된 프로그램 전류와 함께, 제어코드에 따라 결정된 프리-엠파시스 전류를 타겟 셀로 공급하여 프로그램 동작을 수행할 수 있다.
도 4는 도 3에 도시한 제어코드 생성부의 구성도이다.
제어코드 생성부(1110)는 제 1 제어코드 생성 회로(1111) 및 제 2 제어코드 생성회로(1113)를 포함하도록 구성될 수 있다.
제 1 제어코드 생성 회로(1111)는 제어정보(CTR_IF) 및 타겟 셀의 저항 상태(PRE_RD)에 기초하여 제 1 제어코드(CODE1<0:x>)를 생성한다. 제어정보(CTR_IF)는 기 설정된 프로그램 전류(IPGM), 라이트 드라이버(130)로부터 타겟 셀까지의 경로 상에 존재하는 기생성분, 예를 들어 기생저항(RP) 및 기생 캐패시턴스(CP)를 포함할 수 있다. 일 실시예에서, 제 1 제어코드(CODE1<0:x>)는 프리-엠파시스 전류 펄스의 크기 즉, 레벨을 결정하도록 구성될 수 있다.
제 2 제어코드 생성 회로(1113)는 타겟 셀의 저항 상태(PRE_RD)에 기초하여 제 2 제어코드(CODE2<0:x>)를 생성한다. 일 실시예에서, 제 2 제어코드(CODE2<0:x>)는 프리-엠파시스 전류 펄스의 인가 시간을 결정하도록 구성될 수 있다.
제어코드 생성부(1110)에서 제 1 제어코드(CODE1<0:x>) 및 제 2 제어코드(CODE2<0:x>)를 생성하는 원리의 일 예를 설명하면 다음과 같다.
일반적으로 전압(V), 전류(I) 및 저항(R)은 다음과 같은 관계를 갖는다.
[수학식 1]
Figure pat00001
라이트 드라이버(130)로부터 타겟 셀 까지의 기생성분 즉, 기생저항(RP) 및 기생 캐패시턴스(CP)에 의한 시정수(τ)를 고려할 때, 기생 캐패시터에 대한 충전 전압은 하기 수학식 2로 나타낼 수 있음이 알려져 있다.
[수학식 2]
Figure pat00002
여기에서, VO는 충전 전압, VIN은 입력전압, t는 충전 시간을 의미한다.
기 설정된 프로그램 전류(IPGM)에 프리-엠파시스 전류(IPRE)를 더하여 전류를 공급하여 타겟 셀에 원하는 만큼의 전압을 인가하는 상황을 가정하면 수학식 1 및 수학식 2로부터 다음을 유도할 수 있다.
[수학식 3]
Figure pat00003
수학식 3에서 RPATH는 타겟 셀까지의 경로 상에 존재하는 기생저항(RP)과 타겟 셀의 저항 상태를 합한 값(RPATH=RP+Rcell)으로 나타낼 수 있다. 프로그램 전류(IPGM)은 기 설정된 값이며, 시정수(τ)는 라이트 드라이버(130)로부터 타겟 셀 까지의 기생 저항(RP), 셀 자체 저항(Rcell), 기생 캐패시터(CP)를 고려하여
Figure pat00004
로 결정된다.
수학식 3을 프리-엠파시스 전류(IPRE)에 대해 다시 쓰면 수학식 4와 같다.
[수학식 4]
Figure pat00005
결국, 프리-엠파시스 전류(IPRE)의 크기는 프리-엠파시스 전류(IPRE)의 인가 시간과 상호 관계가 있음을 알 수 있다.
이에 기초하여 본 발명에서는 두 가지 프리-엠파시스 방안을 제안한다. 한가지는 시간 가변 프로그램 방식이고 다른 한 가지는 전류 가변 프로그램 방식이다.
<시간 가변 프로그램 방식>
먼저, 시간 가변 프로그램 방식에 대해 설명한다.
본 실시예에서는 모든 셀에 대하여 프로그램 전류(IPGM)를 동일한 배수(g)만큼 증가시킨 프리 엠파시스 전류(IPRE=g*IPGM)를 공급하되, 시정수(
Figure pat00006
)를 고려하여 프리 엠파시스 전류(IPRE) 공급 시간(t)을 가변시킨다. 기생 저항(RP) 및 기생 캐패시턴스(CP)가 라이트 드라이버(130)로부터 타겟 셀까지의 거리에 따라 다른 값을 가질 수 있음은 물론이며, 이러한 시정수(τ)는 경로 상에 존재하는 기생 성분과 프리 리드 동작을 통해 결정된다.
따라서, 일정한 크기(g*IPGM)의 프리-엠파시스 전류(IPRE)가 타겟 셀의 위치 및 저항 상태에 따라 수학식 4로부터 산출되는 시간(t)만큼 공급될 수 있다.
시간 가변 프로그램 방식의 다른 실예에서, 라이트 드라이버(130)로부터 각 타겟 셀 까지의 거리에 따라 각기 다르게 결정된 배수(g1~gm)로 프로그램 전류(IPGM)를 증가시킨 프리 엠파시스 전류(IPRE)를 공급할 수 있다. 이 경우에도 타겟 셀 까지의 경로 상에 존재하는 기생 성분 및 타겟 셀의 저항 상태에 따라 결정되는 시정수를 고려하여 프리 엠파시스 전류(IPRE) 공급 시간(t)을 가변시킬 수 있다. 즉, 라이트 드라이버(130)로부터 제 1 거리에 있는 모든 타겟 셀에 대해서는 동일한 제 1 배수(g1)로 프로그램 전류(IPGM)을 증가시키고, 제 2 거리에 있는 모든 타겟 셀에 대해서는 제 1 배수(g1)와 다른 제 2 배수(g2)로 프로그램 전류(IPGM)을 증가시키는 등, 동일한 위치의 타겟 셀에 대해서는 동일 배수로 프로그램 전류(IPGM)를 증가시키고 다른 위치의 타겟 셀에 대해서는 다른 배수로 프로그램 전류(IPGM)를 증가시키는 방식으로 프리-엠파시스 전류(IPRE)의 크기를 설정할 수 있다. 아울러, 타겟 셀의 위치에 따라 설정된 배수(g1~gm) 및 수학식 4에 기초하여 프리-엠파시스 전류(IPRE)의 인가 시간(t)을 산출할 수 있다.
시간 가변 프로그램 방식을 보다 구체적으로 설명하면, 먼저 프로그램할 모든 타겟 셀에 대해 프리 리드 동작을 수행하고, 타겟 셀 까지의 기생성분(RP, CP)에 기초하여 시정수(τ)를 산출한다.
그리고 기 결정된 배수(g, 또는 g1~gm)만큼 프로그램 전류(IPGM)를 증가시킨 값을 프리 엠파시스 전류(IPRE) 레벨로 설정하고, 이에 기초하여 프리 엠파시스 전류(IPRE) 공급 시간(t)을 산출한다. 이후, 프로그램 전류 (IPGM)를 공급함과 동시에, 기 결정된 프리-엠파시스 전류(IPRE) 레벨 및 산출된 프리 엠파시스 전류 공급 시간(t)에 따라 프리-엠파시스 전류(IPRE)를 타겟 셀로 공급한다.
<전류 가변 프로그램 방식>
다음, 전류 가변 프로그램 방식에 대해 설명한다.
일 실시예에서 특정 셀, 예를 들어 라이트 드라이버(130)로부터 가장 멀리 있는 셀(CELLfar)을 기준으로 프로그램 전류(IPGM)를 증가시킬 배수(H)를 결정한다. 그리고, 결정된 배수(H)와 해당 셀 즉, 가장 멀리 있는 셀로부터 얻어진 시정수(
Figure pat00007
)에 기초하여 프리 엠파시스 전류(IPRE , far) 공급시간(t)을 산출한다. 따라서 라이트 드라이버(130)로부터 가장 멀리 있는 셀(CELLfar)에 대해, 프로그램 전류(IPGM)를 H배만큼 증가시킨 프리 엠파시스 전류(IPRE,far)를 결정된 프리 엠파시스 전류 공급시간(t) 동안 제공할 수 있게 된다.
가장 멀리 있는 셀(CELLfar)을 제외한 셀에 대해서는 각 셀의 시정수와, 상기 과정에서 얻어진 프리 엠파시스 전류 공급시간(t) 및 수학식 4에 기초하여 프로그램 전류(IPGM)를 증가시킬 배수를 각 셀에 대해 결정한다. 그리고 각 셀에 대해 결정된 배수만큼 증가시킨 프리 엠파시스 전류(IPRE)를 프리 엠파시스 전류 공급시간(t) 동안 제공한다.
전류 가변 프로그램 방식의 다른 실시예에서, 셀의 자체 저항(Rcell)과 타겟 저항(Rtarget)에 따라 초기 증가 배수(H)를 세분화할 수 있다. 예를 들어 프리 리드 결과 셀의 자체 저항(Rcell)이 타겟 저항(Rtarget)보다 높은 것으로 확인되는 셀은 상대적으로 많은 양의 프리-엠파시스 전류를 요구하는 것으로 판단할 수 있고, 셀의 자체 저항(Rcell)이 타겟 저항(Rtarget)보다 낮은 것으로 확인되는 셀은 상대적으로 적은 양의 프리-엠파시스 전류를 요구하는 것으로 판단할 수 있을 것이다.
따라서, 프리 리드 결과 셀의 자체 저항(Rcell)이 타겟 저항(Rtarget)보다 높은 것으로 확인되는 셀의 경우에는 초기 증가 배수를 H보다 큰 값인 H1으로 설정할 수 있다. 셀의 자체 저항(Rcell)이 타겟 저항(Rtarget)보다 낮은 경우에는 초기 증가 배수를 H보다 낮은 값인 H2로 설정할 수 있다.
전류 가변 프로그램 방식에 대해 구체적으로 설명하면, 먼저 프로그램할 모든 메모리 셀에 대해 프리 리드 동작을 통해 각 셀의 자체 저항(Rcell)을 확인하고 이로부터 시정수(τ)를 산출해 둔다.
이후, 프리 엠파시스 전류 공급 시간(t)을 산출한다. 이를 위해 라이트 드라이버(130)로부터 특정 위치, 예를 들어 가장 먼 거리에 있는 메모리 셀(CELLfar)에 대해 기 설정된 배수(H, 또는 H1, 또는 H2)로 프로그램 전류(IPGM)를 증가시킨 프리 엠파시스 전류(IPRE,far)를 공급한다고 가정한다. 그리고 수학식 4를 이용하여 가장 먼 거리에 있는 메모리 셀(CELLfar)에 대한 프리 엠파시스 전류 공급 시간(t)을 산출한다.
나머지 셀들에 대해서는 상기 단계에서 결정한 프리 엠파시스 전류 공급 시간(t)과 각 셀의 시정수(τ)를 고려하거나, 이에 더하여 각 셀에 대한 타겟 저항(Rtarget)을 고려하여, 수학식 4에 기초하여 프로그램 전류(IPGM)를 증가시킬 배수를 산출한다. 그리고, 결정된 배수만큼 증가시킨 프리 엠파시스 전류(IPRE)를 기 산출한 프리 엠파시스 전류 공급시간(t) 동안 제공한다.
결국, 제 1 제어코드 생성회로(1111)는 시간 가변 프로그램 방식 또는 전류 가변 프로그램 방식 중 어느 하나에 의해 결정된 크기로 프리-엠파시스 전류 펄스가 공급될 수 있도록 제 1 제어코드(CODE1<0:x>)를 생성할 수 있다. 또한, 제 2 제어코드 생성회로(1113)는 시간 가변 프로그램 방식 또는 전류 가변 프로그램 방식 중 어느 하나에 의해 결정된 시간 동안 프리-엠파시스 전류 가 공급될 수 있도록 제 2 제어코드(CODE2<0:x>)를 생성할 수 있다.
도 5는 본 발명의 실시예에 의한 라이트 드라이버의 구성도이다.
도 5를 참조하면 라이트 드라이버(130)는 기준전류 생성 회로(1310) 및 펄스 생성 회로(1320)를 포함하도록 구성할 수 있다.
기준전류 생성 회로(1310)는 기 설정된 크기의 기준 전류를 생성한다. 일 실시예에서, 기준전류 생성 회로(1310)는 제 1 기준전류(IREF1)를 생성하는 제 1 기준전류 생성 회로(1311) 및 제 2 기준전류(IREF2)를 생성하는 제 2 기준전류 생성 회로(1313)를 포함할 수 있다.
펄스 생성 회로(1320)는 제어코드에 응답하여 기준전류 생성 회로(1310)에서 생성되는 기준전류를 미러링한다. 이에 따라, 라이트 드라이버(130)로부터 셀 까지의 경로 상에 존재하는 기생성분 및 셀의 자체 저항에 따라 결정되는 크기 및 폭을 갖는 프리-엠파시스 전류(IPRE)를 생성하고 이를 포함하는 프로그램 전류(IPGM)를 생성하여 메모리 회로부로 공급한다. 일 실시예에서, 펄스 생성 회로(1320)는 제 1 기준전류(IREF1)와 제 1 제어코드(CODE1<0:x>)에 응답하여 프리-엠파시스 전류(IPRE)의 크기를 제어하는 펄스 크기 조절부(1321)를 포함할 수 있다. 또한, 펄스 생성 회로(1320)는 제 2 기준전류(IREF2)와 제 2 제어코드(CODE2(0:x>)에 응답하여 프리-엠파시스 전류(IPRE)의 공급 시간을 제어하는 펄스 시간 조절부(1323)를 포함할 수 있다.
펄스 크기 조절부(1321) 및 펄스 시간 조절부(1323)에 의해 결정된 크기 및 폭을 갖는 프리-엠파시스 전류(IPRE)는 기준전류(IREF1, IREF2)의 미러링 결과와 합해져 프로그램 전류(IPGM)로 생성되고, 해당 라이트 드라이버(130)와 접속된 타겟 셀로 공급된다.
도 6은 본 발명의 실시예에 의한 라이트 드라이버(130-1)의 회로도이다.
제 1 기준전류 생성부(1311)는 라이트 펄스 인에이블 신호(WPUL)에 응답하여 라이트 전압(VPWR)에 의해 결정되는 제 1 기준전류(IREF1)를 생성한다. 유사하게, 제 2 기준전류 생성부(1313)는 라이트 펄스 인에이블 신호(WPUL)에 응답하여 라이트 전압(VPWR)에 의해 결정되는 제 2 기준전류(IREF2)를 생성한다.
펄스 크기 조절부(1321)는 제 1 전류미러부(13211) 및 크기 결정부(13213)를 포함할 수 있다. 제 1 전류미러부(13211)는 제 1 기준전류(IREF1)를 미러링하여 제 1 예비 프로그램 전류(IPGM_re1)를 생성한다. 크기 결정부(13213)는 제 1 전류미러부(13211)와 펄스 시간 조절부(1323) 간에 접속되며, 제 1 제어코드(CODE1<0:x>)에 따라 결정되는 크기의 프리-엠파시스 전류(IPRE)를 생성한다. 따라서, 크기 결정부(13213)에 의해 결정된 크기를 갖는 프리-엠파시스 전류(IPRE)는 제 1 전류미러부(13211)로부터 생성되는 제 1 예비 프로그램 전류(IPGM _ re1)에 부가되게 된다. 일 실시예에서, 크기 결정부(13213)는 제 1 제어코드(CODE1<0:x>)의 각 제어비트에 따라 구동되는 복수의 스위칭 소자로 구성할 수 있고, 각 스위칭 소자의 사이즈는 같거나 다르게 설계할 수 있다.
펄스 시간 조절부(1323)는 제 2 전류미러부(13231) 및 시간 결정부(13233)를 포함할 수 있다. 제 2 전류미러부(13231)는 제 2 기준전류(IREF2)를 미러링하여 제 2 예비 프로그램 전류(IPGM_re2)를 생성하여 프리-엠파시스 전류(IPRE) 출력단으로 제공한다. 시간 결정부(13233)는 펄스 크기 조절부(1321)의 출력 단자, 구체적으로는 크기 결정부(13213)의 출력 단자와 메모리 회로부 간에 접속된다. 그리고, 시간 결정부(13233)는 제 2 제어코드(CODE2<0:x>)에 응답하여 펄스 크기 조절부(1321)에서 생성된 프리-엠파시스 전류(IPRE)의 공급 시간을 결정한다. 따라서, 시간 결정부(13233)에 의해 결정된 시간을 갖는 프리-엠파시스 전류(IPRE)가 제 2 전류 미러부(13231)로부터 생성되는 제 2 예비 프로그램 전류(IPGM_re2)에 부가되게 되고, 시간 결정부(13233)의 출력 전류가 최종 프로그램 전류(IPGM)으로 결정된다. 일 실시예에서, 시간 결정부(13233)는 제 2 제어코드(CODE2<0:x>)의 각 제어비트에 따라 구동되는 복수의 스위칭 소자로 구성할 수 있고, 각 스위칭 소자의 사이즈는 같거나 다르게 설계할 수 있다. 일 실시예에서, 제 1 제어코드(CODE1<0:x>) 및 제 2 제어코드(CODE2<0:x>)는 기 설정된 프로그램 전류(IPGM) 인가 시간 동안 메모리 회로부의 타겟 셀로 프로그램 전류(IPGM)가 인가되도록 하되, 프로그램 전류(IPGM) 인가 구간의 전치 구간에 기 결정된 크기를 갖는 프리-엠파시스 전류(IPRE)가 기 결정된 시간 동안 공급되도록 결정할 수 있다.
도 7은 본 발명의 실시예에 의한 저항변화 메모리 장치의 동작을 설명하기 위한 타이밍도이고, 도 8 및 도 9는 본 발명의 실시예들에 의한 저항변화 메모리 장치의 동작을 설명하기 위한 흐름도이다.
도 7 및 도 8을 참조하면, 클럭 신호(CLK)에 동기되어 라이트 인에이블 신호(WE)가 인에이블된 후 프로그램할 타겟 메모리 셀에 대한 프리 리드(PRE_RD) 동작이 수행된다(S101).
프리 리드(PRE_RD) 결과에 따라 프리-엠파시스 전류(IPRE)의 크기 및 공급 시간을 결정하기 위한 제어코드가 설정되며(S103) 도 7에는 시간 가변 프로그램 방식, 즉 각 타겟 셀에 동일한 배수(g)의 프로그램 전류(IPGM)를 프리-엠파시스 전류(IPRE)로 공급하는 예를 나타내었다. 이 때 동일한 저항 분포를 만들고자 하는 타겟 셀 중, 프리 리드 결과 고저항 상태로 판별된 셀에 대해서는 프리-엠파시스 전류(IPRE) 인가 시간을 길게 설정하고, 저저항 상태로 판별된 셀에 대해서는 프리-엠파시스 전류(IPRE) 인가 시간을 짧게 설정할 수 있다.
이와 같이 결정된 프리-엠파시스 전류(IPRE)는 프로그램 전류(IPGM)가 공급되는 구간(T1) 중 전치 구간(T2 또는 T3)에 프로그램 전류(IPGM)에 합산되어 타겟 셀로 공급되어 프로그램 동작이 수행될 수 있다(S105).
도 9는 본 발명에 의한 라이트 동작을 프로그램-검증(Program and Verify; PNV) 방식에 적용한 경우의 동작을 나타낸다.
프로그램 동작을 수행하기 전, 또는 이전 단계의 프로그램이 수행된 후(S301), 타겟 셀들에 대한 저항 상태를 프리 리드한다(S201). 그리고, 프리 리드(PRE_RD) 결과에 따라 프리-엠파시스 전류(IPRE)의 크기 및 공급 시간을 결정하기 위한 제어코드가 설정된다(S203). 제어코드를 설정하는 구체적인 방법은 상술한 바와 같다.
이후, 설정된 제어코드에 따라 프로그램 전류(IPGM)가 공급되는 구간 중 전치 구간에 프리-엠파시스 전류(IPRE)가 프로그램 전류(IPGM)에 합산되어 타겟 셀로 공급되어 프로그램 동작이 수행될 수 있다(S205).
프로그램이 수행된 후에는 타겟 셀에 대한 검증용 리드 동작을 수행하여 목적하는 저항 상태를 갖는지 판별한다(S207). 그리고 판별 결과에 따라 프로그램 과정을 종료하거나 단계 S203으로 복귀하여 이후의 과정을 반복한다.
도 10은 본 발명의 실시예에 따른 타겟 셀에 대한 시정수 별로 스케일링된 프로그램 전류 펄스의 형태를 설명하기 위한 도면이다. 여기에서, 시정수는 라이트 드라이버로부터 타겟 셀 까지의 기생성분 및 타겟 셀의 저항 상태를 프리 리드한 결과로부터 결정됨은 이미 상술하였다.
프리-엠파시스 기술을 적용하지 않은 경우 상대적으로 시정수가 작은 셀과 상대적으로 시정수가 큰 셀로 공급되는 프로그램 전류 펄스 형태가 상이하다(a1, b1).
본 발명에서와 같은 프리-엠파시스 기술을 적용하면, 상대적으로 시정수가 작은 셀에 대해 프로그램 전류(IPGM)가 공급되는 구간(T1) 중 제 1 시간(T4) 동안의 전치 구간에 프리-엠파시스 전류(IPRE)가 추가로 공급될 수 있다(a2).
또한, 상대적으로 시정수가 큰 셀에 대해 프로그램 전류(IPGM)가 공급되는 구간(T1) 중 제 1 시간(T4)보다 긴 제 2 시간(T5) 동안의 전치 구간에 프리-엠파시스 전류(IPRE)가 추가로 공급될 수 있다(b2).
결국 시정수가 작은 셀이나 큰 셀에 동일한 형태의 프로그램 펄스가 제공될 수 있다(a3, b3).
도 10에는 프로그램 전류(IPGM)에 대한 고정된 배수로 프리-엠파시스 전류(IPRE)를 설정하여 두고, 기생성분 및 프리 리드 결과에 따라 프리-엠파시스 전류(IPRE) 공급 시간을 달리한 경우를 예시하였다.
이와 같이 프리-엠파시스 전류(IPRE)를 공급하는 경우 도 11과 같은 결과를 확인할 수 있다. 프리-엠파시스 기술을 적용하지 않는 경우 타겟 셀의 시정수에 따라 입력 프로그램 전류(IPGM)보다 슬롭이 낮은 제 1 프로그램 전류(IPGM1)가 타겟 셀로 공급되어, 원하는 프로그램 결과를 얻을 수 없다.
프리-엠파시스 기술을 적용한 경우 시정수가 상대적으로 작은 셀에 대해 프로그램 전류(IPGM)에 더하여 상대적으로 짧은 구간 동안 제 1 프리-엠파시스 전류(IPRE1)를 공급할 수 있다. 결국 상대적으로 시정수가 작은 셀에는 제 1 프리-엠파시스 전류(IPRE1)만큼 전치 구간이 보상된 제 2 프로그램 전류(IPGM2)가 공급될 수 있다. 또한, 시정수가 상대적으로 큰 셀에 대해 프로그램 전류(IPGM)에 더하여 상대적으로 긴 구간 동안 제 2 프리-엠파시스 전류(IPRE2)를 공급할 수 있다. 결국 상대적으로 시정수가 큰 셀에는 제 2 프리-엠파시스 전류(IPRE2)만큼 전치 구간이 보상된 제 3 프로그램 전류(IPGM3)가 공급될 수 있다.
도 12 내지 도 16은 본 발명의 실시예들에 따른 시스템을 설명하기 위한 도면이다.
도 12는 발명의 일 실시예에 따른 프로세서의 구성도이다.
도 12를 참조하면, 프로세서(20)는 제어부(210), 연산부(220), 저장부(230) 및 캐시 메모리부(240)를 포함할 수 있다.
제어부(210)는 외부 장치로부터 명령어, 데이터 등과 같은 신호를 수신하여 명령어의 해독, 데이터의 입력이나 출력, 처리 등을 수행하는 등 프로세서(20)의 전반적인 동작을 제어한다.
연산부(220)는 제어부(210)가 명령어를 해독한 결과에 따라 여러가지 연산 동작을 수행한다. 연산부(220)는 적어도 하나의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다.
저장부(230)는 레지스터로 기능할 수 있으며 프로세서(20) 내에서 데이터를 저장하는 부분이다. 저장부(230)는 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 및 그 외 다양한 레지스터를 포함할 수 있다. 저장부(230)는 연산부(220)에서 연산을 수행하는 데이터, 수행 결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 기억할 수 있다.
이러한 저장부(230)는 예를 들어 저항변화 메모리 소자로 이루어진 메모리 회로부와, 제어코드 생성부를 구비하는 컨트롤러, 리드 회로부 및 라이트 회로부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 3에 도시한 저항변화 메모리 장치일 수 있다. 따라서, 제어부(210)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 타겟 메모리 셀의 저항 상태를 프리 리드하고, 프리 리드 결과 및 기생성분에 기초하여 결정된 크기 및 폭을 갖는 프리-엠파시스 전류 펄스로 프로그램 전류의 전치 구간을 보상할 수 있다.
캐시 메모리부(240)는 임시 저장 공간으로 작용한다.
도 12에 도시한 프로세서(20)는 전자장치의 중앙처리장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP)), 어플리케이션 프로세서(Application Processor; AP) 등이 될 수 있다.
도 13 및 14는 본 발명의 일 실시예에 따른 데이터 처리 시스템의 구성도이다.
먼저, 도 13에 도시한 데이터 처리 시스템(30)은 메인 컨트롤러(310), 인터페이스(320), 주기억장치(330) 및 보조기억장치(340)를 포함할 수 있다.
데이터 처리 시스템(30)은 데이터를 처리하는 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며, 컴퓨터 서버, 개인 휴대 단말기, 휴대용 컴퓨터, 웹 테이블릿 컴퓨터, 무선 단말기, 이동통신 단말기, 디지털 콘텐츠 플레이어, 카메라, 위성항법장치, 비디오 카메라, 녹음기, 텔레메틱스 장치, AV 시스템, 스마트 TV 등의 전자장치일 수 있다.
다른 실시예에서, 데이터 처리 시스템(30)은 데이터 저장 장치일 수 있으며, 하드디스크, 광학 드라이브, 고상 디스크, DVD 등과 같은 디스크 형태이거나, USB(Universal Serial Bus)메모리, 시큐어 디지털(Secure Digital; SD) 카드, 메모리 스틱, 스마트 미디어 카드, 내외장 멀티미디어 카드, 컴펙트 플래시 카드 등의 카드 형태일 수 있다.
메인 컨트롤러(310)는 주기억장치(330)와 인터페이스(320)를 통해 데이터의 교환을 제어하며, 이를 위해 외부 장치에서 인터페이스(320)를 통해 입력된 명령어들의 해독, 시스템에 저장된 자료의 연산, 비교 등의 동작 전반을 제어한다.
인터페이스(320)는 외부장치와 데이터 처리 시스템(30) 간에 명령 및 데이터가 교환될 수 있는 환경을 제공한다. 인터페이스(320)는 데이터 처리 시스템(30)의 적용 환경에 따라 입력장치(키보드, 키패드, 마우스, 음성 인식장치 등), 출력장치(디스플레이, 스피커)를 포함하는 맨-머신 인터페이스 장치이거나, 또는 카드 인터페이스 장치, 또는 디스크 인터페이스 장치(IDE(Integrated Drive Electronics), SCSI(Small Computer System Interface), SATA(Serial Advanced Technology Attachment), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association 등) 등일 수 있다.
주기억장치(330)는 데이터 처리 시스템(30)이 동작하는 데 필요한 어플리케이션, 제어신호, 데이터 등을 저장하며, 보조기억장치(340)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억 장소로 기능한다. 주기억장치(330)는 비휘발성 특성을 갖는 메모리 장치를 이용하여 구현할 수 있으며, 예를 들어 도 3에 도시한 저항변화 메모리 장치가 이용될 수 있다.
보조기억장치(340)는 프로그램 코드나 데이터 등을 보관하기 위한 공간이며, 고용량의 기억장치일 수 있다. 보조기억장치(340)는 예를 들어 도 3에 도시한 저항변화 메모리 장치가 이용될 수 있다.
즉, 주기억장치(330) 및/또는 보조기억장치(340)는 예를 들어 저항변화 메모리 소자로 이루어진 메모리 회로부와, 제어코드 생성부를 구비하는 컨트롤러, 리드 회로부 및 라이트 회로부 등을 구비할 수 있다. 따라서, 제어부(210)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 타겟 메모리 셀의 저항 상태를 프리 리드하고, 프리 리드 결과 및 기생성분에 기초하여 결정된 크기 및 폭을 갖는 프리-엠파시스 전류 펄스로 프로그램 전류의 전치 구간을 보상할 수 있다.
도 14에 도시한 데이터 처리 시스템(40)은 메모리 컨트롤러(410) 및 저항변화 메모리 장치(420)를 포함할 수 있다.
메모리 컨트롤러(410)는 호스트의 요구에 응답하여 저항변화 메모리 장치(420)를 액세스 하도록 구성되며, 이를 위해 프로세서(411), 동작 메모리(413), 호스트 인터페이스(415) 및 메모리 인터페이스(417)를 구비할 수 있다.
프로세서(411)는 메모리 컨트롤러(410)의 전반적인 동작을 제어하고, 동작 메모리(413)는 메모리 컨트롤러(410)가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호 등이 저장될 수 있다.
호스트 인터페이스(415)는 호스트와 메모리 컨트롤러(410) 사이의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행하고, 메모리 인터페이스(417)는 메모리 컨트롤러(410)와 저항변화 메모리 장치(420)간의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행한다.
저항변화 메모리 장치(420)는 예를 들어, 도 3에 도시한 저항변화 메모리 장치를 이용할 수 있으며, 저항변화 메모리 소자로 이루어진 메모리 회로부와, 제어코드 생성부를 구비하는 컨트롤러, 리드 회로부 및 라이트 회로부 등을 구비할 수 있다. 따라서, 제어부(210)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 타겟 메모리 셀의 저항 상태를 프리 리드하고, 프리 리드 결과 및 기생성분에 기초하여 결정된 크기 및 폭을 갖는 프리-엠파시스 전류 펄스로 프로그램 전류의 전치 구간을 보상할 수 있다.
한편, 도 14에 도시한 데이터 처리 시스템은 디스크 장치로 활용되거나, 또는 휴대용 전자 기기의 내/외장 메모리 카드로 이용되거나, 이미지 프로세서 및 그 외의 응용 칩셋으로 이용될 수 있다.
또한, 메모리 컨트롤러(410)에 구비되는 동작 메모리 또한 도 3에 도시한 메모리 장치를 이용하여 구현할 수 있다.
도 15 및 도 16은 본 발명의 실시예에 따른 전자 시스템의 구성도이다.
도 15에 도시한 전자 시스템(50)은 프로세서(501), 메모리 컨트롤러(503), 저항변화 메모리 장치(505), 입출력 장치(507) 및 기능모듈(500)을 포함할 수 있다.
메모리 컨트롤러(503)는 프로세서(501)의 제어에 따라 저항변화 메모리 장치(505)의 데이터 처리 동작, 예를 들어 라이트, 리드 등의 동작을 제어할 수 있다.
저항변화 메모리 장치(505)에 라이트된 데이터는 프로세서(501) 및 메모리 컨트롤러(503)의 제어에 따라 입출력 장치(507)를 통해 출력될 수 있다. 이를 위해 입출력 장치(507)는 디스플레이 장치, 스피커 장치 등을 포함할 수 있다.
입출력 장치(507)는 또한 입력 장치를 포함할 수 있으며, 이를 통해 프로세서(501)의 동작을 제어하기 위한 제어 신호, 또는 프로세서(501)에 의해 처리될 데이터를 입력할 수 있다.
본 발명의 다른 실시예에서, 메모리 컨트롤러(503)는 프로세서(501)의 일부로 구현되거나 프로세서(501)와 별도의 칩셋으로 구현될 수 있다.
저항변화 메모리 장치(505)는 예를 들어 저항변화 메모리 소자로 이루어진 메모리 회로부와, 제어코드 생성부를 구비하는 컨트롤러, 리드 회로부 및 라이트 회로부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 3에 도시한 저항변화 메모리 장치일 수 있다. 따라서, 제어부(210)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 타겟 메모리 셀의 저항 상태를 프리 리드하고, 프리 리드 결과 및 기생성분에 기초하여 결정된 크기 및 폭을 갖는 프리-엠파시스 전류 펄스로 프로그램 전류의 전치 구간을 보상할 수 있다.
기능모듈(500)은 도 15에 도시한 전자 시스템(50)의 적용 예에 따라 선택된 기능을 수행할 수 있는 모듈이 될 수 있으며, 도 15에는 통신모듈(509)과 이미지 센서(511)를 그 예로 나타내었다.
통신모듈(509)은 전자 시스템(50)이 유선 또는 무선 통신망에 접속하여 데이터 및 제어신호를 교환할 수 있는 통신 환경을 제공한다.
이미지 센서(511)는 광학 이미지를 디지털 이미지 신호들로 변환하여 프로세서(501) 및 메모리 컨트롤러(503)로 전달한다.
통신모듈(509)을 구비한 경우, 도 15의 전자 시스템(50)은 무선통신 단말기와 같은 휴대용 통신기기일 수 있다. 이미지 센서(511)를 구비한 경우 전자 시스템(50)은 디지털 카메라, 디지털 캠코더, 또는 이들 중 어느 하나가 부착된 전자 시스템(PC, 노트북, 이동통신 단말기 등)일 수 있다.
도 16에 도시한 전자 시스템(60)은 카드 인터페이스(601), 메모리 컨트롤러(603) 및 저항변화 메모리 장치(605)를 포함할 수 있다.
도 16에 도시한 전자 시스템(60)은 메모리 카드 또는 스마트 카드의 예시도로, PC카드, 멀티미디어 카드, 임베디드 멀티미디어 카드, 시큐어 디지털 카드, USB 드라이브 중 어느 하나가 될 수 있다.
카드 인터페이스(601)는 호스트의 프로토콜에 따라 호스트와 메모리 컨트롤러(603) 사이에서 데이터 교환을 인터페이싱한다. 일 실시예에서, 카드 인터페이스(601)는 호스트가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 또는 호스트가 사용하는 프로토콜을 지원하는 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
메모리 컨트롤러(603)는 저항변화 메모리 장치(605)와 카드 인터페이스(601) 사이에서 데이터 교환을 제어한다.
저항변화 메모리 장치(605)는 도 2에 도시한 메모리 장치가 이용될 수 있다. 즉, 저항변화 메모리 소자로 이루어진 메모리 회로부와, 제어코드 생성부를 구비하는 컨트롤러, 리드 회로부 및 라이트 회로부 등을 구비할 수 있다. 따라서, 제어부(210)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 타겟 메모리 셀의 저항 상태를 프리 리드하고, 프리 리드 결과 및 기생성분에 기초하여 결정된 크기 및 폭을 갖는 프리-엠파시스 전류 펄스로 프로그램 전류의 전치 구간을 보상할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 저항변화 메모리 장치
200 : 메모리 회로부
110 : 컨트롤러
120 : 리드 회로부
130 : 라이트 드라이버

Claims (20)

  1. 프로그램 모드시, 라이트 드라이버로부터 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 상기 프로그램 타겟 셀의 저항값에 따라 설정되는 제어코드에 응답하여, 프리-엠파시스 전류 펄스의 크기 및 인가 시간을 결정하고, 기 설정된 프로그램 전류에 상기 프리-엠파시스 전류를 부가하여 메모리 회로부로 제공하는 라이트 드라이버.
  2. 제 1 항에 있어서,
    상기 라이트 드라이버는, 상기 제어코드에 따라 상기 프리-엠파시스 전류 펄스의 크기를 결정하는 펄스 크기 조절부; 및
    상기 제어코드에 따라 상기 프리-엠파시스 전류 펄스의 인가 시간을 결정하는 펄스 시간 조절부;
    를 포함하는 라이트 드라이버.
  3. 제 2 항에 있어서,
    상기 펄스 크기 조절부는, 제 1 기준전류를 미러링하여 제 1 예비 프로그램 전류를 생성하는 제 1 전류미러부; 및
    상기 제 1 전류미러부와 출력단 간에 접속되고, 상기 제어코드에 따라 결정되는 크기의 상기 프리-엠파시스 전류 펄스를 상기 제 1 예비 프로그램 전류에 부가하여 상기 출력단으로 제공하는 크기 결정부;
    를 포함하는 라이트 드라이버.
  4. 제 3 항에 있어서,
    상기 크기 결정부는 상기 제어코드에 따라 구동되는 복수의 스위칭 소자를 포함하는 라이트 드라이버.
  5. 제 3 항에 있어서,
    상기 펄스 시간 조절부는, 제 2 기준전류를 미러링하여 제 2 예비 프로그램 전류를 생성하고 상기 출력단으로 제공하는 제 2 전류미러부; 및
    상기 출력단과 상기 메모리 회로부 사이에 접속되고 상기 제어코드에 따라 상기 프리-엠파시스 전류 펄스의 인가 시간을 결정하는 시간 결정부;
    를 포함하는 라이트 드라이버.
  6. 제 5 항에 있어서,
    상기 시간 결정부는 상기 제어코드에 따라 구동되는 복수의 스위칭 소자를 포함하는 라이트 드라이버.
  7. 제 1 항에 있어서,
    상기 프리-엠파시스 전류 펄스의 크기는 모든 프로그램 타겟 셀에 대해 동일하게 설정되고, 상기 프리-엠파시스 전류 펄스의 인가시간은 상기 기생성분 및 각 프로그램 타겟 셀의 저항값에 따라 결정되는 라이트 드라이버.
  8. 제 1 항에 있어서,
    상기 프리-엠파시스 전류 펄스의 크기는 라이트 드라이버로부터의 거리가 동일한 프로그램 타겟 셀에 대해서는 동일하게 설정되고, 라이트 드라이버로부터의 거리가 상이한 프로그램 타겟 셀에 대해서는 각기 다르게 설정되며, 상기 프리-엠파시스 전류 펄스의 인가시간은 상기 프로그램 타겟 셀에 대해 설정된 상기 프리-엠파시스 전류 펄스의 크기, 상기 기생성분 및 각 프로그램 타겟 셀의 저항값에 따라 결정되는 라이트 드라이버.
  9. 제 1 항에 있어서,
    상기 프리-엠파시스 전류 펄스의 인가시간은 모든 프로그램 타겟 셀에 대해 동일하게 설정되고, 상기 프리-엠파시스 전류 펄스의 크기는 상기 기생성분 및 각 프로그램 타겟 셀의 저항값에 따라 결정되는 라이트 드라이버.
  10. 복수의 저항변화 메모리 셀을 포함하는 메모리 회로부;
    라이트 모드시, 라이트 드라이버로부터 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 상기 프로그램 타겟 셀의 저항값에 따라 제어코드를 생성하는 컨트롤러; 및
    상기 제어코드에 응답하여 프리-엠파시스 전류 펄스의 크기 및 인가 시간을 결정하고, 기 설정된 프로그램 전류에 상기 프리-엠파시스 전류를 부가하여 메모리 회로부로 제공하는 상기 라이트 드라이버;
    를 포함하는 저항변화 메모리 장치.
  11. 제 10 항에 있어서,
    상기 컨트롤러는, 상기 프리-엠파시스 전류 펄스의 크기는 모든 프로그램 타겟 셀에 대해 동일하게 설정되고, 상기 프리-엠파시스 전류 펄스의 인가시간은 상기 기생성분 및 각 프로그램 타겟 셀의 저항값에 따라 결정되도록 상기 제어코드를 생성하는 저항변화 메모리 장치.
  12. 제 10 항에 있어서,
    상기 컨트롤러는, 상기 프리-엠파시스 전류 펄스의 크기는 라이트 드라이버로부터의 거리가 동일한 프로그램 타겟 셀에 대해서는 동일하게 설정되고, 라이트 드라이버로부터의 거리가 상이한 프로그램 타겟 셀에 대해서는 각기 다르게 설정되며, 상기 프리-엠파시스 전류 펄스의 인가시간은 상기 프로그램 타겟 셀에 대해 설정된 상기 프리-엠파시스 전류 펄스의 크기, 상기 기생성분 및 각 프로그램 타겟 셀의 저항값에 따라 결정되도록 상기 제어코드를 생성하는 저항변화 메모리 장치.
  13. 제 10 항에 있어서,
    상기 컨트롤러는, 상기 프리-엠파시스 전류 펄스의 인가시간은 모든 프로그램 타겟 셀에 대해 동일하게 설정되고, 상기 프리-엠파시스 전류 펄스의 크기는 상기 기생성분 및 각 프로그램 타겟 셀의 저항값에 따라 결정되도록 상기 제어코드를 생성하는 저항변화 메모리 장치.
  14. 제 10 항에 있어서,
    상기 라이트 드라이버는, 상기 제어코드에 따라 상기 프리-엠파시스 전류 펄스의 크기를 결정하는 펄스 크기 조절부; 및
    상기 제어코드에 따라 상기 프리-엠파시스 전류 펄스의 인가 시간을 결정하는 펄스 시간 조절부;
    를 포함하는 저항변화 메모리 장치.
  15. 제 14 항에 있어서,
    상기 펄스 크기 조절부는, 제 1 기준전류를 미러링하여 제 1 예비 프로그램 전류를 생성하는 제 1 전류미러부; 및
    상기 제 1 전류미러부와 출력단 간에 접속되고, 상기 제어코드에 따라 결정되는 크기의 상기 프리-엠파시스 전류 펄스를 상기 제 1 예비 프로그램 전류에 부가하여 상기 출력단으로 제공하는 크기 결정부;
    를 포함하는 저항변화 메모리 장치.
  16. 제 15 항에 있어서,
    상기 크기 결정부는 상기 제어코드에 따라 구동되는 복수의 스위칭 소자를 포함하는 저항변화 메모리 장치.
  17. 제 15 항에 있어서,
    상기 펄스 시간 조절부는, 제 2 기준전류를 미러링하여 제 2 예비 프로그램 전류를 생성하고 상기 출력단으로 제공하는 제 2 전류미러부; 및
    상기 출력단과 상기 메모리 회로부 사이에 접속되고 상기 제어코드에 따라 상기 프리-엠파시스 전류 펄스의 인가 시간을 결정하는 시간 결정부;
    를 포함하는 저항변화 메모리 장치.
  18. 제 17 항에 있어서,
    상기 시간 결정부는 상기 제어코드에 따라 구동되는 복수의 스위칭 소자를 포함하는 저항변화 메모리 장치.
  19. 라이트 명령에 응답하여 프로그램 타겟 셀의 저항값을 판독하는 단계;
    라이트 드라이버로부터 상기 프로그램 타겟 셀 까지의 경로에 존재하는 기생성분 및 상기 프로그램 타겟 셀의 저항값에 따라 제어코드를 생성하는 단계; 및
    상기 제어코드에 응답하여 결정된 크기 및 인가 시간을 갖는 프리-엠파시스 전류 펄스를 프로그램 전류에 부가하여 상기 프로그램 타겟 셀로 제공하는 프로그램 단계;
    를 포함하는 저항변화 메모리 장치의 프로그램 방법.
  20. 제 19 항에 있어서,
    상기 프로그램 단계 이후 검증 과정을 수행하는 저항변화 메모리 장치의 프로그램 방법.
KR1020140100444A 2014-08-05 2014-08-05 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법 KR20160016386A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140100444A KR20160016386A (ko) 2014-08-05 2014-08-05 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법
US14/515,774 US9355720B2 (en) 2014-08-05 2014-10-16 Write driver, variable resistance memory apparatus including the same, and operation method
CN201510131785.0A CN105321560B (zh) 2014-08-05 2015-03-25 写入驱动器、包括写入驱动器的阻变存储装置和操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140100444A KR20160016386A (ko) 2014-08-05 2014-08-05 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법

Publications (1)

Publication Number Publication Date
KR20160016386A true KR20160016386A (ko) 2016-02-15

Family

ID=55248787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140100444A KR20160016386A (ko) 2014-08-05 2014-08-05 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법

Country Status (3)

Country Link
US (1) US9355720B2 (ko)
KR (1) KR20160016386A (ko)
CN (1) CN105321560B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053704A (ko) * 2018-11-08 2020-05-19 삼성전자주식회사 전송 소자를 포함하는 불휘발성 메모리 장치
US10964382B2 (en) 2018-07-19 2021-03-30 SK Hynix Inc. Variable resistive memory device and method of driving a variable resistive memory device
US11735264B2 (en) 2018-11-20 2023-08-22 National University Corporation Shizuoka University Drive circuit and electronic device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017146692A1 (en) * 2016-02-24 2017-08-31 Hewlett Packard Enterprise Development Lp Memristive control circuits with current control components
US9679643B1 (en) 2016-03-09 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive memory device having a trimmable resistance of at least on of a driver and a sinker is trimmed based on a row location
SG10201606137YA (en) 2016-07-26 2018-02-27 Silicon Storage Tech Inc Current forming of resistive random access memory (rram) cell filament
KR102559530B1 (ko) * 2016-09-19 2023-07-27 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
KR102636091B1 (ko) * 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
KR102710370B1 (ko) 2019-10-01 2024-09-26 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102711537B1 (ko) 2019-10-22 2024-09-30 삼성전자주식회사 메모리 장치
KR102681484B1 (ko) 2019-10-22 2024-07-08 삼성전자주식회사 메모리 장치 및 이의 동작 방법
US20220270680A1 (en) * 2021-02-24 2022-08-25 Intel Corporation Technologies for controlling current through memory cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975473B2 (en) * 2002-09-03 2005-12-13 Texas Instruments Incorporated Power efficient overshoot protection during an operating mode transition
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US7411756B2 (en) * 2004-02-06 2008-08-12 Agere Systems, Inc. Method and apparatus for write head demagnetization
US7365928B2 (en) * 2004-04-14 2008-04-29 Stmicroelectronics, Inc. Write driver with improved boosting circuit and interconnect impedance matching
US7092312B2 (en) * 2004-08-03 2006-08-15 Micron Technology, Inc. Pre-emphasis for strobe signals in memory device
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US20080025080A1 (en) * 2006-07-27 2008-01-31 Cswitch Corporation Method and apparatus for programming phase change devices
KR100809339B1 (ko) 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
CN102077297A (zh) * 2009-05-14 2011-05-25 松下电器产业株式会社 非易失性存储装置和向非易失性存储装置写入数据的方法
KR101095768B1 (ko) * 2010-01-28 2011-12-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR101290080B1 (ko) * 2011-01-28 2013-07-26 주식회사 실리콘웍스 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
KR101866293B1 (ko) 2011-08-23 2018-06-14 삼성전자주식회사 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
US8854872B2 (en) * 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964382B2 (en) 2018-07-19 2021-03-30 SK Hynix Inc. Variable resistive memory device and method of driving a variable resistive memory device
US11482283B2 (en) 2018-07-19 2022-10-25 SK Hynix Inc. Variable resistive memory device and method of driving a variable resistive memory device
KR20200053704A (ko) * 2018-11-08 2020-05-19 삼성전자주식회사 전송 소자를 포함하는 불휘발성 메모리 장치
US11735264B2 (en) 2018-11-20 2023-08-22 National University Corporation Shizuoka University Drive circuit and electronic device

Also Published As

Publication number Publication date
US9355720B2 (en) 2016-05-31
US20160042788A1 (en) 2016-02-11
CN105321560B (zh) 2019-09-06
CN105321560A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
KR20160016386A (ko) 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법
KR102656828B1 (ko) 메모리 장치 및 이의 동작 방법
CN101821811B (zh) 对多级单元存储器进行编程的方法及装置
KR101669550B1 (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101616097B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101517597B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
KR20190123981A (ko) 메모리 장치 및 이의 동작 방법
KR20150136197A (ko) 스토리지 장치의 동작 방법
KR20150031381A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
TWI508084B (zh) 自記憶體陣列判定及轉移資料
US8958251B2 (en) Nonvolatile memory device and method of improving a program efficiency thereof
KR102263043B1 (ko) 비휘발성 메모리 장치, 컨트롤러 및 메모리 시스템
KR20100045674A (ko) 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
KR20150044475A (ko) 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
KR20180028312A (ko) 반도체 메모리 장치 및 그 프로그램 방법
US9922710B1 (en) Resistance variable memory apparatus and read circuit and method therefor
KR20180041327A (ko) 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
KR20180042645A (ko) 전압 레귤레이터 및 이를 포함하는 저항성 메모리 장치
KR20160089768A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9502105B2 (en) Resistive memory device, operating method thereof, and system having the same
US20210217456A1 (en) Memory device and method of operating the same
KR20230020768A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20200014134A (ko) 메모리 장치 및 이의 동작 방법
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
US10923201B2 (en) Memory device and method of operating the memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination