JP2008052841A - 自動セル閾値電圧測定に関する方法、装置及びシステム - Google Patents
自動セル閾値電圧測定に関する方法、装置及びシステム Download PDFInfo
- Publication number
- JP2008052841A JP2008052841A JP2006228873A JP2006228873A JP2008052841A JP 2008052841 A JP2008052841 A JP 2008052841A JP 2006228873 A JP2006228873 A JP 2006228873A JP 2006228873 A JP2006228873 A JP 2006228873A JP 2008052841 A JP2008052841 A JP 2008052841A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- reference current
- voltage
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】測定回路202は、基準電流発生器212と、メモリセル114と、ビット線プリチャージ回路218と、比較/ラッチ回路220、222とを含む。基準電流がメモリセル電流よりも大きい場合、ビット線電圧は増大する。基準電流がメモリセル電流よりも小さい場合、ビット線電圧は低下する。ビット線電圧とプリチャージされたビット線基準電圧とを比較する比較器220が切り替わるまで、基準電流は大きなステップで発生される。基準電流発生器は212、比較器220が切り替わるまで、小さなステップで電流を発生する。基準電流は10nAの精度でメモリセル電流116に収束する。次いで、メモリセル電流116からメモリセルの閾値電圧が決定される。
【選択図】図7
Description
本発明の一つの実施の形態では、閾値電圧測定回路は、基準電流を内部的に発生させるように構成された基準電流発生器を備える。基準電流発生器はビット線と第1の入出力装置との間に動作可能に結合される。また、測定回路は、動作可能に直列配置に結合された複数のフラッシュセルを含むナンド列を備える。直列配置の第1の端部はビット線に動作可能に結合され、直列配置の第2の端部は大地電圧に動作可能に結合される。また、測定回路には、ビット線電圧とビット線基準電圧とを比較して論理信号を出力するように構成された比較器が含まれ、比較器の第1の入力はビット線に動作可能に結合される。さらに、測定回路は、ビット線基準電圧を記憶するように構成されたビット線プリチャージ回路を備える。ビット線プリチャージ回路はビット線と比較器の第2の入力とに動作可能に結合される。
図4は、本発明の一つの実施の形態に係るメモリデバイス202の一つの実施の形態のブロック図である。通常動作では、標準Xデコーダ60が、消去され、書き込まれ又は読み取られるメモリアレイ62の選択されたメモリセルの対応するワード線118を活性化する。標準Yデコーダ64は、メモリアレイ62の選択されたメモリセルの実際の読み取り、書込み及び/又は消去の動作を制御する。試験Xデコーダ112及び試験Yデコーダ66は通常動作には寄与しない。
62 メモリアレイ
64 標準Yデコーダ
66 試験Yデコーダ
68 被試験デバイス
70 テスタ
112 Xデコーダ、試験Xデコーダ
114 ナンド列
116 フラッシュセル電流
118 ワード線
122 Vthパッド
124 ビット線
132 ドレイン選択ゲート
134 ソース選択ゲート
200 電子システム
202 フラッシュメモリデバイス
204 処理装置
206 入力装置
208 出力装置
210 閾値電圧測定回路
212 基準電流発生器
216 基準電流
218 ビット線プリチャージ回路
220 比較器
222 ラッチ
224 状態パッド
226 ILOADパッド
227 シフトレジスタ
228 ビット線電圧
230 ビット線基準電圧
Claims (34)
- 基準電流を内部的に発生させるように構成され、ビット線に動作可能に結合され、その入力が第1のパッドに動作可能に結合される基準電流発生器と、
動作可能に結合された直列配置の複数の不揮発性メモリセルを含み、前記直列配置の第1の端部が前記ビット線に動作可能に結合され、前記直列配置の第2の端部が大地電圧に動作可能に結合されるナンド列と、
ビット線電圧とビット線基準電圧とを比較して論理信号を生成するように構成され、その第1の入力が前記ビット線に動作可能に結合される比較器と、
前記ビット線基準電圧を記憶するように構成され、前記ビット線及び前記比較器の第2の入力に動作可能に結合されるビット線プリチャージ回路と
を具備する閾値電圧測定回路。 - 前記複数の不揮発性メモリセルのそれぞれのゲートに動作可能に結合される複数のワード線を活性化するように構成されたXデコーダをさらに備える、請求項1に記載の閾値電圧測定回路。
- 前記比較器に動作可能に結合され、前記論理信号を記憶するように構成され、その出力が第2のパッドに動作可能に結合されるラッチをさらに備える、請求項1に記載の閾値電圧測定回路。
- 前記第2のパッドが前記論理信号を出力するように構成される、請求項3に記載の閾値電圧測定回路。
- 前記比較器の前記第1の入力が非反転入力である、請求項1に記載の閾値電圧測定回路。
- 前記比較器の前記第2の入力が反転入力である、請求項1に記載の閾値電圧測定回路。
- 前記基準電流発生器が、10〜2560nAの定電流を発生するように構成される、請求項1に記載の閾値電圧測定回路。
- 前記第1のパッドが、前記基準電流を発生させるための入力命令を受け取るように構成される、請求項1に記載の閾値電圧測定回路。
- 不揮発性メモリセルの閾値電圧を測定する方法であって、
ビット線基準電圧を記憶するステップと、
閾値電圧測定のための不揮発性メモリセルを選択するステップと、
選択された前記不揮発性メモリセルとの動作可能な結合のための基準電流を発生するステップであって、前記基準電流と前記選択された不揮発性メモリセルとの組合せがビット線電圧を発生するステップと、
前記ビット線基準電圧を前記ビット線電圧と比較し、この比較を示す論理信号を生成するステップと、
を備える方法。 - 前記論理信号が切り替わるまで、前記基準電流を大きな増分で段階的に変化させるステップをさらに含み、
前記基準電流を大きな増分で段階的に変化させる前記ステップが、ビット線基準電圧を記憶する前記ステップと、不揮発性メモリセルを選択する前記ステップと、基準電流を発生させる前記ステップと、比較する前記ステップとを繰り返すステップを含む、
請求項9に記載の方法。 - 前記基準電流を大きな増分で段階的に変化させる前記ステップが、前記基準電流を100nAだけ段階的に変化させるステップを含む、請求項10に記載の方法。
- 前記論理信号が切り替わるまで、前記大きな増分の方向とは反対方向の小さな増分で前記基準電流を段階的に変化させるステップをさらに含み、
前記基準電流を小さな増分で段階的に変化させる前記ステップが、ビット線基準電圧を記憶する前記ステップと、不揮発性メモリセルを選択する前記ステップと、基準電流を発生させる前記ステップと、比較する前記ステップとを繰り返すステップを含む、
請求項10に記載の方法。 - 前記基準電流を小さな増分で段階的に変化させる前記ステップが、前記基準電流を10nAだけ段階的に変化させるステップを含む、請求項12に記載の方法。
- 前記基準電流に等しいセル電流を設定するステップをさらに含む、請求項9に記載の方法。
- 不揮発性メモリセルを選択する前記ステップが、選択されたセルのゲートにワード線選択電圧を印加し、選択されなかった複数のセルのそれぞれのゲートにワード線パス電圧を印加するステップを含む、請求項9に記載の方法。
- 基準電流を発生させる前記ステップが、以前に測定されたセル電流に等しい基準電流を発生させるステップを含む、請求項9に記載の方法。
- 閾値電圧測定回路を備える不揮発性メモリであって、
基準電流を内部的に発生させるように構成され、ビット線に動作可能に結合され、その入力が第1のパッドに動作可能に結合される基準電流発生器と、
動作可能に結合された直列配置の複数の不揮発性メモリセルを含み、前記直列配置の第1の端部が前記ビット線に動作可能に結合され、前記直列配置の第2の端部が大地電圧に動作可能に結合されるナンド列と、
ビット線電圧とビット線基準電圧とを比較して論理信号を生成するように構成され、その第1の入力が前記ビット線に動作可能に結合される比較器と、
前記ビット線基準電圧を記憶するように構成され、前記ビット線及び前記比較器の第2の入力に動作可能に結合されるビット線プリチャージ回路と、
を具備する不揮発性メモリ。 - 前記複数の不揮発性メモリセルのそれぞれのゲートに動作可能に結合される複数のワード線を活性化するように構成されるXデコーダをさらに含む、請求項17に記載の不揮発性メモリ。
- 前記比較器に動作可能に結合され、前記論理信号を記憶するように構成され、その出力が第2のパッドに動作可能に結合されるラッチをさらに含む、請求項17に記載の不揮発性メモリ。
- 前記第2のパッドが前記論理信号を出力するように構成される、請求項19に記載の不揮発性メモリ。
- 前記比較器の前記第1の入力が非反転入力である、請求項17に記載の不揮発性メモリ。
- 前記比較器の前記第2の入力が反転入力である、請求項17に記載の不揮発性メモリ。
- 前記基準電流発生器が、10〜2560nAの定電流を発生させるように構成される、請求項17に記載の不揮発性メモリ。
- 前記第1のパッドが、前記基準電流を発生させるための入力命令を受け取るように構成される、請求項17に記載の不揮発性メモリ。
- 前記第2のパッドがラッチの結果を出力するように構成される、請求項17に記載の不揮発性メモリ。
- 少なくとも1つの入力装置と、
少なくとも1つの出力装置と、
処理装置と、
閾値電圧測定回路を備える少なくとも1つの不揮発性メモリデバイスと
を具備し、前記不揮発性メモリデバイスが、
基準電流を内部的に発生させるように構成され、ビット線に動作可能に結合され、その入力が第1のパッドに動作可能に結合される基準電流発生器と、
動作可能に結合された直列配置の複数のフラッシュセルを含み、前記直列配置の第1の端部が前記ビット線に動作可能に結合され、前記直列配置の第2の端部が大地電圧に動作可能に結合されるナンド列と、
ビット線電圧とビット線基準電圧とを比較して論理信号を生成するように構成され、その第1の入力が前記ビット線に動作可能に結合される比較器と、
前記ビット線基準電圧を記憶するように構成され、前記ビット線及び前記比較器の第2の入力に動作可能に結合されるビット線プリチャージ回路と、
を備える電子システム。 - 前記複数のフラッシュセルのそれぞれのゲートに動作可能に結合される複数のワード線を活性化するように構成されるXデコーダをさらに含む、請求項26に記載の電子システム。
- 前記比較器に動作可能に結合され、前記論理信号を記憶するように構成され、その出力が第2のパッドに動作可能に結合されるラッチをさらに含む、請求項26に記載の電子システム。
- 前記第2のパッドが前記論理信号を出力するように構成される、請求項28に記載の電子システム。
- 前記比較器の前記第1の入力が非反転入力である、請求項26に記載の電子システム。
- 前記比較器の前記第2の入力が反転入力である、請求項26に記載の電子システム。
- 前記基準電流発生器が、10〜2560nAの定電流を発生させるように構成される、請求項26に記載の電子システム。
- 前記第1のパッドが、前記基準電流を発生させるための入力命令を受け取るように構成される、請求項26に記載の電子システム。
- 前記第2のパッドがラッチの結果を出力するように構成される、請求項26に記載の電子システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228873A JP2008052841A (ja) | 2006-08-25 | 2006-08-25 | 自動セル閾値電圧測定に関する方法、装置及びシステム |
PCT/US2007/076246 WO2008024688A2 (en) | 2006-08-25 | 2007-08-17 | Method, apparatus and system relating to automatic cell threshold voltage measurement |
TW096131535A TWI358730B (en) | 2006-08-25 | 2007-08-24 | Method, apparatus and system relating to automatic |
US12/352,147 US7920428B2 (en) | 2006-08-25 | 2009-01-12 | Methods and apparatuses relating to automatic cell threshold voltage measurement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228873A JP2008052841A (ja) | 2006-08-25 | 2006-08-25 | 自動セル閾値電圧測定に関する方法、装置及びシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008052841A true JP2008052841A (ja) | 2008-03-06 |
Family
ID=39236744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006228873A Withdrawn JP2008052841A (ja) | 2006-08-25 | 2006-08-25 | 自動セル閾値電圧測定に関する方法、装置及びシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008052841A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181619A (ja) * | 2008-01-30 | 2009-08-13 | Seiko Instruments Inc | 半導体記憶装置 |
JP2012169032A (ja) * | 2011-02-11 | 2012-09-06 | Freescale Semiconductor Inc | 不揮発性メモリのビットセルのi−v曲線を取得するためのデジタル方法および装置 |
JP2013206502A (ja) * | 2012-03-28 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体メモリ |
JP2015515710A (ja) * | 2012-03-30 | 2015-05-28 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | センス増幅器のためのトリミング可能な基準発生器 |
US9190117B2 (en) | 2012-02-29 | 2015-11-17 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile semiconductor memory device |
-
2006
- 2006-08-25 JP JP2006228873A patent/JP2008052841A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181619A (ja) * | 2008-01-30 | 2009-08-13 | Seiko Instruments Inc | 半導体記憶装置 |
JP2012169032A (ja) * | 2011-02-11 | 2012-09-06 | Freescale Semiconductor Inc | 不揮発性メモリのビットセルのi−v曲線を取得するためのデジタル方法および装置 |
US9190117B2 (en) | 2012-02-29 | 2015-11-17 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile semiconductor memory device |
JP2013206502A (ja) * | 2012-03-28 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体メモリ |
JP2015515710A (ja) * | 2012-03-30 | 2015-05-28 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | センス増幅器のためのトリミング可能な基準発生器 |
US9564235B2 (en) | 2012-03-30 | 2017-02-07 | Silicon Storage Technology, Inc. | Trimmable reference generator for sense amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7920428B2 (en) | Methods and apparatuses relating to automatic cell threshold voltage measurement | |
US7483305B2 (en) | Method, apparatus and system relating to automatic cell threshold voltage measurement | |
KR101126006B1 (ko) | 열화에 응답한 메모리 장치의 제어 | |
US8503246B2 (en) | Semiconductor memory device and method of operating the same | |
KR101926603B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법 | |
KR101311499B1 (ko) | 가변 저항 메모리 장치 및 그것의 프로그램 방법 | |
US8102723B2 (en) | Memory device bit line sensing system and method that compensates for bit line resistance variations | |
US8913434B2 (en) | Non-volatile memory device and method for driving the same | |
US8274842B1 (en) | Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits | |
US8451643B2 (en) | Semiconductor memory device rewriting data after execution of multiple read operations | |
US20060291294A1 (en) | Method for refreshing a flash memory | |
KR20170120446A (ko) | 저항성 메모리 장치 및 이를 포함하는 메모리 시스템 | |
JP2013054800A (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201539456A (zh) | 堆疊式記憶體陣列裝置之感測操作 | |
KR20210145073A (ko) | 반도체 기억장치 및 판독 방법 | |
US5812451A (en) | Nonvolatile semiconductor storage apparatus and method of writing data to the same | |
JP2008052841A (ja) | 自動セル閾値電圧測定に関する方法、装置及びシステム | |
US11615859B2 (en) | One-time programmable memories with ultra-low power read operation and novel sensing scheme | |
US10269444B2 (en) | Memory with bit line short circuit detection and masking of groups of bad bit lines | |
KR20220003883A (ko) | 비휘발성 메모리 및 비휘발성 메모리의 동작 방법 | |
JP5407949B2 (ja) | 不揮発性記憶装置及びデータ書き込み方法 | |
JP2008004264A (ja) | 不揮発性半導体メモリ及び不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法 | |
JP4937219B2 (ja) | 不揮発性半導体記憶装置 | |
KR20090055799A (ko) | 불휘발성 메모리 소자와 그 페이지 버퍼 회로 | |
KR20100060933A (ko) | 프리차지 전압 생성회로 및 이를 포함하는 비휘발성 메모리소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080710 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080710 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110218 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110218 |