JP2009181619A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009181619A JP2009181619A JP2008018554A JP2008018554A JP2009181619A JP 2009181619 A JP2009181619 A JP 2009181619A JP 2008018554 A JP2008018554 A JP 2008018554A JP 2008018554 A JP2008018554 A JP 2008018554A JP 2009181619 A JP2009181619 A JP 2009181619A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory cell
- current
- transistor
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000012360 testing method Methods 0.000 claims abstract description 69
- 238000010998 test method Methods 0.000 abstract description 6
- 238000011156 evaluation Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 本発明の半導体記憶装置は、データを記憶する複数のメモリセルを有し、テスト信号の入力により、通常モードから、メモリセルの特性評価を行うテストモードに遷移し、メモリセルを選択するメモリセル選択部と、基準電圧を発生する定電圧部と、基準電流を発生する定電流部と、X選択信号又は外部端子から入力される電圧信号のいずれかをメモリセルのゲートに供給するYスイッチ電圧切替制御回路と、Y選択信号により選択されるメモリセルのドレインに対し、リファレンス電流を供給するYスイッチ部と、ドレインの電圧であるドレイン電圧が基準電圧を超えたか否かを検出するコンパレータと、テストモードにて、制御信号により基準電流の電流値及び基準電圧の電圧値を調整し、コンパレータの判定レベルを変更する判定レベル変更部とを有する。
【選択図】 図1
Description
例えば、EEPROMの場合、メモリセルMにデータを消去した場合、またメモリセルMのデータを書き込んだ場合、それぞれの状態におけるメモリセルMの閾値電圧Vthなどの電気的特性を評価する際、図10(データ消去)または図11(データ書込)に示すようにメモリセルMのゲートにワード線W1を介して外部端子100から任意に可変できるように設定する(例えば、特許文献1参照)。
図10に示すデータを消去したメモリセルMの特性評価の場合、外部から入力されるアドレスデータにより、Xデコーダ101及びYデコーダ102がXスイッチ電圧切替制御回路105とYスイッチ103を制御することで、メモリセルMが選択されている。
そして、スイッチSW1及びスイッチSW2は、テスト信号T2が入力されると、ビットラインB1(すなわち選択されたメモリセルMのドレイン)が直接に外部端子106へ接続されるように、切り替えられる。
これにより、外部電源300からメモリセルMに流れる電流量を電流計201にて測定し、測定された電流量と予め設定した電流期待値とを比較し、メモリセルMの特性評価を行う。
また、図11においても、図10と同様に、外部から入力されるアドレスデータにより、Xデコーダ101及びYデコーダ102がXスイッチ電圧切替制御回路105とYスイッチ103を制御することで、メモリセルMが選択されている。
この結果、コンパレータ107は、メモリセルMのドレイン電圧(リファレンス電流Iref及びメモリセルMに流れる電流値の差による電流/電圧変換結果)と、定電圧回路108の出力するリファレンス電圧Vrefとを比較し、ドレイン電圧がリファレンス電圧Vrefを超えた場合、「H」レベルの信号を出力し、ドレイン電圧がリファレンス電圧Vrefを下回る場合、「L」レベルの信号を出力する。
上述したように、特許文献1においては、メモリセルMの閾値電圧Vthが負電位の場合、テスト信号T1及びT2の双方を入力し、外部からゲート電圧を制御し、ドレインに流れる電流を外部端子106にて測定し、一方、メモリセルMの閾値電圧Vthが正電位の場合、テスト信号T1のみを入力させ、外部からゲート電圧を制御し、通常モードと同様のコンパレータを用いた電圧比較により特性評価の判定を行っている。
このため、閾値電圧Vthが負電位の場合、テスト時間が正電位の場合の10倍程度必要となり、メモリセルの容量が大きくなるほど製造コストが増加してしまう。
しかしながら、テストを行う際、各所に寄生ダイオードが形成されている半導体装置に対し、Vss(Vss=0の場合、0V)以下の電圧を印加させることができないことから、閾値電圧Vthが負電位の場合に、正電位と同様のテスト方法を用いることは従来の回路構成にては不可能である。
この図において、本実施形態の半導体記憶装置は、複数のビット線と複数のワード線とが格子状に配置され、それぞれの交点にメモリセルMが配置されたメモリマトリクスを有している。すなわち、このメモリマトリクスは、複数のメモリセルMを有しており、各メモリセルMのドレインが近傍のいずれかのビット線に、またゲートがいずれかのワード線に接続され、複数のメモリセルMがマトリクス形状に配置構成されている。
また、テスト信号T1が入力されていない場合、メモリセルMに対する通常の読み出し及び書き込みが行われる通常モードとなり、一方、テスト信号T1が入力されている場合、対象となるメモリセルMの特性評価を行うテストモードとなる。
Yデコーダ102は、外部から入力されたアドレスデータから、複数あるビット線のいずれか一本を選択し、Yスイッチ103を制御することで、選択されたビット線B1と上記定電流回路1が接続され、選択されたビット線B1に対しリファレンス電流Irefを流す。
また、定電圧回路2の出力する電圧をリファレンス電圧Vrefとしと、コンパレータ107の−側端子に出力する。
一方、判定レベル変更回路3は、テストモードの場合、メモリセルMの特性評価において、定電流回路1から出力されるリファレンス電流Iref及び定電圧回路2から出力されるリファレンス電圧Vrefのいずれか、あるいは双方を外部から入力される制御信号Sにより調整し、メモリセルMの閾値電圧Vthの判定レベルを変更する。
以下、実施形態により、メモリセルの閾値電圧Vthの判定レベル変更の処理について説明する。
図2に第1の実施形態による半導体記憶装置を図面を参照して説明する。図2は同実施形態による半導体記憶装置の構成例を示すブロック図である。
第1の実施形態の場合、判定レベル変更回路3が図2に示すようにリファレンス電流制御回路4として構成される。
リファレンス電流制御回路4は、テスト信号T1が入力されていない場合、定電流回路1の出力する定電流をリファレンス電流IrefとしてYスイッチ103を介してメモリセルMへ供給され、一方、テスト信号T1が入力された場合、制御信号Sにより、上記リファレンス電流Irefの電流値を、上記定電流に比較してより大きな電流値に変更し、この変更した電流値のリファレンス電流IrefとしてYスイッチ103を介してメモリセルMへ供給される。
そのため、図3に示すように、テストモードにおいて、閾値電圧Vthが正電位の場合、外部端子100からメモリセルMのゲートに印加する電圧信号の電圧値をある値(メモリセルの閾値電圧より十分高い電圧)から徐々に低下させていくことにより、メモリセルMのオン抵抗が徐々に上昇する。この図3において、図3(a)は横軸が外部端子100から入力される電圧信号の電圧値を示し、縦軸がメモリセルMに流れる電流の電流値を示している。また、図3(b)は横軸が外部端子100から入力される電圧信号の電圧値を示し、縦軸が外部端子106に出力される電圧値を示している。
しかしながら、ゲートに印加される電圧信号の電圧値が低下し、メモリセルMの閾値電圧Vthより低くなると、上述したように、メモリセルMのオン抵抗が上昇し、リファレンス電流Irefを十分流すことができずドレイン電圧が上昇していき、コンパレータ107は、+側の電圧(ドレイン電圧)が、−側に入力されるリファレンス電圧Vrefを超えた際、出力端子から出力される論理出力を、「L」レベルから「H」レベルに変化する。この論理出力の変化により、正電位の閾値電圧Vthの検出を行うことができる。
そのため、テストモードにおいて、負電位の閾値電圧Vthを評価する場合、メモリセルMのオン抵抗が、閾値電圧Vthが正電位の場合に比較して低いため、見かけ上、メモリセルMのオン抵抗を上昇させるため、リファレンス電流Irefの電流値を、正電位の場合に比較して増加させる。
上述したように、予め、負電位の閾値電圧Vthと、増加させた際のリファレンス電流Irefとの関係を求めておくことにより、負電位の閾値電圧Vthを測定することができる。
この多出力型カレントミラー回路は、pチャネル型のMOSトランジスタであるトランジスタM1、M10、M11、M12、…、M1n、M21、M22、…、M2n及び定電流源CR1から構成されている。
トランジスタM1と定電流源CR1とは、基準電流を生成するためのバイアス回路を構成している。トランジスタM1はダイオード接続、すなわちソースが電源電圧に接続され、ゲートがドレインに接続され、ドレインが上記定電流源CR1に接続されている。
ここで、トランジスタM10は、通常モードにおいて、メモリセルMに記憶されたデータの読み出しに必要な電流値のリファレンス電流Irefを供給するものである。
他のトランジスタM11、M12、…、M1n各々は、それぞれ同一あるいは異なったサイズにて形成されており、テストモード時において、リファレンス電流Irefの電流値を調整するために設けられている。
トランジスタM11、M12、…、M1n各々には、ドレインがそれぞれトランジスタM21、M22、…、M2nのソースが接続されている。
トランジスタM21、M22、…、M2n各々のゲートには、制御信号S{D1、D2、D3、…、Dn}における制御信号D1、D2、…、Dnがそれぞれゲートに対して入力される。
リファレンス電流制御回路4は、テスト信号T1が入力されている場合、上記制御信号S{D1、D2、D3、…、Dn}を、それぞれ対応するトランジスタM21、M22、…、M2nに供給する。これにより、トランジスタM21、M22、…、M2nにおいてオン状態となったトランジスタと直列に接続されたトランジスタ(トランジスタM11、M12、…、M1nのなかの一つまたは複数のトランジスタ)に流れる電流値が、トランジスタM10の電流値に加算されて、この加算結果がリファレンス電流IrefとしてYスイッチ103を介してメモリセルMへ供給される。
一方、リファレンス電流制御回路4は、テスト信号T1が入力されていない場合、トランジスタM21、M22、…、M2nのゲート全てに「H」レベルを印加し、オフ状態として、トランジスタM10のみのリファレンス電流IrefをYスイッチ103を介してメモリセルMへ供給される。
このため、制御信号S{D1、D2、D3、…、Dn}=S{H、H、H、…、H}とし、トランジスタM21、M22、…、M2nを全てオフ状態とし、トランジスタM10の電流値のみのリファレンス電流Irefを用い、外部端子100から入力される電圧信号の電圧値を、正電位の範囲内において閾値電圧Vthを十分超える電圧から、0Vに変化させることにより、メモリセルMの特性評価を行うことができる。
このため、例えば、制御信号S{D1、D2、D3、…、Dn}=S{L、H、L、…、L}とし、トランジスタM21、M23及びM2nをオン状態とし、トランジスタM10の電流値に対し、トランジスタM11、M13、M1nにながれるトランジスタM1の複製電流の電流値を、トランジスタM10の電流値に加算し、リファレンス電流Irefの電流値を通常モードに対して増加させて、電圧信号が正電位の電圧範囲における調整において、メモリセルMのドレイン電圧がリファレンス電圧Vrefの電圧値を超える状態とすることにより、メモリセルMの特性評価を正電位の電圧範囲の電圧信号を、メモリセルMのゲートに印加することで行うことが可能となる。
この多出力型カレントミラー回路は、nチャネル型のMOSトランジスタであるトランジスタM3、M30、M31、M32、…、M3n、M41、M42、…、M4nと、pチャネル型のMOSトランジスタであるトランジスタM51、M52と、定電流源CR2とから構成されている。
上述したトランジスタM3と定電流源CR2とは、すでに述べたように、第1の基準電流を生成するためのバイアス回路を構成している。トランジスタM3はダイオード接続、すなわちソースが接地され、ゲートがドレインに接続され、ドレインが上記定電流源CR2に接続されている。
ここで、トランジスタM30は、通常モードにおいて、メモリセルMに記憶されたデータの読み出しに必要な電流値のリファレンス電流Irefを供給するものである。
他のトランジスタM31、M32、…、M3n各々は、それぞれ同一あるいは異なったサイズにて形成されており、テストモード時において、選択されたそれぞれの電流をトランジスタM30の電流に加算してリファレンス電流Irefの電流値を調整するために設けられている。
トランジスタM31、M32、…、M3n各々は、ソースが接地され、ドレインがそれぞれトランジスタM41、M42、…、M4nのソースに接続されている。
トランジスタM41、M42、…、M4n各々のゲートには、制御信号S{D1、D2、D3、…、Dn}における制御信号D1、D2、…、Dnがそれぞれ入力される。
リファレンス電流制御回路4は、上記制御信号S{D1、D2、D3、…、Dn}を、テスト信号T1が入力されている場合、トランジスタM41、M42、…、M4nの対応するゲートそれぞれ供給するが、テスト信号T1が入力されていない場合、トランジスタM41、M42、…、M4nのゲート全てに「L」レベルを印加し、オフ状態として、トランジスタM30のみの電流値を第1の基準電流として生成する。
第1の基準電流を複製した電流を流すトランジスタM30と、第1の基準電流を複製した電流を流すトランジスタM31〜M3nの組合せとの電流値が加算されて、加算結果の電流値が第2の基準電流として上記トランジスタM51に流れる。
トランジスタM52は、ソースが電源電圧に接続され、ゲートがトランジスタM51のゲートに接続され(トランジスタM51のドレインにおける電圧がバイアス電圧としてゲートに印加され)、ドレインがYスイッチ103に接続されており、上記第2の基準電流の複製としてリファレンス電流IrefをYスイッチ103を介してメモリセルMへ供給される。
このため、制御信号S{D1、D2、D3、…、Dn}=S{L、L、L、…、L}とし、トランジスタM41、M42、…、M4nを全てオフ状態とし、トランジスタM30の電流値のみにより第2の基準電流を生成し、この第2の基準電流の複製としてのリファレンス電流Irefを用い、外部端子100から入力される電圧信号の電圧値を、正電位の範囲内において閾値電圧Vthを十分超える電圧から、0Vに変化させることにより、メモリセルMの特性評価を行うことができる。
このリファレンス電流制御回路4は、pチャネル型のMOSトランジスタであるトランジスタM61及びM62と、nチャネル型のMOSトランジスタであるトランジスタM71及びM72と、定電流源CR3とから構成されている。
トランジスタM61と定電流源CR3とは、通常モードにおける基準電流を生成するためのバイアス回路を構成している。トランジスタM61はダイオード接続、すなわちソースが電源電圧に接続され、ゲートがドレインに接続され、ドレインが上記定電流源CR3に接続されている。
トランジスタM62は、ソースが電源電圧に接続され、ゲートがトランジスタM61のゲートに接続され、ドレインがYスイッチ103に接続され、上記基準電流を複製してリファレンス信号IrefとしてYスイッチ103に出力する。
ここで、トランジスタM7のゲートには、外部端子110を介して、外部の可変電源108から任意の電圧値の制御信号Sが入力される。
テスト信号T1が入力されない場合、すなわちトランジスタM71のゲートに「L」レベルが印加されている場合、トランジスタM71はオフ状態となる。これにより、定電流源DR3の定電流のみをトランジスタM62が複製し、リファレンス電流IrefとしてYスイッチ103を介してメモリセルMへ供給される。
このため、テスト信号T1が「H」レベルにて入力されてトランジスタM71がオン状態となっているため、制御信号Sの電圧値をトランジスタM72の閾値電圧以下とし、トランジスタM72をオフ状態とし、トランジスタM72に電流を流さないように制御する。
これにより、トランジスタM61には、定電流源CR3の定電流のみしか流れず、トランジスタM71がオフ状態である通常モードと同様に、上記定電流を基準電流とする。
そして、トランジスタM62は、上記基準電流を複製し、ドレインからリファレンス電流IrefとしてYスイッチ103へ出力する。
図7に第2の実施形態による半導体記憶装置を図面を参照して説明する。図7は同実施形態の構成例を示すブロック図である。図2の第1の実施形態と同様な構成については同一の符号を付し、説明を省略する。
第2の実施形態の場合、判定レベル変更回路3が図7に示すようにリファレンス電圧制御回路5として構成される。
リファレンス電圧制御回路5は、テスト信号T1が入力されない場合、定電圧回路2の出力する定電圧をリファレンス電圧Vrefとしてコンパレータ107の−側端子に対して出力し、一方、テスト信号T1が入力された場合、制御信号Sにより、上記リファレンス電圧Vrefの電流値を、上記定電圧に対して変更し、調整されたリファレンス電圧Vrefとしてコンパレータ107の−側端子に出力する。
本実施形態の場合、定電流回路1の出力する電流がリファレンス電流Irefとして、Yスイッチ103を介してメモリセルMへ供給される。
そのため、図8に示すように、テストモードにおいて、閾値電圧Vthが正電位の場合、外部端子100からメモリセルMのゲートに印加する電圧信号の電圧値をある値から低下させていくことにより、メモリセルMのオン抵抗が徐々に上昇する。上記図8において、図8(a)は横軸が外部端子100から入力される電圧信号の電圧値を示し、縦軸がメモリセルMのドレイン電圧の電圧値を示している。また、図8(b)は、横軸が外部端子100から入力される電圧信号の電圧値を示し、縦軸が外部端子106に出力される電圧値を示している。
しかしながら、ゲートに印加される電圧信号の電圧値が低下し、メモリセルMの閾値電圧Vthより低くなると、メモリセルMのオン抵抗が上昇し、リファレンス電流Irefを十分流すことができずドレイン電圧が上昇していく。ここで、コンパレータ107は、+側の電圧(ドレイン電圧)が、−側に入力されるリファレンス電圧Vrefを超えることにより、出力端子から出力される論理出力を、「L」レベルから「H」レベルに変化する。
ここで、図8の電圧信号の電圧値V2において、リファレンス電圧Vrefと、メモリセルMのオン抵抗及びリファレンス電流Irefによるドレイン電圧とが一致する点である。
そのため、テストモードにおいて、負電位の閾値電圧Vthを評価する場合、メモリセルMのオン抵抗が閾値電圧Vthが正電位の場合に比較して低いため、同一のリファレンス電流Irefをドレインに供給すると、ドレイン電圧がリファレンス電圧Vrefに比較して低い数値となる。このため、本実施形態においては、このリファレンス電圧Vrefを、通常モードに対して低くなるよう調整し、より低いドレイン電圧によっても、コンパレータ107の出力の論理反転を起こさせる構成としている。
上述したように、コンパレータ107の−側に印加されるリファレンス電圧Vrefを、通常モードの場合に比較して低下させることにより、メモリセルMが負電位の場合及び正電位の場合の双方におけるメモリセルMの特性評価(閾値電圧Vthの測定を含む)を行うことができる。
このリファレンス電圧制御回路5は、pチャネル型のMOSトランジスタであるトランジスタM8、M80、M81、M82、…、M8n、M91、M92、…、M9nと、nチャネル型のMOSトランジスタであるトランジスタM10と、nチャネル型のディプレション型MOSトランジスタであるM11とから構成されている。
ここで、トランジスタM8はソースが電源電圧に接続され、ドレインがトランジスタM10のドレインに接続されている。
また、トランジスタM10はダイオード接続、すなわちソースが接地され、ゲートがドレインに接続され、ドレインがコンパレータ107の−側端子に接続され、リファレンス電圧Vrefを、上記−側端子に出力する。
ここで、トランジスタM80は、ソースが電源電圧に接続されており、通常モードにおいて、メモリセルMに記憶されたデータの読み出しに必要な電圧値のリファレンス電圧Vrefを生成するための電圧値のバイアス電圧をトランジスタM8のゲートに印加している。
他のトランジスタM81、M82、…、M8n各々は、それぞれ同一あるいは異なったサイズにて形成されており、テストモード時において、リファレンス電圧Vrefの電圧値を、外部から入力される制御信号Sによって調整するために設けられている。
トランジスタM91、M92、…、M9n各々は、ソースが電源電圧に接続され、ドレインがそれぞれトランジスタM81、M82、…、M8nのソースに接続されている。
リファレンス電圧制御回路5は、上記制御信号S{D1、D2、D3、…、Dn}を、テスト信号T1が入力されている場合、トランジスタM41、M42、…、M4nの対応するゲートそれぞれ供給するが、テスト信号T1が入力されていない場合、トランジスタM41、M42、…、M4nのゲート全てに「H」レベルを印加し、オフ状態として、トランジスタM80のみのバイアス電圧によりリファレンス電圧Vrefを生成する。
トランジスタM11はドレインがトランジスタM80〜M8nのドレインに接続され、ゲート及びソースが接地されている。
このため、制御信号S{D1、D2、D3、…、Dn}=S{H、H、H、…、H}とし、トランジスタM81、M82、…、M8nを全てオフ状態とし、トランジスタM80の電流値のみによりバイアスの電圧を生成し、このバイアスの電圧をトランジスタM8のゲートに印加することにより、トランジスタM8を駆動させ、上記トランジスタM80の電流値に対応したリファレンス電圧Vrefを出力させる。
上記リファレンス電圧Vrefを用い、外部端子100から入力される電圧信号の電圧値を、正電位の範囲内において閾値電圧Vthを十分超える電圧から、0Vに変化させることにより、メモリセルMの特性評価を行うことができる。
このため、例えば、制御信号S{D1、D2、D3、…、Dn}=S{L、H、L、…、L}とし、トランジスタM91、M93及びM9nをオン状態とし、トランジスタM80に流れる電流値に対し、トランジスタM81、M83及びM8nに流れる電流の電流値を加算し、トランジスタM8のゲートに印加するバイアスの電圧値を上昇させ、トランジスタM8のオン抵抗を上昇させ、リファレンス電圧Vrefの電圧値を低下させる。
このように、リファレンス電圧Vrefの電圧値を低下させることにより、正電位の電圧範囲にてメモリセルMのドレイン電圧がリファレンス電圧Vrefの電圧値を超える状態とすることにより、メモリセルMの特性評価を正電位の電圧範囲の電圧信号を、メモリセルMのゲートに印加することで行うことが可能となる。
しかしながら、テストモードにて、制御信号S{D1、D2、D3、…、Dn}を負電位の閾値電圧のメモリセルMを測定するデータとして設定し、正電位の閾値電圧VthのメモリセルMの特性評価を行うようにしても良い。
これにより、第1の実施形態及び第2の実施形態に比較して、さらに高い精度にて判定レベルを調整することが可能となる。
2…定電圧回路
3…判定レベル変更回路
100,106,110…外部端子
101…Xデコーダ
102…Yデコーダ
105…Xスイッチ電圧切替制御回路
107…コンパレータ
108、200…可変電源
500…固定電源
CR1,CR2,CR3…定電流源
M…メモリセル
M1,M10,M11,M12,M1n…トランジスタ(pチャネル型MOS)
M21,M22,M2n,M51,M52…トランジスタ(pチャネル型MOS)
M3,M30,M31,M32,M3n…トランジスタ(nチャネル型MOS)
M41,M42,M4n,M61,M62…トランジスタ(pチャネル型MOS)
M71,M72,M10,M11…トランジスタ(nチャネル型MOS)
M8,M80,M81,M82,M8n…トランジスタ(pチャネル型MOS)
M91,M92,M9n…トランジスタ(pチャネル型MOS)
Claims (7)
- データを記憶する複数のメモリセルを有し、通常のデータの書き込み及び読み出しの通常モードから、テスト信号が入力されることにより、メモリセルの特性評価を行うテストモードに遷移する半導体記憶装置であり、
外部アドレスに対応して前記メモリセルを選択するX選択信号及びY選択信号を出力するメモリセル選択部と、
リファレンス電圧を発生する定電圧部と、
リファレンス電流を発生する定電流部と、
前記X選択信号または、外部端子から入力される電圧信号のいずれかを前記メモリセルのゲートに供給するXスイッチ電圧切替制御回路と、
前記Y選択信号により選択される前記メモリセルのドレインに対し、該リファレンス電流を供給するYスイッチ部と、
前記ドレインの電圧であるドレイン電圧が前記リファレンス電圧を超えたか否かを検出するコンパレータと、
前記テストモードにおいて、入力される制御信号により、前記リファレンス電流の電流値及び前記リファレンス電圧の電圧値のいずれか、または双方を調整し、コンパレータの判定レベルを変更する判定レベル変更部と
を有する半導体記憶装置。 - 前記テストモードの際、
前記Xスイッチ電圧切替制御回路が前記外部端子から入力される電圧信号の電圧値を可変し、コンパレータの出力の論理レベルの変化により、メモリセルの閾値電圧の測定を行うことを特徴とする請求項1に記載の半導体記憶装置。 - 前記判定レベル変更部が、
前記テストモードの際、外部から入力される制御信号により前記リファレンス電流の電流値を制御することを特徴とする請求項1または請求項2に記載の半導体記憶装置。 - 前記判定レベル変更部が、
通常モードにおける基準電流を形成するトランジスタに加え、テストモードにおいて基準電流を調整する複数の調整トランジスタが並列に接続された多出力型カレントミラー回路により構成され、
前記調整トランジスタ各々に対し、直列にスイッチトランジスタが接続されており、通常モードにおけるリファレンス電流に対して、テストモード時に、前記リファレンス電流に加算する前記調整トランジスタの組合せを、前記スイッチトランジスタのオン/オフにより制御することを特徴とする請求項3に記載の半導体記憶装置。 - 前記判定レベル変更部が、
ミラー回路にて構成されており、
テストモードにおいて、ミラーとなるトランジスタに流れる電流値を制御する際、被ミラーとなるトランジスタに流れる電流値を、外部から入力される制御信号により制御し、前記リファレンス電流を制御することを特徴とする請求項3に記載の半導体記憶装置。 - 前記判定レベル変更部が、
前記テスト信号が入力されると、外部から入力される制御信号により前記リファレンス電圧を制御することを特徴とする請求項1または請求項2に記載の半導体記憶装置。 - 前記判定レベル変更部が、
第1のMOSトランジスタと第2のMOSトランジスタとが、電源と接地点との間に直列に接続して構成された電源回路を有し、
テストモードにおいて、上段の第1のMOSトランジスタに流れる電流を、外部から入力される制御信号により調整し、下段の第2のMOSトランジスタとの接続点に生成される電圧をリファレンス電圧として出力することを特徴とする請求項6記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008018554A JP5166894B2 (ja) | 2008-01-30 | 2008-01-30 | 半導体記憶装置 |
TW98103111A TWI470636B (zh) | 2008-01-30 | 2009-01-23 | Semiconductor memory device |
US12/361,620 US7835188B2 (en) | 2008-01-30 | 2009-01-29 | Semiconductor memory device |
KR1020090007695A KR101134954B1 (ko) | 2008-01-30 | 2009-01-30 | 반도체 기억 장치 |
CN2009100070361A CN101499324B (zh) | 2008-01-30 | 2009-02-01 | 半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008018554A JP5166894B2 (ja) | 2008-01-30 | 2008-01-30 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009181619A true JP2009181619A (ja) | 2009-08-13 |
JP5166894B2 JP5166894B2 (ja) | 2013-03-21 |
Family
ID=40899063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008018554A Active JP5166894B2 (ja) | 2008-01-30 | 2008-01-30 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7835188B2 (ja) |
JP (1) | JP5166894B2 (ja) |
KR (1) | KR101134954B1 (ja) |
CN (1) | CN101499324B (ja) |
TW (1) | TWI470636B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013206502A (ja) * | 2012-03-28 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体メモリ |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5485816B2 (ja) | 2010-06-28 | 2014-05-07 | ラピスセミコンダクタ株式会社 | 不揮発性半導体メモリ |
JP5922935B2 (ja) * | 2012-01-24 | 2016-05-24 | エスアイアイ・セミコンダクタ株式会社 | 不揮発性メモリ装置の読出し回路 |
US9032140B2 (en) * | 2013-01-28 | 2015-05-12 | Infineon Technologies Ag | System and method for adaptive bit rate programming of a memory device |
US9218883B2 (en) * | 2013-03-15 | 2015-12-22 | West Virginia University | Continuous-time floating gate memory cell programming |
JP6370151B2 (ja) * | 2014-07-31 | 2018-08-08 | エイブリック株式会社 | 半導体集積回路装置及びその出力電圧調整方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62114200A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JP2558904B2 (ja) * | 1990-01-19 | 1996-11-27 | 株式会社東芝 | 半導体集積回路 |
JPH10214500A (ja) * | 1997-01-30 | 1998-08-11 | Motorola Inc | 不揮発性メモリセルの負のしきい値電圧を測定する回路および方法 |
JP2000173299A (ja) * | 1998-12-02 | 2000-06-23 | Denso Corp | メモリトランジスタのしきい値評価方法及び半導体メモリ装置 |
JP3074015B2 (ja) * | 1990-11-27 | 2000-08-07 | 松下電器産業株式会社 | 半導体装置 |
JP2001202799A (ja) * | 1999-11-17 | 2001-07-27 | Motorola Inc | 回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定 |
JP2005149695A (ja) * | 2003-11-18 | 2005-06-09 | Hynix Semiconductor Inc | Nandフラッシュメモリ素子のしきい電圧測定方法 |
JP2008052841A (ja) * | 2006-08-25 | 2008-03-06 | Micron Technology Inc | 自動セル閾値電圧測定に関する方法、装置及びシステム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0753859B1 (en) * | 1995-07-14 | 2000-01-26 | STMicroelectronics S.r.l. | Method for setting the threshold voltage of a reference memory cell |
JPH1116399A (ja) * | 1997-06-24 | 1999-01-22 | Iwate Toshiba Electron Kk | メモリセルの電気的特性測定方法、及び半導体記憶装置 |
KR20030058389A (ko) * | 2001-12-31 | 2003-07-07 | 삼성전자주식회사 | 반도체 메모리 장치의 Vpp 레벨 제어 회로 및 이를이용한 셀 테스트 방법 |
KR100460459B1 (ko) * | 2002-07-30 | 2004-12-08 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
US7190621B2 (en) * | 2005-06-03 | 2007-03-13 | Infineon Technologies Ag | Sensing scheme for a non-volatile semiconductor memory cell |
US7336540B2 (en) * | 2006-03-29 | 2008-02-26 | Atmel Corporation | Indirect measurement of negative margin voltages in endurance testing of EEPROM cells |
KR100718039B1 (ko) | 2006-04-06 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 테스트 모드 제어 회로 |
WO2008024688A2 (en) * | 2006-08-25 | 2008-02-28 | Micron Technology, Inc. | Method, apparatus and system relating to automatic cell threshold voltage measurement |
-
2008
- 2008-01-30 JP JP2008018554A patent/JP5166894B2/ja active Active
-
2009
- 2009-01-23 TW TW98103111A patent/TWI470636B/zh active
- 2009-01-29 US US12/361,620 patent/US7835188B2/en active Active
- 2009-01-30 KR KR1020090007695A patent/KR101134954B1/ko active IP Right Grant
- 2009-02-01 CN CN2009100070361A patent/CN101499324B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62114200A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JP2558904B2 (ja) * | 1990-01-19 | 1996-11-27 | 株式会社東芝 | 半導体集積回路 |
JP3074015B2 (ja) * | 1990-11-27 | 2000-08-07 | 松下電器産業株式会社 | 半導体装置 |
JPH10214500A (ja) * | 1997-01-30 | 1998-08-11 | Motorola Inc | 不揮発性メモリセルの負のしきい値電圧を測定する回路および方法 |
JP2000173299A (ja) * | 1998-12-02 | 2000-06-23 | Denso Corp | メモリトランジスタのしきい値評価方法及び半導体メモリ装置 |
JP2001202799A (ja) * | 1999-11-17 | 2001-07-27 | Motorola Inc | 回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定 |
JP2005149695A (ja) * | 2003-11-18 | 2005-06-09 | Hynix Semiconductor Inc | Nandフラッシュメモリ素子のしきい電圧測定方法 |
JP2008052841A (ja) * | 2006-08-25 | 2008-03-06 | Micron Technology Inc | 自動セル閾値電圧測定に関する方法、装置及びシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013206502A (ja) * | 2012-03-28 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
TW200951973A (en) | 2009-12-16 |
CN101499324A (zh) | 2009-08-05 |
KR101134954B1 (ko) | 2012-04-10 |
TWI470636B (zh) | 2015-01-21 |
JP5166894B2 (ja) | 2013-03-21 |
US20090190407A1 (en) | 2009-07-30 |
KR20090083882A (ko) | 2009-08-04 |
CN101499324B (zh) | 2013-07-31 |
US7835188B2 (en) | 2010-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8278996B2 (en) | Reference current generating circuit | |
US7251163B2 (en) | Flash memory device including bit line voltage clamp circuit for controlling bit line voltage during programming, and bit line voltage control method thereof | |
US6490203B1 (en) | Sensing scheme of flash EEPROM | |
US7388788B2 (en) | Reference current generating circuit of nonvolatile semiconductor memory device | |
JP5166894B2 (ja) | 半導体記憶装置 | |
US7345905B2 (en) | Memory device with time-shifting based emulation of reference cells | |
US7719891B2 (en) | Non-volatile memory device | |
US7656225B2 (en) | Voltage generation circuit and semiconductor memory device including the same | |
JP2007059024A (ja) | 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置 | |
JP2001229687A (ja) | 電圧レギュレータ回路および半導体メモリ装置 | |
US5982662A (en) | Semiconductor memory device with improved read characteristics for data having multi values | |
US7605643B2 (en) | Voltage generation circuit and method thereof | |
US7411833B2 (en) | Nitride trapping memory device and method for reading the same | |
US7564714B2 (en) | Flash memory device and method of controlling program voltage | |
KR100502132B1 (ko) | 데이터 재기입이 고속인 불휘발성 반도체 기억 장치 | |
JP2000268593A (ja) | 不揮発性半導体メモリ | |
US7751247B2 (en) | Method and apparatus for trimming reference voltage of flash memory device | |
US6865110B1 (en) | Program voltage generation circuit for stably programming flash memory cell and method of programming flash memory cell | |
JP5581960B2 (ja) | 半導体装置 | |
JP2006216196A (ja) | 不揮発性半導体記憶装置 | |
US7668009B2 (en) | Method of decreasing program disturb in memory cells | |
US20180374553A1 (en) | Semiconductor device | |
JP5636860B2 (ja) | 半導体装置 | |
KR20050088749A (ko) | 게이트 전압 조절이 가능한 이피롬의 데이터 독출/기입 회로 | |
JP2000322897A (ja) | 基準電圧発生回路、および基準電圧設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5166894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |