JP2000322897A - 基準電圧発生回路、および基準電圧設定方法 - Google Patents

Abstract

(57)【要約】 【課題】製造時に回路素子の特性にバラツキがあって
も、基準電圧はほとんどバラツキが無い安定した基準電
圧発生回路を提供する。 【解決手段】 電源電圧ＶＤＤとは無関係に一定電流を
流す電流源５を有するとともに、この電流源５には不揮
発性記憶素子７が接続されており、この不揮発性記憶素
子７は、書込動作／消去動作の少なくとも一方の動作が
可能で、かつ、その閾値電圧を基準電圧Ｖrefとして発
生するものであり、不揮発性記憶素子７の書込動作また
は消去動作に伴う閾値電圧の変化によって基準電圧Ｖre
fを設定するようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に利用
される基準電圧発生方式およびその電圧設定方法に関す
るものである。

【０００２】

【従来の技術】半導体装置においては、降圧した電圧を
使用する場合、電圧の安定化のために、その内部回路と
して降圧用の基準電圧発生回路を設けたものがある。

【０００３】このような従来の基準電圧発生回路の構成
の一例を図９に示す。

【０００４】図９において、Ａは定電流発生回路で、一
対のＰチャネルトランジスタ１、一対のＮチャネルトラ
ンジスタ２、および抵抗素子３を備えて構成されてい
る。５は電流源の役割をするＰチャネルトランジスタ、
Ｆは複数(この例では３つ)のＰチャネルトランジスタ６
をダイオード接続して構成される抵抗素子である。

【０００５】上記構成において、定電流発生回路Ａに加
える電源電圧をＶＤＤ、定電流発生回路ＡのＰチャネル
トランジスタ１のしきい値電圧Ｖtとすると、ＶＤＤ＞
Ｖtであれば、定電流発生回路Ａの構成から、ノードg１
の電圧は、常にＶＤＤよりしきい値電圧Ｖtだけ低い電
圧(＝ＶＤＤ−Ｖt)となるので、Ｐチャネルトランジス
タ１のドレインーソース間電流Ｉ₁は一定となる。

【０００６】また、Ｐチャネルトランジスタ５は、Ｐチ
ャネルトランジスタ１とカレントミラー接続されている
ので、このＰチャネルトランジスタ５には、Ｐチャネル
トランジスタ１との能力比に比例して電源電圧ＶＤＤと
は無関係な一定のドレイン・ソース間電流Ｉnが流れ
る。したがって、Ｐチャネルトランジスタ５は、電源電
圧ＶＤＤとは無関係に一定電流Ｉnを流す電流源の働き
をする。

【０００７】一方、抵抗素子Ｆは、各Ｐチャネルトラン
ジスタ６の全抵抗値Ｒと、この抵抗素子Ｆに流れる電流
値とによってノードg２に発生する基準電圧Ｖrefが決定
される。

【０００８】ここで、図１０に示すように、この基準電
圧発生回路における降圧後の設定電圧をＶＤＤ１とする
と、ＶＤＤ＜ＶＤＤ１の場合は、抵抗素子Ｆの各Ｐチャ
ネルトランジスタ６はＯＦＦしているために、Ｐチャネ
ルトランジスタ５は一定電流を流すことができず、ＶＤ
Ｄに依存することになるため、ノードg２の基準電圧Ｖr
ef＝ＶＤＤとなる。また、ＶＤＤ≧ＶＤＤ１の場合に
は、抵抗素子Ｆの各Ｐチャネルトランジスタ６はＯＮし
て、Ｐチャネルトランジスタ５には一定電流Ｉnが流れ
るため、ノードg２に発生する基準電圧Ｖrefは、Ｖref
＝Ｒ×Ｉn＝ＶＤＤ１と一定電圧になる。

【０００９】

【発明が解決しようとする課題】しかし、前記基準電圧
発生回路を内蔵する半導体装置は、製造時において、各
トランジスタ１，２，５，６の閾値や抵抗素子３の抵抗
値等には、製造バラツキが有るため、設計時に想定した
基準電圧Ｖrefが所望の値にならずに、Ｖref±０.５Ｖ
以上と大きくばらついてしまう。このため、かなり安定
した基準電圧を必要とする回路に図９に示したような基
準電圧発生回路を用いた場合には、製造バラツキに起因
して基準電圧のバラツキが発生するという不具合が生じ
る。

【００１０】また、設計段階のシミュレーションでは、
アナログ値である基準電圧Ｖrefを実物と同等に設定す
ることは極めて困難であり、そのため、配線層修正で電
圧を調整するための予備トランジスタを多数内蔵した
り、製造後レーザートリマで調整可能な様にしている
が、レイアウト面積の増大や、電圧調整のための工数増
加が問題となる。

【００１１】本発明は、従来と同様の製造手法において
も、発生する基準電圧のバラツキがほとんど無い安定し
た基準電圧発生回路を提供するものである。

【００１２】

【課題を解決するための手段】本発明は、上記の課題を
解決するために、次のようにしている。

【００１３】請求項１記載の発明の基準電圧発生回路
は、電源電圧とは無関係に一定電流を流す電流源を有す
るとともに、この電流源には不揮発性記憶素子が接続さ
れており、この不揮発性記憶素子は、書込動作／消去動
作の少なくとも一方の動作が可能で、かつ、その閾値電
圧を基準電圧として発生するものであり、不揮発性記憶
素子の書込動作または消去動作に伴う閾値電圧の変化に
よって基準電圧を設定するようにしている。

【００１４】これにより、製造時に回路素子の特性にバ
ラツキがあっても、基準電圧を製造後に設定するので、
基準電圧はほとんどバラツキが無い安定したものとな
る。

【００１５】請求項２記載の発明は、請求項１記載の構
成において、前記不揮発性記憶素子は電気的な書込動作
が可能なものであり、かつ、この不揮発性記憶素子に対
して、そのドレインにはドレイン電圧制御回路が、その
ゲートにはゲート電圧制御回路がそれぞれ接続されてお
り、前記ドレイン電圧制御回路は、不揮発性記憶素子が
基準電圧を発生する場合はそのドレインを低電圧制御
し、不揮発性記憶素子の閾値電圧を上昇させる場合はそ
のドレインに電源電圧を印加するものであり、前記ゲー
ト電圧制御回路は、不揮発性記憶素子が基準電圧を発生
する場合はそのゲートに基準電圧を印加し、不揮発性記
憶素子の閾値電圧を上昇させる場合はそのゲートに外部
電圧を印加するものであることを特徴とする。

【００１６】これにより、不揮発性記憶素子が電気的な
書込動作が可能なものにおいて、製造後に任意に基準電
圧が設定可能となる。

【００１７】請求項３記載の発明は、請求項１記載の構
成において、前記不揮発性記憶素子は電気的な消去動作
が可能なものであり、かつ、この不揮発性記憶素子に対
して、そのドレインにはドレイン電圧制御回路が、その
ゲートにはゲート電圧制御回路が、そのソースにはソー
ス電圧制御回路が、それぞれ接続されており、前記ドレ
イン電圧制御回路は、不揮発性記憶素子が基準電圧を発
生する場合はそのドレインを低電圧制御し、不揮発性記
憶素子の閾値電圧を下降させる場合はそのドレインをオ
ープン状態にするものであり、前記ゲート電圧制御回路
は、不揮発性記憶素子が基準電圧を発生する場合はその
ゲートに基準電圧を印加し、不揮発性記憶素子の閾値電
圧を下降させる場合はＧＮＤ電圧を印加するものであ
り、前記ソース電圧制御回路は、不揮発性記憶素子が基
準電圧を発生する場合はそのソースをＧＮＤ電圧に設定
し、前記不揮発性記憶素子の閾値電圧を降下させる場合
はそのソースに外部電圧を印加するものであることを特
徴としている。

【００１８】これにより、不揮発性記憶素子が電気的な
消去動作が可能なものにおいて、製造後に任意に基準電
圧が設定可能となる。

【００１９】請求項４記載の発明は、請求項１ないし請
求項３のいずれかに記載の構成において、前記電流源と
不揮発性記憶素子との間には、不揮発性記憶素子のゲー
トに加わる電圧を前記基準電圧よりも低く抑えるための
ゲート電圧低圧素子が介在されている。

【００２０】これにより、基準電圧の発生時にには、不
揮発性記憶素子のゲート電圧を低く抑えるので、ゲート
ディスターブ保証が高信頼性で確保でき、不揮発性記憶
素子の閾値設定すなわち基準電圧を設定する場合におい
て、長期間にわたって安定した電圧維持が可能となり、
高い信頼性を得ることができる。

【００２１】請求項５記載の発明の基準電圧設定方法
は、請求項２記載の基準電圧発生回路における基準電圧
の設定に際して、不揮発性記憶素子に対する書き込み時
の電圧と時間を外部から制御してその閾値電圧を調整す
る閾値電圧調整工程と、この閾値電圧の変化に伴う基準
電圧の値を外部でモニタするモニタ工程と、モニタした
基準電圧が予め設定された目標値に到達したか否かを検
知する検知工程とを備えている。

【００２２】これにより、不揮発性記憶素子が電気的な
書込動作が可能なものにおいて、設定目標値との誤差の
小さい基準電圧に調整することができる。

【００２３】請求項６記載の発明の基準電圧設定方法
は、請求項３記載の基準電圧発生回路における基準電圧
の設定に際して、不揮発性記憶素子に対する消去時の電
圧と時間を外部から制御してその閾値電圧を調整する閾
値電圧調整工程と、この閾値電圧の変化に伴う基準電圧
の値を外部でモニタするモニタ工程と、モニタした基準
電圧が予め設定された目標値に到達したか否かを検知す
る検知工程とを備えている。

【００２４】これにより、不揮発性記憶素子が電気的な
消去動作が可能なものにおいて、設定目標値との誤差の
小さい基準電圧に調整することができる。

【００２５】請求項７記載の発明の基準電圧設定方法
は、請求項１記載の基準電圧発生回路における基準電圧
の設定に際して、不揮発性記憶素子が紫外線消去動作が
可能なものである場合には、不揮発性記憶素子に対する
消去時間を外部から制御してその閾値電圧を調整する閾
値電圧調整工程と、この閾値電圧の変化に伴う基準電圧
の値を外部でモニタするモニタ工程と、モニタした基準
電圧が予め設定された目標値に到達したか否かを検知す
る検知工程とを備えている。

【００２６】これにより、不揮発性記憶素子が紫外線消
去動作が可能なものにおいて、設定目標値との誤差の小
さい基準電圧に調整することができる。

【００２７】

【発明の実施の形態】図１は、本発明の実施の形態にお
ける基準電圧発生回路の構成を示す回路図であり、図９
に示した従来技術に対応する部分には同一の符号を付
す。

【００２８】図１において、符号Ａは定電流発生回路
で、一対のＰチャネルトランジスタ１、一対のＮチャネ
ルトランジスタ２、および抵抗素子３を備えて構成され
ている。また、５は電流源の役割をするＰチャネルトラ
ンジスタである。これらの構成は、従来の場合と同じで
ある。

【００２９】したがって、前述のように、定電流発生回
路４およびＰチャネルトランジスタ５は従来例と同一回
路であるから、電源電圧をＶＤＤ、Ｐチャネルトランジ
スタ１のしきい値電圧Ｖtとすると、ＶＤＤ＞Ｖtであれ
ば、定電流発生回路４の構成から、ノードg１の電圧
は、常にＶＤＤより閾値電圧Ｖtだけ低い電圧(＝ＶＤＤ
−Ｖt)となるので、Ｐチャネルトランジスタ１のドレイ
ンーソース間電流Ｉ₁は一定となる。

【００３０】また、Ｐチャネルトランジスタ５は、Ｐチ
ャネルトランジスタ１とカレントミラー接続されている
ので、このＰチャネルトランジスタ５には、Ｐチャネル
トランジスタ１とＰチャネルトランジスタ５との能力比
に比例して電源電圧ＶＤＤとは無関係な一定のドレイン
・ソース間電流Ｉnが流れる。したがって、Ｐチャネル
トランジスタ５は、電源電圧ＶＤＤとは無関係に一定電
流Ｉnを流す電流源となる。

【００３１】この実施形態の特徴は、不揮発性記憶素子
７、ドレイン電圧制御回路Ｂ、ゲート電圧制御回路Ｃ、
ソース電圧制御回路Ｊ、およびゲート電圧低圧素子Ｋを
備えている点にある。

【００３２】不揮発性記憶素子７は、コントロールゲー
トおよびフローティングゲートを持ちフローティングゲ
ートへ電子を注入放出することで閾値制御が可能なもの
である。

【００３３】ドレイン電圧制御回路Ｂは、上記の不揮発
性記憶素子７のドレインＤの電圧を制御するものであっ
て、ここではＰチャネルトランジスタ８，１２、Ｎチャ
ネルトランジスタ９，１０，１１、およびインバータ１
３，２０で構成されている。

【００３４】ゲート電圧低圧素子Ｋは、基準電圧Ｖref
の信頼性を高めるために、不揮発性記憶素子７のゲート
Ｇに印加される電圧を低く抑える作用をするもので、こ
こではＰチャネルトランジスタ１５で構成されている。
そして、このＰチャンネルトランジスタ１５が上記の電
流源の役割をするＰチャネルトランジスタ５のノードg
２と不揮発性記憶素子７のゲートＧとの間に介在されて
いる。

【００３５】ゲート電圧制御回路Ｃは、不揮発性記憶素
子７のゲートＧの電圧を制御するものであって、ここで
はＰチャネルトランジスタ１６，２１、Ｎチャネルトラ
ンジスタ２２、インバータ１７、およびレベルシフタ１
８，２４で構成されている。

【００３６】ソース電圧制御回路Ｊは、不揮発性記憶素
子７のソースＳの電圧を制御するものであって、ここで
はレベルシフタ２５で構成されている。

【００３７】上記の各レベルシフタ１８，２４，２５
は、図２に示すように、一対のＰチャネルトランジスタ
３０、一対のＮチャネルトランジスタ３１、およびイン
バータ３２で構成され、入力端子inに一定値以上の電圧
が入力されたときには、これに応じて出力端子outから
所定の印加電圧Ｖinを出力する電圧変換回路として作用
する。

【００３８】ここで、基準電圧の出力部に不揮発性記憶
素子７を用いることで、基準電圧Ｖrefを任意に設定で
きるようになるメカニズムについて、図１を簡略化した
図３の回路図を参照して説明する。

【００３９】図３において、５は電流源の働きをする前
記Ｐチャネルトランジスタ、７は前記不揮発性記憶素子
である。

【００４０】いま、Ｐチャネルトランジスタ５に流れる
電流Ｉnが１μＡ程度といった微少電流とすると、基準
電圧Ｖrefは、不揮発性記憶素子７の閾値電圧となる。
不揮発性記憶素子７の閾値電圧は、そのフローティング
ゲート内の電子量で決まり、この電子量は、電気的書込
や電気的消去によって任意に制御することが可能であ
る。このように、基準電圧Ｖrefは、不揮発性記憶素子
７の閾値電圧を利用することで任意設定が可能となる。

【００４１】図１の構成が図３の構成に比べて複雑にな
っているのは、不揮発性記憶素子７への電気的な書き込
みや消去を実現する回路が必要となることや、不揮発性
記憶素子７の閾値が長期間(たとえば設定後1０年以上)
にわたってほとんど変化しないように、信頼性を向上さ
せる点を配慮したためである。

【００４２】次に、基準電圧Ｖrefを所望の値に設定す
る上で必要となる、 基準電圧発生モード 書込型基準電圧設定モード 消去型基準電圧設定モード の３つの各動作モードについてそれぞれ説明する。

【００４３】 基準電圧発生モード この基準電圧発生モードは、不揮発性記憶素子７の閾値
電圧を調整して所望の基準電圧Ｖrefが得られるように
設定した後に、その閾値電圧を長期間にわたって安定し
て保持するためのモードである。

【００４４】この基準電圧発生モードでは、基準電圧Ｖ
refの信頼性を高めるために、不揮発性記憶素子７のド
レインＤに対する印加電圧は最大１Ｖとなるように、ま
た、不揮発性記憶素子７のゲートＧへの印加電圧も低く
抑えることが好ましい。

【００４５】そのため、基準電圧発生モード時の入力信
号は、ＶＧＥＮ＝“Ｈ”、ＰＲＯ＝“Ｌ”、ＥＲＡ＝
“Ｌ”に設定され、また、各レベルシフタ１８，２４，
２５の電源はＶＰＲ＝ＶＥＲ＝ＶＤＤに設定される。

【００４６】これに伴い、ドレイン電圧制御回路Ｂ内の
Ｎチャネルトランジスタ９とＰチャネルトランジスタ１
２とは共にＯＦＦ、Ｎチャネルトランジスタ１０，１１
とＰチャネルトランジスタ８はいずれも活性化する。こ
のため、不揮発性記憶素子７のドレインＤに対しては、
Ｎチャネルトランジスタ１０，１１とＰチャネルトラン
ジスタ８とによって電圧制御された電圧が印加される。
すなわち、ノードg２の電圧ＶrefからＰチャネルトラン
ジスタ１５の閾値電圧分だけ電圧低下し、さらに活性化
された各トランジスタ８，１０，１１に基づく電圧制御
によって低下された電圧(ここでは１Ｖ)が印加される。

【００４７】また、ゲート電圧制御回路Ｃは、Ｎチャネ
ルトランジスタ２２とＰチャネルトランジスタ１６は共
にＯＦＦ、Ｐチャネルトランジスタ２１は活性化してい
るので、不揮発性記憶素子７のゲートＧに対しては、ノ
ードg２の電圧ＶrefからＰチャネルトランジスタ１５の
閾値電圧だけ低い電圧が印加される。

【００４８】さらに、ソース電圧制御回路Ｊは、入力さ
れる制御信号ＥＲＡ＝“Ｌ”なのでレベルシフタ２５の
出力も“Ｌ”となるため、不揮発性記憶素子７のソース
Ｓは０Ｖとなる。

【００４９】したがって、この基準電圧発生モードで
は、不揮発性記憶素子７に対して信頼性のためのドレイ
ン電圧制御回路Ｂとゲート電圧低圧素子Ｋとが付加され
ているものの、動作的にはほぼ図３と同様となり、電流
源としてのＰチャネルトランジスタ５の電流Ｉnは1μＡ
程度といった微少電流とすると、ノードg２における電
圧すなわち基準電圧Ｖrefは、不揮発性記憶素子７の閾
値電圧Ｖuにゲート電圧低圧素子Ｋ(つまりＰチャンネル
トランジスタ１５)の閾値を加えた電位となる。

【００５０】例えば、Ｐチャネルトランジスタ１５の閾
値電圧を１Ｖ、不揮発性記憶素子７の閾値電圧Ｖuを３
Ｖに設定すると、図４に示すように、ＶＤＤ＝４Ｖ以上
では基準電圧Ｖrefは４Ｖ(一定)となる。

【００５１】 書込型基準電圧設定モード この書込型基準電圧設定モードは、不揮発性記憶素子７
に対する書き込み動作によって、閾値電圧を上昇させる
ことで所望の基準電圧Ｖrefに設定するためのモードで
ある。

【００５２】一般的に、不揮発性記憶素子７のフローテ
ィングゲートに対する電子の注入は書き込みとよばれ、
チャネルホットエレクトロン効果で行われるので、ここ
ではその動作に基づいて説明する。

【００５３】この書込型基準電圧設定モードでは、不揮
発性記憶素子７を書込電圧の印加状態にする必要があ
る。また、不揮発性記憶素子７の閾値電圧Ｖuの上昇
値、すなわちフローティングゲートの電子注入量は、こ
の素子７への電圧の印加時間に比例する。

【００５４】そこで、この書き込み時には、不揮発性記
憶素子７に対して、ドレイン電圧＝５Ｖ(＝ＶＤＤ)、ゲ
ート電圧＝1０Ｖ、ソース電圧＝０Ｖといった電圧が印
加されるようにする。そのために、入力信号ＶＧＥＮ＝
“Ｌ”、ＰＲＯ＝“Ｈ”、ＥＲＡ＝“Ｌ”に、電源はＶ
ＰＲ＝1０Ｖ、ＶＥＲ＝５Ｖ(＝ＶＤＤ)にそれぞれ設定
される。

【００５５】これに伴い、ドレイン電圧制御回路Ｂは、
Ｎチャネルトランジスタ１１とＰチャネルトランジスタ
８は共にＯＦＦ、Ｎチャネルトランジスタ９，１０とＰ
チャネルトランジスタ１２はいずれも活性化し、Ｐチャ
ネルトランジスタ１２を通じて電源電圧ＶＤＤが不揮発
性記憶素子７のドレインＤに加わるため、不揮発性記憶
素子７のドレインＤの電圧は５Ｖとなる。

【００５６】また、ゲート電圧制御回路Ｃは、Ｎチャネ
ルトランジスタ２２とＰチャネルトランジスタ２１は共
にＯＦＦ、Ｐチャネルトランジスタ１６は活性化し、Ｐ
チャネルトランジスタ１６を通じて制御電圧ＶＰＲが不
揮発性記憶素子７のゲートＧに加わるため、不揮発性記
憶素子７のゲートＧの電圧は1０Ｖとなる。

【００５７】さらに、ソース電圧制御回路Ｊは、電源Ｖ
ＥＲ＝５Ｖ、入力信号ＥＲＡ＝“Ｌ”であることから、
レベルシフタ２５の出力電圧が０Ｖなので、不揮発性記
憶素子７のソースＳには０Ｖが印加される。

【００５８】したがって、不揮発性記憶素子７のドレイ
ンＤは５Ｖ(＝ＶＤＤ)、ゲートＧは1０Ｖ(＝ＶＰＲ)、
ソースＳは０Ｖが印加されるので、チャネルホットエレ
クトロン効果によって不揮発性記憶素子７に対して書き
込み動作が行われる。そして、この書き込み動作状態の
時間に応じて不揮発性記憶素子７の閾値電圧Ｖuは任意
に決まり、したがって、基準電圧Ｖrefも任意に設定さ
れることになる。

【００５９】 消去型基準電圧設定モード この消去型基準電圧設定モードは、不揮発性記憶素子７
に対する消去動作によって閾値電圧Ｖuを下降させるこ
とで、所望の基準電圧Ｖrefに設定するためのモードで
ある。

【００６０】一般的に、不揮発性記憶素子７のフローテ
ィングゲートに対する電子の放出は消去とよばれ、ＦＮ
トンネル効果で行われるので、ここではその動作に基づ
いて説明する。

【００６１】この消去型基準電圧設定モードにおいて
は、不揮発性記憶素子７を消去電圧の印加状態にする必
要がある。また、不揮発性記憶素子７の閾値電圧Ｖuの
降下値、すなわちフローティングゲートの電子放出量
は、不揮発性記憶素子７への電圧の印加時間に比例す
る。

【００６２】そこで、この消去時には、不揮発性記憶素
子７に対してはドレイン電圧＝ＯＰＥＮ、ゲート電圧＝
０Ｖ、ソース電圧＝１２Ｖといった電圧が印加されるよ
うにする。そのために、入力信号ＶＧＥＮ＝“Ｌ”、Ｐ
ＲＯ＝“Ｌ”、ＥＲＡ＝“Ｈ”に設定され、また、電源
はＶＰＲ＝５Ｖ(＝ＶＤＤ)、ＶＥＲ＝１２Ｖに設定され
る。

【００６３】これに伴い、ドレイン電圧制御回路Ｂは、
Ｎチャネルトランジスタ１１とＰチャネルトランジスタ
８，１２はＯＦＦするため、Ｎチャネルトランジスタ１
０もＯＦＦであり、したがって、不揮発性記憶素子７の
ドレインノードＤはＯＰＥＮ(すなわち、ハイ・インピ
ーダンス)の状態となる。

【００６４】また、ゲート電圧制御回路Ｃは、Ｐチャネ
ルトランジスタ１６，２１はＯＦＦ、Ｎチャネルトラン
ジスタ２２は活性化するため、不揮発性記憶素子７のゲ
ートＧには０Ｖが印加される。

【００６５】さらに、ソース電圧制御回路Ｊは、電源Ｖ
ＥＲ＝１２Ｖ、入力信号ＥＲＡ＝“Ｈ”であることか
ら、レベルシフタ２５の出力電圧がＶＥＲなので、不揮
発性記憶素子７のソースＳには１２Ｖ(＝ＶＥＲ)が印加
される。

【００６６】したがって、不揮発性記憶素子７のドレイ
ンＤはＯＰＥＮ、ゲートＧは０Ｖ、ソースＳは１２Ｖ
(＝ＶＥＲ)が印加されるので、ＦＮトンネル効果により
消去動作が行われる。そして、この消去動作状態の時間
に応じて不揮発性記憶素子７の閾値電圧Ｖuは任意に決
まり、したがって、基準電圧Ｖrefも任意に設定される
ことになる。

【００６７】このように、書込型基準電圧設定モード
()、あるいは消去型基準電圧設定モード()によって
不揮発性記憶素子７の閾値電圧Ｖuを調整して所望の基
準電圧Ｖrefが得られるようにしてから、最後に基準電
圧発生モード()に移行すれば、製造バラツキに起因し
た基準電圧Ｖrefのバラツキを抑えて、常に所望の基準
電圧Ｖrefを安定して得ることが可能となる。

【００６８】そこで、次に、基準電圧Ｖrefの具体的な
設定方法について説明する。この基準電圧設定方法に
は、次の２種類がある。

【００６９】(１) 書込型基準電圧設定モード()と基
準電圧発生モード()とを組み合わせて、最終的な基準
電圧Ｖrefを設定する方法 (２) 消去型基準電圧設定モード()と基準電圧発生モ
ード()とを組み合わせて、最終的な基準電圧Ｖrefを
設定する方法 まず、上記(１)の方法について、図５のフローチャート
および図６のシーケンス図を参照して説明する。

【００７０】図１に示す回路を搭載した製品が製造され
た直後の基準電圧Ｖrefの電位が所望の基準電圧の設定
目標値Ｖoよりも低いとする。具体的な例を挙げると、
図６のシーケンス図に示すように、製造直後の不揮発性
記憶素子７の閾値電圧Ｖuが２.０Ｖ、Ｐチャネルトラン
ジスタ１５の閾値電圧が１.０Ｖとすると、基準電圧Ｖr
efの電位は３.０Ｖとなり、設定目標Ｖoを４.０Ｖとし
ているので、１.０Ｖだけ低いことになる。そこで、実
際の基準電圧Ｖrefを以下の方法により設定目標値Ｖoま
で上昇させる。

【００７１】すなわち、図５のフローチャートに示すよ
うに、スタートから始まり、まず、基準電圧発生モード
()に設定して、ノードg２から基準電圧Ｖrefを出力
し、差動増幅器等を通じて製品の外部の測定機器等に取
り込む(ステップ１１)。

【００７２】次に、測定された実際の基準電圧ＶＲＥＦ
と設定目標値Ｖoとを比較する(ステップ１２)。この例
の場合には、基準電圧ＶＲＥＦが設定目標値Ｖoよりも
低いとしているので、次に、時間Ｔeだけ書込型基準電
圧設定モード()に移行する(ステップ１３)。

【００７３】その後、再び、ステップ１１の基準電圧発
生モード()に移行して実際の基準電圧ＶＲＥＦを測定
した後、ステップ１２において測定された実際の基準電
圧ＶＲＥＦと設定目標値Ｖoとを比較する。そして、前
回と同様の結果であれば、再びステップ１３に移行し
て、書込型基準電圧設定モード()を実行する。

【００７４】このように、ステップ１１〜ステップ１３
のサイクルを繰り返すと、図６のシーケンス図に示すよ
うに、不揮発性記憶素子７の閾値電圧Ｖuは少しづつ上
昇し、これに伴って、基準電圧Ｖrefも上昇する。

【００７５】そして、基準電圧Ｖrefが設定目標値Ｖoの
４.０Ｖに到達すると、ステップ１２での比較結果は真
となり、最後は基準電圧発生モード()の状態で電圧設
定が終了する。その後は、書込型基準電圧設定モード
()に移行することは無いので、基準電圧Ｖrefはほぼ
永久的に４.０Ｖのまま安定して保持される。

【００７６】次に、上記(２)の方法について、図７のフ
ローチャートおよび図８のシーケンス図を参照して説明
する。

【００７７】図１に示す回路を搭載した製品が製造され
た直後の基準電圧Ｖrefの電位が所望の基準電圧の設定
目標値Ｖoよりも高いとする。具体的な例を挙げると、
図８のシーケンス図に示すように、製造直後の不揮発性
記憶素子７の閾値電圧Ｖuが４.０Ｖ、Ｐチャネルトラン
ジスタ１５の閾値電圧が１.０Ｖとすると、基準電圧Ｖr
efの電位は５.０Ｖとなり、基準電圧設定目標を４.０Ｖ
としているので、１．０Ｖ高いことになる。そこで、実
際の基準電圧Ｖｒｅｆを以下の方法により設定目標値Ｖ
oまで下降させる。

【００７８】すなわち、図７のフローチャートに示すよ
うに、スタートから始まり、まず、基準電圧発生モード
()に設定して、ノードg２から基準電圧Ｖrefを出力
し、差動増幅器等を通じて製品の外部の測定機器等に取
り込む(ステップ２１)。

【００７９】次に、測定された実際の基準電圧Ｖrefと
設定目標値Ｖoとを比較する(ステップ２２)。この例の
場合には、基準電圧Ｖrefが設定目標値Ｖoよりも高いと
しているので、次に、時間Ｔeだけ消去型基準電圧設定
モード()に移行する(ステップ２３)。

【００８０】その後、再び、ステップ２１の基準電圧発
生モード()に移行して実際の基準電圧Ｖrefを測定し
た後、ステップ２２で測定された実際の基準電圧Ｖref
と設定目標値Ｖoとを比較する。そして、前回と同様の
結果であれば、再びステップ２３に移行して、消去型基
準電圧設定モード()を実行する。

【００８１】このように、ステップ２１〜ステップ２３
のサイクルを繰り返すと、図８のシーケンス図に示すよ
うに、不揮発性記憶素子７の閾値電圧Ｖuは少しづつ下
降し、これに伴って、基準電圧Ｖrefも下降する。

【００８２】そして、基準電圧Ｖrefが設定目標値Ｖoの
４.０Ｖに到達すると、ステップ２２での比較結果は真
となり、最後は基準電圧発生モード()の状態で電圧設
定が終了する。その後は、消去型基準電圧設定モード
()に移行することは無いので、基準電圧Ｖrefはほぼ
永久的に４.０Ｖのまま安定して保持される。

【００８３】以上のように、基準電圧Ｖrefは、不揮発
性記憶素子７の閾値電圧Ｖuを利用して発生することが
でき、また、不揮発性記憶素子７の閾値電圧Ｖuは通常
の書き込みまたは消去と同様の動作を可能としているの
で、これによって基準電圧Ｖrefを任意に設定すること
ができる。したがって、本発明を内蔵した製品は、基準
電圧Ｖrefを製造後に高精度で設定できることから、製
造バラツキ影響の無い基準電圧供給を実現することが可
能となる。

【００８４】なお、上記の実施形態では、不揮発性記憶
素子７として、電気的な書き込み消去が可能なＥＥＰＲ
ＯＭについて説明したが、紫外線消去可能な不揮発性記
憶素子７(ＵＶＥＰＲＯＭ)を使用することも可能であ
る。

【００８５】その場合には、ゲート電圧制御回路Ｃなど
を省略しても、基準電圧発生モードの下で、紫外線照射
時間を制御することで、消去型基準電圧設定モードを実
行することが可能である。

【００８６】また、上記の実施形態のように、不揮発性
記憶素子７の閾値電圧を長期間にわたって安定化させる
上では、ゲート電圧低圧素子ＫとしてＰチャネルトラン
ジスタ１５を設けて不揮発性記憶素子７のゲートに加わ
る電圧を基準電圧Ｖrefよりも低く抑えるのが好ましい
が、これを省略することも可能である。

【００８７】

【発明の効果】本発明の基準電圧発生回路は、次の効果
が得られる。

【００８８】(１) 請求項１記載の発明では、基準電圧
を製造後に設定するので、製造時に回路素子の特性にバ
ラツキがあっても、基準電圧はほとんどバラツキが無い
安定した基準電圧発生回路を実現することができる。

【００８９】その結果、従来のように、配線層修正で電
圧を調整するための予備トランジスタを多数内蔵した
り、製造後にレーザートリマーなどで調整するといった
必要が無く、小面積な回路を提供できる。

【００９０】(２) 請求項２記載の発明では、不揮発性
記憶素子が電気的な書込動作が可能なものにおいて、基
準電圧発生時には不揮発性記憶素子のドレイン電圧を低
く抑え、かつ、ゲートに基準電圧を印加できるので、不
揮発性記憶素子の閾値電圧を基準電圧として出力するこ
とができる。

【００９１】また、書き込み時には、不揮発性記憶素子
のドレインに電源電圧を印加し、また、ゲートに外部電
圧を直接印加できるので、不揮発性記憶素子の閾値電圧
設定すなわち基準電圧を任意に設定可能となる。

【００９２】その結果、製造後に任意に基準電圧が設定
可能な基準電圧発生回路を提供することができる。

【００９３】(３) 請求項３記載の発明では、不揮発性
記憶素子が電気的な消去動作が可能なものにおいて、基
準電圧発生時には不揮発性記憶素子のドレイン電圧を低
く抑え、ゲートに基準電圧を印加でき、さらに、ソース
をＧＮＤ電位に設定できるので、不揮発性記憶素子の閾
値電圧を基準電圧として出力することができる。

【００９４】また、消去時には、不揮発性記憶素子のド
レインをオープン状態に設定し、また、ゲートにＧＮＤ
電圧を印加でき、さらに、ソースに外部電圧を印加でき
るので、不揮発性記憶素子の閾値電圧設定すなわち基準
電圧を任意に設定可能となる。

【００９５】(４) 請求項４記載の発明では、基準電圧
の発生時にには、不揮発性記憶素子のゲート電圧を低く
抑えるので、ゲートディスターブ保証が高信頼性で確保
でき、不揮発性記憶素子の閾値設定すなわち基準電圧を
設定する場合において、長期間にわたって安定した電圧
維持が可能となり、高い信頼性を得ることができる。

【００９６】(５) 請求項５記載の発明では、電気的な
書き込み／消去が可能な不揮発性記憶素子における閾値
電圧の設定は、書込電圧とその時間に比例し、また、請
求項６記載の発明では、閾値電圧の設定は、消去電圧と
その時間に比例するので、それらを外部から制御し、基
準電圧を外部でモニタし、設定目標値となる電圧と比較
することによって、設定目標値との誤差の小さい基準電
圧が得られるように調整することができる。

【００９７】(６) 請求項７記載の発明では、紫外線消
去が可能な不揮発性記憶素子における閾値電圧の設定
は、消去時間に比例するので、それらを外部から制御
し、基準電圧を外部でモニタし、設定目標値となる電圧
と比較することによって、設定目標値との誤差の小さい
基準電圧が得られるように調整することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の基準電圧発生回路の構成
を示す回路図

【図２】図１の基準電圧発生回路におけるレベルシフタ
の構成図

【図３】図１の基準電圧発生回路のメカニズムを説明す
るための図

【図４】図１の基準電圧発生回路の電源電圧対発生基準
電圧の特性図

【図５】図１の基準電圧発生回路において、書込型基準
電圧設定モードを用いて基準電圧を設定する方法の手順
を示すフローチャート

【図６】図１の基準電圧発生回路における書込型基準電
圧設定モードを用いて基準電圧を設定する方法のシーケ
ンス図

【図７】図１の基準電圧発生回路において、消去型基準
電圧設定モードを用いて基準電圧を設定する方法の手順
を示すフローチャート

【図８】図１の基準電圧発生回路において、消去型基準
電圧設定モードを用いて基準電圧を設定する方法のシー
ケンス図

【図９】従来の基準電圧発生回路の構成を示す回路図

【図１０】図９の基準電圧発生回路の電源電圧対発生基
準電圧の特性図

【符号の説明】

Ａ…定電流発生回路、５…Ｐチャンネルトランジスタ
(電流源)、７…不揮発性記憶素子、Ｂ…ドレイン電圧制
御回路、Ｋ…ゲート電圧低圧素子、Ｃ…ゲート電圧制御
回路、Ｊ…ソース電圧制御回路、Ｖref…基準電圧、Ｖu
…不揮発性記憶素子の閾値電圧、Ｖo…設定目標値。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電源電圧とは無関係に一定電流を流す電
   流源を有するとともに、この電流源には不揮発性記憶素
   子が接続されており、この不揮発性記憶素子は、書込動
   作／消去動作の少なくとも一方の動作が可能で、かつ、
   その閾値電圧を基準電圧として発生するものであり、 不揮発性記憶素子の書込動作または消去動作に伴う閾値
   電圧の変化によって基準電圧を設定することを特徴とす
   る基準電圧発生回路。
2. 【請求項２】 請求項１記載の基準電圧発生回路におい
   て、 前記不揮発性記憶素子は電気的な書込動作が可能なもの
   であり、かつ、この不揮発性記憶素子に対して、そのド
   レインにはドレイン電圧制御回路が、そのゲートにはゲ
   ート電圧制御回路がそれぞれ接続されており、 前記ドレイン電圧制御回路は、不揮発性記憶素子が基準
   電圧を発生する場合はそのドレインを低電圧制御し、不
   揮発性記憶素子の閾値電圧を上昇させる場合はそのドレ
   インに電源電圧を印加するものであり、 前記ゲート電圧制御回路は、不揮発性記憶素子が基準電
   圧を発生する場合はそのゲートに基準電圧を印加し、不
   揮発性記憶素子の閾値電圧を上昇させる場合はそのゲー
   トに外部電圧を印加するものである、 ことを特徴とする基準電圧発生回路。
3. 【請求項３】 請求項１記載の基準電圧発生回路におい
   て、 前記不揮発性記憶素子は電気的な消去動作が可能なもの
   であり、かつ、この不揮発性記憶素子に対して、そのド
   レインにはドレイン電圧制御回路が、そのゲートにはゲ
   ート電圧制御回路が、そのソースにはソース電圧制御回
   路が、それぞれ接続されており、 前記ドレイン電圧制御回路は、不揮発性記憶素子が基準
   電圧を発生する場合はそのドレインを低電圧制御し、不
   揮発性記憶素子の閾値電圧を下降させる場合はそのドレ
   インをオープン状態にするものであり、 前記ゲート電圧制御回路は、不揮発性記憶素子が基準電
   圧を発生する場合はそのゲートに基準電圧を印加し、不
   揮発性記憶素子の閾値電圧を下降させる場合はＧＮＤ電
   圧を印加するものであり、 前記ソース電圧制御回路は、不揮発性記憶素子が基準電
   圧を発生する場合はそのソースをＧＮＤ電圧に設定し、
   前記不揮発性記憶素子の閾値電圧を降下させる場合はそ
   のソースに外部電圧を印加するものである、 ことを特徴とする基準電圧発生回路。
4. 【請求項４】 請求項１ないし請求項３のいずれかに記
   載の基準電圧発生回路において、 前記電流源と不揮発性記憶素子との間には、不揮発性記
   憶素子のゲートに加わる電圧を前記基準電圧よりも低く
   抑えるためのゲート電圧低圧素子が介在されていること
   を特徴とする基準電圧発生回路。
5. 【請求項５】 請求項２記載の基準電圧発生回路におけ
   る基準電圧の設定に際して、 不揮発性記憶素子に対する書き込み時の電圧と時間を外
   部から制御してその閾値電圧を調整する閾値電圧調整工
   程と、 この閾値電圧の変化に伴う基準電圧の値を外部でモニタ
   するモニタ工程と、 モニタした基準電圧が予め設定された目標値に到達した
   か否かを検知する検知工程と、 を備えることを特徴とする基準電圧設定方法。
6. 【請求項６】 請求項３記載の基準電圧発生回路におけ
   る基準電圧の設定に際して、 不揮発性記憶素子に対する消去時の電圧と時間を外部か
   ら制御してその閾値電圧を調整する閾値電圧調整工程
   と、 この閾値電圧の変化に伴う基準電圧の値を外部でモニタ
   するモニタ工程と、 モニタした基準電圧が予め設定された目標値に到達した
   か否かを検知する検知工程と、 を備えることを特徴とする基準電圧設定方法。
7. 【請求項７】 請求項１記載の基準電圧発生回路におけ
   る基準電圧の設定に際して、 不揮発性記憶素子が紫外線消去動作が可能なものである
   場合には、不揮発性記憶素子に対する消去時間を外部か
   ら制御してその閾値電圧を調整する閾値電圧調整工程
   と、 この閾値電圧の変化に伴う基準電圧の値を外部でモニタ
   するモニタ工程と、 モニタした基準電圧が予め設定された目標値に到達した
   か否かを検知する検知工程と、 を備えることを特徴とする基準電圧設定方法。