TW201715532A - 記憶體裝置與其控制方法 - Google Patents

記憶體裝置與其控制方法 Download PDF

Info

Publication number
TW201715532A
TW201715532A TW105121252A TW105121252A TW201715532A TW 201715532 A TW201715532 A TW 201715532A TW 105121252 A TW105121252 A TW 105121252A TW 105121252 A TW105121252 A TW 105121252A TW 201715532 A TW201715532 A TW 201715532A
Authority
TW
Taiwan
Prior art keywords
signal
storage unit
coupled
logic state
bit
Prior art date
Application number
TW105121252A
Other languages
English (en)
Other versions
TWI623939B (zh
Inventor
李嘉富
池育德
林弘璋
史毅駿
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201715532A publication Critical patent/TW201715532A/zh
Application granted granted Critical
Publication of TWI623939B publication Critical patent/TWI623939B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Read Only Memory (AREA)

Abstract

一種記憶體裝置在此揭露，其包含多個記憶體元件、參考電路與感測單元。多個記憶體元件中之每一者用以儲存一位元資料。參考電路包含多個參考開關與多個參考儲存單元。多個參考儲存單元中之一第一參考儲存單元用以在多個參考開關中之第一參考開關導通時，產生具有第一邏輯狀態的第一信號，且多個參考儲存單元中之第二參考儲存單元用以在多個參考開關中之第二參考開關導通時，產生具有第二邏輯狀態的第二信號。感測單元用以根據第一信號以及第二信號決定多個記憶體元件中之一者的位元資料的邏輯狀態。

Description

記憶體裝置與其控制方法
本揭示內容是有關於一種半導體裝置，且特別是有關於一種記憶體裝置與其控制方法。
記憶體裝置已被廣泛地使用於各種應用中。於各種應用中，記憶體裝置包含揮發性記憶體與可適用於長期資料儲存的非揮發性記憶體。例如，非揮發性記憶體包含電子熔絲記憶體(eFuse)、電子抹除式可複寫唯讀記憶體(EEPROM)、快閃式記憶體或磁阻式隨機存取記憶體(MRAM)。為了適當地讀取非揮發性記憶體中的多個記憶體元件所儲存的資料，需要一種可靠的參考機制。
本揭示內容之一態樣為提供一種記憶體裝置，其包含多個記憶體元件、參考電路與感測單元。多個記憶體元件中之每一者用以儲存一位元資料。參考電路包含多個參考開關與多個參考儲存單元。多個參考儲存單元中之一第一參考儲存單元用以在多個參考開關中之第一參考開關導通 時，產生具有第一邏輯狀態的第一信號，且多個參考儲存單元中之第二參考儲存單元用以在多個參考開關中之第二參考開關導通時，產生具有第二邏輯狀態的第二信號。感測單元用以根據第一信號以及第二信號決定多個記憶體元件中之一者的位元資料的邏輯狀態。
本揭示內容之另一態樣為提供一種記憶體裝置，其包含多個記憶體元件、參考電路與感測單元。多個記憶體元件每一者用以在當多條字元線中之一者被啟動時傳送位元資料。參考電路包含第一參考開關、第二參考開關與多個參考儲存單元。第一參考開關用以在參考字元線被啟動時導通。第二參考開關用以在參考字元線被啟動時導通。多個參考儲存單元包含第一參考儲存單元與第二參考儲存單元。第一參考儲存單元用以在第一參考開關為導通時產生具有第一邏輯狀態的第一信號。第二參考儲存單元用以在第二參考信號為導通時產生具有第二邏輯狀態的第二信號。感測單元用以根據第一信號與第二信號決定多個記憶體元件中之一者的位元資料的邏輯狀態。
本揭示內容之又一態樣為提供一種控制方法，其包含下列多個操作。當多條字元線與參考字元線中之一者被啟動時，藉由第一參考儲存單元產生具有第一邏輯狀態的第一信號。當多條字元線與參考字元線中之該者被啟動時，藉由第二參考儲存單元產生具有第二邏輯狀態的第二信號。藉由感測單元根據第一信號與第二信號決定耦接至多條字元線的多個記憶體元件中之一者的位元資料的邏輯狀態。
100‧‧‧電子裝置
110‧‧‧記憶體陣列
120‧‧‧參考電路
130‧‧‧感測單元
140‧‧‧選擇電路
111‧‧‧記憶體行
BL[1]~BL[m]‧‧‧位元線
WL[1]~WL[n]‧‧‧字元線
DL[1]~DL[m]‧‧‧資料線
112、1121‧‧‧記憶體元件
SW‧‧‧開關
112A‧‧‧儲存單元
RSW、RSW1、RSW2‧‧‧參考開關
122、123‧‧‧參考儲存單元
RDL[1]~RDL[2]‧‧‧參考資料線
RBL[1]~RBL[2]‧‧‧參考位元線
I1、I2‧‧‧信號
121A、121B‧‧‧行
VSE[1]~VSE[m]‧‧‧選擇信號
SEL[1]~SEL[m]‧‧‧開關
131‧‧‧平均電流電路
ICELL、IT1、IT2‧‧‧電流
IREF‧‧‧參考信號
132‧‧‧感測放大器
S210~S260‧‧‧操作
200‧‧‧方法
122B、123B‧‧‧固定層
122A、123A‧‧‧自由層
RWL‧‧‧參考字元線
為讓本揭示內容下述的實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示內容的各實施例所繪示的一種電子裝置的示意圖；第2圖為根據本揭示內容的各實施例所繪示的用以說明第1圖中裝置的多個操作的方法的流程圖；第3A圖為根據本揭示內容的各實施例所繪示的如第1圖所示的具有高邏輯狀態的參考儲存單元的示意圖；第3B圖為根據本揭示內容的各實施例所繪示的如第1圖所示的具有低邏輯狀態的參考儲存單元的示意圖；第4圖為根據本揭示內容的一些其他實施例所繪示的如第1圖所示的參考電路的示意圖；第5圖為根據本揭示內容的一些其他實施例所繪示的如第1圖所示的參考電路的示意圖；第6圖為根據本揭示內容的又一些其他實施例所繪示的如第1圖所示的參考電路的示意圖；第7圖為根據本揭示內容的各個實施例所繪示的如第6圖所示的參考電路的示意圖；以及第8圖為根據本揭示內容的各個實施例所繪示的如第6圖所示的參考電路的示意圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後，當可由本案所教示之技術，加以改變及修飾，其並不脫離本案之精神與範圍。在本文中，熟知的實現方式或操作並不加以詳述，以避免模糊本揭示內容中的各實施例的態樣。
於本揭示內容中通篇所使用之詞彙一般代表其通常的意涵。關於本揭示內容中內所討論的任何例證只用來作解說的用途，並不會以任何方式限制本揭示內容或其例證之範圍和意義。同樣地，本揭示內容並不受限於本文中所提出的各種實施例。
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本揭示內容，其僅僅是為了區別以相同技術用語描述的元件或操作而已。例如，在不違背各實施例的範圍內，第一元件可被命名為第二元件，同樣地，第二元件可被命名為第一元件。本文中所使用之『與/或』包含一或多個相關聯的項目中的任一者以及所有組合。
第1圖為根據本揭示內容的各實施例所繪示的一種電子裝置100的示意圖。
如第1圖示例性地所示，電子裝置100包含記憶體陣列110、參考電路120、感測單元130以及選擇電路 140。記憶體陣列110包含多個記憶體行111、多條位元線BL[1]~BL[m]、多條字元線WL[1]~WL[n]以及多條資料線DL[1]~DL[m]，其中n與m為正整數。
示例而言，多個記憶體行111彼此互相平行排列。多個記憶體行111中每一者包含n個記憶體元件112。n個記憶體元件112包含開關SW以及儲存單元112A。開關SW耦接至多條字元線WL[1]~WL[n]中之一對應者以及多條位元線BL[1]~BL[m]中之一者。多個儲存單元112A中之每一者用以儲存位元資料。
參考電路120設置於記憶體陣列110之一側。參考電路120包含多個參考開關RSW、參考儲存單元122、參考儲存單元123、多條參考位元線RBL[1]~RBL[2]以及多條參考資料線RDL[1]~RDL[2]。多個參考開關RSW以行列方式排列。示例而言，多個參考開關RSW設置於兩個行121A以及121B內。在行121A中的多個參考開關RSW的第一端耦接至參考位元線RBL[1]，在行121A中的多個參考開關RSW的第二端耦接至參考資料線RDL[1]，且在行121A中的多個參考開關RSW的控制端分別耦接至多條字元線WL[1]~WL[n]。參考儲存單元122耦接於參考資料線RDL[1]以及感測單元130之間，並用以儲存具有高邏輯狀態的位元資料。據此，當行121A中之多個參考開關RSW中之一者被導通時，參考儲存單元122將被偏壓以根據所儲存的位元資料而傳送具有高邏輯狀態的信號I1。在行121B中的多個參考開關RSW的第一端耦接至參考位元線 RBL[2]，在行121B中的多個參考開關RSW的第二端耦接至參考資料線RDL[2]，且在行121B中的多個參考開關RSW的控制端分別耦接至多條字元線WL[1]~WL[n]。參考儲存單元123耦接於參考資料線RDL[2]與感測單元130之間，並設置以儲存具有低邏輯狀態的位元資料。據此，當行121B中之多個參考開關RSW中之一者被導通時，參考儲存單元123將被偏壓以根據所儲存的位元資料而傳送具有低邏輯狀態的信號I2。
於一些實施例中，多個儲存單元112A、參考儲存單元122以及參考儲存單元123可由多種非揮發性記憶體裝置實現。於進一步的多個實施例中，多個非揮發性記憶體裝置包含電阻式隨機存取記憶體(RRAM)裝置。RRAM裝置的阻值可被調整，以呈現具有高邏輯狀態或低邏輯狀態的位元資料。於另一些實施例中，多個非揮發性記憶體裝置包含磁穿隧接面(MTJ)裝置。磁穿隧接面裝置的磁阻可被調整，以呈現具有高邏輯狀態或低邏輯狀態的位元資料。
上述關於多個儲存單元112A、參考儲存單元122以及參考儲存單元123的實現方式僅為示例。各種可實現儲存單元112A、參考儲存單元122以及參考儲存單元123的實現方式皆為本揭示內容所涵蓋的範圍。
於第1圖所示的一些實施例中，在讀取操作中，多條字元線WL[1]~WL[n]中之一對應者被啟動。據此，在行121A以及行121B中耦接至前述多條字元線WL[1]~WL[n]中之對應者的兩個參考開關RSW被導通。參考儲存 單元122產生信號I1至感測單元130，且參考儲存單元123產生信號I2至感測單元130。如此一來，感測單元130可根據信號I1與I2決定n個記憶體元件112中之被選中者的位元資料的邏輯狀態。詳細的操作將參照後述第2圖一併說明。
再者，選擇電路140包含多個開關SEL[1]~SEL[m]。多個開關SEL[1]~SEL[m]的第一端分別耦接至多條資料線DL[1]~DL[m]，多個開關SEL[1]~SEL[m]的第二端耦接至感測單元130，且多個開關SEL[1]~SEL[m]的控制端用以接收多個選擇信號VSE[1]~VSE[m]。在讀取操作中，多個開關SEL[1]~SEL[m]中之一者會被導通，且多條字元線WL[1]~WL[n]中之一者會被啟動。據此，耦接至多條字元線WL[1]~WL[n]中之被啟動者的開關SW會被多個選擇信號VSE[1]~VSE[m]中之對應者導通。代表n個記憶體元件112中被選重者的位元資料的電流ICELL將被傳送至感測單元130。據此，被選重的記憶體元件112的位元資料可由感測單元130被決定。
感測單元130耦接至記憶體陣列110以及參考電路120。感測單元130設置以根據信號I1與I2決定被選重的記憶體元件112的位元資料之邏輯狀態。示例而言，於第1圖中所示的一些實施例中，感測單元130包含平均電流電路131以及感測放大器132。平均電流電路131的多個輸入端耦接至參考儲存單元122與123，以接收信號I1與I2。感測放大器132的第一輸入端耦接至平均電流電路131的輸出端，以接收參考信號IREF。平均電流電路131設置以對信 號I1與I2取平均，以產生參考信號IREF。感測放大器132設置以比較參考信號IREF以及電流ICELL，以決定位元資料的邏輯狀態。於一些實施例中，平均電流電路131可由各種類型的電流鏡電路實現。
第2圖為根據本揭示內容的各實施例所繪示的用以說明第1圖中裝置100的多個操作的方法200的流程圖。為了示例性地說明，第1圖的裝置100的多個操作將參照第2圖的方法200一併說明。於一些實施例中，方法200包含操作S210~S260。
於操作S210中，在讀取操作中，多條字元線WL[1]~WL[n]中之一者被啟動，且多個開關SEL[1]~SEL[n]中之一對應者導通，以自多個記憶體元件112中選取一者。
於操作S220中，代表選中的記憶體元件112的位元資料的電流ICELL經由多條資料線DL[1]~DL[m]中之一對應者傳送至感測放大器132。
示例而言，如第1圖所示，於讀取操作中，第一條字元線WL[1]被啟動，開關SEL[1]被選擇信號VSE[1]導通，且其他多個開關SEL[2]~SEL[m]被多個選擇信號VSE[2]~VSE[m]關斷。據此，記憶體元件112(後述稱為被選中的記憶體元件1121)耦接至字元線WL[1]以及資料線DL[1]被選中。被選中的記憶體元件1121的開關SW被導通，以偏壓被選中的記憶體元件1121的儲存單元112A。因此，可代表儲存單元112A的位元資料的電流ICELL經由資 料線DL[1]與開關SEL[1]而自儲存單元112A傳送至感測放大器132。
請繼續參照第2圖，於操作S230中，在行121A中的多個開關RSW中之一對應者被導通，以產生信號I1至平均電流電路131。於操作S240中，在行121B中的多個開關RSW中之一對應者被導通，以產生信號I2至平均電流電路131。於操作S250中，平均電流電路131對信號I1與信號I2的總和取平均，以產生參考信號IREF至感測放大器132。於操作S260中，感測放大器132比較電流ICELL以及參考信號IREF，以決定被選中的記憶體元件1121的位元資料的邏輯狀態。
以第1圖之示例而言，當字元線WL[1]被啟動十，行121A與行121B中的耦接至字元線WL[1]的多個開關RSW被導通。據此，多個參考儲存單元122與123被導通的多個參考開關RSW偏壓，以產生信號I1與I2至平均電流電路131。平均電流電路131對信號I1與信號I2取平均，以產生參考信號IREF至感測放大器132。換句話說，參考信號IREF的準位約為信號I1與信號I2的總和之一半。感測放大器132比較電流ICELL與參考信號IREF，以決定被選中的記憶體元件1121的位元資料的邏輯狀態。例如，當電流ICELL高於參考信號IREF，被選中的記憶體元件1121的位元資料被決定為具有高邏輯狀態。或者，當電流ICELL低於參考信號IREF，被選中的記憶體元件1121的位元資料被 決定為具有低邏輯狀態。等效而言，被選中的記憶體元件1121的位元資料可被裝置100讀取。
上列描述包含多個示例性的操作，但上述多個操作並非必須以上述陳述的順序執行。在符合本揭示內容的各實施例所教示的範圍與精神下，多個操作可適當地增加、替代、更換順序或減少。
於一些實施例中，多個參考開關RSW以及n個記憶體元件112中的開關SW設置以具有相同特徵尺寸。因此，在記憶體陣列110上的製程/電壓/溫度的變異將與在參考電路120上的多個變異相類似。據此，參考電路120能夠被用來偵測在記憶體陣列110上的製程/電壓/溫度的變異。示例而言，利用第1圖中的多個開關RSW的設置方式，參考電路120能夠追蹤記憶體陣列110的線路負載的變化，例如，其包含多條位元線BL[1]~BL[m]、耦接至位元線BL[1]~BL[m]的多個開關、多條資料線DL[1]~DL[m]等等。因此，參考信號IREF可在具有類似於記憶體陣列110承受的變異下被產生。
相較於使用外部固定參考信號的一些技術中，如第1圖所示的一些實施例，更為精確的參考信號IREF可由參考電路120產生。
再者，於一些其他技術中，參考電路與記憶體陣列110採用相同結構。於此技術中，儲存於參考電路中的多個參考儲存單元的位元資料將因為多個參考儲存單元之 間的各種變異而變動。如此一來，此技術中的參考電路所產生的參考信號並不精準。
相較於上述的技術，如第1圖所示，行121A中的多個參考開關RSW耦接於單一的參考儲存單元122，行121B中的多個參考開關RSW耦接於單一的參考儲存單元123。等效而言，參考電路120中多個儲存單元之間的變異得以變少。如此一來，相較於上述多個技術，更為精準的參考信號IREF可被產生。
請參照第3A圖。第3A圖為根據本揭示內容的各實施例所繪示的如第1圖所示的具有高邏輯狀態的參考儲存單元122的示意圖。
如先前所述，於一些實施例中，多個參考儲存單元122以及123可由磁穿隧接面裝置實現。於一些實施例中，磁穿隧接面裝置包含自由層與固定層。如第3A圖示例性地所示，參考儲存單元122包含自由層122A與固定層123B。參考儲存單元122的自由層122A耦接至參考儲存單元122的第一端，且固定層122B耦接至參考儲存單元122的第二端。於一些實施例中，參考儲存單元122設置以接收由其第一端(亦即自由層122A)流至其第二端(亦即固定層122B)的電流IT1。據此，如第3A圖所示，自由層122A的磁矩與固定層122B的磁矩為反平行。於此條件下，參考儲存單元122設置以具有高磁阻。等效而言，參考儲存單元122被寫入以具有高邏輯狀態的位元資料。
第3B圖為根據本揭示內容的各實施例所繪示的如第1圖所示的具有低邏輯狀態的參考儲存單元123的示意圖。相應於參考儲存單元122，如第3B圖所示的一些實施例，參考儲存單元123包含自由層123A與固定層123B。自由層123A耦接至參考儲存單元123的第一端，且固定層123B耦接至參考儲存單元123的第二端。參考儲存單元123設置以接收由其第二端(亦即固定層123B)其第一端(亦即自由層123A)流至其第一端(亦即自由層123A)的電流IT2。據此，如第3B圖所示，自由層123A的磁矩與固定層123B的磁矩為平行。於此條件下，參考儲存單元123設置以具有低磁阻。等效而言，參考儲存單元123被寫入以具有低邏輯狀態的位元資料。
請繼續並一併參照第1圖、第3A圖與第3B圖，於第1圖所示的一些實施例中，參考儲存單元122的第一端(亦即自由層122A)耦接至參考資料線RDL[1]，且參考儲存單元122的第二端(亦即固定層122B)耦接至平均電流電路131。再者，參考儲存單元123的第一端(亦即自由層123A)耦接至參考資料線RDL[2]，且參考儲存單元123的第二端(亦即固定層123B)耦接至平均電流電路131。
第4圖為根據本揭示內容的一些其他實施例所繪示的如第1圖所示的參考電路120的示意圖。為易於理解，於第4圖中的相似元件將參照第1圖的實施例指定相同參考編號。或者，於第4圖所示的多個實施例中，參考儲存單元123的第二端(亦即固定層123B)耦接至參考資料線RDL[2]，且參考儲存單元123的第一端(亦即自由層123A) 耦接至平均電流電路131。於一些實施例中，第4圖中的參考儲存單元123的設置方式可由不同的佈局設計達成。
如第4圖示例性地所示，用於讀取操作的電流經由固定層123B流至自由層123A。如先前第3B圖所述，用於參考儲存單元123的寫入操作的電流IT2亦經由固定層123B流至自由層123A。換句話說，於第4圖所示的實施例中，用於讀取操作的電流的方向與用於寫入操作的電流的方向相同。據此，相較於第1圖所示的多個實施例，操作可靠度可更進一步地被改善。
第5圖為根據本揭示內容的一些其他實施例所繪示的如第1圖所示的參考電路120的示意圖。為易於理解，於第5圖中的相似元件將參照第1圖的實施例指定相同參考編號。
相較於第1圖所示的參考電路120，於第5圖所示的一些實施例中，參考儲存單元123的第二端(亦即固定層123B)耦接至參考位元線RBL[2]，參考儲存單元123的第一端(亦即自由層123A)耦接至行121B中的多個參考開關RSW的第二端。行121B中的多個參考開關RSW的第一端耦接至參考資料線RDL[2]。藉由此種設置方式，用於讀取操作的電流的方向與用於寫入操作的電流的方向相同。如此一來，電子裝置100的操作可靠度可更進一步地被改善。
第6圖為根據本揭示內容的又一些其他實施例所繪示的如第1圖所示的參考電路120的示意圖。為易於理 解，於第6圖中的相似元件將參照第1圖的實施例指定相同參考編號。
相較於第1圖中的參考電路120，於第6圖所示的一些實施例中，參考電路120更包含參考字元線RWL，且參考電路120僅使用兩個參考開關RSW1與RSW2。示例而言，參考開關RSW1的第一端耦接至參考位元線RBL[1]，參考開關RSW1的第二端耦接至參考儲存單元122的第一端，且參考開關RSW1的控制端耦接至參考字元線RWL。參考開關RSW2的第一端耦接至參考位元線RBL[2]，參考開關RSW2的第二端耦接至參考儲存單元123的第一端，且參考開關RSW2的控制端耦接至參考字元線RWL。參考開關RSW1與RSW2的第二端設置以傳送信號I1與I2至平均電流電路131。
於一些實施例中，於讀取操作中，參考字元線RWL與多條字元線WL[1]~WL[n]中之一者會同時啟動，以傳送電流ICELL與信號I1以及I2。或者，於另一些實施例中，參考字元線RWL為固定地被啟動。第6圖中的參考電路120的多個操作與第2圖所示之多個操作類似，故於此不再重複贅述。
參考字元線RWL的設置方式僅用於示例。參考字元線RWL的各種設置方式皆為本揭示內容所涵蓋的範圍。
相較於利用相同於記憶體陣列實現參考電路的一些技術，如先前所討論的，於第6圖所示的一些實施例 中，於參考電路120的多個參考儲存單元之間的變異可被降低。因此，更為精確的參考信號IREF可被產生。
請一併參照第3B圖與第7圖。第7圖為根據本揭示內容的各個實施例所繪示的如第6圖所示的參考電路120的示意圖。為易於理解，於第7圖中的相似元件將參照第1圖的實施例指定相同參考編號。
如第3B圖所示，參考儲存單元123可由磁穿隧接面裝置實現。相較於第6圖中的參考電路120，於第7圖所示的一些實施例中，參考儲存單元123的第二端(亦即第3B圖中的固定層123B)耦接至參考開關RSW2的第二端，且參考儲存單元123的第一端(亦即第3B圖中的自由層123A)耦接至平均電流電路131。如先前所述，藉由此設置方式，用於讀取操作的電流的方向與用於參考儲存單元123的寫入操作的電流的方向相同。如此一來，電子裝置100的操作可靠度可更進一步地被改善。
請一併參照第3B圖與第8圖。第8圖為根據本揭示內容的各個實施例所繪示的如第6圖所示的參考電路120的示意圖。為易於理解，於第8圖中的相似元件將參照第1圖的實施例指定相同參考編號。
相較於第6圖中的參考電路120，於第8圖所示的一些實施例中，參考儲存單元123的第二端(亦即第3B圖中的固定層123B)耦接至參考位元線RBL[2]，且參考儲存單元123的第一端(亦即第3B圖中的自由層123A)耦接至參考開關RSW2的第二端。參考開關RSW2的第一端耦接至參 考資料線RDL[2]。藉由此設置方式，用於讀取操作的電流的方向與用於參考儲存單元123的寫入操作的電流的方向相同。如此一來，電子裝置100的操作可靠度可被改善。
如上述所述，於本揭示內容的裝置100可產生用來與位元資料比較的參考信號。再者，藉由上述各個實施例所示的參考電路之設置方式，更精確的參考信號可被產生。因此，記憶體裝置的操作可靠度可被改善。
於本文中，『耦接』可被視為『電性耦接』，且『連接』可被視為『電性連接』。『耦接』與『連接』亦可用來視為兩個或兩個以上的元件彼此之間的操作或互相連動。
於一些實施例中，一種記憶體裝置在此揭露，其包含多個記憶體元件、參考電路與感測單元。多個記憶體元件中之每一者用以儲存一位元資料。參考電路包含多個參考開關與多個參考儲存單元。多個參考儲存單元中之一第一參考儲存單元用以在多個參考開關中之第一參考開關導通時，產生具有第一邏輯狀態的第一信號，且多個參考儲存單元中之第二參考儲存單元用以在多個參考開關中之第二參考開關導通時，產生具有第二邏輯狀態的第二信號。感測單元用以根據第一信號以及第二信號決定多個記憶體元件中之一者的位元資料的邏輯狀態。
一種記憶體裝置亦在此揭露，其包含多個記憶體元件、參考電路與感測單元。多個記憶體元件每一者用以在當多條字元線中之一者被啟動時傳送位元資料。參考電路 包含第一參考開關、第二參考開關與多個參考儲存單元。第一參考開關用以在參考字元線被啟動時導通。第二參考開關用以在參考字元線被啟動時導通。多個參考儲存單元包含第一參考儲存單元與第二參考儲存單元。第一參考儲存單元用以在第一參考開關為導通時產生具有第一邏輯狀態的第一信號。第二參考儲存單元用以在第二參考信號為導通時產生具有第二邏輯狀態的第二信號。感測單元用以根據第一信號與第二信號決定多個記憶體元件中之一者的位元資料的邏輯狀態。
一種控制方法亦在此揭露，其包含下列多個操作。當多條字元線與參考字元線中之一者被啟動時，藉由第一參考儲存單元產生具有第一邏輯狀態的第一信號。當多條字元線與參考字元線中之該者被啟動時，藉由第二參考儲存單元產生具有第二邏輯狀態的第二信號。藉由感測單元根據第一信號與第二信號決定耦接至多條字元線的多個記憶體元件中之一者的位元資料的邏輯狀態。
本領域具有通常知識者應當瞭解，本揭示內容中前述的多個實施例僅為示例，而並非用以限定本揭示內容。各種的更動或類似的設置方式應當涵蓋於後附之申請專利範圍，且申請專利範圍所界定者應當解讀為最大範圍，以涵蓋任何各種更動或類似的設置方式。
100‧‧‧電子裝置
110‧‧‧記憶體陣列
120‧‧‧參考電路
130‧‧‧感測單元
140‧‧‧選擇電路
111‧‧‧記憶體行
BL[1]~BL[m]‧‧‧位元線
WL[1]~WL[n]‧‧‧字元線
DL[1]~DL[m]‧‧‧資料線
112、1121‧‧‧記憶體元件
SW‧‧‧開關
112A‧‧‧儲存單元
RSW‧‧‧參考開關
122、123‧‧‧參考儲存單元
RBL[1]~RBL[2]‧‧‧參考位元線
RDL[1]~RDL[2]‧‧‧參考資料線
121A、121B‧‧‧行
I1、I2‧‧‧信號
SEL[1]~SEL[m]‧‧‧開關
VSE[1]~VSE[m]‧‧‧選擇信號
ICELL‧‧‧電流
131‧‧‧平均電流電路
132‧‧‧感測放大器
IREF‧‧‧參考信號

Claims (10)

  1. 一種記憶體裝置，包含：複數個記憶體元件，該些記憶體元件中之每一者用以儲存一位元資料；一參考電路，包含：複數個參考開關；以及複數個參考儲存單元，其中該些參考儲存單元中之一第一參考儲存單元用以在該些參考開關中之一第一參考開關導通時，產生具有一第一邏輯狀態的一第一信號，且該些參考儲存單元中之一第二參考儲存單元用以在該些參考開關中之一第二參考開關導通時，產生具有一第二邏輯狀態的一第二信號；以及一感測單元，用以根據該第一信號以及該第二信號決定該些記憶體元件中之一者的該位元資料的一邏輯狀態。
  2. 如申請專利範圍第1項之記憶體裝置，其中該些參考開關包含一第一群組以及一第二群組，該第一群組耦接於一第一參考位元線以及一第一參考資料線之間，該第二群組耦接於一第二參考位元線以及一第二參考資料線之間，該第一群組中的該些參考開關中之每一者用以被導通，以偏壓該第一參考儲存單元以產生該第一信號，且該第二群組中的該些參考開關中之每一者用以被導通，以偏壓該第二參考儲存單元以產生該第二信號， 其中該些參考儲存單元中之每一者包含一第一端與一第二端，該些參考儲存單元中之每一者用以接收自該第一端流經該第二端的一電流，以儲存具有該第一邏輯狀態的位元資料，並用以接收自該第二端流經該第一端的一電流，以儲存具有該第二邏輯狀態的位元資料。
  3. 如申請專利範圍第2項之記憶體裝置，其中該第一參考儲存單元的該第一端耦接至該第一參考資料線，且該第一參考儲存單元的該第二端用以產生該第一信號；其中該第二參考儲存單元的該第一端耦接至該第二參考資料線，且該第二參考儲存單元的該第二端用以產生該第二信號，或其中該第二參考儲存單元的該第二端耦接至該第二參考位元線，該第二參考儲存單元的該第一端耦接至該第二群組中的該些參考開關的第一端，且該第二群組中的該些參考開關的該些第二端耦接至該第二參考資料線，以輸出該第二信號。
  4. 如申請專利範圍第1項之記憶體裝置，其中該感測單元包含：一平均電流電路，用以對該第一信號與該第二信號取平均，以產生一參考信號；以及一感測放大器，用以根據該參考信號決定該些記憶體元件中之該者的位元資料的該邏輯狀態。
  5. 一種記憶體裝置，包含：複數個記憶體元件，該些記憶體元件每一者用以在當複數條字元線中之一者被啟動時傳送一位元資料；一參考電路，包含：一第一參考開關，用以在一參考字元線被啟動時導通；一第二參考開關，用以在該參考字元線被啟動時導通；以及複數個參考儲存單元，包含：一第一參考儲存單元，用以在該第一參考開關為導通時產生具有一第一邏輯狀態的一第一信號；以及一第二參考儲存單元，用以在該第二參考信號為導通時產生具有一第二邏輯狀態的一第二信號；以及一感測單元，用以根據該第一信號與該第二信號決定該些記憶體元件中之一者的該位元資料的一邏輯狀態。
  6. 如申請專利範圍第5項之記憶體裝置，其中該第一參考開關耦接於一第一參考位元線以及該第一參考儲存單元之間，且該第二參考開關耦接於一第二參考位元線與該第二參考儲存單元之間，其中該些參考儲存單元中之每一者包含一第一端與一第二端，該些參考儲存單元中之每一者用以接收自該第一端流經該第二端的一電流，以儲存具有該第一邏輯狀態的位 元資料，並用以接收自該第二端流經該第一端的一電流，以儲存具有該第二邏輯狀態的位元資料。
  7. 如申請專利範圍第6項之記憶體裝置，其中該第一參考開關的一第一端耦接至該第一參考位元線，該第一參考開關的一第二端耦接至該第一參考儲存單元的該第一端，且該第一參考開關的一控制端耦接至該參考字元線；其中該第二參考開關的一第一端用以輸出該第二信號，該第二參考開關的一第二端耦接至該第二參考儲存單元的該第一端，該第二參考開關的一控制端耦接至該參考字元線，且該第二參考儲存單元的該第二端耦接至該第二參考位元線。
  8. 一種控制方法，包含：當複數條字元線與一參考字元線中之一者被啟動時，藉由一第一參考儲存單元產生具有一第一邏輯狀態的一第一信號；當該些字元線與一參考字元線中之該者被啟動時，藉由一第二參考儲存單元產生具有一第二邏輯狀態的一第二信號；以及藉由一感測單元根據該第一信號與該第二信號決定耦接至該些字元線的複數個記憶體元件中之一者的一位元資料的一邏輯狀態。
  9. 如申請專利範圍第8項之控制方法，其中產生該第一信號包含：當該些字元線中之一者啟動時導通一第一群組內的複數個參考開關中之一者，其中該第一群組內的該些參考開關經由該第一參考儲存單元耦接至該感測單元，並耦接至該些字元線；經由該第一群組內的該些參考開關中之該者，對該第一參考儲存單元偏壓，以產生該第一信號；當該參考字元線啟動時導通一第一參考開關，其中該第一參考開關耦接至該參考字元線；以及經由該第一參考開關對該第一參考儲存單元偏壓，以產生該第一信號。
  10. 如申請專利範圍第8項之控制方法，其中決定該位元資料的該邏輯狀態包含：導通一選擇電路中的複數個開關中之一者，以接收代表該些記憶體元件中之該者的該位元資料的一電流，其中該選擇電路耦接於該些記憶體元件與該感測單元之間；經由一平均電流電路對該第一信號與該第二信號取平均，以產生一參考信號；以及經由一感測放大器比較該參考信號與該電流，以決定該位元資料的該邏輯狀態。
TW105121252A 2015-10-30 2016-07-05 記憶體裝置與其控制方法 TWI623939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/929,076 US9754639B2 (en) 2015-10-30 2015-10-30 Memory device and reference circuit thereof
US14/929,076 2015-10-30

Publications (2)

Publication Number Publication Date
TW201715532A true TW201715532A (zh) 2017-05-01
TWI623939B TWI623939B (zh) 2018-05-11

Family

ID=58546112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121252A TWI623939B (zh) 2015-10-30 2016-07-05 記憶體裝置與其控制方法

Country Status (5)

Country Link
US (5) US9754639B2 (zh)
KR (1) KR101763060B1 (zh)
CN (1) CN107039062B (zh)
DE (1) DE102016100014B4 (zh)
TW (1) TWI623939B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10763425B1 (en) * 2019-05-30 2020-09-01 Honeywell International Inc. Magnetic tunnel junction based programmable memory cell
US11881241B2 (en) 2022-03-31 2024-01-23 Globalfoundries U.S. Inc. Resistive memory array with localized reference cells

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336985B2 (ja) * 1999-01-29 2002-10-21 日本電気株式会社 半導体記憶装置
CA2342508A1 (en) 2001-03-30 2002-09-30 Atmos Corporation Reference cells with integration capacitor
US6700811B1 (en) * 2002-09-04 2004-03-02 Macronix International Co., Ltd. Random access memory device and method for driving a plate line segment therein
US7433253B2 (en) * 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
US7251178B2 (en) 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
EP1467377B1 (en) 2003-04-10 2007-11-28 STMicroelectronics S.r.l. Method for reading a nonvolatile memory device and corresponding device
JP4407828B2 (ja) * 2003-04-21 2010-02-03 日本電気株式会社 データの読み出し方法が改善された磁気ランダムアクセスメモリ
US6845052B1 (en) 2003-05-30 2005-01-18 Macronix International Co., Ltd. Dual reference cell sensing scheme for non-volatile memory
KR100528341B1 (ko) 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
JP3935150B2 (ja) * 2004-01-20 2007-06-20 株式会社東芝 磁気ランダムアクセスメモリ
US7203112B2 (en) 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
JP3962048B2 (ja) * 2004-09-28 2007-08-22 株式会社東芝 半導体メモリ
KR100631923B1 (ko) * 2004-10-12 2006-10-04 삼성전자주식회사 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법
US8094493B2 (en) 2004-11-12 2012-01-10 Macronix International Co., Ltd. Memory devices and methods using improved reference cell trimming algorithms for accurate read operation window control
KR100714309B1 (ko) * 2006-02-21 2007-05-02 삼성전자주식회사 캐패시터가 없는 메모리 셀을 구비한 반도체 메모리 장치
JP2007265589A (ja) * 2006-03-30 2007-10-11 Fujitsu Ltd 不揮発性半導体メモリ
US7286429B1 (en) 2006-04-24 2007-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an MRAM cell
JP4987616B2 (ja) 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
CN101388246A (zh) * 2007-09-10 2009-03-18 财团法人工业技术研究院 相变化存储器
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US7755923B2 (en) * 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
US8687412B2 (en) 2012-04-03 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Reference cell configuration for sensing resistance states of MRAM bit cells
US8917536B2 (en) 2012-10-25 2014-12-23 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
KR102060488B1 (ko) * 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
KR102056853B1 (ko) * 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9324457B2 (en) 2014-03-12 2016-04-26 Kabushiki Kaisha Toshiba Nonvolatile memory
US9293171B2 (en) * 2014-03-13 2016-03-22 Kabushiki Kaisha Toshiba Resistance change memory
US10381102B2 (en) * 2014-04-30 2019-08-13 Micron Technology, Inc. Memory devices having a read function of data stored in a plurality of reference cells
CN104134460B (zh) * 2014-07-17 2017-12-26 北京航空航天大学 一种基于动态参考的非挥发存储器读取电路
US9502106B2 (en) * 2014-12-10 2016-11-22 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling semiconductor memory device

Also Published As

Publication number Publication date
US20170125071A1 (en) 2017-05-04
US9754639B2 (en) 2017-09-05
DE102016100014B4 (de) 2023-06-15
KR20170051119A (ko) 2017-05-11
US20190115061A1 (en) 2019-04-18
TWI623939B (zh) 2018-05-11
US10515680B2 (en) 2019-12-24
US10157654B2 (en) 2018-12-18
KR101763060B1 (ko) 2017-07-28
US20200118610A1 (en) 2020-04-16
DE102016100014A1 (de) 2017-05-04
US11211106B2 (en) 2021-12-28
US20170330608A1 (en) 2017-11-16
US20220115051A1 (en) 2022-04-14
CN107039062B (zh) 2020-10-30
US11848040B2 (en) 2023-12-19
CN107039062A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US6678189B2 (en) Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6574129B1 (en) Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
JP4113033B2 (ja) 電荷注入差動センス増幅器を有する抵抗性クロスポイントメモリアレイ
US11211106B2 (en) Memory device and reference circuit thereof
US9589621B2 (en) Resistance change memory
US10777255B2 (en) Control signal generator for sense amplifier and memory device including the control signal generator
TW201316338A (zh) 電阻式記憶體裝置、佈局結構與其感測電路
CN108257633B (zh) 一种mram芯片及其存储单元的读取方法
US20160132388A1 (en) Semiconductor memory device and ecc method thereof
JP5093234B2 (ja) 磁気ランダムアクセスメモリ
Lee et al. A 1.4 mb 40-nm embedded reram macro with 0.07 um 2 bit cell, 2.7 ma/100mhz low-power read and hybrid write verify for high endurance application
US20180232267A1 (en) Memory device, memory controller and operation method thereof
US20080186757A1 (en) Advanced MRAM design
KR20220129509A (ko) 메모리 감지 증폭기 트리밍
WO2007124205A2 (en) Mram array with reference cell row and method of operation
US20210201973A1 (en) Semiconductor storage device
TW201833909A (zh) 具有低電流參考電路的記憶體裝置
TWI537947B (zh) 磁阻記憶體裝置
KR102302603B1 (ko) 스니크 전류를 제거하기 위한 메모리 장치
US9767863B2 (en) Redundancy memory device comprising a plurality of selecting circuits
CN113436663B (zh) 存储装置
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
CN114203221A (zh) 半导体存储装置及其控制方法