CN107039062B - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN107039062B
CN107039062B CN201610966964.0A CN201610966964A CN107039062B CN 107039062 B CN107039062 B CN 107039062B CN 201610966964 A CN201610966964 A CN 201610966964A CN 107039062 B CN107039062 B CN 107039062B
Authority
CN
China
Prior art keywords
signal
terminal
coupled
switch
reference storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610966964.0A
Other languages
English (en)
Other versions
CN107039062A (zh
Inventor
李嘉富
池育德
林弘璋
史毅骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039062A publication Critical patent/CN107039062A/zh
Application granted granted Critical
Publication of CN107039062B publication Critical patent/CN107039062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种包括多个存储单元、参考电路和感测单元的器件。每一个存储单元都配置为存储位数据。参考电路包括多个参考开关和多个参考储存单元。设置多个参考开关。参考储存单元的第一参考储存单元配置为：在多个参考开关中的第一参考开关导通时，生成具有第一逻辑状态的第一信号。多个参考储存单元的第二参考储存单元配置为：在多个参考开关中的第二参考开关导通时，生成具有第二逻辑状态的第二信号。感测单元配置为根据第一信号和第二信号来确定多个存储单元中的一个存储单元的位数据的逻辑状态。本发明还提供了存储器件及其操作方法。

Description

存储器件及其操作方法
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地涉及存储器件及其操作方法。
背景技术
存储器件广泛地用于许多应用。在各个应用中，存储器件包括易失性存储器和可用于长期数据存储的非易失性存储器。例如，非易失性存储器包括具有电熔丝(eFuse)的非易失性存储器、电可擦除可编程只读存储器(EEPROM)、闪速存储器或磁阻式随机存取存储器(MRAM)。需要鲁棒参考方案来适当地读取非易失性存储器的存储单元中所存储的数据。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种存储器件，包括：多个存储单元，所述多个存储单元中的每一个都配置为存储位数据；参考电路，包括：多个参考开关；和多个参考储存单元，其中，所述多个参考储存单元的第一参考储存单元配置为：在所述多个参考开关的第一参考开关导通时，生成具有第一逻辑状态的第一信号，并且所述多个参考储存单元的第二参考储存单元配置为：在所述多个参考开关的第二参考开关导通时，生成具有第二逻辑状态的第二信号；以及感测单元，配置为根据所述第一信号和所述第二信号来确定所述多个存储单元中的一个存储单元的所述位数据的逻辑状态。
根据本发明的另一方面，提供了一种存储器件，包括：多个存储单元，所述多个存储单元的每一个都配置为：在激活多条字线中对应的一条字线时，传输位数据；参考电路，包括：第一参考开关，配置为在激活参考字线时导通；第二参考开关，配置为在激活所述参考字线时导通；和多个参考储存单元，包括：第一参考储存单元，配置为在所述第一参考开关导通时，生成具有第一逻辑状态的第一信号；和第二参考储存单元，配置为在所述第二参考开关导通时，生成具有第二逻辑状态的第二信号；以及感测单元，配置为根据所述第一信号和所述第二信号来确定所述多个存储单元中的一个存储单元的所述位数据的逻辑状态。
根据本发明的又一方面，提供了一种用于操作存储器件的方法，包括：当激活多条字线中的一条和参考字线时，通过第一参考储存单元生成具有第一逻辑状态的第一信号；当激活所述多条字线中的一条和所述参考字线时，通过第二参考储存单元生成具有第二逻辑状态的第二信号；以及根据所述第一信号和所述第二信号，通过感测单元来确定多个存储单元中的一个存储单元的位数据的逻辑状态，所述多个存储单元耦合至所述多条字线。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的各个实施例的器件的示意图；
图2是示出了根据本发明的各个实施例的图1中的电子器件的操作的方法的流程图；
图3A是根据本发明的各个实施例的具有逻辑高状态的图1中的参考储存单元的示意图；
图3B是根据本发明的各个实施例的具有逻辑低状态的图1中的参考储存单元的示意图；
图4是根据本发明的一些其他实施例的图1中的参考电路的示意图；
图5是根据本发明的一些其他实施例的图1中的参考电路的示意图；
图6是根据本发明的又一些其他的实施例的图1中的参考电路的示意图；
图7是根据本发明的各个实施例的图6中的参考电路的示意图；以及
图8是根据本发明的各个实施例的图6中的参考电路的示意图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括附加部件形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
本说明书中使用的术语在本领域中以及在使用每一个术语的具体上下文中通常具有其普通含义。本说明书中使用的实例(包括本文所讨论的任何术语的实例)，仅是示例性的，并且绝不是限制本发明的或任何示例性术语的范围和意义。同样地，本发明不限于本说明书中给出的各个实施例。
尽管本文可以使用术语“第一”、“第二”等以描述各个元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一个元件区别开。例如，在不背离实施例的范围的情况下，可以将第一元件叫做第二元件，并且类似地，可以将第二元件叫做第一元件。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任一组合和所有组合。
图1是根据本发明的各个实施例的电子器件100的示意图。
如图1示例性地示出的，电子器件100包括存储器阵列110、参考电路120、感测单元130和选择电路140。存储器阵列110包括存储器列111、位线BL[1]-BL[m]、字线WL[1]-WL[n]以及数据线DL[1]-DL[m]，其中，n和m是正整数。
为了说明，存储器列111设置为彼此平行。每一个存储器列111都包括n个存储单元112。每一个存储单元112都包括开关SW和储存单元112A。开关SW耦合至字线WL[1]-WL[n]中的对应的一条和位线BL[1]-BL[m]中的对应的一条。储存单元112A耦合在开关SW和数据线DL[1]-DL[m]中的对应的一条之间。每一个储存单元112A都配置为存储位数据。
参考电路120设置在存储器阵列110的一侧处。参考电路120包括参考开关RSW、参考储存单元122、参考储存单元123、参考位线RBL[1]-RBL[2]和参考数据线RDL[1]-RDL[2]。参考开关RSW设置为行和列。为了说明，参考开关RSW布置为两列121A和121B。列121A中的参考开关RSW的第一端子耦合至参考位线RBL[1]，列121A中的参考开关RSW的第二端子耦合至参考数据线RDL[1]，以及列121A中的参考开关RSW的控制端子分别耦合至字线WL[1]-WL[n]。参考储存单元122耦合在参考数据线RDL[1]与感测单元130之间，并且配置为存储具有逻辑高状态的位数据。因此，当列121A中的参考开关RSW之一导通时，然后参考储存单元122偏置以根据存储的位数据传输具有逻辑高状态的信号I1。列121B中的参考开关RSW的第一端子耦合至参考位线RBL[2]，列121B中的参考开关RSW的第二端子耦合至参考数据线RDL[2]，以及列121B中的参考开关RSW的控制端子分别耦合至字线WL[1]-WL[n]。参考储存单元123耦合在参考数据线RDL[2]与感测单元130之间，并且配置为存储具有逻辑低状态的位数据。因此，当列121B中的参考开关RSW之一导通时，然后参考储存单元123偏置以根据存储的位数据生成具有逻辑低状态的信号I2。
在一些实施例中，储存单元112A、参考储存单元122和参考储存单元123实施为非易失性存储器件。在又一些实施例中，非易失性存储器件包括电阻式随机存取存储(RRAM)器件。RRAM器件的电阻能够调节为表示具有逻辑高状态或逻辑低状态的位数据。在一些其他实施例中，非易失性存储器件包括磁隧道结(MTJ)器件。MTJ器件的磁阻能够调节为表示具有逻辑高状态或逻辑低状态的位数据。
仅为了说明的目的给出了储存单元112A、参考储存单元122和参考储存单元123的实施方式。储存单元112A、参考储存单元122和参考储存单元123的各种实施方式都在本发明的预期范围内。
在图1中示出的一些实施例中，在读操作期间，字线中的对应的一条被激活。因此，列121A和121B中的耦合至字线WL[1]-WL[n]中的激活的一条字线的两个参考开关RSW导通。然后，参考储存单元122生成到达感测单元130的信号I1，并且然后，参考储存单元123生成到达感测单元130的信号I2。结果，感测单元130能够根据信号I1和I2来确定n个存储单元112中的选择的一个存储单元的位数据的逻辑状态。下文参考图2描述详细的操作。
此外，选择电路140包括开关SEL[1]-SEL[m]。开关SEL[1]-SEL[m]的第一端分别耦合至数据线DL[1]-DL[m]，开关SEL[1]-SEL[m]的第二端耦合至感测单元140，并且开关SEL[1]-SEL[m]的控制端配置为接收选择信号VSE[1]-VSE[m]。在读操作期间，开关SEL[1]-SEL[m]中的一个导通，并且字线WL[1]-WL[n]中的一条字线被激活。因此，通过选择信号VSE[1]-VSE[m]中的对应的一个选择信号，耦合至字线WL[1]-WL[n]中的激活的一条字线的开关SW导通。然后将指示n个存储单元112中的选择的一个存储单元的位数据的电流ICELL传输至感测单元140。因此，能够通过感测单元140来确定选择的存储单元112的位数据。
感测单元130耦合至存储器阵列110和参考电路120。感测单元130配置为根据信号I1和I2来确定选择的存储单元112的位数据的逻辑状态。为了说明，在图1示出的一些实施例中，感测单元130包括平均电流电路131和感测放大器132。平均电流电路131的输入端耦合至参考储存单元122和123以接收信号I1和I2。感测放大器132的第一输入端耦合至平均电流电路131的输出端以接收参考信号IREF。感测放大器132的第二输入端耦合至开关SEL[1]-SEL[m]以接收电流ICELL。平均电流电路131配置为求取信号I1和I2的平均值以生成参考信号IREF。感测放大器132配置为将参考信号IREF与电流ICELL进行比较，从而确定位数据的逻辑状态。在一些实施例中，利用各种类型的电流镜电路来实施平均电流电路141。
图2是示出了根据本发明的各个实施例的图1的电子器件100的工作的方法200的流程图。为了说明，通过参考图2的方法2来描述图2中的器件100的操作。在一些实施例中，方法200包括操作S210-S260。
在操作S210中，在读操作期间，激活字线WL[1]-WL[n]中的一条字线，并且开关SEL[1]-SEL[m]中的对应的一个开关导通，以选择存储单元112中的对应的一个存储单元。
在操作S220中，指示选择的存储单元112的位数据的电流ICELL从数据线DL[1]-DL[m]中的对应的一条数据线传输至感测放大器132。
为了说明，如图1所示，在读操作期间，第一字线WL[1]被激活，通过选择信号VSE[1]使开关SEL[1]导通，并且通过选择信号VSE[2]-VSE[m]使其他开关SEL[2]-SEL[m]截止。因此，选择耦合至字线WL[1]和数据线DL[1]的存储单元112(下文中被称为选择的存储单元1121)。然后，选择的存储单元1121的开关SW导通以使选择的存储单元1121中的储存单元112A偏置。因此，能够指示存储在储存单元112A中的位数据的电流ICELL通过数据线DL[1]和开关SEL[1]从储存单元112A传输至感测放大器132。
继续参考图2，在操作S230中，列121A中的多个开关RSW中的对应的一个开关导通以生成到达平均电流电路131的信号I1。在操作S240中，列121B中的多个开关RSW中的对应的一个开关导通以生成到达平均电流电路131的信号I2。在操作S250中，平均电流电路131求取信号I1和信号I2之和的平均值，以生成到达感测放大器132的参考信号IREF。在操作S260中，感测放大器132将电流ICELL与参考信号IREF进行比较，以确定选择的存储单元1121的位数据的逻辑状态。
为了说明，在图1中，当激活字线WL[1]时，列121A和121B中的耦合至字线WL[1]的参考开关RSW导通。因此，通过导通的参考开关RSW使参考储存单元122和123偏置，以生成至平均电流电路131的信号I1和I2。然后，平均电流电路131求取信号I1和信号I2的平均值，以生成到达感测放大器132的参考信号IREF。换句话说，参考信号IREF的大小约为信号I1和I2之和的一半。然后，感测放大器132将电流ICELL与参考信号IREF进行比较，以确定选择的存储单元112的位数据的逻辑阶段。例如，当电流ICELL比参考信号IREF高时，选择的存储单元112的位数据确定为具有逻辑高状态。可选地，当电流ICELL比参考信号IREF低时，选择的存储单元112的位数据确定为具有逻辑低状态。有效地，通过电子器件100来读取选择的存储单元1121的位数据。
以上描述包括示例性操作，但是没有必要以所描述的顺序执行该操作。根据本发明的各个实施例的精神和范围，本发明的中公开的操作顺序能够改变，或能够同时执行这些操作或根据需要部分地同时执行这些操作。
在一些实施例中，参考开关RSW和n个存储单元112中开关SW配置为具有相同的部件尺寸。因此，存储器阵列110上的工艺/电压/温度变化与参考电路120上的工艺/电压/温度变化类似，并且因此，参考电路120能够用于检测存储器阵列110上的工艺/电压/温度变化。为了说明，利用图1中的开关RSW的布置，参考电路120能够跟踪存储器阵列110的布线负载的变化，例如，包括位线BL[1]-B[m]、耦合至位线BL[1]-B[m]的开关SW、数据线DL[1]-DL[m]等。因此，能够利用存储器阵列110上的类似变化来生成参考信号IREF。
如图1的实施例中示出的，与使用外部固定的参考信号的一些方法相比，通过参考电路120生成更加精确的参考信号IREF。
此外，在一些其他方法中，参考电路采用与存储器阵列110相同的架构。在这种方法中，由于参考储存单元之间的各种差异，所以参考电路的参考储存单元中存储的位数据彼此不同。结果，以这种方法通过参考电路生成的参考信号不准确。
如图1所示，与以上描述的方法相比，列121A中的多个参考开关RSW耦合至单个参考储存单元122，并且列121B中的多个参考开关RSW耦合至单个参考储存单元123。有效地，参考电路120中的多个储存单元之间的差异最小化。结果，与前述的方法相比，能够生成更加精确的参考信号IREF。
现在参考图3A。图3A是根据本发明的各个实施例的具有逻辑高状态的图1中的参考储存单元122的示意图。
如以上描述的，在一些实施例中，利用MTJ器件来实施参考储存单元122和123。在一些实施例中，MTJ器件包括自由层和被固定层(pinned layer)。如图3A中示例性的示出的，参考储存单元122包括自由层122A和被固定层122B。参考储存单元122的自由层122A耦合至参考储存单元122的第一端，并且被固定层122B耦合至参考储存单元122的第二端。在一些实施例中，参考储存单元122配置为接收从其第一端(即，自由层122A)流至其第二端(即，被固定层122B)的电流IT1。因此，如图3A所示，自由层122A的磁矩与被固定层122B的磁矩反向平行。在这种条件下，参考储存单元122配置为具有高磁阻。有效地，对参考储存单元122进行编程以包括具有逻辑高状态的位数据。
图3B是根据本发明的各个实施例的具有逻辑低状态的图1中的参考储存单元123的示意图。对应于参考储存单元122，如图3B中的一些实施例所示，参考储存单元123包括自由层123A和被固定层123B。自由层123A耦合至参考储存单元123的第一端。被固定层123B耦合至参考储存单元123的第二端。在一些实施例中，参考储存单元123配置为接收从其第二端(即，被固定层123B)流至其第一端(即，自由层123A)的电流IT2。因此，如图3B所示，自由层123A的磁矩与被固定层123B的磁矩平行。在这种条件下，参考储存单元123配置为具有低磁阻。有效地，对参考储存单元123进行编程以包括具有逻辑低状态的位数据。
继续参考图1、图3A和图3B，在图1示出的实施例中，参考储存单元122的第一端(即，自由层122A)耦合至参考数据线RDL[1]，并且参考储存单元122的第二端(即，被固定层122B)耦合至平均电流电路131。此外，参考储存单元123的第一端(即，自由层123A)耦合至参考数据线RDL[2]，并且参考储存单元123的第二端(即，被固定层123B)耦合至平均电流电路131。
图4是根据本发明的一些其他实施例的图1中的参考电路120的示意图。为了易于理解，图4中类似元件标记有与图1的实施例相同的参考标号。可选地，在图4示出的实施例中，参考储存单元123的第二端(即，被固定层123B)耦合至参考数据线RDL[2]，并且参考储存单元123的第一端(即，自由层123A)耦合至平均电流电路131。在一些实施例中，在不同的布局设计中实现图4中的参考储存单元123的布置。
如图4示例性地示出的，用于读操作的电流从被固定层123B流至自由层123A。如以上图3B中描述的，用于参考储存单元123的编程操作的电流IT2也从被固定层123B流至自由层123A。换句话说，在图4示出的实施例中，用于读操作的电流方向与用于编程操作的电流方向相同。因此，与图1示出的实施例相比，还能够进一步提高操作可靠性。
图5是根据本发明的一些其他实施例的图1中的参考电路120的示意图。为了易于理解，图5中类似元件标记有与图1的实施例相同的参考标号。
与图1中的参考电路120相比，在图5示出的实施例中，参考储存单元123的第二端(即，被固定层123B)耦合至参考位线RBL[2]，并且参考储存单元123的第一端(即，自由层123A)耦合至列121B中的参考开关RSW的第二端。列121B中的参考开关的第一端耦合至参考数据线RDL[2]。利用这种布置，参考储存单元123的用于读操作的电流方向与用于编程操作的电流方向相同。结果，进一步提高了电子器件100的操作可靠性。
现在参考图6。图6是根据本发明的又一些其他实施例的图1中的参考电路120的示意图。为了易于理解，图6中类似元件标记有与图1的实施例相同的参考标号。
与图1中的参考电路120相比，在图6示出的一些实施例中，参考电路120还包括参考字线RWL，并且参考电路120仅使用两个参考开关RSW1和RSW2。为了说明，参考开关RSW1的第一端耦合至参考位线RBL[1]，并且参考开关RSW1的第二端耦合至参考储存单元122的第一端，以及参考开关RSW1的控制端耦合至参考字线RWL。参考开关RSW2的第一端耦合至参考位线RBL[2]，参考开关RSW2的第二端耦合至参考储存单元123的第一端，以及参考开关RSW2的控制端耦合至参考字线RWL。参考储存单元的第二端配置为将信号I1和I2传输至平均电流电路131。
在一些实施例中，在读操作期间，字线WL[1]-WL[n]中的一条字线和参考字线RWL同时被激活，从而传输电流ICELL以及信号I1和I2。可选地，在一些其他实施例中，参考字线RWL保持激活。图6中的参考电路120的操作与图2中示出的操作类似，并且因此，这里不再给出重复描述。
仅为了说明的目的给出参考字线RWL的配置。参考字线RWL的各种配置都在本发明的预期范围内。
与采用和存储器阵列相同的参考电路的架构的一些方法相比，如以上所讨论的，在图6示出的实施例中，最小化参考电路120中的参考储存单元之间的差异。因此，能够生成更加精确的参考信号IREF。
现在参考图3B和图7，图7是根据本发明的各个实施例的图6中的参考电路120的示意图。为了易于理解，图7中类似元件标记有与图1的实施例相同的参考标号。
如图3B所示，能够利用MTJ器件来实施参考储存单元123。与图6中的参考电路120相比，在图7中示出的实施例中，参考储存单元123的第二端(即，图3B中的被固定层123B)耦合至参考开关RSW2的第二端，并且参考储存单元123的第一端(即，自由层123A)耦合至平均电流电路131。如以上所描述的，利用这种布置，参考储存单元123的用于读操作的电流方向与用于编程操作的电流方向相同。结果，进一步提高了电子器件100的操作可靠性。
现在参考图3B和图8。图8是根据本发明的各个实施例的图6中的参考电路120的示意图。为了易于理解，图8中类似元件标记有与图1的实施例相同的参考标号。
与图6中的参考电路120相比，在图8示出的实施例中，参考储存单元123的第二端(即，被固定层123B)耦合至参考位线RBL[2]，并且参考储存单元123的第一端(即，自由层123A)耦合至参考开关RSW2的第二端。参考开关RSW2的第一端耦合至参考数据线RDL[2]。利用这种布置，参考储存单元123的用于读操作的电流方向与用于编程操作的电流方向相同。结果，提高了电子器件100的操作可靠性。
如以上描述的，本发明中的器件100能够生成参考信号以与位数据进行比较。此外，利用各个实施例中示出的参考电路的布置，生成更加精确的参考信号。因此，能够提高存储器件的操作可靠性。
在本文中，术语“耦合”可以被称为“电耦合”，并且术语“连接”可以被称为“电连接”。“耦合”和“连接”也可以用于指示两个或多个元件相互配合或相互作用。
在一些实施例中，公开了一种器件，包括多个存储单元、参考电路和感测单元。每一个存储单元都配置为存储位数据。参考电路包括多个参考开关和多个参考储存单元。多个参考开关设置为多行和多列。多个参考储存单元的第一参考储存单元配置为：在第一列中的多个参考开关中的一个参考开关导通时，生成具有第一逻辑状态的第一信号。多个参考储存单元的第二参考储存单元配置为：在第二列中的多个参考开关中的一个参考开关导通时，生成具有第二逻辑状态的第二信号。感测单元配置为根据第一信号和第二信号来确定多个存储单元中的一个存储单元的位数据的逻辑状态。
在实施例中，所述多个参考开关包括第一组和第二组，所述第一组耦合在第一参考位线与第一参考数据线之间，所述第二组耦合在第二参考位线与第二参考数据线之间。
在实施例中，所述第一组的多个参考开关中的每一个都配置为导通以使所述第一参考储存单元偏置，从而生成所述第一信号，其中，所述第二组的多个参考开关中的每一个都配置为导通以使所述第二参考储存单元偏置，从而生成所述第二信号。
在实施例中，所述多个参考储存单元中的每一个都包括第一端和第二端，所述多个参考储存单元中的每一个都配置为接收从所述第一端流至所述第二端的电流，以存储具有所述第一逻辑状态的位数据，并且接收从所述第二端流至所述第一端的电流以存储具有所述第二逻辑状态的位数据。
在实施例中，所述第一参考储存单元的第一端耦合至所述第一参考数据线，并且所述第一参考储存单元的第二端配置为生成所述第一信号；其中，所述第二参考储存单元的第一端耦合至所述第二参考数据线，并且所述第二参考储存单元的第二端配置为生成所述第二信号。
在实施例中，所述第一参考储存单元的第一端耦合至所述第一参考数据线，并且所述第一参考储存单元的第二端配置为生成所述第一信号；其中，所述第二参考储存单元的第二端耦合至所述第二参考位线，所述第二参考储存单元的第一端耦合至所述第二组的多个参考开关的第一端，并且所述第二组的多个参考开关的第二端耦合至所述第二参考数据线以输出所述第二信号。
在实施例中，所述感测单元包括：平均电流电路，配置为求取所述第一信号和所述第二信号的平均值以生成参考信号；以及感测放大器，配置为根据所述参考信号来确定所述多个存储单元中的一个存储单元的所述位数据的逻辑状态。
在实施例中，器件还包括：多条字线，分别耦合至所述多个参考开关和所述多个存储单元；其中，当激活所述多条字线中的一条字线时，所述第一参考开关导通以生成所述第一信号，并且所述第二参考开关导通以生成所述第二信号。
还公开了一种器件，包括多个存储单元、参考电路和感测单元。每一个存储单元都配置为：在激活多条字线中对应的一条字线时，传输位数据。参考电路包括第一参考开关、第二参考开关和多个参考储存单元。第一参考开关配置为在激活参考字线时导通。第二参考开关配置为在激活参考字线时导通。多个参考储存单元包括第一参考储存单元和第二参考储存单元。第一参考储存单元配置为：在第一参考开关导通时，生成具有第一逻辑状态的第一信号。第二参考储存单元配置为：在第二参考开关导通时，生成具有第二逻辑状态的第二信号。感测单元配置为根据第一信号和第二信号来确定多个存储单元中的一个存储单元的位数据的逻辑状态。
在实施例中，所述第一参考开关耦合在第一参考位线与所述第一参考储存单元之间，并且所述第二参考开关耦合在第二参考位线与所述第二参考储存单元之间。
在实施例中，所述多个参考储存单元中的每一个都包括第一端和第二端，所述多个参考储存单元中的每一个都配置为接收从所述第一端流至所述第二端的电流，以存储具有所述第一逻辑状态的位数据，并且接收从所述第二端流至所述第一端的电流，以存储具有所述第二逻辑状态的位数据。
在实施例中，所述第一参考储存单元的第一端耦合至所述第一参考开关，并且所述第一参考储存单元的第二端配置为生成所述第一信号；其中，所述第二参考储存单元的第一端耦合至所述第二参考开关，并且所述第二参考储存单元的第二端配置为生成所述第二信号。
在实施例中，所述第一参考储存单元的第一端耦合至所述第一参考开关，并且所述第一参考储存单元的第二端配置为生成所述第一信号；其中，所述第二参考储存单元的第二端耦合至所述第二参考开关，并且所述第二参考储存单元的第一端配置为生成所述第二信号。
在实施例中，所述第一参考开关的第一端耦合至所述第一参考位线，所述第一参考开关的第二端耦合至所述第一参考储存单元的第一端，以及所述第一参考开关的控制端耦合至所述参考字线；其中，所述第二参考开关的第一端配置为输出所述第二信号，所述第二参考开关的第二端耦合至所述第二参考储存单元的第一端，所述第二参考开关的控制端耦合至所述参考字线，以及所述第二参考储存单元的第二端耦合至所述第二参考位线。
在实施例中，所述感测单元包括：平均电流电路，配置为求取所述第一信号和所述第二信号的平均值以生成参考信号；以及感测放大器，配置为根据所述参考信号来确定所述多个存储单元中的一个存储单元的位数据的逻辑状态。
还公开了一种包括如下操作的方法。当激活多条字线中的一条字线和参考字线时，通过第一参考储存单元生成具有第一逻辑状态的第一信号。当激活多条字线中的一条字线和参考字线时，通过第二参考储存单元生成具有第二逻辑状态的第二信号。根据第一信号和第二信号，通过感测单元来确定多个存储单元中的一个存储单元的位数据的逻辑状态，其中，多个存储单元耦合至多条字线。
在实施例中，生成所述第一信号包括：当激活所述多条字线中的一条时，使第一组的多个参考开关中的一个参考开关导通，所述第一组的多个参考开关通过所述第一参考储存单元耦合至所述感测单元、并且耦合至所述多条字线；以及通过所述第一组的多个参考开关中的一个参考开关使所述第一参考储存单元偏置，以生成所述第一信号。
在实施例中，生成所述第一信号包括：当激活所述参考字线时，使第一参考开关导通，所述第一参考开关耦合至所述参考字线；以及通过所述第一参考开关使所述第一参考储存单元偏置，以生成所述第一信号。
在实施例中，确定所述位数据的逻辑状态包括：使选择电路的多个开关中的一个开关导通以接收指示所述多个存储单元中的一个存储单元的位数据的电流，所述选择电路耦合在所述多个存储单元与所述感测单元之间。
在实施例中，确定所述位数据的逻辑状态包括：通过平均电流电路求取所述第一信号和所述第二信号的平均值，以生成参考信号；以及通过感测放大器将所述参考信号与所述电流进行比较，以确定所述位数据的逻辑状态。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (18)

1.一种存储器件，包括：
多个存储单元，所述多个存储单元中的每一个都配置为存储位数据；
选择开关，一端连接至所述多个存储单元；
参考电路，包括：
多个参考开关，所述多个参考开关包括耦合在第一参考位线与第一参考数据线之间的第一组以及耦合在第二参考位线与第二参考数据线之间的第二组；和
多个参考储存单元，其中，所述多个参考储存单元的第一参考储存单元配置为：在所述多个参考开关的第一参考开关导通时，生成具有第一逻辑状态的第一信号，并且所述多个参考储存单元的第二参考储存单元配置为：在所述多个参考开关的第二参考开关导通时，生成具有第二逻辑状态的第二信号，所述第一组的多个参考开关仅耦合至所述第一参考储存单元，所述第二组的多个参考开关仅耦合至所述第二参考储存单元；以及
感测单元，配置为直接耦合至所述第一参考储存单元输出所述第一信号的一端、所述第二参考储存单元输出所述第二信号的一端以及所述选择开关的另一端，并且根据所述第一信号和所述第二信号来确定所述多个存储单元中的一个存储单元的所述位数据的逻辑状态。
2.根据权利要求1所述的存储器件，其中，所述多个存储单元耦合至数据线，耦合至所述第一参考数据线的所述第一组的多个参考开关的数量以及耦合至所述第二参考数据线的所述第二组的多个参考开关的数量都与耦合至同一条所述数据线的存储单元的数量相同。
3.根据权利要求1所述的存储器件，其中，所述第一组的多个参考开关之一配置为导通以使所述第一参考储存单元偏置，从而生成所述第一信号，
其中，所述第二组的多个参考开关之一配置为导通以使所述第二参考储存单元偏置，从而生成所述第二信号。
4.根据权利要求1所述的存储器件，其中，所述多个参考储存单元中的每一个都包括第一端和第二端，所述多个参考储存单元中的每一个都配置为接收从所述第一端流至所述第二端的电流，以存储具有所述第一逻辑状态的位数据，并且接收从所述第二端流至所述第一端的电流以存储具有所述第二逻辑状态的位数据。
5.根据权利要求4所述的存储器件，其中，所述第一参考储存单元的第一端耦合至所述第一参考数据线，并且所述第一参考储存单元的第二端配置为生成所述第一信号；
其中，所述第二参考储存单元的第一端耦合至所述第二参考数据线，并且所述第二参考储存单元的第二端配置为生成所述第二信号。
6.根据权利要求1所述的存储器件，其中，所述感测单元包括：
平均电流电路，配置为求取所述第一信号和所述第二信号的平均值以生成参考信号；以及
感测放大器，配置为根据所述参考信号来确定所述多个存储单元中的一个存储单元的所述位数据的逻辑状态。
7.根据权利要求1所述的存储器件，还包括：
多条字线，分别耦合至所述多个参考开关和所述多个存储单元；
其中，当激活所述多条字线中的一条字线时，所述第一参考开关导通以生成所述第一信号，并且所述第二参考开关导通以生成所述第二信号。
8.一种存储器件，包括：
多个存储单元，所述多个存储单元的每一个都配置为：在激活多条字线中对应的一条字线时，传输位数据；
选择开关，一端连接至所述多个存储单元，配置为所述一条字线激活时导通以传输指示所述位数据的电流；
参考电路，包括：
第一参考开关，配置为在激活参考字线时导通；
第二参考开关，配置为在激活所述参考字线时导通；和
多个参考储存单元，包括：
第一参考储存单元，配置为在所述第一参考开关导通时，生成具有第一逻辑状态的第一信号；和
第二参考储存单元，配置为在所述第二参考开关导通时，生成具有第二逻辑状态的第二信号，所述第一参考开关耦合在第一参考位线与所述第一参考储存单元之间并且仅耦合至所述第一参考储存单元，所述第二参考开关耦合在第二参考位线与所述第二参考储存单元之间并且仅耦合至所述第二参考储存单元；以及
感测单元，配置为直接耦合至所述第一参考储存单元输出所述第一信号的一端、所述第二参考储存单元输出所述第二信号的一端以及所述选择开关的另一端，并且根据所述第一信号、所述第二信号和所述指示所述位数据的电流来确定所述多个存储单元中的一个存储单元的所述位数据的逻辑状态。
9.根据权利要求8所述的存储器件，其中，所述多个参考储存单元中的每一个都包括第一端和第二端，所述多个参考储存单元中的每一个都配置为接收从所述第一端流至所述第二端的电流，以存储具有所述第一逻辑状态的位数据，并且接收从所述第二端流至所述第一端的电流，以存储具有所述第二逻辑状态的位数据。
10.根据权利要求9所述的存储器件，其中，所述第一参考储存单元的第一端耦合至所述第一参考开关，并且所述第一参考储存单元的第二端配置为生成所述第一信号；
其中，所述第二参考储存单元的第一端耦合至所述第二参考开关，并且所述第二参考储存单元的第二端配置为生成所述第二信号。
11.根据权利要求9所述的存储器件，其中，所述第一参考储存单元的第一端耦合至所述第一参考开关，并且所述第一参考储存单元的第二端配置为生成所述第一信号；
其中，所述第二参考储存单元的第二端耦合至所述第二参考开关，并且所述第二参考储存单元的第一端配置为生成所述第二信号。
12.根据权利要求9所述的存储器件，其中，所述第一参考开关的第一端耦合至所述第一参考位线，所述第一参考开关的第二端耦合至所述第一参考储存单元的第一端，以及所述第一参考开关的控制端耦合至所述参考字线；
其中，所述第二参考开关的第一端耦合至所述第二参考位线，所述第二参考开关的第二端耦合至所述第二参考储存单元的第一端，所述第二参考开关的控制端耦合至所述参考字线，以及所述第二参考储存单元的第二端输出所述第二信号。
13.根据权利要求8所述的存储器件，其中，所述感测单元包括：
平均电流电路，配置为求取所述第一信号和所述第二信号的平均值以生成参考信号；以及
感测放大器，配置为根据所述参考信号来确定所述多个存储单元中的一个存储单元的位数据的逻辑状态。
14.一种用于操作存储器件的方法，包括：
当激活多条字线中的一条和参考字线时，使第一参考开关导通，然后通过第一参考储存单元生成具有第一逻辑状态的第一信号；
当激活所述多条字线中的一条和所述参考字线时，使第二参考开关导通，然后通过第二参考储存单元生成具有第二逻辑状态的第二信号，其中，所述第一参考开关耦合在第一参考位线与所述第一参考储存单元之间，所述第二参考开关耦合在第二参考位线与所述第二参考储存单元之间，所述第一参考开关仅耦合至所述第一参考储存单元，所述第二参考开关仅耦合至所述第二参考储存单元；以及
根据所述第一信号和所述第二信号，通过感测单元来确定多个存储单元中的一个存储单元的位数据的逻辑状态，所述多个存储单元耦合至所述多条字线并且耦合至选择开关的一端，所述感测单元直接耦合至所述第一参考储存单元输出所述第一信号的一端、所述第二参考储存单元输出所述第二信号的一端以及所述选择开关的另一端。
15.根据权利要求14所述的用于操作存储器件的方法，其中，生成所述第一信号包括：
在使所述第一参考开关导通之后，所述第一参考开关通过所述第一参考储存单元耦合至所述感测单元；以及
通过所述第一参考开关使所述第一参考储存单元偏置，以生成所述第一信号。
16.根据权利要求14所述的用于操作存储器件的方法，其中，生成所述第一信号包括：
在使第一参考开关导通之后，所述第一参考开关耦合至所述参考字线；以及
通过所述第一参考开关使所述第一参考储存单元偏置，以生成所述第一信号。
17.根据权利要求14所述的用于操作存储器件的方法，其中，确定所述位数据的逻辑状态包括：
使选择电路的多个所述选择开关中的一个选择开关导通以接收指示所述多个存储单元中的一个存储单元的位数据的电流，所述选择电路耦合在所述多个存储单元与所述感测单元之间。
18.根据权利要求17所述的用于操作存储器件的方法，其中，确定所述位数据的逻辑状态包括：
通过平均电流电路求取所述第一信号和所述第二信号的平均值，以生成参考信号；以及
通过感测放大器将所述参考信号与所述电流进行比较，以确定所述位数据的逻辑状态。
CN201610966964.0A 2015-10-30 2016-10-28 存储器件及其操作方法 Active CN107039062B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/929,076 2015-10-30
US14/929,076 US9754639B2 (en) 2015-10-30 2015-10-30 Memory device and reference circuit thereof

Publications (2)

Publication Number Publication Date
CN107039062A CN107039062A (zh) 2017-08-11
CN107039062B true CN107039062B (zh) 2020-10-30

Family

ID=58546112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610966964.0A Active CN107039062B (zh) 2015-10-30 2016-10-28 存储器件及其操作方法

Country Status (5)

Country Link
US (5) US9754639B2 (zh)
KR (1) KR101763060B1 (zh)
CN (1) CN107039062B (zh)
DE (1) DE102016100014B4 (zh)
TW (1) TWI623939B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10763425B1 (en) * 2019-05-30 2020-09-01 Honeywell International Inc. Magnetic tunnel junction based programmable memory cell
US11881241B2 (en) 2022-03-31 2024-01-23 Globalfoundries U.S. Inc. Resistive memory array with localized reference cells

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042249A1 (en) * 2002-09-04 2004-03-04 Chi-Ming Weng Random access memory device and method for driving a plate line segment therein
CN1681040A (zh) * 2003-12-30 2005-10-12 三星电子株式会社 磁随机存取存储器以及从其中读取数据的方法
US20060050584A1 (en) * 2004-09-07 2006-03-09 Dietmar Gogl Current sense amplifier
CN1819061A (zh) * 2004-11-12 2006-08-16 旺宏电子股份有限公司 存储器元件以及正确读取操作窗控制的方法
US20070195626A1 (en) * 2006-02-21 2007-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device including memory cell without capacitor
CN101388246A (zh) * 2007-09-10 2009-03-18 财团法人工业技术研究院 相变化存储器
US20100067282A1 (en) * 2008-09-18 2010-03-18 Seagate Technology Llc Memory array with read reference voltage cells
TW201351739A (zh) * 2012-04-03 2013-12-16 Taiwan Semiconductor Mfg 數位記憶體、改良磁阻隨機存取記憶體配置以及配置自旋轉移力矩磁阻隨機存取記憶體的方法
CN104134460A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种基于动态参考的非挥发存储器读取电路
US20150262622A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Resistance change memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336985B2 (ja) * 1999-01-29 2002-10-21 日本電気株式会社 半導体記憶装置
CA2342508A1 (en) 2001-03-30 2002-09-30 Atmos Corporation Reference cells with integration capacitor
US7433253B2 (en) * 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
DE60317768T2 (de) 2003-04-10 2008-11-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung
WO2004095464A1 (ja) * 2003-04-21 2004-11-04 Nec Corporation データの読み出し方法が改善された磁気ランダムアクセスメモリ
US6845052B1 (en) 2003-05-30 2005-01-18 Macronix International Co., Ltd. Dual reference cell sensing scheme for non-volatile memory
JP3935150B2 (ja) * 2004-01-20 2007-06-20 株式会社東芝 磁気ランダムアクセスメモリ
US7203112B2 (en) 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
JP3962048B2 (ja) * 2004-09-28 2007-08-22 株式会社東芝 半導体メモリ
KR100631923B1 (ko) * 2004-10-12 2006-10-04 삼성전자주식회사 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법
JP2007265589A (ja) * 2006-03-30 2007-10-11 Fujitsu Ltd 不揮発性半導体メモリ
US7286429B1 (en) 2006-04-24 2007-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an MRAM cell
JP4987616B2 (ja) 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US8917536B2 (en) 2012-10-25 2014-12-23 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
KR102060488B1 (ko) * 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
KR102056853B1 (ko) * 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9324457B2 (en) 2014-03-12 2016-04-26 Kabushiki Kaisha Toshiba Nonvolatile memory
US10381102B2 (en) * 2014-04-30 2019-08-13 Micron Technology, Inc. Memory devices having a read function of data stored in a plurality of reference cells
US9502106B2 (en) * 2014-12-10 2016-11-22 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling semiconductor memory device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042249A1 (en) * 2002-09-04 2004-03-04 Chi-Ming Weng Random access memory device and method for driving a plate line segment therein
CN1681040A (zh) * 2003-12-30 2005-10-12 三星电子株式会社 磁随机存取存储器以及从其中读取数据的方法
US20060050584A1 (en) * 2004-09-07 2006-03-09 Dietmar Gogl Current sense amplifier
CN1819061A (zh) * 2004-11-12 2006-08-16 旺宏电子股份有限公司 存储器元件以及正确读取操作窗控制的方法
US20070195626A1 (en) * 2006-02-21 2007-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device including memory cell without capacitor
CN101388246A (zh) * 2007-09-10 2009-03-18 财团法人工业技术研究院 相变化存储器
US20100067282A1 (en) * 2008-09-18 2010-03-18 Seagate Technology Llc Memory array with read reference voltage cells
TW201351739A (zh) * 2012-04-03 2013-12-16 Taiwan Semiconductor Mfg 數位記憶體、改良磁阻隨機存取記憶體配置以及配置自旋轉移力矩磁阻隨機存取記憶體的方法
US20150262622A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Resistance change memory
CN104134460A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种基于动态参考的非挥发存储器读取电路

Also Published As

Publication number Publication date
US20170125071A1 (en) 2017-05-04
TWI623939B (zh) 2018-05-11
US11848040B2 (en) 2023-12-19
CN107039062A (zh) 2017-08-11
US20190115061A1 (en) 2019-04-18
US20170330608A1 (en) 2017-11-16
KR101763060B1 (ko) 2017-07-28
KR20170051119A (ko) 2017-05-11
US9754639B2 (en) 2017-09-05
DE102016100014B4 (de) 2023-06-15
US10157654B2 (en) 2018-12-18
TW201715532A (zh) 2017-05-01
US20220115051A1 (en) 2022-04-14
US20200118610A1 (en) 2020-04-16
DE102016100014A1 (de) 2017-05-04
US10515680B2 (en) 2019-12-24
US11211106B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
US11848040B2 (en) Memory device and reference circuit thereof
US11423982B2 (en) Resistive memory device with trimmable driver and sinker and method of operations thereof
US10854289B2 (en) Resistive memory device providing reference calibration, and operating method thereof
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
JP7471422B2 (ja) メモリセルの三状態プログラミング
US9734883B1 (en) Reference circuit and MRAM
CN108257633B (zh) 一种mram芯片及其存储单元的读取方法
US10593375B2 (en) Semiconductor memory device with correcting resistances in series with memory array signal lines
US9455015B2 (en) High temperature data retention in magnetoresistive random access memory
US10861524B1 (en) Magnetoresistive random access memory (MRAM) with OTP cells
US10043564B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
JP2014220026A (ja) 半導体装置及びデータ線の切り替え方法
US9911491B2 (en) Determining a resistance state of a cell in a crossbar memory array
KR20140098645A (ko) 저항 기반의 랜덤 액세스 메모리
WO2015116144A1 (en) Resistive ratio-based memory cell
TWI537947B (zh) 磁阻記憶體裝置
US11495295B2 (en) Variable resistance memory device
CN113436663B (zh) 存储装置
US20230410870A1 (en) Magnetoresistive random access memory (mram) with end of life margin sensor
US11574676B2 (en) Structure for multiple sense amplifiers of memory device
US11521665B2 (en) Non-volatile memory having write detect circuitry
US11501811B2 (en) Semiconductor storage device and controlling method thereof
CN110033801B (zh) 一种用于磁性随机存储器的冗余参照布局电路
CN113362870A (zh) 具有otp单元的mram存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant