TW201833909A - 具有低電流參考電路的記憶體裝置 - Google Patents

具有低電流參考電路的記憶體裝置 Download PDF

Info

Publication number
TW201833909A
TW201833909A TW106140368A TW106140368A TW201833909A TW 201833909 A TW201833909 A TW 201833909A TW 106140368 A TW106140368 A TW 106140368A TW 106140368 A TW106140368 A TW 106140368A TW 201833909 A TW201833909 A TW 201833909A
Authority
TW
Taiwan
Prior art keywords
memory cell
current
reference circuit
sense amplifier
iref
Prior art date
Application number
TW106140368A
Other languages
English (en)
Inventor
李嘉富
林弘璋
池育德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201833909A publication Critical patent/TW201833909A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

根據本發明的一些實施例，一種記憶體裝置包含記憶體胞單元、參考電路及感測放大器。該記憶體胞單元包含記憶體胞。該參考電路經組態以產生參考電流且包含複數個磁性電阻元件。該等磁性電阻元件中之至少一者處於高電阻狀態中。該感測放大器耦合至該記憶體胞單元及該參考電路，且經組態以比較流動穿過該記憶體胞之電流與該參考電流以感測儲存於該記憶體胞中之資料位元、放大該所感測資料位元之位階且輸出該經放大資料位元。

Description

具有低電流參考電路的記憶體裝置
本揭露係關於具有低電流參考電路之記憶體裝置。
磁阻式隨機存取記憶體(MRAM)包含經組態以在其中儲存資料位元之記憶體胞。MRAM之記憶體胞包含可操作以便在表示邏輯「1」值之高電阻狀態與表示邏輯「0」值之低電阻狀態之間切換之MRAM元件。儲存於記憶體胞中之資料位元(邏輯「0」或「1」值)藉由比較流動穿過記憶體胞之電流與參考電流來判定。
根據本揭露之一實施例，一種記憶體裝置包括：記憶體胞單元，其包含記憶體胞；參考電路，其經組態以產生參考電流且包含：複數個電阻元件之配置，該複數個電阻元件中之至少一者係處於高電阻狀態中之磁性電阻元件，及感測放大器，其耦合至該記憶體胞單元及該參考電路，且經組態以比較流動穿過該記憶體胞之電流與該參考電流以感測儲存於該記憶體胞中之資料位元且輸出該所感測資料位元。 根據本揭露之一實施例，一種記憶體裝置包括：記憶體胞單元，其包含記憶體胞；感測放大器，其耦合至該記憶體胞單元，且經組態以比較流動穿過該記憶體胞之電流與參考電流以感測儲存於該記憶體胞中之資料位元且輸出經放大資料位元；及參考電路，其耦合至該感測放大器，經組態以產生該參考電流，且包含一對磁性電阻元件，其被並聯耦合且處於高電阻狀態中，及一對電晶體，其耦合至該等磁性電阻元件。 根據本揭露之一實施例，一種方法包括：產生參考電流，該參考電流對應於處於高電阻狀態中之磁性電阻元件之電阻及具有實質上恆定電阻之電阻單元之電阻；比較流動穿過記憶體胞之電流與該參考電流以感測儲存於該記憶體胞中之資料位元；及提供該所感測資料位元作為輸出。
以下揭露內容提供用於實施所提供標的物之不同構件之許多不同實施例或實例。下文闡述組件及配置之特定實例以簡化本揭露。當然，此等僅係實例且不意欲係限制性的。舉例而言，以下說明中第一構件形成於第二構件上方或上可包含其中第一及第二構件形成為直接接觸之實施例，且亦可包含其中額外構件可形成於第一與第二構件之間使得第一與第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡化及清晰之目的且自身不規定所論述之各種實施例及/或組態之間的關係。 此外，本文中為了便於闡述可使用空間相對術語(例如「下面」、「下方」、「下部」、「上面」、「上部」等等)來闡述一個元件或構件與另一元件或構件之關係，如各圖中所圖解說明。除圖中所繪示之定向之外，該等空間相對術語亦意欲涵蓋裝置在使用或操作時之不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述語可同樣相應地進行解釋。 記憶體裝置(例如，圖1至圖3中之記憶體裝置100)包含記憶體胞單元110、參考電路120以及連接至記憶體胞單元110及參考電路120之感測放大器130。記憶體胞單元110包含經組態以在其中儲存資料位元之一或多個記憶體胞，例如，圖2中之記憶體胞210。在圖2之實例中，記憶體胞210包含電晶體230及呈互穿隧接面(MTJ)之形式之電阻元件240。 實例性MTJ 240包含一對磁性層及介於該等磁性層之間的非磁性層(例如，絕緣體層)。磁性層中之一者(下文稱為參考層)之磁化具有固定方向，而磁性層中之另一者(下文稱為自由層)之磁化具有可在平行狀態與反平行狀態之間切換之方向。在平行狀態中，自由層之磁化方向與參考層之磁化方向相同。在反平行狀態中，自由層之磁化方向與參考層之磁化方向相反。 當MTJ 240之自由層處於平行狀態中時，MTJ 240展現表示邏輯「0」值之低電阻且MTJ 240被稱為處於平行狀態或低電阻狀態中。相反地，當自由層處於反平行狀態中時，MTJ 240展現表示邏輯「1」值之高電阻且MTJ 240被稱為處於反平行狀態或高電阻狀態中。當期望將MTJ 240自反平行狀態切換至平行狀態時，使切換電流從自由層穿過MTJ 240到達參考層。相反地，當期望將MTJ 240自平行狀態切換至反平行狀態時，使切換電流自參考層穿過MTJ 240到達自由層。 往回參考圖1，在例示性讀取操作中，將讀取電壓施加至記憶體裝置100，藉此讀取電流(Iread)在記憶體胞單元110與感測放大器130之間流動且參考電流(Iref)在參考電路120與感測放大器130之間流動。該等電流(Iread、Iref)之位準由各別記憶體胞單元110及參考電路120之電阻決定。然後，感測放大器130比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞單元110之記憶體胞中之資料位元邏輯「0」或「1」值。當判定讀取電流(Iread)小於參考電流(Iref)時，感測放大器130感測邏輯「1」值。相反地，當判定讀取電流(Iread)大於參考電流(Iref)時，感測放大器130感測邏輯「0」值。感測放大器130放大彼所感測資料位元之位階且提供經放大資料位元作為輸出，使得可自記憶體胞讀取資料位元。 在某些其他方法中，參考電路120僅包含其自由層處於平行狀態中之MTJ。彼參考電路120導致不合意地產生高參考電流之複雜結構。如下文中將闡述，本揭露提供包括參考電路120之記憶體裝置，參考電路120不包含(亦即，不具有)處於平行狀態中之MTJ，從而導致產生低參考電流之簡單結構。 圖1係圖解說明根據本揭露之記憶體裝置100之第一例示性實施例之示意圖。記憶體裝置100包含記憶體胞單元110、參考電路120及感測放大器130。在某些實施例中，記憶體裝置100係非揮發性記憶體裝置，例如包含磁阻式隨機存取記憶體(MRAM)。在其他實施例中，記憶體裝置100係揮發性記憶體裝置。在某些實施例中，記憶體裝置100係唯讀記憶體裝置。 記憶體胞單元110包含經組態以在其中儲存資料位元邏輯「0」或「1」值且允許讀取電流(Iread)流動穿過之記憶體胞。儘管圖1中將讀取電流(Iread)例示為自感測放大器130流動至記憶體胞單元110，但讀取電流(Iread)可自記憶體胞單元110流動至感測放大器130。 圖2係圖解說明根據本揭露之記憶體裝置100之例示性記憶體胞單元110之示意圖。在此實施例中，記憶體胞單元110包含配置成若干列與若干行之陣列之複數個記憶體胞。為了說明之清晰起見，圖2中僅標示該等記憶體胞中之兩者，即，第一列中之記憶體胞中之一者被標示為210且第二列中之記憶體胞中之一者被標示為220。 如圖2中所圖解說明，記憶體裝置100進一步包含字線(WL1、WL2)、位元線(BL、BL2)及源極線(SL)。字線(WL1)連接第一列中之記憶體胞210。字線(WL2)連接第二列中之記憶體胞220。位元線(BL、BL2)及源極線連接記憶體胞210、220。位元線BL、BL2可經由開關(未展示)選擇性地連接至感測放大器130，此取決於該陣列中之準確而言哪一記憶體胞將被讀取或寫入。 由於記憶體胞210、220在構造及操作方面係相同的，因此本文將僅闡述其中之一者，亦即，記憶體胞210。在此實施例中，記憶體胞210包含電晶體230及電阻元件240。電晶體230係場效應電晶體(FET) (例如，金屬氧化物半導體FET (MOSFET))且包含連接至源極線(SL)之第一源極/汲極端子230a、第二源極/汲極端子230b及連接至字線(WL1)之閘極端子230c。在替代實施例中，記憶體裝置100不包含源極線(SL)。在此替代實施例中，電晶體230之第一源極/汲極端子230a連接至接地或記憶體裝置100之其他節點。電晶體230可係任何類型之電晶體，例如包含接面型電晶體，例如雙載子接面電晶體(BJT)。 電阻元件240連接於電晶體230之第二源極/汲極端子230b與位元線(BL)之間。在此實施例中，電阻元件240係MTJ。電阻元件240可係任何類型之電阻元件或電路，只要其達成本文中所闡述之既定功能即可。 在例示性寫入操作中，將寫入電壓施加至位元線(BL)、源極線(SL)及字線(WL1)。WL1上之正電壓啟動電晶體230，且寫入電流通過/流動穿過記憶體胞210。彼寫入電流流動穿過電阻元件，從而致使電阻元件自平行狀態切換至反平行狀態或反之亦然，藉此將資料位元寫入並儲存於記憶體胞210中。當期望將MTJ 240自反平行狀態切換至平行狀態以儲存「0」值時，使切換電流從自由層穿過MTJ 240到達參考層。相反地，當期望將MTJ 240自平行狀態切換為反平行狀態以儲存「1」值時，使切換電流自參考層穿過MTJ 240到達自由層。 進一步參考圖1，在某些實施例中，參考電路120經組態以產生參考電流(Iref)，例如，25 uA。儘管圖1中將參考電流(Iref)例示為自感測放大器130流動至參考電路120，但參考電流(Iref)可自參考電路120流動至感測放大器130。 在例示性讀取操作中，將讀取電壓施加至與待讀取之選定位元之行相關聯之位元線(BL)、源極線(例如，SL)及與待讀取之選定位元之列相關聯之字線(例如，WL1)。舉例而言，將電壓施加至字線(WL1)以啟動電晶體230，電晶體230與儲存於記憶體胞單元110之位置1, 1 (亦即，左上部胞)處之位元對應。為了選擇其他胞，啟動源極線與字線之不同組合以產生指示儲存於彼胞處之資料之讀取電流。 當選擇胞1, 1時，讀取電流(Iread)流動穿過記憶體胞210，包含穿過該記憶體胞內部之電阻元件240。讀取電流(Iread)之量值對應於電阻元件240之電阻狀態。舉例而言，當電阻元件240處於低電阻狀態(即，平行狀態)中時，讀取電流(Iread)將大於參考電流(Iref)。此指示記憶體胞210在其中儲存資料位元邏輯「0」值。相反地，當電阻元件240處於高電阻狀態(即，反平行狀態)中時，讀取電流(Iread)將小於參考電流(Iref)。此指示記憶體胞210在其中儲存資料位元邏輯「1」值。然後，感測放大器130比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞210中之資料位元邏輯「0」或「1」值。感測放大器130放大所感測資料位元之位階且輸出經放大資料位元，使得可自其讀取儲存於記憶體胞210中之資料位元。 為了使感測放大器130準確地感測儲存於記憶體胞210中之資料位元，參考電流(Iref)之量應介於在電阻元件240處於平行狀態中時讀取電流(Iread)之量與在電阻元件240處於反平行狀態中時讀取電流(Iread)之量之間。應理解，MTJ容易遭受溫度及程序變化。如此，為了使參考電路120產生此參考電流(Iref)，在某些實施例中，參考電路120包含具有與記憶體胞210之電阻元件240相同類型之電阻元件(例如，參考電路120之電阻元件及記憶體胞210之電阻元件240係MTJ)。此允許參考電路120追蹤記憶體胞210之電阻元件240之溫度及程序變化。產生恆定參考電壓/電流之電壓/電流源不能夠追蹤MTJ之溫度及程序變化。 此外，為了使參考電路120具有產生低參考電流(Iref)之簡單結構，在某些實施例中，參考電路120不包含處於平行狀態中之電阻元件。包含處於平行狀態中之電阻元件之參考電路需要額外組件(例如，傳輸閘)，此將使此參考電路之結構變複雜。替代地，在某些實施例中，在參考電路120之操作之前，首先將電阻元件切換至反平行狀態。反平行高電阻狀態產生量值小於使參考電流流經平行狀態電阻元件之實施方案之參考電流。藉由使參考電流流經處於反平行狀態中之一或多個電阻元件之組合，可產生量值介於在記憶體胞含有「0」資料值時讀取電流(Iread)之量值與在記憶體胞含有「1」資料值時讀取電流(Iread)之量值之間的參考電流(Iref)。 現在將參考圖3至圖5闡述參考電路120之各種例示性實施例。 圖3係圖解說明根據本揭露之記憶體裝置100之例示性參考電路120之示意圖。參考電路120包含子電路310及電阻單元320 (例如，單個電阻器、若干電阻器之配置或為電路提供電阻貢獻之其他電路)。記憶體裝置100進一步包含參考字線(RWL1)、參考位元線(RBL)及參考源極線(RSL)。 在此實施例中，子電路310包含電晶體330及N個電阻元件(N個電阻元件中之兩者被繪示於340、350處)。電阻元件(例如，340、350)之數目經選擇以便產生所要參考電流(Iref)。如下文進一步詳細地論述，由參考電路120產生之參考電流(Iref)基於流動穿過若干電阻元件之配置(例如，以串聯、並聯或串聯與並聯之組合之形式配置之N個電阻元件)之電流之總和。因此，電阻元件可經配置以便產生所要參考電流(Iref) (例如，介於藉由所儲存「0」值對所儲存「1」值產生之讀取電流(Iread)之間的電流)。 電晶體330係FET (例如，MOSFET)且包含連接至參考源極線(RSL)之第一源極/汲極端子330a、第二源極/汲極端子330b及連接至參考字線(RWL1)之閘極端子330c。在替代實施例中，記憶體裝置100不包含參考源極線(RSL)。在此替代實施例中，電晶體330之第一源極/汲極端子330a連接至例如接地或記憶體裝置100之其他節點。電晶體330可係任何類型之電晶體，例如包含接面型電晶體，例如BJT。 電阻元件340、350具有與電阻元件240相同之類型(例如，電阻元件240、340、350係MTJ)且處於反平行狀態中。在此實施例中，電阻元件340、350係並聯連接且各自具有第一MTJ端子340a、350a及第二MTJ端子340b、350b。如圖3中所圖解說明，電阻元件340、350之第一MTJ端子340a、350a彼此連接且連接至電晶體330之第二源極/汲極端子330b。 電阻單元320具有實質上恆定電阻、與電阻元件340、350串聯連接且具有第一電阻單元端子320a及第二電阻單元端子320b。在此實施例中，電阻單元320具有為在電阻元件340/350處於平行狀態中時電阻元件340/350之電阻之約一半的電阻。如圖3中所圖解說明，電阻單元320之第一電阻單元端子320a藉由參考位元線(RBL)連接至感測放大器130。電阻元件340、350之第二MTJ端子340b、350b彼此連接且連接至電阻單元320之第二電阻單元端子320b。 在某些實施例中，電阻元件340、350最初處於平行狀態或不確定狀態中。在參考電路120之操作之前，當電阻元件340、350處於平行或不確定狀態中時，將切換電壓施加至參考位元線(RBL)、參考源極線(RSL)及參考字線(RWL1)。此啟動電晶體330，且切換電流流動穿過電阻元件340、350。此又將電阻元件340、350切換至反平行狀態。 在參考電路120之例示性操作中，將參考電壓施加至參考位元線(RBL)、參考源極線(RSL)及參考字線(RWL1)。此啟動電晶體330，且參考電路120產生參考電流(Iref)。在此實施例中，參考電流(Iref)對應於電阻單元320之電阻與電阻元件340、350之總電阻之總和。如圖3中所圖解說明，參考電流(Iref)等於流動穿過電阻單元320之電流或流動穿過電阻元件340、350之電流之總和。 進一步參考圖1，感測放大器130連接至記憶體胞單元110及參考電路120，且經組態以比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞210中之資料位元。感測放大器130進一步經組態以放大所感測資料位元之位階且輸出經放大資料位元，使得可自記憶體胞210讀取資料位元。在某些實施例中，感測放大器130係差動感測放大器。在其他實施例中，感測放大器130係單端感測放大器。 在例示性讀取操作中，將讀取電壓施加至位元線(BL)、源極線(SL)及字線(WL1)。此啟動電晶體230，且讀取電流(Iread)流動穿過記憶體胞210。此時，將參考電壓施加至參考位元線(RBL)、參考源極線(RSL)及參考字線(RWL1)。此啟動電晶體330，且參考電路120產生參考電流(Iref)。施加至參考字線(RWL1)之參考電壓之位準可與施加至字線(WL1)之讀取電壓之位準相同或不同。然後，感測放大器130比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞210中之資料位元。感測放大器130放大所感測資料位元之位階且輸出經放大資料位元，使得可自其讀取儲存於記憶體胞210中之資料位元。 圖4係圖解說明根據本揭露之記憶體裝置400之第二例示性實施例之示意圖。圖4之實施例包含並聯連接於電阻單元320與充當開關之複數個(例如，M個)參考字線之間的M個電阻元件(例如，圖4中所繪示之電阻元件340、350)。 如上文所述，在參考電路120之操作之前，電阻元件340、350可處於平行或不確定狀態中。參考電路120包含多個參考字線(RWL1、RWL2)，該等參考字線可在初始化期間經選擇性控制以啟動電晶體330、410以便分別將切換電流施加至對應電阻元件340、350。此又將彼等電阻元件340、350切換至反平行狀態。在一項實施例中，電晶體330、410經選擇以確保切換電流足以將電阻元件340、350自平行狀態切換至反平行狀態。 在一項實施例中，電阻元件(例如，電阻元件340)之列(例如，2個或2個以上)之陣列及對應控制電晶體(例如，由參考字線RW1控制之電晶體330)係可用的。將控制信號選擇性地施加至一列電晶體以控制對應電阻元件是處於平行狀態還是反平行狀態中以提供所要電阻以便產生對應所要參考電流Iref。 在以進一步例示性細節闡述參考電路120時，電晶體410係FET (例如，MOSFET)且包含連接至參考源極線(RSL)之第一源極/汲極端子410a、連接至電晶體330之第二源極/汲極端子330b之第二源極/汲極端子410b及連接至參考字線(RWL2)之閘極端子410c。在替代實施例中，記憶體裝置400不包含參考源極線(RSL)。在此替代實施例中，電晶體330、410之第一源極/汲極端子330a、410a連接至例如接地或記憶體裝置400之其他節點。在某些實施例中，電晶體410可係任何類型之電晶體，例如包含接面型電晶體，例如BJT。 圖4之實例進一步包含端子340a與350a之間的金屬短路420。如上文所述，電晶體330及410兩者皆用於在初始化期間施加充足電流以將電阻元件340、350置於反平行狀態中。在主動記憶體操作期間(亦即，當產生參考電流Iref以供在感測放大器130處進行比較時)，金屬短路420允許藉由控制電晶體330、410中之僅一者而產生參考電流Iref。舉例而言，當待產生參考電流Iref時，可將啟動信號施加至參考字線RWL1以啟動電晶體330。參考電流Iref然後流動穿過電阻單元320、平行穿過電阻元件340、350且穿過電晶體330，其中流動穿過電阻元件350之電流部分橫穿金屬短路420。另一選擇係，當待產生參考電流Iref時，可將啟動信號施加至參考字線RWL2以啟動電晶體410。參考電流Iref然後流動穿過電阻單元320、平行穿過電阻元件340、350且穿過電晶體410，其中流動穿過電阻元件340之電流部分橫穿金屬短路420。 在例示性讀取操作中，將讀取電壓施加至與待自其讀取之所要胞相關聯之位元線(BL)、源極線及字線(例如，源極線(SL)及字線(WL1))。此啟動電晶體230，且讀取電流(Iread)流動穿過記憶體胞210。此時，將參考電壓施加至參考位元線(RBL)、參考源極線(RSL)以及參考字線中之一者(在此實例中，RWL1)。此啟動電晶體330且撤銷啟動電晶體410，且參考電路120產生平行橫穿處於其先前設定狀態中之電阻元件340、350之參考電流(Iref)。施加至參考字線(RWL1)之參考電壓之位準可與施加至字線(WL1、WL2)之讀取電壓之位準相同或不同。然後，感測放大器130比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞210中之資料位元。感測放大器130放大資料位元之位階且輸出經放大資料位元，使得可自其讀取儲存於記憶體胞210中之資料位元。 圖5係圖解說明根據本揭露之記憶體裝置500之第三例示性實施例之示意圖。此實施例與記憶體裝置100之差異在於參考電路120不包含電阻單元320。替代利用如圖3至圖4中所繪示並聯配置之一組N個電阻元件，圖5之實施例將電阻單元520連同P-l個電阻元件(例如，圖5之實施例中圖解說明一個電阻元件510)一起定位於P個並聯路徑中之一者上。在圖5之實例中，在啟動RWL1及電晶體330後，電流流動穿過並聯路徑中之每一者以產生參考電流(Iref)。但在其他實施例中，可使用額外控制線及對應控制電晶體來選擇性地判定用於產生參考電流(Iref)之並聯路徑之數目(亦即，接通及關斷並聯路徑，包含含有電阻單元520之路徑)。 電阻元件510具有與電阻元件240相同之類型(例如，電阻元件240、510係MTJ)且處於反平行狀態中。如圖5中所圖解說明，電阻元件510具有第一MTJ端子510a及第二MTJ端子510b。電阻單元520具有實質上恆定電阻且具有第一電阻單元端子520a及第二電阻單元端子520b。在此實施例中，電阻單元520具有經選擇使得參考電流(Iref)將介於自「0」資料值得到之預期電流與自「1」資料值預期之預期讀取電流(Iread)之間的電阻(例如，大於在電阻元件510處於平行狀態中時電阻元件510之電阻之2倍(例如6倍))。如圖5中所圖解說明，電阻元件510之第一MTJ端子510a與電阻單元520之第一電阻單元端子520a彼此連接且連接至電晶體330之第二源極/汲極端子330b。電阻元件510之第二MTJ端子510b與電阻單元520之第二電阻單元端子520b彼此連接且藉由參考位元線(RBL)連接至感測放大器130。 在參考電路120之操作之前，當電阻元件510處於平行狀態中時，將切換電壓施加至參考位元線(RBL)、參考源極線(RSL)及參考字線(RWL1)。此啟動電晶體330，且切換電流流動穿過電阻元件510。此又將電阻元件510切換至反平行狀態。 在參考電路120之例示性操作中，將參考電壓施加至參考位元線(RBL)、參考源極線(RSL)及參考字線(RWL1)。此啟動電晶體330，且參考電路120產生參考電流(Iref)。在此實施例中，參考電流(Iref)對應於電阻元件510及電阻單元520之總電阻。如圖5中所圖解說明，參考電流(Iref)等於流動穿過電阻元件510及電阻單元520之電流之總和。 在例示性讀取操作中，將讀取電壓施加至位元線(BL)、源極線(SL)及字線(WL1)。此啟動電晶體230，且讀取電流(Iread)流動穿過記憶體胞210。此時，將參考電壓施加至參考位元線(RBL)、參考源極線(RSL)及參考字線(RWL1)。此啟動電晶體330，且參考電路120產生參考電流(Iref)。施加至參考字線(RWL1)之參考電壓之位準可與施加至字線(WL1)之讀取電壓之位準相同或不同。然後，感測放大器130比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞210中之資料位元。感測放大器130放大所感測資料位元之位階且輸出經放大資料位元，使得可自其讀取儲存於記憶體胞210中之資料位元。 圖6係繪示根據本揭露之提供用於自多個記憶體胞單元讀取資料之參考電流之單個參考電路之圖式。先前實例已說明參考電路120將參考電流Iref提供至感測放大器130以與在選擇單個記憶體胞單元110之特定胞時產生(例如，使用與彼胞相關聯之字線及源極線)之讀取電流Iread進行比較。在一項實施例中，單個參考電路120可提供由感測放大器130用於讀取跨越複數個記憶體胞單元儲存之資料之參考電流Iref。圖6之實例繪示四個此類記憶體胞單元110a至110d。在彼實例中，多個記憶體胞單元110a至110d各自連接至感測放大器130 (記憶體胞單元110a至110d亦可經由匯流排連接至感測放大器130)。在讀取操作期間，經由源極線及字線命令信號啟動彼等多個記憶體胞單元110a至110d中之一者中之選定記憶體胞以產生讀取電流Iread。無論多個記憶體胞單元110a至110d中之哪一者之胞被選擇，感測放大器130皆比較對應讀取電流Iread與由參考電路120產生之參考電流Iref。因此，單個參考電路120可服務於多個記憶體胞單元110a至110d (即，2個或2個以上)。 圖7係圖解說明根據本揭露之記憶體裝置之例示性實施例之操作方法之流程圖。應理解，圖7之方法適用於許多不同結構。但是，為了幫助理解，本文中參考圖3之某些例示性結構。在710處，產生對應於處於高電阻狀態中之電阻元件(340)之電阻及具有實質上恆定電阻之電阻單元(320)之電阻的參考電流(Iref)。在720處，比較流動穿過記憶體胞(210)之電流(Iread)與參考電流(Iref)以感測儲存於記憶體胞(210)中之資料位元。在730處，感測放大器(130)放大所感測資料位元之位階。在740處，提供經放大資料位元作為輸出。 本文中所闡述之系統及方法提供利用電阻元件之配置來產生參考電流之參考電路。在一項實施例中，在讀取操作期間，將參考電路中之彼等電阻元件中之至少一者置於反平行狀態中，以便提供較小參考電流以供進行比較。可以各種方式選擇性地調整參考電流之量值。舉例而言，可實施參考電路中之電阻元件之配置(例如，串聯、並聯、串聯與並聯之組合)以便產生所要參考電流位準。在另一實例中，可實施控制信號及對應控制電晶體以便甚至即時選擇性地控制主動電阻元件之配置。 在實施例中，一種記憶體裝置包括記憶體胞單元、參考電路及感測放大器。該記憶體胞單元包含記憶體胞。該參考電路經組態以產生參考電流且包含複數個磁性電阻元件。該等磁性電阻元件中之至少一者處於高電阻狀態中。該感測放大器耦合至該記憶體胞單元及該參考電路，且經組態以比較流動穿過該記憶體胞之電流與該參考電流以感測儲存於該記憶體胞中之資料位元、放大該所感測資料位元之位階且輸出該經放大資料位元。 在另一實施例中，一種記憶體裝置包括記憶體胞單元、感測放大器及參考電路。該記憶體胞單元包含記憶體胞。該感測放大器耦合至該記憶體胞單元，且經組態以比較流動穿過該記憶體胞之電流與參考電流以感測儲存於該記憶體胞中之資料位元、放大該所感測資料位元之位階且輸出該經放大資料位元。該參考電路耦合至該感測放大器，經組態以產生該參考電流，且包含並聯耦合並處於高電阻狀態中之一對磁性電阻元件及耦合至該等電阻元件之一對電晶體。 在另一實施例中，一種方法包括：產生對應於處於高電阻狀態中之磁性電阻元件之電阻之參考電流，比較流動穿過記憶體胞之電流與該參考電流以感測儲存於該記憶體胞中之資料位元，放大該所感測資料位元之位階，及提供該經放大資料位元作為輸出。 前述內容概述數項實施例之構件，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為用於設計或修改其他程序及結構以用於執行本文中所介紹之實施例之相同目的及/或達成文中所介紹之實施例之相同優點之基礎。熟習此項技術者亦應認識到，此類等效構造不背離本揭露之精神及範疇，且其可在本文中在不背離本揭露之精神及範疇之情況下做出各種改變、替代及更改。
100‧‧‧記憶體裝置
110‧‧‧記憶體胞單元
110a-110d‧‧‧記憶體胞單元
120‧‧‧參考電路
130‧‧‧感測放大器
210‧‧‧記憶體胞
220‧‧‧記憶體胞
230‧‧‧電晶體
230a‧‧‧第一源極/汲極端子
230b‧‧‧第二源極/汲極端子
230c‧‧‧閘極端子
240‧‧‧電阻元件/互穿隧接面
310‧‧‧子電路
320‧‧‧電阻單元
320a‧‧‧第一電阻單元端子
320b‧‧‧第二電阻單元端子
330‧‧‧電晶體
330a‧‧‧第一源極/汲極端子
330b‧‧‧第二源極/汲極端子
330c‧‧‧閘極端子
340‧‧‧電阻元件
340a‧‧‧第一互穿隧接面端子/端子
340b‧‧‧第二互穿隧接面端子
350‧‧‧電阻元件
350a‧‧‧第一互穿隧接面端子/端子
350b‧‧‧第二互穿隧接面端子
400‧‧‧記憶體裝置
410‧‧‧電晶體
410a‧‧‧第一源極/汲極端子
410b‧‧‧第二源極/汲極端子
410c‧‧‧閘極端子
420‧‧‧金屬短路
500‧‧‧記憶體裝置
510‧‧‧電阻元件
510a‧‧‧第一互穿隧接面端子
510b‧‧‧第二互穿隧接面端子
520‧‧‧電阻單元
520a‧‧‧第一電阻單元端子
520b‧‧‧第二電阻單元端子
BL‧‧‧位元線
BL2‧‧‧位元線
Iread‧‧‧讀取電流/電流/預期讀取電流
Iref‧‧‧參考電流/電流
RBL‧‧‧參考位元線
RSL‧‧‧參考源極線
RWL1‧‧‧參考字線
RWL2‧‧‧參考字線
SL‧‧‧源極線
WL1‧‧‧字線
WL2‧‧‧字線
當與附圖一起閱讀時，自以下詳細說明最佳地理解本揭露之各態樣。應注意，根據工業中之標準實踐，各種構件未按比例繪製。實際上，為論述清晰起見，可任意地增加或減小各種構件之尺寸。 圖1係圖解說明根據本揭露之記憶體裝置之第一例示性實施例之示意圖。 圖2係圖解說明根據本揭露之記憶體裝置之例示性記憶體胞單元之示意圖。 圖3係圖解說明根據本揭露之記憶體裝置之例示性參考電路之示意圖。 圖4係圖解說明根據本揭露之記憶體裝置之第二例示性實施例之示意圖。 圖5係圖解說明根據本揭露之記憶體裝置之第三例示性實施例之示意圖。 圖6係繪示根據本揭露之提供用於自多個記憶體胞單元讀取資料之參考電流之單個參考電路之圖式。 圖7係繪示根據本揭露之記憶體裝置之例示性實施例之操作方法之流程圖。

Claims (1)

  1. 一種記憶體裝置，其包括： 記憶體胞單元，其包含記憶體胞； 參考電路，其經組態以產生參考電流且包含： 複數個電阻元件之配置，該複數個電阻元件中之至少一者係處於高電阻狀態中之磁性電阻元件，及 感測放大器，其耦合至該記憶體胞單元及該參考電路，且經組態以比較流動穿過該記憶體胞之電流與該參考電流以感測儲存於該記憶體胞中之資料位元且輸出該所感測資料位元。
TW106140368A 2016-11-28 2017-11-21 具有低電流參考電路的記憶體裝置 TW201833909A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662426695P 2016-11-28 2016-11-28
US62/426,695 2016-11-28
US15/800,700 2017-11-01
US15/800,700 US10319423B2 (en) 2016-11-28 2017-11-01 Memory device with a low-current reference circuit

Publications (1)

Publication Number Publication Date
TW201833909A true TW201833909A (zh) 2018-09-16

Family

ID=62190308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140368A TW201833909A (zh) 2016-11-28 2017-11-21 具有低電流參考電路的記憶體裝置

Country Status (3)

Country Link
US (1) US10319423B2 (zh)
CN (1) CN108122567A (zh)
TW (1) TW201833909A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081155B2 (en) * 2018-06-18 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM reference current
DE102020120890A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur für mehrere leseverstärker einer speichervorrichtung
CN115240736A (zh) * 2021-04-23 2022-10-25 中国科学院微电子研究所 一种阻变存储器的数据读出电路和阻变存储电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
JP4987616B2 (ja) * 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US7813166B2 (en) * 2008-06-30 2010-10-12 Qualcomm Incorporated Controlled value reference signal of resistance based memory circuit
KR101604042B1 (ko) * 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
US8446753B2 (en) * 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8254195B2 (en) * 2010-06-01 2012-08-28 Qualcomm Incorporated High-speed sensing for resistive memories
US8693273B2 (en) * 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
US8687412B2 (en) * 2012-04-03 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Reference cell configuration for sensing resistance states of MRAM bit cells
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory

Also Published As

Publication number Publication date
CN108122567A (zh) 2018-06-05
US20180151211A1 (en) 2018-05-31
US10319423B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
US9847116B2 (en) Circuit and method for controlling MRAM cell bias voltages
TWI711047B (zh) 用以產生參考電流的參考電路和方法與記憶體裝置
US8098538B2 (en) Spin-torque bit cell with unpinned reference layer and unidirectional write current
TWI543182B (zh) 記憶體裝置
US9520173B1 (en) Magnetic random access memory (MRAM) and method of operation
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US20160078915A1 (en) Resistance change memory
US10192604B2 (en) Semiconductor memory device
TW201833909A (zh) 具有低電流參考電路的記憶體裝置
TWI623939B (zh) 記憶體裝置與其控制方法
JP2011204287A (ja) 記憶装置
TWI537947B (zh) 磁阻記憶體裝置
CN108182956B (zh) 一种高速的mram读出电路
US11450357B2 (en) Structure for multiple sense amplifiers of memory device
US20220358973A1 (en) Structure for multiple sense amplifiers of memory device
JP4749453B2 (ja) 記憶装置
KR101605607B1 (ko) 접힌 메모리 어레이 구조를 가지는 자기 저항 메모리 장치
JP2012069222A (ja) 半導体装置