TWI711047B - 用以產生參考電流的參考電路和方法與記憶體裝置 - Google Patents

用以產生參考電流的參考電路和方法與記憶體裝置 Download PDF

Info

Publication number
TWI711047B
TWI711047B TW108120473A TW108120473A TWI711047B TW I711047 B TWI711047 B TW I711047B TW 108120473 A TW108120473 A TW 108120473A TW 108120473 A TW108120473 A TW 108120473A TW I711047 B TWI711047 B TW I711047B
Authority
TW
Taiwan
Prior art keywords
magnetic tunnel
tunnel junction
transistor
mtj
terminal
Prior art date
Application number
TW108120473A
Other languages
English (en)
Other versions
TW202001880A (zh
Inventor
李嘉富
李伯浩
林弘璋
林谷峰
史毅駿
池育德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202001880A publication Critical patent/TW202001880A/zh
Application granted granted Critical
Publication of TWI711047B publication Critical patent/TWI711047B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一種用於產生參考電流的參考電路包含多個電阻性元件， 電阻性元件包含至少一個磁性穿隧接面(MTJ)。控制電路耦接至至少一個MTJ的第一端子且經組態以選擇性地在正向方向及反向方向上使電流流經至少一個MTJ以產生參考電流。

Description

用以產生參考電流的參考電路和方法與記憶體裝置
本發明實施例是有關於一種用以產生參考電流的參考電路和方法與記憶體裝置。
記憶體裝置用於將資訊儲存於半導體裝置及系統中。即使在切斷電源之後，非揮發性記憶體裝置仍能夠保留資料。非揮發性記憶體裝置的實例包含快閃記憶體、鐵電隨機存取記憶體(ferroelectric random access memories；FRAMs)、相變式隨機存取記憶體(phase-change random access memories；PRAMs)以及磁性隨機存取記憶體(magnetic random access memories；MRAMs)。MRAM使用穿隧接面處磁化方向上的變化儲存資料。MRAM胞元的兩種狀態可感測自其相對較高或較低電阻(RH及RL)，其表示儲存於記憶體中的位元的不同二元邏輯值。舉例而言，RL(或高單元電流)可指定為邏輯「0」(「資料-0」)；RH(或低單元電流)可指定為邏輯「1」(「資料-1」)。儲存於MRAM記憶胞元中的資料的位元、邏輯「0」或「1」值可藉由比較流經記憶胞元至參考電流 的電流所判定。
本申請的一些實施例提供一種用於產生參考電流的參考電路，包括：多個電阻性元件，包含至少一個磁性穿隧接面(MTJ)；控制電路，耦接至所述至少一個磁性穿隧接面的第一端子且經組態以選擇性地在正向方向及反向方向上使電流流經所述至少一個磁性穿隧接面以產生參考電流；源極線，耦接至所述控制電路；以及位元線，耦接至所述至少一個磁性穿隧接面的第二端子且經組態以將所述參考電流提供至感測放大器。
此外，本申請的其他實施例提供一種記憶體裝置，包括：記憶體陣列，包含多個記憶胞元；感測放大器，連接至所述記憶體陣列；參考位元線，經組態以將參考電流提供至所述感測放大器；多個電阻性元件，包含耦接至所述參考位元線的至少一個磁性穿隧接面(MTJ)；並聯的第一對電晶體；並聯的第二對電晶體；以及所述第一對電晶體及所述第二對電晶體，串聯在所述至少一個磁性穿隧接面與參考源極線之間。
另外，本申請的其他實施例提供一種產生參考電流的方法，包括：提供至少一個磁性穿隧接面(MTJ)；提供參考源極線；提供耦接至感測放大器的參考位元線；將第一電壓訊號施加至所述參考源極線以產生自所述參考源極線經由所述至少一個磁性穿隧接面至所述位元線的電流流動；將第二電壓訊號施加至所述參考位元線以產生自所述參考位元線經由所述至少一個磁性穿隧接面至所述參考源極線的電流流動。
12、14、16、18、20:操作
100、300、400、500、600、700、800:記憶體裝置
110:記憶胞元陣列
120、320、420、520、620、720:參考電路
130:感測放大器
210、210a、210b:記憶胞元
230:電晶體
230a:第一源極/汲極端子
230b:第二源極/汲極端子
230c:閘極端子
240、340、360:電阻性元件
310、510、610、710:MTJ電路
315、515:電阻器
315a、340a、360a:第一端子
315b、340b、360b:第二端子
330:第一電晶體
330a:第一源極/汲極端子
330b:第二源極/汲極端子
330c:閘極端子
332:第二電晶體
342、344、346、740、744:磁性穿隧接面
350:第三電晶體
352:第四電晶體
422、424:裝置
630:第一電壓端子
632:第二電壓端子
730:NMOS電晶體
732:PMOS電晶體
750:電壓端子
Iref:參考電流
Iread:讀取電流
Iinject:注入電流
Iout:輸出電流
A、B:節點
WL1、WL2:字元線
BL1、BL2、BLN、BLM:位元線
SL1、SLN:源極線
RWL1、RWL2:參考字元線
RBL:參考位元線
RSL:參考源極線
RVWL0:參考驗證字元線
RWWL0:參考寫入字元線
根據結合附圖閱讀的以下詳細描述最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見，而任意地增大或減小各種特徵的尺寸。另外，圖式說明為本發明的實施例的實例且並不意欲為限制性的。
圖1是大體上示出根據一些實施例的實例記憶體裝置的方塊圖。
圖2是示出根據一些實施例的記憶體裝置中的磁性隨機存取記憶胞元的實例陣列的電路圖。
圖3是示出根據一些實施例的記憶體裝置的實例參考電路的電路圖。
圖4是示出根據一些實施例的記憶體裝置的另一實例參考電路的電路圖。
圖5是示出根據一些實施例的記憶體裝置的另一實例參考電路的電路圖。
圖6是示出根據一些實施例的記憶體裝置的另一實例參考電路的電路圖。
圖7是示出根據一些實施例的記憶體裝置的另一實例參考電路的電路圖。
圖8是示出根據一些實施例的另一實例記憶體裝置的方塊圖。
圖9是實例參考電流及讀取電流分佈的繪圖。
圖10是根據一些實施例的用於產生參考電流的方法的流程圖。
以下揭露內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述組件及佈置的特定實例以簡化本揭露。當然，這些僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成，使得第一特徵及第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單性及清晰的目的，且本身不指示所論述的各種實施例及/或配置之間的關係。
此外，為易於描述，在本文中可使用諸如「在...下面(beneath)」、「在...下方(below)」、「下部(lower)」、「在...上方(above)」、「上部(upper)」及其類似物的空間相對術語來描述一個元件或特徵與另一(些)元件或特徵的關係，如在圖式中所示出。除圖式中所描繪的定向以外，空間相對術語意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
取決於在諸如鐵磁性材料的磁性材料的兩個或大於兩個層之間的磁化對準的狀態，諸如MRAM的某些類型的記憶體裝置具有兩種或超過兩種電阻狀態。記憶胞元的電阻可與參考相比以 判定記憶胞元的電阻狀態。隨著記憶胞元的密度增大，用於相對於記憶胞元的參考的恰當設置的要求變得更加嚴格。
更特定言之，MRAM在具有藉由薄絕緣膜分隔開的磁性材料的兩個疊加層的記憶胞元處儲存資料。層狀結構形成MRAM胞元的磁性穿隧接面(magnetic tunnel junction)(「MTJ」或「MTJ元件」)。兩個層包含在固定磁場對準方向上永恆磁化的磁性層(此層稱為「釘紮層」(pinned layer))以及可變磁化的磁性層(此層稱為「自由層」)。自由層可在相對於永恆磁化層的兩種定向中的一種中磁化。兩種定向以經由MTJ的疊加層的明顯不同的串列電阻為特徵。可變層的磁場定向可與永久磁體層(平行)的磁場定向相同對準或與永久磁體層(反平行)的磁場定向相反對準。平行對準狀態具有相對較低電阻且反平行對準狀態具有較高電阻。
圖1是大體上示出根據一些實施例的實例記憶體裝置100的方塊圖。在所繪示的實例中，記憶體裝置100包含記憶胞元陣列110、參考電路120以及連接至記憶胞元陣列110及參考電路120的感測放大器130。記憶胞元陣列110包含配置於列及行中的一或多個記憶胞元，相對於圖2更詳細地描述如下。在一些實施例中，記憶體裝置100是非揮發性記憶體裝置，包含例如磁電阻隨機存取記憶體(magnetoresistive random access memory；MRAM)。在其他實施例中，記憶體裝置100是揮發性記憶體裝置。在某些實施例中，記憶體裝置100是唯讀記憶體裝置。記憶胞元陣列110包含至少一個記憶胞元，記憶胞元經組態以儲存其中資料的位元邏輯「0」或「1」值且允許讀取電流(Iread)流經所述記憶胞元。儘管隨著自感測放大器130流動至記憶胞元陣列110，讀 取電流(Iread)在圖1中例示，但讀取電流(Iread)可自記憶胞元陣列110流動至感測放大器130。
舉例而言，在讀取操作中，將讀取電壓施加至記憶體裝置100，從而讀取電流(Iread)在記憶胞元陣列110與感測放大器130之間流動，且參考電流(Iref)在參考電路120與感測放大器130之間流動。電流(Iread、Iref)的位準藉由對應的記憶胞元陣列110及參考電路120的電阻指定。感測放大器130比較讀取電流(Iread)與參考電流(Iref)以感測儲存於記憶胞元陣列110的記憶胞元中的資料的位元邏輯「0」或「1」值。當判定讀取電流(Iread)小於參考電流(Iref)時，感測放大器130感測邏輯「1」值。相反地，當判定讀取電流(Iread)大於參考電流(Iref)時，感測放大器130感測邏輯「0」值。感測放大器130放大其所感測資料位元的位準且提供經放大資料位元作為輸出，使得資料位元可自記憶胞元讀取。在一些實施例中，感測放大器130是差分感測放大器。在其他實施例中，感測放大器130是單端感測放大器。
圖2是示出根據一些實施例的記憶體裝置中的磁性隨機存取記憶胞元的實例陣列的電路圖。在所繪示的實例中，記憶胞元陣列110包含佈置於列及行的陣列中的多個記憶胞元210。出於圖示明晰的目的，僅兩個記憶胞元210在圖2中標記，亦即，第一列中的記憶胞元中的一者標記為210a且第二列中的記憶胞元中的一者標記為210b。
如圖2中所示，記憶體裝置100更包含多個字元線(WL1、WL2、WLM等)、位元線(BL1、BLN等)以及源極線(SL1、SLN等)。字元線WL1連接第一列中的記憶胞元210，字元線WL2連 接第二列中的記憶胞元210，且字元線WLN連接第N列中的記憶胞元210。位元線BL1及源極線SL1連接第一行中的記憶胞元210a、記憶胞元210b等，且位元線BLN及源極線SLN連接第二行中的記憶胞元210。因此，在所繪示的實例中，記憶胞元陣列110包含M個列、N個行以及M x N個記憶胞元210。精確地取決於陣列中的哪一記憶胞元待讀取或寫入，位元線BL1、位元線BLN等可經由轉換器(未示出)選擇性地連接至感測放大器130。
因為記憶胞元210在構造及操作上是相同的，在本文中將僅描述一個記憶胞元(亦即，記憶胞元210)。在此實施例中，記憶胞元210a包含電晶體230及電阻性元件240。電晶體230可為場效電晶體(field-effect transistor；FET)，例如金屬氧化物半導體FET(metal-oxide semiconductor FET；MOSFET)，且包含連接至源極線SL1的第一源極/汲極端子230a、第二源極/汲極端子230b以及連接至字元線WL1的閘極端子230c。在替代實施例中，記憶體裝置100不包含源極線SL。在此類替代實施例中，電晶體230的第一源極/汲極端子230a連接至記憶體裝置100的接地或其他節點。電晶體230可為任何類型的電晶體，包含例如接面型電晶體，諸如雙極接面電晶體(bipolar junction transistor；BJT)。
電阻性元件240連接於電晶體230的第二源極/汲極端子230b與位元線BL1之間。在一些實施例中，電阻性元件240是MTJ。電阻性元件240可為任何類型的電阻性元件或電路，只要其實現本文中所描述的吾人所需的功能即可。
舉例而言，在寫入操作中，將寫入電壓施加至位元線BL1、源極線SL1以及字元線WL1。施加至字元線WL1的電壓啟 動電晶體230且寫入電流流經記憶胞元210a。所述寫入電流流經MTJ 240，使得MTJ 240自平行狀態切換至反平行狀態或反之亦然，從而資料位元寫入且儲存於記憶胞元210a中。當需要將MTJ 240自反平行狀態切換為平行狀態以儲存「0」值時，開關電流自自由層至參考層穿過MTJ 240。相反地，當需要將MTJ 240自平行狀態切換為反平行狀態以儲存「1」值時，開關電流自參考層穿過MTJ 240至自由層。
當MTJ 240的自由層處於平行狀態時，MTJ 240表現出表示邏輯「0」值的低電阻且MTJ 240據稱是在平行狀態或低電阻狀態中。相反地，當自由層處於反平行狀態時，MTJ 240表現出表示邏輯「1」值的高電阻且MTJ 240是在反平行狀態或高電阻狀態中。在一些實施例中，在高電阻狀態或低電阻狀態中的MTJ 240所表示的邏輯是任意的，例如邏輯「1」可藉由在低電阻狀態中的MTJ 240表示且邏輯「0」可藉由在高電阻中的MTJ 240表示，並且藉由用於記憶體裝置的所需習知判定。選擇無論哪個習知，經由兩種可寫入及可讀狀態，例如高電阻狀態及低電阻狀態，MTJ 240可儲存二進位資料。出於一致性的目的，除非另行說明，本文中所描述的實施例將使用MTJ 240在低電阻狀態中表示「0」且MTJ 240在高電阻狀態中表示「1」的習知。
在一些實施例中，參考電路120經組態以產生參考電流(Iref)，例如25微安(uA)。儘管參考電流(Iref)說明為自感測放大器130流動至參考電路120，但參考電流(Iref)可自參考電路120流動至感測放大器130。
舉例而言，在讀取操作中，將讀取電壓施加至與待讀取的 所選擇的記憶胞元210的行相關聯的位元線BL及源極線SL，以及與待讀取的所選擇的位元的字相關聯的字元線WL。舉例而言，讀取電壓可施加於位元線BL1、源極線SL1以及字元線WL1以讀取儲存於記憶胞元210a中的位元。為選擇其他單元，位元線、源極線以及字元線的不同組合經啟動以產生指示儲存於相應單元處的資料的讀取電流。
在所繪示的實例中，當記憶胞元210a經讀取時，讀取電流(Iread)流經電阻性元件240，例如MTJ 240。讀取電流(Iread)的量值對應於MTJ 240的電阻狀態。舉例而言，當MTJ 240處於低電阻狀態時，亦即平行狀態，讀取電流(Iread)將大於參考電流(Iref)。此表示記憶胞元210a將資料的位元邏輯「0」值儲存於其中。相反地，當MTJ 240處於高電阻狀態時，亦即反平行狀態，讀取電流(Iread)將小於參考電流(Iref)，表示記憶胞元210a將資料的位元邏輯「1」值儲存於其中。感測放大器130可將讀取電流(Iread)與參考電流(Iref)進行比較，以感測儲存於記憶胞元210a中的資料的位元邏輯「0」或「1」值。感測放大器130放大資料的所感測位元的位準且輸出資料的放大位元，使得儲存於記憶胞元210a中的資料的位元可自其讀取。
為了使感測放大器130精確地感測儲存於記憶胞元210中的資料的位元，參考電流(Iref)的量應在當MTJ 240處於平行狀態時讀取電流(Iread)的量與當MTJ 240處於反平行狀態時讀取電流(Iread)的量之間。應理解，MTJ對溫度以及製程變化敏感。按此，為了使參考電路120產生此類參考電流(Iref)，在一些實施例中，參考電路120包含與記憶胞元210的電阻性元件240 為相同類型的電阻性元件，例如，參考電路120的電阻性元件中的至少一些為與記憶胞元210的MTJ 240相同類型的MTJ。此允許參考電路120追蹤記憶胞元210的電阻性元件240的溫度以及製程變化。產生恆定參考電壓或電流的電壓或電流源不能夠追蹤MTJ的溫度及製程變化。
在一些實施例中，在參考電路120的操作之前，參考電路120的MTJ電阻性元件首先切換至反平行狀態。例如高電阻的反平行狀態產生參考電流，其為相比於在平行狀態中路由傳送參考電流經由MTJ電阻性元件的實施方案的更少量值。在反平行狀態中，藉由路由傳送參考電流經由一或多個MTJ的組合，可產生參考電流(Iref)具有在當所述記憶胞元含有「0」資料值時讀取電流(Iread)的量值與當記憶胞元含有「1」資料值時讀取電流(Iread)的量值之間的量值。
圖3是示出根據一些實施例的記憶體裝置300的實例參考電路320的電路圖。參考電路320包含MTJ電路310及電阻器315(例如單電阻器、電阻器的佈置，或提供與電路的電阻貢獻的其他電路)。記憶體裝置300更包含多個參考字元線(例如RWL1、RWL2等)、參考位元線RBL以及參考源極線RSL。
在所示實施例中，參考電路320包括電阻性元件340及電阻性元件360(例如MTJ 340及MTJ 360)，以及電阻器315。控制電路包含電晶體330、電晶體332、電晶體350以及電晶體352，且經組態以選擇性地控制在正向方向及反向方向上經由MTJ 340及MTJ 360的電流流動以產生參考電流。所繪示的實施例亦包含參考源極線RSL以及參考字元線RWL1及參考字元線RWL2。 儘管實例說明四個電晶體以及兩個MTJ，但其他實施例可使用更少或更多電晶體及MTJ。大體而言，MTJ電路310可包含2I個電晶體、I個電阻性元件以及I個參考字元線，其中I一般而言為二或大於二的整數且對應於MTJ所選擇的數目以便產生所需參考電流(Iref)。由參考電路320所產生的參考電流(Iref)是基於流經包含於參考電路320中的MTJ的佈置的電流的總和，例如以串聯、並聯或串聯及並聯的組合佈置的I個MTJ。因此，電阻性元件可經佈置以製造所需參考電流(Iref)，例如在藉由記憶胞元陣列110的記憶胞元210中的所儲存「0」值與所儲存「1」值產生的讀取電流(Iread)之間的電流。
在所繪示的實例中，第一電晶體330具有連接至參考源極線RSL的第一源極/汲極端子330a、連接至電晶體332、電晶體350以及電晶體352中的每一者的源極/汲極端子的第二源極/汲極端子330b，以及連接至第一參考字元線RWL1的閘極端子330c。第二電晶體332具有連接至電晶體330、電晶體350以及電晶體352的源極/汲極端子的第一源極/汲極端子、連接至MTJ 340的第一端子340a的第二源極/汲極端子以及連接至第一參考字元線RWL1的閘極端子。類似地，第三電晶體350具有連接至參考源極線RSL的第一源極/汲極端子、連接至電晶體330、電晶體332以及電晶體352中的每一者的源極/汲極端子的第二源極/汲極端子以及連接至第一參考字元線RWL1的閘極端子。第四電晶體352具有連接至電晶體330、電晶體332以及電晶體350的源極/汲極端子的第一源極/汲極端子、連接至MTJ 360的第一端子360a的第二源極/汲極端子以及連接至第二參考字元線RWL2的閘極端 子。電阻器315具有連接至位元線RBL的第一端子315a及連接至MTJ 340及MTJ 360的第二端子340b及第二端子360b的第二端子315b。在其中I大於二的一些實施例中，額外電晶體及MTJs將類似地連接。舉例而言，對於I=3，第五電晶體將具有其連接於源極線RSL與其他電晶體之間的源極/汲極對，以及連接至第一字元線RWL1的閘極，且第六電晶體將具有其連接於其他電晶體與第三MTJ的第一端子之間的源極/汲極對，以及連接至第三字元線RWL3的閘極(為簡單起見未示出)。
在替代實施例中，記憶體裝置100不包含參考源極線RSL。在此類替代實施例中，電晶體330的第一源極/汲極端子330a及電晶體350的第一源極/汲極端子可連接至記憶體裝置100的接地或其他節點。參考電路320的電晶體(例如電晶體330、電晶體332、電晶體350以及電晶體352)可為任何類型的電晶體，包含例如接面型電晶體，諸如BJT。
在所繪示的實例中，MTJ 340及MTJ 360與包含於記憶胞元陣列110的記憶胞元210中的MTJ 240具有相同的類型。此外，MTJ 340及MTJ 360處於反平行狀態。在所繪示的實施例中，MTJ 340及MTJ 360並聯且其電阻經並聯相加。舉例而言，針對各自具有在Rap的反平行狀態中的電阻的MTJ 340及MTJ 360，如實例中所示出的並聯的MTJ 340及MTJ 360的總電阻為Rap/2。在所繪示的實例中，MTJ 340及MTJ 360與電阻器315串聯使得MTJ 340及MTJ 360的總電阻(例如Rap/2)與電阻器315的電阻串聯相加。電阻器315具有實質上恆定的電阻，例如R。在一些實施例中，電阻器315具有在平行狀態中的MTJ 340及MTJ 360的 電阻的大約一半的電阻。舉例而言，針對各自具有在Rp的平行狀態中的電阻的MTJ 340及MTJ 360，電阻器315可具有約為Rp的一半的電阻，例如大約Rp/2。
在所繪示的實施例中，第一電晶體330、第二電晶體332、第三電晶體350以及第四電晶體352為實質上相同，且因此針對施加至其相應閘極的給定電壓具有實質上相同的電阻RT。如所說明，第一電晶體330及第三電晶體350並聯，產生針對例如經由參考字元線RWL1施加至第一電晶體330及第二電晶體350兩者的閘極的給定電壓的電阻RT/2。第二電晶體332及第四電晶體352亦並聯，亦產生針對例如分別經由參考字元線RWL1及參考字元線RWL2施加至第二電晶體332及第四電晶體352兩者的閘極的給定電壓的電阻RT/2。此外，第一對電晶體(例如第一電晶體330及第三電晶體350)與第二對電晶體(例如第二電晶體332及第四電晶體352)串聯。因此，四個電晶體330、電晶體332、電晶體350以及電晶體352的電阻產生RT，其分別模擬四個電晶體330、電晶體332、電晶體350或電晶體352中的任一者的電阻。如實例中所繪示，將四個電晶體330、電晶體332、電晶體350以及電晶體352連接至兩個MTJ 340及MTJ 360產生可個別定址的(例如可控制的)至MTJ 340及MTJ 360中的每一者的寫入電流路徑，如下文參看圖4將更詳細地描述。一般而言，在電晶體330、電晶體332、電晶體350以及電晶體352經啟動時，例如將大於臨限電壓的電壓施加至其閘極，電晶體330、電晶體332、電晶體350以及電晶體350的電阻較低，且在一些實施例中為足夠低從而是可忽略的，例如RT較低且可為可忽略的。在一些實施例中，在電壓 未施加至電晶體330、電晶體332、電晶體350以及電晶體352的閘極時，所述電晶體的電阻可較高，且在一些實施例中足夠高以停止電流經由相應電晶體的流動，例如RT較高。
在所繪示的實例中，MTJ 340及MTJ 360相對於彼此並聯，且與電阻器315及四個電晶體330、電晶體332、電晶體350以及電晶體352串聯。藉由施加至參考電路320的電壓及沿著電流路徑的參考電路320的總電阻判定參考電流(Iref)。換言之，參考電流(Iref)與並聯的電晶體330、電晶體332、電晶體350以及電晶體352的電阻(例如RT)、並聯的電阻性元件340及電阻性元件360的電阻(例如Rap/2)以及電阻器315的電阻(例如R)成正比。因此，在所繪示的實例中，參考電路320的總電阻為Rtot=RT+Rap/2+R。在一些實施例中，MTJ 340及MTJ 360的電阻可以與記憶胞元陣列110的MTJ 240相同的方式隨著溫度及製程變化而變化。因此，參考MTJ 340及參考MTJ 360可追蹤或模擬記憶胞元MTJ 240的電阻變化。電阻器315的電阻可經選擇以產生參考電路320的總電阻，其產生來自於低電阻狀態或高電阻狀態中的記憶胞元MTJ 240的讀取電流(Iread)之間的所需參考電流(Iref)。在一些實施例中，電阻器315可為多晶矽電阻器。
在記憶胞元210a(圖2中所繪示)使用參考電路320的實例讀取操作中，將讀取電壓施加至記憶胞元陣列110的位元線BL1、源極線SL1以及字元線WL1。此啟動電晶體230且讀取電流(Iread)流經記憶胞元210a。返回參看圖3，將參考讀取電壓施加至參考位元線RBL，將參考源極線RSL及參考字元線電壓施加至參考電路320的所有參考字元線，例如所示實例中的字元線 RWL1及字元線RWL2。此啟動電晶體330、電晶體332、電晶體350以及電晶體352，且參考電路320產生參考電流(Iref)。施加至參考字元線RWL1及參考字元線RWL2的參考電壓的位準可與施加至字元線WL1的讀取電壓的位準相同或不同。感測放大器130將讀取電流(Iread)與參考電流(Iref)進行比較以感測儲存於記憶胞元210a中的資料的位元。感測放大器130放大資料的所感測位元的位準且輸出資料的放大位元，使得儲存於記憶胞元210a中的資料的位元可自其讀取。
為簡單起見，假設在讀取記憶胞元210期間記憶胞元陣列110的電阻的額外比重足夠小到為可忽略的，則讀取電流(Iread)將相當於源極線SL1與位元線BL1之間的讀取電壓降除以記憶胞元210的電阻位準，例如Iread-high=V/(RT+Rp)用於在平行狀態中的MTJ 240以及Iread-low=V/(RT+Rap)用於在反平行狀態中的MTJ 240。實際的低讀取電流(Iread)位準及高讀取電流位準可由於記憶胞元陣列110內的記憶胞元210的位置、MTJ 240中的溫度、寄生電容、製程變化以及記憶胞元陣列110及記憶體裝置600中的組件中的其他製造變化而變化。因此，用於記憶胞元陣列110的記憶胞元210的低讀取電流(Iread)位準及高讀取電流(Iread)位準中的每一者具有電流位準的分佈。在低讀取電流(low read current；Iread-low)及高讀取電流(high read current；Iread-high)的分佈不交疊的限度內，例如對應於反平行狀態中的MTJ 240的最高「低讀取電流」(Iread-low)低於對應於平行狀態中的MTJ 240的最低「高讀取電流」(Iread-high)，藉由與經設計以在低讀取電流分佈與高讀取電流分佈之間具有電流位準的參考 電流(Iref)進行比較，低讀取電流及高讀取電流可區別於彼此。在施加至參考源極線RSL及參考位元線RBL的參考讀取電壓與施加至源極線SL1及位元線RBL1的電壓相同的限度內，參考電流(Iref)將為V/Rtot，其中Rtot為參考電路320的總電阻。在一些實施例中，目標參考電流(Iref)位準在低讀取電流(Iread)位準與高讀取電流位準之間的中間，例如V/(RT+Rap/2+Rp/2)，產生Rtot=RT+Rap/2+Rp/2的參考電路320的目標總電阻。在一些實施例中，例如由於在高讀取電流(Iread)與低讀取電流之間的分佈的差異，目標參考電流(Iref)位準將高於或低於高讀取電流(Iread)分佈與低讀取電流分佈之間的中間位準。此外，在一些實施例中，參考電路320的目標電阻位準可不同於RT+Rap/2+Rp/2，這是因為需要參考源極線RSL與參考位元線RBL之間的不同電壓降，例如以節省參考電路的功率消耗。
在一些實施例中，讀取電流(Iread)的位準與施加至記憶胞元210的電阻性元件240的開關電流類似或相同，例如電流自自由層穿過MTJ 240至參考層以將MTJ 240自反平行狀態切換至平行狀態。此外，包含於記憶胞元陣列110中的記憶胞元210的數目可數千計(例如儲存資料的千位元)，或數百萬計(例如儲存資料的百萬位元)，或數十億計(例如儲存資料的十億位元)或更多，且在一些實例中，需要參考電流以對數千或數百萬或數十億或更多的記憶胞元210中的每一者執行讀取操作。為避免由於頻繁讀取操作導致的讀取干擾不期望地將參考MTJ 340及參考MTJ 360自反平行狀態切換至平行狀態，MTJ 340及MTJ 360可相對於記憶胞元MTJ 240反向連接。舉例而言，MTJ 340及MTJ 360可 反向連接，使得在讀取操作期間參考電流(Iref)自參考層流動至MTJ 340及MTJ 360兩者的自由層，其與電流流經MTJ以將其自平行狀態切換至反平行狀態的方向相同。
圖4是示出根據一些實施例的記憶體裝置400的另一實例參考電路420的電路圖。在所繪示的實例中，參考電路420類似於圖3的參考電路320，且更包含裝置422及裝置424。在所繪示的實施例中，裝置422及裝置424為電晶體，例如MOSFET，然而在其他實施例中，其他類型的電晶體或裝置同樣可用作裝置422及裝置424，例如開關或一組開關。
在所繪示的實施例中，裝置422的第一源極/汲極端子連接至參考源極線RSL。第二源極/汲極端子在電晶體的接面處連接至電晶體330及電晶體332的源極/汲極端子，在實例中繪示為節點A，且亦在電晶體的接面處連接至電晶體350及電晶體352的源極/汲極，在實例中繪示為節點B。裝置422的閘極端子連接至不同於多個參考字元線(例如參考字元線RWL1及參考字元線RWL2)的參考寫入字元線RWWL0。同樣在所繪示的實施例中，裝置424的第一源極/汲極端子連接至電阻器315的第一端子315a，且裝置424的第二源極/汲極端子連接至電阻器315的第二端子315b。裝置424的閘極端子連接至參考驗證字元線RVWL0。在所繪示的實例中，在裝置424經啟動時，例如在將電壓施加至裝置424的閘極時，電流繞過電阻器315，例如裝置424可使電阻器315短路。
在實例參考寫入操作中，將電壓施加於參考源極線RSL與參考位元線RBL之間。字元線電壓選擇性施加至參考字元線(例 如參考字元線RWL1及參考字元線RWL2)可操作以選擇單個MTJ 340或MTJ 360用以施加寫入電流。裝置422可操作以減少用於寫入MTJ 340及MTJ 360的電阻狀態所需的寫入電流。舉例而言，為將MTJ 360寫入反平行狀態，將寫入電壓施加於參考源極線RSL與參考位元線RBL之間，將參考字元線電壓施加至第二參考字元線RWL2啟動(例如「打開」)電晶體352，將參考寫入字元線電壓施加至參考寫入字元線RWWL0啟動裝置422，且未將電壓施加至第一參考字元線RWL1或自所述第一參考字元線移除停用(例如「斷開」)電晶體330、電晶體332以及電晶體350。所得電流路徑自參考源極線RSL經由裝置422、經由電晶體352、經由MTJ 360流動至參考位元線RBL。在一些實施例中，在寫入參考MTJ 340及參考MTJ 360期間，RBL處於0伏特(volts)，例如接地。類似地，為寫入至MTJ 340，將寫入電壓施加於參考源極線RSL與參考位元線RBL之間，將參考字元線電壓施加至第一參考字元線RWL1啟動電晶體330、電晶體332以及電晶體350，將參考寫入字元線電壓施加至裝置422，且未將電壓施加至第二參考字元線RWL2，或自所述第二參考字元線移除停用電晶體352。所得電流路徑自參考源極線RSL經由任何電晶體330、電晶體350或裝置422，經由電晶體332以及經由MTJ 340流動至參考位元線RBL。在一些實施例中，裝置422的電阻小於電晶體330、電晶體332、電晶體350以及電晶體352的電阻，使得能夠使用較低參考寫入電流。
在例示性參考驗證操作中，將電壓施加於參考源極線RSL與參考位元線RBL之間。字元線電壓選擇性施加至參考字元 線(例如參考字元線RWL1及參考字元線RWL2)可操作以選擇單個MTJ 340或MTJ 360以用於施加驗證電流。裝置422及裝置424可操作以減少用以驗證MTJ 340及MTJ 360的電阻狀態所需的驗證電流。舉例而言，為驗證MTJ 360的電阻狀態，將驗證電壓施加於參考源極線RSL與參考位元線RBL之間，將參考字元線電壓施加至第二參考字元線RWL2啟動(例如「打開」)電晶體352，將參考寫入字元線電壓施加至參考寫入字元線RWWL0啟動裝置422，未將電壓施加至第一參考字元線RWL1或自所述第一參考字元線移除停用(例如「斷開」)電晶體330、電晶體332以及電晶體350，且將參考驗證字元線電壓施加至參考驗證字元線RVWL0啟動裝置424。所得電流路徑自參考源極線RSL流動經由裝置422、經由電晶體352、經由MTJ 360以及經由裝置424(例如在電阻器315周圍短路)且流動至感測放大器130以供驗證。類似地，為驗證MTJ 340的電阻狀態，將驗證電壓施加於參考源極線RSL與參考位元線RBL之間，將參考字元線電壓施加至第一參考字元線RWL1啟動電晶體330、電晶體332以及電晶體350，將參考寫入字元線電壓施加至裝置422，未將電壓施加至第二參考字元線RWL2或自所述第二參考字元線移除停用電晶體352，且將參考驗證字元線電壓施加至裝置422。所得電流路徑自參考源極線RSL經由任何電晶體330、電晶體350或裝置422、經由電晶體332、經由MTJ 340以及經由裝置424(例如在電阻器315周圍短路)流動至感測放大器130以供驗證。在一些實施例中，裝置422的電阻小於電晶體330、電晶體332、電晶體350以及電晶體352的電阻，使得能夠使用較低參考驗證電流。在一些實施例中，由除感 測放大器130以外的電路進行MTJ 340及MTJ 360的電阻狀態的驗證。
在一些實施例中，在寫入操作期間，施加於參考源極線RSL與參考位元線RBL之間的寫入電壓使得電流自參考源極線RSL流動至參考位元線RBL，例如將MTJ 340或MTJ 360中所選擇的一者的電阻狀態自平行狀態(例如Rp)切換至反平行狀態(例如Rap)。在一些實施例中，在寫入操作期間，施加於參考源極線RSL與參考位元線RBL之間的寫入電壓使得電流自參考位元線RBL流動至參考源極線RSL，例如將MTJ 340或MTJ 360中的一者的電阻狀態自反平行切換至平行。在又一些其他實施例中，在驗證操作期間，將驗證電壓施加於參考源極線RSL與參考位元線RBL之間，使得電流自參考源極線RSL流動至參考位元線RBL或反之亦然，例如以驗證MTJ 340或MTJ 360中所選擇的一者的電阻狀態為平行狀態(例如Rp)或反平行狀態(例如Rap)。
圖5是示出根據一些實施例的記憶體裝置500的另一實例參考電路520的電路圖。參考電路520包含MTJ電路510、參考字元線RWL1、參考位元線RBL以及參考源極線RSL。
在所繪示的實例中，MTJ電路510包含電晶體330、電阻性元件340(例如MTJ 340)以及電阻器515。電阻器515可為任何類型的適合的電阻性元件，包含多晶矽電阻器。電阻器515可具有相比於電阻器315不同的電阻位準，或可具有與電阻器315相同的電阻位準。在一些實施例中，參考電路520包含多個MTJ電路510。
在所繪示的實施例中，電晶體330具有連接至參考源極 線RSL的第一源極/汲極端子、連接至MTJ 340的第一端子及電阻器515的第一端子的第二源極/汲極端子以及連接至參考字元線RWL1的閘極端子。電阻器515與MTJ 340並聯，且各自具有連接至參考位元線RBL的第二端子。
在替代實施例中，記憶體裝置500不包含參考源極線RSL。在此類替代實施例中，電晶體330的第一源極/汲極端子可連接至接地或記憶體裝置500的其他節點。電晶體330可為任何類型的電晶體，包含例如接面型電晶體，諸如BJT。
在所繪示的實例中，MTJ 340與包含於圖2中所繪示的記憶胞元陣列110的記憶胞元210中的MTJ 240具有相同的類型。此外，MTJ 340處於如圖5中所繪示的反平行狀態。在所說明的實例中，MTJ 340的電阻(例如Rap)及電阻器515的電阻(例如R)並聯相加。舉例而言，參考電路520的總電阻可為Rtotal=RT+Rap*R/(Rap+R)，其中Rtotal為參考電路520的總電阻，RT為電晶體330的電阻，Rap為MTJ 340的電阻，且R為電阻器515的電阻。在一些實施例中，MTJ 340的電阻可以與記憶胞元陣列110的MTJ 240相同的方式隨著溫度及製程變化而變化。因此，參考MTJ 340及參考MTJ 360可追蹤或模擬記憶胞元MTJ 240的電阻變化。電阻R可經選擇使得參考電路520產生參考電流(Iref)，參考電流在經由記憶胞元陣列110的記憶胞元210中儲存的「0」值與儲存的「1」值所產生的讀取電流(Iread)之間。在一些實施例中，如上文參看圖3所描述，MTJ 340反向連接從而避免讀取干擾誤差。
在使用圖5中所繪示的參考電路520的圖2的記憶胞元 210a的實例讀取操作中，將讀取電壓施加至記憶胞元陣列110的位元線BL1、源極線SL1以及字元線WL1。此啟動電晶體230且讀取電流(Iread)流經記憶胞元210a。此外，將參考讀取電壓施加至參考位元線RBL，將參考源極線RSL及參考字元線電壓施加至在所示實例中的參考電路520的所有參考字元線(例如RWL1)。此啟動電晶體330，且參考電路520產生參考電流(Iref)。施加至參考字元線RWL1及參考字元線RWL2的參考電壓的位準可與施加至字元線WL1的讀取電壓的位準相同或不同。感測放大器130將讀取電流(Iread)與參考電流(Iref)進行比較以感測儲存於記憶胞元210a中的資料的位元。感測放大器130放大資料的所感測位元的位準且輸出資料的放大位元，使得儲存於記憶胞元210a中的資料的位元可自其讀取。
圖6是示出根據一些實施例的記憶體裝置600的另一實例參考電路620的電路圖。參考電路620包含MTJ電路610、參考字元線RWL1、第一電壓端子630、第二電壓端子632、參考位元線RBL以及參考源極線RSL。
在所繪示的實例中，MTJ電路610包含電晶體330及MTJ 340、MTJ 342、MTJ 344以及MTJ 346。MTJ 340及MTJ 342處於具有高電阻的反平行狀態(例如Rap)，且MTJ 344及MTJ 346為在具有低電阻的平行狀態(例如Rp)中的MTJ。在所繪示的實施例中，電晶體330具有連接至參考源極線RSL的第一源極/汲極端子、連接至MTJ 344及MTJ 346的第一端子的第二源極/汲極端子以及連接至參考字元線RWL1的閘極端子。MTJ 346具有連接至第二電壓端子632的第二端子。在一些實施例中，第二電壓端子 632連接至電壓源以選擇性地將電壓訊號施加至第二電壓端子632。MTJ 644具有連接至MTJ 340及MTJ 342的第一端子的第二端子以及第一電壓端子630。在一些實施例中，第一電壓端子630連接至電壓源以選擇性地將電壓訊號施加至第一電壓端子630。MTJ 340及MTJ 342各具有連接至參考位元線RBL的第二端子。
在替代實施例中，記憶體裝置600不包含參考源極線RSL。在此類替代實施例中，電晶體330的第一源極/汲極端子可連接至接地或記憶體裝置600的其他節點。電晶體330可為任何類型的電晶體，包含例如接面型電晶體，諸如BJT。
在所繪示的實例中，MTJ 340、MTJ 342、MTJ 344以及MTJ 346與包含於記憶胞元陣列110的記憶胞元210中的MTJ 240具有相同的類型。此外，MTJ 340及MTJ 342處於具有電阻Rap的反平行狀態，且MTJ 344及MTJ 346處於具有電阻Rp的平行狀態。在一些實施例中，可連接第一電壓端子630及第二電壓端子632(例如「短路」)，且因此在平行狀態中的MTJ 344及MTJ 346彼此並聯，且電晶體330與處於反平行狀態的一對MTJ 340及MTJ 342串聯，其亦彼此並聯。因此，參考電路620的總電阻為Rtot=RT+Rap/2+Rp/2，對應於在一些實施例中參考電路620的目標總電阻，如上文參看圖3所描述。在一些實施例中，如上文參看圖3所描述，MTJ 340及MTJ 342反向連接以避免讀取干擾誤差。在一些實施例中，MTJ 340、MTJ 342、MTJ 344以及MTJ 346的電阻可以與記憶胞元陣列110的MTJ 240的相同的方式隨著溫度及製程變化而變化。因此，參考MTJ 340、參考MTJ 342、參考MTJ 344以及參考MTJ 346可追蹤或模擬記憶胞元MTJ 240的電 阻變化。
在記憶胞元210a使用參考電路620的例示性讀取操作中，將讀取電壓施加至記憶胞元陣列110的位元線BL1、源極線SL1以及字元線WL1。此啟動電晶體230且讀取電流(Iread)流經記憶胞元210a。此外，將參考讀取電壓施加至參考位元線RBL及參考源極線RSL，節點A及節點B可連接，且參考字元線電壓可施加於參考電路620的參考字元線RWL1。此啟動電晶體330，且參考電路620產生參考電流(Iref)。施加至參考字元線RWL1的參考字元線電壓的位準可與施加至字元線WL1的讀取字元線電壓的位準相同或不同。感測放大器130將讀取電流(Iread)與參考電流(Iref)進行比較以感測儲存於記憶胞元210a中的資料的位元。感測放大器130放大資料的所感測位元的位準且輸出資料的放大位元，使得儲存於記憶胞元210a中的資料的位元可自其讀取。
在例示性參考寫入操作中，MTJ 340及MTJ 342兩者可藉由將電壓位準施加至參考位元線RBL及第一電壓端子630寫入反平行狀態。在額外例示性參考寫入操作中，可藉由將電壓位準施加至參考源極線RSL及第一電壓端子630及將字元線電壓施加至參考字元線RWL1啟動電晶體330來將MTJ 344寫入平行狀態。在又額外例示性參考寫入操作中，可藉由將電壓位準施加至參考源極線RSL及第二電壓端子632及將字元線電壓施加至參考字元線RWL1啟動電晶體330來將MTJ 346寫入平行狀態。
圖7是示出根據一些實施例的記憶體裝置700的另一實例參考電路720的電路圖。參考電路720包含MTJ電路710、參 考字元線RWL1、參考字元線RWL2、NMOS電晶體730、PMOS電晶體732、參考寫入字元線RWWL0、參考位元線RBL以及參考源極線RSL。
在所繪示的實例中，MTJ電路710包含電晶體330、電晶體332、電晶體350及電晶體352，及MTJ 740以及MTJ 744。MTJ 740及MTJ 744大於記憶胞元MTJ 240，例如MTJ 740及MTJ 744的磁性層及絕緣膜具有兩倍MTJ 240的磁性層及絕緣膜的面積。MTJ 740處於反平行狀態，且MTJ 744處於平行狀態。較大的MTJ 740及MTJ 744可具有與MTJ 240相比減少的電阻，例如處於反平行狀態的MTJ 740可具有Rap/2的電阻且處於平行狀態的MTJ 744可具有Rp/2的電阻。
在所繪示的實施例中，MTJ 740具有連接至參考源極線RSL的第一端子。電晶體330及電晶體350並聯連接且各自具有連接至MTJ 740的第二端子的第一源極/汲極端子、連接至電壓端子750的第二源極/汲極端子以及連接至第一參考字元線RWL1的閘極端子。電晶體332及電晶體352並聯且各自具有連接至電晶體330及電晶體350的第一源極/汲極端子以及電壓端子750、連接至MTJ 744的第一端子的第二源極/汲極以及連接至第二參考字元線RWL2的閘極端子。MTJ 744具有連接至參考位元線RBL的第二端子。此外，電晶體730具有連接至參考源極線RSL的第一源極/汲極端子、連接至電壓端子750及電晶體732的第一源極/汲極端子的第二源汲極端子以及連接至參考寫入字元線RWWL0的閘極端子。電晶體732具有連接至參考位元線RBL的第二源極/汲極端子以及連接至參考寫入字元線RWWL0的閘極端子。在一些 實施例中，電壓端子750可連接至另外電路(未示出)以控制施加至電壓端子750的電壓。
在替代實施例中，記憶體裝置700不包含參考源極線RSL。在此類替代實施例中，電晶體730的第一源極/汲極端子及MTJ 740的第一端子可連接至接地或記憶體裝置700的其他節點。電晶體330、電晶體332、電晶體350、電晶體352、電晶體730以及電晶體732可為任何類型的電晶體，包含例如接面型電晶體，諸如BJT。
在所繪示的實施例中，MTJ 740與一對電晶體330及電晶體350、一對電晶體332及電晶體352以及MTJ 744串聯。所述對電晶體330及電晶體350彼此並聯，與所述對電晶體332及電晶體352相同。如上文參看圖3所描述，如所描述連接的電晶體330、電晶體332、電晶體350以及電晶體352可各自模擬電晶體330、電晶體332、電晶體350以及電晶體352中的每一者的電阻，例如RT。因此，如上文參看圖3所描述，參考電路720的總電阻為Rtot=RT+Rap/2+Rp/2，對應於用以在一些實施例中的參考電路720的目標總電阻。在一些實施例中，較大MTJ 740及MTJ 744具有增加電阻狀態保持穩定性，且此外顯著地不太對讀取干擾誤差敏感，例如由讀取干擾所致的電阻狀態的變化。在一些實施例中，較大MTJ 740及MTJ 744為無讀取干擾的。在一些實施例中，MTJ 740及MTJ 744的電阻可以與記憶胞元陣列110的MTJ 240相同的方式隨著溫度及製程變化而變化。因此，參考MTJ 740及參考MTJ 744可追蹤或模擬記憶胞元MTJ 240的電阻變化。在一些實施例中，較大MTJ 740及MTJ 744與MTJ 340、MTJ 342、 MTJ 344以及MTJ 346相比更易於在包含記憶體裝置700的積體電路中實施。
在記憶胞元210a使用參考電路720的例示性讀取操作中，將讀取電壓施加至記憶胞元陣列110的位元線BL1、源極線SL1以及字元線WL1。此啟動電晶體230且讀取電流(Iread)流經記憶胞元210a。此外，將參考讀取電壓施加至參考位元線RBL且參考源極線RSL及參考字元線電壓可施加於參考電路720的參考字元線RWL1及參考字元線RWL2。此啟動電晶體330、電晶體332、電晶體350以及電晶體352，且參考電路720產生參考電流(Iref)。施加至參考字元線RWL1及參考字元線RWL2的參考字元線電壓的位準可與彼此以及施加至字元線WL1的讀取字元線電壓的位準相同或不同。感測放大器130將讀取電流(Iread)與參考電流(Iref)進行比較以感測儲存於記憶胞元210a中的資料的位元。感測放大器130放大資料的所感測位元的位準且輸出資料的放大位元，使得儲存於記憶胞元210a中的資料的位元可自其讀取。
在例示性參考寫入操作中，可藉由將電壓位準施加至參考源極線RSL及節點A及將字元線電壓施加至參考字元線RWL1啟動電晶體330及電晶體350來將MTJ 740寫入平行狀態。在額外例示性參考寫入操作中，可藉由將電壓位準施加至參考位元線RBL及節點A及將字元線電壓施加至參考字元線RWL2啟動電晶體332及電晶體352來將MTJ 744寫入平行狀態。在一些實施例中，由額外電路(未示出)將電壓施加至節點A。在其他實施例中，藉由參考源極線RSL或參考位元線RBL經由電晶體730及電晶體732將電壓供應至節點A。舉例而言，在用於MTJ 744的參 考寫入操作期間，將「高」參考寫入字元線電壓施加參考寫入字元線RWWL0至啟動NMOS電晶體730且停用PMOS電晶體732。同樣地，在用於MTJ 740的參考寫入操作期間，將「低」參考寫入字元線電壓施加至停用NMOS電晶體730且啟動PMOS電晶體732的參考寫入字元線RWWL0。
圖8是示出根據一些實施例的另一實例記憶體裝置800的方塊圖。記憶體裝置800包含記憶胞元陣列110、參考電路120以及感測放大器130，且類似於上文參看圖1所描述的記憶體裝置100。
在記憶體裝置800的實例讀取操作中，將讀取電壓施加至記憶體裝置800，從而讀取電流(Iread)在記憶胞元陣列110與感測放大器130之間流動，且參考輸出電流(Iout)自參考電路120流動。在所繪示的實例中，參考電路可為任何參考電路，包含參考電路120、參考電路320、參考電路420、參考電路520、參考電路620、參考電路720或任何其他參考電路。注入電流(Iinject)與參考輸出電流(Iout)組合以增加或減少在參考電路120與感測放大器130之間流動的參考電流(Iref)。注入電流(Iinject)的位準是基於使參考電流(Iref)的位準在記憶胞元陣列110與感測放大器130之間流動的低讀取電流及高讀取電流(Iread-low及Iread-high)之間所需的位準，如圖9中所示的實例中所繪示。如上文參看圖3所描述，自記憶胞元陣列110的高讀取電流及低讀取電流(Iread-low及Iread-high)將為分佈。在一些實施例中，自參考電路120的參考輸出電流(Iout)將不在高分佈與低分佈之間且將如圖9中所說明的過低或過高(未示出)。在此類實施例，使用輸出 電流(Iout)作為參考電流(Iref)導致不正確的讀取結果。舉例而言，如圖9中所說明，輸出電流(Iout)過低使得其處於低讀取電流分佈(Iread-low)內的電流位準。因此，讀取自記憶胞元陣列110的記憶胞元210中的至少一些的低讀取電流中的至少一些將大於輸出電流(Iout)，且將錯誤地讀取為錯誤位元，例如當MTJ 240實際上是處於反平行狀態時，對應於處於平行狀態的MTJ 240。因此，在一些實施例中，注入電流(Iinject)與參考輸出電流(Iout)結合以如圖9中所說明將其升高或降低(未示出)至在低讀取電流分佈與高讀取電流分佈之間的所需目標參考電流(Iref)位準，使得在由感測放大器130比較讀取電流(Iread)及參考電流(Iref)期間可達成足夠的讀取裕量。
圖10示出用於產生參考電流(諸如耦接至自參考電路的感測放大器130的參考電流(Iref)的方法的實例。最初提供參考電路，諸如參考電路310。更特定言之，在所說明的實例中，在操作12中提供至少一個MTJ。在操作14中，提供參考源極線RSL，且在操作16中提供耦接至感測放大器130的參考位元線RBL。在一些實施例中，提供兩個MTJ，諸如MTJ 340、MTJ 360，其具有連接至參考位元線RBL的端子340b、端子360b以及經由所述控制電路310連接至參考源極線的端子340a、端子360a。
在操作18中，將電壓訊號施加至源極線RSL，以產生自參考源極線RSL經由MTJ 340及/或MTJ 360至參考位元線RBL的電流流動。在操作20中，將電壓訊號施加至參考位元線RBL，以產生自參考源極線RSL經由MTJ 340及/或MTJ 360至源極線RSL的電流流動。
因此，本文所揭露的各種實施例提供一種用於記憶體裝置的低電流參考電路。本文所揭露的各種實施例亦提供參考電流，其可追蹤或模擬由於記憶胞元組件的製造中的溫度及製程變化所致的讀取電流變化。舉例而言，本文中所揭露的實施例提供由參考電路所產生的參考電流，所述參考電路包含與在記憶體單元的讀取操作期間使用參考電流的記憶體單元中使用的類似類型的MTJ。因此，所揭露的各種實施例提供在讀取操作期間可以用於區分記憶胞元單元的兩個二進位狀態的參考電流，例如在用於讀取儲存於記憶體中如低電阻狀態及高電阻狀態的資料的讀取電流的電流位準分佈之間的參考電流。
本文所揭露的各種實施例亦提供由包含可反向連接的MTJ的參考電路產生的參考電流，藉此藉由防止包含於參考電路中的MTJ的讀取干擾來增加所產生的參考電流的可靠性。
本文所揭露的各種實施例亦提供能夠單獨寫入MTJ至反平行狀態的參考電路，產生低電流參考產生參考電路。舉例而言，當產生用於記憶胞元單元的讀取操作的參考電流時，包含經佈置為並聯的電晶體對的四個電晶體的參考電路允許參考電路MTJ的單獨寫入同時具有單電晶體的等效電阻。
本文所揭露的各種實施例亦提供當寫入參考電路的MTJ時啟用待使用較低寫入及驗證電流的參考電路。舉例而言，揭露在參考寫入或參考驗證操作期間使電晶體及電阻器或電阻器周圍短路的裝置，藉此減少寫入及驗證路徑電阻。
此外，本文所揭露的各種實施例亦提供包含組件(例如MTJ)的參考電路，所述組件為無讀取干擾及具有增加的電阻狀態 保持可靠性，且更易於在包含於積體電路中的記憶體裝置中實施。
在一些所揭露的實例中，用於產生參考電流的參考電路包含多個包含至少一個MTJ的電阻性元件。控制電路耦接至至少一個MTJ的第一端子且經組態以選擇性地在正向方向及反向方向上使電流流經至少一個MTJ以產生參考電流。源極線耦接至控制電路，且位元線耦接至至少一個MTJ的第二端子且經組態以將參考電流提供至感測放大器。
根據本發明的一些實施例，其中所述至少一個磁性穿隧接面處於高電阻狀態。
根據本發明的一些實施例，其中所述多個電阻性元件包含連接至所述位元線的電阻器。
根據本發明的一些實施例，其中所述至少一個磁性穿隧接面包含第一磁性穿隧接面及第二磁性穿隧接面，且其中所述控制電路包括：第一對電晶體，包含並聯的第一電晶體及第二電晶體；第二對電晶體，包含並聯的第三電晶體及第四電晶體；其中所述第一對電晶體及所述第二對電晶體串聯在所述源極線與所述位元線之間。
根據本發明的一些實施例，所述的參考電路，更包括連接於所述源極線與所述第一對電晶體及所述第二對電晶體之間的第一開關，以及與所述電阻器並聯至所述位元線的第二開關。
根據本發明的一些實施例，其中所述第一電晶體、所述第二電晶體以及所述第三電晶體各具有連接至第一字元線的閘極端子，且所述第四電晶體具有連接至第二字元線的閘極端子。
根據本發明的一些實施例，其中所述多個電阻性元件包 含在所述控制電路與所述位元線之間與所述至少一個磁性穿隧接面並聯的電阻器。
根據本發明的一些實施例，其中所述至少一個磁性穿隧接面包含：第一磁性穿隧接面，具有連接至所述位元線的第一端子，以及連接至第一電壓端子的第二端子；第二磁性穿隧接面，具有分別連接至所述第一磁性穿隧接面的所述第一及所述第二端子的第一端子及第二端子；第三磁性穿隧接面，具有連接至所述第一磁性穿隧接面及所述第二磁性穿隧接面的所述第二端子的第一端子，及連接至所述控制電路的第二端子；以及第四磁性穿隧接面，具有連接至第二電壓端子的第一端子，以及連接至所述第三磁性穿隧接面的所述第二端子的第二端子。
根據本發明的一些實施例，其中所述至少一個磁性穿隧接面包含：第一磁性穿隧接面，大於連接至所述感測放大器的記憶體陣列中的對應磁性穿隧接面，其中所述第一磁性穿隧接面處於高電阻狀態；以及第二磁性穿隧接面，大於連接至所述感測放大器的所述記憶體陣列中的對應磁性穿隧接面，其中所述第二磁性穿隧接面處於低電阻狀態。
根據本發明的一些實施例，所述的參考電路，更包括注入電流源，所述注入電流源連接至所述位元線端子且經組態以增加或減少經由所述位元線自所述參考電流電路的電流輸出。
額外實例包含記憶體裝置，諸如MRAM裝置，包含具有多個記憶胞元的記憶體陣列。感測放大器連接至記憶體陣列，且參考位元線經組態以將參考電流提供至感測放大器。多個電阻性元件包含耦接至參考位元線的至少一個MTJ。第一對電晶體並聯， 且第二對電晶體並聯。第一對電晶體及第二對電晶體串聯在至少一個MTJ與參考源極線之間。
根據本發明的一些實施例，其中至少一個磁性穿隧接面處於高電阻狀態。
根據本發明的一些實施例，其中所述多個電阻性元件包含在所述控制電路與所述參考位元線之間與所述至少一個磁性穿隧接面並聯的電阻器。
根據本發明的一些實施例，其中所述多個電阻性元件包含在所述感測放大器與所述至少一個磁性穿隧接面之間連接至所述位元線的電阻器。
根據本發明的一些實施例，其中所述第一對電晶體及所述第二對電晶體經組態以選擇性地在正向方向及反向方向上使電流流經所述至少一個磁性穿隧接面以產生所述參考電流。
根據本發明的一些實施例，其中所述第一對電晶體包含並聯的第一電晶體及第二電晶體，且所述第二對電晶體包含並聯的第三電晶體及第四電晶體，且其中所述第一電晶體、所述第二電晶體以及所述第三電晶體各自具有連接至第一參考字元線的閘極端子，且所述第四電晶體具有連接至第二參考字元線的閘極端子。
根據又一實例，揭露產生參考電流的方法。提供至少一個MTJ，以及參考源極線及耦接至感測放大器的參考位元線。第一電壓訊號為自參考源極線產生自參考源極性經由至少一個MTJ至位元線的電流流動。第二電壓訊號施加至參考位元線以產生自參考位元線經由至少一個MTJ至參考源極線的電流流動。
根據本發明的一些實施例，其中所述至少一個磁性穿隧 接面包含第一磁性穿隧接面及第二磁性穿隧接面，所述第一磁性穿隧接面及所述第二磁性穿隧接面各自具有連接至所述參考位元線的第一端子，所述方法更包括：提供各自具有連接至所述參考源極線的第一源極/汲極端子的第一電晶體及第二電晶體；提供第三電晶體及第四電晶體，所述第三電晶體具有連接至所述第一磁性穿隧接面的第二端子的第一源極/汲極端子，所述第四電晶體具有連接至所述第二磁性穿隧接面的第二端子的第一源極/汲極端子，所述第三電晶體及所述第四電晶體各自具有連接至所述第一電晶體及所述第二電晶體的第二源極/汲極端子的第二源極/汲極端子；控制所述第一對電晶體及所述第二對電晶體使得電流自所述位元線流經所述第一磁性穿隧接面及所述第二磁性穿隧接面、經由所述第一對電晶體及所述第二對電晶體至所述源極性以用於讀取操作；以及控制所述第一對電晶體及所述第二對電晶體使得電流自所述源極線經由所述第三電晶體且未經由所述第一電晶體、所述第二電晶體以及所述第四電晶體，經由所述第一磁性穿隧接面且未經由所述第二磁性穿隧接面流動至所述位元線以用於寫入操作。
根據本發明的一些實施例，其中所述至少一個磁性穿隧接面包含：第一磁性穿隧接面及第二磁性穿隧接面，各自具有連接至所述參考位元線的第一端子及耦接至第一電壓端子的第二端子；第三磁性穿隧接面，具有連接至所述第一磁性穿隧接面及所述第二磁性穿隧接面的所述第二端子的第一端子以及連接至所述控制電路的第二端子；以及第四磁性穿隧接面，具有連接至第二電壓端子的第一端子及連接至所述第三磁性穿隧接面的所述第二端子 的第二端子，所述方法更包括：選擇性地將第一電壓訊號施加至所述第一電壓端子及所述位元線以產生經由所述第一磁性穿隧接面及所述第二磁性穿隧接面的電流流動；以及選擇性地將第二電壓訊號施加至所述第一電壓端子及所述源極線以產生經由所述第三磁性穿隧接面的電流流動。
根據本發明的一些實施例，所述的產生參考電流的方法，更包括：選擇性地使所述第一電壓端子及所述第二電壓端子短路；以及將第三電壓訊號施加至所述位元線及所述源極線以產生經由所述第一磁性穿隧接面、所述第二磁性穿隧接面、所述第三磁性穿隧接面以及所述第四磁性穿隧接面的電流流動。
本發明概述各種實施例使得所屬領域中具通常知識者可更佳地理解本揭露的態樣。所屬領域中具通常知識者應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出改變、替代以及更改。
110:記憶胞單元
130:感測放大器
300:記憶體裝置
310:MTJ電路
315:電阻器
315a、340a、360a:第一端子
315b、340b、360b:第二端子
320:參考電路
330:第一電晶體
330a:第一源極/汲極端子
330b:第二源極/汲極端子
330c:閘極端子
332:第二電晶體
340、360:電阻性元件
350:第三電晶體
352:第四電晶體
Iref:參考電流
Iread:讀取電流
RSL:參考源極線
RBL:參考位元線
RWL1、RWL2:參考字元線

Claims (10)

  1. 一種用於產生參考電流的參考電路，包括：多個電阻性元件，包含至少一個磁性穿隧接面(MTJ)；控制電路，包含並聯的第一對電晶體以及並聯的第二對電晶體，耦接至所述至少一個磁性穿隧接面的第一端子且經組態以選擇性地在正向方向及反向方向上使電流流經所述至少一個磁性穿隧接面以產生參考電流；源極線，耦接至所述控制電路；以及位元線，耦接至所述至少一個磁性穿隧接面的第二端子且經組態以將所述參考電流提供至感測放大器，其中所述第一對電晶體及所述第二對電晶體，串聯在所述至少一個磁性穿隧接面與所述源極線之間。
  2. 如申請專利範圍第1項所述的參考電路，其中所述多個電阻性元件包含在所述控制電路與所述位元線之間與所述至少一個磁性穿隧接面並聯的電阻器。
  3. 如申請專利範圍第1項所述的參考電路，其中所述至少一個磁性穿隧接面包含：第一磁性穿隧接面，具有連接至所述位元線的第一端子，以及連接至第一電壓端子的第二端子；第二磁性穿隧接面，具有分別連接至所述第一磁性穿隧接面的所述第一及所述第二端子的第一端子及第二端子；第三磁性穿隧接面，具有連接至所述第一磁性穿隧接面及所述第二磁性穿隧接面的所述第二端子的第一端子，及連接至所述控制電路的第二端子；以及 第四磁性穿隧接面，具有連接至第二電壓端子的第一端子，以及連接至所述第三磁性穿隧接面的所述第二端子的第二端子。
  4. 如申請專利範圍第1項所述的參考電路，其中所述至少一個磁性穿隧接面包含：第一磁性穿隧接面，大於連接至所述感測放大器的記憶體陣列中的對應磁性穿隧接面，其中所述第一磁性穿隧接面處於高電阻狀態；以及第二磁性穿隧接面，大於連接至所述感測放大器的所述記憶體陣列中的對應磁性穿隧接面，其中所述第二磁性穿隧接面處於低電阻狀態。
  5. 一種記憶體裝置，包括：記憶體陣列，包含多個記憶胞元；感測放大器，連接至所述記憶體陣列；參考位元線，經組態以將參考電流提供至所述感測放大器；多個電阻性元件，包含耦接至所述參考位元線的至少一個磁性穿隧接面(MTJ)；並聯的第一對電晶體；並聯的第二對電晶體；以及所述第一對電晶體及所述第二對電晶體，串聯在所述至少一個磁性穿隧接面與參考源極線之間。
  6. 如申請專利範圍第5項所述的記憶體裝置，其中所述多個電阻性元件包含在所述感測放大器與所述至少一個磁性穿隧接面之間連接至所述位元線的電阻器。
  7. 如申請專利範圍第5項所述的記憶體裝置，其中所述第 一對電晶體及所述第二對電晶體經組態以選擇性地在正向方向及反向方向上使電流流經所述至少一個磁性穿隧接面以產生所述參考電流。
  8. 一種產生參考電流的方法，包括：提供至少一個磁性穿隧接面(MTJ)；提供參考源極線；提供耦接至感測放大器的參考位元線；提供並連的第一對電晶體以及並連的第二對電晶體，所述第一對電晶體包括第一電晶體以及第三電晶體，所述第二對電晶體包括第二電晶體以及第四電晶體；將第一電壓訊號施加至所述參考源極線以產生自所述參考源極線經由所述第一對電晶體、所述第二對電晶體及所述至少一個磁性穿隧接面至所述位元線的電流流動；將第二電壓訊號施加至所述參考位元線以產生自所述參考位元線經由所述至少一個磁性穿隧接面至所述參考源極線的電流流動。
  9. 如申請專利範圍第8項所述的產生參考電流的方法，其中所述至少一個磁性穿隧接面包含第一磁性穿隧接面及第二磁性穿隧接面，所述第一磁性穿隧接面及所述第二磁性穿隧接面各自具有連接至所述參考位元線的第一端子，所述第一電晶體及第二電晶體各自具有連接至所述參考源極線的第一源極/汲極端子，所述第三電晶體具有連接至所述第一磁性穿隧接面的第二端子的第一源極/汲極端子，所述第四電晶體具有連接至所述第二磁性穿隧接面的第二端子的第一源極/汲極端 子，所述第三電晶體及所述第四電晶體各自具有連接至所述第一電晶體及所述第二電晶體的第二源極/汲極端子的第二源極/汲極端子，所述方法更包括：控制所述第一對電晶體及所述第二對電晶體使得電流自所述位元線流經所述第一磁性穿隧接面及所述第二磁性穿隧接面、經由所述第一對電晶體及所述第二對電晶體至所述源極性以用於讀取操作；以及控制所述第一對電晶體及所述第二對電晶體使得電流自所述源極線經由所述第三電晶體且未經由所述第一電晶體、所述第二電晶體以及所述第四電晶體，經由所述第一磁性穿隧接面且未經由所述第二磁性穿隧接面流動至所述位元線以用於寫入操作。
  10. 如申請專利範圍第8項所述的產生參考電流的方法，其中所述至少一個磁性穿隧接面包含：第一磁性穿隧接面及第二磁性穿隧接面，各自具有連接至所述參考位元線的第一端子及耦接至第一電壓端子的第二端子；第三磁性穿隧接面，具有連接至所述第一磁性穿隧接面及所述第二磁性穿隧接面的所述第二端子的第一端子以及連接至所述控制電路的第二端子；以及第四磁性穿隧接面，具有連接至第二電壓端子的第一端子及連接至所述第三磁性穿隧接面的所述第二端子的第二端子，所述方法更包括：選擇性地將第一電壓訊號施加至所述第一電壓端子及所述位元線以產生經由所述第一磁性穿隧接面及所述第二磁性穿隧接面的電流流動；以及選擇性地將第二電壓訊號施加至所述第一電壓端子及所述源 極線以產生經由所述第三磁性穿隧接面的電流流動。
TW108120473A 2018-06-18 2019-06-13 用以產生參考電流的參考電路和方法與記憶體裝置 TWI711047B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862686432P 2018-06-18 2018-06-18
US62/686,432 2018-06-18
US16/431,158 2019-06-04
US16/431,158 US11081155B2 (en) 2018-06-18 2019-06-04 MRAM reference current

Publications (2)

Publication Number Publication Date
TW202001880A TW202001880A (zh) 2020-01-01
TWI711047B true TWI711047B (zh) 2020-11-21

Family

ID=68840240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120473A TWI711047B (zh) 2018-06-18 2019-06-13 用以產生參考電流的參考電路和方法與記憶體裝置

Country Status (4)

Country Link
US (2) US11081155B2 (zh)
KR (1) KR102267863B1 (zh)
CN (1) CN110619901B (zh)
TW (1) TWI711047B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018121817A1 (de) * 2017-09-15 2019-03-21 Samsung Electronics Co., Ltd. Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle
US11081155B2 (en) * 2018-06-18 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM reference current
US11322188B2 (en) * 2018-09-20 2022-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Memory device having bitline segmented into bitline segments and related method for operating memory device
US10839879B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Read techniques for a magnetic tunnel junction (MTJ) memory device with a current mirror
US11107530B2 (en) * 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
CN111833924A (zh) * 2020-06-02 2020-10-27 珠海博雅科技有限公司 存储器参考电流的生成方法、生成系统以及存储器
CN115240736A (zh) * 2021-04-23 2022-10-25 中国科学院微电子研究所 一种阻变存储器的数据读出电路和阻变存储电路
US20220351774A1 (en) * 2021-04-29 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices with different word lines
KR20230161170A (ko) 2022-05-18 2023-11-27 주식회사 제오닉스 무인 매장 관리를 위한 키오스크 시스템 관리방법, 장치 및 프로그램

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200410258A (en) * 2002-07-22 2004-06-16 Advanced Micro Devices Inc Built-in-self-test of flash memory cells
US8687412B2 (en) * 2012-04-03 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Reference cell configuration for sensing resistance states of MRAM bit cells
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory
US20180151211A1 (en) * 2016-11-28 2018-05-31 Taiwan Semiconductor Manufacturing Company Limited Memory Device with a Low-Current Reference Circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367364A (ja) 2001-06-06 2002-12-20 Sanyo Electric Co Ltd 磁気メモリ装置
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
US8587994B2 (en) 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
WO2013027347A1 (ja) 2011-08-24 2013-02-28 パナソニック株式会社 半導体記憶装置
US9165629B2 (en) 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9281039B2 (en) 2013-07-30 2016-03-08 Qualcomm Incorporated System and method to provide a reference cell using magnetic tunnel junction cells
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
KR102354350B1 (ko) * 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9812205B2 (en) 2015-07-15 2017-11-07 University Of South Florida MTJ-based content addressable memory with measured resistance across matchlines
US20170345496A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Asymmetrical write driver for resistive memory
US11081155B2 (en) * 2018-06-18 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM reference current

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200410258A (en) * 2002-07-22 2004-06-16 Advanced Micro Devices Inc Built-in-self-test of flash memory cells
US8687412B2 (en) * 2012-04-03 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Reference cell configuration for sensing resistance states of MRAM bit cells
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory
US20180151211A1 (en) * 2016-11-28 2018-05-31 Taiwan Semiconductor Manufacturing Company Limited Memory Device with a Low-Current Reference Circuit
CN108122567A (zh) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 具有低电流参考电路的存储器装置

Also Published As

Publication number Publication date
KR20190142754A (ko) 2019-12-27
US11961546B2 (en) 2024-04-16
US11081155B2 (en) 2021-08-03
KR102267863B1 (ko) 2021-06-24
US20210358532A1 (en) 2021-11-18
CN110619901B (zh) 2021-10-15
US20190385656A1 (en) 2019-12-19
TW202001880A (zh) 2020-01-01
CN110619901A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
TWI711047B (zh) 用以產生參考電流的參考電路和方法與記憶體裝置
US9847116B2 (en) Circuit and method for controlling MRAM cell bias voltages
US8098538B2 (en) Spin-torque bit cell with unpinned reference layer and unidirectional write current
US6826079B2 (en) Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US7203129B2 (en) Segmented MRAM memory array
TW531747B (en) Method and arrangement to non-destroyed reading-out of memory-cells of a MRAM-memory
US7042757B2 (en) 1R1D MRAM block architecture
TW201329979A (zh) 用於交叉點記憶體結構之選擇裝置
US10319423B2 (en) Memory device with a low-current reference circuit
US11521692B2 (en) Memory with one-time programmable (OTP) cells and reading operations thereof
TW202240578A (zh) 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生
JP2003272375A (ja) 強磁性トンネル接合素子を用いた磁気記憶装置
US20230223062A1 (en) One time programmable (otp) magnetoresistive random-access memory (mram)
TWI537947B (zh) 磁阻記憶體裝置
US20230054577A1 (en) Memory device
KR20220021075A (ko) 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치