TW201329979A - 用於交叉點記憶體結構之選擇裝置 - Google Patents

用於交叉點記憶體結構之選擇裝置 Download PDF

Info

Publication number
TW201329979A
TW201329979A TW101137432A TW101137432A TW201329979A TW 201329979 A TW201329979 A TW 201329979A TW 101137432 A TW101137432 A TW 101137432A TW 101137432 A TW101137432 A TW 101137432A TW 201329979 A TW201329979 A TW 201329979A
Authority
TW
Taiwan
Prior art keywords
memory cell
voltage
memory
reverse
conductor
Prior art date
Application number
TW101137432A
Other languages
English (en)
Other versions
TWI523014B (zh
Inventor
Gilberto M Ribeiro
Janice H Nickel
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201329979A publication Critical patent/TW201329979A/zh
Application granted granted Critical
Publication of TWI523014B publication Critical patent/TWI523014B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明提供一種記憶體胞元，其包括一設置於一第一導體及一第二導體間的電阻式記憶體元件，該第一導體及該第二導體係組配來致動該電阻式記憶體元件。該記憶體胞元也包括一反向二極體，其設置於該記憶體元件及該第一導體或該第二導體兩者任一之間，而與該記憶體元件串聯。

Description

用於交叉點記憶體結構之選擇裝置
本發明係有關於用於交叉點記憶體結構之選擇裝置。
發明背景
交叉點記憶體陣列是記憶體胞元的陣列，設置於該等記憶體胞元上下方正交運行的兩組導體之間。例如，設置於記憶體胞元下方的第一組導體可被稱作為字元線，而設置於記憶體胞元上方的第二組導體可被稱作為位元線。該交叉點記憶體陣列中每一記憶體胞元，係設置在單一字元線及單一位元線的交叉點。在該陣列內選擇單一記憶體胞元以讀取或寫入該記憶體胞元，可藉由致動與該記憶體胞元相關聯之字元線與位元線來達成。該選定記憶體胞元之讀取可藉由施加一電壓至該字元線、且測量通過該選定記憶體胞元得到的電流來達成。在該選定記憶體胞元之讀取期間，會在鄰近於該選定記憶體胞元的記憶體胞元產生漏電流，又稱為寄生電流、或半選擇電流。該漏電流增加了通過該選定記憶體胞元的電流，可能導致不正確的結果。
根據本發明之一實施例，係特地提出一種記憶體胞元，包含：一電阻式記憶體元件，設置於一第一導體及一第二導體之間，該第一導體及該第二導體係組配來致動 該電阻式記憶體元件；及一反向二極體，設置於該記憶體元件、及該第一導體或該第二導體兩者任一之間，而與該記憶體元件串聯。
100‧‧‧資料儲存裝置
102、A406、B408、C410‧‧‧記 憶體胞元
104‧‧‧字元線
106‧‧‧位元線
108‧‧‧字元線控制電路
110‧‧‧位元線控制電路
112‧‧‧解多工器
114‧‧‧感測電路
116‧‧‧輸入/輸出(I/O)墊
200‧‧‧電流-電壓圖
300‧‧‧記憶體元件
302‧‧‧反向二極體
400‧‧‧選定記憶體胞元
402‧‧‧電流-到-電壓轉換器
404‧‧‧比較器
某些實施例係以下列的詳細描述且參照圖式而被描述，其中：圖1是依照實施例之資料儲存裝置的一方塊圖；圖2是依照實施例之反向二極體的一電流-電壓圖；圖3是依照實施例之記憶體胞元的一線路圖；及圖4是依照實施例之記憶體胞元陣列的一透視圖，顯示在讀取操作期間之一主電流路徑及漏電流路徑。
詳細說明
交叉點記憶體陣列通常包括例如電晶體的一選擇裝置，其防止漏電流通過非選定記憶體胞元而影響選定記憶體胞元的讀取或寫入。例如，電晶體可被設置於字元及位元線之間而與記憶體胞元串聯，經由一控制閘極而關閉非選定裝置的方式以提供隔離。然而，此一組態消耗該記憶體陣列內的空間，從而減少該陣列內記憶體胞元的密度。在某些記憶體陣列中，記憶體胞元可為非隔離式裝置。為了減少此類記憶體陣列中的漏電流效應，多次取樣技術可以用來讀取記憶體胞元。然而，會有額外的結構開銷以用來實現該多次取樣技術。在某些記憶體陣列中，記憶體 胞元可組配成顯現非線性特性，藉此使記憶體元件本身抑制漏電流。
在根據本技術之實施例中，交叉點陣列中的每一記憶體胞元包括設置於字元線及位元線之間而與記憶體元件串聯的一反向二極體。於允許相對大的電流流過該選定記憶體胞元時，該反向二極體藉由減少通過鄰近於該選定記憶體胞元之記憶體胞元的漏電流來做為一選擇裝置。此外，該反向二極體允許電流兼以順向和反向的方向流穿過該記憶體胞元，其使雙極型記憶體胞元能夠被寫入。透過將每一記憶體胞元內的選擇裝置結合，該記憶體陣列的記憶體密度可以增加，且可以消除用來實現多次取樣技術之額外的電路架構。
使用反向二極體允許放寬憶阻器或其它記憶體元件的非線性要求。這在不顯現非線性特性的記憶體之其它形式可能是有用的。此外，透過將該選擇裝置擺放成與位元本身串聯，底層的矽空間能作成可用於例如解碼器、開關矩陣、感測與驅動電路、及類似物的其他裝置。使用反向二極體也改善了可實現的記憶體密度、消除電晶體之使用，而提供該等記憶體胞元之間的隔離。
圖1是依照實施例之資料儲存裝置的一方塊圖。如圖1所示，該資料儲存裝置100可包括排列成多列和多行的記憶體胞元102之一陣列。在本文稱為字元線104的一組導電電極延伸到記憶體胞元102之陣列的一側。每一字元線104與一特定列之記憶體胞元102電性接觸。在本文稱為位 元線106的一組導電電極延伸到記憶體胞元102之陣列的另一側。每一位元線106與一特定行之記憶體胞元102電性接觸。每一記憶體胞元102位於一字元線104及一位元線106的交叉點。每一記憶體胞元102可藉由致動與該記憶體胞元102相關聯的特定字元線104及位元線106以被選擇來寫入或讀取。如以下參考圖3的進一步討論，每一記憶體胞元102可包括與一反向二極體串聯耦合的一憶阻器。
該資料儲存裝置也包括字元線控制電路108，其經由各字元線104耦合到該等記憶體胞元102，且組配來致動一特定字元線104，以讀取或寫入與該字元線104相關聯的一特定記憶體胞元102。例如，該字元線控制電路108可包括用以選擇一特定字元線104的一多工器。在用於讀取或寫入操作之存取特定記憶體胞元的期間，該選定位元線及該等非選定位元線將由字元線控制電路108設定成相同的電壓。該資料儲存裝置也包括位元線控制電路110，其經由各位元線106耦合到該等記憶體胞元102。該位元線控制電路110可包括一解多工器112、感測電路114、及一輸入/輸出(I/O)墊116。該解多工器112可組配來選擇性地使選定記憶體胞元102的位元線106耦合到感測電路114。該字元線控制電路108及該位元線控制電路110藉由致動耦合到選定記憶體胞元102的對應字元線104及位元線106，而一齊行動來存取個別的記憶體胞元102。將被理解的是，本文描述的字元線控制電路108及位元線控制電路110是可用在用以存取記憶體胞元102的一示例性實施例之電路的例子。依照現有技 術，熟於此技者所知的其它組態可被使用來存取記憶體胞元102。
在寫入操作的期間，字元線控制電路108藉由施加電壓給對應於該選定記憶體胞元102的特定字元線104來將信息寫入該選定記憶體胞元102。位元線控制電路110的解多工器112藉由將記憶體胞元102耦合至接地點來致動該選定記憶體胞元102。電流接著流過選定記憶體胞元102，其影響了該記憶體胞元102的屬性，有效地將邏輯的一或邏輯的零儲存至該記憶體胞元102。例如，若包括在該記憶體胞元102中的記憶體元件300為憶阻器，則流過該憶阻器的電流改變了憶阻器的電阻。在隨後的讀取操作期間此電阻之變化可被偵測到。
在讀取操作的期間，該字元線控制電路108藉由施加額定電壓給對應的字元線104來致動一選定記憶體胞元102，且解多工器112將對應該選定記憶體胞元102的位元線106耦合到感測電路114。由感測電路114偵測之結果電流表示該記憶體胞元102的狀態，例如該記憶體胞元102是對應於邏輯的一抑或邏輯的零。讀取之結果接著被送到該資料儲存裝置的I/O墊116。如以下參考圖4進一步的說明，選定記憶體胞元102的讀取可被鄰近於該選定記憶體胞元102的記憶體胞元102中產生之漏電流影響，其可導致不正確的讀取結果。實施例中，每一記憶體胞元102包括組配來減少來自鄰近胞元之漏電流的一反向二極體，從而減少在讀取期間取得不正確結果的可能性。如此，反向二極體作為將 該選定記憶體胞元102與鄰近的記憶體胞元102隔離之選擇裝置。
圖2是依照實施例之反向二極體的一電流-電壓圖。該電流-電壓圖200顯示在順向偏壓和反向偏壓條件下的反向二極體之I-V特性。”反向二極體”一詞指的是和順向偏壓電壓相比，於反向偏壓電壓顯現了更佳的傳導屬性之二極體。如圖2所示，例如當反向二極體被順向偏壓時，通過該反向二極體的電流顯現了與典型基納二極體相同的特性。換句話說，在一電壓臨界值Vth以下，通過該反向二極體的電流會保持接近零。該反向二極體在順向偏壓方向不會傳導顯著的電流量，直到該電壓超過電壓臨界值Vth才會。然而，當該反向二極體被反向偏壓時，該反向二極體幾乎立即開始傳導。換句話說，對於小的偏壓電壓而言，反向二極體在反向偏壓方向傳導比起在順向偏壓方向還大的電流。實施例中，若使用矽技術，則該反向二極體的臨界電壓Vth可大約為0.5-0.7伏特。該反向二極體可使用任何可經得起例如摻雜的標準製造程序之合適的結晶、多結晶、或非晶半導體，而被實現。合適的半導體材料可包括矽、砷化鎵、及鍺、等等。例如，反向二極體可由沈積於電路底下的矽CMOS(互補式金屬氧化物半導體)之頂部的矽薄膜而被實現。此外，該反向二極體可。
實施例中，反向二極體的臨界電壓係小於寫入電壓，且大於寫入電壓之一半。例如，寫入電壓Vw1可用來將記憶體胞元102設為代表邏輯的一之電阻值，且寫入電壓 Vw2可用來將記憶體胞元102重設為代表邏輯的零之電阻值。例如，在矽基反向二極體的情況下Vw1可大約為1.0到2.0伏特，且Vw2可大約為-0.5到1.5伏特。將被理解的是圖2所示電壓並未按比例繪製。在兩種寫入操作期間，該反向二極體及該記憶體胞元102將傳導電流。在選定記憶體胞元之寫入期間，跨越鄰近記憶體胞元之電壓，將始終小於一半之寫入電壓減去反向二極體的臨界電壓(即：小於Vw/2-Vth)，其有效地將非選定記憶體胞元隔離。換句話說，反向二極體允許相對高的電流流過該選定記憶體胞元102，同時抑制鄰近的記憶體胞元102中以相反方向流動的電流。
在該記憶體胞元102的讀取期間，讀取電壓VR的大小可小於該反向二極體的電壓臨界值，例如大約為該反向二極體的臨界電壓之一半。例如在矽基反向二極體的情況下，該讀取電壓VR可大約為從0.1到0.5伏特的範圍。此外，在反向二極體的電壓降因其係反向偏壓而是可忽略的。此外，施加到該選定記憶體胞元102的電壓會是允許電流自陰極到陽極通過該反向二極體的一反向偏壓電壓。藉由於記憶體胞元102中的憶阻器裝置之前或之後置放一反向二極體，跨越鄰近、非選定記憶體胞元的電壓將始終小於一半之讀取電壓減去反向二極體的臨界電壓(即：小於VR/2-Vth)，其有效地將非選定記憶體胞元隔離。換句話說，反向二極體允許相對高的電流流過該選定記憶體胞元102，同時抑制鄰近的記憶體胞元102中以相反方向流動的 電流。
圖3是依照實施例之記憶體胞元的一線路圖。如圖3所示，每一記憶體胞元102可包括一記憶體元件300、及設置於對應的字元線104與位元線106之間而與記憶體元件300串聯的一反向二極體302。該記憶體元件300可為一電阻式記憶體元件，例如憶阻器、相變材料電阻器、傳導橋式電阻器、過渡金屬氧化物為基礎的電阻器、或電阻變化記憶體之任何實施例。如本文所用，電阻式記憶體元件一詞指的是一種記憶體元件，其中該記憶體元件的邏輯狀態(例如：其是否儲存有一或零)係由該記憶體元件的電阻所表示。電阻式記憶體元件中，藉由例如使電流通過該電阻式記憶體元件、或使該電阻式記憶體元件遭受磁場，該記憶體元件所顯現的電阻可被改變。
反向二極體302的極化可被定向，藉此在讀取操作期間該選定記憶體胞元102的反向二極體302可被反向偏壓，而至少某些鄰近記憶體胞元102的反向二極體302在小於反向二極體302之電壓臨界值的一電壓位準被順向偏壓。如此，在該讀取操作的期間，反向二極體302於抑制漏電流通過鄰近胞元時，使電流能夠通過該選定記憶體胞元102。實施例中，反向二極體302可由能在低溫沈積的材料製成，例如非晶矽、微晶矽、等等。如此，反向二極體302可藉由將非晶矽、微晶矽、或其某種組合，設置在已形成之記憶體元件300上且不負面地影響記憶體元件300來形成。將一反向二極體302與每一記憶體元件300串聯設置的 效果可參照圖4而更好理解。
圖4是依照實施例之記憶體胞元陣列的一透視圖，顯示在讀取操作期間之一主電流路徑及漏電流路徑。如圖4所示，記憶體胞元陣列包括一記憶體胞元102矩陣，其電性耦合至標示為BL1-BL4的字元線104、及標示為WL1-WL5的位元線106。此外，選定記憶體胞元400已被字元線控制電路108及位元線控制電路110致動，以讀取該選定記憶體胞元400。該選定記憶體胞元400是位於該字元線WL2及該位元線BL3的交叉點。如圖4所示，該選定記憶體胞元400是藉由施加讀取電壓VR到選定記憶體胞元400的字元線104，且將選定記憶體胞元400的位元線106耦合到感測電路114而被讀取。於選定記憶體胞元400測量到的電流表示該選定記憶體胞元400的邏輯狀態，換句話說即該選定記憶體胞元400儲存了邏輯的一抑或零。作為感測放大器之非侷限例子，感測電路114可包括耦合到位元線106的一電流-到-電壓轉換器402，及耦合到電流-到-電壓轉換器402之輸出端的一比較器404。該電流-到-電壓轉換器402的輸出電壓與通過選定記憶體胞元400的電流成正比。該比較器404將電流-到-電壓轉換器402的輸出電壓與一臨界電壓做比較，以確定選定記憶體胞元400的邏輯狀態。
圖4也示出了通過該記憶體胞元陣列的電流路徑是由施加到選定記憶體胞元400之字元線104的電壓所導致。通過選定記憶體胞元102的主電流路徑是以實線箭頭示出。漏電流的路徑是以虛線箭頭示出，並循著經過三個鄰 近的記憶體胞元102，簡稱為記憶體胞元A406、記憶體胞元B408、及記憶體胞元C410之路徑。如由虛線所示，在選定記憶體胞元400的字元線104上之電壓趨向於循著一路徑推動漏電流，從選定字元線104通過鄰近記憶體胞元A406到鄰近位元線106、沿著該鄰近位元線106到記憶體胞元B408、通過記憶體胞元B408到鄰近字元線104、沿著該鄰近字元線104到鄰近記憶體胞元C410、並通過記憶體胞元C410到該選定位元線106。任何循著此一路徑的漏電流會增加通過該選定記憶體胞元400的主電流。雖然示出單一漏電路徑，但可被理解的是類似的漏電路徑會存在於其他鄰近的記憶體胞元102。
基於所示的漏電路徑可以看出，設置於鄰近位元線106及鄰近字元線104之交叉點的記憶體胞元B408會有一與選定記憶體胞元400相比為相反的電壓極性。因此，當該選定記憶體胞元400的反向二極體302(圖3)被反向偏壓時，該鄰近記憶體胞元B408的反向二極體302會被順向偏壓。此外，該讀取電壓VR的大小係小於每一反向二極體302的電壓臨界值。因此，記憶體胞元B408的反向二極體302有效地阻塞通過鄰近記憶體胞元B之顯著電流、並抑制該漏電流。與此同時，被反向偏壓之該選定記憶體胞元400的反向二極體302允許電流通過該選定記憶體胞元400。
102‧‧‧記憶體胞元
104‧‧‧字元線
106‧‧‧位元線
300‧‧‧記憶體元件
302‧‧‧反向二極體

Claims (15)

  1. 一種記憶體胞元，包含：一電阻式記憶體元件，設置於一第一導體及一第二導體之間，該第一導體及該第二導體係組配來致動該電阻式記憶體元件；及一反向二極體，設置於該記憶體元件、及該第一導體或該第二導體兩者任一之間，而與該記憶體元件串聯。
  2. 如申請專利範圍第1項之記憶體胞元，其中，該電阻式記憶體元件包含一憶阻器、一相變材料電阻器、一傳導橋式電阻器、及一過渡金屬氧化物為基礎的電阻器中的至少一者。
  3. 如申請專利範圍第1項之記憶體胞元，其中，該電阻式記憶體元件係組配成藉由跨越該第一導體及該第二導體，而施加使該反向二極體反向偏壓且小於該反向二極體之一臨界電壓的一個電壓來被讀取。
  4. 如申請專利範圍第1項之記憶體胞元，其中，該電阻式記憶體胞元係組配成藉由跨越該第一導體及該第二導體，而施加大於該反向二極體之一臨界電壓的一個電壓來被寫入。
  5. 如申請專利範圍第1項之記憶體胞元，其中，該反向二極體包含非晶矽、微晶矽、或是其組合。
  6. 一種資料儲存裝置，包含：一記憶體胞元陣列，包含多個記憶體胞元； 字元線，設置於該記憶體胞元陣列的一第一側，且與該等多個記憶體胞元電性耦合；及位元線，設置於該記憶體胞元陣列的一第二側而與該等字元線正交，且與該等多個記憶體胞元電性耦合，其中，該等多個記憶體胞元中的每一記憶體胞元位於該等字元線之一與該等位元線之一的一交叉點處；其中，該等多個記憶體胞元各包含：一電阻式記憶體元件，設置於該等字元線之一與該等位元線之一之間；及一反向二極體，設置於該記憶體元件、及該字元線或該位元線兩者任一之間，而與該記憶體元件串聯。
  7. 如申請專利範圍第6項之資料儲存裝置，其中，該電阻式記憶體元件包含一憶阻器、一相變材料電阻器、一傳導橋式電阻器、及一過渡金屬氧化物為基礎的電阻器中的至少一者。
  8. 如申請專利範圍第6項之資料儲存裝置，其中，該等多個記憶體胞元中的一選定記憶體胞元係組配成藉由跨越對應於該選定記憶體胞元之該字元線及該位元線，而施加一電壓來被讀取，該電壓使該選定記憶體胞元的該反向二極體反向偏壓，且該電壓的大小是小於該選定記憶體胞元的該反向二極體之一臨界電壓。
  9. 如申請專利範圍第6項之資料儲存裝置，其中，該等多個記憶體胞元中的一選定記憶體胞元係組配成藉由跨 越對應於該選定記憶體胞元之該字元線及該位元線，而施加一電壓來被讀取，該電壓使該選定記憶體胞元的該反向二極體反向偏壓，且該電壓使一漏電流路徑中的該等記憶體胞元中的至少一胞元的該反向二極體順向偏壓。
  10. 如申請專利範圍第6項之資料儲存裝置，其中，一選定記憶體胞元係組配成藉由跨越對應於該選定記憶體胞元之該字元線及該位元線，而施加一電壓來被寫入，該電壓的大小係大於該反向二極體的一臨界電壓的大小。
  11. 如申請專利範圍第6項之資料儲存裝置，其中，該反向二極體包含非晶矽、微晶矽、或是其組合。
  12. 一種形成記憶體胞元的方法，包含：將一電阻式記憶體元件設置於兩個電極之間；將一反向二極體設置於兩個電極之間而與該電阻式記憶體元件串聯。
  13. 如申請專利範圍第12項的方法，其中，設置該電阻式記憶體元件包含了形成一憶阻器。
  14. 如申請專利範圍第12項的方法，其中，設置該反向二極體包含了形成一包含非晶矽、微晶矽、或是其組合的反向二極體於該電阻式記憶體元件上。
  15. 如申請專利範圍第12項的方法，其中，該反向二極體係組配成顯現小於一寫入電壓的大小、且大於該寫入電壓之大約一半大小的一臨界電壓。
TW101137432A 2011-10-12 2012-10-11 用於交叉點記憶體結構之選擇裝置 TWI523014B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/056006 WO2013055332A1 (en) 2011-10-12 2011-10-12 Select device for cross point memory structures

Publications (2)

Publication Number Publication Date
TW201329979A true TW201329979A (zh) 2013-07-16
TWI523014B TWI523014B (zh) 2016-02-21

Family

ID=48082209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137432A TWI523014B (zh) 2011-10-12 2012-10-11 用於交叉點記憶體結構之選擇裝置

Country Status (6)

Country Link
US (1) US9299746B2 (zh)
EP (1) EP2766907A4 (zh)
KR (2) KR101634194B1 (zh)
CN (1) CN103858172B (zh)
TW (1) TWI523014B (zh)
WO (1) WO2013055332A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431906B (zh) * 2013-07-31 2018-06-05 慧与发展有限责任合伙企业 存储器单元、数据存储装置以及形成存储器单元的方法
US9230647B2 (en) 2013-12-27 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof
US20160148681A1 (en) * 2014-11-20 2016-05-26 Infineon Technologies Ag Parallel forming of memory cells
US9934852B2 (en) 2015-01-23 2018-04-03 Hewlett Packard Enterprise Development Lp Sensing an output signal in a crossbar array based on a time delay between arrival of a target output and a sneak output
WO2016153513A1 (en) * 2015-03-26 2016-09-29 Hewlett Packard Enterprise Development Lp Code comparators
WO2017023245A1 (en) * 2015-07-31 2017-02-09 Hewlett Packard Enterprise Development Lp Data sensing in crosspoint memory structures
WO2017131628A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Memristive bit cell with switch regulating components
JP2020155630A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
JP2020155585A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
US11545201B2 (en) * 2020-06-23 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with unipolar selector

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US6504779B2 (en) 2001-05-14 2003-01-07 Hewlett-Packard Company Resistive cross point memory with on-chip sense amplifier calibration method and apparatus
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6937509B2 (en) 2003-09-08 2005-08-30 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
US7057258B2 (en) 2003-10-29 2006-06-06 Hewlett-Packard Development Company, L.P. Resistive memory device and method for making the same
US7002197B2 (en) 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
EP1797604A1 (en) 2004-09-27 2007-06-20 Koninklijke Philips Electronics N.V. Electric device with nanowires comprising a phase change material
US7035141B1 (en) 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7397074B2 (en) 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7180770B2 (en) 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7355886B1 (en) 2006-12-05 2008-04-08 Spansion Llc Method of programming, erasing and reading memory cells in a resistive memory array
JP5222619B2 (ja) * 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
US9184213B2 (en) 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8207520B2 (en) 2010-04-02 2012-06-26 Hewlett-Packard Development Company, L.P. Programmable crosspoint device with an integral diode
KR101744757B1 (ko) * 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
KR20120103913A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Also Published As

Publication number Publication date
KR20140063821A (ko) 2014-05-27
KR20160036643A (ko) 2016-04-04
CN103858172B (zh) 2017-03-08
TWI523014B (zh) 2016-02-21
EP2766907A1 (en) 2014-08-20
US9299746B2 (en) 2016-03-29
WO2013055332A1 (en) 2013-04-18
EP2766907A4 (en) 2015-04-01
CN103858172A (zh) 2014-06-11
US20140313816A1 (en) 2014-10-23
KR101634194B1 (ko) 2016-06-28

Similar Documents

Publication Publication Date Title
TWI523014B (zh) 用於交叉點記憶體結構之選擇裝置
KR101514125B1 (ko) 분리된 판독/기록 경로를 갖는 메모리 셀
US7719873B2 (en) Memory and semiconductor device with memory state detection
KR100692262B1 (ko) 비휘발성 반도체 메모리장치
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
US20050073881A1 (en) Magnetic memory device including groups of series-connected memory elements
US8780609B2 (en) Variable-resistance memory device and driving method thereof
TWI711047B (zh) 用以產生參考電流的參考電路和方法與記憶體裝置
US7885097B2 (en) Non-volatile memory array with resistive sense element block erase and uni-directional write
US8780619B2 (en) Magnetic memory element with multi-domain storage layer
KR20030010459A (ko) 정보 저장 장치
KR102316937B1 (ko) 셀렉터 전압 보상 기능을 갖는 자기 랜덤-액세스 메모리
US20170213590A1 (en) Determining a resistance state of a cell in a crossbar memory array
KR101361570B1 (ko) 저항 감지 엘리먼트 블록 소거 및 단방향 기록을 갖는 비휘발성 메모리 어레이
JP5688081B2 (ja) ブロック消去および一方向書込みを行う抵抗検知素子を有する不揮発性メモリアレイ
JP2003109374A (ja) 磁気メモリ装置の書き込み回路
US20050052905A1 (en) Magnetic memory cell structure
US9842639B1 (en) Systems and methods for managing read voltages in a cross-point memory array

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees