KR20120103913A - 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 - Google Patents

가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 Download PDF

Info

Publication number
KR20120103913A
KR20120103913A KR1020110021869A KR20110021869A KR20120103913A KR 20120103913 A KR20120103913 A KR 20120103913A KR 1020110021869 A KR1020110021869 A KR 1020110021869A KR 20110021869 A KR20110021869 A KR 20110021869A KR 20120103913 A KR20120103913 A KR 20120103913A
Authority
KR
South Korea
Prior art keywords
voltage
current
variable resistance
resistance element
reset
Prior art date
Application number
KR1020110021869A
Other languages
English (en)
Inventor
장만
김영배
김창정
이명재
박성준
허지현
이동수
이창범
이승렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110021869A priority Critical patent/KR20120103913A/ko
Priority to US13/307,672 priority patent/US8611131B2/en
Publication of KR20120103913A publication Critical patent/KR20120103913A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Abstract

본 발명은 반도체 장치의 동작 방법을 개시하는데, 가변 저항 소자를 포함하는 반도체 장치의 동작 방법은, 가변 저항 소자의 저항을 제1 저항에서 제2 저항으로 변경하기 위한 제1 전압을 가변 저항 소자에 인가하고, 제1 전압이 인가된 가변 저항 소자에 흐르는 제1 전류를 감지하며, 감지된 제1 전류의 산포를 기초로 하여 가변 저항 소자의 저항을 제2 저항에서 제1 저항으로 변경하기 위한 제2 전압을 결정하고, 결정된 제2 전압을 가변 저항 소자에 인가한다.

Description

가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법{Variable resistance element, Semiconductor device including the variable resistance element, and Method of operation the semiconductor device}
본 발명은 반도체 장치에 관한 것이고, 더욱 상세하게는 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법에 관한 것이다.
메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성인 동시에 리프레쉬가 필요없는 차세대 메모리 장치들에 대한 연구가 진행되고 있다. 이러한 차세대 메모리 장치는 DRAM(Dynamic Random Access Memory)의 고집적성, 플래쉬 메모리의 비휘발성, SRAM(Static RAM)의 고속성 등을 갖출 것이 요구된다. 현재 각광을 받고 있는 차세대 메모리 장치로는 PRAM(Phase change RAM), NFGM(Nano Floating Gate Memory), PoRAM(Polymer RAM), MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), RRAM(Resistive RAM) 등이 상술한 요구 사항에 부응하는 차세대 메모리 장치로 거론되고 있다. 이 중에서 RRAM은 부도체 물질에 충분히 높은 전압을 가하면 전류가 흐르는 통로가 생성되어 저항이 낮아지는 현상을 이용한 것이다. 이때, 일단 통로가 생성되면 적당한 전압을 가하여 없애거나 다시 생성할 수 있다.
본 발명이 해결하고자 하는 과제는 가변 저항 소자의 오프 전류의 산포를 개선함으로써, 가변 저항 소자를 포함하는 반도체 장치의 신뢰성을 향상할 수 있는 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치의 동작 방법은, 상기 가변 저항 소자의 저항을 제1 저항에서 상기 제1 저항과 다른 제2 저항으로 변경하기 위한 제1 전압을 상기 가변 저항 소자에 인가하는 단계; 상기 제1 전압이 인가된 상기 가변 저항 소자에 흐르는 제1 전류를 감지하는 단계; 감지된 상기 제1 전류의 산포를 기초로 하여, 상기 가변 저항 소자의 상기 저항을 상기 제2 저항에서 상기 제1 저항으로 변경하기 위한 제2 전압을 결정하는 단계; 및 결정된 상기 제2 전압을 상기 가변 저항 소자에 인가하는 단계를 포함한다.
일부 실시예들에 있어서, 상기 제2 저항은 상기 제1 저항보다 클 수 있다.
일부 실시예들에 있어서, 상기 제2 전압을 결정하는 단계는, 상기 제1 전류의 산포를 상기 제1 전류의 평균 레벨과 비교하는 단계를 포함할 수 있다.
일부 실시예들에 있어서, 상기 제2 전압을 결정하는 단계는, 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨 사이의 차이가 제1 범위보다 크면 상기 제2 전압을 변경하는 단계; 및 상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨 사이의 차이가 상기 제1 범위보다 작거나 같으면 상기 제2 전압을 유지하는 단계를 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 제2 전압을 변경하는 단계는, 상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 작은 경우, 상기 제2 전압을 상기 제2 전압보다 큰 제3 전압으로 변경하고, 상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 큰 경우, 상기 제2 전압을 상기 제2 전압보다 작은 제4 전압으로 변경할 수 있다. 일부 실시예들에 있어서, 상기 제2 전압을 변경하는 단계는, 상기 제2 전압의 절대값 및 펄스 폭 중 적어도 하나를 변경할 수 있다.
일부 실시예들에 있어서, 상기 제2 전압을 결정하는 단계는, 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 다르면 상기 제2 전압을 변경하는 단계; 및 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 동일하면 상기 제2 전압을 유지하는 단계를 포함할 수 있다.
일부 실시예들에 있어서, 상기 제2 전압을 변경하는 단계는, 상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 작은 경우, 상기 제2 전압을 상기 제2 전압보다 큰 제3 전압으로 변경하고, 상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 큰 경우, 상기 제2 전압을 상기 제2 전압보다 작은 제4 전압으로 변경할 수 있다. 일부 실시예들에 있어서, 상기 제2 전압을 변경하는 단계는, 상기 제2 전압의 절대 값 및 펄스 폭 중 적어도 하나를 변경할 수 있다.
일부 실시예들에 있어서, 상기 제2 전압을 결정하는 단계는, 감지된 상기 제1 전류의 산포가 클수록 상기 제2 전압의 변화량이 크도록 상기 제2 전압을 결정할 수 있다.
일부 실시예들에 있어서, 상기 제1 전류를 감지하는 단계는, 절대 값이 상기 제1 전압보다 작은 독출 전압을 인가하여, 상기 제1 전압이 인가된 상기 가변 저항 소자에 흐르는 상기 제1 전류를 감지할 수 있다.
일부 실시예들에 있어서, 상기 동작 방법은 상기 제2 전압이 인가된 상기 가변 저항 소자에 흐르는 제2 전류를 감지하는 단계를 더 포함할 수 있다. 일부 실시예들에 있어서, 상기 제2 전류를 감지하는 단계는, 절대 값이 상기 제2 전압보다 작은 독출 전압을 인가하여, 상기 제2 전압이 인가된 상기 가변 저항 소자에 흐르는 상기 제2 전류를 감지할 수 있다.
일부 실시예들에 있어서, 상기 제1 저항은 셋(set) 저항이고, 상기 제2 저항은 리셋(reset) 저항일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 가변 저항 소자는, 제1 전극 및 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치되어, 상기 제1 전극과 상기 제2 전극 사이에 제1 전압이 인가되면 제1 저항에서 상기 제1 저항보다 큰 제2 저항으로 변화하고, 제2 전압이 인가되면 상기 제2 저항에서 상기 제1 저항으로 변화하는 가변 저항 물질층을 포함하고, 상기 제2 전압은, 상기 가변 저항 물질층이 상기 제2 저항을 가지는 경우 상기 가변 저항 소자에 흐르는 제1 전류의 산포를 기초로 하여 결정된다.
일부 실시예들에 있어서, 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨 사이의 차이가 제1 범위보다 크면 상기 제2 전압은 변경되고, 상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨 사이의 차이가 상기 제1 범위보다 작거나 같으면 상기 제2 전압은 유지될 수 있다.
일부 실시예들에 있어서, 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 다르면 상기 제2 전압은 변경되고, 상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨이 서로 동일하면 상기 제2 전압은 유지될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 제1 전압이 인가되면 제1 저항에서 상기 제1 저항보다 큰 제2 저항으로 변화하고, 제2 전압이 인가되면 상기 제2 저항에서 상기 제1 저항으로 변화하는 가변 저항 소자; 및 상기 가변 저항 소자에 직렬로 연결되는 선택 소자를 포함하고, 상기 제2 전압은, 상기 가변 저항 소자가 상기 제2 저항을 가지는 경우 상기 가변 저항 소자에 흐르는 제1 전류의 산포를 기초로 하여 결정된다.
일부 실시예들에 있어서, 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨 사이의 차이가 제1 범위보다 크면 상기 제2 전압은 변경되고, 상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨 사이의 차이가 상기 제1 범위보다 작거나 같으면 상기 제2 전압은 유지될 수 있다.
일부 실시예들에 있어서, 상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 다르면 상기 제2 전압은 변경되고, 상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨이 서로 동일하면 상기 제2 전압은 유지될 수 있다.
본 발명의 기술적 사상에 따르면, 반도체 장치에 포함된 가변 저항 소자의 리셋 전류의 산포, 즉, 가변 저항 소자의 오프 저항의 산포를 기초로 하여 가변 저항 소자의 셋 전류를 결정함으로써, 가변 저항 소자의 오프 전류를 산포를 개선할 수 있고, 이로써, 가변 저항 소자를 포함하는 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 기술적 사상에 따르면, 반도체 장치에 포함된 가변 저항 소자가 '오프' 상태에서 '온' 상태로 전환되는 경우에 발생할 수 있는 오버슈트 또는 언더슈트를 감소시킴으로써, 반도체 장치의 내구성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 가변 저항 소자를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 가변 저항 소자를 개략적으로 나타내는 단면도이다.
도 3은 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 4는 가변 저항 소자에 인가되는 동작 전압들의 일 예를 나타내는 그래프이다.
도 5는 도 4에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자의 동작을 개략적으로 나타낸다.
도 6은 도 4에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자에 흐르는 전류를 나타내는 그래프이다.
도 7은 본 발명의 일 실시예에 따라 가변 저항 소자에 인가되는 동작 전압들을 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 따라 도 7에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자의 동작을 개략적으로 나타낸다.
도 9는 도 7에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자에 흐르는 전류를 나타내는 그래프이다.
도 10은 도 9의 그래프에 따른 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치의 동작 방법을 개략적으로 나타내는 흐름도이다.
도 12는 도 11에 포함된 셋 전압을 결정하는 단계의 일 예를 상세하게 나타내는 흐름도이다.
도 13은 도 11에 포함된 셋 전압을 결정하는 단계의 다른 예를 상세하게 나타내는 흐름도이다.
도 14는 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치의 일 예를 나타내는 회로도이다.
도 15는 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치의 다른 예를 나타내는 회로도이다.
도 16은 도 15의 반도체 장치의 일 예를 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 따른 메모리 카드를 나타내는 개략도이다.
도 18은 본 발명의 일 실시예에 따른 전자 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
이하에서 상술되는 본 발명의 실시예들에서 이용되는 용어들은 해당 기술분야에서 통상적으로 알려진 의미를 가질 수 있다. 예를 들어, 적어도 하나는 최소한 하나, 즉, 하나 또는 그 이상의 수를 의미하며, 하나 또는 복수와도 동일한 의미로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 가변 저항 소자를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 가변 저항 소자(10)는 하부 전극(11), 가변 저항 물질층(12) 및 상부 전극(13)을 포함할 수 있고, 가변 저항 물질층(12)은 하부 전극(11)과 상부 전극(13) 사이에 형성될 수 있다. 다른 실시예에서, 가변 저항 소자(10)는 하부 전극(11) 상에 또는 가변 저항 물질층(12) 상에 버퍼층(미도시)을 더 포함할 수도 있다.
하부 전극(11) 및 상부 전극(13)은 도전성 물질을 포함할 수 있는데, 예를 들어, 내산화성 금속막(oxidation resistant metal layer) 또는 폴리실리콘막을 포함할 수 있다. 예를 들어, 내산화성 금속막은 백금(Pt), 이리듐(Ir), 이리듐 산화물(IrO), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TiAlN), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru) 및 루테늄 산화물(RuO) 중 적어도 하나를 포함할 수 있고, 내산화성 금속막은 버퍼층(미도시)을 형성한 후에 형성될 수 있다. 본 실시예에서, 하부 전극(11) 및 상부 전극(13)은 가변 저항 물질층(12)의 상하에 각각 배치되지만, 하부 전극(11) 및 상부 전극(13)의 배치는 그 용어에 한정되지 않는다. 다른 실시예에서, 하부 전극(11) 및 상부 전극(13)은 가변 저항 물질층(12)의 좌우에 각각 배치될 수도 있다.
가변 저항 물질층(12)은 페로브스카이트(perovskite)계 산화물 또는 전이 금속 산화물을 포함할 수 있다. 예를 들어, 페로브스카이트계 산화물은 Pr1 - xCaxMnO3, La1 - xCaxMnO3, SrZrO3/SrTiO3, CrTiO3, 또는 Pb(Zr, Ti)O3/Zn1 - xCdxS 등이 있고, 전이 금속은 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 코발트, 철, 구리, 망간, 아연 또는 크롬 등이 있다. 이때, 가변 저항 물질층(12)은 하부 전극(11)과 상부 전극(13) 사이의 전압에 따라 저항이 변화할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 가변 저항 소자를 개략적으로 나타내는 단면도이다.
도 2를 참조하면, 가변 저항 소자(10')는 하부 전극(11), 가변 저항 물질층(12') 및 상부 전극(13)을 포함할 수 있고, 가변 저항 물질층(12')은 하부 전극(11)과 상부 전극(13) 사이에 형성될 수 있다. 본 실시예에서, 가변 저항 물질층(12')은 기저 박막(12a) 및 산소 교환층(12b)을 포함할 수 있다. 예를 들어, 기저 박막(12a)은 TaOx를 포함할 수 있고, 산소 교환층(12b)은 Ta2O5를 포함할 수 있다. 본 실시예에 따른 가변 저항 소자(10')는 도 1에 도시된 가변 저항 소자(10)의 변형 실시예이므로, 도 1에서 상술된 내용은 본 실시예에도 적용될 수 있다.
도 3은 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 3을 참조하면, X축은 가변 저항 소자의 저항을 나타내고, Y축은 가변 저항 소자들의 개수를 나타낸다. 여기서, 가변 저항 소자는 도 1에 도시된 가변 저항 소자(10) 또는 도 2에 도시된 가변 저항 소자(10')를 포함할 수 있는데, 이하에서는, 설명의 편의상 가변 저항 소자는 도 1에 도시된 가변 저항 소자(10)를 포함하는 것을 예로 하여 설명하기로 한다.
가변 저항 소자(10)는 가변 저항 물질층(12)의 저항 상태에 따라 데이터 '0' 또는 데이터 '1'을 기억하는 싱글 비트(single bit) 비휘발성 메모리 소자와 같은 반도체 장치로 이용될 수 있다. 또한, 가변 저항 소자(10)는 가변 저항 물질층(12)의 저항 상태에 따라 데이터 '00', '01', '10' 또는 데이터 '11'을 기억하는 멀티 비트(multi bit) 비휘발성 메모리 소자와 같은 반도체 장치로 이용될 수도 있다.
본 실시예에서, 데이터 '1'은 저저항 상태인 경우에 대응되고, 데이터 '0'은 고저항 상태인 경우에 대응되는 것으로 결정될 수 있다. 가변 저항 소자(10)에 데이터 '1'을 기입하는 동작은 셋(set) 동작이라고 할 수 있고, 데이터 '0'을 기입하는 동작은 리셋(reset) 동작이라고 할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 데이터 '1'이 고저항 상태에 대응되고, 데이터 '0'이 저저항 상태에 대응되는 것으로 결정될 수도 있다.
가변 저항 소자(10)에 데이터 '1'이 기입된 경우 가변 저항 소자(10)는 '온(ON)' 상태이고, 가변 저항 소자(10)에 데이터 '0'이 기입된 경우 가변 저항 소자(10)는 '오프(OFF)' 상태에 대응될 수 있다. 이때, 가변 저항 소자(10)(또는 가변 저항 소자(10)를 포함하는 반도체 장치)의 신뢰성을 향상시키기 위해서는, 가변 저항 소자(10)의 '온' 상태와 '오프' 상태 사이에 충분한 센싱 마진(sensing margin, SM)이 확보되어야 한다.
가변 저항 소자(10)가 '오프' 상태인 경우, 다시 말해, 가변 저항 소자(10)가 고저항 상태인 경우, 가변 저항 소자(10)의 저항은 오프 저항(ROFF)이라고 할 수 있는데, 오프 저항(ROFF)은 제1 내지 제3 저항들(R1, R2, R3)로 구분될 수 있다. 여기서, 제1 저항(R1)은 오프 저항(ROFF)의 평균 값에 대응되고, 제2 저항(R2)은 오프 저항(ROFF)의 평균 값보다 작은 저항 값에 대응되며, 제3 저항(R3)은 오프 저항(ROFF)의 평균 값보다 큰 저항 값에 대응될 수 있다. 이와 같이, 가변 저항 소자(10)의 오프 저항(ROFF)은 소정의 산포를 가질 수 있다.
가변 저항 소자(10)가 '오프' 상태에서 '온' 상태로 전환되는 경우, 가변 저항 물질층(12)에서 하부 전극(11)과 상부 전극(13) 사이에는 전도 경로(conductive path)가 형성된다. 이때, 가변 저항 소자(10)가 '온' 상태인 경우에 형성된 전도 경로의 특성, 예를 들어, 필라멘트 성분의 크기, 개수 또는 길이에 따라, 가변 저항 소자(10)가 '온' 상태에서 '오프' 상태로 전환될 때에 필요한 에너지는 달라질 수 있다.
더욱 상세하게는, 가변 저항 소자(10)가 '온' 상태인 경우 형성된 전도 경로의 크기가 상대적으로 작은 경우에는 가변 저항 소자(10)를 '오프' 상태로 전환하기 위해 필요한 에너지가 상대적으로 작을 수 있다. 한편, 가변 저항 소자(10)가 '오프' 상태인 경우 형성된 전도 경로의 크기가 상대적으로 큰 경우에는 가변 저항 소자(10)를 '오프' 상태로 전환하기 위해 필요한 에너지가 상대적으로 클 수 있다.
도 4는 가변 저항 소자에 인가되는 동작 전압들의 일 예를 나타내는 그래프이다.
도 4를 참조하면, X축은 시간을 초 단위로 나타내고, Y축은 가변 저항 소자에 인가되는 전압을 V 단위로 나타낸다. 여기서, 가변 저항 소자는 도 1에 도시된 가변 저항 소자(10) 또는 도 2에 도시된 가변 저항 소자(10')를 포함할 수 있는데, 이하에서는, 설명의 편의상 가변 저항 소자는 도 1에 도시된 가변 저항 소자(10)를 포함하는 것을 예로 하여 설명하기로 한다. 이때, 가변 저항 소자(10)에 인가되는 전압은 상부 전극(13)과 하부 전극(11)에 인가되는 전압의 차이로서, 구체적으로, 하부 전극(11)의 전압을 기준으로 할 때에 상부 전극(13)의 전압일 수 있다.
먼저, 가변 저항 소자(10)에 리셋 전압(VRESET)이 인가되고, 리셋 전압(VRESET)이 인가된 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)를 감지하기 위하여 독출 전압(VREAD)이 인가될 수 있다. 이때, 독출 전압(VREAD)은 리셋 전압(VRESET)보다 작은 절대 값(magnitude)을 가질 수 있다. 이와 같이, 가변 저항 소자(10)에 리셋 전압(VRESET)과 독출 전압(VREAD)이 연속적으로 인가되는 것을 리셋 사이클(reset cycle)이라고 할 수 있다. 가변 저항 소자(10)에 리셋 전압(VRESET)이 인가되면, 가변 저항 소자(10)는 저저항 상태에서 고저항 상태로 전환될 수 있고, 다시 말해, '온' 상태에서 '오프' 상태로 전환될 수 있고, 이로써, 가변 저항 소자(10)에는 전류가 거의 흐르지 않을 수 있다.
다음으로, 가변 저항 소자(10)에 셋 전압(VSET)이 인가되고, 셋 전압(VSET)이 인가된 가변 저항 소자(10)에 흐르는 셋 전류(ISET)를 감지하기 위하여 독출 전압(VREAD)이 인가될 수 있다. 이와 같이, 가변 저항 소자(10)에 셋 전압(VSET)과 독출 전압(VREAD)이 연속적으로 인가되는 것을 셋 사이클(set cycle)이라고 할 수 있다. 가변 저항 소자(10)에 셋 전압(VSET)이 인가되면, 가변 저항 소자(10)는 고저항 상태에서 저저항 상태로 전환될 수 있고, 다시 말해, '오프' 상태에서 '온' 상태로 전환될 수 있고, 이로써, 가변 저항 소자(10)에는 전류가 흐를 수 있다. 이때, 가변 저항 소자(10)에 인가되는 셋 전압(VSET)은 일정한 값을 가질 수 있으며, 구체적으로, 일정한 절대 값 또는 일정한 펄스 폭을 가질 수 있다.
다음으로, 가변 저항 소자(10)에 다시 리셋 전압(VRESET)이 인가되고, 리셋 전압(VRESET)이 인가된 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)를 감지하기 위하여 독출 전압(VREAD)이 인가될 수 있다. 이때, 가변 저항 소자(10)에 인가되는 리셋 전압(VRESET)은 일정한 값을 가질 수 있으며, 구체적으로, 일정한 절대 값 또는 일정한 펄스 폭을 가질 수 있다.
본 실시예에서, 셋 전압(VSET)과 리셋 전압(VRESET)은 서로 반대되는 극성을 가질 수 있고, 이와 같이, 셋 전압(VSET)과 리셋 전압(VRESET)의 극성이 서로 반대되는 가변 저항 소자(10)를 양극성(bipolar) 가변 저항 소자라고 한다. 도 4의 그래프에서, 가변 저항 소자(10)의 셋 전압(VSET)은 음의 값을 가지고, 리셋 전압(VRESET)은 양의 값을 가진다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 가변 저항 소자(10)의 가변 저항 물질층(12)에 포함된 물질의 종류에 따라 셋 전압(VSET)은 양의 값을 가지고, 리셋 전압(VRESET)은 음의 값을 가질 수도 있다.
도 5는 도 4에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자의 동작을 개략적으로 나타낸다.
도 5를 참조하면, 가변 저항 소자(10)가 '오프' 상태인 경우, 가변 저항 소자(10)는 오프 저항(ROFF)을 가질 수 있고, 오프 저항(ROFF)은 도 3에 도시된 바와 같이, 제1 내지 제3 저항들(R1, R2, R3)로 구분될 수 있다. 가변 저항 소자(10)가 제1 저항(R1)을 가지는 경우 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 평균 레벨(IRESET _M)을 가질 수 있다. 가변 저항 소자(10)가 제2 저항(R2)을 가지는 경우 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 제1 레벨(IRESET _1)을 가질 수 있는데, 이때, 제1 레벨(IRESET _1)은 평균 레벨(IRESET _M)보다 일정 레벨(σ)이 더 높은 레벨(즉, IRESET _M +σ)일 수 있다. 가변 저항 소자(10)가 제3 저항(R3)을 가지는 경우 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 제2 레벨(IRESET _2)을 가질 수 있는데, 이때, 제2 레벨(IRESET _2)은 평균 레벨(IRESET _M)보다 일정 레벨(σ)이 더 낮은 레벨(즉, IRESET _M -σ)일 수 있다.
이어서, 가변 저항 소자(10)를 '오프' 상태에서 '온' 상태로 전환시키기 위해서는, 가변 저항 소자(10)에 셋 전압(VSET)을 인가해야 하는데, 도 4에 도시된 바와 같이, 가변 저항 소자(10)의 오프 저항(ROFF)에 관계 없이 셋 전압(VSET)은 일정한 값을 가질 수 있다. 이와 같이, 오프 저항(ROFF)이 서로 다른 경우에 가변 저항 소자(10)에 일정한 셋 전압(VSET)을 인가할 경우, 가변 저항 소자(10)가 '온' 상태인 경우 형성되는 전도 경로들의 특성은 서로 다를 수 있다.
구체적으로, 오프 저항(ROFF)이 제2 저항(R2)인 경우에는 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 평균 레벨(IRESET _M)보다 높은 제1 레벨(IRESET _1)을 가지는데, 이때, 오프 저항(ROFF)이 제1 저항(R1) 또는 제3 저항(R3)인 경우와 동일한 셋 전압(VSET)을 인가할 경우 가변 저항 소자(10)의 입장에서는, 오프 저항(ROFF)이 제1 저항(R1) 또는 제3 저항(R3)인 경우에 비해 에너지 과잉이 발생하는 것으로 볼 수 있다. 이에 따라, 오프 저항(ROFF)이 제2 저항(R2)인 경우 가변 저항 소자(10)에 인가되는 에너지는, 오프 저항(ROFF)이 제1 저항(R1)인 경우 가변 저항 소자(10)에 인가되는 에너지에 비해 오버슈트(overshoot)가 발생할 수 있다.
한편, 오프 저항(ROFF)이 제3 저항(R3)인 경우에는 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 평균 레벨(IRESET _M)보다 낮은 제2 레벨(IRESET _2)을 가지는데, 이때, 오프 저항(ROFF)이 제1 저항(R1) 또는 제2 저항(R2)인 경우와 동일한 셋 전압(VSET)을 인가할 경우 가변 저항 소자(10)의 입장에서는 오프 저항(ROFF)이 제1 저항(R1) 또는 제2 저항(R2)인 경우에 비해 에너지 부족이 발생하는 것으로 볼 수 있다. 이에 따라, 오프 저항(ROFF)이 제3 저항(R3)인 경우 가변 저항 소자(10)에 인가되는 에너지는, 오프 저항(ROFF)이 제1 저항(R1)인 경우 가변 저항 소자(10)에 인가되는 에너지에 비해 언더슈트(undershoot)가 발생할 수 있다.
이어서, 가변 저항 소자(10)를 '온' 상태에서 '오프' 상태로 다시 전환하기 위해서는, 가변 저항 소자(10)에 리셋 전압(VRESET)을 인가해야 하는데, 도 4에 도시된 바와 같이, 가변 저항 소자(10)의 오프 전압(ROFF)에 관계 없이 리셋 전압(VRESET)은 일정한 값을 가질 수 있다. 이와 같이, 동일한 리셋 전압(VRESET)을 인가할 경우, 리셋 전압(VRESET)이 인가된 후에 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 도 5에서 도시된 바와 같이, 이전 단계의 '오프' 상태에서와 마찬가지로 일정 레벨(σ)만큼의 저항 산포가 발생할 수 있다.
이와 같이, 가변 저항 소자(10)의 오프 저항(ROFF)의 산포를 고려하지 않고 일정한 셋 전압(VSET)을 인가할 경우, 가변 저항 소자(10)에는 서로 다른 특성을 가지는 전도 경로들이 생성될 수 있다. 따라서, 가변 저항 소자(10)를 다시 '오프' 상태로 전환할 경우 가변 저항 소자(10)에 일정한 리셋 전압(VRESET)을 인가하면, 리셋 전류(IRESET)는 이전 단계의 리셋 전류(IRESET)와 마찬가지로 일정 레벨(σ)만큼의 산포를 가지게 되며, 이에 따라, 오프 저항(ROFF)도 이전 단계의 오프 저항(ROFF)과 마찬가지로 일정 레벨(σ)만큼의 산포를 가지게 된다.
도 6은 도 4에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자에 흐르는 전류를 나타내는 그래프이다.
도 6을 참조하면, X축은 셋 사이클 또는 리셋 사이클의 횟수를 나타내고, Y축은 전류를 A 단위로 나타낸다. 여기서, 가변 저항 소자(10)에 포함된 가변 저항 물질층(12)은 예를 들어, TaOx를 포함할 수 있고, 리셋 전압(VRESET)은 약 4.5 V이고, 셋 전압(VSET)은 약 -3.5 V이며, 리셋 전압(VRESET)과 셋 전압(VSET)의 펄스 폭은 약 1 us일 수 있다.
이때, 셋 사이클 이후에 가변 저항 소자(10)에 흐르는 전류, 즉, 가변 저항 소자(10)에 셋 전압(VSET)을 인가한 후 독출 전압(VREAD)을 인가함으로써 감지한 전류를 셋 전류(ISET)라고 한다. 또한, 리셋 사이클 이후에 가변 저항 소자(10)에 흐르는 전류, 즉, 가변 저항 소자(10)에 리셋 전압(VRESET)을 인가한 후 독출 전압(VREAD)을 인가함으로써 감지한 전류를 리셋 전류(IRESET)라고 한다.
도 6에서, 셋 전류(ISET)는 약 1.00E-5 A 정도의 전류 레벨을 유지하는데, 이때, 셋 전류(ISET)는 셋 사이클의 횟수에 관계 없이 일정한 전류 레벨을 유지하는 것을 알 수 있다. 반면, 리셋 전류(IRESET)는 상대적으로 큰 산포를 가지며, 구체적으로, 약 1.00E-8 내지 약 1.00E-6 정도의 전류 레벨을 가진다. 이때, 리셋 전류(IRESET)는 리셋 사이클의 횟수에 관계 없이 비선형적인 분포를 보이는 것을 알 수 있다.
이와 같이, 가변 저항 소자(10)의 셋 전류(ISET)는 산포가 크지 않은 반면, 리셋 전류(IRESET)는 산포가 상대적으로 크다. 이에 따라, 가변 저항 소자(10)의 '온' 상태와 '오프' 상태 사이에 센싱 마진이 충분히 확보되지 않을 경우 가변 저항 소자(10)는 메모리 소자로 이용되기가 어렵다.
도 7은 본 발명의 일 실시예에 따라 가변 저항 소자에 인가되는 동작 전압들을 나타내는 그래프이다.
도 7을 참조하면, X축은 시간을 초 단위로 나타내고, Y축은 가변 저항 소자에 인가되는 전압을 V 단위로 나타낸다. 여기서, 가변 저항 소자는 도 1에 도시된 가변 저항 소자(10) 또는 도 2에 도시된 가변 저항 소자(10')를 포함할 수 있는데, 이하에서는, 설명의 편의상 가변 저항 소자는 도 1에 도시된 가변 저항 소자(10)를 포함하는 것을 예로 하여 설명하기로 한다. 이때, 가변 저항 소자(10)에 인가되는 전압은 상부 전극(13)과 하부 전극(11)에 인가되는 전압의 차이로서, 구체적으로, 하부 전극(11)의 전압을 기준으로 할 때에 상부 전극(13)의 전압일 수 있다.
먼저, 가변 저항 소자(10)에 리셋 전압(VRESET)이 인가되고, 리셋 전압(VRESET)이 인가된 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)를 감지하기 위하여 독출 전압(VREAD)이 인가될 수 있다. 이때, 독출 전압(VREAD)은 리셋 전압(VRESET)보다 작은 절대 값을 가질 수 있다. 가변 저항 소자(10)에 리셋 전압(VRESET)이 인가되면, 가변 저항 소자(10)는 저저항 상태에서 고저항 상태로 전환될 수 있고, 다시 말해, '온' 상태에서 '오프' 상태로 전환될 수 있고, 이로써, 가변 저항 소자(10)에는 전류가 거의 흐르지 않을 수 있다.
다음으로, 가변 저항 소자(10)에 셋 전압(VSET)이 인가되고, 셋 전압(VSET)이 인가된 가변 저항 소자(10)에 흐르는 셋 전류(ISET)를 감지하기 위하여 독출 전압(VREAD)이 인가될 수 있다. 이때, 독출 전압(VREAD)은 셋 전압(VSET)보다 작은 절대 값을 가질 수 있다. 가변 저항 소자(10)에 셋 전압(VSET)이 인가되면, 가변 저항 소자(10)는 고저항 상태에서 저저항 상태로 전환될 수 있고, 다시 말해, '오프' 상태에서 '온' 상태로 전환될 수 있고, 이로써, 가변 저항 소자(10)에는 전류가 흐를 수 있다.
본 실시예에서, 가변 저항 소자(10)에 인가되는 셋 전압(VSET)은 가변적인 값을 갖도록 결정될 수 있으며, 구체적으로, 이전 단계의 '오프' 상태에서 가변 저항 소자(10)에 흐르는 리셋 전류(ISET)의 산포, 다시 말해, 가변 저항 소자(10)의 오프 저항(ROFF)의 산포에 따라 가변적인 절대 값 또는 펄스 폭을 갖도록 결정될 수 있다.
구체적으로, 이전 단계의 오프 저항(ROFF)이 클수록 리셋 전류(IRESET)는 작은 값을 가질 수 있으므로, 가변 저항 소자(10)가 '오프' 상태에서 '온' 상태로 전환되기 위해 필요한 에너지를 상대적으로 클 수 있다. 따라서, 이 경우, 셋 전압(VSET)은 상대적으로 큰 값을 갖도록 결정될 수 있으며, 다시 말해, 셋 전압(VSET)은 상대적으로 큰 절대 값 또는 펄스 폭을 갖도록 결정될 수 있다.
한편, 이전 단계의 오프 저항(ROFF)이 작을수록 리셋 전류(IRESET)는 큰 값을 가질 수 있으므로, 가변 저항 소자(10)가 '오프' 상태에서 '온' 상태로 전환되기 위해 필요한 에너지를 상대적으로 작을 수 있다. 따라서, 이 경우, 셋 전압(VSET)은 상대적으로 작은 값을 갖도록 결정될 수 있으며, 다시 말해, 셋 전압(VSET)은 상대적으로 작은 절대 값 또는 펄스 폭을 갖도록 결정될 수 있다.
다음으로, 가변 저항 소자(10)에 다시 리셋 전압(VRESET)이 인가되고, 리셋 전압(VRESET)이 인가된 가변 저항 소자(10)에 흐르는 전류를 감지하기 위하여 독출 전압(VREAD)이 인가될 수 있다. 이때, 가변 저항 소자(10)에 인가되는 리셋 전압(VRESET)은 일정한 값을 가질 수 있으며, 구체적으로, 일정한 절대 값 또는 일정한 펄스 폭을 가질 수 있다.
도 8은 본 발명의 일 실시예에 따라 도 7에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자의 동작을 개략적으로 나타낸다.
도 8을 참조하면, 가변 저항 소자(10)가 '오프' 상태인 경우, 가변 저항 소자(10)는 오프 저항(ROFF)을 가질 수 있고, 오프 저항(ROFF)은 도 3에 도시된 바와 같이, 제1 내지 제3 저항들(R1, R2, R3)로 구분될 수 있다. 가변 저항 소자(10)가 제1 저항(R1)을 가지는 경우 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 평균 레벨(IRESET _M)을 가질 수 있다. 가변 저항 소자(10)가 제2 저항(R2)을 가지는 경우 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 제1 레벨(IRESET _1)을 가질 수 있는데, 제1 레벨(IRESET _1)은 평균 레벨(IRESET _M)보다 일정 레벨(σ)이 더 높은 레벨(즉, IRESET_M +σ)일 수 있다. 가변 저항 소자(10)가 제3 저항(R3)을 가지는 경우 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 제2 레벨(IRESET _2)을 가질 수 있는데, 제2 레벨(IRESET _2)은 평균 레벨(IRESET _M)보다 일정 레벨(σ)이 더 낮은 레벨(즉, IRESET _M -σ)일 수 있다.
이어서, 가변 저항 소자(10)를 '오프' 상태에서 '온' 상태로 전환시키기 위해서는, 가변 저항 소자(10)에 셋 전압(VSET)을 인가해야 하는데, 도 7에 도시된 바와 같이, 가변 저항 소자(10)의 오프 저항(ROFF)의 산포에 따라 셋 전압(VSET)은 가변적으로 결정될 수 있다. 이와 같이, 오프 저항(ROFF)의 산포에 따라 가변적인 셋 전압(VSET)을 인가할 경우, 가변 저항 소자(10)가 '온' 상태로 전환되는 경우 가변 저항 소자(10)의 에너지 레벨은 상대적으로 균일할 수 있다.
구체적으로, 오프 저항(ROFF)이 제2 저항(R2)인 경우에는 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 평균 레벨(IRESET _M)보다 높은 제1 레벨(IRESET _1)을 가지므로, 이때, 오프 저항(ROFF)이 제1 저항(R1)인 경우에 인가되는 셋 전압(VSET)에 비해 일정 레벨(△)만큼 작은 셋 전압(VSET - △)을 가변 저항 소자(10)에 인가할 수 있다. 이로써, 가변 저항 소자(10)가 '온' 상태로 전환되는 경우 가변 저항 소자(10)에서 에너지 과잉이 발생하는 것을 줄일 수 있다. 이에 따라, 오프 저항(ROFF)이 제2 저항(R2)인 경우 가변 저항 소자(10)가 '온' 상태로 전환되는 경우 가변 저항 소자(10)의 에너지에서 발생하는 오버슈트는, 도 5에 도시된 오버슈트에 비해 감소될 수 있다.
한편, 오프 저항(ROFF)이 제3 저항(R3)인 경우에는 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 평균 레벨(IRESET _M)보다 낮은 제2 레벨(IRESET _2)을 가지는데, 이때, 오프 저항(ROFF)이 제1 저항(R1)인 경우에 인가되는 셋 전압(VSET)에 비해 일정 레벨(△)만큼 큰 셋 전압(VSET + △)을 가변 저항 소자(10)에 인가할 수 있다. 이로써, 가변 저항 소자(10)가 '온' 상태로 전환되는 경우 가변 저항 소자(10)에서 에너지 부족이 발생하는 것을 줄일 수 있다. 이에 따라, 오프 저항(ROFF)이 제3 저항(R3)인 경우 가변 저항 소자(10)가 '온' 상태로 전환되는 경우 가변 저항 소자(10)의 에너지에서 발생하는 언더슈트는, 도 5에 도시된 언더슈트에 비해 감소될 수 있다.
가변 저항 소자(10)가 '온' 상태로 전환되어 전도 경로를 형성하기 위해 필요한 에너지는 다음의 수학식 1과 같이 표시할 수 있다.
[수학식 1]
P = IV = V2/R
여기서, I는 셋 전류(ISET)이고, V는 셋 전압(VSET)이며, R은 오프 저항(ROFF)이다. 따라서, R의 산포, 즉, 오프 저항(ROFF)의 산포에 따라 셋 전압(VSET)을 변경시키거나 유지시킴으로써, 오프 저항(ROFF)의 산포를 셋 전압(VSET)에서 상쇄시킬 수 있다. 그러므로, 오프 저항(ROFF)의 산포가 클수록 셋 전압(VSET)의 변화량도 커져야 한다. 이에 따라, 가변 저항 소자(10)가 '온' 상태로 전환되어 전도 경로를 형성하기 위해 필요한 에너지를 상대적으로 균일하게 유지할 수 있다.
이어서, 가변 저항 소자(10)를 '온' 상태에서 '오프' 상태로 다시 전환하기 위해서는, 가변 저항 소자(10)에 리셋 전압(VRESET)을 인가해야 하는데, 도 7에 도시된 바와 같이, 가변 저항 소자(10)의 오프 전압(ROFF)에 관계 없이 리셋 전압(VRESET)은 일정한 값을 가질 수 있다. 이때, 리셋 전압(VRESET)이 인가된 후에 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 도 8에 도시된 바와 같이, 이전 단계의 '오프' 상태에 비해 감소된 레벨(σ')만큼의 산포가 발생할 수 있다.
이와 같이, 본 실시예에 따르면, 이전 단계의 오프 저항(ROFF)의 산포에 따라 셋 전압(VSET)을 가변적으로 결정하고, 결정된 셋 전압을 가변 저항 소자(10)에 인가한다. 이로써, 다음 단계에서 동일한 리셋 전압(VRESET)이 인가하더라도, 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)는 도 8에서 도시된 바와 같이, 이전 단계의 '오프' 상태에 비해 산포가 상당히 감소할 수 있다.
도 9는 도 7에 예시된 동작 전압들이 인가되는 경우 가변 저항 소자에 흐르는 전류를 나타내는 그래프이다.
도 9를 참조하면, X축은 셋 사이클 또는 리셋 사이클의 횟수를 나타내고, Y축은 전류를 A 단위로 나타낸다. 여기서, 가변 저항 소자(10)에 포함된 가변 저항 물질층(12)은 예를 들어, TaOx를 포함할 수 있고, 리셋 전압(VRESET)은 약 4.5 V이고, 리셋 전압의 펄스 폭은 약 1 us일 수 있다. 본 실시예에서, 셋 전압(VSET)의 절대 값 또는 펄스 폭은 오프 저항(ROFF)의 산포에 따라 가변적으로 결정될 수 있다.
이때, 셋 사이클 이후에 가변 저항 소자(10)에 흐르는 전류, 즉, 가변 저항 소자(10)에 셋 전압(VSET)을 인가한 후 독출 전압(VREAD)을 인가함으로써 감지한 전류를 셋 전류(ISET)라고 한다. 또한, 리셋 사이클 이후에 가변 저항 소자(10)에 흐르는 전류, 즉, 가변 저항 소자(10)에 리셋 전압(VRESET)을 인가한 후 독출 전압(VREAD)을 인가함으로써 감지한 전류를 리셋 전류(IRESET)라고 한다.
도 9에서, 셋 전류(ISET)는 약 1.00E-5 A 정도의 전류 레벨을 유지하는데, 이때, 셋 전류(ISET)는 셋 사이클의 횟수에 관계 없이 일정한 전류 레벨을 유지하는 것을 알 수 있다. 한편, 리셋 전류(IRESET)는 약 1.00E-8 내지 약 1.00E-7 정도의 전류 레벨을 가지는데, 이때, 리셋 전류(IRESET)의 산포는 도 6에 도시된 리셋 전류의 산포에 비해 크게 감소한 것을 알 수 있다.
도 10은 도 9의 그래프에 따른 가변 저항 소자의 저항 분포를 개략적으로 나타내는 그래프이다.
도 10을 참조하면, X축은 가변 저항 소자의 저항을 나타내고, Y축은 가변 저항 소자들의 개수를 나타낸다. 여기서, 참조부호 'A'는 종래 기술에 따를 경우, 즉, 도 4 및 도 5에 따를 경우 오프 저항(ROFF)의 분포를 나타내고, 참조부호 'B'는 본 발명의 일 실시예에 따를 경우, 즉, 도 7 및 도 8을 따를 경우 오프 저항(ROFF)의 분포를 나타낸다.
도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따라 오프 저항(ROFF)의 산포에 따라 가변적으로 결정되는 셋 전압(VSET)을 가변 저항 소자(10)에 인가함으로써, 가변 저항 소자(10)가 '온' 상태인 경우 가변 저항 소자(10)의 에너지를 상대적으로 균일하게 만들어 줄 수 있으므로, 가변 저항 소자(10)가 다음 단계에서 '오프' 상태인 경우 오프 저항(ROFF)의 산포를 상당히 감소시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치의 동작 방법을 개략적으로 나타내는 흐름도이다.
도 11을 참조하면, 본 실시예에 따른 반도체 장치의 동작 방법은 예를 들어, 도 1에 도시된 가변 저항 소자(10) 또는 도 2에 도시된 가변 저항 소자(10')를 포함하는 반도체 장치의 동작 방법일 수 있다. 이하에서는, 도 1에 도시된 가변 저항 소자(10)를 예로 하여 본 실시예에 따른 반도체 장치의 동작 방법을 상술하기로 한다. 도 1 내지 도 10을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다.
S110 단계에서, 가변 저항 소자(10)에 리셋 전압(VRESET)을 인가한다. 이에 따라, 가변 저항 소자(10)의 저항은 저저항에서 고저항으로 변경될 수 있으며, 다시 말해, 가변 저항 소자(10)는 '온' 상태에서 '오프' 상태로 전환될 수 있다. 예를 들어, 리셋 전압(VRESET)은 약 4.5 V 일 수 있다.
S120 단계에서, 리셋 전압(VRESET)을 인가된 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)를 감지한다. 구체적으로, 절대 값이 리셋 전압(VRESET)보다 작은 독출 전압(VREAD)을 인가하여, 리셋 전압(VRESET)이 인가된 가변 저항 소자(10)에 흐르는 리셋 전류(IRESET)를 감지할 수 있다.
S130 단계에서, 감지된 리셋 전류(IRESET)의 산포를 기초로 하여 셋 전압(VSET)을 결정한다. 구체적으로, 감지된 리셋 전류(IRESET)의 산포, 즉, 가변 저항 소자(10)의 오프 저항(ROFF)의 산포를 기초로 하여 셋 전압(VSET)의 절대 값 또는 펄스 폭을 결정할 수 있다. 이에 대한 설명은, 이하에서 도 12 및 도 13을 참조하여 상술하기로 한다.
S140 단계에서, 가변 저항 소자(10)에 결정된 셋 전압(VSET)을 인가한다. 이에 따라, 가변 저항 소자(10)의 저항은 고저항에서 저저항으로 변경될 수 있으며, 다시 말해, 가변 저항 소자(10)는 '오프' 상태에서 '온' 상태로 전환될 수 있다.
또한, 반도체 장치의 동작 방법은, 셋 전압(VSET)이 인가된 가변 저항 소자(10)에 흐르는 셋 전류(ISET)를 감지하는 단계를 더 포함할 수 있다. 구체적으로, 절대 값이 셋 전압(VSET)보다 작은 독출 전압(VREAD)을 인가하여, 셋 전압(VSET)이 인가된 가변 저항 소자(10)에 흐르는 셋 전류(ISET)를 감지할 수 있다. 나아가, 반도체 장치의 동작 방법은, S140 단계를 수행한 후에 다시 S110 단계를 수행할 수 있다.
도 12는 도 11에 포함된 셋 전압을 결정하는 단계의 일 예를 상세하게 나타내는 흐름도이다.
도 12를 참조하면, S1311 단계에서, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M) 사이의 차이가 제1 범위보다 작은지 판단한다. 판단 결과, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M) 사이의 차이가 제1 범위보다 작은 경우에는 S1315 단계를 수행한다. 한편, 판단 결과, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M) 사이의 차이가 제1 범위보다 큰 경우에는 S1312 단계를 수행한다. 여기서, 제1 범위는 미리 결정될 수 있다. 구체적으로, 반도체 장치의 신뢰성을 더욱 향상시키고자 하는 경우에 제1 범위는 더욱 좁게 결정될 수 있다.
S1312 단계에서, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 작은지 판단한다. 판단 결과, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 작은 경우에는 S1313 단계를 수행한다. 한편, 판단 결과, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 큰 경우에는 S1314 단계를 수행한다.
S1313 단계에서, 셋 전압(VSET)이 증가되도록 셋 전압(VSET)을 변경한다. 구체적으로, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 작으면, 가변 저항 소자(10)를 '오프' 상태에서 '온' 상태로 전환시키기 위해 필요한 에너지 레벨은 상대적으로 크다.
S1314 단계에서, 셋 전압(VSET)이 감소되도록 셋 전압(VSET)을 변경한다. 구체적으로, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 크면, 가변 저항 소자(10)를 '오프' 상태에서 '온' 상태로 전환시키기 위해 필요한 에너지 레벨은 상대적으로 작다.
따라서, S1313 단계 및 S1314 단계에서 상술한 바와 같이, 리셋 전류의 산포에 따라 셋 전압(VSET)이 증가 또는 감소되도록 셋 전압(VSET)을 변경시킴으로써, 가변 저항 소자(10)가 '온' 상태인 경우 가변 저항 소자(10)의 에너지 레벨은 상대적으로 균일할 수 있다.
S1315 단계에서, 셋 전압(VSET)을 유지시킨다. 구체적으로, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M) 사이의 차이가 제1 범위보다 작은 경우에는 셋 전압을 변경할 필요성이 크지 않으므로, 셋 전압(VSET)을 유지시키는 것으로 결정할 수 있다.
도 13은 도 11에 포함된 셋 전압을 결정하는 단계의 다른 예를 상세하게 나타내는 흐름도이다.
도 13을 참조하면, S1321 단계에서, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M)이 실질적으로 동일한지 판단한다. 판단 결과, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M)이 실질적으로 동일한 경우에는 S1325 단계를 수행한다. 한편, 판단 결과, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M)이 실질적으로 동일하지 않은 경우에는 S1322 단계를 수행한다.
S1322 단계에서, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 작은지 판단한다. 판단 결과, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 작은 경우 S1323 단계를 수행한다. 한편, 판단 결과, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 큰 경우 S1324 단계를 수행한다.
S1323 단계에서, 셋 전압(VSET)이 증가되도록 셋 전압(VSET)을 변경한다. 구체적으로, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 작으면, 가변 저항 소자(10)를 '오프' 상태에서 '온' 상태로 전환시키기 위해 필요한 에너지 레벨은 상대적으로 크다.
S1324 단계에서, 셋 전압(VSET)이 감소되도록 셋 전압(VSET)을 변경한다. 구체적으로, 리셋 전류의 감지 레벨(IRESET)이 리셋 전류의 평균 레벨(IRESET _M)보다 크면, 가변 저항 소자(10)를 '오프' 상태에서 '온' 상태로 전환시키기 위해 필요한 에너지 레벨은 상대적으로 작다.
따라서, S1323 단계 및 S1324 단계에서 상술한 바와 같이, 리셋 전류의 산포에 따라 셋 전압(VSET)이 증가 또는 감소되도록 셋 전압(VSET)을 변경시킴으로써, 가변 저항 소자(10)가 '온' 상태인 경우 가변 저항 소자(10)의 에너지 레벨은 상대적으로 균일할 수 있다.
S1325 단계에서, 셋 전압(VSET)을 유지시킨다. 구체적으로, 리셋 전류의 감지 레벨(IRESET)과 리셋 전류의 평균 레벨(IRESET _M)이 실질적으로 동일한 경우에는 셋 전압을 변경할 필요성이 크지 않으므로, 셋 전압(VSET)을 유지시키는 것으로 결정할 수 있다.
도 14는 본 발명의 일 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치를 나타내는 회로도이다.
도 14를 참조하면, 반도체 장치는 예를 들어, 비휘발성 메모리 장치일 수 있고, 비휘발성 메모리 장치의 단위 셀(MC1)은 가변 저항 소자(R) 및 다이오드(D)를 포함할 수 있다. 여기서, 가변 저항 소자(R)는 도 1에 도시된 가변 저항 소자(10) 또는 도 2에 도시된 가변 저항 소자(10')와 실질적으로 동일하게 구현될 수 있다. 가변 저항 소자(R)의 일단은 비트라인(BL)에 연결되고 타단은 다이오드(D)에 연결된다. 다이오드(D)는 양방향으로 동작 가능하며, 워드라인(WL)에 인가되는 전압에 따라 단위 셀(MC1)에 대한 선택 동작을 수행할 수 있다.
반도체 장치가 싱글 비트 비휘발성 메모리 소자인 경우, 가변 저항 소자(R)에 리셋 전압이 인가되면 가변 저항 소자(R)는 저저항에서 고저항으로 변화되어 데이터 '0'이 기입될 수 있고, 셋 전압이 인가되면 가변 저항 소자(R)는 고저항에서 저저항으로 변화되어 데이터 '1'이 기입될 수 있다. 이때, 셋 전압은 가변 저항 소자(R)가 고저항 상태인 경우 가변 저항 소자(R)에 흐르는 리셋 전류의 산포, 다시 말해, 가변 저항 소자(R)의 오프 저항의 산포를 기초로 하여 결정될 수 있다.
도 15는 본 발명의 다른 실시예에 따른 가변 저항 소자를 포함하는 반도체 장치를 나타내는 회로도이다.
도 15를 참조하면, 반도체 장치는 예를 들어, 비휘발성 메모리 장치일 수 있고, 비휘발성 메모리 장치의 단위 셀(MC2)은 가변 저항 소자(R) 및 액세스 트랜지스터(T)를 포함할 수 있다. 여기서, 가변 저항 소자(R)는 도 1에 도시된 가변 저항 소자(10) 또는 도 2에 도시된 가변 저항 소자(10')와 실질적으로 동일하게 구현될 수 있다. 가변 저항 소자(R)의 일단은 비트라인(BL)에 연결되고 타단은 액세스 트랜지스터(T)에 연결된다. 액세스 트랜지스터(T)는 워드라인(WL)에 연결되는 게이트, 가변 저항 소자(R)의 타단에 연결되는 드레인 및 소스 라인(SL)에 연결되는 소스를 가진다. 이때, 액세스 트랜지스터(T)는 워드라인(WL)에 인가되는 전압에 따라 온/오프되어 단위 셀(MC2)에 대한 선택 동작을 수행할 수 있다.
반도체 장치가 싱글 비트 비휘발성 메모리 소자인 경우, 가변 저항 소자(R)에 리셋 전압이 인가되면 가변 저항 소자(R)는 저저항에서 고저항으로 변화되어 데이터 '0'이 기입될 수 있고, 셋 전압이 인가되면 가변 저항 소자(R)는 고저항에서 저저항으로 변화되어 데이터 '1'이 기입될 수 있다. 이때, 셋 전압은 가변 저항 소자(R)가 고저항 상태인 경우 가변 저항 소자(R)에 흐르는 리셋 전류의 산포, 다시 말해, 가변 저항 소자(R)의 오프 저항 산포를 기초로 하여 결정될 수 있다.
도 16은 도 15의 반도체 장치의 일 예를 나타내는 단면도이다.
도 16을 참조하면, 반도체 기판(100)의 소정 영역에 소자 분리막(105)이 제공되어 활성 영역을 한정한다. 활성 영역 내에 서로 이격된 드레인 영역(110) 및 소스 영역(115)이 제공된다. 드레인 영역(110) 및 소스 영역(115) 사이의 활성 영역 상에는 게이트 절연막(120)이 배치되고, 게이트 절연막(120) 상에는 게이트 전극(125)이 배치된다. 이때, 게이트 전극(125)은 연장되어 워드라인의 역할을 하거나 워드라인과 연결될 수 있다. 이러한 게이트 전극(125), 드레인 영역(110) 및 소스 영역(115)은 액세스 트랜지스터(T)를 구성한다.
액세스 트랜지스터(T) 상에는 제1 층간 절연막(130)이 형성되고, 제1 층간 절연막(130) 내에는 제1 및 제2 콘택 플러그들(CP1, CP2)이 형성된다. 소스 영역(115)은 제1 콘택 플러그(CP1)에 의해 소스 라인(SL)에 연결될 수 있고, 드레인 영역(110)은 제2 콘택 플러그(CP2)에 의해 하부 전극(140)에 연결될 수 있다.
제1 층간 절연막(130) 상에는 제2 층간 절연막(160)이 형성되고, 제2 층간 절연막(160) 내의 일부 영역에는 하부 전극(140), 가변 저항 물질층(145) 및 상부 전극(150)이 순차적으로 형성된다. 상부 전극(150)은 제3 콘택 플러그(CP3)를 통해 비트라인(170)과 연결될 수 있다. 이러한 하부 전극(140), 가변 저항 물질층(145) 및 상부 전극(150)은 가변 저항 소자(R)를 구성하고, 가변 저항 소자(R)는 도 1의 가변 저항 소자(10)에 대응될 수 있다.
이상에서는, 본 발명의 실시예들에 따른 가변 저항 소자가 싱글 비트 비휘발성 메모리 소자와 같은 반도체 장치에 포함되는 경우에 대하여 상술하였다. 그러나, 본 발명의 실시예들에 따른 가변 저항 소자는 멀티 비트 비휘발성 메모리 소자와 같은 반도체 장치에 포함되는 경우에도 적용될 수 있다.
또한, 본 발명의 실시예들에 따른 가변 저항 소자는 논리 게이트에 포함되어 로직 회로에도 적용될 수 있으며, 이때, 로직 회로의 면적을 줄일 수 있고, 집적도를 향상시킬 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 가변 저항 소자는 멤리스터(memristor)에 적용될 수 있다. 따라서, 멤리스터의 동작 방법은 도 7 내지 도 13에 도시된 반도체 장치의 동작과 실질적으로 유사하게 구현할 수 있다. 여기서, 멤리스터는 전류의 방향과 양 등을 기억하고 기억된 전류의 방향과 양 등에 따라 저항이 변화하는 특성을 가지는 소자를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 메모리 카드를 나타내는 개략도이다.
도 17을 참조하면, 메모리 카드(200)은 제어기(210)와 메모리(220)를 포함하는데, 제어기(210)와 메모리(220)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(210)에서 명령을 내리면, 메모리(220)는 데이터를 전송할 수 있다. 메모리(220)는 상술된 본 발명의 실시예들 중 어느 하나에 따른 가변 저항 소자를 포함하는 비휘발성 메모리 장치를 포함할 수 있다.
이러한 메모리 카드(200)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card, SM), 씨큐어 디지털 카드(secure digital, SD), 미니 씨큐어 디지털 카드(mini secure digital card, mini SD), 또는 멀티 미디어 카드(multi media card, MMC)와 같은 메모리 장치에 이용될 수 있다.
도 18은 본 발명의 일 실시예에 따른 전자 시스템을 개략적으로 나타내는 블록도이다.
도 18을 참조하면, 전자 시스템(300)은 프로세서(310), 메모리(320), 입/출력 장치(330) 및 인터페이스(340)를 포함할 수 있다. 전자 시스템(300)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.
프로세서(310)는 프로그램을 실행하고, 전자 시스템(300)을 제어하는 역할을 할 수 있다. 여기서, 프로세서(310)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다.
입/출력 장치(330)는 전자 시스템(300)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 전자 시스템(300)은 입/출력 장치(330)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 여기서, 입/출력 장치(330)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다.
메모리(320)는 프로세서(310)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 프로세서(310)에서 처리된 데이터를 저장할 수 있다. 여기서, 메모리(320)는 상술된 본 발명의 실시예들 중 어느 하나에 따른 가변 저항 소자를 포함하는 비휘발성 메모리 장치를 포함할 수 있다.
인터페이스(340)는 전자 시스템(300)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 프로세서(310), 메모리(320), 입/출력 장치(330) 및 인터페이스(340)는 버스(350)를 통하여 서로 통신할 수 있다.
예를 들어, 전자 시스템(300)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state drive, SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 가변 저항 소자를 포함하는 반도체 장치의 동작 방법으로서,
    상기 가변 저항 소자의 저항을 제1 저항에서 상기 제1 저항과 다른 제2 저항으로 변경하기 위한 제1 전압을 상기 가변 저항 소자에 인가하는 단계;
    상기 제1 전압이 인가된 상기 가변 저항 소자에 흐르는 제1 전류를 감지하는 단계;
    감지된 상기 제1 전류의 산포를 기초로 하여, 상기 가변 저항 소자의 상기 저항을 상기 제2 저항에서 상기 제1 저항으로 변경하기 위한 제2 전압을 결정하는 단계; 및
    결정된 상기 제2 전압을 상기 가변 저항 소자에 인가하는 단계를 포함하는 반도체 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 제2 저항은 상기 제1 저항보다 큰 것을 특징으로 하는 반도체 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 제2 전압을 결정하는 단계는,
    상기 제1 전류의 산포를 상기 제1 전류의 평균 레벨과 비교하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  4. 제3항에 있어서,
    상기 제2 전압을 결정하는 단계는,
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨 사이의 차이가 제1 범위보다 크면 상기 제2 전압을 변경하는 단계; 및
    상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨 사이의 차이가 상기 제1 범위보다 작거나 같으면 상기 제2 전압을 유지하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 제2 전압을 변경하는 단계는,
    상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 작은 경우, 상기 제2 전압을 상기 제2 전압보다 큰 제3 전압으로 변경하고,
    상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 큰 경우, 상기 제2 전압을 상기 제2 전압보다 작은 제4 전압으로 변경하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  6. 제4항에 있어서,
    상기 제2 전압을 변경하는 단계는,
    상기 제2 전압의 절대값(magnitude) 및 펄스 폭 중 적어도 하나를 변경하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  7. 제3항에 있어서,
    상기 제2 전압을 결정하는 단계는,
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 다르면 상기 제2 전압을 변경하는 단계; 및
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 동일하면 상기 제2 전압을 유지하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 제2 전압을 변경하는 단계는,
    상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 작은 경우, 상기 제2 전압을 상기 제2 전압보다 큰 제3 전압으로 변경하고,
    상기 제1 전류의 상기 감지 레벨이 상기 제1 전류의 상기 평균 레벨보다 큰 경우, 상기 제2 전압을 상기 제2 전압보다 작은 제4 전압으로 변경하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 제2 전압을 변경하는 단계는,
    상기 제2 전압의 절대 값 및 펄스 폭 중 적어도 하나를 변경하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  10. 제1항에 있어서,
    상기 제2 전압을 결정하는 단계는,
    감지된 상기 제1 전류의 산포가 클수록 상기 제2 전압의 변화량이 크도록 상기 제2 전압을 결정하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  11. 제1항에 있어서,
    상기 제1 전류를 감지하는 단계는,
    절대 값이 상기 제1 전압보다 작은 독출 전압을 인가하여, 상기 제1 전압이 인가된 상기 가변 저항 소자에 흐르는 상기 제1 전류를 감지하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  12. 제1항에 있어서,
    상기 제2 전압이 인가된 상기 가변 저항 소자에 흐르는 제2 전류를 감지하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 제2 전류를 감지하는 단계는,
    절대 값이 상기 제2 전압보다 작은 독출 전압을 인가하여, 상기 제2 전압이 인가된 상기 가변 저항 소자에 흐르는 상기 제2 전류를 감지하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  14. 제1항에 있어서,
    상기 제1 저항은 셋(set) 저항이고, 상기 제2 저항은 리셋(reset) 저항인 것을 특징으로 하는 반도체 장치의 동작 방법.
  15. 가변 저항 소자로서,
    제1 전극 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되어, 상기 제1 전극과 상기 제2 전극 사이에 제1 전압이 인가되면 제1 저항에서 상기 제1 저항보다 큰 제2 저항으로 변화하고, 제2 전압이 인가되면 상기 제2 저항에서 상기 제1 저항으로 변화하는 가변 저항 물질층을 포함하고,
    상기 제2 전압은, 상기 가변 저항 물질층이 상기 제2 저항을 가지는 경우 상기 가변 저항 소자에 흐르는 제1 전류의 산포를 기초로 하여 결정되는 것을 특징으로 하는 가변 저항 소자.
  16. 제15항에 있어서,
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨 사이의 차이가 제1 범위보다 크면 상기 제2 전압은 변경되고,
    상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨 사이의 차이가 상기 제1 범위보다 작거나 같으면 상기 제2 전압은 유지되는 것을 특징으로 하는 가변 저항 소자.
  17. 제15항에 있어서,
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 다르면 상기 제2 전압은 변경되고,
    상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨이 서로 동일하면 상기 제2 전압은 유지되는 것을 특징으로 하는 가변 저항 소자.
  18. 제1 전압이 인가되면 제1 저항에서 상기 제1 저항보다 큰 제2 저항으로 변화하고, 제2 전압이 인가되면 상기 제2 저항에서 상기 제1 저항으로 변화하는 가변 저항 소자; 및
    상기 가변 저항 소자에 직렬로 연결되는 선택 소자를 포함하고,
    상기 제2 전압은, 상기 가변 저항 소자가 상기 제2 저항을 가지는 경우 상기 가변 저항 소자에 흐르는 제1 전류의 산포를 기초로 하여 결정되는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서,
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨 사이의 차이가 제1 범위보다 크면 상기 제2 전압은 변경되고,
    상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨 사이의 차이가 상기 제1 범위보다 작거나 같으면 상기 제2 전압은 유지되는 것을 특징으로 하는 반도체 장치.
  20. 제18항에 있어서,
    상기 제1 전류의 감지 레벨과 상기 제1 전류의 평균 레벨이 서로 다르면 상기 제2 전압은 변경되고,
    상기 제1 전류의 상기 감지 레벨과 상기 제1 전류의 상기 평균 레벨이 서로 동일하면 상기 제2 전압은 유지되는 것을 특징으로 하는 반도체 장치.
KR1020110021869A 2011-03-11 2011-03-11 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 KR20120103913A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110021869A KR20120103913A (ko) 2011-03-11 2011-03-11 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US13/307,672 US8611131B2 (en) 2011-03-11 2011-11-30 Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110021869A KR20120103913A (ko) 2011-03-11 2011-03-11 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20120103913A true KR20120103913A (ko) 2012-09-20

Family

ID=46795456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110021869A KR20120103913A (ko) 2011-03-11 2011-03-11 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Country Status (2)

Country Link
US (1) US8611131B2 (ko)
KR (1) KR20120103913A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130026803A (ko) * 2011-09-06 2013-03-14 삼성전자주식회사 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
CN103858172B (zh) * 2011-10-12 2017-03-08 慧与发展有限责任合伙企业 用于交叉点存储器结构的选择设备
US8832634B2 (en) * 2012-09-05 2014-09-09 Lsi Corporation Integrated circuit characterization based on measured and static apparent resistances
US8879302B2 (en) * 2013-02-26 2014-11-04 Seagate Technology Llc Management of variable resistance data storage device
KR102102175B1 (ko) 2013-11-05 2020-04-21 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 테스트 방법
CN115917651A (zh) * 2020-07-09 2023-04-04 新唐科技日本株式会社 电阻变化型非易失性存储装置及其写入方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118331A (ko) 2004-06-14 2005-12-19 삼성전자주식회사 반도체 메모리에서의 저항 산포 측정회로
JP4524455B2 (ja) 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US8243542B2 (en) * 2005-11-30 2012-08-14 Samsung Electronics Co., Ltd. Resistance variable memory devices and read methods thereof
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US20080043513A1 (en) 2006-08-21 2008-02-21 Heinz Hoenigschmid Intergrated circuit having memory with resistive memory cells
KR100755409B1 (ko) 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
KR100801082B1 (ko) 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
KR100888469B1 (ko) 2007-03-20 2009-03-12 한국과학기술원 원자 힘 현미경과 텅스텐 히터 팁을 이용한 상변화메모리의 피로 측정 시스템 및 그 제어방법
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
US7646632B2 (en) 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
JP5127661B2 (ja) 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
KR101559445B1 (ko) * 2009-04-23 2015-10-13 삼성전자주식회사 상변화 메모리 장치 및 메모리 시스템
KR101097435B1 (ko) * 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US8351251B2 (en) 2009-08-27 2013-01-08 International Business Machines Corporation Multilevel programming of phase change memory
US8213213B2 (en) * 2009-11-09 2012-07-03 National Tsing Hua University Reference current generator for resistance type memory and method thereof

Also Published As

Publication number Publication date
US20120230080A1 (en) 2012-09-13
US8611131B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US8861253B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
US9001551B2 (en) Semiconductor devices including variable resistance elements and methods of operating semiconductor devices
KR101652785B1 (ko) 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법
US9779806B2 (en) Resistive memory sensing methods and devices
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
US8773888B2 (en) Method of operating semiconductor device including variable resistance device
KR102178832B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
JP5978063B2 (ja) 可変抵抗素子を含む半導体装置の動作方法
US20070159869A1 (en) Multi-state resistive memory element, multi-bit resistive memory cell, operating method thereof, and data processing system using the memory element
EP3417456B1 (en) Dual demarcation voltage sensing before writes
KR20120103913A (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US20190122731A1 (en) Non-volatile storage device and driving method
US11302391B2 (en) System and method for reading memory cells
KR20120073086A (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US11694748B2 (en) System and method for reading memory cells

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid