KR20140063821A - 교차점 메모리 구조를 위한 선택 디바이스 - Google Patents

교차점 메모리 구조를 위한 선택 디바이스 Download PDF

Info

Publication number
KR20140063821A
KR20140063821A KR1020147009994A KR20147009994A KR20140063821A KR 20140063821 A KR20140063821 A KR 20140063821A KR 1020147009994 A KR1020147009994 A KR 1020147009994A KR 20147009994 A KR20147009994 A KR 20147009994A KR 20140063821 A KR20140063821 A KR 20140063821A
Authority
KR
South Korea
Prior art keywords
memory cell
backward diode
conductor
memory element
voltage
Prior art date
Application number
KR1020147009994A
Other languages
English (en)
Inventor
길베르토 엠. 리베이로
재니스 에이치. 닉켈
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20140063821A publication Critical patent/KR20140063821A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

본 발명은 제1 전도체와 제2 전도체 사이에 위치된 저항성 메모리 요소를 포함하며, 제1 전도체와 제2 전도체가 저항성 메모리 요소를 활성화시키도록 구성된 메모리셀을 제공한다. 메모리셀은 또한 메모리 요소와 제1 전도체 또는 제2 전도체 중의 어느 하나와의 사이에 메모리 요소와 직렬로 위치된 백워드 다이오드를 포함한다.

Description

교차점 메모리 구조를 위한 선택 디바이스{SELECT DEVICE FOR CROSS POINT MEMORY STRUCTURES}
본 발명은 교차점 메모리 구조를 위한 선택 디바이스에 관한 것이다.
교차점 메모리 어레이는 메모리 셀의 위와 아래에서 직교 방향으로 연장하는 2개의 세트의 전도체들 사이에 위치된 메모리셀의 어레이이다. 예컨대 메모리셀 아래에 위치된 제1 세트의 전도체는 워드 라인으로서 지칭될 수 있는 한편, 메모리셀 위에 위치된 제2 세트의 전도체는 비트 라인으로서 지칭될 수 있다. 교차점 메모리 어레이에서의 각각의 메모리셀은 하나의 워드 라인과 하나의 비트 라인의 교차점에 위치된다. 메모리셀을 판독하거나 기입하기 위해 어레이 내의 하나의 메모리 셀을 선택하는 것은 그 메모리셀에 연관된 워드 라인 및 비트 라인을 활성화시킴으로써 달성될 수 있다. 선택된 메모리셀의 판독은 워드 라인에 전압을 인가하여 선택된 메모리 셀을 통과하는 그 결과의 전류를 측정함으로써 달성될 수 있다. 선택된 메모리셀의 판독 동안, 기생 전류 또는 반선택 전류(half-select current)로도 알려진 누설 전류가 선택된 메모리셀에 인접한 메모리셀에서 발생될 수도 있다. 누설 전류는 선택된 메모리셀을 통과하는 전류에 더해지게 되어, 부정확한 결과를 발생할 가능성이 있다.
교차점 메모리 어레이는 일반적으로 선택되지 않은 메모리셀을 통과하는 누설 전류가 선택된 메모리셀의 판독 또는 기입에 영향을 주는 것을 방지하는 트랜지스터와 같은 선택 디바이스를 포함한다. 예컨대, 트랜지스터는 선택되지 않은 디바이스를 제어 게이트를 통해 오프로 스위칭하는 것을 통해 격리(isolation)를 제공하기 위해 메모리셀과 직렬로 워드 라인과 비트 라인 사이에 위치될 수 있다. 그러나, 이러한 구성은 메모리셀 내의 유효 공간(real estate)을 소모하므로, 어레이 내의 메모리셀의 밀도를 감소시킨다. 몇몇 메모리셀에서, 메모리셀은 비격리된 디바이스(non-isolated device)일 수도 있다. 이러한 메모리셀에서의 누설 전류의 작용을 감소시키기 위해서는, 메모리셀을 판독하기 위해 다수의 샘플링 기술이 이용될 수도 있다. 그러나, 다수의 샘플링 기술을 구현하기 위해서는 추가의 아키텍처 오버헤드(additional architectural overhead)가 사용된다. 몇몇 메모리셀에서는, 메모리 요소 자체가 누설 전류를 금지하도록 메모리셀을 비선형 특성을 나타내게 구성할 수도 있다.
본 기술의 실시예에 따라, 교차점 어레이에서의 각각의 메모리셀은 워드 라인과 비트 라인 사이에 메모리 요소와 직렬로 위치된 백워드 다이오드를 포함한다. 백워드 다이오드는 선택된 메모리셀을 통해 비교적 큰 전류가 흐르도록 하면서 선택된 메모리셀에 인접한 메모리셀을 통과하는 누설 전류를 감소시킴으로써 선택 디바이스로서 작용한다. 또한, 백워드 다이오드는 순방향과 역방향 모두에서 메모리셀을 통해 전류가 흐르도록 하여, 바이폴라 메모리셀을 기입되도록 할 수 있다. 각각의 메모리셀 내에 선택 디바이스를 통합함으로써, 메모리 어레이의 메모리 밀도가 증가될 수 있으며, 다수의 샘플링 기술을 구현하기 위해 사용될 추가의 회로 아키텍처가 제거될 수 있다.
백워드 다이오드를 이용하는 것은 멤리스터(memristor) 또는 기타 메모리 요소의 비선형 요구의 완화를 허용한다. 이것은 비선형 특성을 나타내지 않는 다른 형태의 메모리에서 유용할 수 있다. 또한, 비트 라인 자체와 직렬로 선택 디바이스를 배치함으로써, 그 아래의 실리콘 유효 공간이 디코더, 스위칭 매트릭스, 감지 회로, 및 구동 회로 등과 같은 기타 디바이스에 이용 가능하게 될 수 있다. 백워드 다이오드의 사용은 또한 메모리셀들 간의 격리를 제공하기 위해 트랜지스터의 사용을 제거하여 이용 가능 메모리 밀도를 향상시킨다.
이하의 상세한 설명 및 도면을 참조하여 특정한 실시예를 설명한다.
도 1은 본 발명의 실시예에 따른 데이터 저장 장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 백워드 다이오드(backward diode)의 전류-전압 다이아그램이다.
도 3은 본 발명의 실시예에 따른 메모리셀의 회로도이다.
도 4는 본 발명의 실시예에 따른 판독 동작 동안의 메인 전류 경로 및 누설 전류 경로를 보여주는 메모리셀 어레이의 사시도이다.
도 1은 본 발명의 실시예에 따른 데이터 저장 장치의 블록도이다. 도 1에 도시된 바와 같이, 데이터 저장 장치(100)는 행(row)과 열(column)로 배열된 메모리셀(102)의 어레이를 포함할 수 있다. 본 명세서에서 워드 라인(104)으로 지칭되는 도전성 전극의 세트는 메모리셀(102)의 어레이의 한쪽 위에 연장되고 있다. 각각의 워드 라인(104)은 특정한 행의 메모리셀(102)과 전기 접촉한다. 본 명세서에서 비트 라인(106)으로 지칭되는 도전성 전극의 세트는 메모리셀(102)의 어레이의 다른 쪽 위에 연장되고 있다. 각각의 비트 라인(106)은 특정한 열의 메모리셀(102)과 전기 접촉한다. 각각의 메모리셀(102)은 하나의 워드 라인(104)과 하나의 비트 라인(106)의 교차점에 놓여있다. 각각의 메모리셀(102)은 그 메모리셀(102)에 연관된 특정한 워드 라인(104) 및 비트 라인(106)을 활성화시킴으로써 기입 또는 판독을 위해 선택될 수 있다. 도 3을 참조하여 아래에 추가로 설명되는 바와 같이, 각각의 메모리셀(102)은 백워드 다이오드와 직렬로 접속된 멤리스터를 포함할 수 있다.
데이터 저장 장치는 또한 각각의 워드 라인(104)을 통해 메모리셀(102)에 접속되고 워드 라인(104)에 연관된 특정한 메모리셀(102)을 판독 또는 기입하기 위해 특정한 워드 라인(104)을 활성화시키도록 구성된 워드 라인 제어 회로(108)를 포함한다. 예컨대, 워드 라인 제어 회로(108)는 워드 라인(104) 중의 특정 워드 라인을 선택하기 위해 멀티플렉서를 포함할 수 있다. 판독 또는 기입 동작을 위해 특정 메모리셀을 액세스하는 동안, 선택된 비트 라인과 선택되지 않은 비트 라인은 워드 라인 제어 회로(108)에 의해 동일한 전압으로 설정될 것이다. 데이터 저장 장치는 또한 각각의 비트 라인(106)을 통해 메모리셀(102)에 접속된 비트 라인 제어 회로(110)를 포함한다. 비트 라인 제어 회로(110)는 디멀티플렉서(112), 감지 회로(114), 및 입출력(I/O) 패드(116)를 포함할 수 있다. 디멀티플렉서(112)는 선택된 메모리셀(102)의 비트 라인(106)을 감지 회로(114)에 선택적으로 접속하도록 구성될 수 있다. 워드 라인 제어 회로(108) 및 비트 라인 제어 회로(110)는 선택된 메모리셀(102)에 접속된 해당 워드 라인(104) 및 비트 라인(106)을 활성화시킴으로써 개개의 메모리셀(102)을 액세스하도록 협력하여 동작한다. 본 명세서에서 설명되는 워드 라인 제어 회로(108) 및 비트 라인 제어 회로(110)는 메모리셀(102)을 액세스하기 위해 일례의 실시예에서 사용될 수 있는 회로의 예라는 것을 이해할 것이다. 본 발명의 기술에 따라 메모리셀(102)을 액세스하기 위해 당업자에게 알려진 다른 구성이 이용될 수도 있다.
기입 동작 동안, 워드 라인 제어 회로(108)는 선택된 메모리셀(102)에 대응하는 특정한 워드 라인(104)에 전압을 인가함으로써 선택된 메모리셀(102)에 정보를 기입한다. 비트 라인 제어 회로(110)의 디멀티플렉서(112)는 메모리셀(102)을 접지에 접속함으로써 선택된 메모리셀(102)을 활성화시킨다. 그 후, 선택된 메모리셀(102)을 통해 전류가 흐르게 되어, 메모리셀(102)의 특성에 영향을 주며, 실제로 메모리셀(102)에 논리 1 또는 논리 0을 저장하게 된다. 예컨대, 메모리셀(102)에 포함된 메모리 요소(300)가 멤리스터인 경우, 멤리스터를 통해 흐르는 전류는 멤리스터의 저항을 변화시킨다. 이러한 저항의 변화는 후속의 판독 동작 동안 검출될 수 있다.
판독 동작 동안, 워드 라인 제어 회로(108)는 지정된 전압을 대응하는 워드 라인(104)에 인가함으로써 선택된 메모리셀(102)을 활성화시키며, 디멀티플렉서(112)는 선택된 메모리셀(102)에 대응하는 비트 라인(106)을 감지 회로(114)에 접속한다. 감지 회로(114)에 의해 검출된 그 결과의 전류는 메모리셀(102)의 상태, 예컨대 메모리셀(102)이 논리 1에 대응하는지 아니면 논리 0에 대응하는지의 여부를 나타낸다. 판독의 결과가 그 후 데이터 저장 장치의 I/O 패드(116)에 보내진다. 도 4를 참조하여 아래에 추가로 설명된 바와 같이, 선택된 메모리셀(102)의 판독은 선택된 메모리셀(102)에 인접한 메모리셀(102)에서 발생된 누설 전류에 의해 영향을 받을 수 있으며, 이것은 부정확한 판독 결과를 야기할 수 있다. 실시예에서, 각각의 메모리셀(102)은 인접한 메모리셀로부터의 누설 전류를 감소시키도록 구성된 백워드 다이오드를 포함하며, 이에 의해 판독 동안 부정확한 결과를 획득할 가능성을 감소시킨다. 이러한 방식으로, 백워드 다이오드는 선택된 메모리셀(102)을 인접한 메모리셀(102)로부터 격리하는 선택 디바이스로서 작용한다.
도 2는 본 발명의 실시예에 따른 백워드 다이오드의 전류-전압 다이아그램이다. 전류-전압 다이아그램(200)은 순방향 바이어스된 상태와 역방향 바이어스된 상태 하에서의 백워드 다이오드의 I-V 특성을 보여준다. "백워드 다이오드"라는 표현은 순방향 바이어스 전압에 비하여 역방향 바이어스 전압에 대해 더 우수한 도전 특성을 나타내는 다이오드를 지칭한다. 예컨대, 도 2에 도시된 바와 같이, 백워드 다이오드가 순방향 바이어스될 때, 백워드 다이오드를 통과하는 전류는 전형적인 제너 다이오드와 동일한 특성을 나타낸다. 즉, 임계 전압 Vth 아래에서, 백워드 다이오드를 통과하는 전류는 영(0)에 근접하게 유지된다. 백워드 다이오드는 전압이 임계 전압 Vth를 초과할 때까지는 순방향 바이어스 방향에서 많은 양의 전류를 전도하지 않는다. 그러나, 백워드 다이오드가 역방향 바이어스될 때에는, 백워드 다이오드는 거의 즉각적으로 전도를 개시한다. 즉, 작은 바이어스 전압에 대해, 백워드 다이오드는 순방향 바이어스 방향에서보다는 역방향 바이어스 방향에서 더 커다란 전류를 전도한다. 실시예에서, 백워드 다이오드의 임계 전압 Vth는 실리콘 기술이 사용된 경우에는 대략 0.5 내지 0.7 볼트일 것이다. 백워드 다이오드는 도핑과 같은 표준 제조 공정을 이용할 수 있는 적합한 결정질 반도체, 다결정질 반도체, 비정질 반도체를 이용하여 구현될 수 있다. 적합한 반도체 재료는 다른 것들 중에서도 실리콘, 갈륨 아세나이드, 및 게르마늄을 포함할 수 있다. 예컨대, 백워드 다이오드는 Si COMS(상보형 금속 산화물 반도체) 하부 회로의 상면 상에의 실리콘 박막 증착에 의해 구현될 수 있다. 또한, 백워드 다이오드는 다른 기술에 의해 구현될 수도 있다.
실시예에서, 백워드 다이오드의 임계 전압은 기입 전압 미만이고 기입 전압의 절반보다 크다. 예컨대, 기입 전압 Vw1은 메모리셀(102)을 논리 1을 나타내는 저항값으로 설정하기 위해 이용될 수 있고, 기입 전압 Vw2는 메모리셀(102)을 논리 0을 나타내는 저항값으로 리셋하기 위해 이용될 수 있다. 실리콘 기반 백워드 다이오드의 경우, 예컨대, Vw1은 대략 1.0 내지 2.0 볼트일 수 있으며, Vw2는 대략 -0.5 내지 1.5 볼트일 수 있다. 도 2에 도시된 전압은 실척으로 그려지지 않았다는 것을 이해할 것이다. 백워드 다이오드 및 메모리셀(102)은 둘 모두의 기입 동작 동안 전류를 전도할 것이다. 선택된 메모리셀의 기입 동안, 인접한 메모리셀 양단의 전압은 기입 전압의 절반에서 백워드 다이오드의 임계 전압을 뺀 것보다 항상 작을 것이며(즉, Vw2/2 - Vth 미만), 이것은 선택되지 않은 메모리셀을 효과적으로 격리시킨다. 즉, 백워드 다이오드는 비교적 높은 전류가 선택된 메모리셀(102)을 통과할 수 있도록 하면서, 인접한 메모리셀(102)에서의 역방향으로의 전류 흐름을 금지한다.
메모리셀(102)의 판독 동안에는, 판독 전압 VR의 크기는 백워드 다이오드의 임계 전압보다 작게 될 수 있으며, 예컨대 백워드 다이오드의 임계 전압의 대략 1/2로 될 수 있다. 실리콘 기반 백워드 다이오드의 경우, 예컨대, 판독 전압 VR은 대략 0.1 내지 0.5 볼트의 범위에 있을 수 있다. 또한, 백워드 다이오드에서의 전압 강하는 백워드 다이오드가 역방향 바이어스되므로 무시할 수 있다. 또한, 선택된 메모리셀(102)에 인가된 전압은 음극으로부터 양극으로 백워드 다이오드를 통과하는 전류를 허용하는 역방향 바이어스 전압일 것이다. 메모리셀(102)에서의 멤리스터 디바이스의 앞 또는 뒤 중의 어느 하나에 백워드 다이오드를 배치함으로써, 인접한 선택되지 않은 메모리셀 양단의 전압은 판독 전압의 절반에서 백워드 다이오드의 임계 전압을 뺀 것보다 항상 작을 것이며(즉, VR/2 - Vth 미만), 이것은 선택되지 않은 메모리셀을 효과적으로 격리시킨다. 즉, 백워드 다이오드는 비교적 높은 전류가 선택된 메모리셀(102)을 통해 흐르도록 하면서, 인접한 메모리셀(102)에서의 역방향으로의 전류 흐름을 금지한다.
도 3은 본 발명의 실시예에 따른 메모리셀의 회로도이다. 도 3에 도시된 바와 같이, 각각의 메모리셀(102)은 메모리 요소(300)와, 메모리 요소(300)와 직렬로 해당 워드 라인(104)과 비트 라인(106) 사이에 위치된 백워드 다이오드(302)를 포함할 수 있다. 메모리 요소(300)는 멤리스터, 상변화 물질 저항기(Phase Change Material resistor), 도전성 브리지 저항기, 전이 금속 산화물계 저항기(transition metal oxide based resistor), 또는 저항성 변화 메모리의 임의의 구현예와 같은 저항성 메모리 요소이어도 된다. 본 명세서에 사용되는 바와 같이, 저항성 메모리 요소라는 표현은 메모리 요소의 논리 상태(예컨대, 메모리 요소가 1을 저장하는지 아니면 0을 저장하는지의 여부)가 메모리 요소의 저항에 의해 표시되는 메모리 요소를 지칭한다. 저항성 메모리 요소에서, 메모리 요소가 나타내는 저항은 예컨대 저항성 메모리 요소에 전류를 통과시키거나 또는 저항성 메모리 요소를 자기장에 놓이게 함으로써 변화될 수 있다.
백워드 다이오드(302)의 극성은, 선택된 메모리셀(102)의 백워드 다이오드(302)가 판독 동작 동안 역방향 바이어스되는 한편, 인접한 메모리셀(102)의 적어도 몇몇 메모리셀의 백워드 다이오드(302)가 백워드 다이오드(302)의 임계 전압 미만의 전압 레벨로 순방향 바이어스되도록 지향될 수 있다. 이러한 방식으로, 판독 동작 동안, 백워드 다이오드(302)는 전류가 선택된 메모리셀(102)을 통과할 수 있도록 하면서, 누설 전류가 인접한 셀을 통과하는 것을 금지한다. 실시예에서, 백워드 다이오드(302)는 다른 것들 중에서도 비정질 실리콘 및 미정질(microcrystalline) 실리콘과 같은 저온에서 증착될 수 있는 재료로 구성될 수 있다. 이러한 방식으로, 백워드 다이오드(302)는 비정질 실리콘, 미정질 실리콘, 또는 이들의 몇몇 조합을 이미 형성된 메모리 요소(300) 위에 메모리 요소(300)에 악영향을 주지 않고서 증착함으로써 형성될 수 있다. 백워드 다이오드(302)를 각각의 메모리 요소(300)와 직렬로 배치하는 효과는 도 4를 참조하여 더욱 명확하게 이해될 수 있다.
도 4는 본 발명의 실시예에 따라 판독 동작 동안의 메인 전류 경로 및 누설 전류 경로를 보여주는 메모리셀 어레이의 사시도이다. 도 4에 도시된 바와 같이, 메모리셀 어레이는 WL1∼WL5로 표시된 워드 라인(104) 및 BL1∼BL4로 표시된 비트 라인(106)에 전기 접속된 메모리셀(102)의 매트릭스를 포함한다. 또한, 선택된 메모리셀(400)은 선택된 메모리셀(400)을 판독하기 위해 워드 라인 제어 회로(108) 및 비트 라인 제어 회로(110)에 의해 활성화된다. 선택된 메모리셀(400)은 워드 라인 WL2과 비트 라인 BL3의 교차점에 있다. 도 4에 도시된 바와 같이, 선택된 메모리셀(400)은 판독 전압 VR을 선택된 메모리셀(400)의 워드 라인(104)에 인가하고 선택된 메모리셀(400)의 비트 라인(106)을 감지 회로(114)에 접속함으로써 판독된다. 선택된 메모리셀(400)에 대해 측정된 전류는 선택된 메모리셀(400)의 논리 상태, 즉 선택된 메모리셀(400)이 논리 1을 저장하는지 아니면 논리 0을 저장하는지의 여부를 나타낸다. 감지 회로(114)는 감지 증폭기의 비제한적인 예로서 비트 라인(106)에 접속된 전류 대 전압 컨버터(402) 및 전류 대 전압 컨버터(402)의 출력에 접속된 비교기(404)를 포함할 수 있다. 전류 대 전압 컨버터(402)의 출력 전압은 선택된 메모리셀(400)을 통과하는 전류에 비례한다. 비교기(404)는 선택된 메모리셀(400)의 논리 상태를 판정하기 위해 전류 대 전압 컨버터(402)의 출력 전압을 임계 전압에 비교한다.
도 4는 또한 선택된 메모리셀(400)의 워드 라인(104)에 인가된 전압에 기인하는 메모리셀 어레이를 통과하는 전류 경로를 도시하고 있다. 선택된 메모리셀(102)을 통과하는 메인 전류 경로는 실선 화살표로 표시되어 있다. 누설 전류의 경로는 점선 화살표로 표시되어 있고, 메모리셀 A(406), 메모리셀 B(408), 및 메모리셀 C(410)로서 언급되는 인접한 메모리셀(102) 중의 3개의 메모리셀을 통과하는 경로를 따른다. 점선으로 나타낸 바와 같이, 선택된 메모리셀(400)의 워드 라인(104) 상의 전압은, 선택된 워드 라인(104)으로부터 인접한 메모리셀 A(406)를 통해 인접한 비트 라인(106)으로, 인접한 비트 라인(106)을 따라 메모리셀 B(408)로, 메모리셀 B(408)를 통해 인접한 워드 라인(104)으로, 인접한 워드 라인(104)을 따라 인접한 메모리셀 C(410)로, 메모리셀 C(410)를 통해 선택된 비트 라인(106)으로의 경로를 따르는 누설 전류를 촉진하는 경향이 있다. 이 경로를 따르는 누설 전류는 선택된 메모리셀(400)을 통과하는 메인 전류에 추가될 것이다. 하나의 누설 경로가 도시되어 있지만, 다른 인접한 메모리셀(102)에 대해 유사한 누설 경로가 존재할 것이라는 것을 이해할 것이다.
도시된 누설 경로에 기초하여, 인접한 비트 라인(106)과 인접한 워드 라인(104)의 교차점에 위치되는 메모리셀 B(408)가 선택된 메모리셀(400)에 비하여 반대의 전압 극성을 가질 것이라는 것을 알 수 있다. 그러므로, 선택된 메모리셀(400)의 백워드 다이오드(302)(도 3)가 역방향으로 바이어스될 때, 인접한 메모리셀 B(408)의 백워드 다이오드(302)는 순방향으로 바이어스될 것이다. 또한, 판독 전압 VR의 크기는 각각의 백워드 다이오드(302)의 임계 전압보다 작다. 이에 따라, 메모리셀 B(408)의 백워드 다이오드(302)는 인접한 메모리셀 B를 통과하는 커다란 전류를 효과적으로 차단하고, 누설 전류를 금지한다. 이와 동시에, 선택된 메모리셀(400)의 역방향 바이어스된 백워드 다이오드(302)는 전류가 선택된 메모리셀(400)을 통과할 수 있도록 한다.

Claims (15)

  1. 메모리셀에 있어서,
    제1 전도체와 제2 전도체 사이에 배치되며, 상기 제1 전도체와 상기 제2 전도체가 저항성 메모리 요소를 활성화시키도록 구성되는, 저항성 메모리 요소; 및
    상기 메모리 요소와 상기 제1 전도체 또는 상기 제2 전도체 중 어느 하나의 전도체와의 사이에 상기 메모리 요소와 직렬로 배치된 백워드 다이오드(backward diode)
    를 포함하는 메모리셀.
  2. 제1항에 있어서,
    상기 저항성 메모리 요소는 멤리스터, 상변화 물질 저항기(Phase Change Material resistor), 도전성 브리지 저항기, 및 전이 금속 산화물계 저항기(transition metal oxide based resistor) 중의 하나 이상을 포함하는, 메모리셀.
  3. 제1항에 있어서,
    상기 저항성 메모리 요소는, 상기 제1 전도체 및 상기 제2 전도체 양단에 상기 백워드 다이오드를 역방향으로 바이어스하고 상기 백워드 다이오드의 임계 전압 미만인 전압을 인가함으로써 판독되도록 구성되는, 메모리셀.
  4. 제1항에 있어서,
    상기 저항성 메모리 요소는 상기 제1 전도체 및 상기 제2 전도체 양단에 상기 백워드 다이오드의 임계 전압보다 큰 전압을 인가함으로써 기입되도록 구성되는, 메모리셀.
  5. 제1항에 있어서,
    상기 백워드 다이오드는 비정질 실리콘, 미정질 실리콘(microcrystalline silicon), 또는 이들의 조합을 포함하는, 메모리셀.
  6. 데이터 저장 장치에 있어서,
    복수의 메모리셀을 포함하는 메모리셀 어레이;
    상기 메모리셀 어레이의 제1 측 상에 배치되고, 상기 복수의 메모리셀에 전기 접속되는 워드 라인; 및
    상기 워드 라인에 직교하여 상기 메모리셀 어레이의 제2 측 상에 배치되고, 상기 복수의 메모리셀에 전기 접속되는 비트 라인을 포함하며,
    상기 복수의 메모리셀의 각각의 메모리셀이 상기 워드 라인 중의 하나의 워드 라인과 상기 비트 라인 중의 하나의 비트 라인의 교차점에 놓여지며,
    각각의 상기 복수의 메모리셀이,
    상기 하나의 워드 라인과 상기 하나의 비트 라인 사이에 배치된 저항성 메모리 요소; 및
    상기 메모리 요소와 상기 워드 라인 또는 상기 비트 라인 중의 어느 하나와의 사이에 상기 메모리 요소와 직렬로 배치되는 백워드 다이오드를 포함하는,
    데이터 저장 장치.
  7. 제6항에 있어서,
    상기 저항성 메모리 요소는 멤리스터, 상변화 물질 저항기, 저항성 브리지 저항기, 및 전이 금속 산화물계 저항기 중의 하나 이상을 포함하는, 데이터 저장 장치.
  8. 제6항에 있어서,
    상기 복수의 메모리셀의 선택된 메모리셀은, 상기 선택된 메모리셀에 대응하는 워드 라인 및 비트 라인 양단에, 상기 선택된 메모리셀의 상기 백워드 다이오드를 역방향 바이어스하는 전압을 인가함으로써 판독되도록 구성되며, 상기 전압의 크기는 상기 선택된 메모리셀의 상기 백워드 다이오드의 임계 전압보다 작은, 데이터 저장 장치.
  9. 제6항에 있어서,
    상기 복수의 메모리셀의 선택된 메모리셀은, 상기 선택된 메모리셀에 대응하는 워드 라인 및 비트 라인 양단에, 상기 선택된 메모리셀의 상기 백워드 다이오드를 역방향 바이어스하고, 누설 전류 경로에 있는 상기 메모리셀의 하나 이상의 메모리셀의 상기 백워드 다이오드를 순반향 바이어스하는 전압을 인가함으로써 판독되도록 구성되는, 데이터 저장 장치.
  10. 제6항에 있어서,
    선택된 메모리셀은, 상기 선택된 메모리셀에 대응하는 워드 라인 및 비트 라인 양단에, 상기 백워드 다이오드의 임계 전압의 크기보다 큰 크기를 갖는 전압을 인가함으로써 기입되도록 구성되는, 데이터 저장 장치.
  11. 제6항에 있어서,
    상기 백워드 다이오드는 비정질 실리콘, 미정질 실리콘, 또는 이들의 조합을 포함하는, 데이터 저장 장치.
  12. 메모리셀을 형성하는 방법에 있어서,
    2개의 전극 사이에 저항성 메모리 요소를 배치하는 단계; 및
    상기 2개의 전극 사이에 상기 저항성 메모리 요소와 직렬로 백워드 다이오드를 배치하는 단계
    를 포함하는 메모리셀을 형성하는 방법.
  13. 제12항에 있어서,
    상기 저항성 메모리 요소를 배치하는 단계는 멤리스터를 형성하는 단계를 포함하는, 메모리셀을 형성하는 방법.
  14. 제12항에 있어서,
    상기 백워드 다이오드를 배치하는 단계는, 비정질 실리콘, 미정질 실리콘, 또는 이들의 조합을 함유하는 백워드 다이오드를 상기 저항성 메모리 요소 위에 형성하는 단계를 포함하는, 메모리셀을 형성하는 방법.
  15. 제12항에 있어서,
    상기 백워드 다이오드는, 기입 전압의 크기보다 작고 상기 기입 전압의 크기의 대략 절반보다 큰 임계 전압을 나타내도록 구성되는, 메모리셀을 형성하는 방법.
KR1020147009994A 2011-10-12 2011-10-12 교차점 메모리 구조를 위한 선택 디바이스 KR20140063821A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/056006 WO2013055332A1 (en) 2011-10-12 2011-10-12 Select device for cross point memory structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167007303A Division KR101634194B1 (ko) 2011-10-12 2011-10-12 교차점 메모리 구조를 위한 선택 디바이스

Publications (1)

Publication Number Publication Date
KR20140063821A true KR20140063821A (ko) 2014-05-27

Family

ID=48082209

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167007303A KR101634194B1 (ko) 2011-10-12 2011-10-12 교차점 메모리 구조를 위한 선택 디바이스
KR1020147009994A KR20140063821A (ko) 2011-10-12 2011-10-12 교차점 메모리 구조를 위한 선택 디바이스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167007303A KR101634194B1 (ko) 2011-10-12 2011-10-12 교차점 메모리 구조를 위한 선택 디바이스

Country Status (6)

Country Link
US (1) US9299746B2 (ko)
EP (1) EP2766907A4 (ko)
KR (2) KR101634194B1 (ko)
CN (1) CN103858172B (ko)
TW (1) TWI523014B (ko)
WO (1) WO2013055332A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431906B (zh) * 2013-07-31 2018-06-05 慧与发展有限责任合伙企业 存储器单元、数据存储装置以及形成存储器单元的方法
US9230647B2 (en) 2013-12-27 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof
US20160148681A1 (en) * 2014-11-20 2016-05-26 Infineon Technologies Ag Parallel forming of memory cells
US9934852B2 (en) 2015-01-23 2018-04-03 Hewlett Packard Enterprise Development Lp Sensing an output signal in a crossbar array based on a time delay between arrival of a target output and a sneak output
WO2016153513A1 (en) * 2015-03-26 2016-09-29 Hewlett Packard Enterprise Development Lp Code comparators
WO2017023245A1 (en) * 2015-07-31 2017-02-09 Hewlett Packard Enterprise Development Lp Data sensing in crosspoint memory structures
WO2017131628A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Memristive bit cell with switch regulating components
JP2020155630A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
JP2020155585A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
US11545201B2 (en) * 2020-06-23 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with unipolar selector

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US6504779B2 (en) 2001-05-14 2003-01-07 Hewlett-Packard Company Resistive cross point memory with on-chip sense amplifier calibration method and apparatus
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6937509B2 (en) 2003-09-08 2005-08-30 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
US7057258B2 (en) 2003-10-29 2006-06-06 Hewlett-Packard Development Company, L.P. Resistive memory device and method for making the same
US7002197B2 (en) 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
EP1797604A1 (en) 2004-09-27 2007-06-20 Koninklijke Philips Electronics N.V. Electric device with nanowires comprising a phase change material
US7035141B1 (en) 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7397074B2 (en) 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7180770B2 (en) 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7355886B1 (en) 2006-12-05 2008-04-08 Spansion Llc Method of programming, erasing and reading memory cells in a resistive memory array
JP5222619B2 (ja) * 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
US9184213B2 (en) 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8207520B2 (en) 2010-04-02 2012-06-26 Hewlett-Packard Development Company, L.P. Programmable crosspoint device with an integral diode
KR101744757B1 (ko) * 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
KR20120103913A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Also Published As

Publication number Publication date
KR20160036643A (ko) 2016-04-04
TW201329979A (zh) 2013-07-16
CN103858172B (zh) 2017-03-08
TWI523014B (zh) 2016-02-21
EP2766907A1 (en) 2014-08-20
US9299746B2 (en) 2016-03-29
WO2013055332A1 (en) 2013-04-18
EP2766907A4 (en) 2015-04-01
CN103858172A (zh) 2014-06-11
US20140313816A1 (en) 2014-10-23
KR101634194B1 (ko) 2016-06-28

Similar Documents

Publication Publication Date Title
KR101634194B1 (ko) 교차점 메모리 구조를 위한 선택 디바이스
KR100878306B1 (ko) 정보 저장 장치
KR101514125B1 (ko) 분리된 판독/기록 경로를 갖는 메모리 셀
US7719873B2 (en) Memory and semiconductor device with memory state detection
US8085615B2 (en) Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
CN100409363C (zh) 数据存储器件及其制造方法
US7016222B2 (en) Nonvolatile semiconductor memory device
US8780609B2 (en) Variable-resistance memory device and driving method thereof
KR100855727B1 (ko) 저 전력 응용을 위한 고 밀도 메모리 어레이
KR102316937B1 (ko) 셀렉터 전압 보상 기능을 갖는 자기 랜덤-액세스 메모리
Chen Accessibility of nano-crossbar arrays of resistive switching devices
TW525160B (en) Magneto-resistive memory and its reading-out method
US9911491B2 (en) Determining a resistance state of a cell in a crossbar memory array
KR20030091724A (ko) 데이터 저장 장치 내의 저항 메모리 셀의 저항 상태 감지방법
US7755922B2 (en) Non-volatile resistance changing for advanced memory applications
JP4490323B2 (ja) メモリ装置
US7310268B2 (en) Float gate memory device
KR101361570B1 (ko) 저항 감지 엘리먼트 블록 소거 및 단방향 기록을 갖는 비휘발성 메모리 어레이
JP5688081B2 (ja) ブロック消去および一方向書込みを行う抵抗検知素子を有する不揮発性メモリアレイ
US20210295888A1 (en) Memory device
US9842639B1 (en) Systems and methods for managing read voltages in a cross-point memory array
US11335390B1 (en) Negative word line biasing for high temperature read margin improvement in MRAM

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E801 Decision on dismissal of amendment
A107 Divisional application of patent