DE102018121817A1

DE102018121817A1 - Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle

Info

Publication number: DE102018121817A1
Application number: DE102018121817.6A
Authority: DE
Inventors: Suk-Soo Pyo; Hyun-Taek Jung; So-Hee Hwang; Tae-Joong Song
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2017-09-15
Filing date: 2018-09-07
Publication date: 2019-03-21
Also published as: CN109509492A; US10762958B2; CN109509492B; US20190088322A1

Abstract

Ein Verfahren zum Steuern einer Referenzzelle (R) in einem resistiven Speicher (100), um Werte zu identifizieren, welche in einer Mehrzahl von Speicherzellen (M) gespeichert sind, ist vorgesehen. Das Verfahren weist ein Schreiben eines ersten Werts zu der Mehrzahl von Speicherzellen (M), ein Vorsehen für die Referenzzelle (R) von monoton zunehmenden oder monoton abnehmenden Referenzströmen (I_REF) auf. Das Verfahren weist ein Lesen der Mehrzahl von Speicherzellen (M), wenn jeder der Referenzströme (I_REF) für die Referenzzelle (R) vorgesehen ist, und ein Bestimmen eines Lesereferenzstroms basierend auf einer Ansammlung von Ergebnissen des Lesens auf.

Description

HINTERGRUND
Das erfinderische Konzept bezieht sich auf eine resistive Speichervorrichtung und genauer auf eine resistive Speichervorrichtung, welche eine Referenzzelle aufweist, und ein Verfahren zum Steuern der Referenzzelle.
Resistive Speichervorrichtungen können Daten in Speicherzellen, welche Elemente variablen Widerstands aufweisen, speichern. Um die Daten, welche in den Speicherzellen der resistiven Speichervorrichtungen gespeichert sind, zu erfassen kann beispielsweise ein Lesestrom für die Speicherzellen vorgesehen sein. Eine Spannung, welche aufgrund des Lesestroms und der Elemente variablen Widerstands der Speicherzellen erzeugt wird, kann erfasst werden.
In den Speicherzellen, welche bestimmte Werte speichern, können Widerstände der Elemente variablen Widerstands Verteilungen haben, welche gemäß einer Prozessspannungstemperatur (PVT) und dergleichen variieren können. Um die Werte, welche in den Speicherzellen gespeichert sind, genau zu lesen, kann es wichtig sein, einen Grenzwiderstand, welcher verwendet werden kann, um Verteilungen von Widerständen, welche jeweils unterschiedlichen Werten entsprechen, genau und unverzüglich einzustellen.
KURZFASSUNG
Das erfinderische Konzept sieht eine resistive Speichervorrichtung und genauer eine resistive Speichervorrichtung vor, welche in der Lage ist, Werte, welche in Speicherzellen gespeichert sind, durch ein Steuern einer Referenzzelle genau zu lesen, und ein Verfahren zum Steuern der Referenzzelle.
Gemäß einem Aspekt des erfinderischen Konzepts ist ein Verfahren zum Steuern einer Referenzzelle, welche in einem resistiven Speicher enthalten ist, vorgesehen, um Werte, welche in einer Mehrzahl von Speicherzellen gespeichert sind, zu identifizieren. Das Verfahren weist ein Schreiben eines ersten Wertes zu der Mehrzahl von Speicherzellen auf, ein Vorsehen für die Referenzzelle von Referenzströmen, welche monoton zunehmen oder monoton abnehmen, ein Lesen der Mehrzahl von Speicherzellen, wenn jeder der Referenzströme für die Referenzzelle vorgesehen ist, und ein Bestimmen eines Lesereferenzstroms basierend auf Ergebnissen des Lesens.
Gemäß einem anderen Aspekt des erfinderischen Konzepts ist ein Verfahren zum Steuern einer Referenzzelle in einem resistiven Speicher zum Identifizieren von Werten, welche in einer Mehrzahl von Speicherzellen gespeichert sind, vorgesehen. Das Verfahren weist ein Schreiben eines ersten Wertes zu der Mehrzahl von Speicherzellen auf, ein Einstellen von monoton zunehmenden oder monoton abnehmenden Widerständen eines Referenzwiderstandes, welcher mit der Referenzzelle verbunden ist und durch welchen ein Referenzstrom hindurchtritt, ein Lesen der Mehrzahl von Speicherzellen unter jedem von Widerständen des Referenzwiderstandes; und ein Bestimmen eines Lesereferenzwiderstandes basierend auf dem Ergebnis des Lesens auf.
Gemäß einem anderen Aspekt des erfinderischen Konzepts ist eine resistive Speichervorrichtung vorgesehen, welche konfiguriert ist, um ein Referenzanpassungssignal zu empfangen. Die resistive Speichervorrichtung weist eine Zellanordnung auf, welche Speicherzellen und eine Referenzzelle aufweist. Die Speicherzellen sind mit jeweiligen ersten Sourceleitungen und jeweiligen ersten Bitleitungen verbunden, und die Referenzzelle ist mit einer zweiten Sourceleitung und einer zweiten Bitleitung verbunden. Die resistive Speichervorrichtung weist eine Stromquellenschaltung auf, welche konfiguriert ist, um in Antwort auf einen Lesebefehl einen Lesestrom und einen variablen Referenzstrom jeweils für die Speicherzellen und die Referenzzelle über die ersten Sourceleitungen oder die zweite Sourceleitung vorzusehen. Die resistive Speichervorrichtung weist eine Verstärkungsschaltung auf, welche konfiguriert ist, um Spannungen zwischen den ersten Sourceleitungen, welche mit den Speicherzellen verbunden sind, und einer zweiten Sourceleitung, welche mit der Referenzzelle verbunden ist, zu erfassen, und eine Steuerschaltung, welche konfiguriert, um die Stromquellenschaltung zu steuern derart, dass der Referenzstrom unabhängig von dem Lesestrom in Antwort auf das Referenzanpassungssignal angepasst werden kann.
Figurenliste
Ausführungsformen des erfinderischen Konzepts werden deutlicher aus der folgenden detaillierten Beschreibung zusammengenommen mit den beigefügten Zeichnungen verstanden werden, in welchen:

1 ein Blockschaltbild ist, welches eine Speichervorrichtung und einen Controller gemäß beispielhaften Ausführungsformen veranschaulicht;
2 ein Zeitdiagramm ist, welches ein Beispiel einer Kommunikation zwischen der Speichervorrichtung und dem Controller der 1 gemäß einer beispielhaften Ausführungsform veranschaulicht;
3 ein Diagramm ist, welches ein Beispiel einer Speicherzelle veranschaulicht, welche in 1 gemäß beispielhaften Ausführungsformen veranschaulicht ist;
4 ein Graph ist, welcher Verteilungen von Widerständen zeigt, welche durch die Speicherzelle, welche in 3 gemäß beispielhaften Ausführungsformen veranschaulicht ist, vorgesehen sind;
5A und 5B Blockschaltbilder sind, welche Beispiele der Speichervorrichtung der 1 gemäß beispielhaften Ausführungsformen zeigen;
6 ein Schaltbild ist, welches ein Beispiel einer Stromquellenschaltung, welche in 1 veranschaulicht ist, gemäß beispielhaften Ausführungsformen zeigt;
7A und 7B Schaltbilder sind, welche Beispiele einer Referenzwiderstandsschaltung zeigen, welche in 1 gemäß beispielhaften Ausführungsformen veranschaulicht ist;
8 ein Flussdiagramm ist, welches ein Verfahren zum Steuern einer Referenzzelle gemäß beispielhaften Ausführungsformen veranschaulicht;
9A und 9B Flussdiagramme sind, welche Beispiele von Operationen S200 bis S600 zeigen, welche in 8 gemäß beispielhaften Ausführungsformen gezeigt sind;
10 ein Flussdiagramm ist, welches ein Beispiel der Operation S800, welche in 8 gezeigt ist, gemäß einer beispielhaften Ausführungsform zeigt;
11 ein Graph ist, welcher ein Beispiel einer Operation zum Bestimmen eines Grenzwiderstandes durch Operation S800a, welche in 10 gezeigt ist, gemäß beispielhaften Ausführungsformen zeigt;
12 ein Flussdiagramm ist, welches ein Beispiel der Operation S800b zeigt, welche in 8 gemäß beispielhaften Ausführungsformen gezeigt ist;
13 ein Graph ist, welcher ein Beispiel einer Operation zum Bestimmen eines Grenzwiderstandes durch die Operation S800b, welche in 12 gezeigt ist, gemäß beispielhaften Ausführungsformen zeigt;
14 ein Blockschaltbild ist, welches eine Speichervorrichtung gemäß beispielhaften Ausführungsformen zeigt; und
15 ein Blockschaltbild ist, welches ein Ein-Chip-System zeigt, welches die Speichervorrichtung gemäß beispielhaften Ausführungsformen aufweist.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRNGSFORMEN
Es wird angemerkt, dass Aspekte des erfinderischen Konzepts, welche hinsichtlich einer Ausführungsform beschrieben sind, in einer unterschiedlichen Ausführungsform inkorporiert sein können, obwohl nicht spezifisch relativ dazu beschrieben. Das heißt, dass alle Ausführungsformen und/oder Merkmale einer beliebigen Ausführungsform auf einem beliebigen Weg und/oder in einer beliebigen Kombination kombiniert werden können. Diese und andere Aufgaben und/oder Aspekte des vorliegenden erfinderischen Konzepts werden im Detail in der Beschreibung, welche untenstehend erläutert ist, erklärt.
1 ist ein Blockschaltbild, welches eine Speichervorrichtung 100 und einen Controller 200 gemäß einer beispielhaften Ausführungsform veranschaulicht, und 2 ist ein Zeitdiagramm, welches ein Beispiel einer Kommunikation zwischen der Speichervorrichtung 100 und dem Controller 200 der 1 gemäß einer beispielhaften Ausführungsform zeigt.
Bezugnehmend auf 1 kann die Speichervorrichtung 100 mit dem Controller 200 kommunizieren. Die Speichervorrichtung 100 kann einen Befehl CMD wie beispielsweise einen Schreibbefehl, einen Lesebefehl und/oder eine Adresse ADDR von dem Controller 200 empfangen und kann Daten DATA (d.h. Schreibdaten) von dem Controller 200 empfangen und/oder Daten DATA (d.h. Lesedaten) zu dem Controller 200 übertragen. Zusätzlich kann, wie in 1 veranschaulicht ist, die Speichervorrichtung 100 ein Referenzanpassungssignal ADJ von dem Controller 200 empfangen. Obwohl der Befehl CMD, die Adresse ADDR, die Daten DATA und das Referenzanpassungssignal ADJ in 1 getrennt veranschaulicht sind, können in einigen Ausführungsformen wenigstens zwei des Befehls CMD, der Adresse ADDR, der Daten DATA und/oder des Referenzanpassungssignals ADJ über einen gleichen Kanal übertragen werden. Wie in 1 veranschaulicht ist, kann die Speichervorrichtung 100 eine Zellanordnung 110, eine Stromquellenschaltung 120, eine Referenzwiderstandsschaltung 130, eine Verstärkungsschaltung 140, eine Steuerschaltung 150 und/oder einen nichtflüchtigen Speicher (NVM) 160 aufweisen. Wenn hierin verwendet, weist der Betriff „und/oder“ eine beliebige und alle Kombinationen eines oder mehrerer der verbundenen aufgelisteten Gegenstände auf. Ausdrücke wie beispielsweise „wenigstens einer/eine/eines von“ modifizieren, wenn sie einer Liste von Elementen voranstehen, die gesamte Liste der Elemente und modifizieren nicht die individuellen Elemente der Liste.
Die Zellanordnung 110 kann eine Mehrzahl von Speicherzellen M aufweisen. Eine Speicherzelle M kann ein Element variablen Widerstands (beispielsweise einen magnetischen Tunnelübergang (MTJ), der in 3 veranschaulicht ist) aufweisen. Das Element variablen Widerstands kann einen Widerstand haben, welcher einem Wert entspricht, welcher in der Speicherzelle M gespeichert ist. Demzufolge kann auf die Speichervorrichtung 100 Bezug genommen werden als eine resistive Speichervorrichtung, ein resistiver Direktzugriffsspeicher (RRAM) (oder ReRAM) usw. Beispielsweise kann als nichtbeschränkendes Beispiel die Speichervorrichtung 100 eine Zellanordnung 110 aufweisen, welche eine Struktur wie beispielsweise einen Phasenübergangs-Direktzugriffsspeicher (PRAM) oder einen ferroelektrischen Direktzugriffsspeicher (FRAM) oder eine Zellanordnung, welche eine magnetische Direktzugriffsspeicher (MRAM)-Struktur hat, beispielsweise einen magnetischen Spin Transfer Torque-Direktzugriffsspeicher (STT-MRAM), einen Spin Transfer Torque Magnetisierungs-Umschalt RAM (Spin-RAM), und einen Spin Momentum Transfer RAM (SMT-RAM). Wie unter Bezugnahme auf 3 beschrieben werden wird, werden beispielhafte Ausführungsformen hauptsächlich unter Bezugnahme auf einen MRAM beschrieben, es sollte jedoch angemerkt werden, dass beispielhafte Ausführungsformen nicht darauf beschränkt sind.
Die Zellanordnung 110 kann eine Referenzzelle R aufweisen, welche zum Identifizieren von Werten verwendet wird, welche in den Speicherzellen M gespeichert sind. Beispielsweise kann, wie in 1 veranschaulicht ist, die Zellanordnung 110 die Mehrzahl von Speicherzellen M und die Referenzzelle R, welche gemeinsam mit einer Wortleitung WLi verbunden sind, aufweisen, und demzufolge können die Mehrzahl von Speicherzellen M und die Referenzzelle R, welche gemeinsam mit der Wortleitung WLi verbunden sind, simultan durch die Wortleitung WLi ausgewählt werden, welche aktiviert ist. Obwohl nur eine Referenzzelle R in 1 veranschaulicht ist, kann in einigen Ausführungsformen die Zellanordnung 110 zwei oder mehr Referenzzellen aufweisen, welche mit der Wortleitung WLi verbunden sind.
Die Stromquellenschaltung 120 kann einen Lesestrom I_RD und einen Referenzstrom I_REF für die Zellanordnung 110 vorsehen. Beispielsweise kann die Stromquellenschaltung 120 den Lesestrom I_RD für die Speicherzellen M vorsehen und den Referenzstrom I_REF für die Referenzzelle R vorsehen. Die Stromquellenschaltung 120 kann ebenso den Referenzstrom I_REF in Antwort auf ein Stromsteuersignal CC anpassen, welches von der Steuerschaltung 150 empfangen wird. Ein Beispiel der Stromquellenschaltung 120 wird unter Bezugnahme auf 6 beschrieben werden.
Die Referenzwiderstandsschaltung 130 kann Widerstände vorsehen, durch welche der Referenzstrom I_REF hindurchtritt. Beispielsweise kann die Referenzwiderstandsschaltung 130 Widerstände vorsehen, welche einen Referenzwiderstand R_REF zwischen einem ersten Knoten N1 und einem zweiten Knoten N2 haben. Zusätzlich kann die Referenzwiderstandsschaltung 130 den Referenzwiderstand R_REF gemäß einem Widerstandssteuersignal RC anpassen, welches von der Steuerschaltung 150 empfangen wird. Die Widerstände der Referenzwiderstandsschaltung 130 können eine Charakteristik unterschiedlich von einer Charakteristik von einem oder mehreren Widerständen haben, welche in der Zellanordnung 110 gebildet sind. In einigen Ausführungsformen können die Widerstände der Referenzwiderstandsschaltung 130 eine Charakteristik eines Besserseins, beispielsweise unempfindlicher gegenüber Prozessspannungstemperatur (PVT)-Änderungen als ein oder mehrere der Widerstände, welche in der Zellanordnung 110 gebildet sind, haben. Beispiele der Referenzwiderstandsschaltung 130 werden unter Bezugnahme auf die 7A und 7B beschrieben werden. Es wird verstanden werden, dass, obwohl die Begriffe erster/erste/erstes, zweiter/zweite/zweites, dritter/dritte/drittes etc. hierin verwendet werden können, um verschiedene Elemente zu beschreiben, Elemente nicht durch diese Begriffe begrenzt sein sollten; vielmehr werden diese Begriffe nur verwendet, um ein Element von einem anderen Element zu unterscheiden. Demnach könnte ein erstes Element, welches untenstehend diskutiert ist, als ein zweites Element bezeichnet werden, ohne von dem Umfang der vorliegenden erfinderischen Konzepte abzuweichen.
Die Verstärkungsschaltung 140 kann eine Lesespannung V_RD und eine Referenzspannung V_REF empfangen und kann basierend auf der Lesespannung V_RD und der Referenzspannung V_REF die Werte identifizieren, welche in den Speicherzellen M gespeichert sind. Beispielsweise kann durch ein Vergleichen der Lesespannung V_RD mit der Referenzspannung V_REF die Verstärkungsschaltung 140 Signale ausgeben, welche den Werten entsprechen, welche in den Speicherzellen M gespeichert sind. Die Lesespannung V_RD kann einen Spannungsabfall aufweisen, welcher aufgrund des Lesestroms I_RD verursacht ist, welcher durch die Stromquellenschaltung 120 vorgesehen ist, der durch die Elemente variablen Widerstands, welche in den Speicherzellen M enthalten sind, hindurchtitt. Die Lesespannung V_RD kann neben dem Spannungsabfall, welcher aufgrund der Speicherzellen M verursacht wird, ferner einen Spannungsabfall aufweisen, welcher aufgrund eines parasitären Widerstandes (beispielsweise einem Spaltendekoder 170a, einer Sourceleitung SLj und einer Bitleitung BLj, welche in 5A veranschaulicht sind) von Pfaden durch welche der Lesestrom I_RD hindurchtritt, erzeugt wird.
Ähnlich zu der Lesespannung V_RD kann die Referenzspannung V_REF nicht nur einen Spannungsabfall aufweisen, welcher erzeugt wird, wenn der Referenzstrom I_REF, welcher durch die Stromquellenschaltung 120 vorgesehen ist, durch die Referenzzelle R hindurchtritt, sondern auch einen Spannungsabfall, welcher durch einen parasitären Widerstand (beispielsweise den Spaltendecoder 170a, eine kurze Sourceleitung SSL, und eine kurze Bitleitung SBL, welche in 5A veranschaulicht sind) von Pfaden erzeugt wird, durch welche der Referenzstrom I_REF hindurchtritt. Zusätzlich kann die Referenzspannung V_REF ferner einen Spannungsabfall aufweisen, welcher aufgrund des Referenzwiderstandes R_REF erzeugt wird, welcher durch die Referenzwiderstandsschaltung 130 vorgesehen ist. Demzufolge kann durch ein Steuern des Referenzstroms I_REF und des Referenzwiderstandes R_REF der Referenzwiderstandsschaltung 130 die Referenzspannung V_REF angepasst werden, und eine Referenz zum Identifizieren der Werte, welche in den Speicherzellen M gespeichert sind, kann ebenso angepasst werden. In einigen Ausführungsformen kann der Referenzwiderstand eines Referenzwiderstandes monoton zunehmend oder monoton abnehmend sein. Insbesondere kann der Referenzwiderstand ein monoton zunehmender Widerstand sein, welcher wiederholt während mehreren Lese- oder Schreibzyklen aufgestockt wird. In einigen Ausführungsformen kann der Referenzwiderstand ein monoton abnehmender Widerstand sein, welcher wiederholt während mehreren Lese- oder Schreibzyklen herabgestockt wird. Dieses monotone Erhöhen oder Verringern des Referenzwiderstandes kann eine Luft-Stufen-Sequenz des Widerstands oder eine lineare rampenförmige Sequenz des Widerstands beispielsweise sein.
Wie unter Bezugnahme auf 5A und nachfolgende Figuren beschrieben ist, kann in einigen Ausführungsformen die Referenzzelle R eine gekürzte Zelle sein, welche kein Widerstandselement wie beispielsweise ein Element variablen Widerstands aufweist. Demzufolge kann die Referenzspannung V_REF aufgrund einer Charakteristik der Referenzwiderstandsschaltung 130 unempfindlich gegenüber PVT-Änderungen sein. Wie unter Bezugnahme auf 8 und nachfolgende Figuren beschrieben werden wird, kann, wenn die Referenzspannung V_REF genau bestimmt wird, die Betriebszuverlässigkeit der Speichervorrichtung 100 erhöht werden.
Die Steuerschaltung 150 kann durch ein Verwenden des Stromsteuersignals CC und des Widerstandssteuersignals RC, jeweils die Stromquellenschaltung 120 und die Referenzwiderstandsschaltung 130 steuern und/oder auf die NVM 160 zugreifen. In einigen Ausführungsformen kann die Steuerschaltung 150 das Stromsteuersignal CC und das Widerstandssteuersignal RC in Antwort auf ein Referenzanpassungssignal ADJ, welches von dem Controller 200 empfangen wird, erzeugen. Beispielsweise kann, basierend auf dem Referenzanpassungssignal ADJ, die Steuerschaltung 150 den Referenzstrom I_REF erhöhen oder verringern und den Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130 erhöhen oder verringern. Demzufolge kann eine Referenzspannung V_REF in Antwort auf das Referenzanpassungssignal ADJ, welches durch den Controller 200 vorgesehen ist, angepasst werden.
In einigen Ausführungsformen kann, um die Referenzspannung V_REF anzupassen, einer des Referenzstroms I_REF oder des Referenzwiderstands R_REF der Referenzwiderstandsschaltung 130 feststehend bzw. fixiert sein. Beispielsweise kann, wenn der Referenzstrom I_REF feststehend ist, die Steuerschaltung 150 das Stromsteuersignal CC nicht erzeugen, und den Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130 durch ein Verwenden des Widerstandssteuersignals RC gemäß dem Referenzanpassungssignal ADJ anpassen. Andererseits kann, wenn der Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130 fixiert ist, die Steuerschaltung 150 das Widerstandssteuersignal RC nicht erzeugen und kann den Referenzstrom I_REF durch ein Verwenden des Stromsteuersignals CC gemäß dem Referenzanpassungssignal ADJ anpassen.
Der NVM 160 kann Daten betreffend die Referenzspannung V_REF speichern. Beispielsweise kann der NVM 160 Daten betreffend einen Lesereferenzstrom speichern, welcher ein Referenzstrom ist, welcher zum Lesen von Daten aus den Speicherzellen M verwendet wird, und Daten betreffend einen Lesereferenzwiderstand, welcher ein Referenzwiderstand ist, welcher zum Lesen von Daten aus den Speicherzellen M verwendet wird. Beispielsweise können Steuerdaten, welche dem Lesereferenzstrom entsprechen, in den resistiven Speicher geschrieben werden. In einigen Ausführungsformen kann die Steuerschaltung 150 in Antwort auf einen Befehl CMD, welcher ein Einstellen einer Referenzspannung V_REF befiehlt (oder einen Einstellbefehl), welcher von dem Controller 200 empfangen wird, Daten betreffend die Referenzspannung V_REF zu dem NVM 160 schreiben, und in Antwort auf einen Befehl CMD, welcher eine Leseoperation von Daten (oder einen Lesebefehl) steuert, ein Stromsteuersignal CC und ein Widerstandssteuersignal RC gemäß den Daten erzeugen, welche in dem NVM 160 gespeichert sind. In einigen Ausführungsformen kann der NVM 160 ausgelassen sein. Beispielsweise können wenigstens einige der Speicherzellen M, welche in der Zellanordnung 110 enthalten sind, Daten speichern, welche die Referenzspannung V_REF betreffen, und auf sie kann durch die Steuerschaltung 150 zugegriffen werden.
Der Controller 200 kann einen Referenztrimmer 210 aufweisen. Der Referenztrimmer 210 kann die Referenzspannung V_REF der Speichervorrichtung 100 durch ein Verwenden des Referenzanpassungssignals ADJ anpassen. Basierend auf Ergebnissen des Lesens von Daten aus den Speicherzellen M gemäß der angepassten Referenzspannung V_REF kann der Referenztrimmer 210 helfen, die Referenzspannung V_REF, welche eine Lesereferenzspannung sein kann, welche zum Lesen von Daten aus den Speicherzellen M zu verwenden ist, zu bestimmen.
In einigen Ausführungsformen kann das Referenzanpassungssignal ADJ mit dem Lesebefehl READ synchronisiert sein. Das heißt, dass das Referenzanpassungssignal ADJ zu derselben Zeit auftreten kann, in der Zeit überlappend, wie der Lesebefehl READ oder vorangegangen von oder gefolgt durch den Lesebefehl READ, um für die Speichervorrichtung 100 vorgesehen zu werden. Beispielsweise kann, wie in 2 veranschaulicht ist, der Controller 200 durch ein Verwenden des Befehls CMD, der Adresse ADDR und des Referenzanpassungssignals ADJ den Lesebefehl READ, eine erste Adresse A1 und eine erste Option OP1 für die Speichervorrichtung 100 beginnend zu einer Zeit t1 vorsehen. Die Steuerschaltung 150 der Speichervorrichtung 100 kann das Stromsteuersignal CC und das Widerstandssteuersignal RC gemäß der ersten Option OP1 erzeugen und demzufolge können der Referenzstrom I_REF und der Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130 bestimmt werden. Gemäß dem Lesebefehl READ können Speicherzellen M und die Referenzzelle R, welche der ersten Adresse A1 entsprechen, ausgewählt werden. Ebenso können durch eine Lesespannung V_RD gemäß den Speicherzellen M und einer Referenzspannung V_REF gemäß dem Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130 Werte, welche in den Speicherzellen M gespeichert, identifiziert werden. Die identifizierten Werte können über Daten DATA, für den Controller 200 als erste Ausgabe OUT1 vorgesehen sein. Ähnlich kann zu einer Zeit t2 in Antwort auf den Lesebefehl READ eine zweite Adresse A2 und eine zweite Option OP2 des Controllers 2 die Speichervorrichtung 100 eine zweite Ausgabe OUT2 für den Controller 200 vorsehen. In einigen Ausführungsformen kann, anders als in 2 gezeigt ist, das Anpassungssignal ADJ mit einem exklusiven Befehl synchronisiert sein, welcher ein Befehl unterschiedlich von dem Lesebefehl READ ist, und für die Speichervorrichtung 100 vorgesehen werden.
In einigen Ausführungsformen kann gemäß Referenzspannungen, welche monoton zunehmen oder abnehmen, der Referenztrimmer 210 Daten aus der Mehrzahl von Speicherzellen, zu welchen vorbestimmte Werte geschrieben sind, lesen, und eine Lesereferenzspannung basierend auf Ergebnissen des Lesens bestimmen. Insbesondere kann die Referenzspannung eine monoton zunehmende Spannung sein, welche wiederholt während mehrerer Lese- oder Schreibzyklen aufgestockt wird. In einigen Ausführungsformen kann die Referenzspannung eine monoton abnehmende Spannung sein, welche während mehreren Lese- oder Schreibzyklen wiederholt herabgestockt wird. Diese monotone zunehmende oder abnehmende Referenzspannung kann eine Stufenschrittsequenz von Spannungen sein oder eine lineare rampenförmige Sequenz von Spannungen beispielsweise.
Wie obenstehend beschrieben ist, kann durch ein Steuern der Referenzzelle R ein genauer Grenzwiderstand der Speicherzellen M induziert werden, wie später beschrieben werden wird, und Werte, welche in den Speicherzellen M gespeichert sind, können genau gelesen werden. Zusätzlich kann, da der genaue Grenzwiderstand prompt erfasst wird, eine verbesserte Produktivität der Speichervorrichtung 100 vorgesehen sein, und gemäß einer Betriebsumgebung der Speichervorrichtung 100 kann eine adaptive Kalibrierung vorgesehen sein.
3 ist eine Zeichnung, welche ein Beispiel der Speicherzelle M der 1 gemäß einer beispielhaften Ausführungsform zeigt, und 4 ist ein Graph, welcher Verteilungen von Widerständen veranschaulicht, welche durch die Speicherzelle M vorgesehen sind, welche in 3 gemäß einigen beispielhaften Ausführungsformen veranschaulicht sind. Bezugnehmend nunmehr auf 3 ist eine Speicherzelle M', welche ein magnetisches Tunnelübergangs (MTJ)-Element als ein Element variablen Widerstandes aufweist, veranschaulicht. 4 zeigt Verteilungen von Widerständen für das MTJ-Element, welches als das Element variablen Widerstandes der 3 konfiguriert ist.
Wie in 3 gezeigt ist, kann die Speicherzelle M' das Element variablen Widerstands (MTJ-Element) und einen Zelltransistor CT aufweisen, welcher seriell zwischen einer Bitleitung BLj und einer Sourceleitung SLj verbunden ist. In einigen Ausführungsformen kann, wie in 3 gezeigt ist, zwischen der Bitleitung BLj und der Sourceleitung SLj das Element variablen Widerstands (MTJ-Element) und der Zelltransistor CT in der Reihenfolge des Elements variablen Widerstands (MTJ-Element) und des Zelltransistors CT verbunden werden. In einigen Ausführungsformen kann, anders als in 3 gezeigt, zwischen der Bitleitung BLj und der Sourceleitung SLj das Element variablen Widerstands (MTJ-Element) und der Zelltransistor CT in der Reihenfolge des Zelltransistors CT und des Element variablen Widerstands (MTJ-Element) verbunden sein.
Das Element variablen Widerstands (MTJ-Element) kann eine freie Schicht FL und eine gepinnte Schicht PL und eine Sperrschicht BL zwischen der freien Schicht FL und der gepinnten Schicht PL aufweisen. Wie mit Pfeilen in 3 markiert ist, kann, während eine Magnetisierungsrichtung der gepinnten Schicht PL fixiert sein kann, die freie Schicht FL eine Magnetisierung haben, welche gleich oder entgegengesetzt zu der Magnetisierungsrichtung der gepinnten Schicht PL ist. Wenn die gepinnte Schicht PL und die freie Schicht FL identische Magnetisierungsrichtungen haben, kann auf das Element variablen Widerstands (MTJ-Element) Bezug genommen werden, in einem parallelen Zustand P zu sein. Andererseits kann, wenn die gepinnte Schicht PL und die freie Schicht FL Magnetisierungsrichtungen unterschiedlich voneinander haben, auf das Element variablen Widerstands (MTJ-Element) Bezug genommen werden, in einem anti-parallelen Zustand AP zu sein. In einigen Ausführungsformen kann das Element variablen Widerstands (MTJ-Element) ferner eine antiferromagnetische Schicht aufweisen, so dass die gepinnte Schicht PL eine feststehende bzw. fixierte Magnetisierungsrichtung haben kann.
Das Element variablen Widerstands (MTJ-Element), welches einen niedrigen Widerstand Rp in dem parallelen Zustand P haben kann, kann einen hohen Widerstand R_AP in dem antiparallelen Zustand AP haben. In der Beschreibung wird angenommen, dass, wenn das Element variablen Widerstands (MTJ-Element) einen niedrigen Widerstand Rp hat, die Speicherzelle M' „0“ speichert, und wenn das Element variablen Widerstands (MTJ-Element) einen hohen Widerstand R_AP hat, die Speicherzelle M' „1“ speichert. Ebenso kann in der Beschreibung auf den Widerstand Rp, welcher „0“ entspricht, Bezug genommen werden als ein paralleler Widerstand Rp und auf den Widerstand R_AP , welcher „1“ entspricht, kann Bezug genommen werden als antiparalleler Widerstand R_AP . Verschiedene Ausführungsformen jedoch, welche hierin beschrieben sind, können den entgegengesetzten Speicherfall ebenso anwenden.
Bezugnehmend auf 4 können Widerstände der Elemente MTJ variablen Widerstands Verteilungen haben. Beispielsweise kann es, wie in 4 gezeigt ist, eine parallele Widerstands-R_P -Verteilung (oder eine erste Verteilung) zwischen den Speicherzellen, welche „0“ speichern geben, und es kann eine antiparallele Widerstands-R_AP -Verteilung (oder eine zweite Verteilung) zwischen den Speicherzellen, welche „1“ speichern geben. In einigen Ausführungsformen kann, wie in 4 gezeigt ist, die antiparallele Widerstands-R_AP -Verteilung entartet bzw. geschwächt sein, d.h. eine höhere Varianz haben verglichen mit der parallelen Widerstands-R_P -Verteilung. In anderen Worten gesagt können einige Werte des höheren Abschnitts der parallelen Widerstands-R_P - Verteilung nahe zu Werten in einem unteren Abschnitt der antiparallelen Widerstands-R_AP -Verteilung sein. Ebenso können, wie mit gestrichelten Linien 4 markiert ist, aufgrund verschiedener Gründe die Verteilungen der Widerstände in den Elementen variablen Widerstands (MTJ-Element) entartet (engl. degraded) sein. Demgemäß kann ein Bereich eines Grenzwiderstandes R_TH zum Unterscheiden der parallelen Widerstands-R_P -Verteilung von der antiparallelen Widerstands-R_AP -Verteilung verringert sein, und es kann wichtig sein, einen genauen Grenzwiderstand R_TH zu bestimmen. Wie später unter Bezugnahme auf die 8 bis 13 beschrieben werden wird, können gemäß beispielhaften Ausführungsformen durch ein Steuern der Referenzzelle R Verteilungen von Widerständen der Elemente MTJ variablen Widerstands abgeschätzt werden, und basierend auf den abgeschätzten Verteilungen kann ein Grenzwiderstand R_TH bestimmt werden.
Bezugnehmend wiederum auf 3 kann der Zelltransistor CT ein Gate aufweisen, welches mit der Wortleitung WLi verbunden ist, eine Source und eine Drain, welche jeweils mit der Sourceleitung SLi und dem Element variablen Widerstands (MTJ-Element) verbunden sind. Der Zelltransistor CT kann gemäß einem Signal, welches an die Wortleitung WLi angelegt ist, elektrisch das Element variablen Widerstands (MTJ-Element) und die Sourceleitung SLj verbinden oder blockieren. Beispielsweise kann in einer Schreiboperation, um „0“ zu der Speicherzelle M' zu schreiben, der Zelltransistor CT angeschaltet werden, und ein Strom, welcher von der Bitleitung BLj zu der Sourceleitung SLj fließt, kann durch das Element variablen Widerstands (MTJ-Element) und den Zelltransistor CT hindurchtreten. Um „1“ zu der Speicherzelle M' zu schreiben, kann der Zelltransistor CT angeschaltet sein, und ein Strom, welcher von der Sourceleitung SLj zu der Bitleitung BLj fließt, kann durch den Zelltransistor CT und das Element variablen Widerstands (MTJ-Element) hindurchtreten. In einer Leseoperation kann der Zelltransistor CT angeschaltet sein, und ein Strom, welcher von der Bitleitung BLj zu der Sourceleitung Lj fließt oder ein Strom, welcher von der Sourceleitung SLj zu der Bitleitung BLj fließt, d.h. der Lesestrom I_RD kann durch den Zelltransistor CT und das Element variablen Widerstands (MTJ-Element) hindurchtreten. In verschiedenen Ausführungsformen, welche hierin beschrieben sind, wird angenommen, dass der Lesestrom I_RD von der Sourceleitung SLj zu der Bitleitung BLj fließt.
Die 5A und 5B sind Blockschaltbilder, welche Beispiele der Speichervorrichtung 100 der 1 gemäß beispielhaften Ausführungsformen zeigen. Bezugnehmend nunmehr auf die 5A und 5B zeigen die 5A und 5B jeweils Speichervorrichtungen 100a und 100b während Leseoperationen. In den Speichervorrichtungen 100a und 100b können Referenzwiderstandsschaltungen 130a und 130b unterschiedlich zueinander angeordnet sein. Hierin nachstehend werden die 5A und 5B unter Bezugnahme auf 1 beschrieben werden. Unter Beschreibungen der 5A und 5B sind Beschreibungen, welche mit denjenigen der 1 überlappen, zur Kürze ausgelassen.
Bezugnehmend auf 5A kann die Speichervorrichtung 100a eine Zellanordnung 110a, eine Stromquellenschaltung 120a, eine Referenzwiderstandsschaltung 130a, eine Verstärkungsschaltung 140a und einen Spaltendecoder 170a aufweisen. Die Zellanordnung 110a kann Speicherzellen M und die Referenzzelle R, welche mit der Wortleitung WLi gemeinsam verbunden sind, aufweisen. Jede Speicherzelle M kann mit einer Bitleitung BLj und einer Sourceleitung SLj verbunden sein, und die Referenzzelle R kann mit einer Kurz-Bitleitung SBL und einer Kurz-Sourceleitung SSL verbunden sein. Die Bitleitung BLj , die Sourceleitung SLj , die Kurz-Bitleitung SBL und die Kurz-Sourceleitung SSL können sich erstrecken zu und verbunden sein mit dem Spaltendecoder 170a.
Während die Speicherzelle M das Element variablen Widerstands (MTJ-Element) aufweisen kann und den Zelltransistor CT, welche seriell zwischen der Bitleitung BLj und der Sourceleitung SLj verbunden sind, kann die Referenzzelle R den Zelltransistor CT aufweisen, welcher mit der Kurz-Bitleitung SBL und der Kurz-Sourceleitung SSL verbunden ist. Demzufolge können der Zelltransistor CT der Referenzzelle R, die Kurz-Bitleitung RBL und die Kurz-Sourceleitung SSL elektrisch kurzgeschlossen oder geöffnet sein. Auf die Referenzzelle R, welche kein Widerstandselement aufweist, kann als eine gekürzte Zelle Bezug genommen werden. Um einen Spannungsabfall zu kompensieren, welcher aufgrund der Bitleitung BLj und der Sourceleitung SLj, welche mit der Speicherzelle M verbunden sind, verursacht wird, können, wie in 5A gezeigt ist, die Referenzzelle R, welche mit der Kurz-Bitleitung SBL und der Kurz-Sourceleitung SSL verbunden ist, wie in der Zellanordnung 110a angeordnet sein. Wie in 5A gezeigt ist, kann die Referenzzelle R eine gekürzte Zelle sein. Demzufolge kann ein Spannungsabfall, welcher aufgrund des Elements variablen Widerstands (MTJ-Element) der Speicherzelle M verursacht wird, mit einem Spannungsabfall verglichen werden, welcher aufgrund einer Referenzwiderstandsschaltung 130a verursacht wird, welche außerhalb der Zellanordnung 110a angeordnet ist. Frei von räumlichen und strukturellen Grenzen der Zellanordnung 110 kann die Referenzwiderstandsschaltung 130a, welche außerhalb der Zellanordnung 110a angeordnet ist, einen Referenzwiderstand R_REF vorsehen, welcher einen weiten variablen Bereich hat und unempfindliche gegenüber PVT und dergleichen sein kann derart, dass die Referenzspannung V_REF genauer angepasst werden kann.
Der Spaltendecoder 170a kann gemäß einer Spaltenadresse COL ein Routing auf der Bitleitung BLj, der Sourceleitung SLj , der Kurz-Bitleitung SBL und der Kurz-Sourceleitung SSL durchführen. Die Spaltenadresse COL kann aufgrund der Adresse ADDR, welche von dem Controller 200 der 1 empfangen wird, erzeugt werden. Der Spaltendecoder 170a kann wenigstens einige der Speicherzellen und der Referenzzellen, welche gemäß der aktivierten Wortleitung WLi in der Zellanordnung 110a ausgewählt sind, gemäß der Spaltenadresse COL auswählen. Beispielsweise kann, wie in 5A gezeigt ist, der Spaltendecoder 170a die Bitleitung BLj der Speicherzelle M mit einer negativen Versorgungsspannungsquelle VSS verbinden und die Sourceleitung SLj mit der Stromquellenschaltung 120a verbinden. Zusätzlich kann der Spaltendecoder 170a die Kurz-Bitleitung SBL der Referenzzelle R mit der Referenzwiderstandsschaltung 130a verbinden und die Kurz-Sourceleitung SSL mit der Stromquellenschaltung 120a verbinden. Demzufolge kann der Lesestrom I_RD durch die Sourceleitung SLj , die Speicherzelle M und die Bitleitung BLj hindurchtreten und in Richtung der negativen Versorgungsspannungsquelle VSS fließen. Der Referenzstrom I_REF kann durch die Kurz-Sourceleitung SSL, die Referenzzelle R, die Kurz-Bitleitung SBL und die Referenzwiderstandsschaltung 130a hindurchtreten und in Richtung der negativen Versorgungsspannungsquelle VSS fließen.
Die Verstärkungsschaltung 140a kann mit Knoten verbunden sein, über welche der Lesestrom I_RD und der Referenzstrom I_REF jeweils von der Stromquellenschaltung 120a ausgegeben werden. Die Verstärkungsschaltung 140a kann ein Ausgangssignal Q gemäß der Lesespannung V_RD und der Referenzspannung V_REF an den Knoten erzeugen. Während die Lesespannung V_RD durch einen Widerstand des Elements variablen Widerstands (MTJ-Element) in der Speicherzelle M und den Lesestrom I_RD bestimmt werden kann, kann die Referenzspannung V_REF durch den Referenzwiderstand R_REF und den Referenzstrom I_REF bestimmt werden. Wenn die Lesespannung V_RD höher ist als die Referenzspannung V_REF (d.h. wenn ein Widerstand des Elements variablen Widerstands (MTJ-Element) der Speicherzelle M größer ist als ein Grenzwiderstand R_TH ) kann die Verstärkungsschaltung 140a ein Ausgangssignal Q erzeugen, welches „1“ entspricht. Wenn die Lesespannung V_RD niedriger ist als die Referenzspannung V_REF (d.h. wenn der Widerstand des Elements variablen Widerstands (MTJ-Element) der Speicherzelle M geringer ist als der Grenzwiderstand R_TH ) kann die Verstärkungsschaltung 140a ein Ausgangssignal Q, welches „0“ entspricht, erzeugen.
Bezugnehmend auf 5B kann die Speichervorrichtung 100b eine Zellanordnung 110b, eine Stromquellenschaltung 120b, eine Referenzwiderstandsschaltung 130b, eine Verstärkungsschaltung 140b und einen Spaltendecoder 170b aufweisen. Verglichen mit der Speichervorrichtung 100a der 5A kann die Speichervorrichtung 100b der 5B optional ferner die Referenzwiderstandsschaltung 130b aufweisen, welche zwischen dem Spaltendecoder 170b und der Stromquellenschaltung 120b angeordnet ist. Demzufolge kann der Referenzstrom I_REF durch die Referenzwiderstandsschaltung 130b, die Kurz-Sourceleitung SSL, die Referenzzelle R und die Kurz-Bitleitung SBL hindurchtreten und in Richtung der negativen Versorgungsspannungsquelle VSS fließen. Hierin nachstehend werden beispielhafte Ausführungsformen hauptsächlich unter Bezugnahme auf Fälle wie die Speichervorrichtung 100a der 5A beschrieben werden, in welchen die Referenzwiderstandsschaltung 130a zwischen der Referenzzelle R und der negativen Versorgungsspannungsquelle VSS angeordnet ist, beispielhafte Ausführungsformen sind aber nicht darauf beschränkt.
6 ist ein Schaltbild, welches die Stromquellenschaltung 120 der 1 gemäß einigen beispielhaften Ausführungsformen veranschaulicht. Wie obenstehend unter Bezugnahme auf 1 beschrieben ist, kann eine Stromquellenschaltung 120', welche in 6 veranschaulicht ist, den Lesestrom I_RD und den Referenzstrom I_REF erzeugen, und wenn n eine positive ganze Zahl ist, kann die Stromquellenschaltung 120' den Referenzstrom I_REF gemäß Stromsteuersignalen CC [1:n] einer Steuerschaltung 150' anpassen.
Bezugnehmend auf 6 kann die Stromquellenschaltung 120' eine Mehrzahl von Transistoren P0, P1, P2 bis Pn aufweisen, wobei Pr Sources hat, welche gemeinsam mit einer positiven Versorgungsspannung VDD verbunden sind. Die Mehrzahl von Transistoren P0, P1, P2 bis Pn, Pr können PMOS-Transistoren sein und Stromspiegel bilden. Demnach kann gemäß einem Strom I_0, welcher durch den Transistor P0 fließt, und die jeweiligen Größen der Mehrzahl von Transistoren P0, P1, P2 bis Pn, Pr, eine Größenordnung eines Stroms, welcher von der positiven Leistungsversorgungsspannung VDD abgezogen wird, bestimmt werden. In einigen Ausführungsformen können der Transistor P0 und der Transistor Pr identische Größen haben. Demzufolge kann der Lesestrom I_RD eine Größenordnung haben, welche im Wesentlichen identisch zu einer Größenordnung des Stroms I_0 ist.
Die n Transistoren P1, P2 bis Pn, welche den Referenzstrom I_REF erzeugen, können jeweils und seriell mit n Transistoren PS1, PS2 bis PSn verbunden sein, welche durch die Stromsteuersignale CC [1:n] gesteuert werden. Die Stromsteuersignale CC [1:n] können jeweils an Gates der n Transistoren PS1, PS2 bis PSn angelegt werden, und dadurch kann durch die Stromsteuersignale CC [1:n] eine Größenordnung des Referenzstroms I_REF bestimmt werden. Beispielsweise kann, wenn der Transistor PS1 in Antwort auf ein erstes Stromsteuersignal CC [1] eines niedrigen Pegels angeschaltet wird, ein Strom, welcher durch den Transistor P1 hindurchtritt, in dem Referenzstrom I_REF enthalten sein. Wenn der Transistor PS1 in Antwort auf ein erstes Stromsteuersignal CC [1] eines hohen Pegels abgeschaltet wird, kann der Strom, welcher durch den Transistor P1 hindurchtritt, von dem Referenzstrom I_REF ausgeschlossen sein. Die n Transistoren P1, P2 bis Pn können identische Größen in einigen Ausführungsformen haben und können in einigen Ausführungsformen unterschiedliche Größen haben.
Die 7A und 7B sind Schaltbilder, welche die Referenzwiderstandsschaltung 130 der 1 gemäß beispielhaften Ausführungsformen zeigen. Wie unter Bezugnahme auf 1 beschrieben ist, können Referenzwiderstandsschaltungen 130a' und 130a" der 7A und 7B jeweils einen Widerstand vorsehen, durch welchen der Referenzstrom I_REF hindurchtritt, und wenn M eine positive ganze Zahl ist, kann in Antwort auf Widerstandssteuersignale RC [1:m] von Steuerschaltungen 150a' und 150a", ein Widerstand des Widerstands, welcher der Referenzwiderstand R_REF ist, angepasst werden. Die Referenzwiderstandsschaltungen 130a' und 130a" der 7A und 7B können, wie unter Bezugnahme auf 5A beschrieben ist, jeweils den Widerstand vorsehen, welcher den Referenzwiderstand R_REF zwischen der Kurz-Sourceleitung SSL und der negativen Versorgungsspannungsquelle VSS hat. Hierin nachstehend werden unter Beschreibungen der 7A und 7B überlappte Beschreibungen nicht gegeben werden.
Bezugnehmend auf 7A kann die Referenzwiderstandsschaltung 130a' zwischen der Kurz-Sourceleitung SSL und der negativen Versorgungsspannungsquelle VSS eine Mehrzahl von Widerständen Ra, R2a, bis Rma und eine Mehrzahl von Transistoren N1a, N2a bis Nma aufweisen, welche jeweils und seriell mit der Mehrzahl von Widerständen R1a, R2a bis Rma verbunden sind. Die Widerstandssteuersignale RC [1:m] können an Gates der Mehrzahl von Transistoren N1a, N2a bis Nma angelegt werden, und demzufolge kann der Referenzwiderstand R_REF durch die Widerstandssteuersignale RC [1:m] bestimmt werden. Beispielsweise kann, wenn der Transistor N1a in Antwort auf ein erstes Widerstandssteuersignal RC[1] eines hohen Pegels angeschaltet wird, der Referenzwiderstand R_REF durch den ersten Widerstand R1a bestimmt werden. Wenn der Transistor N1a in Antwort auf ein erstes Widerstandssteuersignal RC [1] eines niedrigen Pegels abgeschaltet wird, kann der Referenzwiderstand R_REF unabhängig von dem ersten Widerstand R1a bestimmt werden. Folglich kann der Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130a' durch ein Ersatzschaltbild bestimmt werden, welches durch ein Verbinden parallel der Widerstände, welche durch die Widerstandssteuersignale RC [1:m] aus der der Mehrzahl von Widerständen R1a, R2a bis Rma ausgewählt werden, gefertigt ist.
Bezugnehmend auf 7B kann die Referenzwiderstandsschaltung 130a" eine Mehrzahl von Widerständen R1b, R2b bis Rmb aufweisen, welche seriell zwischen der Kurz-Sourceleitung SSL und der negativen Versorgungsspannungsquelle VSS verbunden sind, und eine Mehrzahl von Transistoren N1b, N2b bis Nmb, welche jeweils parallel mit der Mehrzahl von Widerständen R1b, R2b bis Rmb verbunden sind. Die Widerstandssteuersignale RC [1:m] können an Gates der Mehrzahl von Transistoren N1b, N2b bis Nmb angelegt werden, und demzufolge kann durch die Widerstandssteuersignale RC[1:m] ein Referenzwiderstand R_REF bestimmt werden. Beispielsweise weist, wenn der Transistor N1b in Antwort auf das erste Widerstandssteuersignal RC[1] des niedrigen Pegels abgeschaltet ist, der Referenzwiderstand R_REF einen Widerstand eines ersten Widerstands R1b auf. Wenn der Transistor N1b in Antwort auf das erste Widerstandssteuersignal RC[1] des hohen Pegels angeschaltet wird, kann der Referenzwiderstand R_REF, wenn ein Anschaltwiderstand des Transistors N1 ungefähr 0 ist, einen Widerstand des ersten Widerstands R1b nicht aufweisen. Demzufolge kann der Referenzwiderstand R_REF der Referenzwiderstandsschaltung 130a" durch ein Ersatzschaltbild bestimmt werden, welches durch ein Verbinden der Widerstände in Serie, welche durch die Widerstandssteuersignale RC [1:m] unter der Mehrzahl von Widerständen R1b, R2b bis Rmb ausgewählt sind, gefertigt wird.
8 ist ein Flussdiagramm, welches ein Verfahren zum Steuern der Referenzzelle gemäß beispielhaften Ausführungsformen zeigt. Wie in 8 veranschaulicht ist, kann das Verfahren zum Steuern der Referenzzelle eine Mehrzahl von Operationen S200, S400, S600 und S800 aufweisen. In einigen Ausführungsformen kann zum Steuern der Referenzzelle R, welche in der Speichervorrichtung 100 der 1 enthalten ist, das Verfahren, welches unter Bezugnahme auf 8 beschrieben ist, durch den Controller 200, welcher den Referenztrimmer 210 aufweist, durchgeführt werden. Hierin nachstehend wird 8 unter Bezugnahme auf 1 beschrieben werden.
In Operation S200 kann eine Operation zum Schreiben identischer Werte zu einer Mehrzahl von Speicherzellen durchgeführt werden. Beispielsweise kann eine Operation zum Schreiben von „0“ oder „1“ zu der Mehrzahl von Speicherzellen durchgeführt werden. Gemäß den Werten, welche zu der Mehrzahl von Speicherzellen geschrieben werden kann in der folgenden Operation S400 ein Verfahren zum Steuern einer Referenzspannung bestimmt werden. Das Beispiel zum Schreiben vom „0“ zu der Mehrzahl von Speicherzellen wird später unter Bezugnahme auf 9A beschrieben werden, und das Beispiel zum Schreiben „1“ zu der Mehrzahl von Speicherzellen wird später unter Bezugnahme auf 9B beschrieben werden.
In Operation S400 kann eine Operation zum Erzeugen von Referenzspannungen durchgeführt werden, welche monoton zunehmen oder abnehmen. Beispielsweise können in der Operation S200 wenn „0“ entsprechend zu dem parallelen Widerstand Rp der Elemente variablen Widerstands zu der Mehrzahl von Speicherzellen geschrieben ist, Referenzspannungen, welche monoton von einer minimalen Referenzspannung zunehmen, erzeugt werden. Andererseits können in der Operation S200 wenn „1“ entsprechend den antiparallelen Widerständen R_RP der Elemente variablen Widerstands zu der Mehrzahl von Speicherzellen geschrieben ist, Referenzspannungen erzeugt werden, welche monoton von einer maximalen Referenzspannung abnehmen.
In Operation S600 können Operationen zum Lesen von Daten von der Mehrzahl von Speicherzellen unter jeder der Referenzspannungen durchgeführt werden. Beispielsweise kann eine Operation zum Lesen von Daten aus der Mehrzahl von Speicherzellen unter jeweiligen Referenzspannungen, welche monoton zunehmen, durchgeführt werden, oder eine Operation zum Lesen von Daten aus der Mehrzahl von Speicherzellen unter jeweiligen Referenzspannungen, welche monoton abnehmen, kann durchgeführt werden. Die Beispiele der Operationen S200 bis S600 werden unter Bezugnahme auf die 9A und 9B beschrieben werden.
In Operation S800 kann eine Operation zum Bestimmen einer Lesereferenzspannung basierend auf Leseergebnissen durchgeführt werden. In einigen Ausführungsformen kann aus Ergebnissen des Lesens von Daten aus der Mehrzahl von Speicherzellen, zu welchen „0“ geschrieben ist, unter jeder der monoton zunehmenden Referenzspannungen oder monoton abnehmenden Referenzströme eine parallele Widerstands-RP -Verteilung (oder eine erste Verteilung) der Elemente variablen Widerstands abgeschätzt werden. In einigen Ausführungsformen kann aus Ergebnissen des Lesens von Daten aus der Mehrzahl von Speicherzellen, zu welchen „1“ geschrieben ist unter jeder der monoton abnehmenden Referenzspannungen oder monoton zunehmenden Referenzströme eine antiparallele Widerstands-R_RP -Verteilung (oder eine zweite Verteilung) abgeschätzt werden. Basierend auf wenigstens einer der abgeschätzten Verteilungen kann ein Grenzwiderstand R_TH bestimmt werden, aus welchem eine Lesereferenzspannung bestimmt werden kann. Die Beispiele der Operation S800 werden unter Bezugnahme auf die 10 bis 13 beschrieben werden.
Die 9A und 9B sind Flussdiagramme, welche Beispiele der Operationen S200 bis S600 der 8 gemäß beispielhaften Ausführungsformen zeigen. Wie obenstehend unter Bezugnahme auf 8 beschrieben ist, kann in Operationen S200a und S200b der 9A und 9B die Operation zum Schreiben identischer Werte zu der Mehrzahl von Speicherzellen durchgeführt werden. In Operationen S400a und S400b kann die Operation zum Erzeugen der Referenzspannungen, welche monoton abnehmen oder zunehmen durchgeführt werden. In Operationen S600a und S600b kann die Operation zum Lesen von Daten aus einer Mehrzahl von Speicherzellen unter jeder der Referenzspannungen durchgeführt werden. Hierin nachstehend werden die 9A und 9B unter Bezugnahme auf 1 und 4 beschrieben werden, welche die Verteilung der Widerstände der Elemente variablen Widerstands zeigt, und aus Beschreibungen der 9A und 9B werden überlappende Beschreibungen ausgelassen werden.
Bezugnehmend auf 9A kann in der Operation S200a die Operation zum Schreiben von „0“ zu der Mehrzahl von Speicherzellen durchgeführt werden. Beispielsweise kann der Controller 200 den Befehl CMD, welcher ein Schreiben befiehlt, die Adresse ADDR, welche der Mehrzahl von Speicherzellen entspricht, und die Daten DATA, welche „0“ aufweisen, zu der Speichervorrichtung 100 übertragen. Demzufolge kann die Mehrzahl von Speicherzellen Widerstände haben, welche wie die parallele Widerstands-Rp -Verteilung der 4 verteilt sind. In einigen Ausführungsformen kann in die Zellanordnung 110 „0“ zu der Mehrzahl von Speicherzellen geschrieben werden, welche mit einer gleichen Wortleitung WLi verbunden sind.
Die Operation S400a kann eine Operation S420a und eine Operation S440a aufweisen. In der Operation S420a kann eine Operation zum Einstellen eines minimalen Referenzstroms und eines minimalen Referenzwiderstands durchgeführt werden. Beispielsweise kann der Controller 200 das Referenzanpasssignal ADJ, welches dem minimalen Referenzstrom und dem minimalen Referenzwiderstand entspricht, zu der Speichervorrichtung 100 übertragen. Die Steuerschaltung 150 der Speichervorrichtung 100 kann durch ein Erzeugen des Stromsteuersignals CC und des Widerstandssteuersignals RC in Antwort auf das Referenzanpasssignal ADJ den Referenzstrom I_REF und den Referenzwiderstand R_REF jeweils als minimale Werte einstellen. Demzufolge können eine Referenzspannung V_REF, welche durch den Referenzstrom I_REF und den Referenzwiderstand R_REF bestimmt wird, einen minimalen Wert haben und ein Grenzwiderstand R_TH, welcher der Referenzspannung V_REF entspricht, kann niedriger sein als ein Mittelwert der parallelen Widerstands-R_P -Verteilung.
In einigen Ausführungsformen können der Referenzstrom I_REF und der Referenzwiderstand R_REF nicht als minimale Werte eingestellt werden. Beispielsweise können basierend auf Variationen in der parallelen Widerstands-R_P -Verteilung ein willkürlicher Referenzstrom I_REF und ein willkürlicher Referenzwiderstand R_REF für eine Referenzspannung V_REF eingestellt werden, welche einem Grenzwiderstand R_TH entspricht, welcher niedriger ist als der Mittelwert der parallelen Widerstands-R_P -Verteilung. Wie in 9A gezeigt ist, kann in einigen Ausführungsformen nach der Operation S420a eine Operation S620a durchgeführt werden.
In Operation S620a kann eine Operation zum Lesen von Daten aus einer Mehrzahl von Speicherzellen durchgeführt werden. Beispielsweise kann der Controller 200 den Befehl CMD, welcher die Leseoperation befiehlt und die Adresse ADDR, welche der Mehrzahl von Speicherzellen entspricht zu der Speichervorrichtung 100 übertragen. In einigen Ausführungsformen kann, wie obenstehend unter Bezugnahme auf 2 beschrieben ist, der Befehl CMD für die Leseoperation und die Adresse ADDR mit dem Referenzanpasssignal ADJ zum Einstellen des minimalen Referenzstroms und des minimalen Referenzwiderstands mit der Operation S420a synchronisiert werden und zu der Speichervorrichtung 100 übertragen werden. Die Speichervorrichtung 100 kann Daten DATA, welche Ergebnisse des Lesens von Daten aus den Speicherzellen, zu welchen „0“ geschrieben ist, durch ein Verwenden der minimalen Referenzspannung gemäß dem minimalen Referenzstrom und dem minimalen Referenzwiderstand, welche eingestellt worden sind, zu dem Controller 200 übertragen.
In Operation S640a kann basierend auf der Anzahl von „0“-en, welche in dem Ergebnis des Lesens enthalten sind, eine Operation zum Bestimmen durchgeführt werden, ob die Leseoperation der Mehrzahl von Speicherzellen erneut durchzuführen ist. Beispielsweise kann, wie in 9A gezeigt ist, der Referenztrimmer 210 des Controller 200 die Anzahl von „0“-en, welche in den Daten DATA enthalten sind, welche von der Speichervorrichtung 100 empfangen werden, welche die Anzahl von Speicherzellen ist, von welchen die gespeicherten Werte gelesen werden, um „0“ zu sein, mit einem voreingestellten Wert „X“ vergleichen (X > 0). Wenn die Anzahl von „0“ gleich oder größer als „X“ ist, können die Operationen zum Einstellen des Referenzstroms und des Referenzwiderstands und des Lesens von Daten aus der Mehrzahl von Speicherzellen eingestellt werden, und andernfalls kann die Operation S440a nach der Operation S640a durchgeführt werden. In anderen Worten gesagt kann, bis „0“ aus einer bestimmten Anzahl von Speicherzellen aus der Mehrzahl von Speicherzellen, zu welchen „0“ geschrieben ist, gelesen wird, die Operation zum Einstellen des Referenzstroms I_REF und des Referenzwiderstands R_REF und die Operation zum Lesen von Daten aus der Mehrzahl von Speicherzellen wiederholt werden. In einigen Ausführungsformen kann „X“ gleich zu der Anzahl von Speicherzellen sein, zu welchen „0“ geschrieben ist, und in einigen Ausführungsformen kann „X“ die Hälfte der Anzahl der Speicherzellen sein, zu welchen „0“ geschrieben ist.
In Operation S440 kann eine Operation zum Einstellen eines erhöhten Referenzstroms und/oder eines erhöhten Referenzwiderstands durchgeführt werden. Beispielsweise kann der Controller 200 ein Referenzanpasssignal ADJ, welches einem erhöhten Referenzstrom und/oder einem erhöhten Referenzwiderstand entspricht, zu der Speichervorrichtung 100 übertragen, und die Steuerschaltung 150 der Speichervorrichtung 100 kann durch ein Erzeugen eines Stromsteuersignals CC und/oder eines Widerstandssteuersignals RC in Antwort auf das Referenzanpasssignal ADJ den erhöhten Referenzstrom I_REF und den erhöhten Referenzwiderstand R_REF einstellen. Demzufolge kann eine Referenzspannung V_REF ebenso zunehmen und ein Grenzwiderstand R_TH , welcher der Referenzspannung V_REF entspricht kann sich aus der parallelen Widerstands-R_P - Verteilung der 4 zu der Rechten in dem Graphen bewegen.
Wenn die Operationen S440a und S600a gemäß einer Referenzspannung V_REF, welche schrittweise zunimmt, wiederholt werden, kann ein Grenzwiderstand R_TH von der parallelen Widerstands-R_P-Verteilung sich zu der Rechten in dem Graph der 4 bewegen. Demzufolge kann, wenn sich der Grenzwiderstand R_TH von der Linken zu der Rechten der parallelen Widerstands-R_P -Verteilung bewegt, die parallele Widerstands-R_P -Verteilung abgeschätzt werden. Nach der Operation S600a werden Operationen zum Abschätzen der Verteilungen und zum Bestimmen einer Lesereferenzspannung aus den abgeschätzten Verteilungen wie beispielsweise in Beispielen der Operation S800 der 8 untenstehend unter Bezugnahme auf die 10 bis 13 beschrieben werden.
Bezugnehmend auf 9B kann in der Operation S200b eine Operation zum Schreiben von „1“ zu der Mehrzahl von Speicherzellen durchgeführt werden. Demzufolge kann die Mehrzahl von Speicherzellen Widerstände haben, welche verteilt sind wie die antiparallele Widerstands-R_AP -Verteilung der 4.
Eine Operation S400b kann eine Operation S420b und eine Operation S440b aufweisen. In der Operation S420b kann eine Operation zum Einstellen eines maximalen Referenzstroms und eines maximalen Referenzwiderstands durchgeführt werden. Beispielsweise kann der Controller 200 ein Referenzanpasssignal ADJ, welches dem maximalen Referenzstrom und dem maximalen Referenzwiderstand entspricht, zu der Speichervorrichtung 100 und der Steuerschaltung 150 der Speichervorrichtung 100 übertragen. Die Steuerschaltung 150 kann durch ein Erzeugen eines Stromsteuersignals CC und eines Referenzsteuersignals RC in Antwort auf das Referenzanpasssignal ADJ maximale Werte jeweils für den Referenzstrom I_REF und den Referenzwiderstand R_REF einstellen. Demzufolge können eine Referenzspannung V_REF, welche durch den Referenzstrom I_REF und den Referenzwiderstand R_REF bestimmt wird, einen maximalen Wert haben, und ein Grenzwiderstand R_TH , welcher der Referenzspannung V_REF entspricht, kann höher sein als ein Mittelwert der antiparallelen Widerstands-R_AP -Verteilung.
In einigen Ausführungsformen können der Referenzstrom I_REF und der Referenzwiderstand R_REF nicht als Maximalwerte eingestellt sein. Beispielsweise können basierend auf Variationen in der antiparallelen Widerstands-R_AP -Verteilung ein Referenzstrom I_REF und ein Referenzwiderstand R_REF für eine Referenzspannung V_REF eingestellt werden, welche einem Grenzwiderstand R_TH entspricht, welcher höher ist als ein Durchschnitt der antiparallelen Widerstands-RAP -Verteilung. Wie in 9B gezeigt ist, kann eine Operation S620b nach der Operation S420b durchgeführt werden.
In Operation S620b kann eine Operation zum Lesen von Daten aus der Mehrzahl von Speicherzellen durchgeführt werden. Demzufolge kann die Speichervorrichtung 100 Daten DATA, welche Ergebnisse des Lesens von Daten aus den Speicherzellen, zu welchen „1“ geschrieben ist, aufweisen, durch ein Verwenden der maximalen Referenzspannung gemäß dem maximalen Referenzstrom und dem maximalen Referenzwiderstand zu dem Controller 200 übertragen.
In Operation S640b kann basierend auf der Anzahl von „1“, welche in dem Ergebnis des Lesens enthalten sind, eine Operation zum Bestimmen durchgeführt werden, ob die Leseoperation auf der Mehrzahl von Speicherzellen erneut durchzuführen ist. Beispielsweise kann, wie in 9B gezeigt ist, der Referenztrimmer 210 des Controllers 200 die Anzahl von „1“, welche in den Daten DATA enthalten sind, welche von der Speichervorrichtung 100 enthalten werden, welches die Anzahl von Speicherzellen ist, aus welchen die gespeicherten Werte gelesen werden, um „1“ zu sein, mit einem voreingestellten Wert „Y“ (Y > 0) vergleichen. Wenn die Anzahl von „1“ gleich oder größer als „Y“ ist, kann die Operation zum Einstellen des Referenzstroms und des Referenzwiderstands und die Operation zum Lesen von Daten aus der Mehrzahl von Speicherzellen beendet werden, oder andernfalls kann die Operation S440b nach der Operation S640b durchgeführt werden. In anderen Worten gesagt können, bis „1“ aus einer voreingestellten Anzahl von Speicherzellen aus der Mehrzahl von Speicherzellen, zu welchen „1“ geschrieben ist, gelesen wird, die Operation zum Einstellen des Referenzstroms I_REF und des Referenzwiderstands R_REF und die Operation zum Lesen von Daten aus der Mehrzahl von Speicherzellen wiederholt werden. In einigen Ausführungsformen kann „Y“ gleich zu der Anzahl von Speicherzellen sein, zu welchen „1“ geschrieben ist, und in einigen Ausführungsformen kann „Y“ die Hälfte der Anzahl der Speicherzellen sein, zu welchen „1“ geschrieben ist.
In Operation S440b kann eine Operation zum Einstellen eines verringerten Referenzstroms und/oder eines verringerten Referenzwiderstands durchgeführt werden. Demzufolge kann die Referenzspannung V_REF ebenso zunehmen, und der Grenzwiderstand R_TH , welcher der Referenzspannung V_REF entspricht, kann von der parallelen Widerstands-R_P-Verteilung der 4 sich zu der Rechten des Graphen bewegen.
Wenn die Operationen S440b und S600b wiederholt werden, kann sich gemäß einer Referenzspannung V_REF, welche schrittweise abnimmt, ein Grenzwiderstand R_TH von der antiparallelen Widerstands-R_AP -Verteilung zu der Linken bewegen. Demzufolge kann ähnlich zu der Ausführungsform der 9A, wenn sich der Grenzwiderstand R_TH von der Rechten zu der Linken der antiparallelen Widerstands-R_AP -Verteilung bewegt, die antiparallele Widerstands-R_AP -Verteilung abgeschätzt werden.
10 ist ein Flussdiagramm, welches ein Beispiel der Operation S800 der 8 gemäß einigen beispielhaften Ausführungsformen zeigt, und 11 ist ein Graph, welcher ein Beispiel einer Operation zum Bestimmen eines Grenzwiderstandes durch Operation S800a der 10 gemäß einigen beispielhaften Ausführungsformen zeigt. Im Detail kann die Operation S800a der 10 durchgeführt werden nach dem Bereitstellen des Grenzwiderstandes RTH, welcher von der Mehrzahl von Speicherzellen abgeleitet wird, zu welchen „0“ geschrieben ist, wie obenstehend unter Bezugnahme auf 9A beschrieben ist, und dem Grenzwiderstand RTH, welcher von der Mehrzahl von Speicherzellen zu welchen „1“ geschrieben ist, abgeleitet wird, wie obenstehend unter Bezugnahme auf 9B beschrieben ist. Wie obenstehend unter Bezugnahme auf 8 beschrieben ist, kann in der Operation S800a der 10 eine Operation zum Bestimmen einer Lesereferenzspannung basierend auf den Ergebnissen der Leseoperation unter jeder der Referenzspannungen durchgeführt werden.
In Operation S820a kann eine Operation zum Abschätzen einer parallelen Widerstands-R_P-Verteilung und einer antiparallelen Widerstands-R_AP -Verteilung durchgeführt werden. Beispielsweise kann der Grenzwiderstand R_TH , welcher von der Ausführungsform der 9A abgeleitet wird, abgeschätzt werden, um ein Mittelwert Rp' der parallelen Widerstands-R_P-Verteilung zu sein. In einigen Ausführungsformen kann, wenn die Anzahl von Speicherzellen, zu welchen „0“ geschrieben ist, und von welchen „0“ gelesen wird, relativ größer ist, identifiziert werden, ob „0“ von wenigstens der Hälfte der Speicherzellen gelesen wird (d.h., wenn „X“ in 9 die Hälfte der Anzahl der Speicherzellen ist, zu welchen „0“ geschrieben ist). In diesem Fall kann der Grenzwiderstand R_TH abgeschätzt werden, um ein Durchschnitt der parallelen Widerstands-R_P-Verteilung zu sein. In einigen Ausführungsformen kann, wenn die Anzahl von Speicherzellen, zu welchen „0“ geschrieben ist, und von welchen „0“ gelesen wird, relativ gering ist, identifiziert werden, ob „0“ von all den Speicherzellen gelesen wird (d.h., wenn „X“ in 9 gleich zu der Anzahl von Speicherzellen ist, zu welchen „0“ geschrieben ist). In diesem Fall kann ein Grenzwiderstand R_TH abgeschätzt werden, um ein Mittelwert einer parallelen Widerstands-R_P-Verteilung zu sein. Ähnlich kann der Grenzwiderstand R_TH , welcher von der Ausführungsform der 9B abgeleitet wird, abgeschätzt werden, um einen Mittelwert R_AP' der antiparallelen Widerstands-R_AP-Verteilung zu sein. In einigen Ausführungsformen kann, wenn die Anzahl von Speicherzellen, zu welchen „1“ geschrieben ist, und von welchen „1“ gelesen wird, relativ größer ist, „Y“ in 9B die Hälfte der Anzahl der Speicherzellen sein, zu welchen „1“ geschrieben ist. In einigen anderen Ausführungsformen kann, wenn die Anzahl von Speicherzellen, zu welchen „1“ geschrieben ist, und von welchen „1“ gelesen wird, relativ gering ist, „Y“ in 9B gleich zu der Anzahl von Speicherzellen sein, zu welchen „1“ geschrieben ist. Demzufolge können, wie in 11 gezeigt ist, durch die Operation S820a Orte der Parallelwiderstands-R_P-Verteilung und der antiparallelen Widerstands-R_AP -Verteilung durch den Mittelwert R_P' der parallelen Widerstände Rp und den Mittelwert R_AP ' der antiparallelen Widerstände R_AP abgeschätzt werden. Wie obenstehend beschrieben ist, können durch ein Abschätzen der Mittelwerte die Verteilungen der Widerstände prompt abgeschätzt werden.
In Operation S840a können eine Operation zum Berechnen eines Grenzwiderstandes R_TH aus der parallelen Widerstands-R_P-Verteilung und der antiparallelen Widerstands-R_AP -Verteilung durchgeführt werden. In einigen Ausführungsformen können Offsets basierend auf Standardabweichungen der abgeschätzten Verteilungen auf die Mittelwerte angewandt werden und aus Ergebnissen des Anwendens der Offsets auf die Mittelwerte kann der Grenzwiderstand R_TH berechnet werden. Die Standardabweichungen können vorab abgeleitet werden durch ein Testen der Elemente variablen Widerstands (beispielsweise MTJ der 3). Wenn die Standardabweichungen auf abgeschätzte Mittelwerte angewandt werden, kann der Grenzwiderstand R_TH genauer bestimmt werden. Beispielsweise kann, wie in 11 gezeigt ist, wenn Werte a und b, welche auf die Anzahl von Zellen bezogen sind, größer als 0 sind, ein Offset a · σ_P proportional zu einer Standardabweichung σ_P zu dem Mittelwert R_P' der parallelen Widerstände Rp addiert werden. Zusätzlich kann ein Offset b · σ_AP proportional zu einer Standardabweichung σ_AP von dem Mittelwert R_AP ' der antiparallelen Widerstände R_AP subtrahiert werden. Demzufolge kann der Grenzwiderstand R_TH durch eine Funktion f berechnet werden, welche die Werte Rp' + a · σ_P, R_AP ' - b · σ_AP, hat, welche durch ein jeweiliges Anwenden der Standardabweichungen σ_A, σ_AP auf die Mittelwerte Rp', R_AP ' als Faktoren erzeugt werden. In einigen Ausführungsformen kann der Grenzwiderstand R_TH zum Lesen von Daten aus der Speicherzelle basierend auf [Gleichung 1], welche untenstehend geschrieben ist, berechnet werden. Der Lesereferenzstrom kann basierend auf einem Mittelwert eines ersten Widerstands und eines zweiten Widerstands basiert sein. Der erste Widerstand kann durch ein Addieren eines ersten Standardwiderstands basierend auf einer Standardabweichung der ersten Verteilung zu dem Mittelwert der ersten Verteilung erzeugt werden. Der zweite Widerstand kann durch ein Subtrahieren eines zweiten Standardwiderstandes basierend auf einer Standardabweichung der zweiten Verteilung von dem Mittelwert der zweiten Verteilung erzeugt werden. $R_{T H} = \frac{(R'_{P} + a \cdot σ_{P}) + (R'_{A P} - b \cdot σ_{A P})}{2}, a > 0 und b > 0$
In Operation S860a kann eine Operation zum Bestimmen eines Lesereferenzstroms und/oder eines Lesereferenzwiderstandes durchgeführt werden. Beispielsweise kann der Referenztrimmer 210 eine Referenzspannung V_REF, d.h. eine Lesereferenzspannung, welche dem Grenzwiderstand R_TH , welcher in Operation S840 berechnet wird, entspricht, berechnen und einen Referenzstrom I_REF und einen Referenzwiderstand R_REF entsprechend der Referenzspannung V_REF als den Lesereferenzstrom und den Lesereferenzwiderstand bestimmen. Information oder Daten betreffend den Lesereferenzstrom und den Lesereferenzwiderstand, welche bestimmt werden, können zu der Steuerschaltung 150 der Speichervorrichtung 100 übertragen werden. Die Steuerschaltung 150 kann die Daten betreffend den Lesereferenzstrom und den Lesereferenzwiderstand in dem NVM 160 als Daten betreffend die Lesereferenzspannung speichern.
12 ist ein Flussdiagramm, welches die Operation S800 der 8 gemäß beispielhaften Ausführungsformen zeigt, und 13 ist ein Graph, welcher ein Beispiel einer Operation zum Bestimmen eines Grenzwiderstandes der Operation S800b der 12 zeigt. Im Detail kann die Operation S800b der 12 verglichen mit der Operation S800a der 10 den Grenzwiderstand R_TH , welcher von der Mehrzahl von Speicherzellen, zu welchen „0“ geschrieben ist, wie obenstehend unter Bezugnahme auf 9A beschrieben ist, nutzen. Wie obenstehend unter Bezugnahme auf 8 beschrieben ist, kann in der Operation S800b der 12 eine Operation zum Bestimmen einer Lesereferenzspannung basierend auf Ergebnissen von Leseoperationen unter der jeder der Referenzspannungen durchgeführt werden. Hierin nachstehend werden unter Beschreibungen der 12 Beschreibungen, welche mit denjenigen der 10 überlappen, ausgelassen werden.
In Operation S820b kann eine Operation zum Abschätzen einer parallelen Widerstands-R_P-Verteilung durchgeführt werden. Ähnlich zu der Operation S820a der 10 kann der Grenzwiderstand R_TH , welcher von dem Beispiel der 9A abgeleitet wird, abgeschätzt werden, um einen Mittelwert Rp' der parallelen Widerstandsverteilung Rp zu sein. Demzufolge kann, wie in 13 gezeigt ist, ein Ort der parallelen Widerstandsverteilung R_P durch den Mittelwert Rp' abgeschätzt werden. In einigen Ausführungsformen kann aufgrund von Merkmalen der Elemente variablen Widerstands die antiparallele Widerstands-R_AP -Verteilung verschlechtert werden verglichen mit der parallelen Widerstands-R_P-Verteilung, und demnach kann die parallele Widerstands-R_P-Verteilung verwendet werden.
In Operation S840b kann eine Operation zum Berechnen eines Grenzwiderstandes R_TH aus der parallelen Widerstands-R_P-Verteilung durchgeführt werden. In einigen Ausführungsformen kann ein Offset basierend auf einer Standardabweichung der abgeschätzten Verteilung auf den Mittelwert angewandt werden, und aus dem Ergebnis des Anwendens des Offsets auf den Mittelwert kann der Grenzwiderstand R_TH berechnet werden. Beispielsweise kann, wie in 13 gezeigt ist, wenn c größer als 0 ist, zu dem Mittelwert Rp' der parallelen Widerstände RP ein Offset c · σP addiert werden, welcher proportional zu der Standardabweichung σP ist. Demzufolge kann der Grenzwiderstand R_TH durch eine Funktion g berechnet werden, welche einen Wert von R_P' + c · σP hat, welche durch ein Anwenden der Standardabweichung σP auf den Mittelwert R_P' als ein Faktor erzeugt wird. In einigen Ausführungsformen kann der Grenzwiderstand R_TH , welcher zum Lesen von Daten aus den Speicherzellen verwendet wird, basierend auf [Gleichung 2], welche untenstehend geschrieben ist, berechnet werden. $R_{T H} = (R'_{P} + c \cdot σ_{P}) + d, c > 0 und d \geq 0$
In Operation S860b kann eine Operation zum Bestimmen eines Lesereferenzstroms und/oder eines Lesereferenzwiderstands durchgeführt werden. Beispielsweise kann der Referenztrimmer 210 eine Referenzspannung V_REF bestimmen, d.h. eine Lesereferenzspannung, welche dem Grenzwiderstand R_TH entspricht, welcher in der Operation S840b berechnet wird, und kann einen Referenzstrom I_REF und einen Referenzwiderstand R_REF, welche der Referenzspannung V_REF entsprechen als den Lesereferenzstrom und den Lesereferenzwiderstand bestimmen. Information oder Daten betreffend den bestimmten Lesereferenzstrom und den Lesereferenzwiderstand können zu der Steuerschaltung 150 der Speichervorrichtung 100 übertragen werden und die Steuerschaltung 150 kann die Daten betreffend den Lesereferenzstrom und den Lesereferenzwiderstand in dem NVM 160 als Daten betreffend die Lesereferenzspannung speichern.
14 ist ein Blockschaltbild einer Speichervorrichtung 300 gemäß einer beispielhaften Ausführungsform. Wie in 14 veranschaulicht ist, kann die Speichervorrichtung 300 eine Verstärkungsschaltung 340, eine Steuerschaltung 350, einen nichtflüchtigen Speicher 360 und einen Referenztrimmer 370 aufweisen. Obwohl in 14 nicht veranschaulicht, kann die Speichervorrichtung 300 der 14 wie die Speichervorrichtung 100 der 1 eine Zellanordnung, eine Stromquellenschaltung und/oder eine Referenzwiderstandsschaltung aufweisen. Hierin nachstehend sind unter Beschreibungen der 14 Beschreibungen, welche mit denjenigen der 1 überlappen ausgelassen.
Verglichen mit der Speichervorrichtung 100 der 1 kann die Speichervorrichtung 300 der 14 ein Kalibriersignal CAL empfangen und ferner den Referenztrimmer 370 aufweisen. Demzufolge kann die Speichervorrichtung 300 in Antwort auf das Kalibriersignal CAL unabhängig eine genaue Referenzspannung ableiten, und das System, welches die Speichervorrichtung 300 aufweist, kann durch ein Vorsehen des Kalibriersignals CAL für die Speichervorrichtung 300 die Betriebszuverlässigkeit der Speichervorrichtung 300 aufrechterhalten.
Der Referenztrimmer 370 kann in Antwort auf das empfangene Kalibriersignal CAL identische Werte zu der Mehrzahl von Speicherzellen der Zellanordnung schreiben und Signale zu der Steuerschaltung 350 zum Erzeugen von Referenzspannungen, welche monoton zunehmen oder monoton abnehmen übertragen. Der Referenztrimmer 370 kann ein Signal, welches Werten von der Mehrzahl von Speicherzellen entspricht, unter jeder der Referenzspannungen von der Verstärkungsschaltung 340 empfangen und kann basierend auf Ergebnissen des Lesens eine Lesereferenzspannung bestimmen. Der Referenztrimmer 370 kann Daten betreffend die Lesereferenzspannung für die Steuerschaltung 350 vorsehen, und die Steuerschaltung 350 kann Daten betreffend die Lesereferenzspannung in dem NVM 360 speichern. Danach kann, wenn die Speichervorrichtung 300 einen Lesebefehl empfängt, die Steuerschaltung 350 den Referenzstrom I_REF und/oder den Referenzwiderstand R_REF steuern derart, dass die Referenzspannung basierend auf den Daten betreffend die Lesereferenzspannung, welche in dem NVM 360 gespeichert ist, erzeugt wird.
15 ist ein Blockschaltbild, welches ein Ein-Chip-System (SoC = system on chip = Ein-Chip-System) 400, welches die Speichervorrichtung aufweist, gemäß einer beispielhaften Ausführungsform veranschaulicht. Das SoC 400 kann sich auf eine integrierte Schaltung beziehen, in welcher Komponenten eines Berechnungssystems oder eines anderen elektronischen Systems integriert sind. Beispielsweise kann als das SoC 400 ein Anwendungsprozessor (AP) Komponenten für einen Prozessor und andere Funktionen aufweisen. Wie in 15 veranschaulicht ist, kann das Ein-Chip-System 400 einen Kern 410, einen digitalen Signalprozessor (DSP) 420, eine Grafikverarbeitungseinheit (GPU) 430, einen eingebetteten Speicher 440, eine Kommunikationsschnittstelle 450 und eine Speicherschnittstelle 460 aufweisen. Komponenten des Ein-Chip-Systems 400 können miteinander über einen Bus 470 kommunizieren.
Der Kern 410 kann Befehle und Steueroperationen der Komponenten, welche in dem Ein-Chip-System 400 enthalten sind, verarbeiten. Beispielsweise kann der Kern 410 durch ein Verarbeiten einer Serie von Befehlen ein Betriebssystem betreiben und Anwendungen in dem Betriebssystem ausführen. Der DSP 420 kann beispielsweise digitale Signale, welche von der Kommunikationsschnittstelle 450 vorgesehen sind, verarbeiten, um nützliche Daten zu erzeugen. Die GPU 430 kann Daten für Bilder, welche durch eine Anzeigevorrichtung ausgegeben werden durch ein Verwenden von Bilddaten erzeugen, welche durch den eingebetteten Speicher 440 oder die Speicherschnittstelle 460 vorgesehen sind, und kann die Bilddaten ebenso kodieren.
Der eingebettete Speicher 440 kann Daten, welche für Operationen des Kerns 410, des DSP 420 und der GPU 430 benötigt werden, speichern. Der eingebettete Speicher 440 kann den resistiven Speicher gemäß einer beispielhaften Ausführungsform aufweisen und demzufolge kann der eingebettete Speicher 440 eine hohe Zuverlässigkeit, welche aus genauen Referenzspannungen resultiert, vorsehen.
Die Kommunikationsschnittstelle 450 kann Schnittstellen für Kommunikationsnetzwerke oder für Eins-zu-Eins-Kommunikationen vorsehen. Die Speicherschnittstelle 460 kann Schnittstellen für externe Speicher des SoC 400, beispielsweise einen dynamischen Direktzugriffsspeicher (DRAM), einen Flash-Speicher und dergleichen vorsehen.
Während das erfinderische Konzept insbesondere unter Bezugnahme auf Ausführungsformen davon gezeigt und beschrieben wurde, wird verstanden werden, dass verschiedene Änderungen in der Form in den Details darin getätigt werden können, ohne vom Umfang der folgenden Ansprüche abzuweichen.

Claims

Verfahren zum Steuern einer Referenzzelle (R) in einem resistiven Speicher (100), um Werte, welche in einer Mehrzahl von Speicherzellen (M) gespeichert sind, zu identifizieren, wobei das Verfahren Folgendes aufweist: ein Schreiben eines ersten Wertes zu der Mehrzahl von Speicherzellen (M); ein Vorsehen für die Referenzzelle (R) von Referenzströmen (I_REF), welche monoton zunehmen oder monoton abnehmen, ein Lesen der Mehrzahl von Speicherzellen (M), wenn jeder der Referenzströme (I_REF) für die Referenzzelle (R) vorgesehen ist; und ein Bestimmen eines Lesereferenzstroms basierend auf Ergebnissen des Lesens.
Verfahren nach Anspruch 1, ferner aufweisend: ein Einstellen von Referenzwiderständen eines Referenzwiderstandes (130; 130a; 130b), welcher mit der Referenzzelle (R) verbunden ist, wobei einer der Referenzwiderstände jeweils einem der Referenzströme (I_REF) entspricht, welcher durch den einen Referenzwiderstand (130; 130a; 130b) hindurchtritt, und wobei die Referenzwiderstände monoton zunehmen oder monoton abnehmen; und ein Bestimmen eines Lesereferenzwiderstandes basierend auf einer Ansammlung von Ergebnissen des Lesens von Daten aus der Mehrzahl von Speicherzellen (M) für jeden der Referenzströme (I_REF) und der entsprechenden Referenzwiderstände des Referenzwiderstands (130; 130a; 130b).
Verfahren nach Anspruch 1, wobei das Bestimmen des Lesereferenzstroms Folgendes aufweist: ein Abschätzen einer ersten Verteilung von Widerständen entsprechend dem ersten Wert, welcher zu der Mehrzahl von Speicherzellen (M) geschrieben ist, basierend auf einer Anzahl von Malen, welche der erste Wert aus den Ergebnissen des Lesens ausgelesen wird.
Verfahren nach Anspruch 3, wobei der erste Wert und ein zweiter Wert unterschiedlich von dem ersten Wert jeweils einem niedrigen Widerstand und einem hohen Widerstand der Mehrzahl von Speicherzellen entsprechen, wobei das Vorsehen der Referenzströme (I_REF) ein Vorsehen von monoton zunehmenden Referenzströmen (I_REF) aufweist, und wobei das Abschätzen der ersten Verteilung ein Abschätzen eines Grenzwiderstandes (R_TH) als ein Mittelwert (R_P') der ersten Verteilung basierend auf dem Grenzwiderstand (R_TH), welcher einem Referenzstrom (I_REF) entspricht, aufweist, wenn die Anzahl von Malen, welche der erste Wert gelesen wird, gleich oder größer als eine erste Grenzanzahl von erfolgreichen Leseoperationen des ersten Werts ist.
Verfahren nach Anspruch 4, ferner aufweisend: ein Schreiben des zweiten Wertes zu der Mehrzahl von Speicherzellen (M), wobei das Vorsehen der Referenzströme (I_REF) ferner ein Vorsehen monoton abnehmender Referenzströme (I_REF) aufweist, wobei das Bestimmen des Lesereferenzstroms ferner ein Abschätzen einer zweiten Verteilung von Widerständen aufweist, welche dem zweiten Wert entsprechen, welcher zu der Mehrzahl von Speicherzellen (M) geschrieben ist, basierend auf einer Anzahl von Malen, welche der zweite Wert aus den Ergebnissen des Lesens ausgelesen wird, und wobei das Abschätzen der zweiten Verteilung ein Abschätzen eines Grenzwiderstandes (R_TH) als ein Mittelwert (R_AP') der zweiten Verteilung basierend auf dem Grenzwiderstand (R_TH), welcher einem Referenzstrom (I REF) entspricht, aufweist, wenn die Anzahl von Malen, welche der zweite Wert gelesen wird, gleich oder größer als eine zweite Grenzanzahl von erfolgreichen Leseoperationen des zweiten Werts ist.
Verfahren nach Anspruch 5, wobei das Bestimmen des Lesereferenzstroms Folgendes aufweist: ein Bestimmen des Lesereferenzstroms basierend auf einem Medianwert eines ersten Widerstands und eines zweiten Widerstands, wobei der erste Widerstand durch ein Addieren eines ersten Standardwiderstandes basierend auf einer Standardabweichung (σ_P) der ersten Verteilung zu dem Mittelwert (R_P') der ersten Verteilung erzeugt wird, und wobei der zweite Widerstand durch ein Subtrahieren eines zweiten Standardwiderstandes basierend auf einer Standardabweichung (σ_AP) der zweiten Verteilung von dem Mittelwert (R_P') der zweiten Verteilung erzeugt wird.
Verfahren nach Anspruch 4, wobei das Bestimmen des Lesereferenzstroms ferner Folgendes aufweist: ein Berechnen des Lesereferenzstroms basierend auf einer vorbestimmten Funktion (g), welche einen Mittelwert (R_P') der ersten Verteilung als einen Faktor hat.
Verfahren nach Anspruch 1, ferner aufweisend: ein Schreiben von Steuerdaten, welche dem Lesereferenzstrom entsprechen, zu dem resistiven Speicher (100).
Verfahren zum Steuern einer Referenzzelle (R) in einem resistiven Speicher (100), um Werte zu identifizieren, welche in einer Mehrzahl von Speicherzellen (M) gespeichert sind, wobei das Verfahren Folgendes aufweist: ein Schreiben eines ersten Werts zu der Mehrzahl von Speicherzellen (M); ein Einstellen von monoton zunehmenden oder monoton abnehmenden Widerständen eines Referenzwiderstands (130; 130a; 130b), welcher mit der Referenzzelle (R) verbunden ist, und durch welchen ein Referenzstrom (I_REF) hindurchtritt; ein Lesen der Mehrzahl von Speicherzellen (M) für jeden von Widerständen des Referenzwiderstands (130; 130a; 130b); und ein Bestimmen eines Lesereferenzwiderstands basierend auf einer Ansammlung von Ergebnissen des Lesens.
Resistive Speichervorrichtung (100), welche konfiguriert ist, um ein Referenzanpassungssignal (ADJ) zu empfangen, wobei die resistive Speichervorrichtung (100) Folgendes aufweist: eine Zellanordnung (110), welche Speicherzellen (M) und eine Referenzzelle (R) aufweist, wobei die Speicherzellen (M) mit jeweiligen ersten Sourceleitungen (SLj) und jeweiligen ersten Bitleitungen (BLj) verbunden sind, und wobei die Referenzzelle (R) mit einer zweiten Sourceleitung (SSL) und einer zweiten Bitleitung (SBL) verbunden ist; eine Stromquellenschaltung (120), welche konfiguriert ist, um in Antwort auf einen Lesebefehl einen Lesestrom und einen variablen Referenzstrom (I_REF) jeweils zu den Speicherzellen (M) und der Referenzzelle (R) über die ersten Sourceleitungen (SLj) oder die zweite Sourceleitung (SSL) vorzusehen; eine Verstärkungsschaltung (140), welche konfiguriert ist, um Spannungen (V_RD) zwischen den ersten Sourceleitungen (SLj), welche mit dem Speicherzellen (M) verbunden sind, und der zweiten Sourceleitung (SSL), welche mit der Referenzzelle (R) verbunden ist, zu erfassen; und eine Steuerschaltung (150), welche konfiguriert ist, um die Stromquellenschaltung (120) derart zu steuern, dass der Referenzstrom (I_REF) unabhängig von dem Lesestrom (I_RD) in Anpassung an das Referenzanpassungssignal (ADJ) angepasst werden kann.