CN109509492B - 包含参考单元的电阻式存储器装置及控制参考单元的方法 - Google Patents

包含参考单元的电阻式存储器装置及控制参考单元的方法 Download PDF

Info

Publication number
CN109509492B
CN109509492B CN201811072217.8A CN201811072217A CN109509492B CN 109509492 B CN109509492 B CN 109509492B CN 201811072217 A CN201811072217 A CN 201811072217A CN 109509492 B CN109509492 B CN 109509492B
Authority
CN
China
Prior art keywords
resistance
distribution
read
memory cells
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811072217.8A
Other languages
English (en)
Other versions
CN109509492A (zh
Inventor
表锡洙
郑铉泽
黄素熙
宋泰中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180020006A external-priority patent/KR102414183B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109509492A publication Critical patent/CN109509492A/zh
Application granted granted Critical
Publication of CN109509492B publication Critical patent/CN109509492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种控制电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法。所述方法包含：将第一值写入至多个存储单元；向参考单元提供单调递增或单调递减的参考电流。所述方法包含：在将参考电流中的每一个提供给参考单元时读取多个存储单元，以及基于读取的结果的集合来确定读取参考电流。也提供一种包含参考单元的电阻式存储器装置。

Description

包含参考单元的电阻式存储器装置及控制参考单元的方法
相关申请的交叉引用
本专利申请要求在韩国知识产权局于2017年9月15日提交的韩国专利申请第10-2017-0118843号以及于2018年2月20日提交的韩国专利申请第10-2018-0020006号的优先权，所述韩国专利申请的全部公开内容以引用方式并入本文中。
技术领域
本发明概念涉及一种电阻式存储器装置，且更具体地说，涉及一种包含参考单元的电阻式存储器装置以及控制参考单元的方法。
背景技术
电阻式存储器装置可在包含可变电阻元件的存储单元中存储数据。为了检测存储在电阻式存储器装置的存储单元中的数据，可例如向存储单元提供读取电流。可检测因存储单元的读取电流和可变电阻元件而产生的电压。
在存储某些值的存储单元中，可变电阻元件的电阻可具有分布，所述分布可根据工艺电压温度(process voltage temperature；PVT)和类似物而变化。为了精确读取存储在存储单元中的值，精确并即时地设定可用于区分电阻的分布的阈值电阻可具重要性，所述电阻的分布分别对应于不同的值。
发明内容
本发明概念提供一种电阻式存储器装置，且更具体地说，提供一种能够通过控制参考单元来精确读取存储在存储单元中的值的电阻式存储器装置以及一种控制参考单元的方法。
根据本发明概念的一方面，提供了一种控制包含于电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法。所述方法包含：将第一值写入至多个存储单元；向参考单元提供单调递增或单调递减的参考电流；在将参考电流中的每一个提供给参考单元时读取多个存储单元；以及基于读取结果来确定读取参考电流。
根据本发明概念的另一方面，提供了一种控制电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法。所述方法包含：将第一值写入至多个存储单元；设置连接至参考单元的参考电阻器的单调递增电阻或单调递减电阻，且参考电流通过所述参考电阻器；在参考电阻器的电阻中的每一个下读取多个存储单元；以及基于读取结果来确定读取参考电阻。
根据本发明概念的另一方面，提供了一种被配置成接收参考调节信号的电阻式存储器装置。电阻式存储器装置包含单元阵列，所述单元阵列包含存储单元和参考单元。存储单元连接至对应的第一源极线和对应的第一位线，且参考单元连接至第二源极线和第二位线。电阻式存储器装置包含电流源电路，所述电流源电路配置来将读取电流和可变参考电流经由第一源极线或第二源极线分别提供给存储单元和参考单元。电阻式存储器装置包含：放大电路，配置成检测连接至存储单元的第一源极线与连接至参考单元的第二源极线之间的电压；以及控制电路，配置成控制电流源电路，以便可响应于参考调节信号在不考虑读取电流的情况下调节参考电流。
附图说明
从以下结合附图进行的详细描述中将更清楚地理解本发明概念的实施例，在附图中：
图1是示出根据示例实施例的存储器装置和控制器的框图。
图2是示出根据示例实施例的图1的存储器装置与控制器之间的通信的实例的时序图。
图3是示出根据示例实施例的在图1中示出的存储单元的实例的简图。
图4是绘示由根据示例实施例的在图3中示出的存储单元提供的电阻的分布的曲线图。
图5A和图5B是绘示根据示例实施例的图1的存储器装置的实例的框图。
图6是绘示根据示例实施例的在图1中示出的电流源电路的实例的电路图。
图7A和图7B是绘示根据示例实施例的在图1中示出的参考电阻器电路的实例的电路图。
图8是绘示根据示例实施例的控制参考单元的方法的流程图。
图9A和图9B是绘示根据示例实施例的在图8中绘示的操作S200至操作S600的实例的流程图。
图10是绘示根据示例实施例的在图8中绘示的操作S800的实例的流程图。
图11是绘示根据示例实施例的通过在图10中绘示的操作S800a来确定阈值电阻的操作的实例的曲线图。
图12是绘示根据示例实施例的在图8中绘示的操作S800b的实例的流程图。
图13是绘示根据示例实施例的通过在图12中绘示的操作S800b来确定阈值电阻的操作的实例的曲线图。
图14是绘示根据示例实施例的存储器装置的框图。
图15是绘示根据示例实施例的包含存储器装置的片上系统的框图。
附图标号说明
100、100a、100b、300：存储器装置；
110、110a、110b：单元阵列；
120、120'、120a、120b：电流源电路；
130、130a、130a'、130a”、130b：参考电阻器电路；
140、140a、140b、340：放大电路；
150、150'、150a'、150a”、350：控制电路；
160、360：非易失性存储器；
170a、170b：列解码器；
200：控制器；
210、370：参考微调器；
400：片上系统；
410：核心；
420：数字信号处理器；
430：图形处理单元；
440：嵌入式存储器；
450：通信接口；
460：存储器接口；
470：总线；
A1：第一地址；
A2：第二地址；
ADDR：地址；
ADJ：参考调节信号；
a·σP、b·σAP、c·σP：偏移量；
BL：势垒层；
BLj：位线；
CAL：校准信号；
CC、CC[1:n]：电流控制信号；
CC[1]：第一电流控制信号；
CMD：命令；
COL：列地址；
CT：单元晶体管；
DATA：数据；
FL：自由层；
f、g：函数；
I_0：电流；
I_RD：读取电流；
I_REF：参考电流；
M、M'：存储单元；
MTJ：磁性隧道结；
N1：第一节点；
N1a、N1b、N2a、N2b、Nma、Nmb、P0、P1、P2、Pn、Pr、PS1、PS2、PSn：晶体管；
N2：第二节点；
OP1：第一选项；
OP2：第二选项；
OUT1：第一输出；
OUT2：第二输出；
PL：钉扎层；
Q：输出信号；
R：参考单元；
R1a、R1b、R2a、R2b、Rma、Rmb：电阻器；
RAP：反并联电阻；
RAP'：反并联电阻的平均值；
RC：电阻器控制信号；
RC[1]：第一电阻器控制信号；
RC[1:m]：电阻器控制信号；
READ：读取命令；
RP：并联电阻；
RP'：并联电阻的平均数；
R_REF：参考电阻；
RTH：阈值电阻；
S200、S200a、S200b、S400、S400a、S400b、S420a、S420b、S440a、S440b、S600、S600a、S600b、S620a、S620b、S640a、S640b、S800、S800a、S800b、S820a、S820b、S840a、S840b、S860a、S860b：操作；
SBL：短位线；
SLj：源极线；
SSL：短源极线；
t1、t2：时间；
VDD：正电源电压；
V_RD：读取电压；
V_REF：参考电压；
VSS：负电源电压源；
WLi：字线。
具体实施方式
应注意，关于一个实施例描述的本发明概念的方面可并入于不同实施例(虽然不关于其进行具体地描述)中。也就是说，所有实施例和/或任何实施例的特征可以任何方式和/或组合进行组合。在下文阐述的说明书中详细解释本发明概念的这些和其它目标和/或方面。
图1是示出根据示例实施例的存储器装置100和控制器200的框图，且图2是绘示根据示例实施例的图1的存储器装置100与控制器200之间的通信的实例的时序图。
参看图1，存储器装置100可与控制器200通信。存储器装置100可从控制器200接收诸如写入命令、读取命令的命令CMD和/或地址ADDR，且可从控制器200接收数据DATA(即写入数据)和/或将数据DATA(即读取数据)发送至控制器200。此外，如图1中所示出，存储器装置100可从控制器200接收参考调节信号ADJ。尽管在图1中分别地示出命令CMD、地址ADDR、数据DATA以及参考调节信号ADJ，但在一些实施例中，可经由同一信道发送命令CMD、地址ADDR、数据DATA和/或参考调节信号ADJ中的至少两个。如图1中所示出，存储器装置100可包含单元阵列110、电流源电路120、参考电阻器电路130、放大电路140、控制电路150和/或非易失性存储器(non-volatile memory；NVM)160。如本文中所使用，术语“和/或”包含相关联的所列项目中的一个或一个以上的任何组合和所有组合。当在元件列表之前时，诸如“中的至少一个”等表述修饰元件的整个列表而不是修饰列表的个别元件。
单元阵列110可包含多个存储单元M。存储单元M可包含可变电阻元件(例如在图3中示出的磁性隧道结(magnetic tunnel junction；MTJ))。可变电阻元件可具有对应于存储在存储单元M中的值的电阻。因此，存储器装置100可被称为电阻式存储器装置、电阻式随机存取存储器(resistive random access memory；RRAM)(或ReRAM)等等。举例来说，作为非限制性实例，存储器装置100可包含具有诸如相变随机存取存储器(phase changerandom access memory；PRAM)或铁电随机存取存储器(ferroelectric random accessmemory；FRAM)的结构的单元阵列110，或包含具有磁性随机存取存储器(magnetic randomaccess memory；MRAM)结构的单元阵列，所述磁性随机存取存储器结构例如自旋转移力矩-磁性随机存取存储器(spin transfer torque-magneticrandom access memory；STT－MRAM)、自旋转移力矩磁化切换RAM(spin transfer torque magnetization switchingRAM；Spin-RAM)以及自旋动量转移RAM(spin momentum transfer RAM；SMT－RAM)。如将参考图3所描述，将主要参考MRAM来描述示例实施例，但应注意示例实施例并不限于此。
单元阵列110可包含参考单元R，所述参考单元R用以识别存储在存储单元M中的值。举例来说，如图1中所示出，单元阵列110可包含通常连接至字线WLi的多个存储单元M和参考单元R，且因此，通常连接至字线WLi的多个存储单元M和参考单元R可被激活的字线WLi同时选择。尽管图1中仅示出一个参考单元R，但在一些实施例中，单元阵列110可包含连接至字线WLi的两个以上参考单元。
电流源电路120可向单元阵列110提供读取电流I_RD和参考电流I_REF。举例来说，电流源电路120可向存储单元M提供读取电流I_RD，并向参考单元R提供参考电流I_REF。电流源电路120还可响应于从控制电路150接收的电流控制信号CC来调节参考电流I_REF。将参考图6来描述电流源电路120的实例。
参考电阻器电路130可提供电阻器，参考电流I_REF通过所述电阻器。举例来说，参考电阻器电路130可提供在第一节点N1与第二节点N2之间具有参考电阻R_REF的电阻器。此外，参考电阻器电路130可根据从控制电路150接收的电阻控制信号RC来调节参考电阻R_REF。参考电阻器电路130的电阻器可具有特性，所述特性不同于形成于单元阵列110中的一个或多个电阻器的特性。在一些实施例中，参考电阻器电路130的电阻器可具有更好的特性，例如比形成于单元阵列110中的电阻器中的一个或多个对工艺电压温度(PVT)变化更加敏感。将参考图7A和图7B来描述参考电阻器电路130的实例。将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件，但这些元件不应受这些术语的限制；实际上，这些术语仅用于将一个元件与另一元件区分开来。因此，下文讨论的第一元件可被命名为第二元件，而不脱离本发明概念的范围。
放大电路140可接收读取电压V_RD和参考电压V_REF，且可基于读取电压V_RD和参考电压V_REF来识别存储在存储单元M中的值。举例来说，通过比较读取电压V_RD与参考电压V_REF，放大电路140可输出对应于存储在存储单元M中的值的信号。读取电压V_RD可包含因读取电流I_RD通过包含于存储单元M中的可变电阻元件而引起的电压降，所述读取电流由电流源电路120提供。除包含因存储单元M引起的电压降以外，读取电压V_RD可更包含因读取电流I_RD通过的路径的寄生电阻(例如在图5A中示出的列解码器170a、源极线SLj以及位线BLj)而产生的电压降。
类似于读取电压V_RD，参考电压V_REF可不仅包含由电流源电路120提供的参考电流I_REF通过参考单元R时产生的电压降，还包含由参考电流I_REF通过的路径的寄生电阻(例如在图5A中示出的列解码器170a、短源极线SSL以及短位线SBL)而产生的电压降。此外，参考电压V_REF可更包含因由参考电阻器电路130提供的参考电阻R_REF而产生的电压降。因此，通过控制参考电流I_REF和参考电阻器电路130的参考电阻R_REF，可调节参考电压V_REF，且还可调节用于识别存储在存储单元M中的值的参考。在一些实施例中，参考电阻器的参考电阻可以是单调递增或单调递减的。具体地说，参考电阻可以是在多个读取循环或写入循环期间反复升高的单调递增电阻。在一些实施例中，参考电阻可以是在多个读取循环或写入循环期间反复降低的单调递减电阻。此单调递增或递减参考电阻可以是例如阶梯序列电阻或线性斜坡形序列电阻。
如参考图5A和后续图所描述，在一些实施例中，参考单元R可以是不包含诸如可变电阻元件的电阻器元件的短路单元。因此，由于参考电阻器电路130的特性，参考电压V_REF可能对PVT变化不敏感。如将参考图8和后续图所描述，当精确确定参考电压V_REF时，可提高存储器装置100的操作可靠性。
控制电路150可通过使用电流控制信号CC和电阻器控制信号RC来分别控制电流源电路120和参考电阻器电路130，和/或访问NVM 160。在一些实施例中，控制电路150可响应于从控制器200接收的参考调节信号ADJ来产生电流控制信号CC和电阻器控制信号RC。举例来说，控制电路150可基于参考调节信号ADJ来增大或减小参考电流I_REF并增大或减小参考电阻器电路130的参考电阻R_REF。因此，可响应于由控制器200提供的参考调节信号ADJ来调节参考电压V_REF。
在一些实施例中，为了调节参考电压V_REF，可固定参考电流I_REF或参考电阻器电路130的参考电阻R_REF中的一个。举例来说，当参考电流I_REF固定时，控制电路150可不产生电流控制信号CC，并根据参考调节信号ADJ通过使用电阻器控制信号RC来调节参考电阻电路130的参考电阻R_REF。另一方面，当参考电阻器电路130的参考电阻R_REF固定时，控制电路150可不产生电阻器控制信号RC，并可根据参考调节信号ADJ通过使用电流控制信号CC来调节参考电流I_REF。
NVM 160可存储有关参考电压V_REF的数据。举例来说，NVM 160可存储有关读取参考电流的数据和有关读取参考电阻器的数据，所述读取参考电流是用以从存储单元M读取数据的参考电流，所述读取参考电阻器是用以从存储单元M读取数据的参考电阻器。举例来说，可将对应于读取参考电流的控制数据写入至电阻式存储器。在一些实施例中，控制电路150可响应于从控制器200接收的命令参考电压V_REF的设置的命令CMD(或设置命令)来将有关参考电压V_REF的数据写入至NVM 160，并响应于控制数据的读取操作的命令CMD(或读取命令)来根据存储在NVM 160中的数据以产生电流控制信号CC和电阻控制信号RC。在一些实施例中，可省略NVM 160。举例来说，包含于单元阵列110中的存储单元M中的至少一些可存储有关参考电压V_REF的数据，并通过控制电路150来访问。
控制器200可包含参考微调器210。参考微调器210可通过使用参考调节信号ADJ来调节存储器装置100的参考电压V_REF。基于根据经调节的参考电压V_REF从存储单元M读取数据的结果，参考微调器210可帮助确定参考电压V_REF，所述参考电压可以是将用以从存储单元M读取数据的读取参考电压。
在一些实施例中，参考调节信号ADJ可以与读取命令READ同步。也就是说，参考调节信号ADJ可与读取命令READ在时间上重叠同时发生，或在读取命令READ之前或跟随所述读取命令发生，以待提供给存储器装置100。例如，如图2中所示出，控制器200可通过使用命令CMD、地址ADDR以及参考调节信号ADJ在时间t1处开始向存储器装置100提供读取命令READ、第一地址A1以及第一选项OP1。存储器装置100的控制电路150可根据第一选项OP1产生电流控制信号CC和电阻控制信号RC，且因此可确定参考电流I_REF和参考电阻器电路130的参考电阻R_REF。根据读取命令READ，可选择对应于第一地址A1的存储单元M和参考单元R。此外，通过根据存储单元M的读取电压V_RD和根据参考电阻器电路130的参考电阻R_REF的参考电压V_REF，可识别存储在存储单元M中的值。可经由数据DATA将所识别的值作为第一输出OUT1提供给控制器200。类似地，在时间t2处，存储器装置100可响应于控制器200的读取命令READ、第二地址A2以及第二选项OP2向控制器200提供第二输出OUT2。在一些实施例中，不同于图2中所绘示，参考调节信号ADJ可与排他性命令同步并被提供给存储器装置100，所述排他性命令是不同于读取命令READ的命令。
在一些实施例中，根据单调递增或单调递减的参考电压，参考微调器210可从预定值已写入的多个存储单元中读取数据并基于读取结果来确定读取参考电压。具体地说，参考电压可以是在多个读取循环或写入循环期间反复升高的单调递增电压。在一些实施例中，参考电压可以是在多个读取循环或写入循环期间反复降低的单调递减电压。此单调递增或递减参考电压可以是例如阶梯序列电压或线性斜坡形序列电压。
如上文所描述，通过控制参考单元R，可诱发存储单元M的精确阈值电阻，如将随后描述，并可精确读取存储在存储单元M中的值。此外，由于精确阈值电阻经即时检测，所以可提供存储器装置100的提高的生产率，且根据存储器装置100的操作环境，可提供自适应校准。
图3是绘示根据示例实施例的图1的存储单元M的实例的图，且图4是示出由根据一些示例实施例的图3中示出的存储单元M提供的电阻的分布的曲线图。现在参看图3，示出了包含磁性隧道结(MTJ)元件的存储单元M'，所述磁性隧道结元件作为可变电阻元件。图4绘示用于MTJ元件的电阻的分布，所述MTJ元件配置为图3的可变电阻元件。
如图3中所绘示，存储单元M'可包含串联连接在位线BLj与源极线SLj之间的可变电阻元件(MTJ元件)和单元晶体管CT。在一些实施例中，如图3中所绘示，可变电阻元件(MTJ元件)和单元晶体管CT可在位线BLj与源极线SLj之间按可变电阻元件(MTJ元件)和单元晶体管CT的顺序连接。在一些实施例中，不同于图3中所绘示，可变电阻元件(MTJ元件)和单元晶体管CT可在位线BLj与源极线SLj之间按单元晶体管CT和可变电阻元件(MTJ元件)的顺序连接。
可变电阻元件(MTJ元件)可包含自由层FL和钉扎层PL，以及自由层FL与钉扎层PL之间的势垒层BL。如在图3中用箭头标记的，虽然钉扎层PL的磁化方向可以是固定的，但自由层FL可具有与钉扎层PL的磁化方向相同或相反的磁化。当钉扎层PL和自由层FL具有同一磁化方向时，可将可变电阻元件(MTJ元件)称为处于并联状态P。另一方面，当钉扎层PL和自由层FL具有彼此不同的磁化方向时，可将可变电阻元件(MTJ元件)称为处于反并联状态AP。在一些实施例中，可变电阻元件(MTJ元件)可更包含反铁磁层，以使钉扎层PL可具有固定磁化方向。
可具有处于并联状态P的低电阻RP的可变电阻元件(MTJ元件)可具有处于反并联状态AP的高电阻RAP。在说明书中，假定当可变电阻元件(MTJ元件)具有低电阻RP时，存储单元M'存储'0'，且当可变电阻元件(MTJ元件)具有高电阻RAP时，存储单元M'存储'1'。此外，在说明书中，对应于'0'的电阻RP可被称为并联电阻RP，且对应于'1'的电阻RAP可被称为反并联电阻RAP。然而，本文所描述的各种实施例也可适用于相反的存储情形。
参看图4，可变电阻元件MTJ的电阻可具有分布。举例来说，如图4中所绘示，存储'0'的存储单元之间可存在并联电阻RP分布(或第一分布)，且存储'1'的存储单元之间可存在反并联电阻RAP分布(或第二分布)。在一些实施例中，如图4中所绘示，反并联电阻RAP分布可为劣化的，也就是说相较于并联电阻RP分布而具有更高方差。换句话说，并联电阻RP分布的更高部分的一些值可接近于反并联电阻RAP分布的下部部分中的值。此外，如在图4中用虚线标记的，由于各种原因，可变电阻元件(MTJ元件)的电阻的分布可为劣化的。因此，用于区分并联电阻RP分布与反并联电阻RAP分布的阈值电阻RTH的范围可被缩小，且确定精确的阈值电阻RTH可具重要性。如将在稍后参考图8至图13所描述，根据示例实施例，可通过控制参考单元R来估计可变电阻元件MTJ的电阻的分布，且可基于所估计分布来确定阈值电阻RTH。
再次参看图3，单元晶体管CT可包含连接至字线WLi的栅极、分别连接至源极线SLi和可变电阻元件(MTJ元件)的源极和漏极。根据施加于字线WLi的信号，单元晶体管CT可将可变电阻元件(MTJ元件)与源极线SLj电连接或隔开。例如，在写入操作中，可打开单元晶体管CT以将'0'写入至存储单元M'，且从位线BLj流动至源极线SLj的电流可通过可变电阻元件(MTJ元件)和单元晶体管CT。为了将'1'写入至存储单元M'，可打开单元晶体管CT，且从源极线SLj流动至位线BLj的电流可通过单元晶体管CT和可变电阻元件(MTJ元件)。在读取操作中，可打开单元晶体管CT，且从位线BLj流动至源极线SLj的电流或从源极线SLj流动至位线BLj的电流(即读取电流I_RD)可通过单元晶体管CT和可变电阻元件(MTJ元件)。在本文所描述的各种实施例中，假定读取电流I_RD从源极线SLj流动至位线BLj。
图5A和图5B是绘示根据示例实施例的图1的存储器装置100的实例的框图。现在参看图5A和图5B，图5A和图5B分别绘示读取操作期间的存储器装置100a和存储器装置100b。在存储器装置100a和存储器装置100b中，可将参考电阻器电路130a和参考电阻器电路130b互不相同地布置。下文中，将参考图1来描述图5A和图5B。在图5A和图5B的描述中，为简洁起见，省略了与图1的描述相重复的描述。
参看图5A，存储器装置100a可包含单元阵列110a、电流源电路120a、参考电阻器电路130a、放大电路140a以及列解码器170a。单元阵列110a可包含共同连接至字线WLi的存储单元M和参考单元R。每一个存储单元M可连接至位线BLj和源极线SLj，参考单元R可连接至短位线SBL和短源极线SSL。位线BLj、源极线SLj、短位线SBL以及短源极线SSL可延伸至列解码器170a并连接至所述列解码器170a。
存储单元M可包含串联连接在位线BLj与源极线SLj之间的可变电阻元件(MTJ元件)和单元晶体管CT，而参考单元R可包含连接至短位线SBL和短源极线SSL的单元晶体管CT。因此，参考单元R的单元晶体管CT、短位线SBL以及短源极线SSL可电短路或电断开。不包含电阻元件的参考单元R可被称为短路单元。为了补偿因连接至存储单元M的位线BLj和源极线SLj引起的电压降，如图5A中所绘示，可将连接至短位线SBL和短源极线SSL的参考单元R布置为在单元阵列110a中。如图5A中所绘示，参考单元R可以是短路单元。因此，可将因存储单元M的可变电阻元件(MTJ元件)引起的电压降与因布置在单元阵列110a外的参考电阻器电路130a引起的电压降进行比较。不受单元阵列110的空间限制和结构限制，布置在单元阵列110a外的参考电阻器电路130a可提供具有宽可变范围且可对PVT及类似物不敏感的参考电阻R_REF，以便可更精确地调节参考电压V_REF。
列解码器170a可根据列地址COL来在位线BLj、源极线SLj、短位线SBL以及短源极线SSL上进行路由。列地址COL可由从图1的控制器200接收的地址ADDR来产生。列解码器170a可根据列地址COL来选择存储单元和参考单元中的至少一些，所述存储单元和参考单元根据单元阵列110a中的被激活字线WLi被选择。举例来说，如图5A中所绘示，列解码器170a可将存储单元M的位线BLj连接至负电源电压源VSS，并将源极线SLj连接至电流源电路120a。此外，列解码器170a可将参考单元R的短位线SBL连接至参考电阻器电路130a，并将短源极线SSL连接至电流源电路120a。因此，读取电流I_RD可通过源极线SLj、存储单元M以及位线BLj并朝着负电源电压源VSS流动。参考电流I_REF可通过短源极线SSL、参考单元R、短位线SBL以及参考电阻器电路130a，并朝着负电源电压源VSS流动。
放大电路140a可连接至节点，读取电流I_RD和参考电流I_REF从电流源电路120a通过所述节点分别输出。放大电路140a可根据节点处的读取电压V_RD和参考电压V_REF来产生输出信号Q。可通过存储单元M中的可变电阻元件(MTJ元件)的电阻和读取电流I_RD来确定读取电压V_RD，同时可通过参考电阻R_REF和参考电流I_REF来确定参考电压V_REF。当读取电压V_RD高于参考电压V_REF时(也就是说，当存储单元M的可变电阻元件(MTJ元件)的电阻大于阈值电阻RTH时)，放大电路140a可产生对应于'1'的输出信号Q。当读取电压V_RD低于参考电压V_REF时(也就是说，当存储单元M的可变电阻元件(MTJ元件)的电阻小于阈值电阻RTH时)，放大电路140a可产生对应于'0'的输出信号Q。
参看图5B，存储器装置100b可包含单元阵列110b、电流源电路120b、参考电阻器电路130b、放大电路140b以及列解码器170bf。相较于图5A的存储器装置100a，图5B的存储器装置100b可以任选地更包含布置在列解码器170b与电流源电路120b之间的参考电阻器电路130b。因此，参考电流I_REF可通过参考电阻器电路130b、短源极线SSL、参考单元R以及短位线SBL，并朝着负电源电压源VSS流动。下文中，将主要参考类似图5A的存储器装置100a的情形来描述示例实施例，其中参考电阻器电路130a布置在参考单元R与负电源电压源VSS之间，但示例实施例并不限于此。
图6是绘示根据一些示例实施例的图1的电流源电路120的电路图。如上文参考图1所描述，在图6中示出的电流源电路120'可产生读取电流I_RD和参考电流I_REF，且当n是正整数时，电流源电路120'可根据控制电路150’的电流控制信号CC[1:n]来调节参考电流I_REF。
参看图6，电流源电路120'可包含多个晶体管P0、晶体管P1、晶体管P2至晶体管Pn、晶体管Pr，所述多个晶体管具有共同连接至正电源电压VDD的源极。多个晶体管P0、晶体管P1、晶体管P2至晶体管Pn、晶体管Pr可以是PMOS晶体管并形成电流镜。因此，根据流动通过晶体管P0的电流I_0和多个晶体管P0、晶体管P1、晶体管P2至晶体管Pn、晶体管Pr的相应尺寸，可确定正从正电源电压VDD提取的电流的幅值。在一些实施例中，晶体管P0和晶体管Pr可具有相同尺寸。因此，读取电流I_RD可具有的幅值大体上等同于电流I_0的幅值。
产生参考电流I_REF的n个晶体管P1、晶体管P2至晶体管Pn可分别并串联地连接至通过电流控制信号CC[1：n]控制的n个晶体管PS1、晶体管PS2至晶体管PSn。电流控制信号CC[1：n]可分别施加于n个晶体管PS1、晶体管PS2至晶体管PSn的栅极，并因此可通过电流控制信号CC[1：n]来确定参考电流I_REF的幅值。例如，当响应于低电平的第一电流控制信号CC[1]而打开晶体管PS1时，通过晶体管P1的电流可包含在参考电流I_REF中。当响应于高电平的第一电流控制信号CC[1]而关闭晶体管PS1时，通过晶体管P1的电流可排除在参考电流I_REF外。n个晶体管P1、晶体管P2至晶体管Pn在一些实施例中可具有相同尺寸，且在一些实施例中可具有不同尺寸。
图7A和图7B是绘示根据示例实施例的图1的参考电阻器电路130的电路图。如参考图1所描述的，图7A和图7B的参考电阻器电路130a'和参考电阻器电路130a”可分别提供电阻器，参考电流I_REF通过所述电阻器，且当m是正整数时，可响应于控制电路150a'和控制电路150a”的电阻器控制信号RC[1:m]来调节电阻器的电阻，所述电阻是参考电阻R_REF。如参考图5A所描述，图7A的参考电阻器电路130a'和和图7B的参考电阻器电路130a”可分别在短源极线SSL与负电源电压源VSS之间提供具有参考电阻R_REF的电阻器。下文中，在图7A和图7B的描述中，将不给出重复描述。
参看图7A，在短源极线SSL与负电源电压源VSS之间的参考电阻器电路130a'可包含多个电阻器R1a、电阻器R2a至电阻器Rma，以及分别串联连接至多个电阻器R1a、电阻器R2a至电阻器Rma的多个晶体管N1a、晶体管N2a至晶体管Nma。可将电阻器控制信号RC[1:m]施加于多个晶体管N1a、晶体管N2a至晶体管Nma的栅极，并因此可通过电阻器控制信号RC[1:m]来确定参考电阻R_REF。举例来说，当响应于高电平的第一电阻器控制信号RC[1]而打开晶体管N1a时，可通过第一电阻器R1a来确定参考电阻R_REF；当响应于低电平的第一电阻器控制RC[1]而关闭晶体管N1a时，可在不考虑第一电阻器R1a的情况下确定参考电阻R_REF。因此，可通过等效电路来确定参考电阻器电路130a'的参考电阻R_REF，通过并联连接由电阻器控制信号RC[1:m]从多个电阻器R1a、电阻器R2a至电阻器Rma之中选择的电阻器来制造所述等效电路。
参看图7B，参考电阻器电路130a”可包含在短源极线SSL与负电源电压源VSS之间串联连接的多个电阻器R1b、电阻器R2b至电阻器Rmb，以及分别并联连接至多个电阻器R1b、电阻器R2b至电阻器Rmb的多个晶体管N1b、晶体管N2b至晶体管Nmb。可将电阻器控制信号RC[1:m]施加于多个晶体管N1b、晶体管N2b至晶体管Nmb的栅极，并因此可通过电阻器控制信号RC[1:m]来确定参考电阻R_REF。例如，当响应于低电平的第一电阻器控制信号RC[1]而关闭晶体管N1b时，参考电阻R_REF包含第一电阻器R1b的电阻；当响应于高电平的第一电阻器控制信号RC[1]而打开晶体管N1b时，参考电阻R_REF在晶体管N1b的导通电阻近于0时可不包含第一电阻器R1b的电阻。因此，可通过等效电路来确定参考电阻器电路130a”的参考电阻R_REF，通过串联连接由电阻器控制信号RC[1:m]从多个电阻器R1b、电阻器R2b至电阻器Rmb选择的电阻器来制造所述等效电路。
图8是绘示根据示例实施例的控制参考单元的方法的流程图。如图8中所示出，控制参考单元的方法可包含多个操作S200、操作S400、操作S600以及操作S800。在一些实施例中，为了控制包含在图1的存储器装置100中的参考单元R，可通过包含参考微调器210的控制器200来执行参考图8描述的方法。下文中，将参考图1来描述图8。
在操作S200中，可进行将相同的值写入至多个存储单元的操作。举例来说，可进行将'0'或'1'写入至多个存储单元的操作。根据写入至多个存储单元的值，在以下操作S400中，可确定控制参考电压的方法。稍后将参考图9A描述将'0'写入至多个存储单元的实例，且稍后将参考图9B描述将'1'写入至多个存储单元的实例。
在操作S400中，可进行生成单调递增的参考电压或单调递减的参考电压的操作。举例来说，在操作S200中，当将对应于可变电阻元件的并联电阻RP的'0'写入至多个存储单元时，可产生从最小参考电压单调递增的参考电压。另一方面，在操作S200中，当将对应于可变电阻元件的反并联电阻RAP的'1'写入至多个存储单元时，可产生从最大参考电压单调递减的参考电压。
在操作S600中，可进行在参考电压中的每一个下从多个存储单元读取数据的操作。举例来说，可进行在单调递增的相应参考电压下从多个存储单元读取数据的操作，或可进行在单调递减的相应参考电压下从多个存储单元读取数据的操作。将参考图9A和图9B描述操作S200至操作S600的实例。
在操作S800中，可进行基于读取结果来确定读取参考电压的操作。在一些实施例中，根据在单调递增参考电压或单调递减参考电流中的每一个下从被写入'0'的多个存储单元读取数据的结果，可估计可变电阻元件的并联电阻RP分布(或第一分布)。在一些实施例中，根据在单调递减参考电压或单调递增参考电流中的每一个下从被写入'1'的多个存储单元读取数据的结果，可估计反并联电阻RAP分布(或第二分布)。基于所估计分布中的至少一个，可确定阈值电阻RTH，可根据所述阈值电阻RTH确定读取参考电压。将参考图10至图13来描述操作S800的实例。
图9A和图9B是绘示根据示例实施例的图8的操作S200至操作S600的实例的流程图。如上文参考图8所描述，在图9A的操作S200a和图9B的操作S200b中，可进行将相同的值写入至多个存储单元的操作。在操作S400a和操作S400b中，可进行产生单调递减或递增的参考电压的操作。在操作S600a和操作S600b中，可进行在参考电压中的每一个下从多个存储单元读取数据的操作。下文中，将参考图1和绘示可变电阻元件的电阻的分布的图4来描述图9A和图9B，且在图9A和图9B的描述当中，将省略重复描述。
参看图9A，在操作S200a中，可进行将'0'写入至多个存储单元的操作。例如，控制器200可将命令写入的命令CMD、对应于多个存储单元的地址ADDR以及包含'0'的数据DATA发送至存储器装置100。因此，多个存储单元可具有与图4的并联电阻RP分布类似分布的电阻。在一些实施例中，在单元阵列110中，可将'0'写入至连接至同一个字线WLi的多个存储单元。
操作S400a可包含操作S420a和操作S440a。在操作S420a中，可进行设置最小参考电流和最小参考电阻的操作。举例来说，控制器200可将对应于最小参考电流和最小参考电阻的参考调节信号ADJ发送至存储器装置100。存储器装置100的控制电路150可通过响应于参考调节信号ADJ产生电流控制信号CC和电阻器控制信号RC来将参考电流I_REF和参考电阻R_REF分别设置为最小值。因此，由参考电流I_REF和参考电阻R_REF确定的参考电压V_REF可分别具有最小值，且对应于参考电压V_REF的阈值电阻RTH可低于并联电阻RP分布的平均数。
在一些实施例中，可不将参考电流I_REF和参考电阻R_REF设置为最小值。举例来说，基于并联电阻RP分布中的变化，可为对应于阈值电阻RTH的参考电压V_REF设置任意参考电流I_REF和任意参考电阻R_REF，所述阈值电阻低于并联电阻RP分布的平均数。如图9A中所绘示，在一些实施例中，在操作S420a之后，可进行操作S620a。
在操作S620a中，可进行从多个存储单元读取数据的操作。举例来说，控制器200可将命令读取操作的命令CMD和对应于多个存储单元的地址ADDR发送至存储器装置100。在一些实施例中，如上文参考图2所描述，用于读取操作的命令CMD和地址ADDR可与参考调节信号ADJ同步并被发送至存储器装置100，所述参考调节信号ADJ用于设置操作S420a中的最小参考电流和最小参考电阻。存储器装置100可将数据DATA发送至控制器200，所述数据DATA包含通过使用视已被设置的最小参考电流和最小参考电阻而定的最小参考电压从被写入'0'的存储单元读取数据的结果。
在操作S640a中，基于包含在读取结果中的'0'的数目，可进行确定是否再次进行多个存储单元的读取操作的操作。举例来说，如图9A中所绘示，控制器200的参考微调器210可将包含在从存储器装置100接收的数据DATA中的'0'的数目与预设值'X'(X>0)相比较，所述'0'的数目是从存储单元中所存储的值读取为'0'的存储单元的数目。当'0'的数目等于或大于'X'时，可停止设置参考电流和参考电阻以及从多个存储单元读取数据的操作，且否则，可在操作S640a之后进行操作S440a。换句话说，可重复设置参考电流I_REF和参考电阻R_REF的操作以及从多个存储单元读取数据的操作，直至从被写入'0'的多个存储单元中特定数目的存储单元读取到'0'。在一些实施例中，'X'可等于被写入'0'的存储单元的数目，且在一些实施例中，'X'可以是被写入'0'的存储单元的数目的一半。
在操作S440a中,可进行设置递增参考电流和/或递增参考电阻的操作。例如，控制器200可将对应于递增参考电流和/或递增参考电阻的参考调节信号ADJ发送至存储器装置100，且存储器装置100的控制电路150可通过响应于参考调节信号ADJ产生电流控制信号CC和/或电阻器控制信号RC，以设置递增参考电流I_REF和递增参考电阻R_REF。因此，参考电压V_REF也可递增，且对应于参考电压V_REF的阈值电阻RTH可从图4的并联电阻RP分布中迁移至曲线图的右方。
当重复操作S440a和操作S600a时，根据逐渐递增的参考电压V_REF，阈值电阻RTH可从并联电阻RP分布中迁移至图4的曲线图的右方。因此，由于阈值电阻RTH从左方迁移至并联电阻RP分布的右方，所以可估计并联电阻RP分布。在操作S600a后，将参考图10至图13在之后描述估计分布并根据所估计分布确定读取参考电压的操作，诸如图8的操作S800的实例中的操作。
参看图9B，在操作S200b中，可进行将'1'写入至多个存储单元的操作。因此，多个存储单元可具有与图4的反并联电阻RAP分布类似分布的电阻。
操作S400b可包含操作S420b和操作S440b。在操作S420b中，可进行设置最大参考电流和最大参考电阻的操作。举例来说，控制器200可将对应于最大参考电流和最大参考电阻的参考调节信号ADJ发送至存储器装置100和存储器装置100的控制电路150。控制电路150可通过响应于参考调节信号ADJ产生电流控制信号CC和参考控制信号RC来分别设置参考电流I_REF和参考电阻R_REF的最大值。因此，由参考电流I_REF和参考电阻R_REF确定的参考电压V_REF可具有最大值，且对应于参考电压V_REF的阈值电阻RTH可高于反并联电阻RAP分布的平均数。
在一些实施例中，可不将参考电流I_REF和参考电阻R_REF设置为最大值。举例来说，基于反并联电阻RAP分布中的变化，可为对应于阈值电阻RTH的参考电压V_REF设置参考电流I_REF和参考电阻R_REF，所述阈值电阻高于反并联电阻RAP分布可具有的平均值。如图9B中所绘示，可在操作S420b之后进行操作S620b。
在操作S620b中，可进行从多个存储单元读取数据的操作。因此，存储器装置100可将数据DATA发送至控制器200，所述数据DATA包含通过使用视最大参考电流和最大参考电阻而定的最大参考电压从被写入'1'的存储单元读取数据的结果。
在操作S640b中，基于包含在读取结果中的'1'的数目，可进行确定是否再次进行多个存储单元上的读取操作的操作。举例来说，如图9B中所绘示，控制器200的参考微调器210可将包含在从存储器装置100接收的数据DATA中的'1'的数目与预设值'Y'(Y>0)相比较，所述'1'的数目是从存储单元中所存储的值读取为'1'的存储单元的数目。当'1'的数目等于或大于'Y'时，可停止设置参考电流和参考电阻的操作以及从多个存储单元读取数据的操作，或否则可在操作S640b之后进行操作S440b。换句话说，可重复设置参考电流I_REF和参考电阻R_REF的操作以及从多个存储单元读取数据的操作，直至从被写入'1'的多个存储单元中预设数目的存储单元读取到'1'。在一些实施例中，'Y'可等于被写入'1'的存储单元的数目，且在一些实施例中，'Y'可以是被写入'1'的存储单元的数目的一半。
在操作S440b中，可进行设置递减参考电流和/或递减参考电阻的操作。因此，参考电压V_REF也可递增，且对应于参考电压V_REF的阈值电阻RTH可从图4的并联电阻RP分布中迁移至曲线图的右方。
当重复操作S440b和操作S600b时，根据逐渐递减的参考电压V_REF，阈值电阻RTH可从反并联电阻RAP分布迁移至左方。因此，类似于图9A的实施例，由于阈值电阻RTH从右方迁移至反并联电阻RAP分布的左方，所以可估计反并联电阻RAP分布。
图10是绘示根据一些示例实施例的图8的操作S800的实例的流程图，且图11是绘示根据一些示例实施例的通过图10的操作S800a来确定阈值电阻的操作的实例的曲线图。详细地说，可在以下操作之后进行图10的操作S800a：如上文参考图9A所描述，制备从被写入'0'的多个存储单元推导出的阈值电阻RTH；以及如上文参考图9B所描述，制备从被写入'1'的多个存储单元推导出的阈值电阻RTH。如上文参考图8所描述，在图10的操作S800a中，可进行基于来自在参考电压中的每一个下的读取操作的结果来确定读取参考电压的操作。
在操作S820a中，可进行估计并联电阻RP分布和反并联电阻RAP分布的操作。举例来说，可将从图9A的实施例推导出的阈值电阻RTH估计为并联电阻RP分布的平均数RP'。在一些实施例中，当被写入'0'并从中读取'0'的存储单元的数目相对更大时，可识别是否从存储单元中的至少一半读取了'0'(也就是说，当图9中的'X'是被写入'0'的存储单元的数目的一半时)。在这种情况下，可将阈值电阻RTH估计为并联电阻RP分布的平均值。在一些实施例中，当被写入'0'并从中读取'0'的存储单元的数目相对更小时，可识别是否从所有存储单元读取了'0'(也就是说，当图9中的'X'等于被写入'0'的存储单元的数目时)。在这种情况下，可将阈值电阻RTH估计为并联电阻RP分布的平均数。类似地，可将从图9B的实施例推导出的阈值电阻RTH估计为反并联电阻RAP分布的平均数RAP'。在一些实施例中，当被写入'1'并从中读取'1'的存储单元的数目相对更大时，图9B中的'Y'是被写入'1'的存储单元的数目的一半。在一些其它实施例中，当被写入'1'并从中读取'1'的存储单元的数目相对更小时，图9B中的'Y'可等于被写入'1'的存储单元的数目。因此，如图11中所绘示，通过操作S820a，可通过并联电阻RP的平均数RP'和反并联电阻RAP的平均值RAP'来估计并联电阻RP分布的方位和反并联电阻RAP分布的方位。如上文所描述，通过估计平均数可即时估计电阻的分布。
在操作S840a中，可进行根据并联电阻RP分布和反并联电阻RAP分布来计算阈值电阻RTH的操作。在一些实施例中，可将基于所估计分布的标准偏差的偏移量应用于平均数，且可根据将偏移量应用于平均数的结果来计算阈值电阻RTH。可通过测试可变电阻元件(例如图3的MTJ)来预推导标准偏差。由于将标准偏差应用于所估计平均值，所以可更精确地确定阈值电阻RTH。举例来说,如图11中所绘示,当与单元的数目相关的值a和b大于0时，可使与标准偏差σP成比例的偏移量a·σP与并联电阻RP的平均数RP'相加。此外，可从反并联电阻RAP的平均数RAP'中减去与标准偏差σAP成比例的偏移量b·σAP。因此，可通过具有作为因数的值RP'+a·σP、值RAP'-b·σAP的函数f来计算阈值电阻RTH，所述值RP'+a·σP、值RAP'-b·σAP通过将标准偏差σA、标准偏差σAP分别应用于平均数RP'、平均数RAP'来产生。在一些实施例中，可基于如下所写的[等式1]来计算用于从存储单元读取数据的阈值电阻RTH。读取参考电流可基于第一电阻与第二电阻的中值。可通过将基于第一分布的标准偏差的第一标准电阻与第一分布的平均数相加来产生第一电阻。可通过从第二分布的平均数减去基于第二分布的标准偏差的第二标准电阻来产生第二电阻。
在操作S860a中，可进行确定读取参考电流和/或读取参考电阻的操作。举例来说，参考微调器210可计算对应于操作S840a中所计算的阈值电阻RTH的参考电压V_REF(即读取参考电压)，且可将对应于参考电压V_REF的参考电流I_REF和参考电阻R_REF确定为读取参考电流和读取参考电阻。可将关于已确定的读取参考电流和读取参考电阻的信息或数据发送至存储器装置100的控制电路150。控制电路150可将关于NVM 160中的读取参考电流和读取参考电阻的数据存储为关于读取参考电压的数据。
图12是绘示根据示例实施例的图8的操作S800的流程图，且图13是绘示通过图12的操作S800b来确定阈值电阻的操作的实例的曲线图。详细地说，相较于图10的操作S800a，图12的操作S800b可使用根据被写入'0'的多个存储单元来确定的阈值电阻RTH，如上文参考图9A所描述。如上文参考图8所描述，在图12的操作S800b中，可进行基于在参考电压中的每一个下的读取操作的结果来确定读取参考电压的操作。下文中，在图12的描述当中，将省略与图10的描述相重复的描述。
在操作S820b中，可进行估计并联电阻RP分布的操作。类似于图10的操作S820a，可将从图9A的实例推导出的阈值电阻RTH估计为并联电阻分布RP的平均数RP'。因此，如图13中所绘示，可通过平均数RP'来估计并联电阻分布RP的方位。在一些实施例中，由于可变电阻元件的特征，反并联电阻RAP分布与并联电阻RP分布相比可为劣化的，并因此可使用并联电阻RP分布。
在操作S840b中，可进行根据并联电阻RP分布计算阈值电阻RTH的操作。在一些实施例中，可将基于所估计分布的标准偏差的偏移量应用于平均数，且可根据将偏移量应用于平均数的结果来计算阈值电阻RTH。举例来说，如图13中所绘示，当c大于0时，可使与标准偏差σP成比例的偏移量c·σP与并联电阻RP的平均数RP'相加。因此，可通过具有作为因数的值RP'+c·σP的函数g来计算阈值电阻RTH，所述值RP'+c·σP通过将标准偏差σP应用于平均数RP'来产生。在一些实施例中，可基于如下所写的[等式2]来计算用以从存储单元读取数据的阈值电阻RTH。
RTH＝(R′P+c·σP)+d,c>0且d≥0[等式2]
在操作S860b中，可进行确定读取参考电流和/或读取参考电阻的操作。举例来说，参考微调器210可确定对应于操作S840b中所计算的阈值电阻RTH的参考电压V_REF(即读取参考电压)，且可将对应于参考电压V_REF的参考电流I_REF和参考电阻R_REF确定为读取参考电流和读取参考电阻。可将关于所确定的读取参考电流和读取参考电阻的信息或数据发送至存储器装置100的控制电路150，且控制电路150可将关于NVM 160中的读取参考电流和读取参考电阻的数据存储为关于读取参考电压的数据。
图14是根据示例实施例的存储器装置300的框图。如图14中所示出，存储器装置300可包含放大电路340、控制电路350、非易失性存储器360以及参考微调器370。尽管未在图14中示出，但图14的存储器装置300可以像图1的存储器装置100一样包含单元阵列、电流源电路和/或参考电阻电路。下文中，在图14的描述当中，将省略与图1的描述相重复的描述。
相较于图1的存储器装置100，图14的存储器装置300可接收校准信号CAL并更包含参考微调器370。因此，存储器装置300可响应于校准信号CAL来独立推导精确的参考电压，且包含存储器装置300的系统可通过将校准信号CAL提供给存储器装置300来维持存储器装置300的操作可靠性。
参考微调器370可响应于接收到的校准信号CAL来将相同的值写入至单元阵列的多个存储单元，并将信号发送至控制电路350，用于产生单调递增或单调递减的参考电压。参考微调器370可从放大电路340接收信号，所述信号对应于在参考电压中的每一个下来自多个存储单元的值，并可基于读取结果来确定读取参考电压。参考微调器370可将关于读取参考电压的数据提供给控制电路350，且控制电路350可存储关于NVM 360中的读取参考电压的数据。然后，当存储器装置300接收到读取命令时，控制电路350可控制参考电流I_REF和/或参考电阻R_REF，以便基于关于存储在NVM 360中的读取参考电压的数据来产生参考电压。
图15是示出根据示例实施例的包含存储器装置的片上系统(system on chip；SOC)400的框图。SOC 400可指代集成电路，在所述集成电路中计算系统或其它电子系统的组件是集成的。举例来说，作为SOC 400，应用程序处理器(AP)可包含用于处理器和其它功能的组件。如图15中所示出，片上系统400可包含核心410、数字信号处理器(digitalsignal processor；DSP)420、图形处理单元(graphic processing unit；GPU)430、嵌入式存储器440、通信接口450以及存储器接口460。片上系统400的组件可经由总线470彼此通信。
核心410可处理命令并控制包含在片上系统400中的组件的操作。举例来说，核心410可通过处理一连串命令来驱动操作系统并执行操作系统中的应用程序。DSP 420可处理数字信号以产生有用的数据，所述数字信号例如由通信接口450提供的数字信号。GPU 430可通过使用由嵌入式存储器440或存储器接口460提供的图像数据来产生用于通过显示装置输出的图像的数据，并还可对图像数据进行编码。
嵌入式存储器440可存储对核心410、DSP 420以及GPU 430的操作而言必需的数据。嵌入式存储器440可包含根据示例实施例的电阻式存储器，且因此，嵌入式存储器440可提供由精确的参考电压带来的高可靠性。
通信接口450可提供用于通信网络或一对一通信的接口。存储器接口460可提供用于SOC 400的外部存储器、闪存和类似物的接口，所述外部存储器例如动态随机存取存储器(dynamic random access memory；DRAM)。
尽管已经参考本发明概念的实施例具体地展示并描述了本发明概念，但应理解，在不脱离所附权利要求书的精神和范围的情况下可以在其中进行形式和细节上的各种变化。

Claims (11)

1.一种控制电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法，所述方法包括：
将第一值写入至所述多个存储单元；
向所述参考单元提供单调递增或单调递减的参考电流；
在将所述参考电流中的每一个提供给所述参考单元时读取所述多个存储单元；以及
基于所述读取的结果来确定读取参考电流，
其中确定所述读取参考电流包括：
基于从所述读取的所述结果中所述第一值的数目来估计对应于写入至所述多个存储单元的所述第一值的电阻的第一分布，
其中所述第一值和不同于所述第一值的第二值分别对应于所述多个存储单元的低电阻和高电阻，
其中提供所述参考电流包括提供单调递增参考电流，以及
其中估计所述第一分布包括：当所述第一值的所述数目等于或大于第一阈值数目时，基于对应于参考电流的阈值电阻来估计作为所述第一分布的平均数的所述阈值电阻。
2.根据权利要求1所述的方法，还包括：
设置与所述参考单元相关联的参考电阻器的参考电阻，其中所述参考电阻中的一些对应于通过所述参考电阻器的所述参考电流中的一些，以及其中所述参考电阻单调递增或单调递减；以及
针对所述参考电流的每一个及所述参考电阻器中对应的所述参考电阻，基于从所述多个存储单元读取数据的结果的集合来确定读取参考电阻。
3.根据权利要求1所述的方法，还包括：
将所述第二值写入至所述多个存储单元，
其中提供所述参考电流还包括提供单调递减参考电流，
其中确定所述读取参考电流还包括：基于所述读取的所述结果中所述第二值的数目来估计对应于写入至所述多个存储单元的所述第二值的电阻的第二分布，以及
其中估计所述第二分布包括：当所述第二值的所述数目等于或大于第二阈值数目时，基于对应于参考电流的所述阈值电阻来估计作为所述第二分布的平均数的所述阈值电阻。
4.根据权利要求3所述的方法，其中确定所述读取参考电流包括：
基于第一电阻与第二电阻的中值来确定所述读取参考电流，
其中通过使基于所述第一分布的标准偏差的第一标准电阻与所述第一分布的所述平均数相加来产生所述第一电阻，以及
其中通过从所述第二分布的所述平均数减去基于所述第二分布的标准偏差的第二标准电阻来产生所述第二电阻。
5.根据权利要求1所述的方法，其中确定所述读取参考电流还包括：
基于具有所述第一分布的平均数作为因数的预定义函数来计算所述读取参考电流。
6.根据权利要求1所述的方法，还包括：
将对应于所述读取参考电流的控制数据写入至所述电阻式存储器。
7.一种控制电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法，所述方法包括：
将第一值写入至所述多个存储单元；
设置与所述参考单元相关联的参考电阻器的单调递增或单调递减电阻，且参考电流通过所述参考电阻器；
针对所述参考电阻器的电阻中的每一个读取所述多个存储单元；以及
基于所述读取的结果的集合来确定读取参考电阻，
其中确定所述读取参考电阻包括：
基于所述读取的所述结果来估计对应于存储在所述存储单元中的所述第一值的电阻的第一分布，
其中所述第一值及不同于所述第一值的第二值分别对应于所述多个存储单元的低电阻及高电阻，
其中设置单调递增或单调递减电阻包括设置所述参考电阻器的单调递增电阻，以及
其中估计所述第一分布包括：当所述第一值的数目等于或大于第一阈值数目时，基于对应于所述参考电阻器的参考电阻的阈值电阻来估计作为所述第一分布的平均数的所述阈值电阻。
8.根据权利要求7所述的方法，还包括：
将所述第二值写入至所述多个存储单元；
其中设置所述单调递增或单调递减电阻还包括设置所述参考电阻器的单调递减电阻，
其中确定所述读取参考电阻还包括：基于所述读取的所述结果中所述第二值的数目来估计对应于写入至所述多个存储单元的所述第二值电阻的的第二分布，以及
其中估计所述第二分布包括：当所述第二值的所述数目等于或大于第二阈值数目时，基于对应于所述参考电阻器的所述参考电阻的阈值电阻来估计作为所述第二分布的平均数的所述阈值电阻。
9.根据权利要求8所述的方法，其中确定所述读取参考电阻包括：
基于第一电阻与第二电阻的中值来确定所述参考电阻器的读取参考电阻，
其中通过使基于所述第一分布的标准偏差的第一标准电阻与所述第一分布的所述平均数相加来产生所述第一电阻，以及
其中通过从所述第二分布的所述平均数减去基于所述第二分布的标准偏差的第二标准电阻来产生所述第二电阻。
10.根据权利要求7所述的方法，其中确定所述读取参考电阻还包括：
基于具有所述第一分布的所述平均数作为因数的预定义函数来计算所述读取参考电阻。
11.根据权利要求7所述的方法，还包括：
将对应于所述读取参考电阻的控制数据写入至所述电阻式存储器。
CN201811072217.8A 2017-09-15 2018-09-14 包含参考单元的电阻式存储器装置及控制参考单元的方法 Active CN109509492B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0118843 2017-09-15
KR20170118843 2017-09-15
KR10-2018-0020006 2018-02-20
KR1020180020006A KR102414183B1 (ko) 2017-09-15 2018-02-20 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법

Publications (2)

Publication Number Publication Date
CN109509492A CN109509492A (zh) 2019-03-22
CN109509492B true CN109509492B (zh) 2023-10-13

Family

ID=65526711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811072217.8A Active CN109509492B (zh) 2017-09-15 2018-09-14 包含参考单元的电阻式存储器装置及控制参考单元的方法

Country Status (3)

Country Link
US (1) US10762958B2 (zh)
CN (1) CN109509492B (zh)
DE (1) DE102018121817A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147532A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び情報処理装置
JP6574862B1 (ja) * 2018-03-15 2019-09-11 株式会社東芝 メモリ装置
CN111755037B (zh) * 2019-03-27 2022-09-13 中芯国际集成电路制造(上海)有限公司 读出放大电路以及mram电路
CN113284537A (zh) * 2020-01-31 2021-08-20 台湾积体电路制造股份有限公司 用于rram单元的混合式自跟踪参考电路
CN111833924A (zh) * 2020-06-02 2020-10-27 珠海博雅科技有限公司 存储器参考电流的生成方法、生成系统以及存储器
KR20210150226A (ko) * 2020-06-03 2021-12-10 삼성전자주식회사 가변 레퍼런스 저항을 포함하는 메모리 장치 및 그것의 교정 방법
US11289142B2 (en) * 2020-09-01 2022-03-29 Avalanche Technology, Inc. Nonvolatile memory sensing circuit including variable current source
US11211107B1 (en) 2020-09-01 2021-12-28 Avalanche Technology, Inc. Magnetic memory read circuit and calibration method therefor
CN112259140B (zh) * 2020-09-24 2023-04-07 浙江驰拓科技有限公司 读出电路以及存储芯片的读出电路
US11600318B2 (en) 2020-12-17 2023-03-07 Honeywell International Inc. Memory array with reduced leakage current
US11749372B2 (en) * 2020-12-18 2023-09-05 Ememory Technology Inc. Memory device having reference memory array structure resembling data memory array structure, and methods of operating the same
US11398266B1 (en) * 2021-01-08 2022-07-26 Micron Technology, Inc. Integrated assemblies having memory cells with capacitive units and reference-voltage-generators with resistive units
US11443788B1 (en) 2021-03-17 2022-09-13 Micron Technology, Inc. Reference-voltage-generators within integrated assemblies
US11942144B2 (en) 2022-01-24 2024-03-26 Stmicroelectronics S.R.L. In-memory computation system with drift compensation circuit
US11894052B2 (en) 2022-04-12 2024-02-06 Stmicroelectronics S.R.L. Compensated analog computation for an in-memory computation system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317466A (ja) * 2002-04-17 2003-11-07 Sony Corp 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
JP2009289352A (ja) * 2008-05-30 2009-12-10 Elpida Memory Inc 半導体装置
CN106558335A (zh) * 2015-09-30 2017-04-05 华邦电子股份有限公司 存储器驱动装置以及方法
JP2017107620A (ja) * 2015-12-07 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置及び不揮発メモリ
US9691459B2 (en) * 2015-09-02 2017-06-27 Samsung Electronics Co., Ltd. Semiconductor memory device including shorted variable resistor element of memory cell

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453719B2 (en) * 2003-04-21 2008-11-18 Nec Corporation Magnetic random access memory with improved data reading method
US20080246537A1 (en) 2007-04-03 2008-10-09 Broadcom Corporation Programmable discontinuity resistors for reference ladders
US8255758B2 (en) 2008-01-21 2012-08-28 Apple Inc. Decoding of error correction code using partial bit inversion
US8301972B2 (en) 2009-05-27 2012-10-30 Seagate Technology Llc Apparatus for correcting single bit insertion or deletion in a data payload with a checksum corrector
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
JP2012209004A (ja) * 2011-03-30 2012-10-25 Toshiba Corp 半導体記憶装置
KR101868920B1 (ko) * 2011-06-09 2018-06-19 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 센싱 마진 트리밍 방법
JP5811693B2 (ja) * 2011-08-25 2015-11-11 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法
US8509003B2 (en) 2011-09-20 2013-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Read architecture for MRAM
US8576617B2 (en) 2011-11-10 2013-11-05 Qualcomm Incorporated Circuit and method for generating a reference level for a magnetic random access memory element
WO2013080511A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
US8693273B2 (en) 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
JP5677347B2 (ja) * 2012-03-22 2015-02-25 株式会社東芝 磁気抵抗素子及び磁気メモリの書き込み方法
US8644060B2 (en) 2012-06-07 2014-02-04 Avalanche Technology, Inc. Method of sensing data of a magnetic random access memories (MRAM)
US9251881B2 (en) * 2013-09-27 2016-02-02 Qualcomm Incorporated System and method to trim reference levels in a resistive memory
WO2015132980A1 (en) * 2014-03-07 2015-09-11 Akira Katayama Memory device
US20160078915A1 (en) * 2014-09-11 2016-03-17 Akira Katayama Resistance change memory
KR102354350B1 (ko) 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP6674616B2 (ja) * 2015-06-10 2020-04-01 パナソニック株式会社 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したｉｃカード
KR102426729B1 (ko) * 2017-08-11 2022-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US10510393B2 (en) * 2017-09-15 2019-12-17 Samsung Electronics Co., Ltd Resistive memory device including reference cell and operating method thereof
US10622066B2 (en) * 2017-09-21 2020-04-14 Samsung Electronics Co., Ltd. Resistive memory device including reference cell and operating method thereof
US11081155B2 (en) * 2018-06-18 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM reference current

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317466A (ja) * 2002-04-17 2003-11-07 Sony Corp 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
JP2009289352A (ja) * 2008-05-30 2009-12-10 Elpida Memory Inc 半導体装置
US9691459B2 (en) * 2015-09-02 2017-06-27 Samsung Electronics Co., Ltd. Semiconductor memory device including shorted variable resistor element of memory cell
CN106558335A (zh) * 2015-09-30 2017-04-05 华邦电子股份有限公司 存储器驱动装置以及方法
JP2017107620A (ja) * 2015-12-07 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置及び不揮発メモリ

Also Published As

Publication number Publication date
US20190088322A1 (en) 2019-03-21
DE102018121817A1 (de) 2019-03-21
US10762958B2 (en) 2020-09-01
CN109509492A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
CN109509492B (zh) 包含参考单元的电阻式存储器装置及控制参考单元的方法
USRE50133E1 (en) Resistive memory device including reference cell to compensate for a leakage current
US10854289B2 (en) Resistive memory device providing reference calibration, and operating method thereof
US10360976B2 (en) Memory device
TWI762718B (zh) 包含參考單元的電阻式記憶體裝置及控制參考單元的方法
US10510393B2 (en) Resistive memory device including reference cell and operating method thereof
US10157655B2 (en) Memory device
JP5701722B2 (ja) 磁気メモリ装置、このためのリファレンスセルのプログラム方法及び検証方法
US9799385B2 (en) Resistance change memory
TWI670710B (zh) 記憶體裝置
CN111435295B (zh) 具非易失性存储器的随机码产生器
US10431277B2 (en) Memory device
US10777255B2 (en) Control signal generator for sense amplifier and memory device including the control signal generator
US8861263B2 (en) Semiconductor memory device
US20160078915A1 (en) Resistance change memory
TWI684990B (zh) 記憶體裝置及其控制方法
TW201835912A (zh) 記憶裝置及其控制方法
CN109817269B (zh) 测试电路块、可变电阻存储器件和形成该存储器件的方法
JP2019053812A (ja) レファレンスセルを含む抵抗性メモリ装置及びそれの動作方法
KR101325234B1 (ko) 자기 메모리 장치
KR102631352B1 (ko) 레퍼런스 교정을 제공하는 저항성 메모리 장치 및 그것의 동작 방법
KR102678307B1 (ko) 감지 증폭기를 위한 제어 신호 생성기 및 이를 포함하는 메모리 장치
KR102026208B1 (ko) 비휘발성 메모리 장치
TW202303590A (zh) 半導體記憶裝置
KR20210126436A (ko) 검증을 포함하는 기입 동작을 위한 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant