JP2019053812A - レファレンスセルを含む抵抗性メモリ装置及びそれの動作方法 - Google Patents
レファレンスセルを含む抵抗性メモリ装置及びそれの動作方法 Download PDFInfo
- Publication number
- JP2019053812A JP2019053812A JP2018155434A JP2018155434A JP2019053812A JP 2019053812 A JP2019053812 A JP 2019053812A JP 2018155434 A JP2018155434 A JP 2018155434A JP 2018155434 A JP2018155434 A JP 2018155434A JP 2019053812 A JP2019053812 A JP 2019053812A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- memory device
- cell
- offset current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Static Random-Access Memory (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
110 セルアレイ
120 電流源回路
130 レファレンス抵抗回路
140 オフセット電流回路
150 増幅回路
160 制御回路
200 コントローラ
CMD コマンド
ADDR アドレス
DATA データ
Claims (10)
- 読出コマンドに応答してメモリセルに保存された値を出力する抵抗性メモリ装置であって、
メモリセル及びレファレンスセルを含むセルアレイと、
前記レファレンスセルと電気的に連結されるように構成されたレファレンス抵抗回路と、
前記レファレンス抵抗回路に提供される読出電流にオフセット電流を付け加えるか、引き出すように構成されたオフセット電流源回路と、
前記メモリセルの抵抗値の変動を補償するように、前記オフセット電流源回路を制御するように構成された制御回路と、を含む抵抗性メモリ装置。 - 前記制御回路は、前記抵抗性メモリ装置の温度に基づいて前記オフセット電流の大きさを調節するように、さらに構成されたことを特徴とする請求項1に記載の抵抗性メモリ装置。
- 前記オフセット電流源回路は、制御信号に従って前記オフセット電流の大きさを調節するように、さらに構成され、
前記制御回路は、
温度に比例する第1信号を生成するように構成された第1信号生成器と、
温度に反比例する第2信号を生成するように構成された第2信号生成器と、
前記第1信号及び前記第2信号の加重和として前記制御信号を生成する組合わせ回路と、を含み、
前記加重和の加重値は、前記メモリセルの抵抗値の温度変動特性によって決定されることを特徴とする請求項2に記載の抵抗性メモリ装置。 - 前記オフセット電流源回路は、制御信号に従って前記オフセット電流の大きさを調節するように、さらに構成され、
前記制御回路は、ルックアップテーブルを含み、前記ルックアップテーブルを参照することで、前記抵抗性メモリ装置の温度に従った温度信号から前記制御信号を生成するように、さらに構成されたことを特徴とする請求項2に記載の抵抗性メモリ装置。 - 前記制御回路によってアクセスされ、工程情報を保存するように構成された不揮発性メモリをさらに含み、
前記制御回路は、前記工程情報に基づいて前記オフセット電流の大きさを調節するように、さらに構成されたことを特徴とする請求項1に記載の抵抗性メモリ装置。 - 前記制御回路は、前記抵抗性メモリ装置の正の供給電圧の大きさに基づいて前記オフセット電流の大きさを調節するように、さらに構成されたことを特徴とする請求項1に記載の抵抗性メモリ装置。
- 読出コマンドに応答してメモリセルに保存された値を出力する抵抗性メモリ装置であって、
第1読出電流が通過するメモリセル及びレファレンス電流が通過するレファレンスセルを含むセルアレイと、
前記第1読出電流及び第2読出電流を生成する電流源回路と、
前記第2読出電流にオフセット電流を付け加えるか、引き出すことで、前記レファレンス電流を生成するように構成されたオフセット電流源回路と、
前記メモリセルの抵抗値の変動を補償するように、前記オフセット電流源回路を制御する制御回路と、を含む抵抗性メモリ装置。 - 前記レファレンスセルと電気的に連結され、前記レファレンス電流が通過するレファレンス抵抗回路をさらに含む請求項7に記載の抵抗性メモリ装置。
- 前記第1読出電流及び前記第2読出電流は、近似的に等しいことを特徴とする請求項7に記載の抵抗性メモリ装置。
- 読出コマンドに応答してメモリセルに保存された値を出力する抵抗性メモリ装置であって、
第1読出電流が通過するメモリセル及び第2読出電流が通過するレファレンスセルを含むセルアレイと、
前記第2読出電流にオフセット電流を付け加えるか、引き出すことで、レファレンス電流を生成するように構成されたオフセット電流源回路と、
前記レファレンスセルと電気的に連結され、前記レファレンス電流が通過するレファレンス抵抗回路と、
前記メモリセルの抵抗値の変動を補償するように、前記オフセット電流源回路を制御するように構成された制御回路と、を含む抵抗性メモリ装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20170118844 | 2017-09-15 | ||
KR10-2017-0118844 | 2017-09-15 | ||
KR10-2018-0020007 | 2018-02-20 | ||
KR1020180020007A KR102532204B1 (ko) | 2017-09-15 | 2018-02-20 | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019053812A true JP2019053812A (ja) | 2019-04-04 |
JP7190844B2 JP7190844B2 (ja) | 2022-12-16 |
Family
ID=65907787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018155434A Active JP7190844B2 (ja) | 2017-09-15 | 2018-08-22 | レファレンスセルを含む抵抗性メモリ装置及びそれの動作方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7190844B2 (ja) |
KR (1) | KR102532204B1 (ja) |
TW (1) | TWI776951B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112633486A (zh) * | 2019-09-24 | 2021-04-09 | 旺宏电子股份有限公司 | 数据感测装置及其数据感测方法 |
JP2023509636A (ja) * | 2020-01-03 | 2023-03-09 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 人工ニューラルネットワーク内のアナログニューラルメモリにおけるデータドリフトを補償するための回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11574678B2 (en) * | 2020-09-17 | 2023-02-07 | Fujitsu Semiconductor Memory Solution Limited | Resistive random access memory, and method for manufacturing resistive random access memory |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008014033A2 (en) * | 2006-07-28 | 2008-01-31 | Freescale Semiconductor Inc. | Memory circuit using a reference for sensing |
US20110188305A1 (en) * | 2010-02-04 | 2011-08-04 | Magic Technologies, Inc. | Read disturb free SMT MRAM reference cell circuit |
US20130265820A1 (en) * | 2012-04-10 | 2013-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adjusting reference resistances in determining mram resistance states |
US20160343421A1 (en) * | 2015-05-18 | 2016-11-24 | Suk-Soo Pyo | Memory device and memory system including the same |
US20160379708A1 (en) * | 2014-03-07 | 2016-12-29 | Kabushiki Kaisha Toshiba | Memory device |
US20170062032A1 (en) * | 2015-09-02 | 2017-03-02 | Bo-Young Seo | Semiconductor memory device including shorted variable resistor element of memory cell |
US20170221531A1 (en) * | 2016-01-28 | 2017-08-03 | Lapis Semiconductor Co., Ltd. | Reference current generating circuit and memory device |
US20170263313A1 (en) * | 2016-03-09 | 2017-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7453719B2 (en) * | 2003-04-21 | 2008-11-18 | Nec Corporation | Magnetic random access memory with improved data reading method |
KR100735677B1 (ko) * | 2005-12-28 | 2007-07-04 | 삼성전자주식회사 | 스탠바이 전류 저감 회로 및 이를 구비한 반도체 메모리장치 |
KR101083302B1 (ko) * | 2009-05-13 | 2011-11-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8254195B2 (en) * | 2010-06-01 | 2012-08-28 | Qualcomm Incorporated | High-speed sensing for resistive memories |
US8559243B2 (en) * | 2010-11-22 | 2013-10-15 | Infineon Technologies Ag | Self timed current integrating scheme employing level and slope detection |
US9442838B2 (en) * | 2012-10-22 | 2016-09-13 | Rambus Inc. | Remapping memory cells based on future endurance measurements |
US9601165B1 (en) * | 2015-09-24 | 2017-03-21 | Intel IP Corporation | Sense amplifier |
-
2018
- 2018-02-20 KR KR1020180020007A patent/KR102532204B1/ko active IP Right Grant
- 2018-08-22 JP JP2018155434A patent/JP7190844B2/ja active Active
- 2018-09-12 TW TW107131958A patent/TWI776951B/zh active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008014033A2 (en) * | 2006-07-28 | 2008-01-31 | Freescale Semiconductor Inc. | Memory circuit using a reference for sensing |
US20080025111A1 (en) * | 2006-07-28 | 2008-01-31 | Choy Jon S | Memory circuit using a reference for sensing |
JP2009545098A (ja) * | 2006-07-28 | 2009-12-17 | フリースケール セミコンダクター インコーポレイテッド | センシングのための基準を使用するメモリ回路 |
US20110188305A1 (en) * | 2010-02-04 | 2011-08-04 | Magic Technologies, Inc. | Read disturb free SMT MRAM reference cell circuit |
JP2013532344A (ja) * | 2010-02-04 | 2013-08-15 | マグアイシー テクノロジーズ インコーポレイテッド | リードディスターブフリーのsmt−mramリファレンスセル回路 |
US20130265820A1 (en) * | 2012-04-10 | 2013-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adjusting reference resistances in determining mram resistance states |
US20160379708A1 (en) * | 2014-03-07 | 2016-12-29 | Kabushiki Kaisha Toshiba | Memory device |
US20160343421A1 (en) * | 2015-05-18 | 2016-11-24 | Suk-Soo Pyo | Memory device and memory system including the same |
US20170062032A1 (en) * | 2015-09-02 | 2017-03-02 | Bo-Young Seo | Semiconductor memory device including shorted variable resistor element of memory cell |
US20170221531A1 (en) * | 2016-01-28 | 2017-08-03 | Lapis Semiconductor Co., Ltd. | Reference current generating circuit and memory device |
JP2017134625A (ja) * | 2016-01-28 | 2017-08-03 | ラピスセミコンダクタ株式会社 | 基準電流生成回路及びメモリ装置 |
US20170263313A1 (en) * | 2016-03-09 | 2017-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112633486A (zh) * | 2019-09-24 | 2021-04-09 | 旺宏电子股份有限公司 | 数据感测装置及其数据感测方法 |
CN112633486B (zh) * | 2019-09-24 | 2024-04-16 | 旺宏电子股份有限公司 | 数据感测装置及其数据感测方法 |
JP2023509636A (ja) * | 2020-01-03 | 2023-03-09 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 人工ニューラルネットワーク内のアナログニューラルメモリにおけるデータドリフトを補償するための回路 |
Also Published As
Publication number | Publication date |
---|---|
JP7190844B2 (ja) | 2022-12-16 |
KR20190031108A (ko) | 2019-03-25 |
TW201916040A (zh) | 2019-04-16 |
TWI776951B (zh) | 2022-09-11 |
KR102532204B1 (ko) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109509497B (zh) | 电阻式存储器装置 | |
KR102476355B1 (ko) | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법 | |
US10964387B2 (en) | Resistive memory device including reference cell and operating method thereof | |
TWI745404B (zh) | 感測放大器、記憶裝置及包括其的系統 | |
US10854289B2 (en) | Resistive memory device providing reference calibration, and operating method thereof | |
US10762958B2 (en) | Resistive memory device including a reference cell and method of controlling a reference cell to identify values stored in memory cells | |
US9076542B2 (en) | Memory system having variable operating voltage and related method of operation | |
KR102011138B1 (ko) | 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법 | |
KR102127137B1 (ko) | 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치 | |
US10777255B2 (en) | Control signal generator for sense amplifier and memory device including the control signal generator | |
TWI550608B (zh) | 存取基於電阻式儲存元件之記憶體胞元陣列之技術 | |
JP7190844B2 (ja) | レファレンスセルを含む抵抗性メモリ装置及びそれの動作方法 | |
KR102476770B1 (ko) | 전자 장치 | |
TWI762718B (zh) | 包含參考單元的電阻式記憶體裝置及控制參考單元的方法 | |
KR102571185B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
KR102414184B1 (ko) | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법 | |
KR102631352B1 (ko) | 레퍼런스 교정을 제공하는 저항성 메모리 장치 및 그것의 동작 방법 | |
KR102678307B1 (ko) | 감지 증폭기를 위한 제어 신호 생성기 및 이를 포함하는 메모리 장치 | |
KR20190110007A (ko) | 감지 증폭기를 위한 제어 신호 생성기 및 이를 포함하는 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7190844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |