JP3894030B2 - 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 - Google Patents
抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 Download PDFInfo
- Publication number
- JP3894030B2 JP3894030B2 JP2002115010A JP2002115010A JP3894030B2 JP 3894030 B2 JP3894030 B2 JP 3894030B2 JP 2002115010 A JP2002115010 A JP 2002115010A JP 2002115010 A JP2002115010 A JP 2002115010A JP 3894030 B2 JP3894030 B2 JP 3894030B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance value
- change memory
- value
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法に関するものである。
【０００２】
【従来の技術】
近年、コンピュータの記憶媒体としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれており、これらの性能を有する記憶媒体として、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することによって形成した強磁性トンネル接合素子が注目されている。
【０００３】
かかる強磁性トンネル接合素子は、自由磁化層を固定磁化層の磁化方向と同一方向に磁化した場合にはトンネル障壁層での抵抗値が参照する抵抗素子（参照抵抗素子）の抵抗値（参照抵抗値）よりも低くなる一方、自由磁化層を固定磁化層の磁化方向と反対方向に磁化した場合にはトンネル障壁層での抵抗値が参照抵抗値よりも高くなるといった特性を有している。
【０００４】
そして、強磁性トンネル接合素子は、自由磁化層での磁化方向に応じてトンネル障壁層での抵抗値が異なるといった上記の特性を利用して、自由磁化層を固定磁化層の磁化方向と同一方向に磁化するか或いは自由磁化層を固定磁化層の磁化方向と反対方向に磁化するかによって２つの異なる磁化方向の状態を形成し、かかる２つの異なる磁化方向の状態を「０」又は「１」のデータに対応させることによって、強磁性トンネル接合素子にデータを記憶するようにしたものである。
【０００５】
このように、強磁性トンネル接合素子は、記憶する２種類のデータに応じて抵抗値が参照抵抗素子の抵抗値よりも高くなる高抵抗状態と抵抗値が参照抵抗素子の抵抗値よりも低くなる低抵抗状態とに変化する抵抗変化記憶素子として機能している。
【０００６】
かかる抵抗変化記憶素子を記憶媒体として用いた記憶装置は、抵抗変化記憶素子が２種類のデータのいずれのデータを記憶しているかを判定することによって、抵抗変化記憶素子からデータを読出すようにしており、そのためには、抵抗変化記憶素子が高抵抗状態となっているか或いは低抵抗状態となっているかを判定する必要がある。
【０００７】
このように抵抗変化記憶素子の抵抗状態が高抵抗状態か低抵抗状態かを判定する記憶装置としては、従来より以下に説明する２種類の構造のものが知られていた。
【０００８】
すなわち、従来の第１の記憶装置は、１個のデータを記憶するためにメインとなる素子とサブとなる素子との一対（２個）の抵抗変化記憶素子を同一半導体基板上に形成し、メインとなる抵抗変化記憶素子を記憶すべきデータに対応させた抵抗状態にするとともに、サブとなる抵抗変化記憶素子をメインとなる抵抗変化記憶素子と反対の抵抗状態とし、これらの２個の抵抗変化記憶素子の抵抗値を比較することにより、メインの抵抗変化記憶素子の抵抗値がサブの抵抗変化記憶素子の抵抗値よりも高い場合にはメインの抵抗変化記憶素子が高抵抗状態となっていると判定する一方、メインの抵抗変化記憶素子の抵抗値がサブの抵抗変化記憶素子の抵抗値よりも低い場合にはメインの抵抗変化記憶素子が低抵抗状態となっていると判定するように構成していた。
【０００９】
また、従来の第２の記憶装置は、複数の抵抗変化記憶素子に対して１個の参照抵抗素子を同一半導体基板上に形成し、同参照抵抗素子の抵抗値を抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値に設定しておき、抵抗変化記憶素子の抵抗値が参照抵抗素子の抵抗値よりも高い場合には抵抗変化記憶素子が高抵抗状態にあると判定する一方、抵抗変化記憶素子の抵抗値が参照抵抗素子の抵抗値よりも低い場合には抵抗変化記憶素子が低抵抗状態にあると判定するように構成していた。
【００１０】
【発明が解決しようとする課題】
ところが、上記従来の第１の記憶装置にあっては、１個のデータを記憶するためにメインとなる抵抗変化記憶素子とサブとなる抵抗変化記憶素子との２個の抵抗変化記憶素子を同一半導体基板上に形成しなければならないことから、半導体基板上に形成する抵抗変化記憶素子の個数が倍増してしまい、記憶装置が大型化するとともに、多数の抵抗変化記憶素子を精度よく製造しなければならず、製造コストが増大していた。
【００１１】
また、上記従来の第２の記憶装置にあっては、製造プロセスによって抵抗変化記憶素子の高抵抗状態や低抵抗状態での抵抗値に個体差が生じやすく、しかも、両抵抗値に大きな差がないことから、抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値となるように参照抵抗素子の抵抗値を設計段階で予め設定しておくことは非常に困難であった。
【００１２】
また、参照抵抗素子の抵抗値自体も製造プロセスによって個体差が生じやすいことから、参照抵抗素子の抵抗値が抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値にならない場合もあり、その場合には、抵抗変化記憶素子の記憶状態を誤って判定してしまい、抵抗変化記憶素子から記憶したデータを正確に読出すことができなくなるおそれがあった。
【００１３】
そこで、本発明では、半導体基板上に形成する抵抗変化記憶素子の個数を増大させないために、上記従来の第２の記憶装置のように参照抵抗素子を用いた構成とし、しかも、抵抗変化記憶素子や参照抵抗素子の抵抗値に個体差が生じても抵抗変化記憶素子から記憶したデータを正確に読み出すことができるようにするために、参照抵抗素子の抵抗値を変更することができる記憶装置を提供することを目的としている。
【００１４】
【課題を解決するための手段】
すなわち、本発明では、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定することとした。
【００２１】
【発明の実施の形態】
本発明に係る記憶装置は、記憶する２種類のデータに応じて参照抵抗素子の抵抗値よりも抵抗値が高くなる高抵抗状態と参照抵抗素子の抵抗値よりも抵抗値が低くなる低抵抗状態とに変化する抵抗変化記憶素子（例えば、強磁性トンネル接合素子）を用いた記憶装置である。
【００２２】
そして、２つの異なる電位に設定された基準電位端子間に、抵抗素子と参照抵抗素子とを直列接続してなる参照回路と、抵抗素子と抵抗変化記憶素子とを直列接続してなる記憶回路とを並列接続したものである。
【００２３】
しかも、参照抵抗素子は、抵抗値を変更できるように構成したものである。
【００２４】
そのため、簡単かつ安価な回路構成でありながら、抵抗変化記憶素子の抵抗値に個体差が生じても抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗素子の間に参照抵抗素子の抵抗値を変更することによって、抵抗変化記憶素子の記憶状態を正確に判定することができ、抵抗変化記憶素子に記憶したデータを正確に読出すことができるものである。
【００２５】
特に、記憶回路の抵抗素子の抵抗値を変更できるようにした場合には、記憶回路の抵抗素子の抵抗値を増減することで抵抗変化記憶素子に印加される電圧を増減することができ、抵抗変化記憶素子に印加される電圧を最適な電圧に調整することができ、抵抗変化記憶素子の長寿命化を図ることができるものである。
【００２６】
また、参照回路の抵抗素子の抵抗値を記憶回路の抵抗素子の抵抗値と同一の抵抗値に変更できるようにした場合には、抵抗変化記憶素子に印加される電圧と参照抵抗素子に印加される電圧とを同一にすることによって、参照抵抗素子の抵抗値がそのまま抵抗変化記憶素子の抵抗値となり、参照抵抗素子の抵抗値を測定すれば抵抗変化記憶素子の抵抗値を測定したことになり、抵抗変化記憶素子の抵抗値を間接的に測定することができ、これにより、抵抗変化記憶素子での記憶状態を直ちに判定することができるものである。
【００２７】
また、参照回路の抵抗素子と参照抵抗素子との接続部の電位を参照電位とし、記憶回路の抵抗素子と抵抗変化記憶素子との接続部の電位を記憶電位とし、参照電位と記憶電位とを比較して、記憶電位が参照電位よりも高い場合には抵抗変化記憶素子の抵抗状態を高抵抗状態と判定し、一方、記憶電位が参照電位よりも低い場合には抵抗変化記憶素子の抵抗状態を低抵抗状態と判定することによって、参照電位と記憶電位との電位差から抵抗変化記憶素子での抵抗状態を判定することができ、抵抗変化記憶素子での抵抗状態の判定を比較的簡単かつ安価な回路構成で行うことができるものである。
【００２８】
また、抵抗変化記憶素子の高抵抗状態での抵抗値のうち最も低い抵抗値と低抵抗状態での抵抗値のうち最も高い抵抗値との間の抵抗値に参照抵抗値を決定することにした場合には、抵抗変化記憶素子の抵抗値に個体差が生じても抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値の間に参照抵抗素子の抵抗値を設定することができ、これにより、抵抗変化記憶素子の記憶状態を正確に判定することができ、抵抗変化記憶素子に記憶したデータを正確に読出すことができるものである。
【００２９】
また、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定した場合には、参照抵抗値を決定するまでに要する抵抗変化記憶素子の抵抗値の検出回数を低減することができ、短時間で参照抵抗値を決定することができるものである。
【００３０】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００３１】
本発明に係る記憶装置１は、図１に示すように、２つの異なる電位に設定された基準電位端子としての電源端子VDDと接地端子GNDとの間に、第１の抵抗素子２と参照抵抗素子３とを直列接続することによって構成した参照回路４と、第２の抵抗素子５と抵抗変化記憶素子６としての強磁性トンネル接合素子とを直列接続することによって構成した記憶回路７とを並列接続している。
【００３２】
また、記憶装置１は、参照回路４を構成する第１の抵抗素子２と参照抵抗素子３との接続部に参照電位端子８を接続するとともに、記憶回路７を構成する第２の抵抗素子５と抵抗変化記憶素子６との接続部に記憶電位端子９を接続している。ここで、参照電位端子８の電位、すなわち、第１の抵抗素子２と参照抵抗素子３との接続部の電位を参照電位と呼び、また、記憶電位端子９の電位、すなわち、第２の抵抗素子５と抵抗変化記憶素子６との接続部の電位を記憶電位と呼ぶ。
【００３３】
上記構成の記憶装置１において、第１の抵抗素子２と第２の抵抗素子５は、２端間で電圧降下を生じさせる抵抗を有するものであればよく、１個の抵抗部品からなるものでもよく、また、複数個の抵抗部品を直列・並列に接続したものでもよく、さらには、トランジスタのＯＮ抵抗を利用したものでもよい。
【００３４】
また、抵抗変化記憶素子６は、記憶する２種類のデータ（例えば、「０」又は「１」）に応じて参照抵抗素子３の抵抗値よりも抵抗値が高くなる高抵抗状態と参照抵抗素子の抵抗値よりも抵抗値が低くなる低抵抗状態とに抵抗状態が変化するものをいい、例えば、強磁性トンネル接合素子が該当する。
【００３５】
また、参照抵抗素子３は、抵抗値を変更できるように構成したものであり、２端間で電圧降下を生じさせる抵抗を有するものであればよく、１個の可変抵抗部品からなるものでもよく、また、複数個の可変抵抗部品を直列・並列に接続したものでもよく、さらには、トランジスタのゲートに印加する電圧によってトランジスタのＯＮ抵抗を可変としたものであってもよい。
【００３６】
上記構成の記憶回路１において、参照電位端子８と接地端子GNDとの間の抵抗値を直接測定すれば、その抵抗値は、抵抗変化記憶素子６の抵抗値になる。すなわち、参照電位端子８と接地端子GNDとの間の抵抗値を直接測定することによって、抵抗変化記憶素子６の抵抗値が測定でき、かかる抵抗値と参照抵抗値とを比較することによって抵抗変化記憶素子６が高抵抗状態にあるか又は低抵抗状態にあるかを判断することができる。
【００３７】
また、抵抗変化記憶素子６の抵抗値は、直接測定しなくても、間接的に測定することもできる。すなわち、第１の抵抗素子２の抵抗値と第２の抵抗素子５の抵抗値とを同一にしておき、参照電位と記憶電位とが同一となるように参照抵抗素子３の抵抗値を調整すれば、そのときの参照抵抗素子３の抵抗値がそのまま抵抗変化記憶素子６の抵抗値となるので、参照抵抗素子３の抵抗値を測定することによって抵抗変化記憶素子６の抵抗値を間接的に測定することができる。また、第１の抵抗素子２の抵抗値と第２の抵抗素子５の抵抗値とを同一にしておかなくても、参照電位と記憶電位とが同一となるように参照抵抗素子３の抵抗値を調整し、そのときの参照抵抗素子３の抵抗値と第１の抵抗素子２の抵抗値との比と第２の抵抗素子５の抵抗値とから抵抗変化記憶素子６の抵抗値を算出することができ、これによっても抵抗変化記憶素子６の抵抗値を間接的に測定することができる。
【００３８】
このように、抵抗変化記憶素子６の抵抗値を直接的に測定しなくても、参照電位と記憶電位とから抵抗変化記憶素子６の抵抗値を間接的に測定することができることから、抵抗変化記憶素子６の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値となるように参照抵抗素子３の抵抗値を設定しておけば、参照電位と記憶電位とを比較することによって抵抗変化記憶素子６の記憶状態が高抵抗状態なのか低抵抗状態なのかを判定することができる。
【００３９】
すなわち、参照電位よりも記憶電位のほうが高い場合には、参照抵抗素子３の抵抗値よりも抵抗変化記憶素子６の抵抗値のほうが高いことになり、抵抗変化記憶素子６の抵抗状態が高抵抗状態であると判定でき、一方、参照電位よりも記憶電位のほうが低い場合には、参照抵抗素子３の抵抗値よりも抵抗変化記憶素子６の抵抗値のほうが低いことになり、抵抗変化記憶素子６の抵抗状態が低抵抗状態であると判定できる。
【００４０】
したがって、図２に示すように、参照電位端子８と記憶電位端子９とにセンスアンプ10を接続し、同センスアンプ10で参照電位と記憶電位とを比較し、参照電位よりも記憶電位のほうが高い場合には、センスアンプ10の出力端子11に「Ｈ（High）信号」を出力し、一方、参照電位よりも記憶電位のほうが低い場合には、センスアンプ10の出力端子11に「Ｌ（Low）信号」を出力するように構成しておけば、センスアンプ10の出力端子11に出力される出力信号によって抵抗変化記憶素子６の抵抗状態が高抵抗状態なのか低抵抗状態なのかがわかり、これにより、抵抗変化記憶素子６に記憶されているデータを抵抗変化記憶素子６から読出したことになる。
【００４１】
以上に説明したように、上記記憶装置１では、参照抵抗素子３の抵抗値を変更できるように構成しているため、抵抗変化記憶素子６の抵抗値に個体差が生じても抵抗変化記憶素子６の高抵抗状態での抵抗値と低抵抗状態での抵抗素子の間に参照抵抗素子３の抵抗値を変更することによって、簡単かつ安価な回路構成でありながら、抵抗変化記憶素子６の記憶状態を正確に判定することができ、抵抗変化記憶素子６に記憶したデータを正確に読出すことができる。
【００４２】
上記記憶装置１では、記憶回路７を構成する第２の抵抗素子５の抵抗値を固定値としているが、かかる第２の抵抗素子５の抵抗値を変更できるように構成してもよい。
【００４３】
すなわち、図３は、第２の抵抗素子5aの抵抗値を可変とした場合の記憶装置1aの回路図であり、かかる記憶装置1aでは、第２の抵抗素子5aの抵抗値を変更することができるようにしている。
【００４４】
ここで、第２の抵抗素子5aは、１個の可変抵抗部品からなるものでもよく、また、複数個の可変抵抗部品を直列・並列に接続したものでもよく、さらには、トランジスタのゲートに印加する電圧によってトランジスタのＯＮ抵抗を可変としたものであってもよい。
【００４５】
このように、第２の抵抗素子5aの抵抗値を可変とした場合には、第２の抵抗素子5aの抵抗値を変更することによって抵抗変化記憶素子６に印加される電圧を増減することができ、これにより、抵抗変化記憶素子６に印加される電圧を最適な電圧に調整することができて、抵抗変化記憶素子６の長寿命化を図ることができる。
【００４６】
また、参照回路４を構成する第１の抵抗素子２の抵抗値も、上記記憶装置１のように固定値とした場合に限られず、可変としてもよい。
【００４７】
すなわち、図４は、参照回路4bを構成する第１の抵抗素子2bの抵抗値と記憶回路7bを構成する第２の抵抗素子5bの抵抗値と可変とした場合の記憶装置1bの回路図であり、かかる記憶装置1bでは、第１の抵抗素子2bと第２の抵抗素子5bとに制御部12を抵抗制御信号線13を介して接続し、制御部12から発せられる抵抗制御信号によって第１の抵抗素子2bの抵抗値と第２の抵抗素子5bの抵抗値とを同一抵抗値に変更することができるようにしている。
【００４８】
また、本記憶装置1bでは、参照抵抗素子3bに制御部12を参照抵抗制御信号線14を介して接続し、制御部12から発せられる参照抵抗制御信号によって参照抵抗素子3bの抵抗値を変更することができるようにしている。
【００４９】
さらに、本記憶装置1bでは、参照電位端子８と記憶電位端子９とに制御部12を接続して、制御部12にて参照電位と記憶電位とを比較し、抵抗変化記憶素子６の記憶状態を判定するようにしている。
【００５０】
このように、第１の抵抗素子2bの抵抗値を第２の抵抗素子5bの抵抗値と同一の抵抗値に変更できるようにした場合には、抵抗変化記憶素子６に印加される電圧と参照抵抗素子3bに印加される電圧とが同一になるように参照抵抗素子3bの抵抗値を調整することによって、参照抵抗素子3bの抵抗値がそのまま抵抗変化記憶素子６の抵抗値となり、参照抵抗素子3bの抵抗値を測定すれば抵抗変化記憶素子６の抵抗値を測定したことになり、抵抗変化記憶素子６の抵抗値を間接的に測定することができ、これにより、抵抗変化記憶素子６での記憶状態を直ちに判定することができる。
【００５１】
上記した記憶装置1,1a,1bでは、説明を簡単にするために抵抗変化記憶素子６を１個だけ用いた構成としたが、通常は複数の抵抗変化記憶素子６が用いられる。
【００５２】
すなわち、図５は、複数の抵抗変化記憶素子６を用いた記憶装置1cの回路図であり、かかる記憶装置1cでは、複数の抵抗変化記憶素子６に行アドレスデコーダ15と列アドレスデコーダ16とをそれぞれ接続し、これらの行アドレスデコーダ15及び列アドレスデコーダ16に制御部12をアドレス信号線17,18を介して接続し、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択し、かかる１個の抵抗変化記憶素子６だけが導通状態となるようにしている。
【００５３】
また、本記憶装置1cでは、参照回路4cを構成する第１の抵抗素子2c及び記憶回路7cを構成する第２の抵抗素子5cとしてpMOSトランジスタを用い、参照抵抗素子3cとしてｎMOSトランジスタを用い、さらには、抵抗制御信号線13c及び参照抵抗制御信号線14cの中途部に複数ビットのデジタル制御信号を各トランジスタのゲート電圧に変換する変換器19,20としてのD/Aコンバータを介設している。
【００５４】
そして、本記憶装置1cでは、制御部12から発せられる抵抗制御信号に基づいて変換器19で第１の抵抗素子2cと第２の抵抗素子5cであるpMOSトランジスタのゲート電圧を変更し、これにより、両トランジスタのON抵抗を変更するようにし、一方、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更するようにしている。
【００５５】
なお、本記憶装置1cでは、第１の抵抗素子2c、第２の抵抗素子5c、及び参照抵抗素子3cに制御部12を接続して、制御部12で各抵抗素子2c,3c,5cの抵抗値を変更するようにしているが、記憶装置1cの外部から各抵抗素子2c,3c,5cの抵抗値を変更できるようにしてもよい。
【００５６】
本記憶装置1cでは、複数の抵抗変化記憶素子６を用いているが、このように抵抗変化記憶素子６を複数用いた場合には、図６に示すように、予め全ての抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定して抵抗値の分布を求めておき、全ての抵抗変化記憶素子６の高抵抗状態における抵抗値のうち最も低い抵抗値（最低抵抗値Ｒmin）と低抵抗状態における抵抗値のうち最も高い抵抗値（最高抵抗値Ｒmax)との間の抵抗値に参照抵抗素子3cの抵抗値（参照抵抗値Ｒref）を設定すれば、一つの参照抵抗値Ｒrefを用いて全ての抵抗変化記憶素子６の抵抗状態を判定することができる。
【００５７】
或いは、全ての抵抗変化記憶素子６を複数のグループに分け、各グループごとに参照抵抗値Ｒrefを求め、各グループごとの参照抵抗値Ｒrefを用いてそのグループに属する抵抗変化記憶素子６の抵抗状態を判定するようにしてもよい。
【００５８】
さらには、各抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定し、両抵抗値の間の抵抗値をその抵抗変化記憶素子６の参照抵抗値Ｒrefとして記憶しておくことによって、各抵抗変化記憶素子６ごとに参照抵抗値Ｒrefを異ならせ、それぞれの参照抵抗値Ｒrefを用いて各抵抗変化記憶素子６の抵抗状態を判定するようにしてもよい。
【００５９】
上記したように、予め全ての抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定し、全ての抵抗変化記憶素子６の高抵抗状態における抵抗値のうち最も低い抵抗値と低抵抗状態における抵抗値のうち最も高い抵抗値との間の抵抗値に参照抵抗値Ｒrefを決定すれば、抵抗変化記憶素子６の抵抗値に個体差が生じても抵抗変化記憶素子６の高抵抗状態での抵抗値と低抵抗状態での抵抗値の間に参照抵抗素子3cの抵抗値を設定することができ、これにより、抵抗変化記憶素子６の記憶状態を正確に判定することができ、抵抗変化記憶素子６に記憶したデータを正確に読出すことができる。
【００６０】
しかしながら、全ての抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定するには多大な時間や煩雑な操作を要する。
【００６１】
そこで、短時間かつ簡単な操作で全ての抵抗変化記憶素子６の高抵抗状態における抵抗値のうち最も低い抵抗値と低抵抗状態における抵抗値のうち最も高い抵抗値との間の抵抗値に参照抵抗値Ｒrefを決定する２種類の方法について、以下に説明する。なお、以下の説明では、記憶装置1cを用いている。
【００６２】
まず、第１の参照抵抗値決定方法について、図７を参照しながら説明する。
【００６３】
第１の参照抵抗値決定方法では、図７に示すように、まず、全ての抵抗変化記憶素子６を高抵抗状態にする（ステップＳ１）。
【００６４】
次に、参照抵抗素子3cの抵抗値を設定できる最高の抵抗値に初期設定する（ステップＳ２）。かかる初期設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【００６５】
次に、全ての抵抗変化記憶素子６のうちから順に１個の抵抗変化記憶素子６を選択する（ステップＳ３）。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【００６６】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する（ステップＳ４）。かかる電位の比較は、制御部12において行う。
【００６７】
そして、参照電位よりも記憶電位のほうが低い場合には、参照電位と記憶電位とが同一になるように参照抵抗素子3cの抵抗値を低下させる（ステップＳ５）。かかる参照抵抗素子3cの抵抗値の低下は、制御部12において参照電位と記憶電位とを比較しながら制御部12から発せられる参照抵抗制御信号によって徐々に参照抵抗素子3cの抵抗値を低下させていく処理を、参照電位と記憶電位とが同一となるまで続けることによって行う。
【００６８】
一方、参照電位よりも記憶電位のほうが高い場合には、参照抵抗素子3cの抵抗値を変更しない。
【００６９】
上記ステップＳ３〜ステップＳ５を全ての抵抗変化記憶素子６について行う（ステップＳ６）。
【００７０】
上記ステップＳ３〜ステップＳ５を全ての抵抗変化記憶素子６について行うと、最終的には、参照抵抗素子3cの抵抗値が全ての抵抗変化記憶素子６のうちで最も低い高抵抗状態での抵抗値に設定されることになる。これは、上記ステップＳ５の処理を行うたびごとに、参照抵抗素子3cの抵抗値がそれまでに選択された抵抗変化記憶素子６のうちで最も低い高抵抗状態での抵抗値に変更されていくからである。
【００７１】
そこで、全ての抵抗変化記憶素子６について上記ステップＳ３〜Ｓ５を行った場合には、その時点での参照抵抗素子3cの抵抗値を高抵抗状態での最低抵抗値Ｒminとして制御部12で記憶しておく（ステップＳ７）。
【００７２】
次に、全ての抵抗変化記憶素子６を低抵抗状態にする（ステップＳ８）。
【００７３】
次に、参照抵抗素子3cの抵抗値を設定できる最低の抵抗値に初期設定する（ステップＳ９）。かかる初期設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【００７４】
次に、全ての抵抗変化記憶素子６のうちから順に１個の抵抗変化記憶素子６を選択する（ステップＳ10）。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【００７５】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する（ステップＳ11）。かかる電位の比較は、制御部12において行う。
【００７６】
そして、参照電位よりも記憶電位のほうが高い場合には、参照電位と記憶電位とが同一になるように参照抵抗素子3cの抵抗値を増加させる（ステップＳ12）。かかる参照抵抗素子3cの抵抗値の増加は、制御部12において参照電位と記憶電位とを比較しながら制御部12から発せられる参照抵抗制御信号によって徐々に参照抵抗素子3cの抵抗値を増加させていく処理を、参照電位と記憶電位とが同一となるまで続けることによって行う。
【００７７】
一方、参照電位よりも記憶電位のほうが低い場合には、参照抵抗素子3cの抵抗値を変更しない。
【００７８】
上記ステップＳ10〜ステップＳ12を全ての抵抗変化記憶素子６について行う（ステップＳ13）。
【００７９】
上記ステップＳ10〜ステップＳ12を全ての抵抗変化記憶素子６について行うと、最終的には、参照抵抗素子3cの抵抗値が全ての抵抗変化記憶素子６のうちで最も高い低抵抗状態での抵抗値に設定されることになる。これは、上記ステップＳ12の処理を行うたびごとに、参照抵抗素子3cの抵抗値がそれまでに選択された抵抗変化記憶素子６のうちで最も高い低抵抗状態での抵抗値に変更されていくからである。
【００８０】
そこで、全ての抵抗変化記憶素子６について上記ステップＳ10〜Ｓ12を行った場合には、その時点での参照抵抗素子3cの抵抗値を低抵抗状態での最高抵抗値Ｒmaxとして制御部12で記憶しておく（ステップＳ14）。
【００８１】
最後に、高抵抗状態での最低抵抗値Ｒminと低抵抗状態での最高抵抗値Ｒmaxとの間の抵抗値に参照抵抗素子3cの抵抗値（参照抵抗値Ｒref）を決定する（ステップＳ１５）。ここで、参照抵抗値Ｒrefは、高抵抗状態での最低抵抗値Ｒminと低抵抗状態での最高抵抗値Ｒmaxとの間の抵抗値であればよいが、高抵抗状態での最低抵抗値Ｒminと低抵抗状態での最高抵抗値Ｒmaxとの中間値がより好ましい。
【００８２】
上記した第１の参照抵抗値決定方法では、各抵抗変化記憶素子６の抵抗値を具体的に測定する必要がなく、ただ単に参照電位と記憶電位とを比較し、必要に応じて参照抵抗素子3cの抵抗値を増減させるだけでよく、短時間かつ簡単な操作で参照抵抗値Ｒrefを決定することができる。
【００８３】
なお、上記した第１の参照抵抗値決定方法では、高抵抗状態での最低抵抗値Ｒminを先に検出し（ステップＳ１〜ステップＳ７）、その後、低抵抗状態での最高抵抗値Ｒmaxを検出している（ステップＳ８〜ステップＳ14）が、これらの順序は逆になってもよい。
【００８４】
次に、第２の参照抵抗値決定方法について図８及び図９を参照しながら説明する。
【００８５】
まず、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６を用いて高抵抗状態における仮の参照抵抗値R'ref0を決定する処理を行う（ステップＳ２０、以下、「高抵抗状態における仮参照抵抗値決定処理」と呼ぶ。）。
【００８６】
かかる高抵抗状態における仮参照抵抗値決定処理では、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６（以下、「第一次対象記憶素子」と呼ぶ。）について、高抵抗状態における抵抗値のうちで最も低い抵抗値を高抵抗状態における仮の参照抵抗値R'ref0に決定する。
【００８７】
具体的には、全ての第一次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ1〜Ｓ７）を用いて高抵抗状態における最低抵抗値を求め、その値を高抵抗状態における仮の参照抵抗値R'ref0とする。
【００８８】
次に、第一次対象記憶素子以外の抵抗変化記憶素子６（以下、「仮対象記憶素子」と呼ぶ。）について、上記高抵抗状態における仮参照抵抗値決定処理で決定した仮の参照抵抗値R'ref0を用いて抵抗状態を判定し、誤って抵抗状態を判定される抵抗変化記憶素子６を検出する処理を行う（ステップＳ２１、以下、「高抵抗状態における誤判定素子検出処理」と呼ぶ。）。
【００８９】
かかる高抵抗状態における誤判定素子検出処理では、図９に示すように、まず、参照抵抗素子3cの抵抗値を高抵抗状態における仮の参照抵抗値R'ref0に設定する（ステップＳ３０）。かかる設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【００９０】
次に、全ての仮対象記憶素子を高抵抗状態にする（ステップＳ３１）。
【００９１】
次に、全ての仮対象記憶素子のうちから順に１個の抵抗変化記憶素子６を選択する（ステップＳ32）。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【００９２】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する（ステップＳ33）。かかる電位の比較は、制御部12において行う。
【００９３】
そして、参照電位よりも記憶電位のほうが低い場合には、その抵抗変化記憶素子６のアドレスを制御部12に記憶する（ステップＳ34）。
【００９４】
一方、参照電位よりも記憶電位のほうが高い場合には、その抵抗変化記憶素子６のアドレスは記憶しない。
【００９５】
上記ステップＳ32〜ステップＳ34を全ての仮対象記憶素子について行う（ステップＳ35）。
【００９６】
上記ステップＳ32〜ステップＳ34を全ての仮対象記憶素子について行うことによって、仮対象記憶素子のうちで高抵抗状態での抵抗値が仮の参照抵抗値R'ref0よりも低くなる抵抗変化記憶素子６が検出される。
【００９７】
上記した高抵抗状態における誤判定素子検出処理を行うことによって、第一次対象記憶素子以外の抵抗変化記憶素子６のうちで高抵抗状態での抵抗値が仮の参照抵抗値R'ref0よりも低くなるものが検出される（以下、これらの抵抗変化記憶素子６を「第二次対象記憶素子」と呼ぶ。）。
【００９８】
次に、第二次対象記憶素子だけを用いて高抵抗状態における最低抵抗値Ｒminを決定する処理を行う（ステップＳ２２、以下、「高抵抗状態における最低抵抗値決定処理」と呼ぶ。）。
【００９９】
かかる高抵抗状態における最低抵抗値決定処理では、第二次対象記憶素子について、高抵抗状態における抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値Ｒminに決定する。
【０１００】
具体的には、全ての第二次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ1〜Ｓ７）を用いて高抵抗状態における最低抵抗値を求め、その値を高抵抗状態における最低抵抗値Ｒminとする。
【０１０１】
次に、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６を用いて低抵抗状態における仮の参照抵抗値R'ref1を決定する処理を行う（ステップＳ２３、以下、「低抵抗状態における仮参照抵抗値決定処理」と呼ぶ。）。
【０１０２】
かかる低抵抗状態における仮参照抵抗値決定処理では、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６（以下、「第一次対象記憶素子」と呼ぶ。）について、低抵抗状態における抵抗値のうちで最も高い抵抗値を低抵抗状態における仮の参照抵抗値R'ref1に決定する。
【０１０３】
具体的には、全ての第一次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ８〜Ｓ１４）を用いて低抵抗状態における最高抵抗値を求め、その値を低抵抗状態における仮の参照抵抗値R'ref1とする。
【０１０４】
次に、第一次対象記憶素子以外の抵抗変化記憶素子６（以下、「仮対象記憶素子」と呼ぶ。）について、上記低抵抗状態における仮参照抵抗値決定処理で決定した仮の参照抵抗値R'ref1を用いて抵抗状態を判定し、誤って抵抗状態を判定される抵抗変化記憶素子６を検出する処理を行う（ステップＳ２４、以下、「低抵抗状態における誤判定素子検出処理」と呼ぶ。）。
【０１０５】
かかる低抵抗状態における誤判定素子検出処理では、前述した高抵抗状態における誤判定素子検出処理（図９参照）と同様に、まず、参照抵抗素子3cの抵抗値を低抵抗状態における仮の参照抵抗値R'ref1に設定する。かかる設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【０１０６】
次に、全ての仮対象記憶素子を低抵抗状態にする。
【０１０７】
次に、全ての仮対象記憶素子のうちから順に１個の抵抗変化記憶素子６を選択する。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【０１０８】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する。かかる電位の比較は、制御部12において行う。
【０１０９】
そして、参照電位よりも記憶電位のほうが高い場合には、その抵抗変化記憶素子６のアドレスを制御部12に記憶する。
【０１１０】
一方、参照電位よりも記憶電位のほうが低い場合には、その抵抗変化記憶素子６のアドレスは記憶しない。
【０１１１】
上記した処理を全ての仮対象記憶素子について行う。これにより、仮対象記憶素子のうちで低抵抗状態での抵抗値が仮の参照抵抗値R'ref1よりも高くなる抵抗変化記憶素子６が検出される。
【０１１２】
上記した低抵抗状態における誤判定素子検出処理を行うことによって、第一次対象記憶素子以外の抵抗変化記憶素子６のうちで低抵抗状態での抵抗値が仮の参照抵抗値R'ref1よりも高くなるものが検出される（以下、これらの抵抗変化記憶素子６を「第二次対象記憶素子」と呼ぶ。）。
【０１１３】
次に、第二次対象記憶素子だけを用いて低抵抗状態における最高抵抗値Ｒmaxを決定する処理を行う（ステップＳ２５、以下、「低抵抗状態における最高抵抗値決定処理」と呼ぶ。）。
【０１１４】
かかる低抵抗状態における最高抵抗値決定処理では、第二次対象記憶素子について、低抵抗状態における抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値Ｒmaxに決定する。
【０１１５】
具体的には、全ての第二次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ８〜Ｓ１４）を用いて低抵抗状態における最高抵抗値を求め、その値を低抵抗状態における最高抵抗値Ｒmaxとする。
【０１１６】
次に、最終的な参照抵抗値Rrefを決定する処理を行う（ステップＳ２６、以下、「本参照抵抗値決定処理」と呼ぶ。）。
【０１１７】
かかる本参照抵抗値決定処理では、高抵抗状態での抵抗値のうち最も低い抵抗値（最低抵抗値Ｒmin）と低抵抗状態での抵抗値のうち最も高い抵抗値（最高抵抗値Ｒmax）との間の抵抗値に参照抵抗値Ｒrefを決定する。
【０１１８】
具体的には、最低抵抗値Ｒminと最高抵抗値Ｒmaxとの平均値（中間値）を求め、その値を最終的な参照抵抗値Ｒrefに決定する。
【０１１９】
なお、上記第２の参照抵抗値決定方法では、高抵抗状態での検出（ステップＳ２０〜ステップＳ２２）を先に行い、その後、低抵抗状態での検出（ステップＳ２３〜ステップＳ２５）を行っているが、これらの順序は逆になってもよい。
【０１２０】
このように、上記第２の参照抵抗値決定方法では、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値R'ref0として設定し、残りの抵抗変化記憶素子６について、高抵抗状態での抵抗値が前記仮の参照抵抗値R'ref0よりも低いと判定される抵抗変化記憶素子６の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値Ｒminとし、一方、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値R'ref1として設定し、残りの抵抗変化記憶素子６について、低抵抗状態での抵抗値が前記仮の参照抵抗値R'ref1よりも高いと判定される抵抗変化記憶素子６の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値Ｒmaxとし、前記高抵抗状態における最低抵抗値Ｒminと低抵抗状態における最高抵抗値Ｒmaxとの間の抵抗値を参照抵抗値Ｒrefに決定している
そのため、参照抵抗値Ｒrefを決定するまでに要する抵抗変化記憶素子６の抵抗値の検出回数を低減することができ、短時間で参照抵抗値Ｒrefを決定することができる。
【０１２１】
ここで、上記第２の参照抵抗値決定方法によれば、高抵抗状態における最低抵抗値Ｒmin又は低抵抗状態における最高抵抗値Ｒmaxを決定するまでに要する抵抗変化記憶素子６の抵抗値の検出回数は、第一次対象記憶素子の個数と第二次対象記憶素子の個数との総和（以下、「総検出個数」と呼ぶ。）になる。
【０１２２】
そこで、総検出個数を可及的に小さくすることができる第一次対象記憶素子の個数について以下に説明する。
【０１２３】
抵抗変化記憶素子６の抵抗値が正規分布に従うと仮定する。正規分布は次式で表される。
【０１２４】
【数１】
ここで、ｘは抵抗値、μは平均値、σは標準偏差である。
【０１２５】
全ての抵抗変化記憶素子６の個数をＮ0、第一次対象記憶素子の個数をＮ1とすると、仮参照抵抗値決定処理での最大値がｘmaxである確率は次式で表される。
【０１２６】
【数２】
したがって、最大値の期待値は次式で表される。
【０１２７】
【数３】
これを図示したものが図10であり、図10は第一次対象記憶素子の個数Ｎ1と仮参照抵抗値決定処理で検出される最大抵抗値との関係を示しており、かかる図から第一次対象記憶素子の個数Ｎ1が多くなるにつれてより大きな最大抵抗値を検出できることがわかる。
【０１２８】
そして、仮参照値決定処理で検出される最大抵抗値に基づいて誤判定素子検出処理を行うと、第二次対象記憶素子の個数Ｎ2は次式で表される。
【０１２９】
【数４】
以上のことから、第一次対象記憶素子の個数Ｎ1と第二次対象記憶素子の個数Ｎ2との関係を示すと図11のようになり、第一次対象記憶素子の個数Ｎ1が多くなるにつれて第二次対象記憶素子の個数Ｎ2が少なくなることがわかる。
【０１３０】
総検出個数Ｎは、第一次対象記憶素子の個数Ｎ1と第二次対象記憶素子の個数Ｎ2との総和であるから、それを図示すると図12のようになる。図12からわかるように、全ての抵抗変化記憶素子６の個数Ｎ0（図12には、Ｎ0が１kb、４kb、16kb、64kb、256ｋｂの各場合について示している）に応じて総検出個数Ｎが最小個数となる第一次対象記憶素子の個数Ｎ1が存在していることがわかる。
【０１３１】
したがって、図12より最適な第一次対象記憶素子の個数Ｎ1を選択すれば、総検出個数Ｎを最小にすることができ、より一層短時間で高抵抗状態における最低抵抗値Ｒminや低抵抗状態における最高抵抗値Ｒmaxを決定することができ、これにより、参照抵抗値も一層短時間で決定することができる。
【０１３２】
例えば、全ての抵抗変化記憶素子６の個数Ｎ0が16kbの場合には、第一次対象記憶素子の個数Ｎ1を100個とすると、第二次対象記憶素子の個数Ｎ2は約100個となり、総検出個数Ｎは約200個となる。これは、16kb分の全ての抵抗変化記憶素子６について抵抗値を検出した場合に比べて１／８２の検出回数で高抵抗状態における最低抵抗値Ｒmin又は低抵抗状態における最高抵抗値Ｒmaxを検出できることになる。
【０１３３】
また、上記本参照抵抗値決定処理では、全ての第二次対象記憶素子について処理しているが、ここでも、第二次対象記憶素子の一部について再び仮参照抵抗値決定処理を行い、残りの素子について本参照抵抗値決定処理を行うようにすれば、さらに総検出個数Ｎを減らすことができる。
【０１３４】
例えば、全ての抵抗変化記憶素子６の個数Ｎ0が16kbの場合には、第一次対象記憶素子の個数Ｎ1を17個とすると、第二次対象記憶素子の個数Ｎ2は約590個となり、そのうちの16個について再び仮参照抵抗値決定処理を行えば、本参照抵抗値決定処理の対象となる素子の個数は約21個となり、総検出個数Ｎは約54個となる。これは、16kb分の全ての抵抗変化記憶素子６について抵抗値を検出した場合に比べて１／３００の検出回数で高抵抗状態における最低抵抗値Ｒmin又は低抵抗状態における最高抵抗値Ｒmaxを検出できることになる。
【０１３５】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【０１３６】
すなわち、本発明では、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定しているため、参照抵抗値を決定するまでに要する抵抗変化記憶素子の抵抗値の検出回数を低減することができ、短時間で参照抵抗値を決定することができる。
【図面の簡単な説明】
【図１】本発明に係る記憶装置を示す回路図。
【図２】センスアンプを付加した記憶装置の回路図。
【図３】他実施例としての記憶回路を示す回路図。
【図４】他実施例としての記憶回路を示す回路図。
【図５】他実施例としての記憶回路を示す回路図。
【図６】抵抗変化記憶素子の抵抗状態を示す説明図。
【図７】第１の参照抵抗値決定方法を説明するフローチャート。
【図８】第２の参照抵抗値決定方法を説明するフローチャート。
【図９】第２の参照抵抗値決定方法における誤判定素子検出処理を説明するフローチャート。
【図１０】第一次対象記憶素子の個数Ｎ1と仮参照抵抗値決定処理において検出される最大抵抗値との関係を示すグラフ。
【図１１】第一次対象記憶素子の個数Ｎ1と第二次対象記憶素子の個数Ｎ2との関係を示すグラフ。
【図１２】第一次対象記憶素子の個数Ｎ1と総検出個数Ｎとの関係を示すグラフ。
【符号の説明】
１ 記憶装置
２ 第１の抵抗素子
３ 参照抵抗素子
４ 参照回路
５ 第２の抵抗素子
６ 抵抗変化記憶素子
７ 記憶回路
８ 参照電位端子
９ 記憶電位端子
12 制御部
13 抵抗制御信号線
14 参照抵抗制御信号線
15 行アドレスデコーダ
16 列アドレスデコーダ
17,18 アドレス信号線
19,20 変換器
【発明の属する技術分野】
本発明は、抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法に関するものである。
【０００２】
【従来の技術】
近年、コンピュータの記憶媒体としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれており、これらの性能を有する記憶媒体として、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することによって形成した強磁性トンネル接合素子が注目されている。
【０００３】
かかる強磁性トンネル接合素子は、自由磁化層を固定磁化層の磁化方向と同一方向に磁化した場合にはトンネル障壁層での抵抗値が参照する抵抗素子（参照抵抗素子）の抵抗値（参照抵抗値）よりも低くなる一方、自由磁化層を固定磁化層の磁化方向と反対方向に磁化した場合にはトンネル障壁層での抵抗値が参照抵抗値よりも高くなるといった特性を有している。
【０００４】
そして、強磁性トンネル接合素子は、自由磁化層での磁化方向に応じてトンネル障壁層での抵抗値が異なるといった上記の特性を利用して、自由磁化層を固定磁化層の磁化方向と同一方向に磁化するか或いは自由磁化層を固定磁化層の磁化方向と反対方向に磁化するかによって２つの異なる磁化方向の状態を形成し、かかる２つの異なる磁化方向の状態を「０」又は「１」のデータに対応させることによって、強磁性トンネル接合素子にデータを記憶するようにしたものである。
【０００５】
このように、強磁性トンネル接合素子は、記憶する２種類のデータに応じて抵抗値が参照抵抗素子の抵抗値よりも高くなる高抵抗状態と抵抗値が参照抵抗素子の抵抗値よりも低くなる低抵抗状態とに変化する抵抗変化記憶素子として機能している。
【０００６】
かかる抵抗変化記憶素子を記憶媒体として用いた記憶装置は、抵抗変化記憶素子が２種類のデータのいずれのデータを記憶しているかを判定することによって、抵抗変化記憶素子からデータを読出すようにしており、そのためには、抵抗変化記憶素子が高抵抗状態となっているか或いは低抵抗状態となっているかを判定する必要がある。
【０００７】
このように抵抗変化記憶素子の抵抗状態が高抵抗状態か低抵抗状態かを判定する記憶装置としては、従来より以下に説明する２種類の構造のものが知られていた。
【０００８】
すなわち、従来の第１の記憶装置は、１個のデータを記憶するためにメインとなる素子とサブとなる素子との一対（２個）の抵抗変化記憶素子を同一半導体基板上に形成し、メインとなる抵抗変化記憶素子を記憶すべきデータに対応させた抵抗状態にするとともに、サブとなる抵抗変化記憶素子をメインとなる抵抗変化記憶素子と反対の抵抗状態とし、これらの２個の抵抗変化記憶素子の抵抗値を比較することにより、メインの抵抗変化記憶素子の抵抗値がサブの抵抗変化記憶素子の抵抗値よりも高い場合にはメインの抵抗変化記憶素子が高抵抗状態となっていると判定する一方、メインの抵抗変化記憶素子の抵抗値がサブの抵抗変化記憶素子の抵抗値よりも低い場合にはメインの抵抗変化記憶素子が低抵抗状態となっていると判定するように構成していた。
【０００９】
また、従来の第２の記憶装置は、複数の抵抗変化記憶素子に対して１個の参照抵抗素子を同一半導体基板上に形成し、同参照抵抗素子の抵抗値を抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値に設定しておき、抵抗変化記憶素子の抵抗値が参照抵抗素子の抵抗値よりも高い場合には抵抗変化記憶素子が高抵抗状態にあると判定する一方、抵抗変化記憶素子の抵抗値が参照抵抗素子の抵抗値よりも低い場合には抵抗変化記憶素子が低抵抗状態にあると判定するように構成していた。
【００１０】
【発明が解決しようとする課題】
ところが、上記従来の第１の記憶装置にあっては、１個のデータを記憶するためにメインとなる抵抗変化記憶素子とサブとなる抵抗変化記憶素子との２個の抵抗変化記憶素子を同一半導体基板上に形成しなければならないことから、半導体基板上に形成する抵抗変化記憶素子の個数が倍増してしまい、記憶装置が大型化するとともに、多数の抵抗変化記憶素子を精度よく製造しなければならず、製造コストが増大していた。
【００１１】
また、上記従来の第２の記憶装置にあっては、製造プロセスによって抵抗変化記憶素子の高抵抗状態や低抵抗状態での抵抗値に個体差が生じやすく、しかも、両抵抗値に大きな差がないことから、抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値となるように参照抵抗素子の抵抗値を設計段階で予め設定しておくことは非常に困難であった。
【００１２】
また、参照抵抗素子の抵抗値自体も製造プロセスによって個体差が生じやすいことから、参照抵抗素子の抵抗値が抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値にならない場合もあり、その場合には、抵抗変化記憶素子の記憶状態を誤って判定してしまい、抵抗変化記憶素子から記憶したデータを正確に読出すことができなくなるおそれがあった。
【００１３】
そこで、本発明では、半導体基板上に形成する抵抗変化記憶素子の個数を増大させないために、上記従来の第２の記憶装置のように参照抵抗素子を用いた構成とし、しかも、抵抗変化記憶素子や参照抵抗素子の抵抗値に個体差が生じても抵抗変化記憶素子から記憶したデータを正確に読み出すことができるようにするために、参照抵抗素子の抵抗値を変更することができる記憶装置を提供することを目的としている。
【００１４】
【課題を解決するための手段】
すなわち、本発明では、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定することとした。
【００２１】
【発明の実施の形態】
本発明に係る記憶装置は、記憶する２種類のデータに応じて参照抵抗素子の抵抗値よりも抵抗値が高くなる高抵抗状態と参照抵抗素子の抵抗値よりも抵抗値が低くなる低抵抗状態とに変化する抵抗変化記憶素子（例えば、強磁性トンネル接合素子）を用いた記憶装置である。
【００２２】
そして、２つの異なる電位に設定された基準電位端子間に、抵抗素子と参照抵抗素子とを直列接続してなる参照回路と、抵抗素子と抵抗変化記憶素子とを直列接続してなる記憶回路とを並列接続したものである。
【００２３】
しかも、参照抵抗素子は、抵抗値を変更できるように構成したものである。
【００２４】
そのため、簡単かつ安価な回路構成でありながら、抵抗変化記憶素子の抵抗値に個体差が生じても抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗素子の間に参照抵抗素子の抵抗値を変更することによって、抵抗変化記憶素子の記憶状態を正確に判定することができ、抵抗変化記憶素子に記憶したデータを正確に読出すことができるものである。
【００２５】
特に、記憶回路の抵抗素子の抵抗値を変更できるようにした場合には、記憶回路の抵抗素子の抵抗値を増減することで抵抗変化記憶素子に印加される電圧を増減することができ、抵抗変化記憶素子に印加される電圧を最適な電圧に調整することができ、抵抗変化記憶素子の長寿命化を図ることができるものである。
【００２６】
また、参照回路の抵抗素子の抵抗値を記憶回路の抵抗素子の抵抗値と同一の抵抗値に変更できるようにした場合には、抵抗変化記憶素子に印加される電圧と参照抵抗素子に印加される電圧とを同一にすることによって、参照抵抗素子の抵抗値がそのまま抵抗変化記憶素子の抵抗値となり、参照抵抗素子の抵抗値を測定すれば抵抗変化記憶素子の抵抗値を測定したことになり、抵抗変化記憶素子の抵抗値を間接的に測定することができ、これにより、抵抗変化記憶素子での記憶状態を直ちに判定することができるものである。
【００２７】
また、参照回路の抵抗素子と参照抵抗素子との接続部の電位を参照電位とし、記憶回路の抵抗素子と抵抗変化記憶素子との接続部の電位を記憶電位とし、参照電位と記憶電位とを比較して、記憶電位が参照電位よりも高い場合には抵抗変化記憶素子の抵抗状態を高抵抗状態と判定し、一方、記憶電位が参照電位よりも低い場合には抵抗変化記憶素子の抵抗状態を低抵抗状態と判定することによって、参照電位と記憶電位との電位差から抵抗変化記憶素子での抵抗状態を判定することができ、抵抗変化記憶素子での抵抗状態の判定を比較的簡単かつ安価な回路構成で行うことができるものである。
【００２８】
また、抵抗変化記憶素子の高抵抗状態での抵抗値のうち最も低い抵抗値と低抵抗状態での抵抗値のうち最も高い抵抗値との間の抵抗値に参照抵抗値を決定することにした場合には、抵抗変化記憶素子の抵抗値に個体差が生じても抵抗変化記憶素子の高抵抗状態での抵抗値と低抵抗状態での抵抗値の間に参照抵抗素子の抵抗値を設定することができ、これにより、抵抗変化記憶素子の記憶状態を正確に判定することができ、抵抗変化記憶素子に記憶したデータを正確に読出すことができるものである。
【００２９】
また、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定した場合には、参照抵抗値を決定するまでに要する抵抗変化記憶素子の抵抗値の検出回数を低減することができ、短時間で参照抵抗値を決定することができるものである。
【００３０】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００３１】
本発明に係る記憶装置１は、図１に示すように、２つの異なる電位に設定された基準電位端子としての電源端子VDDと接地端子GNDとの間に、第１の抵抗素子２と参照抵抗素子３とを直列接続することによって構成した参照回路４と、第２の抵抗素子５と抵抗変化記憶素子６としての強磁性トンネル接合素子とを直列接続することによって構成した記憶回路７とを並列接続している。
【００３２】
また、記憶装置１は、参照回路４を構成する第１の抵抗素子２と参照抵抗素子３との接続部に参照電位端子８を接続するとともに、記憶回路７を構成する第２の抵抗素子５と抵抗変化記憶素子６との接続部に記憶電位端子９を接続している。ここで、参照電位端子８の電位、すなわち、第１の抵抗素子２と参照抵抗素子３との接続部の電位を参照電位と呼び、また、記憶電位端子９の電位、すなわち、第２の抵抗素子５と抵抗変化記憶素子６との接続部の電位を記憶電位と呼ぶ。
【００３３】
上記構成の記憶装置１において、第１の抵抗素子２と第２の抵抗素子５は、２端間で電圧降下を生じさせる抵抗を有するものであればよく、１個の抵抗部品からなるものでもよく、また、複数個の抵抗部品を直列・並列に接続したものでもよく、さらには、トランジスタのＯＮ抵抗を利用したものでもよい。
【００３４】
また、抵抗変化記憶素子６は、記憶する２種類のデータ（例えば、「０」又は「１」）に応じて参照抵抗素子３の抵抗値よりも抵抗値が高くなる高抵抗状態と参照抵抗素子の抵抗値よりも抵抗値が低くなる低抵抗状態とに抵抗状態が変化するものをいい、例えば、強磁性トンネル接合素子が該当する。
【００３５】
また、参照抵抗素子３は、抵抗値を変更できるように構成したものであり、２端間で電圧降下を生じさせる抵抗を有するものであればよく、１個の可変抵抗部品からなるものでもよく、また、複数個の可変抵抗部品を直列・並列に接続したものでもよく、さらには、トランジスタのゲートに印加する電圧によってトランジスタのＯＮ抵抗を可変としたものであってもよい。
【００３６】
上記構成の記憶回路１において、参照電位端子８と接地端子GNDとの間の抵抗値を直接測定すれば、その抵抗値は、抵抗変化記憶素子６の抵抗値になる。すなわち、参照電位端子８と接地端子GNDとの間の抵抗値を直接測定することによって、抵抗変化記憶素子６の抵抗値が測定でき、かかる抵抗値と参照抵抗値とを比較することによって抵抗変化記憶素子６が高抵抗状態にあるか又は低抵抗状態にあるかを判断することができる。
【００３７】
また、抵抗変化記憶素子６の抵抗値は、直接測定しなくても、間接的に測定することもできる。すなわち、第１の抵抗素子２の抵抗値と第２の抵抗素子５の抵抗値とを同一にしておき、参照電位と記憶電位とが同一となるように参照抵抗素子３の抵抗値を調整すれば、そのときの参照抵抗素子３の抵抗値がそのまま抵抗変化記憶素子６の抵抗値となるので、参照抵抗素子３の抵抗値を測定することによって抵抗変化記憶素子６の抵抗値を間接的に測定することができる。また、第１の抵抗素子２の抵抗値と第２の抵抗素子５の抵抗値とを同一にしておかなくても、参照電位と記憶電位とが同一となるように参照抵抗素子３の抵抗値を調整し、そのときの参照抵抗素子３の抵抗値と第１の抵抗素子２の抵抗値との比と第２の抵抗素子５の抵抗値とから抵抗変化記憶素子６の抵抗値を算出することができ、これによっても抵抗変化記憶素子６の抵抗値を間接的に測定することができる。
【００３８】
このように、抵抗変化記憶素子６の抵抗値を直接的に測定しなくても、参照電位と記憶電位とから抵抗変化記憶素子６の抵抗値を間接的に測定することができることから、抵抗変化記憶素子６の高抵抗状態での抵抗値と低抵抗状態での抵抗値との間の抵抗値となるように参照抵抗素子３の抵抗値を設定しておけば、参照電位と記憶電位とを比較することによって抵抗変化記憶素子６の記憶状態が高抵抗状態なのか低抵抗状態なのかを判定することができる。
【００３９】
すなわち、参照電位よりも記憶電位のほうが高い場合には、参照抵抗素子３の抵抗値よりも抵抗変化記憶素子６の抵抗値のほうが高いことになり、抵抗変化記憶素子６の抵抗状態が高抵抗状態であると判定でき、一方、参照電位よりも記憶電位のほうが低い場合には、参照抵抗素子３の抵抗値よりも抵抗変化記憶素子６の抵抗値のほうが低いことになり、抵抗変化記憶素子６の抵抗状態が低抵抗状態であると判定できる。
【００４０】
したがって、図２に示すように、参照電位端子８と記憶電位端子９とにセンスアンプ10を接続し、同センスアンプ10で参照電位と記憶電位とを比較し、参照電位よりも記憶電位のほうが高い場合には、センスアンプ10の出力端子11に「Ｈ（High）信号」を出力し、一方、参照電位よりも記憶電位のほうが低い場合には、センスアンプ10の出力端子11に「Ｌ（Low）信号」を出力するように構成しておけば、センスアンプ10の出力端子11に出力される出力信号によって抵抗変化記憶素子６の抵抗状態が高抵抗状態なのか低抵抗状態なのかがわかり、これにより、抵抗変化記憶素子６に記憶されているデータを抵抗変化記憶素子６から読出したことになる。
【００４１】
以上に説明したように、上記記憶装置１では、参照抵抗素子３の抵抗値を変更できるように構成しているため、抵抗変化記憶素子６の抵抗値に個体差が生じても抵抗変化記憶素子６の高抵抗状態での抵抗値と低抵抗状態での抵抗素子の間に参照抵抗素子３の抵抗値を変更することによって、簡単かつ安価な回路構成でありながら、抵抗変化記憶素子６の記憶状態を正確に判定することができ、抵抗変化記憶素子６に記憶したデータを正確に読出すことができる。
【００４２】
上記記憶装置１では、記憶回路７を構成する第２の抵抗素子５の抵抗値を固定値としているが、かかる第２の抵抗素子５の抵抗値を変更できるように構成してもよい。
【００４３】
すなわち、図３は、第２の抵抗素子5aの抵抗値を可変とした場合の記憶装置1aの回路図であり、かかる記憶装置1aでは、第２の抵抗素子5aの抵抗値を変更することができるようにしている。
【００４４】
ここで、第２の抵抗素子5aは、１個の可変抵抗部品からなるものでもよく、また、複数個の可変抵抗部品を直列・並列に接続したものでもよく、さらには、トランジスタのゲートに印加する電圧によってトランジスタのＯＮ抵抗を可変としたものであってもよい。
【００４５】
このように、第２の抵抗素子5aの抵抗値を可変とした場合には、第２の抵抗素子5aの抵抗値を変更することによって抵抗変化記憶素子６に印加される電圧を増減することができ、これにより、抵抗変化記憶素子６に印加される電圧を最適な電圧に調整することができて、抵抗変化記憶素子６の長寿命化を図ることができる。
【００４６】
また、参照回路４を構成する第１の抵抗素子２の抵抗値も、上記記憶装置１のように固定値とした場合に限られず、可変としてもよい。
【００４７】
すなわち、図４は、参照回路4bを構成する第１の抵抗素子2bの抵抗値と記憶回路7bを構成する第２の抵抗素子5bの抵抗値と可変とした場合の記憶装置1bの回路図であり、かかる記憶装置1bでは、第１の抵抗素子2bと第２の抵抗素子5bとに制御部12を抵抗制御信号線13を介して接続し、制御部12から発せられる抵抗制御信号によって第１の抵抗素子2bの抵抗値と第２の抵抗素子5bの抵抗値とを同一抵抗値に変更することができるようにしている。
【００４８】
また、本記憶装置1bでは、参照抵抗素子3bに制御部12を参照抵抗制御信号線14を介して接続し、制御部12から発せられる参照抵抗制御信号によって参照抵抗素子3bの抵抗値を変更することができるようにしている。
【００４９】
さらに、本記憶装置1bでは、参照電位端子８と記憶電位端子９とに制御部12を接続して、制御部12にて参照電位と記憶電位とを比較し、抵抗変化記憶素子６の記憶状態を判定するようにしている。
【００５０】
このように、第１の抵抗素子2bの抵抗値を第２の抵抗素子5bの抵抗値と同一の抵抗値に変更できるようにした場合には、抵抗変化記憶素子６に印加される電圧と参照抵抗素子3bに印加される電圧とが同一になるように参照抵抗素子3bの抵抗値を調整することによって、参照抵抗素子3bの抵抗値がそのまま抵抗変化記憶素子６の抵抗値となり、参照抵抗素子3bの抵抗値を測定すれば抵抗変化記憶素子６の抵抗値を測定したことになり、抵抗変化記憶素子６の抵抗値を間接的に測定することができ、これにより、抵抗変化記憶素子６での記憶状態を直ちに判定することができる。
【００５１】
上記した記憶装置1,1a,1bでは、説明を簡単にするために抵抗変化記憶素子６を１個だけ用いた構成としたが、通常は複数の抵抗変化記憶素子６が用いられる。
【００５２】
すなわち、図５は、複数の抵抗変化記憶素子６を用いた記憶装置1cの回路図であり、かかる記憶装置1cでは、複数の抵抗変化記憶素子６に行アドレスデコーダ15と列アドレスデコーダ16とをそれぞれ接続し、これらの行アドレスデコーダ15及び列アドレスデコーダ16に制御部12をアドレス信号線17,18を介して接続し、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択し、かかる１個の抵抗変化記憶素子６だけが導通状態となるようにしている。
【００５３】
また、本記憶装置1cでは、参照回路4cを構成する第１の抵抗素子2c及び記憶回路7cを構成する第２の抵抗素子5cとしてpMOSトランジスタを用い、参照抵抗素子3cとしてｎMOSトランジスタを用い、さらには、抵抗制御信号線13c及び参照抵抗制御信号線14cの中途部に複数ビットのデジタル制御信号を各トランジスタのゲート電圧に変換する変換器19,20としてのD/Aコンバータを介設している。
【００５４】
そして、本記憶装置1cでは、制御部12から発せられる抵抗制御信号に基づいて変換器19で第１の抵抗素子2cと第２の抵抗素子5cであるpMOSトランジスタのゲート電圧を変更し、これにより、両トランジスタのON抵抗を変更するようにし、一方、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更するようにしている。
【００５５】
なお、本記憶装置1cでは、第１の抵抗素子2c、第２の抵抗素子5c、及び参照抵抗素子3cに制御部12を接続して、制御部12で各抵抗素子2c,3c,5cの抵抗値を変更するようにしているが、記憶装置1cの外部から各抵抗素子2c,3c,5cの抵抗値を変更できるようにしてもよい。
【００５６】
本記憶装置1cでは、複数の抵抗変化記憶素子６を用いているが、このように抵抗変化記憶素子６を複数用いた場合には、図６に示すように、予め全ての抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定して抵抗値の分布を求めておき、全ての抵抗変化記憶素子６の高抵抗状態における抵抗値のうち最も低い抵抗値（最低抵抗値Ｒmin）と低抵抗状態における抵抗値のうち最も高い抵抗値（最高抵抗値Ｒmax)との間の抵抗値に参照抵抗素子3cの抵抗値（参照抵抗値Ｒref）を設定すれば、一つの参照抵抗値Ｒrefを用いて全ての抵抗変化記憶素子６の抵抗状態を判定することができる。
【００５７】
或いは、全ての抵抗変化記憶素子６を複数のグループに分け、各グループごとに参照抵抗値Ｒrefを求め、各グループごとの参照抵抗値Ｒrefを用いてそのグループに属する抵抗変化記憶素子６の抵抗状態を判定するようにしてもよい。
【００５８】
さらには、各抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定し、両抵抗値の間の抵抗値をその抵抗変化記憶素子６の参照抵抗値Ｒrefとして記憶しておくことによって、各抵抗変化記憶素子６ごとに参照抵抗値Ｒrefを異ならせ、それぞれの参照抵抗値Ｒrefを用いて各抵抗変化記憶素子６の抵抗状態を判定するようにしてもよい。
【００５９】
上記したように、予め全ての抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定し、全ての抵抗変化記憶素子６の高抵抗状態における抵抗値のうち最も低い抵抗値と低抵抗状態における抵抗値のうち最も高い抵抗値との間の抵抗値に参照抵抗値Ｒrefを決定すれば、抵抗変化記憶素子６の抵抗値に個体差が生じても抵抗変化記憶素子６の高抵抗状態での抵抗値と低抵抗状態での抵抗値の間に参照抵抗素子3cの抵抗値を設定することができ、これにより、抵抗変化記憶素子６の記憶状態を正確に判定することができ、抵抗変化記憶素子６に記憶したデータを正確に読出すことができる。
【００６０】
しかしながら、全ての抵抗変化記憶素子６の高抵抗状態における抵抗値と低抵抗状態における抵抗値とを測定するには多大な時間や煩雑な操作を要する。
【００６１】
そこで、短時間かつ簡単な操作で全ての抵抗変化記憶素子６の高抵抗状態における抵抗値のうち最も低い抵抗値と低抵抗状態における抵抗値のうち最も高い抵抗値との間の抵抗値に参照抵抗値Ｒrefを決定する２種類の方法について、以下に説明する。なお、以下の説明では、記憶装置1cを用いている。
【００６２】
まず、第１の参照抵抗値決定方法について、図７を参照しながら説明する。
【００６３】
第１の参照抵抗値決定方法では、図７に示すように、まず、全ての抵抗変化記憶素子６を高抵抗状態にする（ステップＳ１）。
【００６４】
次に、参照抵抗素子3cの抵抗値を設定できる最高の抵抗値に初期設定する（ステップＳ２）。かかる初期設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【００６５】
次に、全ての抵抗変化記憶素子６のうちから順に１個の抵抗変化記憶素子６を選択する（ステップＳ３）。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【００６６】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する（ステップＳ４）。かかる電位の比較は、制御部12において行う。
【００６７】
そして、参照電位よりも記憶電位のほうが低い場合には、参照電位と記憶電位とが同一になるように参照抵抗素子3cの抵抗値を低下させる（ステップＳ５）。かかる参照抵抗素子3cの抵抗値の低下は、制御部12において参照電位と記憶電位とを比較しながら制御部12から発せられる参照抵抗制御信号によって徐々に参照抵抗素子3cの抵抗値を低下させていく処理を、参照電位と記憶電位とが同一となるまで続けることによって行う。
【００６８】
一方、参照電位よりも記憶電位のほうが高い場合には、参照抵抗素子3cの抵抗値を変更しない。
【００６９】
上記ステップＳ３〜ステップＳ５を全ての抵抗変化記憶素子６について行う（ステップＳ６）。
【００７０】
上記ステップＳ３〜ステップＳ５を全ての抵抗変化記憶素子６について行うと、最終的には、参照抵抗素子3cの抵抗値が全ての抵抗変化記憶素子６のうちで最も低い高抵抗状態での抵抗値に設定されることになる。これは、上記ステップＳ５の処理を行うたびごとに、参照抵抗素子3cの抵抗値がそれまでに選択された抵抗変化記憶素子６のうちで最も低い高抵抗状態での抵抗値に変更されていくからである。
【００７１】
そこで、全ての抵抗変化記憶素子６について上記ステップＳ３〜Ｓ５を行った場合には、その時点での参照抵抗素子3cの抵抗値を高抵抗状態での最低抵抗値Ｒminとして制御部12で記憶しておく（ステップＳ７）。
【００７２】
次に、全ての抵抗変化記憶素子６を低抵抗状態にする（ステップＳ８）。
【００７３】
次に、参照抵抗素子3cの抵抗値を設定できる最低の抵抗値に初期設定する（ステップＳ９）。かかる初期設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【００７４】
次に、全ての抵抗変化記憶素子６のうちから順に１個の抵抗変化記憶素子６を選択する（ステップＳ10）。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【００７５】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する（ステップＳ11）。かかる電位の比較は、制御部12において行う。
【００７６】
そして、参照電位よりも記憶電位のほうが高い場合には、参照電位と記憶電位とが同一になるように参照抵抗素子3cの抵抗値を増加させる（ステップＳ12）。かかる参照抵抗素子3cの抵抗値の増加は、制御部12において参照電位と記憶電位とを比較しながら制御部12から発せられる参照抵抗制御信号によって徐々に参照抵抗素子3cの抵抗値を増加させていく処理を、参照電位と記憶電位とが同一となるまで続けることによって行う。
【００７７】
一方、参照電位よりも記憶電位のほうが低い場合には、参照抵抗素子3cの抵抗値を変更しない。
【００７８】
上記ステップＳ10〜ステップＳ12を全ての抵抗変化記憶素子６について行う（ステップＳ13）。
【００７９】
上記ステップＳ10〜ステップＳ12を全ての抵抗変化記憶素子６について行うと、最終的には、参照抵抗素子3cの抵抗値が全ての抵抗変化記憶素子６のうちで最も高い低抵抗状態での抵抗値に設定されることになる。これは、上記ステップＳ12の処理を行うたびごとに、参照抵抗素子3cの抵抗値がそれまでに選択された抵抗変化記憶素子６のうちで最も高い低抵抗状態での抵抗値に変更されていくからである。
【００８０】
そこで、全ての抵抗変化記憶素子６について上記ステップＳ10〜Ｓ12を行った場合には、その時点での参照抵抗素子3cの抵抗値を低抵抗状態での最高抵抗値Ｒmaxとして制御部12で記憶しておく（ステップＳ14）。
【００８１】
最後に、高抵抗状態での最低抵抗値Ｒminと低抵抗状態での最高抵抗値Ｒmaxとの間の抵抗値に参照抵抗素子3cの抵抗値（参照抵抗値Ｒref）を決定する（ステップＳ１５）。ここで、参照抵抗値Ｒrefは、高抵抗状態での最低抵抗値Ｒminと低抵抗状態での最高抵抗値Ｒmaxとの間の抵抗値であればよいが、高抵抗状態での最低抵抗値Ｒminと低抵抗状態での最高抵抗値Ｒmaxとの中間値がより好ましい。
【００８２】
上記した第１の参照抵抗値決定方法では、各抵抗変化記憶素子６の抵抗値を具体的に測定する必要がなく、ただ単に参照電位と記憶電位とを比較し、必要に応じて参照抵抗素子3cの抵抗値を増減させるだけでよく、短時間かつ簡単な操作で参照抵抗値Ｒrefを決定することができる。
【００８３】
なお、上記した第１の参照抵抗値決定方法では、高抵抗状態での最低抵抗値Ｒminを先に検出し（ステップＳ１〜ステップＳ７）、その後、低抵抗状態での最高抵抗値Ｒmaxを検出している（ステップＳ８〜ステップＳ14）が、これらの順序は逆になってもよい。
【００８４】
次に、第２の参照抵抗値決定方法について図８及び図９を参照しながら説明する。
【００８５】
まず、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６を用いて高抵抗状態における仮の参照抵抗値R'ref0を決定する処理を行う（ステップＳ２０、以下、「高抵抗状態における仮参照抵抗値決定処理」と呼ぶ。）。
【００８６】
かかる高抵抗状態における仮参照抵抗値決定処理では、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６（以下、「第一次対象記憶素子」と呼ぶ。）について、高抵抗状態における抵抗値のうちで最も低い抵抗値を高抵抗状態における仮の参照抵抗値R'ref0に決定する。
【００８７】
具体的には、全ての第一次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ1〜Ｓ７）を用いて高抵抗状態における最低抵抗値を求め、その値を高抵抗状態における仮の参照抵抗値R'ref0とする。
【００８８】
次に、第一次対象記憶素子以外の抵抗変化記憶素子６（以下、「仮対象記憶素子」と呼ぶ。）について、上記高抵抗状態における仮参照抵抗値決定処理で決定した仮の参照抵抗値R'ref0を用いて抵抗状態を判定し、誤って抵抗状態を判定される抵抗変化記憶素子６を検出する処理を行う（ステップＳ２１、以下、「高抵抗状態における誤判定素子検出処理」と呼ぶ。）。
【００８９】
かかる高抵抗状態における誤判定素子検出処理では、図９に示すように、まず、参照抵抗素子3cの抵抗値を高抵抗状態における仮の参照抵抗値R'ref0に設定する（ステップＳ３０）。かかる設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【００９０】
次に、全ての仮対象記憶素子を高抵抗状態にする（ステップＳ３１）。
【００９１】
次に、全ての仮対象記憶素子のうちから順に１個の抵抗変化記憶素子６を選択する（ステップＳ32）。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【００９２】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する（ステップＳ33）。かかる電位の比較は、制御部12において行う。
【００９３】
そして、参照電位よりも記憶電位のほうが低い場合には、その抵抗変化記憶素子６のアドレスを制御部12に記憶する（ステップＳ34）。
【００９４】
一方、参照電位よりも記憶電位のほうが高い場合には、その抵抗変化記憶素子６のアドレスは記憶しない。
【００９５】
上記ステップＳ32〜ステップＳ34を全ての仮対象記憶素子について行う（ステップＳ35）。
【００９６】
上記ステップＳ32〜ステップＳ34を全ての仮対象記憶素子について行うことによって、仮対象記憶素子のうちで高抵抗状態での抵抗値が仮の参照抵抗値R'ref0よりも低くなる抵抗変化記憶素子６が検出される。
【００９７】
上記した高抵抗状態における誤判定素子検出処理を行うことによって、第一次対象記憶素子以外の抵抗変化記憶素子６のうちで高抵抗状態での抵抗値が仮の参照抵抗値R'ref0よりも低くなるものが検出される（以下、これらの抵抗変化記憶素子６を「第二次対象記憶素子」と呼ぶ。）。
【００９８】
次に、第二次対象記憶素子だけを用いて高抵抗状態における最低抵抗値Ｒminを決定する処理を行う（ステップＳ２２、以下、「高抵抗状態における最低抵抗値決定処理」と呼ぶ。）。
【００９９】
かかる高抵抗状態における最低抵抗値決定処理では、第二次対象記憶素子について、高抵抗状態における抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値Ｒminに決定する。
【０１００】
具体的には、全ての第二次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ1〜Ｓ７）を用いて高抵抗状態における最低抵抗値を求め、その値を高抵抗状態における最低抵抗値Ｒminとする。
【０１０１】
次に、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６を用いて低抵抗状態における仮の参照抵抗値R'ref1を決定する処理を行う（ステップＳ２３、以下、「低抵抗状態における仮参照抵抗値決定処理」と呼ぶ。）。
【０１０２】
かかる低抵抗状態における仮参照抵抗値決定処理では、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６（以下、「第一次対象記憶素子」と呼ぶ。）について、低抵抗状態における抵抗値のうちで最も高い抵抗値を低抵抗状態における仮の参照抵抗値R'ref1に決定する。
【０１０３】
具体的には、全ての第一次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ８〜Ｓ１４）を用いて低抵抗状態における最高抵抗値を求め、その値を低抵抗状態における仮の参照抵抗値R'ref1とする。
【０１０４】
次に、第一次対象記憶素子以外の抵抗変化記憶素子６（以下、「仮対象記憶素子」と呼ぶ。）について、上記低抵抗状態における仮参照抵抗値決定処理で決定した仮の参照抵抗値R'ref1を用いて抵抗状態を判定し、誤って抵抗状態を判定される抵抗変化記憶素子６を検出する処理を行う（ステップＳ２４、以下、「低抵抗状態における誤判定素子検出処理」と呼ぶ。）。
【０１０５】
かかる低抵抗状態における誤判定素子検出処理では、前述した高抵抗状態における誤判定素子検出処理（図９参照）と同様に、まず、参照抵抗素子3cの抵抗値を低抵抗状態における仮の参照抵抗値R'ref1に設定する。かかる設定は、制御部12から発せられる参照抵抗制御信号に基づいて変換器20で参照抵抗素子3cであるnMOSトランジスタのゲート電圧を変更し、これにより、nMOSトランジスタのON抵抗を変更することによって行う。
【０１０６】
次に、全ての仮対象記憶素子を低抵抗状態にする。
【０１０７】
次に、全ての仮対象記憶素子のうちから順に１個の抵抗変化記憶素子６を選択する。かかる抵抗変化記憶素子６の選択は、制御部12から発せられるアドレス信号に基づいて行アドレスデコーダ15と列アドレスデコーダ16とで複数の抵抗変化記憶素子６のうちから１個の抵抗変化記憶素子６を選択することによって行う。
【０１０８】
次に、選択された１個の抵抗変化記憶素子６について、参照電位と記憶電位とを比較する。かかる電位の比較は、制御部12において行う。
【０１０９】
そして、参照電位よりも記憶電位のほうが高い場合には、その抵抗変化記憶素子６のアドレスを制御部12に記憶する。
【０１１０】
一方、参照電位よりも記憶電位のほうが低い場合には、その抵抗変化記憶素子６のアドレスは記憶しない。
【０１１１】
上記した処理を全ての仮対象記憶素子について行う。これにより、仮対象記憶素子のうちで低抵抗状態での抵抗値が仮の参照抵抗値R'ref1よりも高くなる抵抗変化記憶素子６が検出される。
【０１１２】
上記した低抵抗状態における誤判定素子検出処理を行うことによって、第一次対象記憶素子以外の抵抗変化記憶素子６のうちで低抵抗状態での抵抗値が仮の参照抵抗値R'ref1よりも高くなるものが検出される（以下、これらの抵抗変化記憶素子６を「第二次対象記憶素子」と呼ぶ。）。
【０１１３】
次に、第二次対象記憶素子だけを用いて低抵抗状態における最高抵抗値Ｒmaxを決定する処理を行う（ステップＳ２５、以下、「低抵抗状態における最高抵抗値決定処理」と呼ぶ。）。
【０１１４】
かかる低抵抗状態における最高抵抗値決定処理では、第二次対象記憶素子について、低抵抗状態における抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値Ｒmaxに決定する。
【０１１５】
具体的には、全ての第二次対象記憶素子について前述した第１の参照抵抗値決定方法（ステップＳ８〜Ｓ１４）を用いて低抵抗状態における最高抵抗値を求め、その値を低抵抗状態における最高抵抗値Ｒmaxとする。
【０１１６】
次に、最終的な参照抵抗値Rrefを決定する処理を行う（ステップＳ２６、以下、「本参照抵抗値決定処理」と呼ぶ。）。
【０１１７】
かかる本参照抵抗値決定処理では、高抵抗状態での抵抗値のうち最も低い抵抗値（最低抵抗値Ｒmin）と低抵抗状態での抵抗値のうち最も高い抵抗値（最高抵抗値Ｒmax）との間の抵抗値に参照抵抗値Ｒrefを決定する。
【０１１８】
具体的には、最低抵抗値Ｒminと最高抵抗値Ｒmaxとの平均値（中間値）を求め、その値を最終的な参照抵抗値Ｒrefに決定する。
【０１１９】
なお、上記第２の参照抵抗値決定方法では、高抵抗状態での検出（ステップＳ２０〜ステップＳ２２）を先に行い、その後、低抵抗状態での検出（ステップＳ２３〜ステップＳ２５）を行っているが、これらの順序は逆になってもよい。
【０１２０】
このように、上記第２の参照抵抗値決定方法では、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値R'ref0として設定し、残りの抵抗変化記憶素子６について、高抵抗状態での抵抗値が前記仮の参照抵抗値R'ref0よりも低いと判定される抵抗変化記憶素子６の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値Ｒminとし、一方、複数の抵抗変化記憶素子６のうちの一部の抵抗変化記憶素子６について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値R'ref1として設定し、残りの抵抗変化記憶素子６について、低抵抗状態での抵抗値が前記仮の参照抵抗値R'ref1よりも高いと判定される抵抗変化記憶素子６の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値Ｒmaxとし、前記高抵抗状態における最低抵抗値Ｒminと低抵抗状態における最高抵抗値Ｒmaxとの間の抵抗値を参照抵抗値Ｒrefに決定している
そのため、参照抵抗値Ｒrefを決定するまでに要する抵抗変化記憶素子６の抵抗値の検出回数を低減することができ、短時間で参照抵抗値Ｒrefを決定することができる。
【０１２１】
ここで、上記第２の参照抵抗値決定方法によれば、高抵抗状態における最低抵抗値Ｒmin又は低抵抗状態における最高抵抗値Ｒmaxを決定するまでに要する抵抗変化記憶素子６の抵抗値の検出回数は、第一次対象記憶素子の個数と第二次対象記憶素子の個数との総和（以下、「総検出個数」と呼ぶ。）になる。
【０１２２】
そこで、総検出個数を可及的に小さくすることができる第一次対象記憶素子の個数について以下に説明する。
【０１２３】
抵抗変化記憶素子６の抵抗値が正規分布に従うと仮定する。正規分布は次式で表される。
【０１２４】
【数１】
【０１２５】
全ての抵抗変化記憶素子６の個数をＮ0、第一次対象記憶素子の個数をＮ1とすると、仮参照抵抗値決定処理での最大値がｘmaxである確率は次式で表される。
【０１２６】
【数２】
【０１２７】
【数３】
【０１２８】
そして、仮参照値決定処理で検出される最大抵抗値に基づいて誤判定素子検出処理を行うと、第二次対象記憶素子の個数Ｎ2は次式で表される。
【０１２９】
【数４】
【０１３０】
総検出個数Ｎは、第一次対象記憶素子の個数Ｎ1と第二次対象記憶素子の個数Ｎ2との総和であるから、それを図示すると図12のようになる。図12からわかるように、全ての抵抗変化記憶素子６の個数Ｎ0（図12には、Ｎ0が１kb、４kb、16kb、64kb、256ｋｂの各場合について示している）に応じて総検出個数Ｎが最小個数となる第一次対象記憶素子の個数Ｎ1が存在していることがわかる。
【０１３１】
したがって、図12より最適な第一次対象記憶素子の個数Ｎ1を選択すれば、総検出個数Ｎを最小にすることができ、より一層短時間で高抵抗状態における最低抵抗値Ｒminや低抵抗状態における最高抵抗値Ｒmaxを決定することができ、これにより、参照抵抗値も一層短時間で決定することができる。
【０１３２】
例えば、全ての抵抗変化記憶素子６の個数Ｎ0が16kbの場合には、第一次対象記憶素子の個数Ｎ1を100個とすると、第二次対象記憶素子の個数Ｎ2は約100個となり、総検出個数Ｎは約200個となる。これは、16kb分の全ての抵抗変化記憶素子６について抵抗値を検出した場合に比べて１／８２の検出回数で高抵抗状態における最低抵抗値Ｒmin又は低抵抗状態における最高抵抗値Ｒmaxを検出できることになる。
【０１３３】
また、上記本参照抵抗値決定処理では、全ての第二次対象記憶素子について処理しているが、ここでも、第二次対象記憶素子の一部について再び仮参照抵抗値決定処理を行い、残りの素子について本参照抵抗値決定処理を行うようにすれば、さらに総検出個数Ｎを減らすことができる。
【０１３４】
例えば、全ての抵抗変化記憶素子６の個数Ｎ0が16kbの場合には、第一次対象記憶素子の個数Ｎ1を17個とすると、第二次対象記憶素子の個数Ｎ2は約590個となり、そのうちの16個について再び仮参照抵抗値決定処理を行えば、本参照抵抗値決定処理の対象となる素子の個数は約21個となり、総検出個数Ｎは約54個となる。これは、16kb分の全ての抵抗変化記憶素子６について抵抗値を検出した場合に比べて１／３００の検出回数で高抵抗状態における最低抵抗値Ｒmin又は低抵抗状態における最高抵抗値Ｒmaxを検出できることになる。
【０１３５】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【０１３６】
すなわち、本発明では、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定しているため、参照抵抗値を決定するまでに要する抵抗変化記憶素子の抵抗値の検出回数を低減することができ、短時間で参照抵抗値を決定することができる。
【図面の簡単な説明】
【図１】本発明に係る記憶装置を示す回路図。
【図２】センスアンプを付加した記憶装置の回路図。
【図３】他実施例としての記憶回路を示す回路図。
【図４】他実施例としての記憶回路を示す回路図。
【図５】他実施例としての記憶回路を示す回路図。
【図６】抵抗変化記憶素子の抵抗状態を示す説明図。
【図７】第１の参照抵抗値決定方法を説明するフローチャート。
【図８】第２の参照抵抗値決定方法を説明するフローチャート。
【図９】第２の参照抵抗値決定方法における誤判定素子検出処理を説明するフローチャート。
【図１０】第一次対象記憶素子の個数Ｎ1と仮参照抵抗値決定処理において検出される最大抵抗値との関係を示すグラフ。
【図１１】第一次対象記憶素子の個数Ｎ1と第二次対象記憶素子の個数Ｎ2との関係を示すグラフ。
【図１２】第一次対象記憶素子の個数Ｎ1と総検出個数Ｎとの関係を示すグラフ。
【符号の説明】
１ 記憶装置
２ 第１の抵抗素子
３ 参照抵抗素子
４ 参照回路
５ 第２の抵抗素子
６ 抵抗変化記憶素子
７ 記憶回路
８ 参照電位端子
９ 記憶電位端子
12 制御部
13 抵抗制御信号線
14 参照抵抗制御信号線
15 行アドレスデコーダ
16 列アドレスデコーダ
17,18 アドレス信号線
19,20 変換器
Claims (1)
- 複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について高抵抗状態での最も低い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、高抵抗状態での抵抗値が前記仮の参照抵抗値よりも低いと判定される抵抗変化記憶素子の抵抗値のうちで最も低い抵抗値を高抵抗状態における最低抵抗値とし、
一方、複数の抵抗変化記憶素子のうちの一部の抵抗変化記憶素子について低抵抗状態での最も高い抵抗値を求め、その抵抗値を仮の参照抵抗値として設定し、残りの抵抗変化記憶素子について、低抵抗状態での抵抗値が前記仮の参照抵抗値よりも高いと判定される抵抗変化記憶素子の抵抗値のうちで最も高い抵抗値を低抵抗状態における最高抵抗値とし、
前記高抵抗状態における最低抵抗値と低抵抗状態における最高抵抗値との間の抵抗値を参照抵抗値に決定する
ことを特徴とする抵抗変化記憶素子を用いた記憶装置の参照抵抗値決定方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115010A JP3894030B2 (ja) | 2002-04-17 | 2002-04-17 | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
| CNB038086948A CN100550193C (zh) | 2002-04-17 | 2003-04-16 | 使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法 |
| US10/510,087 US7075813B2 (en) | 2002-04-17 | 2003-04-16 | Storage device using resistance varying storage element and reference resistance value decision method for the device |
| EP03720914A EP1496518B1 (en) | 2002-04-17 | 2003-04-16 | Storage device using resistance varying storage element and reference resistance value decision method for the device |
| PCT/JP2003/004859 WO2003088254A1 (fr) | 2002-04-17 | 2003-04-16 | Dispositif de stockage avec element de stockage a resistance variable et methode de choix de valeur de resistance de reference pour ce dispositif |
| KR1020047016501A KR100951333B1 (ko) | 2002-04-17 | 2003-04-16 | 저항변화 기억소자를 사용한 기억장치 및 이 장치의참조저항값 결정방법 |
| DE60318191T DE60318191T2 (de) | 2002-04-17 | 2003-04-16 | Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand und Verfahren zum Bestimmen des Referenzwiderstandes davon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115010A JP3894030B2 (ja) | 2002-04-17 | 2002-04-17 | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003317466A JP2003317466A (ja) | 2003-11-07 |
| JP3894030B2 true JP3894030B2 (ja) | 2007-03-14 |
Family
ID=29243408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115010A Expired - Fee Related JP3894030B2 (ja) | 2002-04-17 | 2002-04-17 | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7075813B2 (ja) |
| EP (1) | EP1496518B1 (ja) |
| JP (1) | JP3894030B2 (ja) |
| KR (1) | KR100951333B1 (ja) |
| CN (1) | CN100550193C (ja) |
| DE (1) | DE60318191T2 (ja) |
| WO (1) | WO2003088254A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI355661B (en) * | 2003-12-18 | 2012-01-01 | Panasonic Corp | Method for using a variable-resistance material as |
| JP2005252068A (ja) | 2004-03-05 | 2005-09-15 | Sony Corp | 記憶装置 |
| KR101052859B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| KR101052862B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| KR101052860B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| KR101052861B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| DE102004047666B4 (de) | 2004-09-30 | 2015-04-02 | Qimonda Ag | Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung |
| US20130107615A1 (en) * | 2007-02-12 | 2013-05-02 | Avalanche Technology, Inc. | Memory sensing circuit |
| US7388771B2 (en) * | 2006-10-24 | 2008-06-17 | Macronix International Co., Ltd. | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states |
| JP5019223B2 (ja) | 2007-11-21 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
| JP5676842B2 (ja) * | 2008-05-30 | 2015-02-25 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| US20100128519A1 (en) * | 2008-11-25 | 2010-05-27 | Seagate Technology Llc | Non volatile memory having increased sensing margin |
| US7929334B2 (en) * | 2009-01-29 | 2011-04-19 | Qualcomm Incorporated | In-situ resistance measurement for magnetic random access memory (MRAM) |
| KR20100094167A (ko) | 2009-02-18 | 2010-08-26 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 모바일 장치 |
| JP5316114B2 (ja) * | 2009-03-11 | 2013-10-16 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
| US8269550B2 (en) * | 2009-11-02 | 2012-09-18 | Nanya Technology Corp. | Temperature and process driven reference |
| JP5138836B2 (ja) * | 2011-04-13 | 2013-02-06 | パナソニック株式会社 | 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置 |
| JP5988061B2 (ja) * | 2012-02-29 | 2016-09-07 | パナソニックＩｐマネジメント株式会社 | 不揮発性半導体記憶装置 |
| US9251881B2 (en) * | 2013-09-27 | 2016-02-02 | Qualcomm Incorporated | System and method to trim reference levels in a resistive memory |
| KR102111510B1 (ko) * | 2014-04-10 | 2020-05-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US9947380B2 (en) | 2016-03-11 | 2018-04-17 | Toshiba Memory Corporation | Adjustable read reference voltage to reduce errors in memory devices |
| KR20180063514A (ko) * | 2016-12-02 | 2018-06-12 | 에스케이하이닉스 주식회사 | 전자 장치 |
| CN108257633B (zh) * | 2016-12-28 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种mram芯片及其存储单元的读取方法 |
| JP2018147532A (ja) * | 2017-03-03 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び情報処理装置 |
| DE102018121817A1 (de) * | 2017-09-15 | 2019-03-21 | Samsung Electronics Co., Ltd. | Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle |
| KR102414183B1 (ko) * | 2017-09-15 | 2022-06-29 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법 |
| JP6574862B1 (ja) | 2018-03-15 | 2019-09-11 | 株式会社東芝 | メモリ装置 |
| KR20220021075A (ko) | 2020-08-12 | 2022-02-22 | 삼성전자주식회사 | 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치 |
| US11443804B2 (en) * | 2020-12-15 | 2022-09-13 | Arm Limited | Sensing techniques for resistive memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225807A (en) * | 1977-07-13 | 1980-09-30 | Sharp Kabushiki Kaisha | Readout scheme of a matrix type thin-film EL display panel |
| US6055178A (en) | 1998-12-18 | 2000-04-25 | Motorola, Inc. | Magnetic random access memory with a reference memory array |
| US6269040B1 (en) * | 2000-06-26 | 2001-07-31 | International Business Machines Corporation | Interconnection network for connecting memory cells to sense amplifiers |
| JP3812498B2 (ja) * | 2001-12-28 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
| JP4187197B2 (ja) * | 2002-11-07 | 2008-11-26 | シャープ株式会社 | 半導体メモリ装置の制御方法 |
| JP4249992B2 (ja) * | 2002-12-04 | 2009-04-08 | シャープ株式会社 | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
| JP4365737B2 (ja) * | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
-
2002
- 2002-04-17 JP JP2002115010A patent/JP3894030B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-16 DE DE60318191T patent/DE60318191T2/de not_active Expired - Lifetime
- 2003-04-16 EP EP03720914A patent/EP1496518B1/en not_active Expired - Fee Related
- 2003-04-16 CN CNB038086948A patent/CN100550193C/zh not_active Expired - Fee Related
- 2003-04-16 WO PCT/JP2003/004859 patent/WO2003088254A1/ja active IP Right Grant
- 2003-04-16 KR KR1020047016501A patent/KR100951333B1/ko not_active IP Right Cessation
- 2003-04-16 US US10/510,087 patent/US7075813B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1496518A1 (en) | 2005-01-12 |
| DE60318191T2 (de) | 2008-12-11 |
| CN1647207A (zh) | 2005-07-27 |
| JP2003317466A (ja) | 2003-11-07 |
| US20050122816A1 (en) | 2005-06-09 |
| EP1496518A4 (en) | 2006-05-17 |
| EP1496518B1 (en) | 2007-12-19 |
| DE60318191D1 (de) | 2008-01-31 |
| WO2003088254A1 (fr) | 2003-10-23 |
| KR20040101491A (ko) | 2004-12-02 |
| CN100550193C (zh) | 2009-10-14 |
| US7075813B2 (en) | 2006-07-11 |
| KR100951333B1 (ko) | 2010-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3894030B2 (ja) | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 | |
| US6765834B2 (en) | System and method for sensing memory cells of an array of memory cells | |
| US10854289B2 (en) | Resistive memory device providing reference calibration, and operating method thereof | |
| JP4031447B2 (ja) | オフセット調整可能な差動増幅器 | |
| US6456524B1 (en) | Hybrid resistive cross point memory cell arrays and methods of making the same | |
| US6128239A (en) | MRAM device including analog sense amplifiers | |
| US8780613B1 (en) | Reading a memory element within a crossbar array | |
| JP3965373B2 (ja) | 可調整電流モード差動増幅器 | |
| US10218343B1 (en) | Duty cycle correction scheme | |
| US10587247B2 (en) | Duty cycle and vox correction for complementary signals | |
| JP2004508653A (ja) | Ｍｔｊ・ｍｒａｍ並列−並列構造 | |
| KR20070083639A (ko) | 전류 감지 증폭기, 메모리 디바이스 및 전류 감지 방법 | |
| US8213213B2 (en) | Reference current generator for resistance type memory and method thereof | |
| US11170863B2 (en) | Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM) | |
| US8248838B2 (en) | Semiconductor device | |
| KR101136038B1 (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
| JP4047315B2 (ja) | 記憶素子の値を求めるためのシステム及び方法 | |
| WO2012011161A1 (ja) | 半導体記憶装置 | |
| US20160343433A1 (en) | Sensing circuit for resistive memory array | |
| KR20190060314A (ko) | 비 휘발성 메모리 | |
| KR102631352B1 (ko) | 레퍼런스 교정을 제공하는 저항성 메모리 장치 및 그것의 동작 방법 | |
| US6804145B2 (en) | Memory cell sensing system and method | |
| US20240071487A1 (en) | Drift compensation for codewords in memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |