CN1647207A - 使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法 - Google Patents
使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法 Download PDFInfo
- Publication number
- CN1647207A CN1647207A CNA038086948A CN03808694A CN1647207A CN 1647207 A CN1647207 A CN 1647207A CN A038086948 A CNA038086948 A CN A038086948A CN 03808694 A CN03808694 A CN 03808694A CN 1647207 A CN1647207 A CN 1647207A
- Authority
- CN
- China
- Prior art keywords
- resistance
- storage element
- varying storage
- state
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 396
- 238000000034 method Methods 0.000 title claims description 66
- 230000005055 memory storage Effects 0.000 claims description 15
- 230000005415 magnetization Effects 0.000 description 22
- 238000001514 detection method Methods 0.000 description 16
- 238000005259 measurement Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005611 electricity Effects 0.000 description 11
- 230000005294 ferromagnetic effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种能够精确地读出存储在可变电阻存储元件中的数据的存储装置。该存储装置使用可变电阻存储元件,根据所存储数据的两种类型,这种可变电阻存储元件的电阻值在具有比参考电阻值高的电阻值的高电阻状态和具有比参考电阻值低的电阻值的低电阻状态之间变化。在两个设置为不同电位的参考电位端子之间,安排了并联的参考电路与存储电路。该参考电路由串联的电阻元件和参考电阻元件组成。该存储电路由串联的电阻元件和可变电阻存储元件组成。安排该参考电阻元件使得该电阻值可以修正。
Description
技术领域
本发明涉及一种使用可变电阻存储元件的存储装置及其参考电阻值的确定方法。
背景技术
最近几年,存在着对具有诸如高写速度、无限次写、以及非易失等性能的计算机存储单元的强烈需求,从而引起设计人员的关注,具有这些性能的存储媒体是一种通过用一个隧道势垒层,分层形成固定磁化层和自由磁化层而制造的铁磁隧道结(junction)器件。
这样的铁磁隧道结器件具有如下的特性:在沿与固定磁化层的磁化方向相同的磁化方向磁化自由磁化层的情况下,隧道势垒层的电阻变得低于将加以参考的电阻元件(参考电阻元件)的电阻(参考电阻),而在沿与固定磁化层的磁化方向相反的磁化方向磁化自由磁化层的情况下,隧道势垒层的电阻变得高于参考电阻。
另外,通过利用以上所提到特性来根据自由磁化层的磁化方向呈现隧道势垒层的不同电阻,取决于是沿与固定磁化层的磁化方向相同的磁化方向磁化自由磁化层,还是沿与固定磁化层的磁化方向相反的磁化方向磁化自由磁化层,铁磁隧道结器件在磁化方向方面提供两种不同的状态,并且,铁磁隧道结器件被用来通过将这样两种不同的磁化状态定义为数据“0”或“1”的方式存储数据。
如以上所描述的,铁磁隧道结器件用作一种可变电阻存储元件,取决于将加以存储的数据的两种类型,它呈具有比参考电阻元件的电阻高的电阻的高电阻状态或比参考电阻元件的电阻低的电阻的低电阻状态。
将使用这样的可变电阻存储元件作为存储媒体的存储单元设计为通过判断这两种数据中的哪一种存储在可变电阻存储元件中,从可变电阻存储元件中读取数据。因此,必须判断可变电阻存储元件是处于高电阻状态还是处于低电阻状态。
可以把已知的用于判断这样的可变电阻存储元件是处于高电阻状态还是处于低电阻状态的存储单元划分为两种类型,以下将对它们加以描述。
换句话说,为了存储单一的数据,第一种传统的存储单元包括一对(或两个)电阻变化存储元件,它们构成一个主元件和一个子元件,并且形成在一个共同的半导体基片上。使可变电阻存储元件呈现相应于将加以存储的数据的电阻状态,而使可变电阻子存储元件与可变电阻主存储元件的电阻状态相反的电阻状态。对这两种可变电阻存储元件的电阻进行比较,如果主电阻变化器件的电阻高于可变电阻子存储元件的电阻,则断定可变电阻主存储元件处于高电阻状态,而如果可变电阻主存储元件的电阻低于可变电阻子存储元件的电阻,则断定可变电阻主存储元件处于低电阻状态。
另外,第二种传统的存储单元包括用于形成在一个共同的半导体基片上的多个可变电阻存储元件的单一的参考电阻元件。把这一参考电阻元件的电阻设置成在高电阻状态下的可变电阻存储元件的电阻与低电阻状态下的电阻之间的电阻。如果可变电阻存储元件的电阻高于参考电阻元件的电阻,则断定可变电阻存储元件处于高电阻状态,而如果可变电阻存储元件的电阻低于参考电阻元件的电阻,则断定可变电阻存储元件处于低电阻状态。
然而,如以上所描述的,为了存储单一的数据,第一种传统存储装置要求在一个共同的半导体基片上形成两个可变电阻存储元件,即可变电阻主存储元件和可变电阻子存储元件,因此,使形成在半导体基片上的可变电阻存储元件的数目翻倍,从而使存储单元不紧凑,并且增加了制造成本,因为大数量的可变电阻存储元件必须更精确地加以制造。
另外,如以上所提到的,在第二种传统的存储单元中,可变电阻存储元件的高电阻状态和低电阻状态下电阻值很可能随制造工艺的不同而变化。而且,由于这两种电阻值之间不存在明显的差别,所以在设计阶段,很难预先把参考电阻元件的电阻设置为在高电阻状态下的可变电阻存储元件的电阻值与低电阻状态下的可变电阻存储元件的电阻值之间的电阻。
而且,由于参考电阻元件本身的电阻易于随制造工艺而变化,所以参考电阻元件的电阻可能不是在高电阻状态下的可变电阻存储元件的电阻值与低电阻状态下的可变电阻存储元件的电阻值之间的电阻。在这样的一种情况下,可能会对可变电阻存储元件的存储状态做出不正确的判断,从而不可能从可变电阻存储元件中正确读出所存储的数据。
因此,本发明的一个目的是,提供具有这样的结构的一种存储单元:使用以上如所描述的第二种传统存储装置中的参考电阻元件,以避免形成在半导体基片上的可变电阻存储元件的数目的增加,而且还能够改变参考电阻元件的电阻,使得可以精确地从可变电阻存储元件中读出所存储的数据,即使是在可变电阻存储元件的电阻值和参考电阻元件的电阻值存在差别的情况下。
发明内容
换句话说,如权利要求1中所定义的,本发明具有这样的一种结构:其中存储单元使用了一种可变电阻存储元件,根据两种将加以存储的数据,这种可变电阻存储元件在呈现了比参考电阻元件的电阻高的电阻的高电阻状态和呈现了比参考电阻元件的电阻低的电阻的低电阻状态之间变化,其中,使参考电阻的电阻值为可变的。
另外,如权利要求2中所定义的,本发明具有这样一种结构:其中存储单元使用了一种可变电阻存储元件,根据两种将加以存储的数据,这种可变电阻存储元件在具有比参考电阻元件的电阻高的电阻的高电阻状态和具有比参考电阻元件的电阻低的电阻的低电阻状态之间变化,该存储装置使用了可变电阻存储元件,其特征在于这样的一种结构:其中,把由串联在被设置为不同电位的参考电位端子之间的第一电阻元件和参考电阻元件组成的一个参考电路与由串联的第二电阻元件和可变电阻存储元件组成的一个存储电路加以并联,其中,参考电阻的电阻值是可变的。
另外,如权利要求3中所定义的,本发明具有这样一种结构:其中存储单元使用了可变电阻存储元件,根据两种将加以存储的数据,这种可变电阻存储元件在具有比参考电阻元件的电阻高的电阻的高电阻状态和具有比参考电阻元件的电阻低的电阻的低电阻状态之间变化,该存储装置使用了可变电阻存储元件,其特征在于这样的一种结构:其中,把由串联在被设置为不同电位的参考电位端子之间的第一电阻元件和参考电阻元件组成的一个参考电路与由串联的第二电阻元件和从多个可变电阻存储元件中选择的一个可变电阻存储元件组成的一个存储电路加以并联,其中,使参考电阻的电阻值为可变的。
另外,如权利要求4所定义的,本发明为如权利要求2或3中所定义的发明,其中,使第二电阻元件的电阻为可变的。
另外,如权利要求5中所定义的本发明,为权利要求2~4中任何一个权利要求所定义的发明,其中,第一电阻元件具有与第二电阻元件的电阻相同的电阻。
另外,如权利要求6中所定义的本发明,为权利要求2~5中任何一个权利要求所定义的发明,其中,在第一电阻元件和参考电阻元件之间的连接点上的电位为参考电位,在第二电阻元件和可变电阻存储元件之间的连接点上的电位为存储电位,在参考电位和存储电位之间进行比较,如果存储电位高于参考电位,则断定可变电阻存储元件的电阻处于高电阻状态,而如果存储电位低于参考电位,则断定可变电阻存储元件处于低电阻状态。
另外,如权利要求7中所定义的,本发明具有这样一种结构:其中存储单元使用了多个可变电阻存储元件,根据两种将加以存储的数据,该多个可变电阻存储元件在具有比参考电阻高的电阻的高电阻状态和具有比参考电阻低的电阻的低电阻状态之间变化,其中,把参考电阻确定为在处于高电阻状态下的可变电阻存储元件中的最低电阻和处于低电阻状态下的可变电阻存储元件中的最高电阻之间的一个电阻。
另外,如权利要求8中所定义的,在本发明中,把高电阻状态下的多个可变电阻存储元件的一部分中的一个最低电阻设置成一个临时参考电阻;把被确定为拥有低于高电阻状态下临时参考电阻的电阻的其余可变电阻存储元件中的可变电阻存储元件中的一个最低电阻设置成高电阻状态下的一个最低电阻;把低电阻状态下的多个可变电阻存储元件的一部分中的一个最高电阻设置成一个临时参考电阻;把被确定为拥有高于低电阻状态下临时参考电阻的电阻的其余可变电阻存储元件中的可变电阻存储元件中的一个最高电阻设置成低电阻状态下的一个最高电阻;并且把高电阻状态下的最低电阻和低电阻状态下的最高电阻之间的一个电阻确定为参考电阻。
附图说明
图1是根据本发明的一个存储单元的电路图。
图2是包括一个附加读出放大器的一个存储单元的电路图。
图3是根据本发明的另一个实施例的存储单元的电路图。
图4是根据本发明的另一个实施例的存储单元的电路图。
图5是根据本发明的另一个实施例的存储单元的电路图。
图6描述性地说明了可变电阻存储元件的电阻状态。
图7是一个流程图,描述了确定参考电阻的第一种方法。
图8是一个流程图,描述了确定参考电阻的第二种方法。
图9是一个流程图,描述了一个用于在确定参考电阻的第二种方法中检测错误判断的器件的过程。
图10描述了主要存储元件的数目N1和将在检测临时参考电阻的过程中加以检测的最大电阻之间的关系。
图11描述了主要存储元件的数目N1和辅助存储元件的数目N2之间的关系。
图12描述了主要存储元件的数目N1和总检测次数N之间的关系。
优选实施方式
根据本发明的存储单元是使用一种可变电阻存储元件(例如,铁磁隧道结器件)的存储单元,其中的可变电阻存储元件根据两种将加以存储的数据,在呈现比参考电阻元件的电阻高的电阻的高电阻状态和呈现比参考电阻元件的电阻低的电阻的低电阻状态之间变化。
另外,它还是一个参考电路和一个存储电路的并联,其中,参考电路包括串联在被设置成不同电位的两个参考电位端子之间的一个电阻元件和一个参考电阻元件,存储电路为一个电阻元件和一个可变电阻存储元件的串联。
而且,参考电阻元件构造为能够提供一个可变电阻。
为此,使用了一种简单、低廉的结构,使得通过改变在高电阻状态下可变电阻存储元件的电阻和低电阻状态下可变电阻存储元件的电阻之间的参考电阻元件的电阻,即使是在可变电阻存储元件的电阻方面存在个体差别的情况下,仍能够精确地判断可变电阻存储元件的存储情况,从而能够精确地读出存储在可变电阻存储元件中的数据。
特别是,在改变存储电路中的电阻元件的电阻的情况下,通过增大或减小存储电路中的电阻元件的电阻,把要施加到可变电阻存储元件的电压调整到最佳电压,从而可延长可变电阻存储元件的寿命。
另外,在改变参考电路中的电阻元件的电阻,使其等于存储电路中的电阻元件的电阻的情况下,要施加到可变电阻存储元件的电压等于要施加到参考电阻元件的电压,从而在无任何修正的情况下使参考电阻元件的电阻等于可变电阻存储元件的电阻。因此,对参考电阻元件的电阻的测量等效于对可变电阻存储元件的电阻的测量,从而能够间接地测量可变电阻存储元件的电阻,因此能够立即判断可变电阻存储元件的存储情况。
而且,还可以通过相对简单和低廉的电路结构判断可变电阻存储元件的电阻状态,该结构把参考电路中的一个电阻元件和一个参考电阻元件的连接点上的参考电位与存储电路中一个电阻元件和一个可变电阻存储元件的连接点上的存储电位进行比较,进行这样一个判断:如果存储电位高于参考电位,则断定可变电阻存储元件的电阻状态处于高电阻状态,而如果存储电位低于参考电位,则断定可变电阻存储元件的电阻状态处于低电阻状态,从而能够根据参考电位和存储电位之间的电位差,判断可变电阻存储元件的电阻状态。
另外,在把参考电阻确定为在高电阻状态下可变电阻存储元件的最低电阻和低电阻状态下可变电阻存储元件的最高电阻之间的一个电阻的情况下,即使在可变电阻存储元件的电阻方面存在个体差别,也可以把参考电阻元件的电阻设置成高电阻状态下可变电阻存储元件的电阻和低电阻状态下可变电阻存储元件的电阻之间的一个电阻,从而能够精确地判断可变电阻存储元件的存储情况,并且能够精确地读出存储在可变电阻存储元件中的数据。
另外,把高电阻状态下的多个可变电阻存储元件中的一部分可变电阻存储元件的最低电阻设置成临时参考电阻,把其中高电阻状态下电阻被确定为低于临时参考电阻的其余可变电阻存储元件的电阻中的最低电阻确定为最终的高电阻状态下的最低电阻,另一方面,把多个低电阻状态下可变电阻存储元件中的一部分可变电阻存储元件的最高电阻确定为一个临时参考电阻,把其中低电阻状态下电阻被确定为高于临时参考电阻的其余可变电阻存储元件的电阻中的最高电阻确定为最终最高参考电阻,从而把高电阻状态下的最低电阻和低电阻状态下的最高电阻之间的一个电阻设置为参考电阻,用于减少确定参考电阻所需的对可变电阻存储元件的电阻进行检测的次数,从而能够在较短时间内确定参考电阻。
以下,将参考附图描述本发明的具体的实施例。
如图1中所示,根据本发明的存储单元1包括参考电路4,参考电路4含有串联在电源端子VDD和地线端子GND之间的第一电阻元件2和参考电阻元件3,其中电源端子VDD和地线端子GND构成不同电位的两个参考电位端子;以及存储电路7,存储电路7包括第二电阻元件5和作为可变电阻存储元件6的铁磁隧道结器件的串联。并且,参考电路4和存储电路7彼此并联。
另外,存储单元1还具有连接到构成参考电路4的第一电阻元件2和参考电阻元件3的连接点的参考电位端子8;以及连接到构成存储电路7的第二电阻元件5和可变电阻存储元件6的连接点的存储电位端子9。此处,把参考电位端子8上的电位,即第一电阻元件2和参考电阻元件3的连接点处的电位,称为参考电位。另一方面,把存储电位端子上的电位,即第二电阻元件5和可变电阻存储元件6的连接点处的电位,称为存储电位。
在以上所描述的结构的存储单元1中,第一电阻元件2和第二电阻元件5可以为任何具有电阻以形成跨越其两端的电压降的部件,每一个元件可以为一个单一的电阻器、多个串联或并联的电阻器、或者甚至是晶体管的ON(导通)电阻。
此处应该加以注意的是,可变电阻存储元件6意味着诸如铁磁隧道结器件的任何器件:根据两种要存储的数据(例如,“0”或“1”),在呈现比参考电阻元件3的电阻高的电阻的高电阻状态和呈现比参考电阻元件的电阻低的电阻的低电阻状态之间变化。
参考电阻元件3构造为使电阻可以改变,并且可以包括一个单一的可变电阻器、多个彼此串联或并联的可变电阻器,或者甚至是这样一种晶体管,其ON电阻能够根据施加于这样的晶体管的栅极的电压加以变化。
在以上所描述的结构的存储电路1中,通过直接测量在参考电位端子9和地线端子GND之间的电阻,该电阻等于可变电阻存储元件6的电阻。这意味着对在参考电位端子8和地线端子GND之间的电阻的直接测量,提供了对可变电阻存储元件6的电阻测量,从而,这样的电阻和参考电阻的比较,提供了判断可变电阻存储元件6是处于高电阻状态还是处于低电阻状态的手段。
另外,也可以间接测量可变电阻存储元件6的电阻,而无需进行直接测量。换句话说,如果使第一电阻元件2的电阻和第二电阻元件5的电阻相等,而且如果对参考电阻元件3的电阻进行调整,使得参考电位等于存储电位,则在这样的情况下,参考电阻元件3的电阻等于可变电阻存储元件6的电阻,从而能够通过测量参考电阻元件3的电阻间接测量可变电阻存储元件6的电阻。还应该加以注意的是,在不使第一电阻元件2的电阻和第二电阻元件5的电阻相等的情况下,如果对参考电阻元件3的电阻进行调整,使得参考电位等于存储电位时,则在这样的条件下,可以根据参考电阻元件3和第一电阻元件2与第二电阻元件5的电阻之间的电阻比,计算可变电阻存储元件6的电阻,从而能够间接测量可变电阻存储元件6的电阻。
在这一意义上,如上所描述,由于可以根据参考电位和存储电位间接测量可变电阻存储元件6的电阻,而无需直接测量可变电阻存储元件6的电阻,所以通过把参考电阻元件3的电阻设置成在高电阻状态下的可变电阻存储元件6的电阻和低电阻状态下的可变电阻存储元件6的电阻之间的一个电阻,通过对参考电位和存储电位的比较,能够判断可变电阻存储元件6的存储状态是处于高电阻状态还是处于低电阻状态。
换句话说,当存储电位高于参考电位时,可变电阻存储元件6的电阻高于参考电阻元件3的电阻,从而能够断定可变电阻存储元件6处于高电阻状态。另一方面,当存储电位低于参考电位时,可变电阻存储元件6的电阻低于参考电阻元件3的电阻,从而能够断定可变电阻存储元件6处于低电阻状态。
因此,如图2中所示,把读出放大器10连接于参考电位端子8和存储电位端子9,以由读出放大器10对参考电位和存储电位加以比较。如果存储电位高于参考电位,则读出放大器10向其输出端11输出一个“H(高)信号”。另一方面,如果存储电位低于参考电位,则读出放大器10向其输出端11输出一个“L(低)信号”。以这种方式,读出放大器10输出端11上的输出信号指示可变电阻存储元件6是处于高电阻状态还是处于低电阻状态,从而可以从这样的可变电阻存储元件6读出存储在可变电阻存储元件6中的数据。
如以上所描述的,由于把存储单元1构造成用以改变参考电阻元件3的电阻,所以提供了一种简单而低廉的电路结构,即通过把参考电阻元件3的电阻改变成可变电阻存储元件6的高电阻状态下的电阻与低电阻状态下的电阻之间的一个电阻,即使其电阻可能具有个体差异。这确保了对可变电阻存储元件6的存储情况的更精确的判断,并且还确保了对可变电阻存储元件6中所存储的数据的精确的读出。
尽管构成存储电路7的第二电阻元件5的电阻在以上所提到的存储单元1中是固定的,但也可以把第二电阻元件5的电阻构造成可变的。
换句话说,图3是这样一个存储单元1a的电路图:其中,把第二电阻元件5a的电阻设置为可变的。
此处应该注意的是,第二电阻元件5a可以是一个单一的可变电阻器或多个可变电阻器的串联或并联。另外,它还可以是这样的一种晶体管:根据施加于该晶体管的栅极的电压,其ON电阻是可变的。
如以上所描述的,在使第二电阻元件5a的电阻为可变的情况下,可以通过改变第二电阻元件5a的电阻,增加或减小跨越可变电阻存储元件6所施加的电压,因此能够把跨越可变电阻存储元件6的电压调整到一个适当的电压,从而延长了可变电阻存储元件6的寿命。
而且,可以不必像以上所描述的存储单元1那样把构成参考电路4的第一电阻元件2的电阻加以固定,第一电阻元件2的电阻也可以是可变的。
换句话说,图4是这样一种存储单元1b的电路图:其中,把构成参考电路4b的第一电阻元件2b的电阻和构成存储电路7b的第二电阻元件5b的电阻设置成可变的。在这样的存储单元1b中,通过电阻控制线13,把控制单元12连接到第一电阻元件2b和第二电阻元件5b,其中,控制单元12输出电阻控制信号,用于把第一电阻元件2b的电阻改变为等于第二电阻元件5b的电阻。
另外,在这一具体的存储单元1b中,通过参考电阻控制信号线14把控制单元12连接到参考电阻元件3b,用于根据从控制单元12所输出的参考电阻控制信号,改变参考电阻元件3b的电阻。
而且,在该存储单元1b中,还把控制单元12连接于参考电位端子8和存储电位端子9,用于由控制单元12对参考电位和存储电位进行比较,从而可对可变电阻存储元件6的存储情况进行判断。
以这种方式,如以上所描述的,在把第一电阻元件2b的电阻改变为等于第二电阻元件5b的电阻的配置的情况下,对参考电阻元件3b的电阻进行调整,使得跨越可变电阻存储元件6所施加的电压等于跨越参考电阻元件3b的电压。这意味着参考电阻元件3b的电阻等于可变电阻存储元件6的电阻,而且对参考电阻元件3b的电阻的测量等于对可变电阻存储元件6的电阻的测量。因此,对参考电阻元件3b的电阻的测量等效于对可变电阻存储元件6的电阻的测量,从而能够间接测量可变电阻存储元件6的电阻,因此能够立即判断可变电阻存储元件6的存储情况。
如以上所描述的,在存储单元1、1a以及1b中,尽管为了便于描述仅使用了一个单一的可变电阻存储元件6,但通常情况下,将使用多个可变电阻存储元件6。
换句话说,图5是使用了多个可变电阻存储元件6的存储单元1c的电路图。在这样的存储单元1c中,把行地址译码器15和列地址译码器16连接到多个可变电阻存储元件6。分别通过地址信号线17、18,把控制单元12连接于行地址译码器15和列地址译码器16。根据从控制单元12所输出的地址信号,通过行地址译码器15和列地址译码器16,从多个可变电阻存储元件6中选择一个单一的可变电阻存储元件6,从而使这样的单一的可变电阻存储元件6变为导电的。
另外,在存储单元1c中,把pMOS晶体管用作构成参考电路4c的第一电阻元件2c和构成存储电路7c的第二电阻元件5c,把nMOS晶体管用作参考电阻元件3c。而且,在电阻控制信号线13c和14c中途部分,插入作为转换器19、20的D/A转换器,用于针对每一晶体管,把数字控制信号的多个位转换成栅极电压。
另外,在这一存储单元1c中,根据从控制单元12所输出的电阻控制信号,由转换器19改变构成第一电阻元件2c和第二电阻元件5c的pMOS晶体管的栅极电压,从而可改变这两个晶体管的ON电阻。另一方面,根据从控制单元12所输出的参考电阻控制信号,由转换器20改变构成参考电阻元件3c的nMOS晶体管的栅极电压,从而可改变该nMOS晶体管的ON电阻。
尽管把控制单元12连接于第一电阻元件2c、第二电阻元件5c以及参考电阻元件3c,用于通过存储单元1c中的控制单元12改变电阻元件2c、3c、5c的电阻,然而也可以从存储单元1c的外部控制电阻元件2c、3c、5c的电阻。
存储单元1c使用了多个可变电阻存储元件6。在使用这样的多个可变电阻存储元件6的情况下,预先对所有可变电阻存储元件6的高电阻状态和低电阻状态下的电阻进行测量,以得到如图6中所示的电阻分布。如果把参考电阻元件3c的电阻(参考电阻Rref)设置成所有可变电阻存储元件6的高电阻状态下的电阻的最低电阻(最小电阻Rmin)和低电阻状态下的电阻的最高电阻(最大电阻Rmax)之间的一个电阻,则可以通过使用一个单一的参考电阻Rref判断所有的可变电阻存储元件6的电阻状态。
或者,也可以把所有可变电阻存储元件6划分成多个组,并针对每一组获得参考电阻Rref。使用针对每一组的参考电阻Rref,以判断属于每一组的可变电阻存储元件的电阻状态。
而且,测量高电阻状态下的每一可变电阻存储元件6的电阻和低电阻状态下的电阻,并且把这两个电阻之间的一个电阻作为针对可变电阻存储元件6的参考电阻Rref加以存储,从而可区分针对每一可变电阻存储元件6的参考电阻Rref。然后,把各个参考电阻Rref用于判断每一可变电阻存储元件6的电阻状态。
如以上所描述的,预先对所有可变电阻存储元件6的高电阻状态下和低电阻状态下的电阻进行测量。如果把参考电阻Rref确定为高电阻状态下的所有可变电阻存储元件的电阻的最低电阻和低电阻状态下的电阻的最高电阻之间的一个电阻,则可以把参考电阻元件3c的电阻设置成高电阻状态下的可变电阻存储元件6的电阻与低电阻状态下的电阻之间的一个电阻,从而能够精确地判断可变电阻存储元件6的存储情况,并且能够精确地读出存储在可变电阻存储元件6中的数据。
然而,测量高电阻状态和低电阻状态下的所有可变电阻存储元件6的电阻花费了大量的时间,并且要求复杂的操作。
因此,以下将描述两种容易和简单地将高电阻状态下的所有可变电阻存储元件6的电阻的最低电阻和低电阻状态下的电阻的最高电阻之间的一个电阻确定为参考电阻Rref的方法。值得注意的是,存储单元1c将用于随后的描述中。
首先,将参考图7描述确定参考电阻的第一种方法。
如图7中所示,在确定参考电阻的第一种方法中,首先把所有可变电阻存储元件6设置为在高电阻状态下(步骤S1)。
然后,把参考电阻元件3c的电阻初始化为最高可能的电阻的设置(步骤S2)。通过由转换器20根据从控制单元12所输出的参考电阻控制信号,改变构成参考电阻元件3c的nMOS晶体管的栅极电压,从而改变nMOS晶体管的ON电阻,实现这样的初始设置。
接下来,顺序地从所有可变电阻存储元件6中选择可变电阻存储元件6之一(步骤S3)。根据从控制单元12所输出的地址信号,在行地址译码器15和列地址译码器16的控制下,从多个可变电阻存储元件6中选择可变电阻存储元件6之一,实现这样的选择。
然后,把参考电位与所选择的可变电阻存储元件6之一的存储电位加以比较(步骤S4)。在控制单元12中进行这样的电位比较。
另外,如果存储电位高于参考电位,则减小参考电阻元件3c的电阻,使得参考电位等于存储电位(步骤S5)。通过如下的过程实现参考电阻元件3c的电阻的这样的减小,该过程是:根据从控制单元12所输出的参考电阻控制信号,逐渐减小参考电阻元件3c的电阻,同时把参考电位和存储电位加以比较,直至参考电位和存储电位相等为止。
另一方面,如果存储电位高于参考电位,则不改变参考电阻元件3c的电阻。
针对所有可变电阻存储元件6,执行以上的步骤S3~S5(步骤S6)。
当针对所有可变电阻存储元件6完成了上述步骤S3~S5时,最终把参考电阻元件3c的电阻设置成高电阻状态下的所有可变电阻存储元件6的电阻的最低电阻。其原因在于,在以上的步骤S5中,在每次执行该过程时,都把参考电阻元件3c的电阻设置成高电阻状态下的可变电阻存储元件6的最低电阻。
因此,如果已经针对所有可变电阻存储元件6执行了以上所提到的步骤S3~S5,则把当时的参考电阻元件3c的电阻作为高电阻状态下的最小电阻Rmin存储在控制单元12中(步骤S7)。
接下来,使所有可变电阻存储元件6处于低电阻状态下(步骤S8)。
然后,把参考电阻元件3c的电阻初始化成最小电阻(步骤S9)。通过根据从控制单元12所输出的参考电阻控制信号,由转换器20改变构成参考电阻元件3c的nMOS晶体管的栅极电压,实现这样的初始化设置。
然后,顺序地从所有可变电阻存储元件6中选择一个单一的可变电阻存储元件6(步骤S10)。对于可变电阻存储元件6进行这样的选择,以根据从控制单元12所输出的地址信号,由行地址译码器15和列地址译码器16从多个可变电阻存储元件6中选择一个单一的可变电阻存储元件6。
接下来,根据所选择的单一的可变电阻存储元件6,比较参考电位和存储电位(步骤S11)。在控制单元12中进行这样的电位比较。
另外,如果存储电位高于参考电位,则增大参考电阻元件3c的电阻,使得参考电位等于存储电位(步骤S12)。在如下的过程中实现参考电阻元件3c的电阻的这样的增大,该过程是:根据从控制单元12所输出的参考电阻控制信号,逐渐增大参考电阻元件3c的电阻,同时在控制单元12中把参考电位和存储电位加以比较,直至参考电位和存储电位相等为止。
另一方面,如果存储电位低于参考电位,则不改变参考电阻元件3c的电阻。
针对所有可变电阻存储元件6,执行以上所提到的步骤S10~S12(步骤S13)。
通过针对所有可变电阻存储元件6执行上面提到的步骤S10~S12,最终把参考电阻元件3c的电阻设置成低电阻状态下的所有可变电阻存储元件6的最高电阻。其原因在于,当每次执行步骤S12时,都把参考电阻元件3c的电阻改变到至此所选择的可变电阻存储元件6的电阻的最低电阻。
因此,当已经针对所有可变电阻存储元件6执行了以上所提到的步骤S10~S12时,把当时的参考电阻元件3c的电阻作为低电阻状态下的最大电阻Rmax存储在控制单元12中(步骤S14)。
最终,把参考电阻元件3c的电阻设置为高电阻状态下的最小电阻Rmin和低电阻状态下的最大电阻Rmax之间的一个电阻(参考电阻Rref)(步骤S15)。此处应该加以注意的是,参考电阻Rref可以为高电阻状态下的最小电阻Rmin和低电阻状态下的最大电阻Rmax之间的任何电阻,但较佳的做法是令这一电阻为高电阻状态下的最小电阻Rmin和低电阻状态下的最大电阻Rmax之间的中间电阻。
在以上所提到的确定参考电阻的第一种方法中,不必对每一可变电阻存储元件6的电阻进行实际的测量,而仅要求通过简单地比较参考电位和存储电位来增大或减小参考电阻元件3c的电阻,从而能够在短时间内通过简单的操作确定参考电阻Rref。
应该加以注意的是,在以上所描述的确定参考电阻的第一种方法中,在检测低电阻状态下的最大电阻Rmax(步骤S8~S14)之前,首先检测高电阻状态下的最小电阻Rmin(步骤S1~S7)。然而,还应该加以注意的是,可以把该过程反过来。
以下,将参考图8和9描述确定参考电阻的第二种方法。
首先,把多个可变电阻存储元件6的一部分可变电阻存储元件6用于执行一个确定高电阻状态下临时参考电阻R′ref0的过程(步骤S20,以下将其称为“用于确定高电阻状态下的临时参考电阻的过程”)。
在这样的一个用于确定高电阻状态下的临时参考电阻的过程中,把高电阻状态下的临时参考电阻R′ref0确定为多个可变电阻存储元件6的一部分可变电阻存储元件6(以下将其称为“主要主体存储元件”)的高电阻状态下的电阻的最低电阻。
具体地讲,通过使用以上所描述的确定参考电阻的第一种方法(步骤S1~S7),寻找所有主要主体存储元件的高电阻状态下的最低电阻,并且把高电阻状态下的这一值确定为临时参考电阻R′ref0。
然后,通过使用如以上所描述的确定高电阻状态下的临时参考电阻的过程中所确定的临时参考电阻R′ref0,根据除主要主体存储元件6之外的可变电阻存储元件6(以下将其称为“临时主体存储元件”)确定电阻状态,从而可执行用于检测其电阻状态被错误判断的可变电阻存储元件6的过程(步骤S21,以下将其称为“用于检测高电阻状态下错误判断的器件的过程”)。
在这样的一个用于检测高电阻状态下错误判断的器件的过程中,如图9中所示,首先把参考电阻器件3c的电阻设置成高电阻状态下的临时参考电阻R′ref0(步骤S30)。这样的设置是按如下方式进行的:根据从控制单元12所输出的参考电阻控制信号,由转换器20改变构成参考电阻元件3c的nMOS晶体管的栅极电压,从而改变nMOS晶体管的ON电阻。
接下来,把所有的临时主体存储元件设置成高电阻状态(步骤S31)。
然后,从所有临时主体存储元件中顺序地选择一个单一的可变电阻存储元件6(步骤S32)。对可变电阻存储元件6的这样的选择是按如下的方式进行的:根据从控制单元12所输出的地址信号,由行地址译码器15和列地址译码器16从多个可变电阻存储元件6中选择一个单一的可变电阻存储元件6。
然后,比较所选择的单一的可变电阻存储元件6的参考电位和存储电位(步骤S33)。在控制单元12中进行这样的电位比较。
如果存储电位低于参考电位,则把该可变电阻存储元件6的地址存储在控制单元12中(步骤S34)。
另一方面,如果存储电位高于参考电位,则不存储这样的可变电阻存储元件6的地址。
针对所有临时主体存储元件,重复以上所提到的步骤S32~S34(步骤S35)。
通过针对所有临时主体存储元件执行以上所提到的步骤S32~S34,能够检测其中高电阻状态下的临时主体存储元件的电阻低于临时参考电阻R′ref0的可变电阻存储元件6。
通过执行以上所提到的用于检测高电阻状态下的错误判断的器件的过程,能够检测除其中高电阻状态下的电阻低于临时参考电阻R′ref0的主要主体存储元件之外的可变电阻存储元件6中的任何可变电阻存储元件6(以下把这样的可变电阻存储元件称为“辅助主体存储元件”)。
接下来,仅使用辅助主体存储元件执行一个用于确定高电阻状态下的最小电阻Rmin的过程(步骤S22,以下将其称为“一个用于确定高电阻状态下的最小电阻的过程”)。
具体地讲,通过使用以上所提到的用于针对所有辅助主体存储元件确定参考电阻的第一种方法检测高电阻状态下的最小电阻(步骤S1~S7),并将该值定义为高电阻状态下的最小电阻Rmin。
接下来,通过使用多个可变电阻存储元件6中的一部分可变电阻存储元件6执行一个用于确定低电阻状态下的临时参考电阻R′ref1的过程(步骤S23,以下将其称为“一个用于确定低电阻状态下的临时参考电阻的过程”)。
在这样的一个用于确定低电阻状态下的临时参考电阻的过程中,把低电阻状态下的多个可变电阻存储元件6中的一部分可变电阻存储元件6的电阻的最低电阻确定为临时参考电阻R′ref1(以下将其称为“主要主体存储元件”)。
具体地讲,通过使用以上所描述的确定参考电阻的第一种方法,针对所有第一主体存储元件,检测低电阻状态下的最高电阻(步骤S8~S14),并且把这一值定义为低电阻状态下的临时参考电阻R′ref1。
然后,通过使用确定低电阻状态下的临时参考电阻的上述过程中所确定的临时参考电阻R′ref1,根据除主要主体存储元件之外的可变电阻存储元件6(以下将其称为“临时主体存储元件”)判断电阻状态,并执行用于检测其电阻状态被错误判断的任何可变电阻存储元件6的过程(步骤S24,以下将其称为“用于检测低电阻状态下错误判断的器件的过程”)。
在这样的一个用于检测低电阻状态下错误判断的器件的过程中,类似于以上所提到的用于检测错误判断的器件的过程(参见图9),首先把参考电阻元件3c的电阻设置成低电阻状态下的临时参考电阻R′ref1。这样的设置是按如下方式进行的:根据从控制单元12所输出的参考电阻控制信号,由转换器20改变构成参考电阻元件3c的nMOS晶体管的栅极电压,从而改变nMOS晶体管的ON电阻。
现在,把所有的临时主体存储元件设置成低电阻状态。
然后,从所有临时主体存储元件中顺序地选择一个单一的可变电阻存储元件6。对可变电阻存储元件6的这样的选择是按如下的方式进行的:根据从控制单元12所输出的地址信号,由行地址译码器15和列地址译码器16从多个可变电阻存储元件6中选择一个单一的可变电阻存储元件6。
然后,比较所选择的单一的可变电阻存储元件6的参考电位和存储电位。在控制单元12中进行这样的电位比较。
如果存储电位高于参考电位,则把这样的可变电阻存储元件6的地址存储在控制单元12中。
相反,如果存储电位低于参考电位,则不存储这样的可变电阻存储元件6的地址。
针对所有临时主体存储元件,重复以上所描述的过程。在这一方式下,能够检测其中电阻高于低电阻状态下的临时参考电阻R′ref1的临时主体存储元件中的可变电阻存储元件6。
通过执行以上所提到的用于检测低电阻状态下的错误判断的器件的过程,能够检测除其中低电阻状态下的电阻高于临时参考电阻R′ref1的主要主体存储元件之外的可变电阻存储元件6中的可变电阻存储元件6(以下称其为“辅助主体存储元件”)。
接下来,仅对辅助主体存储元件执行一个用于确定低电阻状态下的最大电阻Rmax的过程(步骤S25,以下将其称为“一个用于确定低电阻状态下的最大电阻的过程”)。
在这样的用于确定低电阻状态下的最大电阻的过程中,在低电阻状态下的电阻中,确定低电阻状态下的最大电阻Rmax。
具体地讲,通过使用以上所提到的用于针对所有辅助主体存储元件确定参考电阻的第一种方法检测低电阻状态下的最大电阻(步骤S8~S14),并将该值定义为低电阻状态下的最大电阻Rmax。
接下来,执行一个用于确定最终参考电阻Rref的过程(步骤S26,以下将其称为“一个用于确定实际参考电阻的过程”)。
在这样的一个用于确定实际参考电阻的过程中,把参考电阻Rref设置为在高电阻状态下的电阻的最低电阻(最小电阻Rmin)和低电阻状态下的电阻的最高电阻(最大电阻Rmax)之间的一个电阻。
具体地讲,计算最小电阻Rmin和最大电阻Rmax的平均(中间)值,并最终把参考电阻Rref确定为这样的值。
尽管在以上所提到的确定参考电阻的第二种方法中,在低电阻状态下进行检测(步骤S23~S25)之前,在高电阻状态下进行检测(步骤S20~S22),但也可以把这样的顺序反过来。
通过以上的描述可以了解到:在确定参考电阻的第二种方法中,针对多个可变电阻存储元件6中一部分可变电阻存储元件6检测高电阻状态下的最低电阻,以把该值设置成临时参考电阻R′ref0,并把被确定为具有低于高电阻状态下的临时参考电阻R′ref0的电阻的其余的可变电阻存储元件6的电阻的最低电阻,定义成高电阻状态下的最小电阻Rmin。另一方面,检测低电阻状态下一部分可变电阻存储元件6的最高电阻,并将该值设置成临时参考电阻R′ref1,把被确定为具有高于低电阻状态下临时参考电阻R′ref1的其余可变电阻存储元件6的电阻的最高电阻为定义为低电阻状态下的最大电阻Rmax。并且,把参考电阻Rref确定为在高电阻状态下的最小电阻Rmin和低电阻状态下最大电阻Rmax之间的一个电阻。
因此,能够减少在确定参考电阻Rref之前电阻检测的次数,从而能够在较短的时间内确定参考电阻Rref。
根据以上所提到的确定参考电阻的第二种方法,确定高电阻状态下的最小电阻Rmin或确定低电阻状态下的最大电阻Rmax所需的电阻检测的次数,等于主要主体存储元件的数目和辅助主体存储元件的数目的总数目(以下将其称为“总检测次数”)。
以下将描述能够使总检测次数尽可能小的主要主体存储元件的数目。
假设可变电阻存储元件6的电阻遵循正态分布。由下列表达式表示这一正态分布:
[表达式1]
其中,x代表电阻,μ为平均值,σ为标准偏差。
令可变电阻存储元件6的总数为N0,并且令主要主体存储元件的数目为N1,则确定临时参考电阻的过程中的最大值为Xmax的概率,可由下面的表达式给出:
[表达式2]
因此,由下列表达式给出最大值的期望值:
[表达式3]
图10中以图形形式描述了这一关系。图10描述了在数目N1和确定临时参考电阻的过程中可以检测到的最大电阻之间的关系。从图10中可以明显看出,可以检测到的最大电阻,随主要主体存储元件数目N1的增加而增大。
而且,通过根据确定临时电阻的过程中所检测的最大电阻执行检测错误判断的器件的过程,辅助主体存储元件的数目N2由下面的表达式给出:
[表达式4]
图11中描述了主要主体存储元件的数目N1和辅助主体存储元件的数目N2之间的关系。从以上的描述中可以明显地看出这一关系。可以理解,主要主体存储元件的数目N1越大,辅助主体存储元件数目N2就越小。
由于总检测次数N为主要主体存储元件的数目N1和辅助主体存储元件数目N2之总合,所以在图12中以图形的形式表示了这一关系。从图12可以看出,取决于可变电阻存储元件的总数目N0,存在着最小化总检测次数N的主要主体存储元件的数目N1(在图12中所描述的例子中,N0为1kb、4kb、16kb、64kb以及256kb)。
因此,如果选择了主要主体存储元件的最佳数目N1,如图1 2中所示,则可以最小化总检测次数N,从而能够在较短时间内确定高电阻状态下的最小电阻Rmin和低电阻状态中的最大电阻Rmax,并且能够在较短时间内确定参考电阻。
例如,在所有可变电阻存储元件6的数目N0为16kb的情况下,如果把主要主体存储元件的数目N1设置为100,则辅助主体存储元件的数目N2大约为100,从而使总检测次数N等于大约200。这意味着,用于检测高电阻状态下的最小电阻Rmin或低电阻状态下的最大电阻Rmax的检测次数,大约可为对所有16kb的可变电阻存储元件6进行检测的检测次数的1/82。
尽管在以上所提到的用于确定实际参考电阻的过程中,要对所有辅助主体存储元件进行处理,但也可以通过先执行用于针对一部分辅助主体存储元件确定临时参考电阻的过程,然后再执行用于针对其余器件确定实际参考电阻的过程,减少总检测次数N。
例如,当可变电阻存储元件6的总数N0为16kb时,如果把主要主体存储元件的数目N1设置为17,则辅助主体存储元件的数目N2大约为590。如果再次按大约590个器件中16个的比率执行用于确定临时参考电阻的过程,则经受用于确定实际参考电阻的过程的器件的数目为大约21,从而使总检测次数N等于大约54。检测高电阻状态下的最小电阻Rmin或低电阻状态下的最大电阻Rmax的总检测次数,大约为对所有16kb的可变电阻存储元件进行电阻检测的检测次数的1/300。
工业实用性
(1)如权利要求1中所定义的,在本发明中,由于使参考电阻元件的电阻为可变的,所以通过把参考电阻元件的电阻改变为在高电阻状态下可变电阻存储元件的电阻和低电阻状态下可变电阻存储元件的电阻之间的一个电阻,即使是在可变电阻存储元件的电阻方面呈现了个体差别的情况下,可以精确地判断可变电阻存储元件的存储情况,并且能够精确地读出存储在可变电阻存储元件中的数据。
(2)如权利要求2中所定义的,在本发明中,参考电路由串联在不同电位的两个参考电位端子之间的电阻元件和参考电阻元件组成,存储电路为电阻元件和可变电阻存储元件串联,并且参考电路和存储电路彼此并联,并且把参考电阻元件构造为呈现可变的电阻,从而使电路配置简单和低廉。通过把参考电阻元件的电阻改变为高电阻状态下可变电阻存储元件的电阻和低电阻状态下电阻元件的电阻之间的一个电阻,即使是在可变电阻存储元件的电阻方面存在任何个体差别的情况下,可以精确地判断可变电阻存储元件的存储情况,并且能够精确地读出存储在可变电阻存储元件中的数据。
(3)如权利要求3中所定义的,在本发明中,参考电路由串联在不同电位的两个参考电位端子之间的第一电阻元件和参考电阻元件组成,存储电路为第二电阻元件和从多个电阻存储元件中所选择的一个单一的可变电阻存储元件的串联,并且参考电路和存储电路彼此并联,并且把参考电阻元件构造为可变,从而使电路配置简单和低廉。通过把参考电阻元件的电阻改变为在高电阻状态下可变电阻存储元件的电阻和低电阻状态下电阻元件的电阻之间的一个电阻,即使是在该多个可变电阻存储元件的电阻方面存在任何个体差别的情况下,可以精确地判断所有可变电阻存储元件的存储情况,并且能够精确地读出存储在所有可变电阻存储元件中的数据,。
(4)如权利要求4中所定义的,在本发明中,由于使存储电路中的电阻元件的电阻为可变的,所以能够通过增大或减小存储电路中的电阻元件的电阻,来增大或减小跨越可变电阻存储元件所施加的电压,因此能够把跨越可变电阻存储元件的电压调整到最佳电压,从而可延长可变电阻存储元件的寿命。
(5)如权利要求5中所定义的,在本发明中,由于可以把参考电路中的电阻元件的电阻改变为等于存储电路中的电阻元件的电阻,所以可以通过使跨越可变电阻存储元件的电压等于跨越参考电阻元件的电压,使参考电阻元件的电阻等于可变电阻存储元件的电阻,由此对参考电阻元件的电阻的测量等效于对可变电阻存储元件的电阻的测量,从而能够间接地测量可变电阻存储元件的电阻,并且能够立即判断可变电阻存储元件的存储情况。
(6)如权利要求6中所定义的,在本发明中,把参考电路中的电阻元件和参考电阻元件连接点处的电位定义为参考电位,把存储电路中的电阻元件和可变电阻存储元件连接点处的电位定义为存储电位,对参考电位和存储电位进行比较,以进行这样一个判断:如果存储电位高于参考电位,则断定可变电阻存储元件的电阻状态处于高电阻状态,而如果存储电位低于参考电位,则断定可变电阻存储元件的电阻状态处于低电阻状态,从而能够根据参考电位和存储电位之间的电位差,判断可变电阻存储元件的电阻状态,因此使用于判断可变电阻存储元件的电阻状态的电路配置简单和低廉。
(7)如权利要求7中所定义的,在本发明中,由于把参考电阻确定为在高电阻状态下可变电阻存储元件的电阻的最低电阻和低电阻状态下可变电阻存储元件的电阻的最高电阻之间的一个电阻,所以即使是在可变电阻存储元件方面存在任何个体差别的情况下,可以把参考电阻的电阻值设置在高电阻状态下可变电阻存储元件的电阻和低电阻状态下可变电阻存储元件的电阻之间,从而能够精确地判断可变电阻存储元件的存储情况,并且能够精确地读出存储在可变电阻存储元件中的数据。
(8)如权利要求8中所定义的,在本发明中,检测高电阻状态下的多个可变电阻存储元件中的一部分可变电阻存储元件的最低电阻,以将该电阻设置成临时参考电阻,并且把被判断为低于临时参考电阻的其余可变电阻存储元件的电阻中的最低电阻定义为高电阻状态下的最小电阻,另一方面,检测低电阻状态下的多个可变电阻存储元件中的一部分可变电阻存储元件的最高电阻,以将该电阻设置成临时参考电阻,把被判断为高于低电阻状态下临时参考电阻的其余可变电阻存储元件的电阻中的最高电阻定义为低电阻状态下的最大电阻,把高电阻状态下的最小电阻和低电阻状态下的最大电阻之间的一个电阻确定为参考电阻,因此能够减少确定参考电阻所需的对可变电阻存储元件进行电阻检测的次数,从而能够确保在一个较短时间内确定参考电阻。
Claims (8)
1.一种使用了可变电阻存储元件的存储装置,根据两种将存储的数据,这种可变电阻存储元件在具有比参考电阻元件的电阻高的电阻的高电阻状态和具有比所述参考电阻元件的电阻低的电阻的低电阻状态之间变化,该存储装置使用了可变电阻存储元件,其特征在于具有这样一种结构:该结构具有的参考电阻的电阻值是可变的。
2.一种使用了可变电阻存储元件的存储装置,根据两种将存储的数据,这种可变电阻存储元件在具有比参考电阻元件的电阻高的电阻的高电阻状态和具有比所述参考电阻元件的电阻低的电阻的低电阻状态之间变化,该存储装置使用了可变电阻存储元件,其特征在于具有这样的一种结构:其中,把由串联在被设置为不同电位的参考电位端子之间的第一电阻元件和所述参考电阻元件组成的参考电路与由串联的第二电阻元件和所述可变电阻存储元件组成的存储电路并联,其中,所述参考电阻的电阻值是可变的。
3.一种使用了可变电阻存储元件的存储装置,根据两种将存储的数据,这种可变电阻存储元件在具有比参考电阻元件的电阻高的电阻的高电阻状态和具有比所述参考电阻元件的电阻低的电阻的低电阻状态之间变化,该存储装置使用了可变电阻存储元件,其特征在于具有这样的一种结构:其中,把由串联在被设置为不同电位的参考电位端子之间的第一电阻元件和所述参考电阻元件组成的参考电路与由串联的第二电阻元件和从多个可变电阻存储元件中选择的可变电阻存储元件组成的存储电路并联,其中,所述参考电阻的电阻值为可变的。
4.根据权利要求2或3所述的使用了可变电阻存储元件的存储装置,其中,所述第二电阻元件具有可变的电阻。
5.根据权利要求2~4中任何一个权利要求所述的使用了可变电阻存储元件的存储装置,其中,所述第一电阻元件是可变的,以具有与所述第二电阻元件的电阻相同的电阻。
6.根据权利要求2~5中任何一个权利要求所述的使用了可变电阻存储元件的存储装置,其中,在所述第一电阻元件和所述参考电阻元件之间的连接点处的电位为参考电位,在所述第二电阻元件和所述可变电阻存储元件之间的连接点处的电位为存储电位,在所述参考电位和所述存储电位之间进行比较,如果所述存储电位高于所述参考电位,则断定所述可变电阻存储元件的电阻处于高电阻状态,而如果所述存储电位低于所述参考电位,则断定所述可变电阻存储元件处于低电阻状态。
7.一种使用了多个可变电阻存储元件的存储装置,根据两种将存储的数据,该可变电阻存储元件在具有比参考电阻高的电阻的高电阻状态和具有比所述参考电阻低的电阻的低电阻状态之间变化,其中,
把所述参考电阻确定为处于所述高电阻状态下的所述可变电阻存储元件中的最低电阻和处于所述低电阻状态下的所述最高电阻之间的一个电阻。
8.用于使用了可变电阻存储元件的存储装置的一种参考电阻确定方法,包括下列步骤:
把高电阻状态下的多个可变电阻存储元件的一部分中的最低电阻设置成临时参考电阻;
把被确定为具有比所述高电阻状态下的所述临时参考电阻低的电阻的所述其余可变电阻存储元件中的可变电阻存储元件中的最低电阻设置成所述高电阻状态下的最低电阻;
把低电阻状态下的所述多个可变电阻存储元件的一部分中的最高电阻设置成临时参考电阻;
把被确定为具有比所述低电阻状态下的所述临时参考电阻高的电阻的所述其余可变电阻存储元件中的可变电阻存储元件中的最高电阻设置成所述低电阻状态下的最高电阻;并且
把所述高电阻状态下的所述最低电阻和所述低电阻状态下的所述最高电阻之间的一个电阻确定为所述参考电阻。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP115010/2002 | 2002-04-17 | ||
JP2002115010A JP3894030B2 (ja) | 2002-04-17 | 2002-04-17 | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1647207A true CN1647207A (zh) | 2005-07-27 |
CN100550193C CN100550193C (zh) | 2009-10-14 |
Family
ID=29243408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038086948A Expired - Fee Related CN100550193C (zh) | 2002-04-17 | 2003-04-16 | 使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7075813B2 (zh) |
EP (1) | EP1496518B1 (zh) |
JP (1) | JP3894030B2 (zh) |
KR (1) | KR100951333B1 (zh) |
CN (1) | CN100550193C (zh) |
DE (1) | DE60318191T2 (zh) |
WO (1) | WO2003088254A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105593940A (zh) * | 2013-09-27 | 2016-05-18 | 高通股份有限公司 | 用于修整电阻式存储器中的参考电平的系统和方法 |
CN108154894A (zh) * | 2016-12-02 | 2018-06-12 | 爱思开海力士有限公司 | 电子设备 |
CN110352458A (zh) * | 2017-03-03 | 2019-10-18 | 索尼半导体解决方案公司 | 半导体存储装置和信息处理设备 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI355661B (en) * | 2003-12-18 | 2012-01-01 | Panasonic Corp | Method for using a variable-resistance material as |
JP2005252068A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 記憶装置 |
KR101052861B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
KR101052860B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
KR101052859B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
KR101052862B1 (ko) | 2004-06-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
DE102004047666B4 (de) | 2004-09-30 | 2015-04-02 | Qimonda Ag | Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung |
US7388771B2 (en) * | 2006-10-24 | 2008-06-17 | Macronix International Co., Ltd. | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states |
US20130114335A1 (en) * | 2007-02-12 | 2013-05-09 | Avalanche Technology, Inc. | Memory sensing circuit |
JP5019223B2 (ja) | 2007-11-21 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
JP5676842B2 (ja) * | 2008-05-30 | 2015-02-25 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US20100128519A1 (en) * | 2008-11-25 | 2010-05-27 | Seagate Technology Llc | Non volatile memory having increased sensing margin |
US7929334B2 (en) * | 2009-01-29 | 2011-04-19 | Qualcomm Incorporated | In-situ resistance measurement for magnetic random access memory (MRAM) |
KR20100094167A (ko) | 2009-02-18 | 2010-08-26 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 모바일 장치 |
JP5316114B2 (ja) * | 2009-03-11 | 2013-10-16 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
US8269550B2 (en) * | 2009-11-02 | 2012-09-18 | Nanya Technology Corp. | Temperature and process driven reference |
JP5138836B2 (ja) * | 2011-04-13 | 2013-02-06 | パナソニック株式会社 | 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置 |
WO2013128854A1 (ja) * | 2012-02-29 | 2013-09-06 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
KR102111510B1 (ko) * | 2014-04-10 | 2020-05-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9947380B2 (en) | 2016-03-11 | 2018-04-17 | Toshiba Memory Corporation | Adjustable read reference voltage to reduce errors in memory devices |
CN108257633B (zh) * | 2016-12-28 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种mram芯片及其存储单元的读取方法 |
KR102414183B1 (ko) * | 2017-09-15 | 2022-06-29 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법 |
DE102018121817A1 (de) * | 2017-09-15 | 2019-03-21 | Samsung Electronics Co., Ltd. | Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle |
JP6574862B1 (ja) | 2018-03-15 | 2019-09-11 | 株式会社東芝 | メモリ装置 |
KR20220021075A (ko) | 2020-08-12 | 2022-02-22 | 삼성전자주식회사 | 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치 |
US11443804B2 (en) * | 2020-12-15 | 2022-09-13 | Arm Limited | Sensing techniques for resistive memory |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225807A (en) * | 1977-07-13 | 1980-09-30 | Sharp Kabushiki Kaisha | Readout scheme of a matrix type thin-film EL display panel |
US6055178A (en) * | 1998-12-18 | 2000-04-25 | Motorola, Inc. | Magnetic random access memory with a reference memory array |
US6269040B1 (en) * | 2000-06-26 | 2001-07-31 | International Business Machines Corporation | Interconnection network for connecting memory cells to sense amplifiers |
JP3812498B2 (ja) * | 2001-12-28 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
JP4187197B2 (ja) * | 2002-11-07 | 2008-11-26 | シャープ株式会社 | 半導体メモリ装置の制御方法 |
JP4249992B2 (ja) * | 2002-12-04 | 2009-04-08 | シャープ株式会社 | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
JP4365737B2 (ja) * | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
-
2002
- 2002-04-17 JP JP2002115010A patent/JP3894030B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-16 DE DE60318191T patent/DE60318191T2/de not_active Expired - Lifetime
- 2003-04-16 CN CNB038086948A patent/CN100550193C/zh not_active Expired - Fee Related
- 2003-04-16 WO PCT/JP2003/004859 patent/WO2003088254A1/ja active IP Right Grant
- 2003-04-16 US US10/510,087 patent/US7075813B2/en not_active Expired - Fee Related
- 2003-04-16 KR KR1020047016501A patent/KR100951333B1/ko not_active IP Right Cessation
- 2003-04-16 EP EP03720914A patent/EP1496518B1/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105593940A (zh) * | 2013-09-27 | 2016-05-18 | 高通股份有限公司 | 用于修整电阻式存储器中的参考电平的系统和方法 |
CN105593940B (zh) * | 2013-09-27 | 2018-12-14 | 高通股份有限公司 | 用于修整电阻式存储器中的参考电平的系统、装置和方法 |
CN108154894A (zh) * | 2016-12-02 | 2018-06-12 | 爱思开海力士有限公司 | 电子设备 |
CN110352458A (zh) * | 2017-03-03 | 2019-10-18 | 索尼半导体解决方案公司 | 半导体存储装置和信息处理设备 |
CN110352458B (zh) * | 2017-03-03 | 2023-10-17 | 索尼半导体解决方案公司 | 半导体存储装置和信息处理设备 |
Also Published As
Publication number | Publication date |
---|---|
EP1496518A4 (en) | 2006-05-17 |
CN100550193C (zh) | 2009-10-14 |
JP3894030B2 (ja) | 2007-03-14 |
US7075813B2 (en) | 2006-07-11 |
KR100951333B1 (ko) | 2010-04-08 |
KR20040101491A (ko) | 2004-12-02 |
US20050122816A1 (en) | 2005-06-09 |
DE60318191T2 (de) | 2008-12-11 |
JP2003317466A (ja) | 2003-11-07 |
DE60318191D1 (de) | 2008-01-31 |
WO2003088254A1 (fr) | 2003-10-23 |
EP1496518A1 (en) | 2005-01-12 |
EP1496518B1 (en) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1647207A (zh) | 使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法 | |
CN1210784C (zh) | 半导体存储装置的驱动方法 | |
CN100338775C (zh) | 在单个存储单元中存储多值数据的非易失性半导体存储器 | |
CN1126256C (zh) | 用于多数字位的稳定电路 | |
CN1200433C (zh) | 非易失存储器高速读出用基准单元 | |
CN1145970C (zh) | 非易失半导体存储器 | |
CN1229813C (zh) | 移位寄存器及电子装置 | |
CN1477644A (zh) | 非易失性半导体存储器及其操作方法 | |
CN1782728A (zh) | 电池功率检测装置 | |
CN1490820A (zh) | 半导体存储器件 | |
CN1925059A (zh) | 非易失性半导体记忆装置及其改写方法 | |
CN1894751A (zh) | 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法 | |
CN101046368A (zh) | 力学量测定装置 | |
CN1484248A (zh) | 读取电路及包括该电路的半导体存储装置 | |
CN1092548A (zh) | 非易失型半导体存贮器 | |
CN1591688A (zh) | 删除时间缩短的非易失性半导体存储装置 | |
CN1655281A (zh) | 偏置电压施加电路和半导体存储装置 | |
CN1225024C (zh) | 半导体存储装置及其驱动方法 | |
CN1426066A (zh) | 不用基准单元进行数据读出的薄膜磁性体存储器 | |
CN1805051A (zh) | 半导体存储器件 | |
CN1906459A (zh) | 表面形状识别传感器装置 | |
CN1818692A (zh) | 包括熔丝的半导体器件及能够抑制错误确定的其测试方法 | |
CN1574358A (zh) | 非易失性半导体存储器件 | |
CN1574094A (zh) | 存储设备 | |
CN1851487A (zh) | 半导体电路、半导体装置以及该半导体电路的检查方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20150416 |
|
EXPY | Termination of patent right or utility model |