CN1805051A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN1805051A
CN1805051A CNA2005101268668A CN200510126866A CN1805051A CN 1805051 A CN1805051 A CN 1805051A CN A2005101268668 A CNA2005101268668 A CN A2005101268668A CN 200510126866 A CN200510126866 A CN 200510126866A CN 1805051 A CN1805051 A CN 1805051A
Authority
CN
China
Prior art keywords
chip
circuit
busy
mentioned
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101268668A
Other languages
English (en)
Other versions
CN1805051B (zh
Inventor
中村宽
今宫贤一
竹内健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1805051A publication Critical patent/CN1805051A/zh
Application granted granted Critical
Publication of CN1805051B publication Critical patent/CN1805051B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的目的是提供一种半导体存储器件，其特征在于包括输出设置在封装内的存储器芯片的忙状态的忙状态输出专用焊盘，在上述存储器芯片处于忙状态的情况下上述焊盘被设定为第1电压，在上述存储器芯片处于就绪状态的情况下上述焊盘被设定为第2电压，将上述焊盘设定为第2电压的装置被设置在上述存储器芯片内。根据本发明的半导体存储器件，能够避免在一个封装内安装了多个存储器芯片的情况下出现忙信号在总线上发生冲突而导致误动作。

Description

半导体存储器件
本申请是申请号为02124600.9、申请日为2002年6月28日、发明名称为“半导体存储器件”的发明专利申请的分案申请。
技术领域
本发明涉及把多个半导体存储器芯片内置于封装内的IC卡存储器系统等半导体存储器件。
背景技术
作为半导体存储器件之一，人们知道使电改写成为可能的EEPROM(电可擦除可编程只读存储器)。其中，把多个存储单元串联连接起来构成NAND单元的NAND单元型EEPROM，作为可以高集成化的单元受到人们注意。
在这样的NAND单元型EEPROM等的存储器件中，通常，在电源投入后，要进行芯片的初始化动作。
像NAND单元型EEPROM那样，把非常多的存储单元集成起来的存储器芯片，在芯片制造时，并不限于能够正常地制造所有的存储单元，发生有缺陷的存储单元的可能性很高。即便是有一个不合格的存储单元，其芯片就将变成为不合格品，就必须扔掉。但是，这样的话，存储器芯片的造价就将变得非常之高。
于是，在NAND单元型EEPROM等中预先设置有替换不合格品用的备用块，例如，采用以块为单位置换已经发生了不合格存储单元的块的办法，就可以拯救那些发生了不合格存储单元的存储器芯片，提高芯片合格品率。
作为先前的存储器芯片的初始化动作的一个例子，可以举出备用块对发生了上述那样的不合格存储单元的块的置换或用来把在存储器芯片内使用的各种电压设定为最佳值的电压调整动作等。
进行该初始化动作的期间，通常，在电压投入时，在电源电压到达规定范围的值之后经过了一定时间，例如，数百微秒左右为止的期间内进行设定，在该初始化动作期间内不能对芯片进行控制。
以往，在使用存储器芯片的系统一侧，测定相当于上述初始化动作期间的时间以识别初始化动作期间的结束，然后，再对存储器芯片进行控制。
但是，在该情况下，在使用存储器芯片的系统一侧必须进行测量时间的多余作业，存在着存储器芯片的控制变得复杂起来的问题。
作为解决该问题手段之一，有这样的方法：在电源接通时，从存储器芯片输出一个表示从电源电压达到规定范围的值之后到可以在外部控制存储器芯片为止的期间为忙状态的信号。至于忙状态输出，例如，NAND单元型EEPROM，从前就具有在数据读出/数据写入/数据擦除的各个动作中输出存储器芯片处于忙状态这样的功能。作为输出是否处于忙状态的方法，可以使用如下的方法：(A)从忙状态输出专用焊盘输出，(B)在输入忙状态输出用指令后，在变成为数据输出允许状态时，从I/O焊盘输出。
通常，由于忙状态检测方法根据系统和使用者而不同，故做到能使用(A)、(B)两种方法来提高便利性。即，(A)、(B)两方的实现是不可或缺的。
另一方面，在EEPROM或含有EEPROM的IC卡或存储器系统中，以往一直使用安装有多个存储器芯片的封装产品。就是说，在IC卡或存储器系统中，为了增加存储器容量，人们广为采用把多个存储器芯片内置于一个封装内的方法。作为一个例子，有内置多个非易失性存储器芯片的封装。
图1的框图示出了内置多个存储器芯片并进行了封装化的现有的存储器件的概略构成。在这里，作为一个例子，示出了内置2个存储器芯片MC1、MC2的构成。分别向存储器件10内的上述2个存储器芯片MC1、MC2供给电源电压Vcc和接地电压GND。此外，上述两存储器芯片MC1、MC2的忙状态输出专用焊盘则共同连接到忙状态输出专用端子11上。此外，上述两个存储器芯片MC1、MC2的I/O焊盘都连接到I/O端子13上。该I/O端子13被连接到I/O总线14上。
从上述输出专用端子11输出在存储器芯片MC1、MC2之内至少任何一方为忙状态时就变成为‘L’电平的忙信号/BusyA(/意味着反转信号)。
在向存储器件10输入忙状态输出用指令时，若对应的存储器芯片为忙状态，则上述I/O端子13就输出‘L’电平的忙信号/Busy1或/Busy2。
在内置多个存储器芯片的封装产品的情况下，在电源接通后一直到封装内的所有存储器芯片的初始化动作都结束为止的期间内，必须输出忙状态。因此就必须从封装内的所有存储器芯片输出忙状态，从每一个存储器芯片通过I/O焊盘和I/O端子13输出表示忙状态的信号。
但是，电源接通时的忙信号的输出时间宽度，一般地说，由于对每一个芯片都存在着差别，故实际上每一个芯片都各不相同。就是说，存在着一方的芯片为忙状态而另一方的芯片为就绪(Ready)状态，就是说为非忙状态的时候。
图2的时序图示出了在图1所示的现有存储器件中，从电源接通后到各个芯片变成为外部控制可能状态为止的动作的一个例子。当电源被投入，电源电压的值超过了规定值时，在存储器芯片MC1、MC2中就开始分别进行初始化动作。可以进行该初始化动作的期间用‘H’电平表示。在这里，例如，假定与存储器芯片MC1相比存储器芯片MC2的初始化动作所需要的时间长。
此外，初始化动作开始后，就从存储器芯片MC1、MC2通过I/O端子13输出表示忙状态的忙信号/Busy1、/Busy2。忙信号/Busy1、/Busy2为‘L’电平的期间与忙状态对应。由于一旦各个芯片的初始化动作结束忙状态就被解除，故相对于忙信号/Busy1来说，忙信号/Busy2变成为就绪状态的时间要晚。即，会产生忙信号/Busy1、/Busy2变成为彼此不同的逻辑状态的期间(图2中的Tx)。在该Tx的期间内，由于从存储器芯片MC1输出的忙信号/Busy1为‘H’电平，而从存储器芯片MC2输出的忙信号/Busy2为‘L’电平，故电源电压Vcc和接地电位GND之间通过存储器芯片MC1、MC2短路。归因于该短路，出于各个芯片内的接地电压的电平上升或电源电压的电平下降等原因，存在着芯片进行误动作的可能。此外，在各个芯片中，由于一般地说从I/O焊盘流出的输出电流的值被设定得大，故也就会产生通过I/O总线14在芯片彼此间流动大电流，器件本身遭受破坏的危险性。
发明内容
本发明提供了一种半导体存储器件，其特征在于包括输出设置在封装内的存储器芯片的忙状态的忙状态输出专用焊盘，在上述存储器芯片处于忙状态的情况下上述焊盘被设定为第1电压，在上述存储器芯片处于就绪状态的情况下上述焊盘被设定为第2电压，将上述焊盘设定为第2电压的装置被设置在上述存储器芯片内。
根据本发明的另一个方面，提供了一种半导体存储器件，其特征在于包括：多个存储器芯片；包含有所述多个存储器芯片的封装，以及分别设置在所述多个存储器芯片上的忙控制电路，其中，所述控制电路进行控制使得在电源接通后电源电压的值到达规定值时成为忙状态，在上述多个存储器芯片的初始化动作结束之前的期间内维持忙状态，在上述多个存储器芯片的初始化动作全部结束之后忙状态被解除。
附图说明
图1的框图示出了现有的存储器件的概略性的构成。
图2的时序图示出了图1的存储器件的动作的一个例子。
图3的框图示出了本发明的存储器件的概略性的基本构成。
图4的框图示出了图3中的存储器芯片的内部构成。
图5A、图5B是图4中的存储单元阵列内的1个NAND单元的平面图及其等效电路。
图6A、图6B是图5A所示的NAND单元的剖面图。
图7是图4中的存储单元阵列的等效电路图。
图8的电路图具体地示出了实施例1的存储器件内的忙控制电路的一部分的构成。
图9A、B的电路图示出了设置在图8的忙控制电路中的输出控制电路的详细的构成。
图10A、图10B的电路图示出了设置在图8的另一忙控制电路中的输出控制电路的详细的构成。
图11的时序图示出了使用图9的输出控制电路的情况下的图8的忙控制电路的动作的一个例子。
图12的时序图示出了使用图10的输出控制电路的情况下的图8的忙控制电路的动作的一个例子。
图13的电路图具体地示出了实施例2的存储器件内的忙控制电路的一部分的构成。
图14的电路图具体地示出了实施例3的存储器件内的忙控制电路的一部分的构成。
图15的电路图具体地示出了实施例3的变形例的存储器件内的忙控制电路的一部分的构成。
图16的电路图具体地示出了实施例4的存储器件内的忙控制电路的一部分的构成。
图17的电路图具体地示出了实施例5的存储器件内的忙控制电路的一部分的构成。
图18的电路图具体地示出了实施例6的存储器件内的忙控制电路的一部分的构成。
图19A、图19B的电路图示出了在图17所示的实施例的电路内设置的控制电路的构成。
图20的电路图示出了在图17所示的实施例的电路中设置的另外的控制电路的构成。
图21的电路图示出了图20中的开关电路的详细的构成。
图22的电路图示出了图20中的开关电路的另一详细的构成。
图23A、图23B的电路图示出了在图17所示的实施例的电路中设置的控制电路的构成。
图24的电路图具体地示出了实施例7的存储器件内的忙控制电路的一部分的构成。
图25的等效电路图示出了图4中的存储单元阵列的另外的构成。
图26的等效电路图示出了图4中的存储单元阵列的再一种构成。
图27的等效电路图示出了图4中的存储单元阵列的再一种构成。
图28的等效电路图示出了图4中的存储单元阵列的再一种构成。
图29的电路图示出了图13的实施例电路的变形例的构成。
图30的电路图示出了图14的实施例电路的变形例的构成。
图31的电路图示出了图15的实施例电路的变形例的构成。
图32的电路图示出了图16的实施例电路的变形例的构成。
图33的电路图示出了图17的实施例电路的变形例的构成。
具体实施方式
以下，参看附图详细地说明本发明的实施例。
图3的框图示出了本发明的存储器件的概略性的基本构成。在该存储器件10中，在同一封装内内置有多个由NAND单元型EEROM构成的存储器芯片。在这里，虽然作为一个例子示出的是内置2个存储器芯片MC1、MC2的情况，但是，也可以内置2个以上的存储器芯片。
给存储器件10内的上述两存储器芯片MC1、MC2分别供给电源电压Vcc和接地电压GND。此外，上述两个存储器芯片MC1、MC2的忙状态输出专用焊盘被共同连接到忙状态专用输出端子11上。该输出专用端子11通过负载电阻12被连接到电源电Vcc的节点上。此外，上述两个存储器芯片MC1、MC2的I/O焊盘都连接到I/O端子13上。该I/O端子13则连接到I/O总线14上。
从上述输出专用端子13，输出在存储器芯片MC1、MC2之内变成为忙状态的期间长的一方的存储器芯片的整个忙期间内，变成为‘L’电平的那样的忙信号/BusyA(/意味着反转信号)。
有时候要在上述两个存储器芯片MC1、MC2之间，至少设置1条以上的布线16，并通过布线16相互传送各个存储器芯片的忙状态。
从上述I/O端子13输出忙信号/Busy1、/Busy2。
在内置多个存储器芯片的封装产品中，在电源接通时一直到封装内的全部存储器芯片的初始化动作都结束为止必须输出忙状态。因此，必须从封装内的全部存储器芯片输出忙状态，从每一个存储器芯片通过I/O端子13输出表明忙状态的信号。
另外，来自I/O端子13的忙状态输出，只有在数据输出允许状态的时候才可以进行，在数据输出禁止状态的时候，I/O端子13总是处于浮置状态。该数据输出允许/禁止状态的控制，通常可以用控制专用引脚(芯片内的焊盘电压)进行。以下，在就/Busy1、/Busy2进行论述的情况下，规定基本上指的是与上边所说的(B)忙状态输出用指令输入后的数据输出允许状态下的/Busy1、/Busy2的状态。
图4的框图示出了图3中的存储器芯片MC1、MC2各自的内部构成。
在图4中，在存储单元阵列21中分别设置有多个具有控制栅极、浮置栅极和选择栅极的NAND型存储单元。这多个NAND单元被分成为块。在存储单元阵列21上，连接有位线控制电路22、行译码器23、阱电位控制电路24、源极线控制电路25和高电压/中间电压产生电路26。
在上述位线控制电路22上，连接有接受从地址缓冲器27输出的地址信号的列译码器电路28和数据输入输出缓冲器29。该位线控制电路22，根据列译码器电路28的输出信号，进行数据的读出、写入、再写入、写入验证和擦除。就是说，该位线控制电路22，主要由CMOS触发电路构成，进行用来向存储单元中进行写入的数据的锁存、用来读出位线电位的读出动作和用来进行写入后的验证读出的读出动作以及再写入数据的锁存动作。
在行译码器电路23上，连接有地址缓冲器27、字线控制电路30、行译码器控制电源电路31。行译码器电路23控制存储单元的控制栅极和选择栅极。字线控制电路30控制所选中的块内的字线的电位，行译码器电源控制电路31控制行译码器电路23的电源电位。
阱电位控制电路24控制要形成存储单元阵列21的p型阱区域或p型衬底的电位，源极线控制电路25控制存储单元阵列21内的源极线的电压。此外，高电压/中间电压产生电路26，产生擦除用高电压和中间电压，供往正在进行擦除动作的p型阱区域或者通过字线控制电路30、行译码器电源控制电路31和列译码器电路23供往正在进行写入的字线，同时，还通过位线控制电路22供往位线。
在各个存储器芯片中，还设置有忙控制电路32。该忙控制电路32，在电源接通时，在从电源电压达到了规格保证范围的值之后到可以在外部控制存储器芯片为止的期间，或在电源接通后的通常动作时，在数据读出/数据写入/数据擦除的各个动作中，输出显示为忙状态的上述两种忙信号/BusyA、/Busy1(或/Busy2)。
图5A示出了图4中的存储单元阵列21内的1个NAND型存储单元的平面图，图5B示出了图5A的等效电路图。此外，图6A示出了沿着图5A所示的6A-6A线的剖面图，图6B示出了沿着图5A所示的6B-6B线的剖面图。另外，在图5A、图5B和图6A、图6B中，对于同一部分赋予同一标号。
如图5A、图5B和图6A、图6B所示，在被元件隔离氧化膜42围起来的p型硅衬底(或p型阱区)41内，形成由多个NAND单元构成的存储单元。在1个NAND单元内，设置有8个存储单元M1～M8，这8个存储单元M1～M8，进行串联连接。
在各个存储单元中，在衬底41上边，中间存在着栅极绝缘膜43地形成有浮置栅极44(441、442、...、448)。在该浮置栅极44(441、442、...、448)的上部，中间存在着栅极绝缘膜45地形成控制栅极46(461、462、...、468)。构成这些存储单元的源极、漏极的n型扩散层491、492、...、498为相邻的单元所共有，借助于此，把各个存储单元串联连接起来。
在各个NAND单元的漏极一侧和源极一侧，分别设置选择栅极449、469和4410、4610。这些选择栅极可以与存储单元的浮置栅极和控制栅极同时形成。形成了这些存储单元的衬底41上边，被例如由CVD氧化膜构成的层间绝缘膜47被覆起来，在该层间绝缘膜47的上边形成位线48。该位线48被连接到NAND单元的一端一侧的漏极扩散层490上。
配置在行方向上的NAND单元的控制栅极46(461、462、...、468)，如图5A、图5B所示，作为控制栅极线CG1、CG2、...、CG8，被共同配置。这些控制栅极线将变成为字线。选择栅极449、469和4410、4610也分别被连续地配置在行方向上。定义为选择栅极线SG1、SG2。
图7示出了把上述那样的NAND单元配置成矩阵状的存储单元阵列的等效电路。在这里，把共有字线或选择栅极线的NAND单元群叫做块，把用虚线围起来的区域定为一个块。存储单元中的读出、写入等的动作，通常，要选择多个块中的一个块后予以执行。
其次，对上述NAND单元型EEPROM中的数据写入、擦除和读出动作进行说明。
数据写入的动作，从离位线接触最远的位置的存储单元开始依次进行。给被选中的存储单元的控制栅极加上高电压Vpgm(例如，18V左右)，得益于此。就可以给位线一侧的存储单元的控制栅极和选择栅极加上中间电位Vmw(例如10V左右)，根据数据给位线加上0V或中间电位Vmb(例如，8V左右)。
在向位线提供0V时，其电位一直可以传达给被选存储单元的漏极，并产生因隧道电流从漏极向浮置栅极流动而形成的电子注入。归因于此，被选中的存储单元的阈值电压就向正方向漂移。把该状态例如定为‘1’。在向位线提供中间电位Vmb时，不产生电子注入，因此阈值电压不会发生变化，停止于负的状态。该状态为‘0’。
数据擦除可以以块单位进行。就是说，可以对于被选中的NAND单元块内的所有存储单元同时进行数据擦除。就是说，被选中的NAND单元块内的所有控制栅极都变成为0V，给p型阱区(或p型衬底)加上高电压Vera(例如，22V左右)。位线、字线、非被选NAND单元块内的控制栅极和所有选择栅极线都变成为浮置状态。借助于此，在被选中的NAND单元块内的存储单元中，都会向p型阱区(或p型衬底)释放归因于隧道电流而产生的浮置栅极的电子，阈值电压向负的方向漂移。
数据读出动作，使被选中的存储单元的控制栅极变成为0V，使除此之外的存储单元的控制栅极和选择栅极变成为例如大体上的电源电压Vcc或比电源电压稍微高的读出用电压VH(通常，为小于Vcc的2倍的电压电平，其值在5V以下)。采用在该状态下，检测是否有电流向被选存储单元流的办法，进行数据读出。
然而，在图3的存储器件10中，为了使得一直到2个存储器芯片MC1、MC2的初始化动作都结束为止2个存储器芯片都变成为忙状态那样地进行控制，就必须检测同一封装内的别的存储器芯片的忙状态。作为这种检测的方法，可以考虑以下的2种方法：(1)用从忙状态专用输出端子11输出的忙信号/BusyA检测其它的存储器芯片的忙状态的方法，(2)用共同连接到封装内的所有芯片上的专用布线16，通过该布线16检测其它的存储器芯片的忙状态的方法。
(1)的方法，虽然有可以避免封装内布线或芯片内焊盘增加的优点，但是，由于输出忙信号/BusyA的忙状态输出专用端子11位于芯片的外部，故结果就变成为要受到电压施加等的影响，有必要对它们进行详细的研究。
另一方面，(2)的方法，由于仅仅在封装内才设有专用布线，不需要引出到封装的外部来，故虽然不需要进行系统中的布线电容、电压施加等的详细研究，但是却存在着封装内的布线或芯片内的焊盘数会增加的缺点。因此，必须根据封装产品的用途研究到底要采用(1)、(2)中的哪一种方法。
图8的电路图具体地示出了采用上述方法(2)的本发明实施例1的存储器件中示于图3中的2个存储器芯片MC1、MC2中分别设置的图4中的忙控制电路32的一部分的构成。
设置在两存储器芯片MC1、MC2中的忙控制电路32，具有同样的电路构成，用标号32-1、32-2示出了存储器芯片MC1、MC2内的忙控制电路。
在忙控制电路32-1、32-2中，在电源接通时，在存储器芯片MC1、MC2内发生的内部忙信号busy1、busy2被供往N沟MOS晶体管51的栅极和2输入NOR电路52的一方的输入端子。上述晶体管51的源极连接到接地电压的节点上，漏极则通过芯片上边的焊盘连接到忙状态输出专用端子11上。该端子11，如先前所述，通过负载电阻12连接到电源电压Vcc的节点上。
通过2条布线16中的各自一方，相互地向上述2输入NOR电路52的另一方的输入端子供给在另一方的忙控制电路中产生的内部忙信号。该NOR电路52构成检测其它存储器芯片中忙状态的检测电路。这样一来，在忙状态输出用指令输入时，就可以从各个NOR电路52通过芯片上边的I/O焊盘向对应的I/O端子13输出忙信号/Busy1、/Busy2。
另外，在上述NOR电路52的输出节点和I/O端子13之间，设置输出控制电路53，在电源接通时，在从电源电压达到了规格保证范围的值后到可以在外部控制存储器芯片为止的期间(把该期间叫做电源复位期间)内输出忙信号，同时，在电源复位期间结束后的通常动作模式时的数据读出/数据写入/数据擦除的各个动作期间内，与指令相对应地输出忙信号。
图9A、图9B和图10A、图10B示出了在图8的电路中设置的输出控制电路53的不同的详细电路构成。
其次，在说明图8所示电路的动作之前，对在图9A、图9B和图10A、图10B中所示的输出控制电路的细节进行说明。
图9A、图9B示出了设置在忙控制电路32-1和32-2中的输出控制电路53的详细的电路构成。在这里，假定把芯片地址0分配给设置有忙控制电路32-1的存储器芯片MC1，把芯片地址1分配给设置有忙控制电路32-2的存储器芯片MC2。
设置在忙控制电路32-1内的输出控制电路53，如图9A所示，由并联地把P沟和N沟MOS晶体管的源极·漏极间连接起来的CMOS传送门电路100；分别使在电源复位期间内变成为‘H’电平的电源复位信号POR反转的反相器101、102；供给反相器102的输出和在选中设置有该忙控制电路32-1的存储器芯片MC1时变成为‘H’电平的片选信号chip select0的NAND电路103；供给上述反相器101和NAND电路103的输出的NAND电路104；使该NAND电路104的输出反转的反相器105构成。这样一来，上述NAND电路104的输出和反相器105的输出，就可以供往上述CMOS传送门电路100的N沟和P沟的MOS晶体管的栅极。
图9B所示的设置在忙控制电路32-2内的输出控制电路53，被作成为与图9A所示的电路基本上相同的构成，与图9A不同之处在于取代片选信号chip select0向NAND电路103供给chip select1。在这里，该片选信号chip select1，是在选中设置有忙控制电路32-2的存储器芯片MC2时变成为‘H’电平的信号。
在电源复位期间内，电源复位信号POR将变成为‘H’电平。这时，反相器101的输出，将变成为‘L’电平，NAND电路104的输出将变成为‘H’电平。因此，忙控制电路32-1、32-2内的各个CMOS传送门电路100变成为ON，从图8中的NOR电路52输出的忙信号/Busy1、/Busy2，就经由各个控制电路53，通过各个芯片上边的I/O焊盘向I/O端子13输出。
如上所述，在作为输出控制电路53使用图9A、图9B所示构成的电路时，结果就变成为从存储器件10内的所有存储器芯片输出来自电源复位期间中的I/O端子的忙信号。
来自该I/0端子的忙信号的输出，并非一定要用存储器件10内的所有存储器芯片进行不可，也可以仅仅使用存储器件10内的一个芯片，例如芯片地址0的芯片进行。如上所述，在用一个芯片进行的情况下，由于进行输出的芯片借助于布线16的信号检测别的芯片的忙状态，进行反映了该检测结果的忙状态的输出，故也可以进行作为存储器件10的正确的忙状态的输出。图10A、图10B示出了实现用芯片地址0的一个芯片进行这样的忙状态的输出方法的输出控制电路53的电路构成例。
图10A、图10B示出了设置在忙控制电路32-1、32-2中的输出控制电路53的详细的电路构成。在这里，假定把芯片地址0分配给设置有忙控制电路32-1的存储器芯片MC1，把芯片地址1分配给设置有忙控制电路32-2的存储器芯片MC2。
设置在忙控制电路32-1内的输出控制电路53，如图10A所示，由并联地把P沟和N沟MOS晶体管的源极·漏极间连接起来的CMOS传送门电路100；供给在电源复位期间内变成为‘H’电平的电源复位信号POR和只有在芯片地址0的芯片中才变成为‘H’电平(在其它的芯片地址的芯片中则变成为‘L’电平)的信号chip Add0的NAND电路106；使上述电源复位信号POR反转的反相器102；在供给该反相器102的输出和在选中设置有该忙控制电路32-1的存储器芯片MC1时变成为‘H’电平的片选信号chip select0的NAND电路103；供给上述两个NAND电路106、103的输出的NAND电路104；使该NAND电路104的输出反转的反相器105构成。这样一来，上述NAND电路104的输出和反相器105的输出，就可以供往上述CMOS传送门电路100的N沟和P沟MOS晶体管的栅极。
图10B所示的设置在忙控制电路32-2内的输出控制电路53，被作成为与图10A所示的电路基本上相同的构成，与图10A不同之处在于取代片选信号chip select0向NAND电路103供给chip select1。如图10B所示，作为芯片地址信号，与图10A同样，向NAND电路106输chip Add0。该芯片地址信号chip Add0，由于在存储器芯片MC1内，即，在忙控制电路32-1内，将变成为‘H’电平，在存储器芯片MC2内，即，在忙控制电路32-2内，将变成为‘L’电平，故在电源复位期间内，对于I/O端子13来说，结果就变成为仅仅从存储器芯片MC1输出忙信号。
在电源复位期间结束后，就变成为与使用图9的输出控制电路的情况和使用图10的输出控制电路的情况下同样的动作。在电源复位期间结束后，反相器102的输出将变成为‘H’。这样一来，在数据读出/数据写入/数据擦除的各个动作期间内，在相应于指令输入输出忙信号时，就只有被选中的芯片的片选信号才会变成为‘H’。因此，输入被选状态的片选信号的NAND电路103的输出将变成为‘H’电平。在该情况下，只有芯片选择状态的存储器芯片的忙控制电路内的CMOS传送门电路100变成为ON，使得可以从NOR电路52输出的忙信号/Busy1、/Busy2经由其输出控制电路53向I/O端子13输出。
其次，参看图11、图12所示的时序图说明在图8所示的实施例1的存储器件中，从电源接通到2个存储器芯片MC1、MC2变成为可外部控制状态为止的动作的一个例子。在图11、图12中，作为/Busy1、/Busy2的电平，示出了把在来自I/O端子13的数据输出变成为允许状态时的来自I/O端子13的数据的输出电平，在数据输出禁止状态下，/Busy1、/Busy2通常都将变成为浮置状态。另外，在该情况下，由于相当于电源复位期间，故忙信号/Busy1、/Busy2的输出，在作为输出控制电路53使用图9的电路的情况下，可以由忙信号控制电路32-1、32-2内的两方的输出控制电路53进行(相当于图11)，另一方面，在作为输出控制电路53使用图10的电路的情况下，则仅仅可以用忙控制电路32-1内的输出控制电路53进行(相当于图12)。
当投入电源，电源电压的值超过了规定值时，在存储器芯片MC1、MC2中就分另别开始进行初始化动作。进行该初始化动作期间，用‘H’电平表示。在进行初始化动作期间内，内部忙信号busy1、busy2维持‘H’电平。在这里。假定例如与存储器芯片MC1比存储器芯片MC2的初始化动作所需要的时间长。
即便是一方的存储器芯片MC1的初始化动作结束，内部忙信号busy1从‘H’电平变化为‘L’电平，而另一方的存储器芯片MC2的初始化动作尚未完成，内部忙信号busy2就保持‘H’电平的原状不变，故一方的存储器芯片MC1一侧的忙控制电路32-1内的NOR电路52的输出，即忙信号/Busy1仍保持‘L’电平的原状不变。而当另一方的存储器芯片MC2的初始化动作完成，内部忙信号Busy2从‘H’电平变化成为‘L’电平时，一方的存储器芯片MC1一侧的忙信号/Busy1就变化成‘H’电平。
在另一方的存储器芯片MC2中，在图11的情况下(使用图9的电路时)，当初始化动作结束，内部忙信号Busy2从‘H’电平变化成‘L’电平时，忙信号/Busy2就变化成‘H’电平。即，忙信号/Busy1和/Busy2的忙期间(‘L’电平)变成为相同。此外，在图12的情况下(使用图10所示的电路时)，在存储器芯片MC2中，在初始化动作期间内，输出节点(忙信号/busy2的节点)保持浮置状态。
另外，在存储器芯片MC1、MC2的内部忙信号busy1、Busy2为‘H’电平的期间内，由于晶体管51导通，忙状态输出专用端子11跌落到‘L’电平，故从该忙状态输出专用端子11输出的忙信号/BusyA，在与内部忙信号busy1、busy2之内变成为忙状态的期间长的一方的内部忙信号对应的忙期间内，被设定为‘L’电平(使用图9、图10中的不论哪一个图的电路时都通用)。即，忙信号/BusyA的信号波形，实质上变成为与Busy1、Busy2的信号波形相同。
如上所述，在具有图8所示那样的忙控制电路的存储器件中，不复存在忙信号/Busy1、/Busy2变成为彼此不同的逻辑状态的期间，可以防止通过存储器芯片MC1、MC2电源电压Vcc与接地电压GND之间进行短路。因此，可以完全消除因存在忙信号/Busy1、/Busy2变成为彼此不同的逻辑电平状态的期间而产生的先前说明的种种问题。
图13的电路图具体地示出了采用上述(1)的方法的本发明的实施例2的存储器件的忙控制电路32的一部分的构成。
设置在两存储器芯片MC1、MC2上的忙控制电路32，具有同样的电路构成，存储器芯片MC1、MC2内的忙控制电路用标号32-1、32-2表示。在忙控制电路32-1、32-2内分别设置有N沟的MOS晶体管51、输出控制电路52和2输入AND电路54。向MOS晶体管51的栅极供给在存储器芯片MC1、MC2的内部产生的内部忙信号busy1、Busy2。上述晶体管51的源极连接到接地电压的节点上，漏极则通过芯片上边的忙状态输出专用焊盘连接到忙状态输出专用端子11上。该端子11通过负载电阻12连接到电源电压Vcc的节点上。
向上述AND电路54的输入端子，输入内部忙信号busy1的反转信号/busy1，和忙状态输出专用端子11输出的忙信号/BusyA。AND电路54的输出，通过输出控制电路53向I/O端子13输出。
在该情况下，AND电路54构成检测其它存储器芯片中的忙状态的检测电路。在忙状态输出用指令输入后，在变成为数据输出允许状态时，就从各个AND电路54向I/O端子13输出忙信号/Busy1或/Busy2。
在图13所示的实施例2的存储器件中，AND电路54的输出信号，由于在2个输入信号中的任何一方为‘L’电平时都将变成为‘L’电平，故忙信号/Busy1、/Busy2的‘L’电平期间，由内部忙信号/busy1、/busy2和忙信号/BusyA之内‘L’电平期间长的一方的信号决定。
因此，在该情况下，也不复存在忙信号/Busy1、/Busy2变成为彼此不同的逻辑状态的期间，可以防止通过I/O总线14(图3中所示)在存储器芯片MC1、MC2之间在电源电压Vcc与接地电压GND之间进行短路。另外，在图13的情况下，忙信号/Busy1、/Busy2的信号波形，也和图11或图12是同样的。
图14的电路图具体地示出了采用上述(2)的方法的本发明的实施例3的存储器件的忙控制电路32的一部分的构成。
设置在两存储器芯片MC1、MC2内的忙控制电路32，具有同样的电路构成，存储器芯片MC1、MC2内的忙控制电路用标号32-1、32-2表示。
在忙控制电路32-1、32-2内分别设置有N沟的MOS晶体管51、输出控制电路53和2输入AND电路55、N沟MOS晶体管56和负载电阻57。向MOS晶体管51的栅极供给在存储器芯片MC1、MC2的内部产生的内部忙信号busy1和Busy2。上述晶体管51的源极连接到接地电压的节点上，漏极则通过芯片上边的忙状态输出专用焊盘连接到忙状态输出专用端子11上。该端子11通过负载电阻12连接到电源电压Vcc的节点上。
向上述AND电路55的输入端子，输入内部忙信号busy1的反转信号/busy1。在上述AND电路55的另一方的输入端子和接地电压的节点之间，插入起着开关作用的MOS晶体管56的漏极、源极，向该MOS晶体管56的栅极输入内部忙信号busy1。此外，把负载电阻57连接到AND电路55另一方的输入端子和电源电压Vcc的节点之间。上述MOS晶体管56的漏极，就是说，AND电路55的另一方的输入端子，通过布线16在彼此不同的芯片间共同进行连接。AND电路55的输出，通过输出控制电路53向I/O端子13输出。
在该情况下，由AND电路55、MOS晶体管56和负载电阻57构成的电路，构成检测其它存储器芯片中的忙状态的检测电路。这样一来，在忙状态输出用指令输入后的数据输出允许状态时，就从各个AND电路54经由输出控制电路53，通过芯片上边的I/O焊盘，从I/O端子13输出忙信号/Busy1或/Busy2。
在图14所示的实施例3的存储器件中，MOS晶体管56根据内部忙信号busy1、busy2进行导通控制。MOS晶体管56的漏极，就是说，AND电路55的另一方的输入端子，由于通过布线16在彼此不同的芯片间共同进行连接，故AND电路55的另一方的输入端子的输入信号，借助于内部忙信号busy1、busy2之内‘H’电平期间长的一方的内部忙信号，在该‘H’电平期间内设定为‘L’电平。
在电源接通后，AND电路55的输出信号，由于在2个输入信号都变成为‘H’电平时将变成为‘H’电平，故在该情况下，也不复存在忙信号/Busy1、/Busy2变成为彼此不同的逻辑状态的期间。因此，可以防止通过I/O总线14(在图3中所示)在存储器芯片MC1、MC2之间电源电压Vcc与接地电压GND之间发生短路。
图15示出了实施例3的变形例的存储器件。该变形例的存储器件内的忙控制电路32-1、32-2的基本构成由于和图14相同，故对于那些与图14对应的部位赋予同一标号而省略其说明，以下仅仅对与图14不同的地方进行说明。
在该变形例的存储器件内的忙控制电路32-1、32-2中，图14中的MOS晶体管51被省略，此外，由于忙状态输出专用端子11被兼用做图14中的布线16，故负载电阻12被连接到MOS晶体管56的公共漏极，即布线17上。
在该图15所示的实施例3的变形例的存储器件中，除去可以得到与图14同样的效果外，还可以得到这样的效果：比起图14的情况来，元件数可以减少与没有晶体管51的量相对应的那么大的量。
然而，在上述实施例1到3及其变形例中，说明的是在输出忙信号/BusyA的忙状态输出专用端子11或布线17中，在芯片外部，连接有负载电阻12，该端子11或布线17，总是被上拉到‘H’电平(Vcc)上的情况。
但是，本发明即便是在忙状态输出专用端子11或布线17在芯片外部不总是被上拉到‘H’电平的情况下，也可以实施。
通常，作为检测封装品的忙状态的方法，可以考虑2种方法：(A)为了检测忙状态输出专用端子的信号，总是使该端子上拉到‘H’电平的情况，和(B)作为忙状态输出指令输入后的数据输出允许状态，使之从I/O焊盘输出的情况。在仅仅使用上述(B)的使用者或系统的情况下，由于不进行使用忙状态输出专用端子11的忙状态的检测，故也没有必要在芯片外部把忙状态输出专用端子11上拉到‘H’电平。
图16具体地示出了采用上述(B)的方法的本发明的实施例4的存储器件，分别在图3中的2个存储器芯片MC1、MC2中设置的图4中的忙控制电路32的一部分的构成。
设置在两存储器芯片MC1、MC2中的忙控制电路32，具有同样的电路构成，用标号32-1、32-2示出了存储器芯片MC1、MC2内的忙控制电路。另外，该实施例4的存储器件内的忙控制电路32-1、32-2的基本构成与图15是相同的，所以对于那些与图15对应的部位赋予同一标号而省略其说明，以下仅仅对那些与图15不同的地方进行说明。
就如先前所说明的那样，在该实施例4的存储器件中，由于忙状态输出的布线17不被使用者或系统监视，故未设置连接到该布线17上的负载电阻12。因此，输出借助于布线进行相互连接的存储器芯片MC1、MC2各自的忙信号/BusyA的忙状态输出专用焊盘，在芯片外部基本上将变成为非连接状态。
为了检测把各个芯片的忙状态输出专用焊盘共同连接起来的布线17的信号以进行忙状态的检测，就必须使该布线17的节点上拉到‘H’电平。作为上拉该布线17的节点的元件，可以使用设置在各个忙控制电路32-1、32-2中的负载电阻57。
在本实施例的存储器件的情况下，由于可以通过布线17在不同的忙控制电路彼此间进行忙信号的授受，故也不复存在忙信号/Busy1、/Busy2变成为彼此不同的逻辑状态的期间，可以防止通过I/O总线14(示于图3)在存储器芯片MC1、MC2之间电源电压Vcc与接地电压GND之间发生短路。
图17的电路图，示出了采用忙状态输出用的布线17不被使用者或系统进行监视的情况下的上述(B)的方法的本发明的实施例5的存储器件，具体地示出了在图3中的2个存储器芯片MC1、MC2内分别设置的图4中的忙控制电路32的一部分的构成。
设置在两存储器芯片MC1、MC2中的忙控制电路32，具有同样的电路构成，用标号32-1、32-2示出了存储器芯片MC1、MC2内的忙控制电路。另外，该实施例5的存储器件内的忙控制电路32-1、32-2的基本构成与图16是相同的，所以对于那些与图16对应的部位赋予同一标号而省略其说明，以下仅仅对那些与图16不同的地方进行说明。
本实施例的存储器件与图16的存储器件的不同之处在于这一点：把P沟MOS晶体管58的源极、漏极间插入到忙控制电路32-1、32-2内的负载电阻57和电源电压Vcc的节点之间，并用控制信号P1或P2控制该MOS晶体管58的栅极。
在这样的构成中，P沟MOS晶体管58，借助于控制信号P1或P2，被控制为使得从电源接通时的芯片初始化开始时到所有的存储器芯片初始化动作都结束为止的整个期间内都变成为ON状态。布线17的节点，仅仅在封装品的初始化动作期间内才被上拉到‘H’电平，在初始化动作结束后，由于MOS晶体管58将变成为OFF状态，故不会消耗无用的电流。
另外，在存储器芯片MC1、MC2中，在忙状态时，由于使分别输出忙信号/Busy1或/Busy2的I/O焊盘分别变成为‘L’电平，故要把MOS晶体管58、56的尺寸等设定为使得相对于由P沟MOS晶体管58和负载电阻57构成的串联连接电路的电流驱动力来说N沟MOS晶体管56的电流驱动力变高。
即，在本实施例的存储器件中，除去可以得到与先前的实施例1到4及其变形例同样的效果之外，还可以得到在初始化动作结束后不会消耗无用的电流的效果。
另外，在封装内只设置1个存储器芯片之类的情况下，由于不需要检测别的存储器芯片的忙状态，故也不再需要上拉忙信号/BusyA节点的功能。在该情况下，那种停止上拉忙信号/BusyA的节点的动作本身的方法是有效的。
图18示出了采用在使用者或系统中不监视忙状态输出专用端子11的情况下的上述(B)的方法的本发明的实施例6的存储器件，是具体地示出了设置有图3中的2个存储器芯片MC1、MC2中的任何一个的图4中的忙控制电路32的一部分的构成的电路图。
另外，由于该实施例6的存储器件内的忙控制电路32的基本构成与图17是相同的，故对于与图17对应的部位赋予同一标号而省略其说明。
在本实施例的存储器件中，由于仅设置1个存储器芯片，故输入到P沟MOS晶体管58的栅极的控制信号P1总是处于‘H’电平，该MOS晶体管58总是处于OFF状态。
然而，如图17所示，在存储器件中可以设置多个存储器芯片的情况下，在电源接通时的初始化动作中，在存储器件中的所有存储器芯片中，可以同时使忙信号/BusyA的节点上拉。在该情况下，由于不需要对存储器件中的多个存储器芯片进行区别，故具有控制变得简单起来的优点。反之，由于存储器件中的所有存储器芯片中都要消耗电流，故消耗电流将增加。
于是，如果使得仅仅在存储器件中的一部分的存储器芯片中上拉忙信号/BusyA的节点那样地进行控制，则可以削减消耗电流，在功耗这一点上是极其有效的。
在该情况下，作为对在存储器件内的多个存储器芯片之内，究竟在哪一个芯片中上拉忙信号/BusyA的节点进行控制的方法，可以考虑以下的方法。
通常，在封装内设置多个存储器芯片的情况下，为了有区别地选择芯片，要对每一个芯片分配不同的地址。然后，仅仅在所分配的芯片地址的值最小的芯片(例如0芯片地址)中才上拉忙信号/BusyA的节点的方法，和仅仅在芯片地址为偶数(或奇数)的芯片中才上拉忙信号/BusyA的节点的方法。
如上所述，在封装内设置多个存储器芯片的情况下，如果只在一部分的存储器芯片中进行上拉而不同时在所有芯片内上拉忙信号/BusyA的节点，则在消耗电流这一点上是极其有效的。为了实现这样的方法，为了根据芯片地址控制MOS晶体管58的ON/OFF状态，只要追加目的为根据芯片地址控制先前的控制信号P1、P2的逻辑电平的控制电路即可。
图19A、图19B，示出了在图17的实施例中，目的为仅仅使芯片地址的值最小的芯片内的P沟MOS晶体管58，即仅仅使忙控制电路32-1内的P沟MOS晶体管58导通的控制电路的构成。
图19A所示的控制电路，被设置在忙控制电路32-1内。控制电路由使控制信号P1反转的反相器111、供给该反相器111的输出和芯片地址chip Add0的NAND电路112构成。这样一来，就可以向忙控制电路32-1内的P沟MOS晶体管(PMOS)58的栅极供给NAND电路112的输出。
图19B所示的控制电路基本上与图19A的控制电路的电路构成是相同的，仅仅向反相器111输入控制信号P2这一点不同。因此，就可以向忙控制电路32-2内的P沟MOS晶体管(PMOS)58的栅极供给NAND电路112的输出。
在这里，如果假定给设置有忙控制电路32-1的存储器芯片MC1分配芯片地址chip Add0，给设置有忙控制电路32-2的存储器芯片MC2分配芯片地址chip Add1，则供往忙控制电路32-1一侧的芯片地址chip Add0将变成为‘H’电平，供往忙控制电路32-2一侧的芯片地址chip Add1将变成为‘L’电平。因此，在控制信号P1为‘L’电平时，即，在芯片初始化动作时，忙控制电路32-1一侧的NAND电路112的输出变成为‘L’电平，忙控制电路32-2一侧的P沟MOS晶体管58导通。就是说，仅仅在存储器芯片MC1一侧MOS晶体管58导通，忙信号/BusyA的节点被上拉。
如上所述，在图17所示的实施例5的存储器件中，采用根据要安装的存储器芯片的个数或芯片地址对MOS晶体管58的ON/OFF状态进行控制的办法，就可以削减消耗电流。
另外，通常，已安装上多个存储器芯片的封装品内的芯片地址，可以用如下的方法设定：对于规定的焊盘，借助于结合供给规定电位的结合选择方法，设置在芯片内的熔断丝的选择熔断方法。
图20示出了例如存储器芯片MC1内的忙控制电路32-1的一部分的构成。与存储器芯片MC1对应的芯片地址chip Add0，通过开关电路113供往NOR电路114的一方的输入端子。与存储器芯片MC2对应的芯片地址chip Add1，通过开关电路115供往NOR电路114的另一方的输入端子。上述NOR电路114的输出，通过反相器116供往NAND电路117的一方的输入端子。向上述NAND电路117的另一方的输入端子，通过反相器118供给控制信号P1。
在这样的构成中，在使得开关电路113、115之内一方的开关电路113变成为ON那样地进行控制的情况下，当输入芯片地址chip Add0后，该芯片地址chip Add0就通过开关电路113向NOR电路114输入，NOR电路114的输出变成为‘L’电平。这时，反相器116的输出变成为‘H’电平，在控制信号P1为‘L’电平时，即，在芯片初始化动作时，NAND电路117的输出变成为‘L’电平，图17中的忙控制电路32-1一侧的P沟MOS晶体管58导通。
另一方面，在使得开关电路115也变成为ON那样地进行控制的情况下，芯片地址chip Add0、chip Add1这两方都通过开关电路113、115向NOR电路114输入。
图21示出了图20中的开关电路113、115的详细的电路构成。该开关电路是用结合选择方法对芯片地址进行输出控制的电路，由下述部分构成：并联地把P沟和N沟MOS晶体管的源极·漏极间连接起来的CMOS传送门电路200；通过电阻201上拉到Vcc上的焊盘202；把输入端子连接到上述焊盘202上的反相器203；把源极、漏极间连接到CMOS传送门电路200的输出节点和接地电压的节点之间，向栅极供给上述反相器203的输出的N沟MOS晶体管204。因此，可以向上述CMOS传送门电路200的N沟、P沟MOS晶体管的栅极，供给上述焊盘202的信号和反相器203的输出。
在这样的构成中，如果不用焊丝把焊盘202连接到接地电压的节点上，则焊盘202就通过电阻201被上拉到‘H’电平，CMOS传送门电路200变成为ON。在CMOS传送门电路200为ON状态时，就通过该CMOS传送门电路200向NOR电路114输入芯片地址chip Add0或chip Add1。
另一方面，如图所示，如果借助于焊丝205把焊盘202连接到接地电压的节点上，则焊盘202将变成为‘L’电平，CMOS传送门电路200变成为OFF。这时，由于反相器203的输出变成为‘H’电平，N沟MOS晶体管204变成为ON，故CMOS传送门电路200的输出节点被设定为接地电压。
如上所述，倘采用图20中的电路，则可以采用借助于焊丝205把焊盘202连接到接地电压上或不进行连接的办法，选择性地输出芯片地址。
图22示出了图20中的开关电路113、115的另外的详细的电路构成。该开关电路是借助于设置在芯片内的熔断丝的选择熔断的方法对芯片地址进行输出控制的电路。该开关电路，由于仅仅一部分的构成与图21所示的开关电路不同，故仅仅说明那些与图21不同的地方，与图21相同的地方则省略说明。
在开关电路中，把熔断丝206连接在焊盘202与接地电压的节点之间。该熔断丝206，例如，可以用能束的照射等方法进行熔断。
在这样的构成中，如果熔断丝206被熔断，焊盘202就通过电阻201被上拉到‘H’电平，CMOS传送门电路200变成为ON。在CMOS传送门电路200为ON状态时，就通过该CMOS传送门电路200向NOR电路114输入芯片地址chip Add0或chip Add1。
另一方面，如果熔断丝206未被熔断，焊盘202就变成为‘L’电平，CMOS传送门电路200变成为OFF。这时，由于反相器203的输出将变成为‘H’电平，N沟MOS晶体管204变成为导通，故可以把CMOS传送门电路200的输出节点设定为接地电压。
如上所述，倘采用图21的电路，就可以采用熔断或不熔断熔断丝206的办法选择性地对芯片地址进行输出控制。
此外，在芯片初始化动作中，把上述PMOS晶体管58设定为使得在chip Add0的芯片的情况下设为OFF状态，在chip Add1以上的特定或在全部芯片的情况下变成为ON状态的方法也是有效的。
通常，如图18所示，在封装内只含有1个芯片的情况下，就可以把该芯片地址设定为0。在该情况下，如果在芯片地址为1的芯片中把上述PMOS晶体管58设定为ON状态，则在单一芯片中上述PMOS晶体管58就自动地被设定为OFF状态，在多个芯片(通常肯定存在芯片地址为0、1的2个芯片)的情况下，由于芯片地址1内的PMOS晶体管58将变成为ON状态，故结果就变成为自动地实现上边所说的上拉动作。如上所述，在芯片地址1的芯片的情况下总是设定为在芯片初始化动作中进行上拉动作，和在导入了图20到图22的电路后，用结合或熔断丝设定为仅仅芯片地址1才进行上拉，是容易的。此外，在图19的电路中，即便是采用把chip Add0变更为chip Add1的图23的电路设置在全部芯片内的办法，在芯片地址1的芯片中，也可以总是在芯片初始化动作中进行上拉动作。
图24示出了使用者或在系统中不监视忙状态输出用的布线17的情况下的采用上述(B)的方法的本发明的实施例7的存储器件，是具体地示出了分别设置在图3中的2个存储器芯片MC1、MC2内的图4中的忙控制电路32的一部分的构成的电路图。
设置在两存储器芯片MC1、MC2内的忙控制电路32，具有同样的电路构成，存储器芯片MC1、MC2内的忙控制电路用标号32-1、32-2表示。另外，在实施例7的存储器件内的忙控制电路32-1、32-2，由于基本的构成与图17所示的构成是同样的，故对于那些与图17对应的地方赋予同一标号而省略其说明，以下，仅仅对那些与图17不同的地方进行说明。
在图17的存储器件中，虽然说明的是把P沟MOS晶体管58连接到负载电阻57与电源电压Vcc的节点之间的情况，但是在本实施例的情况下，连接到该地方上的却是N沟MOS晶体管59。因此，作为控制信号要向N沟MOS晶体管59的栅极供给分别进行了逻辑反转的控制信号/P1、/P2来取代先前的P1、P2。
另外，不言而喻本发明可以进行种种的变形而不限定于上述实施例。例如，在上述各个实施例中，虽然说明的是存储器芯片是由NAND单元型EEPROM构成的存储器芯片，用把各个NAND单元串联连接起来的8个存储单元构成的情况，但是，即便是在各个NAND单元内存储单元的个数为1个、2个、4个、16个、32个、64个的情况下也可以实现，这是不言而喻的。
此外，除去由NAND单元型EEPROM构成的存储器芯片之外，例如也可以使用由图25的等效电路所示的那种NOR单元型EEPROM构成的存储器芯片，由图26的等效电路所示的那种DINOR单元型EEPROM构成的存储器芯片，由图27的等效电路所示的那种AND单元型EEPROM构成的存储器芯片，以及由图28的等效电路所示的那种带选择晶体管的NOR单元型EEPROM构成的存储器芯片等。另外，至于DINOR单元型EEPROM的细节，在‘H.Onoda et al.，IEDM Technical Digest Paper，1992，pp.599-602’中进行了讲述，至于AND单元型EEPROM，在‘H.Kume et al.，IEDM Technical DigestPaper，1992，pp991-993’中进行了讲述。
此外，在上述各个实施例中，虽然是以可进行数据电改写的非易失性半导体存储器件为例进行的说明，但是对于其它的半导体存储器件也同样地可以实施。
此外，在上述各个实施例中，虽然说明的是在存储器芯片中，仅仅在电源接通时的初始化动作中才进行忙信号/BusyA的节点的上拉动作的情况，但是这在其它的情况下，例如在通常动作期间中，此外在存储器芯片内仅仅设置1个存储器芯片的情况下，也可以使之进行忙信号/BusyA的节点的上拉动作。在该情况下，可以得到在不需要封装的外部设置上拉电路的效果。
此外，在上述各个实施例中，虽然说明的是使之进行上拉动作的情况而被选中为使之进行上拉动作的存储器芯片究竟是处于忙状态还是处于就绪状态无关，但是，在其它的情况下，例如在被选中为使之进行上拉动作的存储器芯片处于忙状态的情况下，则可以控制为使之不进行上拉动作。在被选中的存储器芯片处于忙状态时，例如，图17中的忙控制电路32-1内的晶体管56就变成为ON状态。在该状态下，当使晶体管58变成为ON状态时，电流就会在电源电压Vcc和接地电压GND之间流动，仅仅使无用的消耗电流增加。因此只有在被选中为使之进行上拉动作的存储器芯片处于就绪状态时，只有在电源接通时的初始化动作中，或者，也包括在通常动作中，才可以采用使用使忙信号/BusyA的节点进行上拉动作的办法来实现低消耗电流。
此外，在使图13到图17的各个实施例电路象图29到图33的那样地进行变形的情况下，本发明也是有效的。在图29到图33的各个变形例电路中，示出了把图13到图17的各个实施例电路中的AND电路54、55置换成串联连接的2个反相器60的情况下的构成例。
在图29到图33的各个变形例电路中，也可以进行与图13到图17的各个实施例电路同样的动作，此外，还可以采用使AND电路变成为2个反相器的办法，来削减元件个数。
此外，在使忙状态输出专用焊盘的信号电平进行了反转的情况下，本发明当然也是有效的。
对于那些本专业的熟练的技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附权利要求及其等效要求所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (7)

1.一种半导体存储器件，其特征在于包括输出设置在封装内的存储器芯片的忙状态的忙状态输出专用焊盘，在上述存储器芯片处于忙状态的情况下上述焊盘被设定为第1电压，在上述存储器芯片处于就绪状态的情况下上述焊盘被设定为第2电压，将上述焊盘设定为第2电压的装置被设置在上述存储器芯片内。
2.根据权利要求1所述的半导体存储器件，在上述封装内设置有多个上述存储器芯片。
3.根据权利要求2所述的半导体存储器件，把上述焊盘设定为第2电压的装置，只有在从电源投入时的芯片初始化动作开始、到在设置在封装内的上述多个存储器芯片中初始化动作结束为止的期间内，才把上述焊盘设定为第2电压。
4.根据权利要求1所述的半导体存储器件，把上述焊盘设定为第2电压的装置，与上述存储器芯片为忙状态、就绪状态无关地把上述焊盘设定为第2电压，
在上述存储器芯片为忙状态时，采用使把上述焊盘设定为第1电压的能力变得比把上述焊盘设定为第2电压的能力还高的办法，把上述焊盘设定为第1电压。
5.根据权利要求1所述的半导体存储器件，把上述焊盘设定为第2电压的装置，根据用来对上述多个存储器芯片进行选择的芯片地址，把上述焊盘设定为第2电压。
6.根据权利要求5所述的半导体存储器件，上述芯片地址借助于键合对芯片地址设定用焊盘供给规定电位的办法进行设定。
7.根据权利要求5所述的半导体存储器件，上述芯片地址采用对设置在芯片内的芯片地址设定用熔断丝进行选择熔断的办法来设定。
CN2005101268668A 2001-06-29 2002-06-28 半导体存储器件 Expired - Lifetime CN1805051B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP198132/2001 2001-06-29
JP2001198132 2001-06-29
JP2001377408 2001-12-11
JP377408/2001 2001-12-11
JP2002159518 2002-05-31
JP159518/2002 2002-05-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021246009A Division CN1269137C (zh) 2001-06-29 2002-06-28 半导体存储器件

Publications (2)

Publication Number Publication Date
CN1805051A true CN1805051A (zh) 2006-07-19
CN1805051B CN1805051B (zh) 2013-01-09

Family

ID=27347050

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005101268668A Expired - Lifetime CN1805051B (zh) 2001-06-29 2002-06-28 半导体存储器件
CNB021246009A Expired - Lifetime CN1269137C (zh) 2001-06-29 2002-06-28 半导体存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB021246009A Expired - Lifetime CN1269137C (zh) 2001-06-29 2002-06-28 半导体存储器件

Country Status (4)

Country Link
US (12) US6680858B2 (zh)
KR (1) KR100538728B1 (zh)
CN (2) CN1805051B (zh)
TW (1) TW561491B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457897B1 (en) * 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
TW561491B (en) * 2001-06-29 2003-11-11 Toshiba Corp Semiconductor memory device
KR100442091B1 (ko) * 2002-07-09 2004-07-27 삼성전자주식회사 내장된 각 칩들의 성능을 충분히 동작시킬 수 있는 멀티 칩
JP3875621B2 (ja) 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
KR100499788B1 (ko) * 2002-11-27 2005-07-07 인티그런트 테크놀로지즈(주) 집적회로 칩
DE602004005806T2 (de) 2003-12-12 2008-01-10 Stmicroelectronics S.A. Serieller Speicher mit Mitteln zur Integration eines erweiterten Speicherfeldes
FR2863765A1 (fr) * 2003-12-12 2005-06-17 St Microelectronics Sa Procede de realisation d'un plan memoire etendu au moyen d'une pluralite de memoires serie
JP2007179669A (ja) * 2005-12-28 2007-07-12 Toshiba Corp メモリシステム
KR100843546B1 (ko) * 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
JP5070918B2 (ja) * 2007-05-01 2012-11-14 富士通セミコンダクター株式会社 アナログ信号選択回路
US8898400B2 (en) * 2007-07-23 2014-11-25 Infineon Technologies Ag Integrated circuit including multiple memory devices
FR2938670B1 (fr) * 2008-11-17 2012-02-10 Stmicroelectronics Crolles Sas Dispositif de controle de l'activite de modules d'un reseau de modules de memoire
US7863766B2 (en) * 2009-06-30 2011-01-04 Teco-Westinghouse Motor Company Power converter for use with wind generator
US8144496B2 (en) * 2009-06-30 2012-03-27 Sandisk Technologies Inc. Memory system with multi-level status signaling and method for operating the same
KR102138936B1 (ko) 2013-11-11 2020-07-28 삼성전자주식회사 전력 공급 장치 및 그것을 이용한 전력 공급 방법
CN104737777A (zh) * 2015-03-08 2015-07-01 邬方成 一种杏鲍菇栽培方法
CN104737776A (zh) * 2015-03-08 2015-07-01 邬方成 一种杏鲍菇栽培方法
CN104737806A (zh) * 2015-03-20 2015-07-01 邬方成 一种香菇栽培方法
KR102291639B1 (ko) * 2015-07-13 2021-08-20 에스케이하이닉스 주식회사 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102554416B1 (ko) * 2016-08-16 2023-07-11 삼성전자주식회사 메모리 장치의 내부 상태 출력 장치 및 이를 적용하는 메모리 시스템
KR102379729B1 (ko) 2017-10-27 2022-03-29 삼성전자주식회사 우선 순위에 따라 매칭 라인들을 구동하는 메모리 장치
KR102444234B1 (ko) 2018-01-03 2022-09-16 삼성전자주식회사 메모리 카드 및 전자 시스템
CN111458621B (zh) * 2019-01-21 2022-03-01 华邦电子股份有限公司 集成电路及其多芯片状态的检测方法
US10908211B2 (en) * 2019-03-07 2021-02-02 Winbond Electronics Corp. Integrated circuit and detection method for multi-chip status thereof
KR20210004611A (ko) * 2019-07-05 2021-01-13 에스케이하이닉스 주식회사 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
CN111210855B (zh) 2019-12-30 2020-09-15 深圳市芯天下技术有限公司 一种多晶元叠封存储器及其输出同步方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296599A (en) * 1960-12-16 1967-01-03 Trw Inc Self-searching memory
US4954951A (en) * 1970-12-28 1990-09-04 Hyatt Gilbert P System and method for increasing memory performance
JPH07107793B2 (ja) * 1987-11-10 1995-11-15 株式会社東芝 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム
JP2764908B2 (ja) * 1988-02-04 1998-06-11 日本電気株式会社 カスケード・バッファ回路
AU614044B2 (en) * 1988-03-25 1991-08-15 Nec Corporation Information processing system capable of quickly detecting an extended buffer memory regardless of a state of a main memory device
US5414827A (en) * 1991-12-19 1995-05-09 Opti, Inc. Automatic cache flush
JP3273068B2 (ja) * 1992-04-30 2002-04-08 シャープ株式会社 システムメモリ及び該メモリを内蔵したマイクロコンピュータ
US5812814A (en) * 1993-02-26 1998-09-22 Kabushiki Kaisha Toshiba Alternative flash EEPROM semiconductor memory system
JP3299342B2 (ja) * 1993-06-11 2002-07-08 株式会社日立製作所 半導体メモリモジュール
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
JPH0793499A (ja) 1993-09-20 1995-04-07 Hitachi Ltd メモリカード
US5428566A (en) * 1993-10-27 1995-06-27 Intel Corporation Nonvolatile memory card with ready and busy indication and pin count minimization
JP3450896B2 (ja) * 1994-04-01 2003-09-29 三菱電機株式会社 不揮発性メモリ装置
JPH0863446A (ja) 1994-08-26 1996-03-08 Hitachi Ltd フラッシュメモリ、およびそれと接続するプロセッサ
JPH1069792A (ja) * 1996-08-27 1998-03-10 Denso Corp 混成集積回路装置
JPH10144096A (ja) * 1996-11-14 1998-05-29 Mitsubishi Electric Corp スタティック型半導体記憶装置およびそのテスト方法
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
JP3883687B2 (ja) 1998-02-16 2007-02-21 株式会社ルネサステクノロジ 半導体装置、メモリカード及びデータ処理システム
DE69929727T2 (de) * 1998-04-28 2006-07-20 Sanyo Electric Co., Ltd., Moriguchi Vorrichtung zur seriellen Übertragung von Daten
KR100308479B1 (ko) 1998-08-11 2001-11-01 윤종용 컴퓨터 시스템 내에서 부트-업 메모리로 사용되는 플래시 메모리 장치 및 그것의 데이터 읽기 방법
US6246615B1 (en) * 1998-12-23 2001-06-12 Micron Technology, Inc. Redundancy mapping in a multichip semiconductor package
US6424567B1 (en) * 1999-07-07 2002-07-23 Philips Electronics North America Corporation Fast reconfigurable programmable device
KR100507855B1 (ko) * 1999-07-14 2005-08-17 주식회사 하이닉스반도체 디디알 에스디램의 읽기 동작을 위한 데이터 스위치 제어 신호발생 회로
JP2001100181A (ja) 1999-07-23 2001-04-13 Seiko Epson Corp 電気光学装置、その駆動方法、その走査線駆動回路および電子機器
US6523126B1 (en) * 1999-10-18 2003-02-18 Intel Corporation Watchdog timer that is disabled upon receiving sleep status signal from monitored device wherein monitored device is not responsive to time-out of watchdog timer
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
DE10004110B4 (de) * 2000-01-31 2005-12-08 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Lese/Schreibsteuerung eines synchronen Speichers
KR100365690B1 (ko) * 2000-08-08 2002-12-26 삼성전자 주식회사 불휘발성 메모리, 복수개의 불휘발성 메모리들을 구비한시스템 , 및 이 시스템의 데이터 리드 방법
TW561491B (en) * 2001-06-29 2003-11-11 Toshiba Corp Semiconductor memory device
JP2003140963A (ja) * 2001-11-07 2003-05-16 Mitsubishi Electric Corp 半導体記憶システム
JP3908493B2 (ja) * 2001-08-30 2007-04-25 株式会社東芝 電子回路及び半導体記憶装置
JP2003187593A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 半導体装置及び不揮発性半導体記憶装置
US6707756B2 (en) * 2002-03-12 2004-03-16 Smart Modular Technologies, Inc. System and method for translation of SDRAM and DDR signals
KR100442091B1 (ko) * 2002-07-09 2004-07-27 삼성전자주식회사 내장된 각 칩들의 성능을 충분히 동작시킬 수 있는 멀티 칩
US6714041B1 (en) * 2002-08-30 2004-03-30 Xilinx, Inc. Programming on-the-fly (OTF)
JP4406339B2 (ja) * 2004-09-21 2010-01-27 株式会社東芝 コントローラ、メモリカード及びその制御方法
US7149111B2 (en) * 2004-12-17 2006-12-12 Msystems Ltd. Method of handling limitations on the order of writing to a non-volatile memory
JP4955990B2 (ja) * 2005-12-14 2012-06-20 株式会社東芝 不揮発性半導体記憶装置
KR100799687B1 (ko) * 2006-09-19 2008-02-01 삼성전자주식회사 비휘발성 메모리를 공유하는 두 개 이상의 콘트롤러를내장한 시스템

Also Published As

Publication number Publication date
CN1805051B (zh) 2013-01-09
US20050036356A1 (en) 2005-02-17
US20040141350A1 (en) 2004-07-22
CN1426068A (zh) 2003-06-25
US20130088922A1 (en) 2013-04-11
US7663967B2 (en) 2010-02-16
KR20030011251A (ko) 2003-02-07
KR100538728B1 (ko) 2005-12-26
TW561491B (en) 2003-11-11
US20080080269A1 (en) 2008-04-03
US7751259B2 (en) 2010-07-06
US6990003B2 (en) 2006-01-24
US7933134B2 (en) 2011-04-26
CN1269137C (zh) 2006-08-09
US9299436B2 (en) 2016-03-29
US6680858B2 (en) 2004-01-20
US20080170437A1 (en) 2008-07-17
US20080031056A1 (en) 2008-02-07
US7596042B2 (en) 2009-09-29
US7542323B2 (en) 2009-06-02
US20110170355A1 (en) 2011-07-14
US8331124B2 (en) 2012-12-11
US8687400B2 (en) 2014-04-01
US20090161403A1 (en) 2009-06-25
US20140153336A1 (en) 2014-06-05
US20030021139A1 (en) 2003-01-30
US7522442B2 (en) 2009-04-21
US20080101137A1 (en) 2008-05-01
US20080043541A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
CN1269137C (zh) 半导体存储器件
CN1238901C (zh) 只用单沟道晶体管对所选字线传送电压的半导体存储装置
CN1039608C (zh) 非易失型半导体存贮器
CN100338775C (zh) 在单个存储单元中存储多值数据的非易失性半导体存储器
CN1078960C (zh) 非易失性半导体存储装置
CN1143313C (zh) 闪速存储器阵列
CN1107322C (zh) 非易失存储器及其编程方法
TWI317130B (en) A flash memory architecture with page mode erase using nmos and pmos row decoding scheme
CN1046369C (zh) 非易失性半导体存储装置
CN1925059A (zh) 非易失性半导体记忆装置及其改写方法
CN1477644A (zh) 非易失性半导体存储器及其操作方法
CN1428866A (zh) 半导体集成电路
CN1311555C (zh) 非易失性半导体存储装置、电子卡及电子装置
CN1679110A (zh) 差分浮栅非挥发性存储器
CN1398407A (zh) 半导体集成电路器件
CN1856841A (zh) 对每个存储块具有保护功能的非易失性半导体存储器件
CN1866544A (zh) 非易失性半导体存储装置
CN1193375C (zh) 非易失性半导体存储装置
CN1627447A (zh) 适于在单个存储单元中存储多值的非易失性半导体存储器件
KR101913026B1 (ko) 플래시 메모리 장치 및 이의 소거 방법
CN1779859A (zh) 页面缓存器和包括页面缓存器的非易失性半导体存储器
CN1779864A (zh) 用于检验非易失性存储器件的初始状态的方法和单元
CN1832037A (zh) 非易失存储器和其驱动方法
CN1271714C (zh) 可正确写入数据的半导体存储装置
CN1438650A (zh) 使用磁阻效应的半导体存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170727

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211119

Address after: Tokyo

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20130109

CX01 Expiry of patent term