JP5988061B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP5988061B2
JP5988061B2 JP2014502013A JP2014502013A JP5988061B2 JP 5988061 B2 JP5988061 B2 JP 5988061B2 JP 2014502013 A JP2014502013 A JP 2014502013A JP 2014502013 A JP2014502013 A JP 2014502013A JP 5988061 B2 JP5988061 B2 JP 5988061B2
Authority
JP
Japan
Prior art keywords
transistor
semiconductor memory
memory device
cell
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014502013A
Other languages
English (en)
Other versions
JPWO2013128854A1 (ja
Inventor
孝典 上田
孝典 上田
河野　和幸
和幸 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014502013A priority Critical patent/JP5988061B2/ja
Publication of JPWO2013128854A1 publication Critical patent/JPWO2013128854A1/ja
Application granted granted Critical
Publication of JP5988061B2 publication Critical patent/JP5988061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Description

本発明は、不揮発性半導体記憶装置に関し、特に、リファレンス電流を制御する技術に関する。
現在、不揮発性メモリの主力はフラッシュメモリである。しかしフラッシュメモリでは、データを書き換えるために１０Ｖ程度の高電圧が必要であることに加え、データの書き換え時間がマイクロ秒、あるいはミリ秒オーダーであるため、消費電力が大きく、動作が低速であることが課題となっている。フラッシュメモリの回路構成については、例えば特許文献１に開示されている。
近年、低消費電力でかつ高速に動作する新規な不揮発性記憶装置の開発が行われている。不揮発性記憶装置の１つとして、抵抗変化型メモリ(ＲｅＲＡＭ：Resistive Random Access Memory)がある。ＲｅＲＡＭは、データの書き換えがナノ秒オーダーであり、データの書き換えに必要な電圧が１．８Ｖ程度であることから、フラッシュメモリよりも高速かつ低消費電力で動作可能である。
ＲｅＲＡＭのメモリセルとして、例えば図１４（ａ），（ｂ）のような構成のものがある。図１４（ａ）は、いわゆる１Ｔ１Ｒ型のメモリセルを示し、１個のメモリセルが１個の選択トランジスタと１個の抵抗変化型素子とで構成されている。図１４（ｂ）は、いわゆるクロスポイント型のメモリセルを示し、１個の抵抗変化型素子と１個の双方向ダイオードとで構成されている。
図１４（ａ）のメモリセルは、例えば図１５に示すようにレイアウトされる。このメモリセルは４層構造であり、ビット線ＢＬは第４層Ｍ４に配置され、ソース線ＳＬは第１層Ｍ１に配置される。ワード線ＷＬはポリシリコン配線である。ポリシリコン配線は配線抵抗や配線容量が大きいため、第２層Ｍ２に裏打ち配線ＷＬＸが設けられる。ワード線ＷＬと裏打ち配線ＷＬＸとは一定間隔で接続されている。各配線層の間はビアで接続され、第３層Ｍ３と第４層Ｍ４との間にはビアを介して抵抗変化型素子ＲＲが設けられている。
特許文献２には、ＲｅＲＡＭの回路構成が開示されている。このＲｅＲＡＭでは、センスアンプによってメモリセル電流とリファレンス電流とを比較することで、メモリセルに記憶されているデータの判定が行われる。ここで、ＲｅＲＡＭの動作には、読み出し、書き込みベリファイ、および消去ベリファイなどがあり、それぞれの動作に応じたリファレンス電流を生成する必要がある。したがって、複数種類のリファレンス電流を生成する必要がある。
例えば特許文献２の図４の構成では、固定抵抗素子とセルトランジスタとが直列接続された回路を４つ備えたリファレンスセルを用いている。そして、所望のセルトランジスタを選択することで、その回路の抵抗値に応じたリファレンス電流を生成している。リファレンスセルの固定抵抗素子としては、一般に、非特許文献１に示すようなポリシリコン抵抗素子が用いられる。
米国特許第５９１７７５３号明細書 特開２００４−２３４７０７号公報
大塚渉、外８名、"A 4Mb Conductive-Bridge Resistive Memory with 2.3GB/s Read-Throughput and 216MB/s Program Throughput"，2011 IEEE International Solid-State Circuits Conference Digest of Technical Papers, ２０１１年２月，P210-211
しかしながら、特許文献２のＲｅＲＡＭには以下のような課題がある。具体的に、ＲｅＲＡＭにおいて、複数種類のリファレンス電流を生成するためには、抵抗値が異なる複数の固定抵抗素子をリファレンスセルに配置したり、複数のリファレンスセルを配置したりする必要がある。また、固定抵抗素子には、上述したように、ポリシリコン抵抗素子が用いられる。一般的なポリシリコン抵抗素子のシート抵抗値は数百Ωから１ＫΩ程度であるため、ポリシリコン抵抗素子を用いて、抵抗値が大きい複数の固定抵抗素子を構成するためには、多くのポリシリコン抵抗素子が必要となる。したがって、ＲｅＲＡＭの回路面積が増大してしまう。さらに、ポリシリコン抵抗素子を用いて複数種類のリファレンス電流を生成する場合、各リファレンス電流のステップ幅を小さくするのには限界がある。つまり、リファレンス電流を細かく制御することが困難である。
かかる点に鑑みて、本発明は、回路面積を縮小することができ、かつリファレンス電流の微調整が可能な不揮発性半導体記憶装置を提供することを課題とする。
上記課題を解決するため本発明によって次のような解決手段を講じた。すなわち、不揮発性半導体記憶装置は、不揮発性の半導体記憶素子と第１のトランジスタとが直列に接続されてなる複数のメモリセルが、行列状に配置されたメモリセルアレイと、前記メモリセルアレイの各行にそれぞれ対応して設けられ、当該行に配置された複数のメモリセルの前記第１のトランジスタのゲートに共通に接続された複数のワード線と、前記メモリセルアレイの各列にそれぞれ対応して設けられ、当該列に配置された複数のメモリセルにおける、直列に接続された前記半導体記憶素子および前記第１のトランジスタの一方の端に共通に接続された複数のビット線と、前記複数のメモリセルにおける、直列に接続された前記半導体記憶素子および前記第１のトランジスタの他方の端に接続された複数のソース線と、リファレンスビット線と、リファレンスソース線と、前記リファレンスビット線と前記リファレンスソース線との間に直列接続された第２および第３のトランジスタを含む、少なくとも１つのリファレンスセルと、前記リファレンスセルの前記第２のトランジスタのゲートに接続されたリファレンスワード線と、前記リファレンスセルの前記第３のトランジスタのゲート電圧を制御するリファレンスドライバ回路とを備えている。
これによると、リファレンスセルは、直列接続された第２および第３のトランジスタを含んでおり、これらトランジスタはリファレンスビット線とリファレンスソース線との間に接続されている。そして、第２のトランジスタのゲートにリファレンスワード線が接続され、第３のトランジスタのゲート電圧がリファレンスドライバ回路によって制御される。つまり、リファレンスセルにおいて、第２のトランジスタは選択トランジスタとして動作する。一方、第３のトランジスタのゲート電圧を調節することで第３のトランジスタのオン抵抗値が変化するため、第３のトランジスタは可変抵抗素子として動作する。
そして、例えばリファレンスビット線に電圧を印加すると、リファレンスビット線、リファレンスセル、およびリファレンスソース線を介した電流経路が形成される。この電流経路の抵抗値は、第３のトランジスタのゲート電圧に応じて変化するため、リファレンスドライバ回路の出力電圧を微調整することで電流経路の抵抗値を細かく制御することができる。これにより、電流経路に流れる電流、すなわちリファレンスセル電流を細かい分解能で制御することができる。また、１つのリファレンスセルでリファレンス電流の微調整が可能であるため、不揮発性半導体記憶装置の回路面積を縮小することができる。
本発明によると、回路面積を縮小することができ、かつリファレンス電流の微調整が可能な不揮発性半導体記憶装置を提供することができる。
図１は、第１の実施形態に係る不揮発性半導体記憶装置の全体構成を示すブロック図である。 図２は、第１の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図３は、図２のアレイ回路からデータを読み出す場合において、各配線に印加される電圧の波形図である。 図４は、第２の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図５は、図４のアレイ回路からデータを読み出す場合において、各配線に印加される電圧の波形図である。 図６は、第３の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図７は、第４の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図８は、第５の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図９は、第６の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図１０は、第７の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図１１は、第８の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図１２は、図１１のアレイ回路からデータを読み出す場合において、各配線に印加される電圧の波形図である。 図１３は、第９の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。 図１４は、ＲｅＲＡＭのメモリセルの構成例を示す回路図である。 図１５は、１Ｔ１Ｒ型メモリセルの断面図である。
＜第１の実施形態＞
図１は、第１の実施形態に係る不揮発性半導体記憶装置の全体構成を示すブロック図である。この不揮発性半導体記憶装置は、アレイ回路１０と、リファレンスドライバ回路２０と、ロウデコーダ回路２１と、ワード線ドライバ回路２２と、カラムデコーダ回路２３と、カラムゲート回路２４と、センスアンプ回路２５とを備えている。
アレイ回路１０は、複数のワード線と、複数のビット線と、複数のソース線と、リファレンスワード線と、リファレンスビット線と、リファレンスソース線と、リファレンス電圧線とによって周辺の回路と接続されている。また、アレイ回路１０内には、複数のメモリセルと、リファレンスセルとが配置されている。アレイ回路１０の詳細については後述する。
リファレンスドライバ回路２０は、リファレンス電圧線を介してリファレンスセルと接続されており、リファレンス電圧線に供給する電圧を制御する。
ロウデコーダ回路２１は、リファレンスワード線と、入力されたアドレス信号によって特定されるワード線とを駆動するようにワード線ドライバ回路２２を制御する。また、ロウデコーダ回路２１は、リファレンスドライバ回路２０に対して電圧を出力するように指示する。ワード線ドライバ回路２２は、ロウデコーダ回路２１の出力に従って、リファレンスワード線およびワード線を駆動する。
カラムデコーダ回路２３は、入力されたアドレス信号によって特定される、ビット線およびソース線を選択するようにカラムゲート回路２４を制御する。
カラムゲート回路２４とアレイ回路１０との間において、ビット線、ソース線、リファレンスビット線、およびリファレンスソース線は、ビット線およびリファレンスビット線、ならびにソース線およびリファレンスソース線の配線負荷がほぼ等しくなるように配線されている。カラムゲート回路２４は、カラムデコーダ回路２３の出力に従って、いずれか１本のビット線を選択し、選択したビット線をセンスアンプ回路２５に接続する。また、カラムゲート回路２４は、リファレンスビット線をセンスアンプ回路２５に接続する。カラムゲート回路２４の内部には、図示しないが、ビット線、ソース線およびリファレンスソース線を接地する回路が設けられている。
センスアンプ回路２５は、アレイ回路１０内のメモリセルからデータを読み出すとき、ビット線とリファレンスビット線とに流れる電流を比較し、読み出したデータが“１”か“０”かを判定する回路である。
図２は、第１の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。
図２に示すように、アレイ回路１０は、メモリセルアレイ１２と、リファレンスセルアレイ１４と、複数のワード線ＷＬ［０］〜ＷＬ［ｎ］（適宜、ＷＬと略記する。）と、複数のビット線ＢＬ［０］〜ＢＬ［ｍ］（適宜、ＢＬと略記する。）と、複数のソース線ＳＬ［０］〜ＳＬ［ｍ］（適宜、ＳＬと略記する。）と、リファレンスワード線ＲＷＬと、リファレンスビット線ＲＢＬと、リファレンスソース線ＲＳＬとを備えている。なお、ｎ，ｍは自然数である。
メモリセルアレイ１２は、不揮発性の半導体記憶素子として抵抗変化型素子ＲＲを用いた、複数のメモリセルＭＣが行列状に配置されて構成されている。メモリセルＭＣは、抵抗変化型素子ＲＲと、第１のトランジスタとしてのセルトランジスタＣＴとで構成される、いわゆる１Ｔ１Ｒ型のメモリセルである。
ワード線ＷＬは、メモリセルアレイ１２の各行にそれぞれ対応して配置されている。ワード線ＷＬは、同一行に配置されている複数のメモリセルＭＣのセルトランジスタＣＴのゲートに共通に接続されている。
ビット線ＢＬおよびソース線ＳＬは、メモリセルアレイ１２の各列にそれぞれ対応して配置されている。ビット線ＢＬは、同一列に配置されているメモリセルＭＣの抵抗変化型素子ＲＲに共通に接続されている。ソース線ＳＬは、同一列に配置されているメモリセルＭＣのセルトランジスタＣＴのソースに共通に接続されている。
リファレンスビット線ＲＢＬおよびリファレンスソース線ＲＳＬは、ビット線ＢＬおよびソース線ＳＬと同一方向に延伸して配置されている。メモリセルアレイ１２において、リファレンスビット線ＲＢＬに接続されたダミーメモリセルＤＭＣが配置されている。ダミーメモリセルＤＭＣは、メモリセルＭＣと同様の構成であるが、ダミーメモリセルＤＭＣのセルトランジスタのソースはリファレンスソース線ＲＳＬに接続されていない。つまり、ダミーメモリセルＤＭＣは、データの記憶には用いられないメモリセルであり、リファレンスビット線ＲＢＬおよびビット線ＢＬの配線容量を同一にするために配置される。
リファレンスセルアレイ１４は、メモリセルアレイ１２の列方向において、メモリセルアレイ１２と隣り合って配置されており、リファレンスセルＲＣと、リファレンス電圧線ＶＲＥＦと、リファレンスワード線ＲＷＬとを備えている。なお、メモリセルアレイ１２とリファレンスセルアレイ１４とは必ずしも隣接している必要はない。
リファレンスセルＲＣは、選択トランジスタＴＲ１（以下、単に、トランジスタＴＲ１と表記する）と、可変抵抗トランジスタＴＲ２（以下、単に、トランジスタＴＲ２と表記する）とが直列接続されて構成されている。トランジスタＴＲ１のゲートにはリファレンスワード線ＲＷＬが接続され、ソースにはリファレンスソース線ＲＳＬが接続されている。トランジスタＴＲ２のゲートにはリファレンス電圧線ＶＲＥＦが接続されており、ドレインにはリファレンスビット線ＲＢＬが接続されている。
このように構成されたリファレンスセルＲＣにおいて、トランジスタＴＲ１は、ワード線ドライバ回路２２によってオンオフ制御されるため、選択トランジスタとして動作する。一方、トランジスタＴＲ２のゲート電圧はリファレンスドライバ回路２０の出力電圧によって制御されるため、トランジスタＴＲ２は可変抵抗素子として動作する。したがって、センスアンプ回路２５から例えばリファレンスビット線ＲＢＬに電圧が供給されると、リファレンスビット線ＲＢＬ、トランジスタＴＲ２，ＴＲ１、およびリファレンスソース線ＲＳＬが接続される電流経路が形成され、この電流経路に、トランジスタＴＲ２の抵抗値に応じたリファレンス電流が流れる。したがって、リファレンスドライバ回路２０によってトランジスタＴＲ２のゲート電圧が制御されることで、リファレンスセルＲＣの抵抗値が変化するため、リファレンス電流を調整することができる。トランジスタＴＲ２のゲート電圧は、例えば０．５Ｖ〜３．３Ｖ程度の範囲で制御される。
ここで、トランジスタＴＲ１は、選択トランジスタとして動作するため、メモリセルＭＣのセルトランジスタＣＴと同形状であることが好ましい。具体的に、トランジスタＴＲ１およびセルトランジスタＣＴのゲート酸化膜厚が同一であればよい。あるいは、トランジスタＴＲ１のゲートチャネル長およびゲートチャネル幅とセルトランジスタＣＴのゲートチャネル長およびゲートチャネル幅とが同一であればよい。
トランジスタＴＲ２は、可変抵抗素子として動作するため、生成すべきリファレンス電流のレンジなどの、リファレンスセルＲＣに必要な特性に応じて、ゲート酸化膜厚、ゲートチャネル長およびゲートチャネル幅等を設計すればよい。リファレンス電圧線ＶＲＥＦには、ワード線ＷＬやリファレンスワード線ＲＷＬに比べて、幅広い範囲の電圧が使用されるため、リファレンス電圧線ＶＲＥＦに、オフから電圧をかけたときのトランジスタＴＲ２の立ち上がり時間は電圧値によって変化する。そのため、リファレンス電流の読出し時間を短くするためには、リファレンス電圧線ＶＲＥＦには常に電圧を印加しておき、トランジスタＴＲ１をオンオフするほうが望ましい。トランジスタＴＲ１およびセルトランジスタＣＴを同じ特性にし、リファレンスワード線ＲＷＬとワード線ＷＬとに同じ電圧を印加すれば、トランジスタＴＲ１およびセルトランジスタＣＴの立ち上がり時間を同じにすることができる。
なお、トランジスタＴＲ２およびセルトランジスタＣＴのゲート酸化膜厚が同一であってもよく、トランジスタＴＲ２のゲートチャネル長およびゲートチャネル幅とセルトランジスタＣＴのゲートチャネル長およびゲートチャネル幅とが同一であってもよい。
このようにメモリセルＭＣおよびリファレンスセルＲＣのトランジスタの特性を合わせることで、セル電流およびリファレンスセル電流の精度を高く保つことができる。
また、リファレンスワード線ＲＷＬおよびワード線ＷＬの配線容量を同一にするために、リファレンスワード線ＲＷＬには、トランジスタＴＲ１以外にダミートランジスタＤＴが接続されていてもよい。ダミートランジスタＤＴのゲートはリファレンスワード線ＲＷＬに接続され、ソースはソース線ＳＬに接続され、ドレインはオープンである。ダミートランジスタＤＴは、メモリセルＭＣのセルトランジスタＣＴと同形状である。すなわち、ダミートランジスタＤＴおよびセルトランジスタＣＴのゲート酸化膜厚、ならびにゲートチャネル長、およびゲートチャネル幅は同一であることが好ましい。
次に、本実施形態に係るアレイ回路１０を使用した読み出し動作について図３を参照しながら説明する。図３は、図２のアレイ回路からデータを読み出す場合において、各配線に印加される電圧の波形図である。なお、ビット線ＢＬ［ｍ］、ソース線ＳＬ［ｍ］、およびワード線ＷＬ［ｎ］に接続された選択メモリセルＭＣからデータを読み出す場合について説明する。
まず、リファレンス電圧線ＶＲＥＦに、リファレンスドライバ回路２０から所定の電圧として電圧ＶＶＲＥＦが印加される。これにより、トランジスタＴＲ２のオン抵抗値が電圧ＶＶＲＥＦに応じて変化する。
選択ワード線ＷＬ［ｎ］とリファレンスワード線ＲＷＬとには、ワード線ドライバ回路２２から所定の電圧として電圧ＶＷＬが印加される。これにより、トランジスタＴＲ１および選択メモリセルＭＣのセルトランジスタＣＴが導通状態となる。
その後、選択ソース線ＳＬ［ｍ］およびリファレンスソース線ＲＳＬはカラムゲート回路２４内で接地され、選択ビット線ＢＬ［ｍ］とリファレンスビット線ＲＢＬとがセンスアンプ回路２５に接続される。そして、センスアンプ回路２５から選択ビット線ＢＬ［ｍ］とリファレンスビット線ＲＢＬとに、所定の電圧として電圧ＶＢＬが印加される。これにより、選択ビット線ＢＬ［ｍ］にセル電流、リファレンスビット線ＲＢＬにリファレンス電流が流れるが、これらの電流量は選択メモリセルＭＣおよびリファレンスセルＲＣの抵抗値によって変化する。センスアンプ回路２５で、この電流量の差を判定することで、選択メモリセルＭＣからデータを読み出すことができる。読み出しの判定レベルを調整する場合、リファレンス電圧線ＶＲＥＦに供給される電圧、すなわち電圧ＶＶＲＥＦの大きさを変更すればよい。これにより、トランジスタＴＲ２のオン抵抗値が変化するため、リファレンスセル電流の調整が可能となる。
なお、上述した読み出し動作において、選択ビット線ＢＬ［ｍ］以外のビット線ＢＬ［０］〜ＢＬ［ｍ−１］、選択ソース線ＳＬ［ｍ］、およびソース線ＳＬ［０］〜ＳＬ［ｍ−１］は、カラムゲート回路２４内で接地される。また、選択ワード線ＷＬ［ｎ］以外のワード線ＷＬ［０］〜ＷＬ［ｎ−１］は、ワード線ドライバ回路２２内で接地される。
以上、本実施形態によると、リファレンスドライバ回路２０によって、リファレンスセルＲＣのトランジスタＴＲ２のゲート電圧を細かく制御することができるため、リファレンス電流の微調整が可能となる。しかも、１個のリファレンスセルＲＣで、リファレンス電流を高精度に制御することができるため、ＲｅＲＡＭの回路面積を縮小することができる。
リファレンスセルＲＣにおいて、プロセスばらつき等によってトランジスタＴＲ１，ＴＲ２の特性がばらつくと、リファレンスセルＲＣの特性もばらついてしまう。特に、リファレンスセルＲＣのトランジスタＴＲ２は、メモリセルＭＣの抵抗変化型素子ＲＲよりも特性のばらつきが大きくなりやすい。そのため、リファレンスセルＲＣで生成されるリファレンス電流を高精度に保つためには、その差を補正する必要がある。本実施形態では、トランジスタＴＲ２の特性のばらつき状態に応じて、リファレンス電圧線ＶＲＥＦの電圧を動的に調整することができるため、ばらつきの補正を容易に行うことができる。
なお、メモリセルＭＣに対する書き込み時や消去時のベリファイ動作については読み出し動作と同様である。ベリファイ動作時には、リファレンス電圧線ＶＲＥＦに供給される電圧を、書き込みベリファイ用または消去ベリファイ用の所定の電圧にすればよい。これにより、トランジスタＴＲ２の抵抗値を、各動作に適した抵抗値に調整することができるため、各動作に必要なリファレンス電流を生成することができる。
また、本実施形態では、リファレンス電圧線ＶＲＥＦに供給される電圧を動的に制御することができるため、以下で説明するように、メモリセルアレイ１２のデバイス特性を容易に得ることができる。
具体的に、リファレンス電圧線ＶＲＥＦに供給される電圧ＶＶＲＥＦを例えば第１のレベルに設定し、上述した読み出し動作を、メモリセルアレイ１２の全てのメモリセルＭＣに対して実行する。全てのメモリセルＭＣに対する読み出し動作が完了したら、電圧ＶＶＲＥＦを、第１のレベルよりも高い第２のレベルに設定して、再度、全てのメモリセルＭＣに対して読み出し動作を実行する。このように、電圧ＶＶＲＥＦを段階的に上げるとともに、読み出し動作を繰り返すと、あるメモリセルＭＣから読み出されたデータが反転する現象が生じる。
これは、その現象が生じる前は、そのメモリセルＭＣのメモリセル電流の方がリファレンス電流よりも多かったが、トランジスタＴＲ２のゲート電圧を徐々に上げていくことによってリファレンスセルＲＣの抵抗値が徐々に低下していき、このメモリセルＭＣのメモリセル電流よりもリファレンス電流の方が多くなったためである。
このように、メモリセルＭＣから読み出されたデータが反転したときの、トランジスタＴＲ２のゲート電圧およびその抵抗値に基づいてリファレンス電流を求めることで、各メモリセルＭＣのメモリセル電流を得ることができる。つまり、全てのメモリセルＭＣについてのメモリセル電流の分布を測定することができる。これにより、メモリセルアレイ１２のデバイス特性を容易に得ることができ、このデバイス特性に基づいて不揮発性半導体記憶装置の評価などを行うことができる。
＜第２の実施形態＞
図４は、第２の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。図２および図４における共通の符号は同一の構成要素を示す。
本実施形態に係るリファレンスセルアレイ１４は、複数のリファレンスセルＲＣと、複数のリファレンスワード線ＲＷＬ［０］〜ＲＷＬ［３］とを備えている点で、第１の実施形態と異なる。以下、第１の実施形態との相違点について説明する。
複数のリファレンスワード線ＲＷＬ［０］〜ＲＷＬ［３］はそれぞれ、対応するリファレンスセルＲＣのトランジスタＴＲ１のゲートに接続されている。また、各リファレンスワード線ＲＷＬ［０］〜ＲＷＬ［３］にはそれぞれ、同一行に配置されたダミートランジスタＤＴのゲートが接続されている。
リファレンスビット線ＲＢＬは、各リファレンスセルＲＣのトランジスタＴＲ２〜ＴＲ５のドレインに共通に接続されている。トランジスタＴＲ２〜ＴＲ５のゲートはそれぞれ、リファレンス電圧線ＶＲＥＦに接続されているため、トランジスタＴＲ２〜ＴＲ５はそれぞれ、可変抵抗素子として機能するトランジスタである。リファレンスソース線ＲＳＬは、各リファレンスセルＲＣのトランジスタＴＲ１のソースに共通に接続されている。
本実施形態では、複数のリファレンスセルＲＣを用いることで、例えば、読み出し動作、書き込み時ベリファイ動作、および消去時ベリファイ動作のそれぞれに応じて、異なるリファレンスセルＲＣを使用することができる。これにより、各リファレンスセルＲＣのトランジスタＴＲ２〜ＴＲ５のそれぞれの特性を、各動作に必要なリファレンス電流を生成するために、これらのトランジスタサイズの変更等により最適化することができる。つまり、複数のリファレンスセルＲＣによって、より高精度でかつ広範囲をカバーできるリファレンス電流の生成が可能となる。あるいは、リファレンスワード線ＲＷＬ［０］〜ＲＷＬ［３］を同時に複数選択できるようにして、各動作に必要なリファレンス電流に変更してもよい。また、トランジスタＴＲ２〜ＴＲ５のトランジスタサイズは同一であってもよい。
なお、図４では、４個のリファレンスセルＲＣを図示しているが、リファレンスセルＲＣの個数は任意である。
次に、本実施形態に係るアレイ回路１０を使用した読み出し動作について図５を参照しながら説明する。図５は、図４のアレイ回路からデータを読み出す場合において、各配線に印加される電圧の波形図である。なお、選択メモリセルＭＣは第１の実施形態の場合と同じメモリセルとし、選択リファレンスセルＲＣは、リファレンスワード線ＲＷＬ［０］に接続されているリファレンスセルとする。
まず、リファレンス電圧線ＶＲＥＦに、リファレンスドライバ回路２０から所定の電圧として電圧ＶＶＲＥＦが印加される。これにより、各リファレンスセルＲＣのトランジスタＴＲ２〜ＴＲ５のオン抵抗値が電圧ＶＶＲＥＦに応じて変化する。
選択ワード線ＷＬ［ｎ］と選択リファレンスワード線ＲＷＬ［０］とには、ワード線ドライバ回路２２から所定の電圧として電圧ＶＷＬが印加される。これにより、選択リファレンスセルＲＣのトランジスタＴＲ１、および選択メモリセルＭＣのセルトランジスタＣＴが導通状態となる。
その後、選択ソース線ＳＬ［ｍ］はカラムゲート回路２４内で接地され、選択ビット線ＢＬ［ｍ］とリファレンスビット線ＲＢＬとがセンスアンプ回路２５に接続される。そして、センスアンプ回路２５から選択ビット線ＢＬ［ｍ］とリファレンスビット線ＲＢＬに、所定の電圧として電圧ＶＢＬが印加される。これにより、選択ビット線ＢＬ［ｍ］にセル電流、リファレンスビット線ＲＢＬにリファレンス電流が流れる。これらの電流量は選択メモリセルＭＣ及び選択リファレンスセルＲＣの抵抗値によって変化する。センスアンプ回路２５で、この電流量の差を判定することで、選択メモリセルＭＣからデータを読み出すことができる。
本実施形態における読み出し動作において、選択リファレンスワード線ＲＷＬ［０］以外のリファレンスワード線ＲＷＬ［１］〜ＲＷＬ［３］はワード線ドライバ回路２２内で接地されている。
以上、本実施形態によると、各リファレンスセルＲＣのトランジスタＴＲ２〜ＴＲ５の特性を、動作等に応じて個別に設定することができるため、より高精度でかつ広範囲のリファレンス電流を生成することができる。なお、アレイ回路１０に配置されるリファレンスセルＲＣの数は少なくて済むため、ＲｅＲＡＭの回路面積が増大するのを抑制することができる。
本実施形態において、例えば、リファレンスワード線ＲＷＬ［０］を選択した状態で、第１の実施形態で説明した分布測定に係る動作を行い、この動作を、リファレンスワード線ＲＷＬ［０］〜ＲＷＬ［３］の選択を切り替えるたびに繰り返し行う。これにより、メモリセルアレイ１２のより正確なデバイス特性が得られる。
＜第３の実施形態＞
図６は、第３の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。図２および図６における共通の符号は同一の構成要素を示すため、図２との相違点について説明する。
本実施形態では、ビット線ＢＬは、同一列のセルトランジスタＣＴのドレインに共通に接続され、ソース線ＳＬは、同一列の抵抗変化型素子ＲＲに共通に接続されている。
また、リファレンスセルＲＣにおいて、トランジスタＴＲ１のソースはリファレンスソース線ＲＳＬに接続され、ゲート電圧がリファレンスドライバ回路２０によって制御される。また、トランジスタＴＲ２のドレインは、リファレンスビット線ＲＢＬに接続され、ゲートはリファレンスワード線ＲＷＬに接続されている。つまり、リファレンスセルＲＣにおいて、トランジスタＴＲ１が可変抵抗素子として動作し、トランジスタＴＲ２が選択トランジスタとして動作する。
アレイ回路１０をこのように構成しても、第１の実施形態と同様の効果を得ることができる。
＜第４の実施形態＞
図７は、第４の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。図４および図７における共通の符号は同一の構成要素を示すため、図４との相違点について説明する。
本実施形態では、ビット線ＢＬは、同一列のセルトランジスタＣＴのドレインに共通に接続され、ソース線ＳＬは、同一列の抵抗変化型素子ＲＲに共通に接続されている。
各リファレンスセルＲＣにおいて、トランジスタＴＲ１のドレインにリファレンスビット線ＲＢＬが接続され、ゲートに、対応するリファレンスワード線ＲＷＬ［０］〜ＲＷＬ［３］が接続されている。また、トランジスタＴＲ２のソースにリファレンスソース線ＲＳＬが接続され、ゲートにリファレンス電圧線ＶＲＥＦが接続されている。つまり、各リファレンスセルＲＣにおいて、トランジスタＴＲ１が選択トランジスタとして動作し、トランジスタＴＲ２が可変抵抗素子として動作する。
アレイ回路１０をこのように構成しても、第２の実施形態と同様の効果を得ることができる。
＜第５の実施形態＞
図８は、第５の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。図２および図８における共通の符号は同一の構成要素を示すため、図２との相違点について説明する。
アレイ回路１０は、２つのリファレンスセルアレイ１４，１５を備えている。２つのリファレンスセルアレイ１４，１５は、ビット線ＢＬが延伸する方向と同一方向において、メモリセルアレイ１２を挟むように配置されている。
リファレンスセルアレイ１４にはリファレンスセルＲＣ１が配置され、リファレンスセルアレイ１５にはリファレンスセルＲＣ２が配置されている。なお、リファレンスセルＲＣ１，ＲＣ２の構成は、図２のリファレンスセルＲＣと同じである。
リファレンスセルＲＣ１のトランジスタＴＲ１のゲートにはリファレンスワード線ＲＷＬ［１］が接続され、トランジスタＴＲ２のゲート電圧はリファレンスドライバ回路２０によって制御される。
リファレンスセルＲＣ２のトランジスタＴＲ１のゲートにはリファレンスワード線ＲＷＬ［０］が接続され、トランジスタＴＲ２のゲート電圧はリファレンスドライバ回路２０によって制御される。
メモリセルアレイ１２内において、センスアンプ回路２５から各メモリセルＭＣまでのビット線ＢＬの長さは異なり、カラムゲート回路２４から各メモリセルＭＣまでのソース線ＳＬの長さも異なる。つまり、選択されるメモリセルＭＣによって、ビット線ＢＬおよびソース線ＳＬの配線抵抗が異なるため、選択メモリセルＭＣの特性に差が生じるおそれがある。そこで、図８に示すように、メモリセルアレイ１２の列方向における上下に２つのリファレンスセルアレイ１４，１５を配置する。そして、センスアンプ回路２５およびカラムゲート回路２４からの距離が遠いメモリセルＭＣが選択された場合、リファレンスセルアレイ１４を使用する。一方、センスアンプ回路２５およびカラムゲート回路２４からの距離が近いメモリセルＭＣが選択された場合、リファレンスセルアレイ１５を使用する。
これにより、ビット線ＢＬやソース線ＳＬの配線抵抗の影響を抑制することができるため、より高精度なデータの読み出しが可能となる。
なお、上記各実施形態において、リファレンスビット線ＲＢＬとリファレンスソース線ＲＳＬとは１本ずつ配置されているが、それぞれ複数本配置されていてもよい。この場合、読み出し動作時において、カラムゲート回路２４によって複数のリファレンスビット線ＲＢＬのうちいずれか１本を選択し、選択したリファレンスビット線ＲＢＬをセンスアンプ回路２５に接続すればよい。また、カラムゲート回路２４内において、各リファレンスソース線ＲＳＬを接地すればよい。
また、上記各実施形態では、リファレンスワード線ＲＷＬに接続されているダミートランジスタＤＴのソースはソース線ＳＬに接続されているが、グランドに接続されていてもよい。また、ダミートランジスタＤＴのドレインはオープンだが、グランドに接続されていてもよい。さらに、ダミートランジスタＤＴのドレインがグランドに接続されている場合、ソースがオープンになっていてもよい。また、ダミートランジスタＤＴを省略してもよい。この場合、他の方法でワード線ＷＬとリファレンスワード線ＲＷＬとの配線負荷を等しくすればよい。
また、上記各実施形態において、ソース線ＳＬがワード線ＷＬに、リファレンスソース線ＲＳＬがリファレンスワード線ＲＷＬに並行して配置されていてもよい。以下、その例について説明する。
＜第６の実施形態＞
図９は、第６の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。本実施形態は、図２の構成におけるソース線ＳＬをワード線ＷＬと並行して配置し、リファレンスソース線ＲＳＬをリファレンスワード線ＲＷＬと並行して配置した例である。図２および図９における共通の符号は同一の構成要素を示すため、図２との相違点について説明する。
ソース線ＳＬは、メモリセルアレイ１２の行方向に延伸し、列方向に隣接する２つのメモリセルＭＣに共通に接続されている。また、ソース線ＳＬおよびリファレンスソース線ＲＳＬはワード線ドライバ回路２２に接続される。したがって、ワード線ドライバ回路２２内には、ソース線ＳＬおよびリファレンスソース線ＲＳＬを接地する回路が設けられる。
また、リファレンスセルアレイ１４において、ダミートランジスタＤＴのソースはリファレンスソース線ＲＳＬに接続され、ドレインはオープンになっている。
＜第７の実施形態＞
図１０は、第７の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。本実施形態は、図６の構成におけるソース線ＳＬをワード線ＷＬと並行して配置し、リファレンスソース線ＲＳＬをリファレンスワード線ＲＷＬと並行して配置した例である。図６および図１０における共通の符号は同一の構成要素を示すため、図６との相違点について説明する。
ソース線ＳＬは、メモリセルアレイ１２の行方向に配置されたメモリセルＭＣに対応して配置され、同一行のメモリセルＭＣの抵抗変化型素子ＲＲに共通に接続されている。また、ソース線ＳＬおよびリファレンスソース線ＲＳＬはワード線ドライバ回路２２に接続される。したがって、ワード線ドライバ回路２２内には、ソース線ＳＬおよびリファレンスソース線ＲＳＬを接地する回路が設けられる。
以上、第６および第７の実施形態のように、ソース線ＳＬとワード線ＷＬとを並行に配置し、リファレンスソース線ＲＳＬとリファレンスワード線ＲＷＬとを並行に配置しても、その他の実施形態と同様の効果を得ることができる。
なお、上記各実施形態では、メモリセルＭＣを１Ｔ１Ｒ型のメモリセルとして説明したが、クロスポイント型のメモリセルを用いてもよい。以下、その例について説明する。
＜第８の実施形態＞
図１１は、第８の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。なお、本実施形態および上記各実施形態における共通の符号は同一の構成要素を示す。
本実施形態において、行列状に配置された各メモリセルＭＣはクロスポイント型のメモリセルであり、それぞれ１つの抵抗変化型素子ＲＲで構成されている。
ワード線ＷＬは、メモリセルアレイ１２の各行に対応して配置され、同一行に配置された抵抗変化型素子ＲＲの上部電極に接続されている。
ビット線ＢＬは、メモリセルアレイ１２の各列に対応して配置され、同一列に配置された抵抗変化型素子ＲＲの下部電極に接続されている。
リファレンスセルＲＣは１つのトランジスタＴＲ２で構成されている。トランジスタＴＲ２のゲートにはリファレンス電圧線ＶＲＥＦが接続され、ドレインにはリファレンスビット線ＲＢＬが接続され、ソースにはリファレンスワード線ＲＷＬが接続されている。
ダミーメモリセルＤＭＣは１つの抵抗変化型素子で構成されている。ダミーメモリセルＤＭＣの抵抗変化型素子の一端はリファレンスビット線ＲＢＬに接続され、他端はオープンになっている。ダミーメモリセルＤＭＣの抵抗変化型素子の特性は、メモリセルＭＣの抵抗変化型素子ＲＲと同一である。これにより、ビット線ＢＬおよびリファレンスビット線ＲＢＬの配線負荷がほぼ等しくなる。
リファレンスワード線ＲＷＬには、ダミーの抵抗変化型素子ＤＲの一端が接続されている。この抵抗変化型素子ＤＲは、メモリセルＭＣの抵抗変化型素子ＲＲと特性が同一であり、他端がオープンになっている。これにより、ワード線ＷＬおよびリファレンスワード線ＲＷＬの配線負荷がほぼ等しくなる。
なお、本実施形態では、ソース線ＳＬおよびリファレンスソース線ＲＳＬは不要である。
次に、本実施形態に係るアレイ回路１０を使用した読み出し動作について図１２を参照しながら説明する。図１２は、図１１のアレイ回路からデータを読み出す場合において、各配線に印加される電圧の波形図である。なお、ビット線ＢＬ［ｍ］およびワード線ＷＬ［ｎ］に接続された選択メモリセルＭＣからデータを読み出す場合について説明する。
まず、リファレンスドライバ回路２０によってリファレンス電圧線ＶＲＥＦに所定の電圧として電圧ＶＶＲＥＦが印加される。
選択ワード線ＷＬ［ｎ］とリファレンスワード線ＲＷＬとは、ワード線ドライバ回路２２内で接地される。これと同時に非選択ワード線ＷＬ［０］〜ＷＬ［ｎ−１］には、電圧ＶＢＬ２が印加される。ここで、電圧ＶＢＬ２は、後述する電圧ＶＢＬの大きさの半分に相当する電圧である。つまり、電圧ＶＢＬの大きさをＶＢＬとすると、電圧ＶＢＬ２の大きさはＶＢＬ／２である。
次に、選択ビット線ＢＬ［ｍ］とリファレンスビット線ＲＢＬとに、センスアンプ回路２５から所定の電圧として電圧ＶＢＬが印加される。これと同時に非選択ビット線ＢＬ［０］〜ＢＬ［ｍ−１］はカラムゲート回路２４内で接地される。これにより、選択メモリセルＭＣには、大きさがＶＢＬである電圧ＶＢＬが印加され、かつ非選択メモリセルには、大きさがＶＢＬ／２以下のストレスが印加される。
そして、選択ビット線ＢＬ［ｍ］にセル電流、リファレンスビット線ＲＢＬにリファレンス電流が流れるため、これら電流量の差をセンスアンプ回路２５で判定することで、選択メモリセルＭＣのデータを読み出すことができる。
読み出しの判定レベルを調整する場合、電圧ＶＶＲＥＦの大きさを変更すればよい。これにより、トランジスタＴＲ２のオン抵抗値が変化するため、リファレンスセル電流の調整が可能となる。
本実施形態において、第１の実施形態で説明したメモリセル電流の分布測定を行うためには、ビット線ＢＬ［０］、ワード線ＷＬ［０］を選択し、リファレンスドライバ回路２０によってリファレンス電圧線ＶＲＥＦに電圧ＶＶＲＥＦを印加する。そして、上述した読み出し動作を行い、選択ビット線ＢＬおよび選択ワード線ＷＬを順次切り替えていく。全てのメモリセルＭＣに対する読み出し動作が完了すると、電圧ＶＶＲＥＦを段階的に上げるとともに、全てのメモリセルＭＣに対する読み出し動作を繰り返し行う。
以上、本実施形態によると、メモリセルＭＣをクロスポイント型のメモリセルで構成することで、メモリセルＭＣ内にトランジスタが不要となる。また、ソース線ＳＬおよびリファレンスソース線ＲＳＬが不要となるため、回路面積のさらなる縮小化を図ることができる。
＜第９の実施形態＞
図１３は、第９の実施形態に係るアレイ回路の詳細およびその周辺回路を示す回路図である。本実施形態に係るメモリセルＭＣは、図１１に示すメモリセルＭＣと同様に、クロスポイント型のメモリセルである。図１１および図１３における共通の符号は同一の構成要素を示す。
本実施形態に係るメモリセルＭＣは、抵抗変化型素子ＲＲと双方向ダイオードＭＤとが直列接続されて構成されている。抵抗変化型素子ＲＲの上部電極は、対応するワード線ＷＬに接続されており、下部電極は双方向ダイオードＭＤに接続されている。そして双方向ダイオードＭＤの他端は、対応するビット線ＢＬに接続されている。
リファレンスセルＲＣは、トランジスタＴＲ２と双方向ダイオードＲＤとが直列接続されて構成されている。トランジスタＴＲ２のドレインは双方向ダイオードＲＤの一端に接続され、ソースはリファレンスワード線ＲＷＬに接続されている。双方向ダイオードＲＤの他端はリファレンスビット線ＲＢＬに接続されている。
なお、ダミーメモリセルＤＭＣは、メモリセルＭＣと同様に構成されており、抵抗変化型素子の一端がオープンとなっている。
本実施形態における読み出し動作およびメモリセル電流の分布測定動作については、第８の実施形態と同様である。
以上、本実施形態においても第８の実施形態と同様の効果を得ることができる。なお、クロスポイント型のメモリセルを用いる場合、読み出し動作時などに、選択メモリセルの周辺に位置するメモリセルにストレスがかかりやすくなるが、本実施形態のように、メモリセルＭＣに双方向ダイオードＭＤを用いることで、そのストレスを軽減することができる。
なお、上記各実施形態において、ダミーメモリセルＤＭＣを配置する以外の方法で、リファレンスビット線ＲＢＬおよびビット線ＢＬの配線容量を等しくする場合には、ダミーメモリセルＤＭＣを省略してもよい。
また、上記各実施形態の不揮発性半導体記憶装置として、抵抗変化型メモリ（ＲｅＲＡＭ）を例に挙げて説明したが、フラッシュメモリ、磁気抵抗変化型メモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）、および相変化型メモリ（ＰＲＡＭ：Phase Change Random Access Memory）等であってもよい。
なお、上記各実施形態において、同じ意味を表す表現（例えば、同一、同形状等）には、製造上のばらつきが含まれる。
本発明に係る不揮発性半導体記憶装置は、リファレンス電流を細かく制御することができ、かつ回路面積を縮小することができるため、小型化および高性能化が求められる各種電子機器に有用である。
１２ メモリセルアレイ
１４，１５ リファレンスセルアレイ
２０ リファレンスドライバ回路
２４ カラムゲート回路
２５ センスアンプ回路
ＭＣ メモリセル
ＲＲ 抵抗変化型素子（半導体記憶素子）
ＷＬ ワード線
ＢＬ ビット線
ＳＬ ソース線
ＲＭＣ リファレンスセル
ＲＷＬ リファレンスワード線
ＲＢＬ リファレンスビット線
ＲＳＬ リファレンスソース線
ＴＲ１ 選択トランジスタ
ＴＲ２〜ＴＲ５ 可変抵抗トランジスタ
ＣＴ セルトランジスタ

Claims (8)

  1. 不揮発性の半導体記憶素子と第１のトランジスタとが直列に接続されてなる複数のメモリセルが、行列状に配置されたメモリセルアレイと、
    前記メモリセルアレイの各行にそれぞれ対応して設けられ、当該行に配置された複数のメモリセルの前記第１のトランジスタのゲートに共通に接続された複数のワード線と、
    前記メモリセルアレイの各列にそれぞれ対応して設けられ、当該列に配置された複数のメモリセルにおける、直列に接続された前記半導体記憶素子および前記第１のトランジスタの一方の端に共通に接続された複数のビット線と、
    前記複数のメモリセルにおける、直列に接続された前記半導体記憶素子および前記第１のトランジスタの他方の端に接続された複数のソース線と、
    リファレンスビット線と、
    リファレンスソース線と、
    前記リファレンスビット線と前記リファレンスソース線との間に直列接続された第２および第３のトランジスタを含む、少なくとも１つのリファレンスセルと、
    前記リファレンスセルの前記第２のトランジスタのゲートに接続されたリファレンスワード線と、
    前記リファレンスセルの前記第３のトランジスタのゲート電圧を制御するリファレンスドライバ回路とを備えている
    ことを特徴とする不揮発性半導体記憶装置。
  2. 請求項１の不揮発性半導体記憶装置において、
    複数の前記リファレンスセルと、
    前記複数のリファレンスセルのそれぞれに対応する複数の前記リファレンスワード線とを備え、
    前記複数のリファレンスワード線はそれぞれ、対応する前記リファレンスセルに含まれる前記第２のトランジスタのゲートに接続されている
    ことを特徴とする不揮発性半導体記憶装置。
  3. 請求項２の不揮発性半導体記憶装置において、
    前記複数のリファレンスセルのうち少なくとも１つのリファレンスセルに含まれる前記第３のトランジスタは、他のリファレンスセルに含まれる前記第３のトランジスタとトランジスタサイズが異なる
    ことを特徴とする不揮発性半導体記憶装置。
  4. 請求項１の不揮発性半導体記憶装置において、
    前記複数のメモリセルに含まれる前記第１のトランジスタは、前記第２のトランジスタとゲート酸化膜厚が同一である
    ことを特徴とする不揮発性半導体記憶装置。
  5. 請求項１の不揮発性半導体記憶装置において、
    前記複数のメモリセルに含まれる前記第１のトランジスタは、前記第２のトランジスタとゲートチャネル長およびゲートチャネル幅が同一である
    ことを特徴とする不揮発性半導体記憶装置。
  6. 請求項１乃至請求項５のうちいずれか１つの不揮発性半導体記憶装置において、
    前記複数のメモリセルに格納されているデータを判定するセンスアンプ回路と、
    前記複数のビット線のいずれか１本を選択して前記センスアンプ回路に接続するとともに、前記リファレンスビット線を前記センスアンプ回路に接続するカラムゲート回路とを備えている
    ことを特徴とする不揮発性半導体記憶装置。
  7. 請求項１乃至請求項６のうちいずれか１つの不揮発性半導体記憶装置において、
    前記リファレンスセルを含むリファレンスセルアレイは、前記メモリセルアレイの列方向と同一の方向において前記メモリセルアレイに隣接して配置されている
    ことを特徴とする不揮発性半導体記憶装置。
  8. 請求項７の不揮発性半導体記憶装置において、
    ２つの前記リファレンスセルアレイを備え、
    前記２つのリファレンスセルアレイは、前記メモリセルアレイを挟むように配置されている
    ことを特徴とする不揮発性半導体記憶装置。
JP2014502013A 2012-02-29 2013-02-21 不揮発性半導体記憶装置 Active JP5988061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014502013A JP5988061B2 (ja) 2012-02-29 2013-02-21 不揮発性半導体記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012043219 2012-02-29
JP2012043219 2012-02-29
JP2014502013A JP5988061B2 (ja) 2012-02-29 2013-02-21 不揮発性半導体記憶装置
PCT/JP2013/000980 WO2013128854A1 (ja) 2012-02-29 2013-02-21 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPWO2013128854A1 JPWO2013128854A1 (ja) 2015-07-30
JP5988061B2 true JP5988061B2 (ja) 2016-09-07

Family

ID=49082069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014502013A Active JP5988061B2 (ja) 2012-02-29 2013-02-21 不揮発性半導体記憶装置

Country Status (4)

Country Link
US (1) US9190117B2 (ja)
JP (1) JP5988061B2 (ja)
CN (1) CN104145308B (ja)
WO (1) WO2013128854A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204399A (ja) 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化メモリ
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory
CN116705086B (zh) * 2023-06-08 2024-04-09 厦门半导体工业技术研发有限公司 一种存储器阵列

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230696A (ja) * 1993-12-21 1995-08-29 Toshiba Corp 半導体記憶装置
EP0805454A1 (en) 1996-04-30 1997-11-05 STMicroelectronics S.r.l. Sensing circuit for reading and verifying the content of a memory cell
JP3623756B2 (ja) * 2001-06-13 2005-02-23 松下電器産業株式会社 不揮発性半導体記憶装置
JP4090817B2 (ja) * 2001-09-13 2008-05-28 株式会社東芝 定電圧発生回路及び半導体記憶装置
US6734719B2 (en) 2001-09-13 2004-05-11 Kabushiki Kaisha Toshiba Constant voltage generation circuit and semiconductor memory device
JP3894030B2 (ja) * 2002-04-17 2007-03-14 ソニー株式会社 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
JP4249992B2 (ja) 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4054347B2 (ja) * 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
US7483305B2 (en) 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
WO2008024688A2 (en) 2006-08-25 2008-02-28 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
JP2008052841A (ja) 2006-08-25 2008-03-06 Micron Technology Inc 自動セル閾値電圧測定に関する方法、装置及びシステム
JP4468414B2 (ja) 2007-06-29 2010-05-26 株式会社東芝 抵抗変化メモリ装置
JP2011053957A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
JP2011210348A (ja) 2010-03-11 2011-10-20 Sony Corp 制御電圧生成回路及びそれを備えた不揮発性記憶装置

Also Published As

Publication number Publication date
CN104145308A (zh) 2014-11-12
JPWO2013128854A1 (ja) 2015-07-30
US9190117B2 (en) 2015-11-17
CN104145308B (zh) 2017-05-31
US20140334217A1 (en) 2014-11-13
WO2013128854A1 (ja) 2013-09-06

Similar Documents

Publication Publication Date Title
JP6251885B2 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
JP4192060B2 (ja) 不揮発性半導体記憶装置
JP5878925B2 (ja) 半導体記憶装置
JP5948667B2 (ja) 不揮発性半導体記憶装置
JP6260832B2 (ja) 不揮発性半導体記憶装置
KR20080069336A (ko) 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
JP2013004143A (ja) 不揮発性半導体記憶装置
JP6256718B2 (ja) 不揮発性半導体記憶装置
JP5713942B2 (ja) 抵抗変化型不揮発性半導体記憶装置
US9442663B2 (en) Independent set/reset programming scheme
JP6038741B2 (ja) 半導体記憶装置
JP2015088212A (ja) 半導体記憶装置及びそのデータ制御方法
JP5989611B2 (ja) 半導体記憶装置、及びそのデータ制御方法
JP5988061B2 (ja) 不揮発性半導体記憶装置
WO2018212082A1 (ja) メモリ装置およびメモリ装置の制御方法
JP2011023046A (ja) 抵抗変化型メモリデバイス
JP6599494B2 (ja) 半導体記憶装置
KR102157360B1 (ko) 메모리 소자 및 메모리 셀 어레이
JP6229982B2 (ja) 不揮発性半導体記憶装置
WO2013027347A1 (ja) 半導体記憶装置
JP2012164384A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160726

R151 Written notification of patent or utility model registration

Ref document number: 5988061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250